Nothing Special   »   [go: up one dir, main page]

JP6115215B2 - Manufacturing method of power module substrate and manufacturing method of power module - Google Patents

Manufacturing method of power module substrate and manufacturing method of power module Download PDF

Info

Publication number
JP6115215B2
JP6115215B2 JP2013054232A JP2013054232A JP6115215B2 JP 6115215 B2 JP6115215 B2 JP 6115215B2 JP 2013054232 A JP2013054232 A JP 2013054232A JP 2013054232 A JP2013054232 A JP 2013054232A JP 6115215 B2 JP6115215 B2 JP 6115215B2
Authority
JP
Japan
Prior art keywords
layer
glass
circuit layer
paste
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013054232A
Other languages
Japanese (ja)
Other versions
JP2014179564A (en
Inventor
修司 西元
修司 西元
長友 義幸
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2013054232A priority Critical patent/JP6115215B2/en
Publication of JP2014179564A publication Critical patent/JP2014179564A/en
Application granted granted Critical
Publication of JP6115215B2 publication Critical patent/JP6115215B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

この発明は、絶縁層の一方の面に回路層が形成されたパワーモジュール用基板の製造方法及び回路層上に半導体素子が接合されたパワーモジュールの製造方法に関するものである。   The present invention relates to a method for manufacturing a power module substrate in which a circuit layer is formed on one surface of an insulating layer, and a method for manufacturing a power module in which a semiconductor element is bonded on a circuit layer.

各種の半導体素子のうちでも、電気自動車や電気車両などを制御するために用いられる大電力制御用のパワー素子は、発熱量が多いことから、これを搭載する基板としては、例えばAlN(窒化アルミ)などからなるセラミックス基板上に導電性の優れた金属板を回路層として接合したパワーモジュール用基板が、従来から広く用いられている。
そして、このようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載される(特許文献1参照)。
Among various semiconductor elements, a power element for high power control used for controlling an electric vehicle or an electric vehicle has a large amount of heat generation. Therefore, as a substrate on which the power element is mounted, for example, AlN (aluminum nitride) 2. Description of the Related Art Conventionally, a power module substrate in which a metal plate having excellent conductivity is bonded as a circuit layer on a ceramic substrate made of, for example, has been widely used.
In such a power module substrate, a semiconductor element as a power element is mounted on the circuit layer via a solder material (see Patent Document 1).

回路層を構成する金属としては、アルミニウム又はアルミニウム合金、或いは、銅又は銅合金が用いられている。
ここで、アルミニウムからなる回路層においては、表面にアルミニウムの酸化皮膜が形成されるため、はんだ材との接合を良好に行うことができない。また、銅からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の導電性が劣化するといった問題がある。
As the metal constituting the circuit layer, aluminum or an aluminum alloy, or copper or a copper alloy is used.
Here, since the aluminum oxide film is formed on the surface of the circuit layer made of aluminum, it cannot be satisfactorily bonded to the solder material. Further, in the circuit layer made of copper, there is a problem that the molten solder material reacts with the copper and the components of the solder material enter the inside of the circuit layer to deteriorate the conductivity of the circuit layer.

上述のはんだ材を使用しない接合方法として、特許文献2には、Agナノペーストを用いて半導体素子を接合する技術が提案されている。
また、特許文献3、4には、はんだ材を用いずに金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
As a joining method that does not use the solder material described above, Patent Document 2 proposes a technique for joining semiconductor elements using Ag nanopaste.
Patent Documents 3 and 4 propose a technique for joining semiconductor elements using an oxide paste containing metal oxide particles and a reducing agent made of an organic substance without using a solder material.

しかしながら、特許文献2に開示されたように、はんだ材を使用せずにAgナノペーストを用いて半導体素子を接合した場合には、Agナノペーストからなる接合層がはんだ材に比べて厚みが薄く形成されるため、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、半導体素子自体が破損してしまうおそれがあった。
また、特許文献3、4に開示されたように、金属酸化物と還元剤とを用いて半導体素子を接合した場合には、やはり、酸化物ペーストの焼成層が薄く形成されることから、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、パワーモジュールの性能が劣化するおそれがあった。
However, as disclosed in Patent Document 2, when a semiconductor element is bonded using an Ag nano paste without using a solder material, the bonding layer made of the Ag nano paste is thinner than the solder material. Therefore, the stress at the time of thermal cycle load tends to act on the semiconductor element, and the semiconductor element itself may be damaged.
In addition, as disclosed in Patent Documents 3 and 4, when a semiconductor element is bonded using a metal oxide and a reducing agent, the fired layer of the oxide paste is still formed thinly. The stress at the time of the cycle load tends to act on the semiconductor element, and the performance of the power module may be deteriorated.

そこで、特許文献5〜7には、ガラス含有Agペーストを用いてアルミニウム又は銅からなる回路層上にAg下地層を形成した後に、はんだ材又はAgペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、ガラス含有Agペーストをアルミニウム又は銅からなる回路層の表面に塗布し、焼成することによって回路層の表面に形成されている酸化被膜をガラスに反応させて除去してAg下地層を形成し、このAg下地層が形成された回路層上に、はんだ材によって半導体素子を接合している。
ここで、Ag下地層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたAg層とを備えている。このガラス層中には導電性粒子が分散しており、この導電性粒子によってガラス層の導通が確保されている。
Therefore, in Patent Documents 5 to 7, after an Ag underlayer is formed on a circuit layer made of aluminum or copper using a glass-containing Ag paste, the circuit layer and the semiconductor element are bonded via a solder material or an Ag paste. Technology has been proposed. In this technique, a glass-containing Ag paste is applied to the surface of a circuit layer made of aluminum or copper and baked to remove the oxide film formed on the surface of the circuit layer by reacting with glass to remove the Ag underlayer. The semiconductor element is joined to the circuit layer on which the Ag underlayer is formed by a solder material.
Here, the Ag underlayer includes a glass layer formed by reacting glass with an oxide film of a circuit layer, and an Ag layer formed on the glass layer. Conductive particles are dispersed in the glass layer, and conduction of the glass layer is ensured by the conductive particles.

特開2004−172378号公報JP 2004-172378 A 特開2008−208442号公報JP 2008-208442 A 特開2009−267374号公報JP 2009-267374 A 特開2006−202938号公報JP 2006-202938 A 特開2010−287869号公報JP 2010-287869 A 特開2012−109315号公報JP 2012-109315 A 特開2013−12706号公報JP2013-12706A

ところで、回路層とAg下地層との接合信頼性を向上させるためには、ガラス含有Agペースト中のガラスの含有量を多くすることが効果的である。
しかしながら、ガラス含有Agペースト中のガラス含有量を増加すると、Ag下地層においてガラス層が厚く形成され、電気抵抗値が大きくなる傾向にあり、接合信頼性と電気抵抗値との両方をバランスさせることが難しかった。このようにAg下地層の電気抵抗値が高いと、Ag下地層が形成された回路層と半導体素子とをはんだ材等を介して接合した場合に、回路層と半導体素子との間に電気を良好に流すことができない問題が生じる。
By the way, in order to improve the bonding reliability between the circuit layer and the Ag underlayer, it is effective to increase the glass content in the glass-containing Ag paste.
However, when the glass content in the glass-containing Ag paste is increased, the glass layer is formed thicker in the Ag underlayer and the electric resistance value tends to increase, and both the bonding reliability and the electric resistance value are balanced. It was difficult. Thus, when the electrical resistance value of the Ag underlayer is high, when the circuit layer on which the Ag underlayer is formed and the semiconductor element are joined via a solder material or the like, electricity is supplied between the circuit layer and the semiconductor element. The problem that it cannot flow well arises.

この発明は、前述した事情に鑑みてなされたものであって、ガラス含有Agペーストを用いて回路層の表面に電気抵抗値が小さいAg下地層を形成することが可能なパワーモジュール用基板の製造方法及び前記回路層上に半導体素子が接合されたパワーモジュールの製造方法を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and manufacturing a power module substrate capable of forming an Ag underlayer having a small electric resistance value on the surface of a circuit layer using a glass-containing Ag paste. It is an object of the present invention to provide a method and a manufacturing method of a power module in which a semiconductor element is bonded on the circuit layer.

前述の課題を解決するために、本発明のパワーモジュール用基板の製造方法は、絶縁層の一方の面に金属からなる回路層が形成され、前記回路層上に半導体素子が接合されるパワーモジュール用基板の製造方法であって、前記絶縁層の一方の面に金属板を接合し前記回路層を形成する回路層形成工程と、前記回路層の一方の面にガラス成分を含有するガラス含有Agペーストを塗布する塗布工程と、前記ガラス含有Agペーストを塗布した状態で加熱処理して前記ガラス含有Agペーストを焼成し、ガラス層を有するAg下地層を形成するAg下地層形成工程と、前記回路層上に前記半導体素子が接合される前に、前記Ag下地層に通電する通電工程と、を備えることを特徴とする。   In order to solve the above-described problems, a power module substrate manufacturing method according to the present invention includes a power module in which a circuit layer made of metal is formed on one surface of an insulating layer, and a semiconductor element is bonded on the circuit layer. A method for manufacturing a circuit board, comprising: a circuit layer forming step of bonding a metal plate to one surface of the insulating layer to form the circuit layer; and a glass-containing Ag containing a glass component on one surface of the circuit layer. An application step of applying a paste, an Ag underlayer forming step of forming an Ag underlayer having a glass layer by baking the glass-containing Ag paste by heat-treating the glass-containing Ag paste, and the circuit. An energization step of energizing the Ag underlayer before the semiconductor element is bonded onto the layer.

本発明のパワーモジュール用基板の製造方法によれば、回路層の一方の面にガラス成分を含有するガラス含有Agペーストを塗布する塗布工程と、ガラス含有Agペーストを塗布した状態で加熱処理してガラス含有Agペーストを焼成し、ガラス層を有するAg下地層を形成するAg下地層形成工程とを備えているので、ガラス含有Agペーストの焼成時にガラス含有Agペーストに含まれるガラスによって回路層の表面に形成された酸化被膜を除去することができ、Ag下地層を回路層上に良好に形成することができる。
さらに、回路層上に半導体素子が接合される前に、Ag下地層に通電する通電工程を備えているので、電気抵抗値が低いAg下地層を形成することができる。すなわち、Ag下地層はガラス層を備えるため電気抵抗値が高いことがあるが、上記のように通電することにより電気抵抗値を低減し、電気抵抗値が低いAg下地層を形成することができる。また、通電工程を行うことで、Ag下地層の電気抵抗値を安定させることもできる。
According to the method for manufacturing a power module substrate of the present invention, a coating process for applying a glass-containing Ag paste containing a glass component to one surface of a circuit layer, and a heat treatment in a state where the glass-containing Ag paste is applied. Since it comprises an Ag underlayer forming step of firing a glass-containing Ag paste and forming an Ag underlayer having a glass layer, the surface of the circuit layer is formed by the glass contained in the glass-containing Ag paste when the glass-containing Ag paste is fired. In this way, the oxide film formed in (1) can be removed, and the Ag underlayer can be satisfactorily formed on the circuit layer.
Furthermore, since an energization step of energizing the Ag underlayer before the semiconductor element is bonded onto the circuit layer is provided, an Ag underlayer having a low electrical resistance value can be formed. That is, since the Ag underlayer includes a glass layer, the electrical resistance value may be high. However, when the current is applied as described above, the electrical resistance value can be reduced and an Ag underlayer having a low electrical resistance value can be formed. . Moreover, the electrical resistance value of the Ag underlayer can be stabilized by performing the energization process.

また、本発明のパワーモジュールの製造方法は、前述のパワーモジュール用基板において、前記Ag下地層と前記半導体素子とが接合層によって接合されることを特徴としている。
本発明のパワーモジュールの製造方法によれば、前述のパワーモジュール用基板において、前記Ag下地層と半導体素子とが接合層によって接合されることを特徴としているので、確実にAg下地層と半導体素子を接合することができるとともに、回路層と半導体素子との電気の導通も確実に確保することができる。
The power module manufacturing method of the present invention is characterized in that, in the power module substrate described above, the Ag base layer and the semiconductor element are bonded by a bonding layer.
According to the method for manufacturing a power module of the present invention, in the power module substrate described above, the Ag base layer and the semiconductor element are bonded by the bonding layer. Can be bonded together, and electrical conduction between the circuit layer and the semiconductor element can be ensured with certainty.

本発明によれば、ガラス含有Agペーストを用いて回路層の表面に電気抵抗値が小さいAg下地層を形成することが可能なパワーモジュール用基板の製造方法及び前記回路層上に半導体素子が接合されたパワーモジュールの製造方法を提供することを目的とする。   According to the present invention, a method for manufacturing a power module substrate capable of forming an Ag underlayer having a small electrical resistance value on the surface of a circuit layer using a glass-containing Ag paste, and a semiconductor element bonded on the circuit layer It is an object of the present invention to provide a method for manufacturing a power module.

本発明の一実施形態に係るパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパワーモジュール用基板の概略説明図である。It is a schematic explanatory drawing of the board | substrate for power modules which concerns on one Embodiment of this invention. 図1の回路層と半導体素子との接合界面の拡大説明図である。FIG. 2 is an enlarged explanatory view of a bonding interface between a circuit layer and a semiconductor element in FIG. 1. 図1に示すパワーモジュール用基板及びパワーモジュールの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the board | substrate for power modules shown in FIG. 1, and a power module. 図1に示すパワーモジュール用基板の製造方法の概略説明図である。It is a schematic explanatory drawing of the manufacturing method of the board | substrate for power modules shown in FIG. 本発明の一実施形態において、Ag下地層に電流を流す通電方法及びAg下地層の厚さ方向の電気抵抗値の測定方法を示す上面説明図である。In one Embodiment of this invention, it is upper surface explanatory drawing which shows the electricity supply method which sends an electric current to Ag base layer, and the measuring method of the electrical resistance value of the thickness direction of Ag base layer. 本発明の一実施形態において、Ag下地層に電流を流す通電方法及びAg下地層の厚さ方向の電気抵抗値の測定方法を示す側面説明図である。In one Embodiment of this invention, it is side explanatory drawing which shows the electricity supply method which sends an electric current to Ag base layer, and the measuring method of the electrical resistance value of the thickness direction of Ag base layer.

以下に、本発明の実施形態について、添付した図面を参照して説明する。
本実施形態に係るパワーモジュール1は、図1に示すように、回路層12が配設されたパワーモジュール用基板10と、回路層12の一方の面(図1において上面)に接合された半導体素子3と、パワーモジュール用基板10の他方側に配設された冷却器40とを備えている。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
As shown in FIG. 1, the power module 1 according to the present embodiment includes a power module substrate 10 on which a circuit layer 12 is disposed, and a semiconductor bonded to one surface (upper surface in FIG. 1) of the circuit layer 12. The element 3 and a cooler 40 disposed on the other side of the power module substrate 10 are provided.

パワーモジュール用基板10は、図2に示すように、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図2において上面)に配設された回路層12と、セラミックス基板11の他方の面(図2において下面)に配設された金属層13とを備えている。   As shown in FIG. 2, the power module substrate 10 includes a ceramic substrate 11 constituting an insulating layer, a circuit layer 12 disposed on one surface (the upper surface in FIG. 2) of the ceramic substrate 11, and a ceramic substrate. 11 and a metal layer 13 disposed on the other surface (the lower surface in FIG. 2).

セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであって、絶縁性の高いAlN(窒化アルミ)、Si(窒化ケイ素)、Al(アルミナ)等で構成されている。本実施形態では、放熱性の優れたAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。 The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and has high insulating properties such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3. (Alumina) or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層12は、セラミックス基板11の一方の面に、導電性を有するアルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、回路層12は、純度99.99質量%以上のアルミニウムの圧延板を接合することで形成されている。なお、回路層12の厚さは0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。また、この回路層12には、回路パターンが形成されており、その一方の面(図1において上面)が、半導体素子3が接合される接合面とされている。
この回路層12の一方の面には、後述するガラス含有Agペーストの焼成体からなるAg下地層31が形成されている。
The circuit layer 12 is formed by bonding a conductive metal plate such as aluminum or aluminum alloy, copper or copper alloy to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining rolled aluminum sheets having a purity of 99.99% by mass or more. Note that the thickness of the circuit layer 12 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment. Further, a circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a bonding surface to which the semiconductor element 3 is bonded.
On one surface of the circuit layer 12, an Ag underlayer 31 made of a sintered body of a glass-containing Ag paste described later is formed.

金属層13は、セラミックス基板11の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板(金属層13)は、純度が99質量%以上のアルミニウム又はアルミニウム合金の圧延板とされており、より具体的には、純度が99.99質量%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板とされている。ここで、金属層13の厚さは、0.2mm以上3.0mm以下の範囲内に設定されており、本実施形態では、1.6mmに設定されている。   The metal layer 13 is formed by bonding a metal plate such as aluminum or aluminum alloy, copper or copper alloy to the other surface of the ceramic substrate 11. In this embodiment, the metal plate (metal layer 13) is a rolled plate of aluminum or aluminum alloy having a purity of 99% by mass or more, more specifically, a purity of 99.99% by mass or more. It is a rolled plate of aluminum (so-called 4N aluminum). Here, the thickness of the metal layer 13 is set within a range of 0.2 mm to 3.0 mm, and is set to 1.6 mm in the present embodiment.

冷却器40は、前述のパワーモジュール用基板10を冷却するためのものであり、パワーモジュール用基板10と接合される天板部41と、この天板部41から下方に向けて垂設された放熱フィン42と、冷却媒体(例えば冷却水)を流通するための流路43とを備えている。この冷却器40(天板部41)は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、A6063(アルミニウム合金)で構成されている。   The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and is made of A6063 (aluminum alloy) in the present embodiment.

半導体素子3は、Si等の半導体材料で構成されており、回路層12との接合面には、Ni、Au等からなる表面処理膜3aが形成されている。   The semiconductor element 3 is made of a semiconductor material such as Si, and a surface treatment film 3 a made of Ni, Au, or the like is formed on the joint surface with the circuit layer 12.

そして、図1に示すパワーモジュール1においては、回路層12と半導体素子3との間に、前述したAg下地層31及び接合層38が形成されている。
なお、Ag下地層31及び接合層38は、図1に示すように、回路層12の表面全体には形成されておらず、半導体素子3が配設される部分、すなわち、半導体素子3との接合面にのみ選択的に形成されている。
In the power module 1 shown in FIG. 1, the Ag underlayer 31 and the bonding layer 38 described above are formed between the circuit layer 12 and the semiconductor element 3.
As shown in FIG. 1, the Ag base layer 31 and the bonding layer 38 are not formed on the entire surface of the circuit layer 12, and the portion where the semiconductor element 3 is disposed, that is, the contact with the semiconductor element 3. It is selectively formed only on the joint surface.

ここで、Ag下地層31は、ガラス成分を含むガラス含有Agペーストの焼成体とされている。このAg下地層31は、図3に示すように、回路層12側に形成されたガラス層32と、このガラス層32上に形成されたAg層33と、を備えている。
ガラス層32内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層32内の導電性粒子は、例えば透過型電子顕微鏡(TEM)を用いることで観察されるものである。
また、Ag層33の内部には、粒径が数マイクロメートル程度の微細なガラス粒子が分散されている。
Here, the Ag underlayer 31 is a fired body of a glass-containing Ag paste containing a glass component. As shown in FIG. 3, the Ag base layer 31 includes a glass layer 32 formed on the circuit layer 12 side and an Ag layer 33 formed on the glass layer 32.
In the glass layer 32, fine conductive particles having a particle size of about several nanometers are dispersed. In addition, the electroconductive particle in the glass layer 32 is observed by using a transmission electron microscope (TEM), for example.
In addition, fine glass particles having a particle diameter of about several micrometers are dispersed inside the Ag layer 33.

Ag下地層31を構成するガラス含有Agペーストは、Ag粉末と、ZnOを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Agペースト全体の60質量%以上90質量%以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Agペースト全体の85質量%とされている。
無鉛ガラス粉末は、主成分としてBi、ZnO、Bを含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。
また、このガラス含有Agペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
The glass-containing Ag paste constituting the Ag underlayer 31 contains Ag powder, lead-free glass powder containing ZnO, a resin, a solvent, and a dispersant. From the Ag powder and the lead-free glass powder, The content of the resulting powder component is 60% by mass or more and 90% by mass or less of the entire glass-containing Ag paste, and the remainder is a resin, a solvent, and a dispersant. In addition, in this embodiment, content of the powder component which consists of Ag powder and a lead-free glass powder is 85 mass% of the whole glass containing Ag paste.
The lead-free glass powder contains Bi 2 O 3 , ZnO, and B 2 O 3 as main components, and has a glass transition temperature of 300 ° C. or higher and 450 ° C. or lower, a softening temperature of 600 ° C. or lower, and a crystallization temperature. 450 ° C. or higher.
Further, the viscosity of the glass-containing Ag paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.

このAg下地層31の上、すなわちAg層33の上に形成された接合層38は、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層38は、酸化銀が還元されたAgの焼成体とされている。ここで、酸化銀を還元することにより生成されるAg層33表面に析出する粒子は、例えば粒径10nm〜1μmと非常に微細であることから、緻密なAgの接合層が形成されることになる。なお、この接合層38においては、Ag下地層31のAg層33で観察されたガラス粒子は存在していない、若しくは、非常に少ない。   The bonding layer 38 formed on the Ag base layer 31, that is, on the Ag layer 33, is a fired body of a silver oxide paste containing silver oxide and a reducing agent. That is, the bonding layer 38 is an Ag fired body obtained by reducing silver oxide. Here, since the particles precipitated on the surface of the Ag layer 33 generated by reducing silver oxide are very fine, for example, with a particle diameter of 10 nm to 1 μm, a dense Ag bonding layer is formed. Become. In the bonding layer 38, the glass particles observed in the Ag layer 33 of the Ag underlayer 31 are not present or very few.

この接合層38を構成する酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層38に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加していない。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ag、酢酸Ag、プロピオン酸Ag、安息香酸Ag、シュウ酸Agなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
The silver oxide paste constituting the bonding layer 38 contains a silver oxide powder, a reducing agent, a resin, and a solvent. In this embodiment, in addition to these, an organic metal compound powder is contained. Yes.
The content of the silver oxide powder is 60% by mass or more and 92% by mass or less of the entire silver oxide paste, and the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste. The content is 0% by mass or more and 10% by mass or less of the entire silver oxide paste, and the remainder is a solvent. In this silver oxide paste, a dispersant and a resin are not added in order to suppress the unreacted organic matter from remaining in the bonding layer 38 obtained by sintering.
The reducing agent is an organic substance having reducibility, and for example, alcohol and organic acid can be used.
The organometallic compound has an action of promoting the reduction reaction of silver oxide and the decomposition reaction of organic substances by the organic acid generated by thermal decomposition, for example, formic acid Ag, acetic acid Ag, propionic acid Ag, benzoic acid Ag, oxalic acid. A carboxylic acid metal salt such as Ag is applied.
The silver oxide paste has a viscosity adjusted to 10 Pa · s to 100 Pa · s, more preferably 30 Pa · s to 80 Pa · s.

次に、本実施形態であるパワーモジュール用基板10及びパワーモジュール1の製造方法について、図4及び図5を参照して説明する。
まず、図5に示すように、セラミックス基板11の上面に回路層12となる厚さ0.6mmのアルミニウム板22と、下面に金属層13となる厚さ1.6mmのアルミニウム板23を、ろう材25を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板22、23とセラミックス基板11とを接合する(回路層形成工程S01、金属層形成工程S02)。なお、このろう付けの温度は、620〜650℃に設定されている。
Next, a method for manufacturing the power module substrate 10 and the power module 1 according to the present embodiment will be described with reference to FIGS.
First, as shown in FIG. 5, an aluminum plate 22 having a thickness of 0.6 mm that becomes the circuit layer 12 on the upper surface of the ceramic substrate 11, and an aluminum plate 23 having a thickness of 1.6 mm that becomes the metal layer 13 on the lower surface. The aluminum plates 22 and 23 are bonded to the ceramic substrate 11 by laminating via the material 25 and cooling after pressurization / heating (circuit layer forming step S01, metal layer forming step S02). In addition, the temperature of this brazing is set to 620-650 degreeC.

次に、金属層13の他方の面側に、冷却器40をろう材を介して接合する(冷却器接合工程S03)。なお、冷却器40のろう付けの温度は、590〜610℃に設定されている。   Next, the cooler 40 is joined to the other surface side of the metal layer 13 via a brazing material (cooler joining step S03). Note that the brazing temperature of the cooler 40 is set to 590 to 610 ° C.

次に、回路層12の表面にAg下地層31となるガラス含有Agペーストを塗布する(ガラス含有Agペースト塗布工程S04)。
なお、ガラス含有Agペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Agペーストを回路層12の半導体素子3が接合される接合面に形成した。
Next, the glass containing Ag paste used as the Ag base layer 31 is apply | coated to the surface of the circuit layer 12 (glass containing Ag paste application | coating process S04).
In addition, when apply | coating a glass containing Ag paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the glass-containing Ag paste is formed on the bonding surface to which the semiconductor element 3 of the circuit layer 12 is bonded by a screen printing method.

次に、回路層12表面にガラス含有Agペーストを塗布した状態で乾燥した後、加熱炉内に装入してガラス含有Agペーストの焼成(加熱処理)を行い、Ag下地層31を形成する(Ag下地層形成工程S05)。ここで、Ag下地層31は、回路層12の一方の面に形成されたガラス層32と、このガラス層32上に形成されたAg層33とを備えている。なお、このときの焼成温度は350〜645℃に設定されている。   Next, after drying with the glass-containing Ag paste applied to the surface of the circuit layer 12, the glass-containing Ag paste is placed in a heating furnace and baked (heat treatment) to form an Ag underlayer 31 ( Ag underlayer forming step S05). Here, the Ag base layer 31 includes a glass layer 32 formed on one surface of the circuit layer 12 and an Ag layer 33 formed on the glass layer 32. In addition, the firing temperature at this time is set to 350-645 degreeC.

次いで、Ag下地層31に対して、通電する(通電工程S06)。具体的には、図6及び図7に示すように、Ag下地層31の上面と、回路層12上との間に電流を流す。なお、通電時には、図6及び図7に示すように、Ag下地層31の上面中央点と、Ag下地層31の前記上面中央点からAg下地層31端部までの距離Hと同距離分だけAg下地層31端部から距離Hだけ離れた回路層12上の点と、の間に通電を行っている。   Next, the Ag underlayer 31 is energized (energization step S06). Specifically, as shown in FIGS. 6 and 7, a current is passed between the upper surface of the Ag base layer 31 and the circuit layer 12. When energized, as shown in FIGS. 6 and 7, the upper surface center point of the Ag underlayer 31 and the distance H from the upper surface center point of the Ag underlayer 31 to the edge of the Ag underlayer 31 are the same distance. Electricity is supplied between a point on the circuit layer 12 that is a distance H away from the end of the Ag base layer 31.

ここで、通電工程S06において通電する電流値及び通電時間は、0.1A以上、5秒以上とすることが好ましい。さらに好ましくは、1.0A以上10.0A以下、10秒以上とされている。
さらに、この通電工程S06において、電流(A)×時間(秒)が10.0以上となる通電を行うことが望ましい。
このようにして、回路層12の一方の面にAg下地層31が形成されたパワーモジュール用基板10が製造されることになる。
Here, the current value and the energization time for energization in the energization step S06 are preferably 0.1 A or more and 5 seconds or more. More preferably, it is 1.0 A or more and 10.0 A or less and 10 seconds or more.
Furthermore, in the energization step S06, it is desirable to conduct energization so that the current (A) × time (seconds) is 10.0 or more.
In this way, the power module substrate 10 in which the Ag base layer 31 is formed on one surface of the circuit layer 12 is manufactured.

次に、Ag下地層31の表面に、接合層38となる酸化銀ペーストを塗布する(酸化銀ペースト塗布工程S07)。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを塗布した。
Next, a silver oxide paste to be the bonding layer 38 is applied to the surface of the Ag base layer 31 (silver oxide paste application step S07).
In addition, when apply | coating a silver oxide paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the silver oxide paste was applied by screen printing.

次に、酸化銀ペーストを塗布した状態で乾燥(例えば、室温、大気雰囲気で24時間保管)した後、酸化銀ペーストの上に半導体素子3を積層する(半導体素子積層工程S08)。
そして、半導体素子3とパワーモジュール用基板10とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行い、接合層38を形成する(接合層形成工程S09)。このとき、加圧圧力を0〜10MPaとし、焼成温度を150〜400℃とする。
また、望ましくは半導体素子3とパワーモジュール用基板10とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は、0.5〜10MPaが望ましい。
Next, after the silver oxide paste is applied and dried (for example, stored at room temperature in an air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste (semiconductor element stacking step S08).
Then, the semiconductor element 3 and the power module substrate 10 are stacked in a heating furnace, and the silver oxide paste is baked to form the bonding layer 38 (bonding layer forming step S09). At this time, the pressurizing pressure is set to 0 to 10 MPa, and the firing temperature is set to 150 to 400 ° C.
Desirably, the semiconductor element 3 and the power module substrate 10 can be bonded more reliably by heating them while being pressed in the stacking direction. In this case, the pressurizing pressure is desirably 0.5 to 10 MPa.

このようにして、接合層38によって半導体素子3と、Ag下地層31が形成された回路層12とが接合される。これにより、本実施形態であるパワーモジュール1が製造される。   In this manner, the semiconductor element 3 and the circuit layer 12 on which the Ag base layer 31 is formed are bonded by the bonding layer 38. Thereby, the power module 1 which is this embodiment is manufactured.

以上のような構成とされた本実施形態によれば、回路層12の一方の面にガラス含有Agペーストを塗布するガラス含有Agペースト塗布工程S04と、ガラス含有Agペーストを焼成し、Ag下地層31を形成するAg下地層形成工程S05とを備えているので、ガラス含有Agペーストの焼成時にガラス含有Agペーストに含まれるガラスによって回路層12の表面に形成された酸化被膜を除去することができ、Ag下地層31を回路層12上に良好に形成することができる。   According to the present embodiment configured as described above, the glass-containing Ag paste application step S04 for applying the glass-containing Ag paste to one surface of the circuit layer 12, and the glass-containing Ag paste are baked to form an Ag underlayer. And an Ag underlayer forming step S05 for forming 31, the oxide film formed on the surface of the circuit layer 12 by the glass contained in the glass-containing Ag paste can be removed when the glass-containing Ag paste is baked. The Ag underlayer 31 can be satisfactorily formed on the circuit layer 12.

そして、Ag下地層形成工程S05において形成したAg下地層31に、通電する通電工程S06を備えているので、Ag下地層31の電気抵抗値を低減し、電気抵抗値が低いAg下地層31を形成することができる。Ag下地層形成工程S05において形成されるAg下地層31はガラス層32を備えるため電気抵抗値が高いことがあるが、通電工程S06を行うことによって電気抵抗値が低減されたガラス層32を有するAg下地層31を形成できるのである。さらには、通電工程S06を行うことで、Ag下地層31の電気抵抗値を安定させることもできる。
Ag下地層31に通電することにより電気抵抗値が低下するメカニズムは、明らかではないが、Ag下地層31中にマイグレーション現象が生じ、Ag下地層31のガラス層32中に電気伝導経路が形成されることによるものと考えられる。
Since the Ag underlayer 31 formed in the Ag underlayer forming step S05 includes the energization step S06 for energizing, the Ag underlayer 31 having a low electric resistance value is reduced by reducing the electrical resistance value of the Ag underlayer 31. Can be formed. The Ag underlayer 31 formed in the Ag underlayer forming step S05 includes the glass layer 32, and thus may have a high electric resistance value. However, the Ag underlayer 31 includes the glass layer 32 in which the electric resistance value is reduced by performing the energization step S06. The Ag underlayer 31 can be formed. Furthermore, the electrical resistance value of the Ag underlayer 31 can be stabilized by performing the energization step S06.
The mechanism by which the electric resistance value decreases by energizing the Ag underlayer 31 is not clear, but a migration phenomenon occurs in the Ag underlayer 31 and an electric conduction path is formed in the glass layer 32 of the Ag underlayer 31. This is thought to be due to

通電工程S06において通電しているので、Ag下地層31の電気抵抗値を低減することができる。
さらに、0.1A以上の電流を5秒以上通電しているので、Ag下地層31の電気抵抗値を確実に低減することができる。また、1.0A以上10.0A以下の電流を10秒以上流す場合、電気抵抗値が低いAg下地層31を確実に形成することができるため、通電のより好ましい条件は、1.0A以上10.0A以下、10秒以上とされている。
また、通電工程S06において、電流(A)×時間(秒)が10.0以上となる通電を行うことによって、より確実にAg下地層31の電気抵抗値を低減することができる。
Since electricity is supplied in the electricity supply step S06, the electrical resistance value of the Ag underlayer 31 can be reduced.
Furthermore, since a current of 0.1 A or more is applied for 5 seconds or more, the electrical resistance value of the Ag base layer 31 can be reliably reduced. In addition, when a current of 1.0 A or more and 10.0 A or less is passed for 10 seconds or longer, the Ag underlayer 31 having a low electrical resistance value can be reliably formed. 0.0 A or less and 10 seconds or more.
In addition, in the energization step S06, the electrical resistance value of the Ag base layer 31 can be more reliably reduced by performing energization such that current (A) × time (seconds) is 10.0 or more.

また、本実施形態のパワーモジュール用基板10では、上述のように形成されたAg下地層31を介して、接合層38によって回路層12と半導体素子3とを確実に接合することができるとともに、回路層12と半導体素子3との電気の導通も確実に確保することができる。したがって、信頼性の高いパワーモジュール1を構成することができる。   In the power module substrate 10 of the present embodiment, the circuit layer 12 and the semiconductor element 3 can be reliably bonded by the bonding layer 38 via the Ag base layer 31 formed as described above. Electrical conduction between the circuit layer 12 and the semiconductor element 3 can also be ensured. Therefore, the highly reliable power module 1 can be configured.

また、本実施形態では、接合層38が、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされているので、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって還元されて微細な銀粒子となり、接合層38を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層38中に残存しにくく、接合層38における導電性及び強度を確保することができる。さらに、例えば300℃といった比較的低温条件で焼成することが可能となるため、半導体素子3の接合温度を低く抑えることができ、半導体素子3への熱負荷を低減することができる。   In this embodiment, since the bonding layer 38 is a fired body of silver oxide paste containing silver oxide and a reducing agent, the silver oxide is reduced by the reducing agent when the silver oxide paste is fired. It becomes fine silver particles, and the bonding layer 38 can have a dense structure. Further, since the reducing agent is decomposed when the silver oxide is reduced, it is difficult to remain in the bonding layer 38 and the conductivity and strength in the bonding layer 38 can be ensured. Furthermore, since firing can be performed under a relatively low temperature condition such as 300 ° C., the junction temperature of the semiconductor element 3 can be kept low, and the thermal load on the semiconductor element 3 can be reduced.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、上記実施の形態では、Ag下地層が形成された回路層と半導体素子とを、接合材として酸化銀ペーストを用いて接合する場合について説明したが、これに限定されるものではなく、例えば接合材としてはんだ材を用いて接合してもよい。また、接合材としてAg粒子と有機物とを含むAgペーストを用いて回路層と半導体素子とを接合しても良い。
As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, in the above-described embodiment, the case where the circuit layer on which the Ag base layer is formed and the semiconductor element are bonded using a silver oxide paste as a bonding material has been described. You may join using a solder material as a joining material. Alternatively, the circuit layer and the semiconductor element may be bonded using an Ag paste containing Ag particles and an organic substance as a bonding material.

また、アルミニウム板とセラミックス基板とをろう付けにて接合するものとして説明したが、これに限定されることはなく、過渡液相接合法(Transient Liquid Phase Bonding)、鋳造法等を適用してもよい。
さらに、回路層及び金属層を構成する金属板を、銅又は銅合金の銅板で構成した際には、直接接合法(DBC法)、活性金属ろう付法、鋳造法等を適用することによって、セラミックス基板と銅板を接合することができる。
Moreover, although it demonstrated as what joins an aluminum plate and a ceramic substrate by brazing, it is not limited to this, Even if it applies a transient liquid phase bonding method (Transient Liquid Phase Bonding), a casting method, etc. Good.
Furthermore, when the metal plate constituting the circuit layer and the metal layer is made of copper or a copper alloy copper plate, by applying a direct bonding method (DBC method), an active metal brazing method, a casting method, etc., A ceramic substrate and a copper plate can be joined.

また、ガラス含有Agペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。例えば、無鉛ガラス粉末を用いるものとして説明したが、鉛を含有するガラスであってもよい。
さらに、酸化銀ペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。例えば有機金属化合物を含有しないものであってもよい。
Moreover, about the raw material of a glass containing Ag paste, and a compounding quantity, it is not limited to what was described in embodiment. For example, although it demonstrated as using lead-free glass powder, the glass containing lead may be sufficient.
Furthermore, the raw material and blending amount of the silver oxide paste are not limited to those described in the embodiment. For example, it may not contain an organometallic compound.

また、冷却器を接合した後に、回路層上にAg下地層を形成するものとして説明したが、これに限定されることはなく、アルミニウム板をセラミックス基板に接合する前や、冷却器を接合する前に、Ag下地層を形成してもよい。   Moreover, although it demonstrated as what forms an Ag base layer on a circuit layer after joining a cooler, it is not limited to this, Before joining an aluminum plate to a ceramic substrate, or joining a cooler Prior to this, an Ag underlayer may be formed.

さらに、冷却器の天板部をアルミニウムで構成したものとして説明したが、アルミニウム合金、又はアルミニウムを含む複合材等で構成されていてもよい。さらに、冷却器として、放熱フィン及び冷却媒体の流路を有するもので説明したが、冷却器の構造に特に限定はない。
また、パワーモジュール用基板が冷却器を備える場合について説明したが、冷却器を備えていなくても良い。
また、パワーモジュール用基板が金属層を備える場合について説明したが、金属層を備えていなくても良い。
Furthermore, although demonstrated as what comprised the top-plate part of the cooler with aluminum, you may be comprised with the composite material etc. which contain aluminum alloy or aluminum. Furthermore, although it demonstrated as a cooler having the radiation fin and the flow path of a cooling medium, there is no limitation in particular in the structure of a cooler.
Moreover, although the case where the board | substrate for power modules was equipped with a cooler was demonstrated, it does not need to be equipped with a cooler.
Moreover, although the case where the board | substrate for power modules was provided with the metal layer was demonstrated, it does not need to be provided with the metal layer.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
サンプル1、2のパワーモジュール用基板を以下のようにして作製した。
サンプル1については、まず、純度99.99%以上のアルミニウム板(28mm×28mm×0.6mmt)とセラミックス基板(30mm×30mm×0.635mmt)とをAl−Si系ろう材を介して650℃に加熱してセラミックス基板上に回路層を形成した。
次に、回路層上にガラス含有Agペーストを塗布した後に加熱炉内に装入して、600℃で焼成することによって、回路層上にAg下地層を形成した。ここで、サンプル1において使用したガラス含有Agペーストは、セルロース系樹脂と、Bi−ZnO−B系無鉛ガラスフリット、溶剤としてα−テルピネオール及びAgを含有するガラス含有Agペーストとした。
サンプル2については、無酸素銅からなる銅板(28mm×28mm×0.3mmt)とセラミックス基板(30mm×30mm×0.635mmt)とをAg−Cu−Ti系活性ろう材を介して800℃に加熱してセラミックス基板上に回路層を形成した。
次に、回路層上にガラス含有Agペーストを塗布した後に加熱炉内に装入して、700℃で窒素雰囲気にて焼成することによって、回路層上にAg下地層を形成した。ここで、サンプル2において使用したガラス含有Agペーストは、アクリル樹脂と、PbO−ZnO−B系ガラスフリット、溶剤としてα−テルピネオール及びAgを含有するガラス含有Agペーストとした。
Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
The power module substrates of Samples 1 and 2 were produced as follows.
For sample 1, first, an aluminum plate (28 mm × 28 mm × 0.6 mmt) having a purity of 99.99% or more and a ceramic substrate (30 mm × 30 mm × 0.635 mmt) were placed at 650 ° C. through an Al—Si brazing material. To form a circuit layer on the ceramic substrate.
Next, after applying the glass-containing Ag paste on the circuit layer, it was placed in a heating furnace and baked at 600 ° C. to form an Ag underlayer on the circuit layer. Here, the glass-containing Ag paste used in Sample 1 is a cellulose resin, a Bi 2 O 3 —ZnO—B 2 O 3 lead-free glass frit, a glass-containing Ag paste containing α-terpineol and Ag as solvents. did.
For sample 2, a copper plate (28 mm × 28 mm × 0.3 mmt) made of oxygen-free copper and a ceramic substrate (30 mm × 30 mm × 0.635 mmt) were heated to 800 ° C. via an Ag—Cu—Ti based active brazing material. Thus, a circuit layer was formed on the ceramic substrate.
Next, after applying the glass-containing Ag paste on the circuit layer, it was placed in a heating furnace and baked in a nitrogen atmosphere at 700 ° C. to form an Ag underlayer on the circuit layer. Here, the glass-containing Ag paste used in Sample 2 was an acrylic resin, a PbO—ZnO—B 2 O 3 glass frit, and a glass-containing Ag paste containing α-terpineol and Ag as solvents.

次に、サンプル1、2のパワーモジュール用基板のAg下地層に対して通電を行い、Ag下地層を形成した。通電は、上記実施形態の図6及び図7に示すように、Ag下地層の上面中央点と、Ag下地層の前記上面中央点からAg下地層端部までの距離1mmと同距離分だけAg下地層端部から距離1mmだけ離れた回路層12上の点と、の間に5Aの電流を流した。通電時間は、10秒とした。そして、通電前の電気抵抗値と通電後の電気抵抗値を求めた。なお、電流を流す際の電源として、E3640A 単一出力直流電源装置(Agilent Technologies社製)を用いた。
通電前後の電気抵抗値を表1に示す。
Next, electricity was applied to the Ag underlayer of the power module substrates of Samples 1 and 2 to form an Ag underlayer. As shown in FIGS. 6 and 7 in the above embodiment, the energization is performed by the same distance as the distance of 1 mm from the center point of the upper surface of the Ag base layer to the edge of the Ag base layer from the center point of the upper surface of the Ag base layer. A current of 5 A was passed between a point on the circuit layer 12 that was a distance of 1 mm from the edge of the underlying layer. The energization time was 10 seconds. And the electrical resistance value before electricity supply and the electrical resistance value after electricity supply were calculated | required. Note that an E3640A single-output DC power supply (manufactured by Agilent Technologies) was used as a power source for supplying current.
Table 1 shows the electrical resistance values before and after energization.

Figure 0006115215
Figure 0006115215

表1の結果から、Ag下地層に通電することで、電気抵抗値が小さいAg下地層が得られることが確認された。   From the results of Table 1, it was confirmed that an Ag underlayer having a small electrical resistance value can be obtained by energizing the Ag underlayer.

3 半導体素子
10 パワーモジュール用基板
11 セラミックス基板(絶縁層)
12 回路層
31 Ag下地層
32 ガラス層
3 Semiconductor element 10 Power module substrate 11 Ceramic substrate (insulating layer)
12 circuit layer 31 Ag base layer 32 glass layer

Claims (2)

絶縁層の一方の面に金属からなる回路層が形成され、前記回路層上に半導体素子が接合されるパワーモジュール用基板の製造方法であって、
前記絶縁層の一方の面に金属板を接合し前記回路層を形成する回路層形成工程と、
前記回路層の一方の面にガラス成分を含有するガラス含有Agペーストを塗布する塗布工程と、
前記ガラス含有Agペーストを塗布した状態で加熱処理して前記ガラス含有Agペーストを焼成し、ガラス層を有するAg下地層を形成するAg下地層形成工程と、
前記回路層上に前記半導体素子が接合される前に、前記Ag下地層に通電する通電工程と、を備えることを特徴とするパワーモジュール用基板の製造方法。
A method for manufacturing a power module substrate, wherein a circuit layer made of metal is formed on one surface of an insulating layer, and a semiconductor element is bonded on the circuit layer,
A circuit layer forming step in which a metal plate is bonded to one surface of the insulating layer to form the circuit layer;
An application step of applying a glass-containing Ag paste containing a glass component on one surface of the circuit layer;
An Ag underlayer forming step of forming an Ag underlayer having a glass layer by baking the glass-containing Ag paste by heat treatment in a state where the glass-containing Ag paste is applied;
An energizing step of energizing the Ag base layer before the semiconductor element is bonded onto the circuit layer.
パワーモジュールの製造方法であって、請求項1記載のパワーモジュール用基板において、前記Ag下地層と前記半導体素子とが接合層によって接合されることを特徴とするパワーモジュールの製造方法。   The power module manufacturing method according to claim 1, wherein the Ag base layer and the semiconductor element are bonded together by a bonding layer.
JP2013054232A 2013-03-15 2013-03-15 Manufacturing method of power module substrate and manufacturing method of power module Expired - Fee Related JP6115215B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013054232A JP6115215B2 (en) 2013-03-15 2013-03-15 Manufacturing method of power module substrate and manufacturing method of power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013054232A JP6115215B2 (en) 2013-03-15 2013-03-15 Manufacturing method of power module substrate and manufacturing method of power module

Publications (2)

Publication Number Publication Date
JP2014179564A JP2014179564A (en) 2014-09-25
JP6115215B2 true JP6115215B2 (en) 2017-04-19

Family

ID=51699193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013054232A Expired - Fee Related JP6115215B2 (en) 2013-03-15 2013-03-15 Manufacturing method of power module substrate and manufacturing method of power module

Country Status (1)

Country Link
JP (1) JP6115215B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565527B2 (en) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Power module substrate and power module with Ag underlayer
WO2016052392A1 (en) * 2014-09-30 2016-04-07 三菱マテリアル株式会社 SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE
EP3451372B1 (en) * 2016-04-26 2021-09-15 KYOCERA Corporation Power module substrate, power module, and method for manufacturing power module substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003405B2 (en) * 1992-08-06 2000-01-31 株式会社村田製作所 Conductive paste and method for forming electrodes of ceramic electronic component using the same
EP2050319A4 (en) * 2006-07-21 2010-12-08 Valtion Teknillinen Method for manufacturing conductors and semiconductors
JP2007013210A (en) * 2006-09-28 2007-01-18 Sumitomo Electric Ind Ltd Method for manufacturing ceramic substrate
DE102007037538A1 (en) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Assembly and manufacture of an assembly
JP5966379B2 (en) * 2011-05-31 2016-08-10 三菱マテリアル株式会社 Power module and method for manufacturing power module

Also Published As

Publication number Publication date
JP2014179564A (en) 2014-09-25

Similar Documents

Publication Publication Date Title
JP5664625B2 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
JP6085968B2 (en) Power module substrate with metal member, power module with metal member, and method for manufacturing power module substrate with metal member
JP6127833B2 (en) Manufacturing method of joined body and manufacturing method of power module substrate
JP6146007B2 (en) Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
WO2014061588A1 (en) Substrate for power module with heat sink, power module with heat sink, and method for producing substrate for power module with heat sink
JP6319643B2 (en) Ceramics-copper bonded body and method for manufacturing the same
JP6742073B2 (en) Ceramics circuit board
JP2016208010A (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
WO2014103955A1 (en) Power module
JP6142584B2 (en) Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite
JP2006228804A (en) Ceramic substrate for semiconductor module and its manufacturing method
JP6115215B2 (en) Manufacturing method of power module substrate and manufacturing method of power module
CN108780784B (en) Metal member with Ag-based layer, insulated circuit board with Ag-based layer, semiconductor device, insulated circuit board with heat sink, and method for manufacturing metal member with Ag-based layer
JP6677886B2 (en) Semiconductor device
JP6010926B2 (en) Bonding material, power module, and method of manufacturing power module
JP6269116B2 (en) Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer
JP2014160707A (en) Method for manufacturing conjugant, method for manufacturing power module, and power module
JP6040729B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5982954B2 (en) Power module and method for manufacturing power module
JP6160037B2 (en) Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module
JP6354147B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6171912B2 (en) Ag base layer-attached metal member, insulated circuit board, semiconductor device, heat sink-equipped insulating circuit board, and method for manufacturing Ag base layer-attached metal member
JP2017118061A (en) Circuit board production method, circuit board, and semiconductor device
WO2016167217A1 (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
JP2014096545A (en) Power module and method of manufacturing power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170306

R150 Certificate of patent or registration of utility model

Ref document number: 6115215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees