Nothing Special   »   [go: up one dir, main page]

JP6107117B2 - 固体装置及びその製造方法 - Google Patents

固体装置及びその製造方法 Download PDF

Info

Publication number
JP6107117B2
JP6107117B2 JP2012275997A JP2012275997A JP6107117B2 JP 6107117 B2 JP6107117 B2 JP 6107117B2 JP 2012275997 A JP2012275997 A JP 2012275997A JP 2012275997 A JP2012275997 A JP 2012275997A JP 6107117 B2 JP6107117 B2 JP 6107117B2
Authority
JP
Japan
Prior art keywords
metal pattern
solid
conductive bump
state device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012275997A
Other languages
English (en)
Other versions
JP2013225646A (ja
Inventor
末広　好伸
好伸 末広
和田　聡
聡 和田
浩二 田角
浩二 田角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2012275997A priority Critical patent/JP6107117B2/ja
Priority to US13/794,576 priority patent/US9966332B2/en
Publication of JP2013225646A publication Critical patent/JP2013225646A/ja
Application granted granted Critical
Publication of JP6107117B2 publication Critical patent/JP6107117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H01L2224/17505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Description

本発明は、固体装置及びその製造方法に関する。
従来の固体装置として、ＬＥＤチップ等の固体素子が導電バンプを介して金属パターンに接続された装置が知られている（例えば、特許文献１参照）。
特開２０１１−２２２８７５号公報
特許文献１に記載された装置によれば、基板上の金属パターンからなる接続端子上に導電バンプが形成され、その上にＬＥＤ素子が形成される。そのため、金属パターンと導電バンプの高さの分だけＬＥＤ素子の基板からの距離が離れ、放熱性が低下するおそれがある。
そこで、本発明の目的は、金属パターンに導電バンプにより接続された固体素子の放熱性に優れた固体装置及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一態様は、基板上に間隔を有して設けられた金属パターンと、前記金属パターンの上面あるいは側面、及び前記間隔を介して前記基板に接触する導電バンプと、前記金属パターンに前記導電バンプを介して接続された電極を有する固体素子と、を有し、前記電極に対応する前記金属パターンの前記間隔のうち最小となる、最も前記金属パターンが近接した部分の間隔が、前記電極の中心位置間隔以上に設定されている、固体装置を提供する。
上記固体装置において、前記金属パターンの端部は凹部を有し、前記導電バンプの少なくとも一部は、前記凹部内に形成されてもよい。
上記固体装置において、前記金属パターンの前記側面は、垂直方向から傾斜していてもよい。
上記固体装置において、前記金属パターンの端部は三角形状を有し、前記導電バンプは前記三角形状の先端の上に形成されてもよい。
上記固体装置において、前記固体素子は発光素子であってもよい。
上記固体装置において、前記金属パターンは第１の金属パターンと第２の金属パターンを含み、前記導電バンプは第１の導電バンプと第２の導電バンプを含み、前記固体素子は、２つの電極がそれぞれ前記第１の導電バンプ及び第２の導電バンプを介して前記第１の金属パターン及び第２の金属パターンに接続されてもよい。
また、本発明の他の態様は、印刷又は吐出によって、基板上に金属パターンと接触しないようにして導電バンプを形成する工程と、固体素子を前記導電バンプに接続するように前記基板上に搭載し、前記固体素子の前記搭載により前記導電バンプを変形させることにより前記導電バンプの高さを減じるとともに上面からみた面積を増加して前記金属パターンの側面に接触させる工程と、を含む固体装置の製造方法を提供する。
上記固体装置の製造方法において、前記導電バンプを形成する工程は、第１の導電バンプと第２の導電バンプを一括形成することを含んでいてもよい。
上記固体装置の製造方法において、前記金属パターンの端部は孔を有し、前記導電バンプは前記孔内に位置するように形成され、前記導電バンプは、前記固体素子の前記搭載により前記金属パターンの前記孔における側面に接触してもよい。
上記固体装置の製造方法において、前記金属パターンの前記側面は、前記基板の上面に対して傾斜しており、前記導電バンプは、前記固体素子の前記搭載により前記金属パターンの前記側面に接触してもよい。
上記固体装置の製造方法において、前記金属パターンは、Ａｇペーストを用いた、スクリーン印刷、メタルマスク印刷、ディスペンサによる吐出、インクジェット方式により形成されてもよい。
また、本発明の他の態様は、基板上に間隔を有して設けられた金属パターンと、前記金属パターンの上面あるいは側面、及び前記間隔を介して前記基板に接触する導電バンプと、前記金属パターンに前記導電バンプを介して接続されたアノード電極及びカソード電極を有する固体素子と、を有し、前記基板上の前記アノード電極の下に金属アイランドが形成され、前記金属アイランドは、前記アノード電極と前記金属パターンを接続する前記導電バンプに覆われ、前記電極に対応する前記金属パターンの前記間隔のうち最小となる、最も前記金属パターンが近接した部分の間隔が、前記電極の中心位置間隔以上に設定されている、固体装置を提供する。
本発明によれば、金属パターンに導電バンプにより接続された固体素子の放熱性に優れた固体装置及びその製造方法を提供することができる。
図１は、第１の実施の形態に係る固体装置の一部を表す垂直断面図である。 図２（ａ）、（ｂ）は、それぞれ第１の実施の形態に係る固体素子が搭載される前と後の金属パターンの端部と導電バンプの状態を表す上面図である。 図３（ａ）は、比較例に係る固体装置の一部を表す垂直断面図である。図３（ｂ）は、比較例に係る固体装置の金属パターンの端部と導電バンプを表す上面図である。 図４（ａ）〜（ｃ）は、第１の実施の形態に係る金属パターンの変形例の上面図である。 図５（ａ）〜（ｃ）は、それぞれ第１の実施の形態に係る固体装置のパッケージの構成例の上面図、下面図、及び断面図である。 図６（ａ）〜（ｃ）は、それぞれ第１の実施の形態に係る固体装置のパッケージの他の構成例を示す上面図、下面図、及び断面図である。 図７（ａ）は、第２の実施の形態に係る固体装置の一部を表す垂直断面図である。図７（ｂ）は、第２の実施の形態に係る固体装置の金属パターンの端部と導電バンプを表す上面図である。 図８（ａ）は、比較例に係る固体装置の一部を表す垂直断面図である。図８（ｂ）は、比較例に係る固体装置の金属パターンの端部と導電バンプを表す上面図である。 図９（ａ）は、第３の実施の形態に係る固体装置の一部を表す垂直断面図である。図９（ｂ）は、第３の実施の形態に係る固体装置の金属パターンの端部と導電バンプを表す上面図である。 図１０（ａ）は、第４の実施の形態に係る固体装置の一部を表す垂直断面図である。図１０（ｂ）は、第４の実施の形態に係る固体装置の金属パターンの端部と導電バンプを表す上面図である。 図１１は、第５の実施の形態に係る固体装置の一部を表す上面図である。 図１２（ａ）は、第６の実施の形態に係る固体装置の一部を表す垂直断面図である。図１２（ｂ）は、第６の実施の形態に係る固体装置の金属パターンの端部と導電バンプを表す上面図である。 図１３（ａ）は、第７の実施の形態に係る固体装置の一部を表す垂直断面図である。図１３（ｂ）は、第７の実施の形態に係る固体装置の金属パターンの端部と導電バンプを表す上面図である。 図１４（ａ）は、第８の実施の形態に係る固体装置の一部を表す垂直断面図である。図１４（ｂ）は、固体装置の固体素子下の領域における金属パターン及び金属アイランドの構成を表す上面図である。 図１５（ａ）は、第９の実施の形態に係る固体装置の一部を表す垂直断面図である。図１５（ｂ）は、固体装置の固体素子下の領域における金属パターンの構成を表す上面図である。 図１６（ａ）は、第１０の実施の形態に係る固体装置の一部を表す垂直断面図である。図１６（ｂ）は、固体装置の金属パターンの構成を表す上面図である。 図１７（ａ）、（ｂ）は、第１０の実施の形態に係る導電バンプの設置パターンの例を表す上面図である。
〔第１の実施の形態〕
（固体装置の構成）
図１は、第１の実施の形態に係る固体装置の一部を表す垂直断面図である。固体装置１０は、基板２と、基板２上に形成された金属パターン１１と、導電バンプ３を介して金属パターン１１に接続された固体素子４と、を有する。
基板２は、例えば、多結晶アルミナからなる。多結晶アルミナとしては、ＺｒＯを添加して強度を増加したものや、光散乱性のガラスを添加して反射率を増加したものを用いることもできる。また、基板２は、ＡｌＮやＳｉ３Ｎ４等の熱伝導率が１００Ｗ／（ｍ・Ｋ）以上の高熱伝導部材からなってもよい。また、低融点ガラスを熱溶解して固体素子４を封止する等の基板の耐熱性が必要とされる工程が行われない場合は、ガラスエポキシ基板、紙フェノール基板、ポリイミド基板等の耐熱性の低い基板を基板２として用いることができる。また、基板２に高熱伝導部材からなる放熱パスを形成してもよい。
金属パターン１１は、例えば、Ａｕ／Ｎｉ／Ｗ、Ａｕ／Ｎｉ／Ｔａ、Ａｕ／Ｎｉ／Ｃｕ、又はＡｕ／Ｎｉ／Ｃｒの積層構造を有する。また、これらの積層構造の表面のＡｕの代わりにＡｇを用いてもよい。金属パターン１１は、例えば、スクリーン印刷、蒸着、スパッタ、又はめっき法により形成される。
導電バンプ３は、Ａｇ、Ａｕ、Ｃｕ等の導電性に優れた材料からなる。導電バンプ３の体積抵抗率は、５×１０−８Ω・ｍ以下であることが好ましい。特に、導電性と反射率の両方に優れたＡｇが導電バンプ３の材料として好ましい。導電バンプ３は、例えば、スクリーン印刷、又はディスペンサーによる吐出により形成される。吐出後に熱処理などを行った導電バンプ３を構成する導電性材料の状態は、粒子状態であってもよいし、バルク状態であってもよい。また、粒子状態とバルク状態の中間の状態であってもよい。
固体素子４は、例えば、ＬＥＤチップ等の発光素子、受光センサや太陽電池等の受光素子、又はトランジスタである。ＬＥＤチップとしては、例えば、サファイア基板上にｎ型及びｐ型のＧａＮをエピタキシャル成長させ、さらにその上に透明ｐ型コンタクト電極を備えたＧａＮ系ＬＥＤ、ＧａＮ基板上の反射面又はＡｇ系等の高反射率ｐ型コンタクト電極を備えたＧａＮ系ＬＥＤを用いることができる。なお、これらのＬＥＤのＧａＮ系半導体の代わりにＧａＡｓ系半導体、ＡｌＩｎＧａＰ系半導体等の他の化合物半導体を用いてもよい。また、固体素子４は、ＳｉやＳｉＣ、ＧａＮの受光素子やトランジスタでもよい。導電バンプ３は、固体素子４のｎ型、ｐ型の２つの電極５にそれぞれ接続される。
図２（ａ）、（ｂ）は、それぞれ固体素子４が搭載される前と後の金属パターン１１の端部と導電バンプ３の状態を表す上面図である。本実施の形態においては、金属パターン１１は、固体素子４と接続される端部に凹部１２を有し、導電バンプ３の少なくとも一部が凹部１２内に形成される。このため、導電バンプ３の底面と金属パターン１１の導電バンプ３が接続される部分の底面の高さが等しい。また、導電バンプ３が金属パターン１１の上面に接触してもよいが、導電バンプ３の水平方向の中心位置の直下には金属パターン１１が形成されない。なお、導電バンプ３の上面は、導電バンプ形成の際、金属パターン１１の上面の高さよりやや高い。
図２（ａ）、（ｂ）に示される例によれば、まず、導電バンプ３は金属パターン１１と間隔をあけて形成され、固体素子４が搭載される前は金属パターン１１に触れておらず、固体素子４を搭載することにより変形して金属パターン１１の凹部１２内の側面１１ｓに接触する。なお、固体素子４が搭載される前に導電バンプ３が金属パターン１１に触接していてもよい。
図３（ａ）は、比較例に係る固体装置１１０の一部を表す垂直断面図である。図３（ｂ）は、固体装置１１０の金属パターン１１１の端部と導電バンプ１０３を表す上面図である。固体装置１１０においては、金属パターン１１１の上面１１１ｕ上に導電バンプ１０３が形成され、その上に固体素子１０４が形成される。
一方、本実施の形態の固体装置１０においては、導電バンプ３が金属パターン１１の凹部１２内に形成されるため、固体素子の基板からの距離ｚが固体装置１１０よりも小さくなる。そのため、本実施の形態の固体素子４は、比較例の固体素子１０４よりも、放熱性に優れる。特に、固体素子が封止されている場合、封止材からの放熱パスも形成され、封止材が樹脂よりも熱伝導率の大きいガラスなどの材料からなる場合、より効果的である。また、封止材がガラスからなる場合、熱膨張率が樹脂よりも小さく、固体素子４の値に近いので、使用時に熱応力は生じにくい。さらに、ガラスが熱溶解ガラスであり、溶解して基板２と接合している場合は、基板２との接合が強い。これらの理由により、固体素子４の実装剥がれや電極剥がれが生じにくく、信頼性を高めることができる。このため、導電バンプ３をスクリーン印刷やメタルマスク印刷などで一括形成し、固体素子４を実装する場合に、固体素子４を順次実装するために時間差で導電バンプ３の状態に差異が生じ、固体素子４の接合強度が小さい箇所が生じても、信頼性を保つことができる。
また、本実施の形態の固体装置１０においては、導電バンプ３が金属パターン１１の凹部１２内に形成されるため、固体素子４下の領域において、導電バンプ３間の間隔ｘが、導電バンプ３が接続される金属パターン１１間の間隔ｙよりも小さい。一方、比較例に係る固体装置１１０においては、固体素子１０４下の領域において、導電バンプ１０３間の間隔ｘが、導電バンプ１０３が接続される金属パターン１１１間の間隔ｙよりも大きい。
すなわち、本実施の形態の固体装置１０においては、比較例に係る固体装置１１０と比較して、固体素子の電極間の間隔に対して金属パターン間の間隔を大きくとることができる。そのため、金属パターン１１のパターニング及びパターニング後の検査に高精度の方法を用いる必要がなく、製造コストを低減することができる。
また、本実施の形態の固体装置１０においては、比較例に係る固体装置１１０と比較して、固体素子直下の金属パターンの面積が小さい。このため、固体素子が発光素子である場合、金属パターンによる光の吸収が少なく、光取出効率が高い。
また、本実施の形態の固体装置１０においては、導電バンプ３が金属パターン１１の凹部１２内に形成されるため、固体素子４を搭載する際の導電バンプ３の水平方向の変形を抑えることができる。
図４（ａ）〜（ｃ）は、本実施の形態の金属パターン１１の変形例の上面図である。図４（ａ）〜（ｃ）に示される金属パターン１１は、それぞれ凹部１２の形状が異なる。このように、凹部１２の形状は半円形に限定されず、多角形状や、輪郭に突起を有する形状であってもよい。凹部１２が突起を含む場合は、導電バンプ３が金属パターン１１に触接しやすいという利点がある。
図５（ａ）〜（ｃ）は、それぞれ固体装置１０のパッケージの構成例の上面図、下面図、及び断面図である。図５（ｃ）は、図５（ａ）の線分Ａ−Ａにおける断面を表す。
この構成においては、基板２の裏面に金属パターン１３、１４が形成される。金属パターン１１、１３は回路パターンであり、ビア１５を介して接続される。また、金属パターン１３には外部機器の端子が接続される。金属パターン１４は、放熱用のパターンである。
また、固体素子４は光透過性の封止材１６により封止される。封止材１６は、例えば、ＺｎＯ−Ｓｉ２Ｏ−Ｂ２Ｏ３系ガラスからなる。また、他の系の低融点ガラスや、シリコン樹脂、エポキシ樹脂等の樹脂材料を封止材１６の材料として用いてもよい。また、放熱性を重視した固体素子４が光学素子でない場合、ＡｌＮ等の有色の高熱伝導粒子を含んでもよい。また、固体素子４が発光素子である場合、封止材１６は、蛍光体粒子を含んでもよい。なお、図５（ａ）においては封止材１６の記載を省略する。
図６（ａ）〜（ｃ）は、それぞれ固体装置１０のパッケージの他の構成例を示す上面図、下面図、及び断面図である。図６（ｂ）は、図６（ａ）の線分Ｂ−Ｂにおける断面を表す。
この構成においては、金属パターン１１に連続する金属パターン１７が形成される。金属パターン１７は封止材１６により封止されずに露出し、外部機器の端子が接続される。なお、図６（ａ）においては封止材１６の記載を省略する。
また、基板２の裏面に金属パターン１８が形成される。金属パターン１８は、放熱用のパターンである。この構成では、基板２の表裏の金属パターンを接続する必要がないため、図５（ａ）〜（ｃ）に示される構成よりも製造コストを抑えることができる。
〔第２の実施の形態〕
第２の実施の形態は、金属パターンの形状と導電バンプの位置において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図７（ａ）は、第２の実施の形態に係る固体装置２０の一部を表す垂直断面図である。図７（ｂ）は、固体装置２０の金属パターン２１の端部と導電バンプ３を表す上面図である。
金属パターン２１の側面２１ｓは、垂直方向から傾斜している。例えば、Ａｇペーストをスクリーン印刷し、これを焼成することにより金属パターン２１を形成した場合、印刷後に自然に傾斜が生じる。このスクリーン印刷に用いられるＡｇペーストは、例えば、直径が１５μｍ以下、典型的には５±２μｍのＡｇ粒子を含む。金属パターン２１の厚さは、例えば、１０μｍである。
導電バンプ３は、底面の一部が金属パターン２１の端部の傾斜した側面２１ｓに接し、一部が基板２上に形成される。このため、導電バンプ３の底面の一部と金属パターン２１の導電バンプ３が接続される部分の底面の高さが等しい。また、導電バンプ３の水平方向の中心位置の直下には金属パターン２１が形成されていないことが好ましい。
なお、固体素子４が搭載される前の導電バンプ３は金属パターン２１に触れていなくてもよい。この場合、固体素子４を搭載することにより導電バンプ３が変形して金属パターン２１の側面２１ｓに接触する。
図８（ａ）は、比較例に係る固体装置１２０の一部を表す垂直断面図である。図８（ｂ）は、固体装置１２０の金属パターン１２１の端部と導電バンプ１０３を表す上面図である。固体装置１２０においては、金属パターン１２１の上面１２１ｕ上に導電バンプ１０３が形成され、その上に固体素子１０４が形成される。
一方、本実施の形態の固体装置２０においては、導電バンプ３の底面の一部が金属パターン２１の傾斜した側面２１ｓに接し、一部が基板２上に形成されるため、固体素子の基板からの距離ｚが固体装置１２０よりも小さくなる。そのため、本実施の形態の固体装置２０の固体素子４は、第１の実施の形態と同様に、比較例の固体装置１２０の固体素子１０４よりも、放熱性に優れる。
また、本実施の形態の固体装置２０においては、導電バンプ３の底面の一部が金属パターン２１の傾斜した側面２１ｓに接し、一部が基板２上に形成されるため、固体素子４下の領域において、導電バンプ３間の間隔ｘが、導電バンプ３が接続される金属パターン２１間の間隔ｙよりも小さい。一方、比較例に係る固体装置１２０においては、固体素子１０４下の領域において、導電バンプ１０３間の間隔ｘが、導電バンプ１０３が接続される金属パターン１２１間の間隔ｙよりも大きい。
すなわち、本実施の形態の固体装置２０においては、比較例に係る固体装置１２０と比較して、固体素子の電極間の間隔に対して金属パターン間の間隔を大きくとることができる。そのため、金属パターン２１のパターニング及びパターニング後の検査に高精度の方法を用いる必要がなく、製造コストを低減することができる。また、金属パターン間の短絡を防ぐことができる。
従来、電極間の間隔が狭い固体素子を用いる場合、導電性ペーストによる厚膜の金属パターンの形成に、精度の高い方法を用いる必要があったため、コストが低い一方で精度が低いスクリーン印刷やメタルマスク印刷、或いはディスペンサーによる吐出やインクジェット方式は、用いることができなかった。しかし、本実施の形態によれば、電極間の間隔が狭い固体素子を用いる場合でも、これらのコストの低い方法を用いることができ、製造コストを低減することができる。例えば、固体素子の両電極の直径が１００μｍ、電極間の間隔が１００μｍ、金属パターン形成精度が±５０μｍであるとしても、両電極に対応する金属パターンの設計間隔を固体素子の両電極の中心位置間隔にすることができるため、電極サイズ相当の１００μｍのゆとりが生じる。傾斜の影響もない。
また、本実施の形態の固体装置２０においては、比較例に係る固体装置１２０と比較して、固体素子直下の金属パターンの面積が小さい。このため、固体素子４が発光素子である場合、金属パターンによる光の吸収が少なく、光取出効率が高い。
〔第３の実施の形態〕
第３の実施の形態は、金属パターンの形状と側面の傾斜角度において、第２の実施の形態と異なる。なお、第２の実施の形態と同様の点については、説明を省略又は簡略化する。
図９（ａ）は、第３の実施の形態に係る固体装置３０の一部を表す垂直断面図である。図９（ｂ）は、固体装置３０の金属パターン３１の端部と導電バンプ３を表す上面図である。
金属パターン３１の固体素子４と接続される端部は、先の尖った三角形状を有する。また、金属パターン３１の側面３１ｓは、垂直から傾斜している。例えば、Ａｇペーストをスクリーン印刷することにより金属パターン３１を形成した場合、金属パターン３１の端部は三角形状であるため、側面３１ｓの傾斜が第２の実施の形態に係る金属パターン２１の側面２１ｓの傾斜よりも緩くなる。このため、導電バンプ３の接続が容易になる。導電バンプ３は、金属パターン３１の端部の三角形状の先端上に形成される。
また、金属パターン３１は、固体素子４と接続される端部が三角形状を有するため、固体素子直下の面積が、第２の実施の形態に係る金属パターン２１よりも小さい。このため、固体素子４が発光素子である場合、金属パターンによる光の吸収がより少なく、光取出効率がより高い。
導電バンプ３は、底面の一部が金属パターン３１の端部の傾斜した側面３１ｓに接し、一部が基板２上に形成される。このため、導電バンプ３の底面の一部と金属パターン３１の導電バンプ３が接続される部分の底面の高さが等しい。また、導電バンプ３の水平方向の中心位置の直下には金属パターン３１が形成されていないことが好ましい。
なお、固体素子４が搭載される前の導電バンプ３は金属パターン３１に触れていなくてもよい。この場合、固体素子４を搭載することにより導電バンプ３が変形して金属パターン３１の側面３１ｓに接触する。
また、固体装置３０においては、導電バンプ３の底面の一部が金属パターン２１の傾斜した側面３１ｓに接し、一部が基板２上に形成されるため、第２の実施の形態の固体装置２０と同様に、固体素子の基板からの距離ｚが比較例の固体装置１２０よりも小さくなる。そのため、本実施の形態の固体装置３０の固体素子４は、比較例の固体装置１２０の固体素子１０４よりも、放熱性に優れる。
また、本実施の形態の固体装置３０においては、導電バンプ３の底面の一部が金属パターン２１の傾斜した側面３１ｓに接し、一部が基板２上に形成されるため、固体素子４下の領域において、導電バンプ３間の間隔ｘが、導電バンプ３が接続される金属パターン３１間の間隔ｙよりも小さい。
すなわち、本実施の形態の固体装置３０においては、第２の実施の形態の固体装置２０と同様に、比較例に係る固体装置１２０と比較して、固体素子の電極間の間隔に対して金属パターン間の間隔を大きくとることができる。そのため、金属パターン３１のパターニング及びパターニング後の検査に高精度の方法を用いる必要がなく、製造コストを低減することができる。
〔第４の実施の形態〕
第４の実施の形態は、導電バンプが金属パターンの孔内に形成される点において、第１実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図１０（ａ）は、第４の実施の形態に係る固体装置４０の一部を表す垂直断面図である。図１０（ｂ）は、固体装置４０の金属パターン４１の端部と導電バンプ３を表す上面図である。
金属パターン４１の固体素子４と接続される端部は孔４２を有する。導電バンプ３は、孔４２内に形成され、金属パターン４１の孔４２内の側面４１ｓに接触する。このため、導電バンプ３の底面と金属パターン４１の導電バンプ３が接続される部分の底面の高さが等しい。また、導電バンプ３が金属パターン４１の上面に接触してもよいが、導電バンプ３の水平方向の中心位置の直下には金属パターン４１が形成されない。
なお、固体素子４が搭載される前の導電バンプ３は金属パターン４１に触れていなくてもよい。この場合、固体素子４を搭載することにより導電バンプ３が変形して金属パターン４１の側面４１ｓに接触する。
本実施の形態においては、固体素子４を搭載する際に、金属パターン４１の孔４２内の側面４１ｓにより、導電バンプ３の水平方向への拡がりが抑えられるため、小さい径の導電バンプ３を比較的容易に形成することができる。これにより、固体素子４の電極５の面積を小さくすることができるため、固体素子４が発光素子である場合に、電極５による光の吸収を抑え、光取出効率を向上させることができる。
また、固体装置４０においては、導電バンプ３が金属パターン４１の孔４２内に形成されるため、第１の実施の形態の固体装置１０と同様に、固体素子の基板からの距離ｚが比較例の固体装置１１０よりも小さくなる。そのため、本実施の形態の固体装置４０の固体素子４は、比較例の固体装置１１０の固体素子１０４よりも、放熱性に優れる。
〔第５の実施の形態〕
第５の実施の形態は、固体素子が導電バンプを介して３点以上で金属パターンに接続される点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図１１は、第５の実施の形態に係る固体装置５０の一部を表す上面図である。固体装置５０において、固体素子４は、導電バンプ３を介して３点で金属パターン５１に接続される。なお、固体素子４は、導電バンプ３を介して４点以上の点で金属パターン５１に接続されてもよい。
このような構成により、固体素子４の動作安定性が向上する。また、固体素子４から基板２への熱の伝達経路が増加するため、固体素子４の放熱性が向上する。
その他の構成については、第１の実施の形態と同様である。また、本実施の形態は、他の実施の形態と組み合わせることができる。すなわち、第２〜４の実施の形態の固体装置２０、３０、４０において、固体素子４が導電バンプ３を介して３点以上で金属パターン１１、２１、３１、４１に接続されてもよい。
〔第６の実施の形態〕
第６の実施の形態は、固体装置が絶縁バンプを有する点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図１２（ａ）は、第６の実施の形態に係る固体装置６０の一部を表す垂直断面図である。図１２（ｂ）は、第６の実施の形態に係る固体装置６０の金属パターン６１の端部と導電バンプ３を表す上面図である。固体装置６０は、絶縁バンプ６２を有する。絶縁バンプ６２は絶縁性のバンプであり、固体素子４と基板２に接触するように形成される。
絶縁バンプ６２は、絶縁性粒子を含む。特に、ＳｉＯ２粒子、Ａｌ２Ｏ３粒子、ＺｒＯ粒子、ＴｉＯ２粒子等の高い反射率を有する絶縁性粒子を含むことが好ましい。また、絶縁性粒子は、熱伝導率が高い方が好ましい。
絶縁バンプ６２は、固体素子４から基板２へ熱を逃がし、固体素子４の放熱性を向上させる。また、絶縁バンプ６２が複数の導電バンプ３の間の領域に形成される場合は、固体素子４を実装する際の導電バンプ３の潰れ等に起因する導電バンプ３間の短絡を防ぐことができる。
その他の構成については、第１の実施の形態と同様である。また、本実施の形態は、他の実施の形態と組み合わせることができる。すなわち、第２〜５の実施の形態の固体装置２０、３０、４０、５０において、固体素子４が絶縁バンプ６２を有してもよい。
〔第７の実施の形態〕
第７の実施の形態は、固体素子の構成と金属パターンの形状において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図１３（ａ）は、第７の実施の形態に係る固体装置７０の一部を表す垂直断面図である。図１３（ｂ）は、第７の実施の形態に係る固体装置７０の金属パターン７１の端部と導電バンプ７３を表す上面図である。固体装置７０は、基板２と、基板２上に形成された金属パターン７１と、導電バンプ７３を介して金属パターン７１に接続された固体素子７４と、を有する。
金属パターン７１の固体素子７４と接続される一方の端部（図１３の右側の端部）は、固体素子７４の底面の形状に合わせた孔７２を有する環状の形状を有する。導電バンプ７３は、この金属パターン７１の環状部分の孔７２内に形成される。このため、導電バンプ７３の底面の高さと金属パターン７１の導電バンプ７３が接続される部分の底面の高さが等しい。導電バンプ７３は、金属パターン７１の環状部分の孔７２内の側面７１ｓに接する。金属パターン７１及び導電バンプ７３は、それぞれ第１の実施の形態の金属パターン１１及び導電バンプ３と同様の材料から形成することができる。
固体素子７４は、フェイスアップ型の素子であり、例えば、ｎ型のＧａＮ基板上にｎ型及びｐ型のＧａＮをエピタキシャル成長させることにより形成される。なお、基板材料や基板上に成長させる結晶は、ＧａＮに限られず、ＧａＡｓ系、ＡｌＩｎＧａ系、ＳｉＣ系等の化合物半導体や、Ｓｉ系等の単一元素の半導体の結晶を用いることができる。また、固体素子７４の基板は、導電性の基板であればよい。
固体素子７４の底面及び上面には電極７５が形成され、底面の電極７５は導電バンプ７３を介して金属パターン７１に接続され、上面の電極７５はワイヤー７６を介して金属パターン７１に接続される。固体素子７４は金属パターン７１の環状部分内の領域上に設置されるため、固体素子７４の直下の領域には、金属パターン７１が存在しない。
本実施の形態の固体装置７０においては、導電バンプ７３の底面の高さが、金属パターン７１の導電バンプ７３が接続される部分の底面の高さと等しく、金属パターン上に導電バンプを形成する場合と比較して、固体素子の基板からの距離を小さくすることができる。このため、固体装置７０は、優れた放熱性を有する。
なお、導電バンプ７３が接続される側の金属パターン７１の端部は、導電バンプ７３を基板２から剥がれにくくするために環状形状を有するが、導電バンプ７３が十分な接合力を有する場合は、環状でなくともよい。
〔第８の実施の形態〕
第８の実施の形態は、固体素子のアノード電極の下に金属アイランドが形成される点において、第１実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図１４（ａ）は、第８の実施の形態に係る固体装置８０の一部を表す垂直断面図である。図１４（ｂ）は、固体装置８０の固体素子４下の領域における金属パターン８１及び金属アイランド８２の構成を表す上面図である。図１４（ａ）は、図１４（ｂ）の線分Ｃ−Ｃにおける断面を表す。なお、図１４（ｂ）中の二点鎖線は、固体素子４の電極５ａ、５ｂの位置を表している。
固体素子４の電極５ａは、図示しない発光層の下側（基板２側）のクラッド層に直接又は間接的に接続され、アノード電極として機能する。電極５ａは、クラッド層の面積と近い面積を有することが好ましい。電極５ｂは、発光層の上側のクラッド層に接続され、カソード電極として機能する。電極５ａと電極５ｂは、それぞれ導電バンプ３ａ、３ｂを介して金属パターン８１に接続される。
導電バンプ３ａ、３ｂは、金属パターン８１の側面８１ｓに接触する。また、導電バンプ３ａ、３ｂの底面と金属パターン８１の導電バンプ３ａ、３ｂが接続される部分の底面の高さは等しい。
基板２上の電極５ａ下には、金属アイランド８２が形成されている。金属パターン８１及び金属アイランド８２は、スクリーン印刷、蒸着、スパッタ、又はめっき法によって同時に形成することができる。この場合、金属パターン８１の上面８１ｕの高さと金属アイランド８２の上面８２ｕの高さは等しくなる。なお、金属パターン８１の側面８１ｓ及び金属アイランド８２の側面８２ｓは、垂直であってもよいし、垂直方向から傾斜していてもよい。
金属アイランド８２は、表面を導電バンプ３ａに覆われる。このような構成により、導電バンプ３ａの一端又は全体が潰れて薄くなることを抑制できる。導電バンプ３ａに薄い部分が生じると、セラミック材料より軟らかい金属材料で形成される導電バンプ３ａによる応力緩和効果が薄れ、固体素子４と基板２との熱膨張率の違いに起因する固体素子４の基板２からの剥がれが発生するおそれがある。また、導電バンプ３ａの一端が潰れると、固体素子４が傾いて基板２との間隔が一定でなくなり、固体素子４の温度分布に偏りが生じる。すなわち、金属アイランド８２は、固体素子４の基板２からの剥がれや、固体素子４中の温度分布の偏りを抑えることができる。
なお、固体素子４の平面サイズが１．０ｍｍ角以上である場合、標準的なＬＥＤチップサイズである０．３ｍｍ角である場合よりも放熱性が低下するため、電流密度が同じでも温度が上昇し易く、かつ、一辺の長さが長くなるため熱膨張率の違いにより生じる応力の影響を受けやすくなる。例えば、固体素子４の平面サイズが１．０ｍｍ角以上であり、かつ固体素子４と基板２の熱膨張率差が２×１０−６／℃以上である場合、導電バンプ３ａの潰れによる固体素子４の基板２からの剥がれが特に生じやすく、この様な場合に本実施の形態は特に有効である。
例えば、固体素子４がサファイア基板上に形成されたＧａＮ系ＬＥＤである場合、その熱膨張率はおよそ７×１０−６／℃であり、基板２がＡｌＮ基板である場合、その熱膨張率はおよそ５×１０−６／℃であり、その差はおよそ２×１０−６／℃である。
金属アイランド８２の数は限定されず、１個でもよいが、３個以上の金属アイランド８２を同一直線上とならないように配置すると、固体素子４の安定性をより向上させることができる。
〔第９の実施の形態〕
第９の実施の形態は、金属パターンの固体素子のアノード電極下の領域に切欠き部が形成される点において、第１実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図１５（ａ）は、第９の実施の形態に係る固体装置９０の一部を表す垂直断面図である。図１５（ｂ）は、固体装置９０の固体素子４下の領域における金属パターン９１の構成を表す上面図である。図１５（ａ）は、図１５（ｂ）の線分Ｄ−Ｄにおける断面を表す。なお、図１５（ｂ）中の二点鎖線は、固体素子４の電極５ａ、５ｂの位置を表している。
固体素子４の電極５ａは、図示しない発光層の下側（基板２側）のクラッド層に直接又は間接的に接続され、アノード電極として機能する。電極５ａは、クラッド層の面積と近い面積を有することが好ましい。電極５ｂは、発光層の上側のクラッド層に接続され、カソード電極として機能する。電極５ａと電極５ｂは、それぞれ導電バンプ３ａ、３ｂを介して金属パターン９１に接続される。
導電バンプ３ａ、３ｂは、金属パターン９１の側面９１ｓに接触する。また、導電バンプ３ａ、３ｂの底面と金属パターン９１の導電バンプ３ａ、３ｂが接続される部分の底面の高さは等しい。
金属パターン９１の電極５ａ下の領域に切欠き部９２が形成されている。金属パターン９１の内部における切欠き部９２は孔であり、縁における切欠き部９２は切り込みである。切欠き部９２は、金属パターン９１を形成する際に、金属パターン９１の形状の一部として金属パターン９１と同時に形成することができる。なお、金属パターン９１の側面９１ｓ（切欠き部９２の側面を含む）は、垂直であってもよいし、垂直方向から傾斜していてもよい。
金属パターン９１の切欠き部９２を含む領域に、導電バンプ３ａが形成される。基板２上の電極５ａの下に金属パターン９１の切欠き部９２を含む領域が形成される構成により、導電バンプ３ａの一端又は全体が潰れて薄くなることを抑制できる。すなわち、第８の実施の形態の金属アイランド８２と同様に、金属パターン９１の切欠き部９２を含む領域は、固体素子４の基板２からの剥がれや、固体素子４中の温度分布の偏りを抑えることができる。
なお、固体素子４の平面サイズが１ｍｍ以上であり、かつ固体素子４と基板２の熱膨張率差が２×１０−６／℃以上である場合、導電バンプ３ａの潰れによる固体素子４の基板２からの剥がれが特に生じやすく、この様な場合に本実施の形態は特に有効である。
また、電極５ａに接続される金属パターン９１の電極５ｂ側の縁に切り込みである切欠き部９２を形成することにより、金属パターン９１の存在しない切り込み箇所の体積の分だけ、導電バンプ３ａの導電バンプ３ｂ方向への拡がりを抑制し、短絡を防止することができる。
なお、切欠き部９２の合計面積に応じて導電バンプ３ａの量、配置等を調整し、固体素子４の基板２からの距離ｚを制御することができるため、切欠き部９２の数や大きさは限定されない。
切欠き部９２は電極５ｂ下の領域にも形成されてよい。この場合、電極５ｂ下の金属パターン９１の切欠き部９２を含む領域に、導電バンプ３ｂが形成される。
〔第１０の実施の形態〕
第１０の実施の形態は、固体素子がパワートランジスタである点において、第１実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
図１６（ａ）は、第１０の実施の形態に係る固体装置１００の一部を表す垂直断面図である。図１６（ｂ）は、固体装置１００の金属パターン１０１ａ、１０１ｂの構成を表す上面図である。図１６（ａ）は、図１６（ｂ）の線分Ｅ−Ｅにおける断面を表す。なお、図１６（ｂ）中の二点鎖線は、固体素子４の位置、及び固体素子４の電極５ａ、５ｂの位置を表している。
固体素子１１４は、その下面及び上面にソース電極としての電極５ａ及びドレイン電極としての電極５ｃを有する縦型のパワートランジスタであり、例えば、ＧａＮ基板等の導電性チップ基板上に形成されたＧａＮ系トランジスタである。固体素子１１４の電極５ｂは、ゲート電極として機能する。
固体装置１００の金属パターンのうち、電極５ａに接続される部分を金属パターン１０１ａ、電極５ｂに接続される部分を金属パターン１０１ｂとする。電極５ａと電極５ｂは、それぞれ導電バンプ３ａ、３ｂを介して金属パターン１０１ａ、１０１ｂに接続される。金属パターン１０１ａは、ビア１１５を介して基板２の背面の金属パターン１１３に接続される。
導電バンプ３ａ、３ｂは、金属パターン１０１ａ、１０１ｂの側面に接触する。また、導電バンプ３ａ、３ｂの底面と金属パターン１０１ａ、１０１ｂの導電バンプ３ａ、３ｂが接続される部分の底面の高さは等しい。
また、固体素子１１４上には、固体素子１１４の熱を放出するための放熱板１１６が電極５ｃに接するように形成されている。放熱板１１６は接地電極を兼ねており、導電性の接着剤により電極５ｃと接着される。放熱板１１６は、例えば、Ｃｕ、ＣｕＭｏ、ＣｕＷ、又はＡｌＳｉＣ等の、熱伝導率が１００Ｗ／（ｍ・Ｋ）以上であり、線熱膨張率が１６ｐｐｍ／℃以下、好ましくは１０ｐｐｍ／℃未満である材料からなる。放熱板１１６と電極５ｃを接着する接着剤として、導電バンプ３ａ、３ｂと同じ導電性材料を用いることができる。
金属パターン１０１ａは、少なくとも電極５ａの下の領域において、複数の線状金属膜から構成される。複数の線状金属膜は、略平行に配置されることが好ましい。金属パターン１０１ａのこのような構成により、固体素子１１４の傾きが抑えられ、固体素子１１４が放熱板１１６に密着しなくなることや放熱板１１６と電極５ｃを接着する接着剤の厚さむらが生じることによる放熱性の低下を抑えることができる。なお、電極５ａは、金属パターン１０１ａの上面に接触してもよい。この場合、固体素子１１４の傾きがより効果的に抑えられる。
図１７（ａ）、（ｂ）は、導電バンプ３ａの設置パターンの例を表す上面図である。導電バンプ３ａは、図１７（ａ）に示されるようにドット状に設置されてもよいし、図１７（ｂ）に示されるように線状に設置されてもよい。導電バンプ３ａ、３ｂは、例えば、ディスペンサーによる吐出や、スクリーン印刷により形成される。
また、金属パターン１０１ｂも、平行に配置された複数の線状金属膜から構成されてよい。さらに、電極５ａ、５ｂも、複数の金属膜から形成されてよい。この場合、図１６（ｂ）に示されるように、金属パターン１０１ａ、１０１ｂ、及び電極５ａ、５ｂの数は等しく、１組の電極５ａ、５ｂに１組の金属パターン１０１ａ、１０１ｂが接続される。このような構成により、固体素子１１４により均一に電流を流すことができる。
本発明は、上記の実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
また、上記の実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１０、２０、３０、４０、５０、６０、７０、８０、９０、１００ 固体装置
２ 基板
３、３ａ、３ｂ、７３ 導電バンプ
４、７４、１１４ 固体素子
５、５ａ、５ｂ、５ｃ 電極
１１、２１、３１、４１、５１、６１、７１、８１、９１、１０１ａ、１０１ｂ 金属パターン
１１ｓ、２１ｓ、３１ｓ、４１ｓ、７１ｓ、８１ｓ、９１ｓ 側面
１２ 凹部
４２、７２ 孔
８２ 金属アイランド
９２ 切欠き部
１１６ 放熱板

Claims (12)

  1. 基板上に間隔を有して設けられた金属パターンと、
    前記金属パターンの上面あるいは側面、及び前記間隔を介して前記基板に接触する導電バンプと、
    前記金属パターンに前記導電バンプを介して接続された電極を有する固体素子と、
    を有し、
    前記電極に対応する前記金属パターンの前記間隔のうち最小となる、最も前記金属パターンが近接した部分の間隔が、前記電極の中心位置間隔以上に設定されている、
    固体装置。
  2. 前記金属パターンの端部は凹部を有し、
    前記導電バンプの少なくとも一部は、前記凹部内に位置するように形成される、
    請求項１に記載の固体装置。
  3. 前記金属パターンの側面は、前記基板の上面に対して傾斜している、
    請求項１に記載の固体装置。
  4. 前記金属パターンの端部は三角形状を有し、
    前記導電バンプは前記三角形状の先端の上に形成される、
    請求項１に記載の固体装置。
  5. 前記固体素子は、発光素子である、
    請求項１〜４のいずれか１項に記載の固体装置。
  6. 前記金属パターンは第１の金属パターンと第２の金属パターンを含み、
    前記導電バンプは第１の導電バンプと第２の導電バンプを含み、
    前記固体素子は、２つの電極がそれぞれ前記第１の導電バンプ及び第２の導電バンプを介して前記第１の金属パターン及び第２の金属パターンに接続される、
    請求項１〜５のいずれか１項に記載の固体装置。
  7. 印刷又は吐出によって、基板上に金属パターンと接触しないようにして導電バンプを形成する工程と、
    固体素子を前記導電バンプに接続するように前記基板上に搭載し、前記固体素子の前記搭載により前記導電バンプを変形させることにより前記導電バンプの高さを減じるとともに上面からみた面積を増加して前記金属パターンの側面に接触させる工程と、
    を含む固体装置の製造方法。
  8. 前記導電バンプを形成する工程は、第１の導電バンプと第２の導電バンプを一括形成することを含む、
    請求項７に記載の固体装置の製造方法。
  9. 前記金属パターンの端部は孔を有し、
    前記導電バンプは前記孔内に位置するように形成され、
    前記導電バンプは、前記固体素子の前記搭載により前記金属パターンの前記孔における側面に接触する、
    請求項７又は８に記載の固体装置の製造方法。
  10. 前記金属パターンの前記側面は、前記基板の上面に対して傾斜しており、
    前記導電バンプは、前記固体素子の前記搭載により前記金属パターンの前記側面に接触する、
    請求項７又は８に記載の固体装置の製造方法。
  11. 前記金属パターンは、Ａｇペーストを用いた、スクリーン印刷、メタルマスク印刷、ディスペンサによる吐出、インクジェット方式により形成される、
    請求項１０に記載の固体装置の製造方法。
  12. 基板上に間隔を有して設けられた金属パターンと、
    前記金属パターンの上面あるいは側面、及び前記間隔を介して前記基板に接触する導電バンプと、
    前記金属パターンに前記導電バンプを介して接続されたアノード電極及びカソード電極を有する固体素子と、
    を有し、
    前記基板上の前記アノード電極の下に金属アイランドが形成され、
    前記金属アイランドは、前記アノード電極と前記金属パターンを接続する前記導電バンプに覆われ、
    前記電極に対応する前記金属パターンの前記間隔のうち最小となる、最も前記金属パターンが近接した部分の間隔が、前記電極の中心位置間隔以上に設定されている、
    固体装置。
JP2012275997A 2012-03-22 2012-12-18 固体装置及びその製造方法 Expired - Fee Related JP6107117B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012275997A JP6107117B2 (ja) 2012-03-22 2012-12-18 固体装置及びその製造方法
US13/794,576 US9966332B2 (en) 2012-03-22 2013-03-11 Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012066289 2012-03-22
JP2012066289 2012-03-22
JP2012275997A JP6107117B2 (ja) 2012-03-22 2012-12-18 固体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013225646A JP2013225646A (ja) 2013-10-31
JP6107117B2 true JP6107117B2 (ja) 2017-04-05

Family

ID=49210953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012275997A Expired - Fee Related JP6107117B2 (ja) 2012-03-22 2012-12-18 固体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9966332B2 (ja)
JP (1) JP6107117B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105829B2 (en) 2013-03-15 2015-08-11 Cooledge Lighting Inc. Thermal management in electronic devices with yielding substrates
CN105518884B (zh) * 2013-12-02 2018-10-26 东芝北斗电子株式会社 发光装置及其制造方法
WO2015083366A1 (ja) 2013-12-02 2015-06-11 東芝ホクト電子株式会社 発光ユニット、発光装置及び発光ユニットの製造方法
TW201545378A (zh) * 2014-05-19 2015-12-01 Achrolux Inc 封裝結構及其製法
JP6913460B2 (ja) * 2014-09-26 2021-08-04 東芝ホクト電子株式会社 発光モジュール
JP7100980B2 (ja) * 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
JP7336451B2 (ja) * 2018-09-13 2023-08-31 ヌヴォトンテクノロジージャパン株式会社 半導体発光装置
KR102115189B1 (ko) * 2018-11-09 2020-05-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US11450648B2 (en) 2019-03-19 2022-09-20 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
JP2021153114A (ja) * 2020-03-24 2021-09-30 株式会社ジャパンディスプレイ 配線基板及び表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249248A (ja) 1989-03-22 1990-10-05 Mitsubishi Electric Corp 混成集積回路装置の製造方法
JPH0590330A (ja) * 1991-09-26 1993-04-09 Sharp Corp フリツプチツプボンデイングに適したパツド及びフリツプチツプボンデイング方法
JPH06349891A (ja) * 1993-06-08 1994-12-22 Toshiba Corp 半導体装置の実装方法
JP2785846B2 (ja) * 1995-04-10 1998-08-13 ソニー株式会社 プリント基板回路
JPH11330157A (ja) * 1998-05-13 1999-11-30 Toshiba Corp 半導体装置
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7166483B2 (en) * 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
KR100752028B1 (ko) 2005-12-06 2007-08-28 삼성전기주식회사 브릿지형 패턴을 이용한 솔더 접합 구조
JP4793169B2 (ja) * 2006-08-24 2011-10-12 日立電線株式会社 接続体および光送受信モジュール
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
JP4745185B2 (ja) * 2006-10-03 2011-08-10 アルプス電気株式会社 半導体回路モジュールの製造方法
JP5320165B2 (ja) 2009-05-27 2013-10-23 パナソニック株式会社 半導体装置
TW201117436A (en) * 2009-11-04 2011-05-16 Everlight Electronics Co Ltd Light-emitting diode package and manufacturing method thereof
JP5555038B2 (ja) 2010-04-13 2014-07-23 デクセリアルズ株式会社 光反射性異方性導電接着剤及び発光装置

Also Published As

Publication number Publication date
US20130248916A1 (en) 2013-09-26
JP2013225646A (ja) 2013-10-31
US9966332B2 (en) 2018-05-08

Similar Documents

Publication Publication Date Title
JP6107117B2 (ja) 固体装置及びその製造方法
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
US9859466B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
KR101315939B1 (ko) 발광다이오드 패키지 및 그 제조방법
KR101313973B1 (ko) 기판으로부터 전기적으로 절연된 ｐ 콘택트 및 ｎ 콘택트를 갖는 박막 ｌｅｄ
JP5432234B2 (ja) 半導体発光デバイス用の実装
US8309975B2 (en) Semiconductor light emitting element and semiconductor light emitting device using the same
TWI591853B (zh) 發光器件及其製造方法
KR100878326B1 (ko) 칩스케일 패키징 발광소자 및 그의 제조방법
JP6580299B2 (ja) 発光装置
KR20150014353A (ko) 발광 다이오드
CN105304807B (zh) 发光二极管、发光装置及其制造方法
CN205159366U (zh) 发光元件
KR102091842B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR102103882B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
US10680135B2 (en) Optoelectronic component with ESD protection
TWM521810U (zh) 發光裝置
KR102002618B1 (ko) 발광 다이오드
CN110634853A (zh) 具有可伸张软性载板的发光装置
JP2017054902A (ja) 半導体発光装置
KR20140092127A (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR101087970B1 (ko) 반도체 발광소자
KR102002617B1 (ko) 발광 다이오드
KR102149911B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR20160036865A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees