JP6140998B2 - セキュアデータを保護するメモリ装置及びセキュアデータを利用したメモリ装置の認証方法 - Google Patents

Description

本発明は、セキュアデータを保護するメモリ装置及びセキュアデータを利用したデータ保護方法に関し、より詳細には、セキュアデータを格納し、格納されたセキュアデータを保護するメモリ装置とその動作方法、メモリ装置に格納されたセキュアデータを利用してメモリ装置の認証を行う認証情報生成方法及び外部装置のメインキー取得方法と認証情報生成方法とこれらメモリ装置と外部装置を有するシステムに関する。

近年、多様な形態のメモリ装置が導入されている。
例えば、フラッシュメモリを格納手段として使用するメモリカード又はＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポートに接続可能なＵＳＢメモリ、またＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）を含み、広く使われている。
最近のメモリ装置は、ストレージ容量は増加し、大きさはより小さくなる傾向であり、メモリ装置のインターフェースはホスト装置から脱着可能な方式で実現されている。
したがって、メモリ装置の移動性がさらに向上している。例えば、現在、安いメモリ装置の内の一つとして評価されているハードディスクにおいても外装型ハードディスクが導入され、従来のＰＣに固定されるハードディスクとは異なる移動性を提供する。

メモリ装置のみならず、メモリ装置に接続され、メモリ装置に格納されたコンテンツを利用できるホスト装置も小型化され、移動可能なホスト装置が多く普及している。
このように、メモリ装置に格納されたデジタルコンテンツをいつ、どこでも楽しめる環境が整えられることにより、コンテンツの流通方式がデジタルデータの形で流通するものに変化している。
これに伴い、メモリ装置に格納されたデジタルコンテンツの不正コピーを防止する技術の重要性はさらに高まっている。

デジタルコンテンツの不正コピーを防止する技術中、メモリ装置に格納された固有キーを利用してデジタルコンテンツを暗号化する技術である。
しかし、このような技術はメモリ装置に格納された固有キーが流出した場合、デジタルコンテンツが制御されない環境で復号化が可能となり、その結果、不正コピーが可能になるという問題があり、メモリ装置に格納された固有キーが流出しないようにする技術の提供が必要である。

そこで、本発明は上記従来のメモリ装置における問題点に鑑みてなされたものであって、本発明の目的は、メモリ装置に格納されたセキュアデータが流出しないように保護するメモリ装置及びその動作方法を提供することにある。

本発明の他の目的は、メモリ装置又はメモリ装置に格納されたセキュアデータを利用してデジタルコンテンツのような保護対象のデータを保護する方法を提供することにある。
また、本発明の他の目的は、メモリ装置又はメモリ装置に格納されたメモリの固有キーを利用し、メモリ装置が使用に適するかどうかの認証を行う方法を提供することにある。

上記目的を達成するためになされた本発明によるメモリ装置は、メモリ装置であって、外部装置によるアクセスが許可されず、セキュアデータを格納する第１メモリ領域と、前記外部装置によるアクセスが許可され、暗号化されたセキュアデータを格納する第２メモリ領域と、前記第１メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、前記暗号化されたセキュアデータは、前記第１メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とする。

前記第２メモリ領域は、前記メモリ装置の製造者から受け取られた前記暗号化されたセキュアデータを格納することが好ましい。
前記第２メモリ領域は、前記メモリ装置の製造の間、前記暗号化されたセキュアデータを格納することが好ましい。
前記セキュアデータは、前記メモリ装置の認証を行うためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことが好ましい。
前記第１メモリ領域は、少なくとも一つの補助キーを格納し、前記補助キーは前記メモリ装置の認証情報を生成するためのものであることが好ましい。

前記第２メモリ領域は、少なくとも一つの補助キーインデックスを格納し、前記補助キーインデックスは前記補助キーとリンクしていることが好ましい。
前記補助キーは、前記メモリ装置の製造者（ｖｅｎｄｏｒ）に対応していることが好ましい。
前記第１メモリ領域は、複数の補助キーを格納し、前記複数の補助キーは前記メモリ装置の認証情報を生成するためのものであり、前記第２メモリ領域は、複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることが好ましい。
少なくとも一つの暗号化された復号キーを格納する第３メモリ領域をさらに有し、前記第３メモリ領域は、前記外部装置によるアクセスが許可され、前記暗号化された復号キーは復号キーが暗号化されたものであり、前記復号キーは暗号化されたメインキーを復号化するためのものであることが好ましい。
前記第３メモリ領域は、複数の暗号化された復号キーを格納し、前記複数の暗号化された復号キーの内の少なくとも一つは前記外部装置の製造者（ｖｅｎｄｏｒ）に対応していることが好ましい。
前記第２メモリ領域は、前記外部装置によってのみ読み取りが可能であることが好ましい。

また、上記目的を達成するためになされた本発明によるメモリ装置は、外部装置によるアクセスが許可されず、メインキー及び少なくとも一つの補助キーを格納する第１メモリ領域と、前記外部装置によるアクセスが許可され、暗号化されたメインキー及び少なくとも一つの補助キーインデックスを格納する第２メモリ領域と、前記第１メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、前記セキュアデータはメインキー及び少なくとも一つの補助キーを含み、前記暗号化されたメインキーは、前記第１メモリ領域の前記メインキーが暗号化されたものであり、前記補助キーインデックスは前記補助キーとリンクし、前記補助キーは前記メモリ装置の製造者（ｖｅｎｄｏｒ）に対応していることを特徴とする。

前記補助キーインデックスは、補助キー番号によって前記補助キーとリンクしていることが好ましい。
前記第１メモリ領域は、複数の補助キーを格納し、前記第２メモリ領域は複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることが好ましい。

また、上記目的を達成するためになされた本発明によるメモリ装置は、セキュアデータを格納する第１メモリ領域と、前記第１メモリ領域の前記セキュアデータを暗号化して得られた暗号化されたセキュアデータを格納する第２メモリ領域と、前記第１メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、前記セキュアデータの出力が発生せず、前記暗号化されたセキュアデータの出力が発生することを特徴とする。

上記目的を達成するためになされた本発明によるメモリ装置の動作方法は、外部装置によるアクセスが許可されない第１メモリ領域と、前記外部装置によるアクセスが許可される第２メモリ領域とを有するメモリ装置において、セキュアデータを前記メモリ装置の第１メモリ領域に格納する段階と、前記メモリ装置に常駐するロジックを用いて、前記第１メモリ領域から前記セキュアデータにアクセスする段階と、前記ロジックを用いて、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成する段階と、
暗号化された前記セキュアデータを前記メモリ装置の第２メモリ領域に格納する段階とを有し、前記暗号化されたセキュアデータは、前記第１メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とする。

前記セキュアデータは、前記メモリ装置の認証のためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことが好ましい。

上記目的を達成するためになされた本発明によるメモリ装置の認証情報生成方法は、上記に記載のメモリ装置の認証情報生成方法であって、前記メモリ装置によって、補助キーと外部装置からの入力とに基づいてセッションキーを生成する段階と、前記メモリ装置によって、前記セッションキーとメインキーに基づいて、認証情報を生成し、前記メインキーと前記補助キーを、前記外部装置によるアクセスが許可されない前記メモリ装置の第１メモリ領域に格納する段階と、前記外部装置に前記認証情報を出力する段階とを有することを特徴とする。

前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、前記受信したターゲット補助キー番号に基づき、前記補助キーを取得する段階と、前記受信した補助キー変更データ番号に基づき、前記補助キーを暗号化して補助キー変更データを生成する段階と、前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことが好ましい。
前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、前記受信したターゲット補助キー番号に基づき、前記メモリ装置の前記第１メモリ領域に格納された複数の補助キーのうち一つを選択する段階と、前記受信した補助キー変更データ番号に基づき、前記選択された補助キーを暗号化して補助キー変更データを生成する段階と、前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことが好ましい。

また、上記目的を達成するためになされた本発明によるメモリ装置の認証情報生成方法は、上記に記載のメモリ装置の認証情報生成方法であって、外部装置からターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、前記受信した補助キー変更データ番号に基づき、前記第１メモリ領域に格納された補助キーを暗号化して補助キー変更データを生成する段階と、前記受信したランダム番号に基づき、前記補助キー変更データを暗号化してセッションキーを生成する段階と、前記セッションキーを用いて前記メモリ装置に格納されたメインキーを暗号化して認証情報を生成する段階と、前記認証情報を出力する段階とを有することを特徴とする。

上記目的を達成するためになされた本発明による外部装置のメインキー取得方法は、外部装置の上記に記載のメモリ装置のメインキー取得方法であって、前記外部装置にて、前記メモリ装置により暗号化されたメインキー、及び暗号化された第１復号キーを取得する段階と、前記外部装置にて、第２復号キーを用いて前記暗号化された第１復号キーを復号化して前記第１復号キーを取得する段階と、前記外部装置にて、前記第１復号キーを用いて前記メモリ装置の前記暗号化されたメインキーを復号化して前記メインキーを取得する段階とを有し、前記暗号化された第１復号キーは、前記第１復号キーが暗号化されたものであり、前記暗号化されたメインキーは、前記メインキーが暗号化されたものであり、前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする。

前記暗号化されたメインキー、及び暗号化された第１復号キーを取得する段階は、前記メモリ装置から複数の暗号化された第１復号キーを取得することであり、前記外部装置の復号キーインデックスに基づき、前記複数の暗号化された第１復号キーの内のいずれか一つを選択する段階とをさらに含み、前記暗号化された第１復号キーを復号化して前記第１復号キーを取得する段階は、前記第２復号キーを用いて前記選択された暗号化された第１復号キーを復号化することが好ましい。
前記復号キーインデックスと前記第２復号キーを前記外部装置に格納する段階をさらに有することが好ましい。
前記復号キーインデックスと前記第２復号キーを前記外部装置に格納する段階は、認証機関によって提供された前記復号キーインデックスと前記第２復号キーを格納することが好ましい。

上記目的を達成するためになされた本発明による外部装置の認証情報生成方法は、外部装置の上記に記載のメモリ装置の認証のための認証情報生成方法であって、前記外部装置にて、補助キー情報に基づいてセッションキーを生成する段階と、前記外部装置にて、前記セッションキーと派生したメインキーに基づいて第２認証情報を生成する段階とを有し、前記補助キー情報は、前記メモリ装置で第１認証情報を生成するのに用いられる前記第１メモリ領域に格納された補助キーに関する情報を含み、前記派生したメインキーは、前記メモリ装置のメインキーであり、前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする。

上記目的を達成するためになされた本発明によるシステムは、第１メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから暗号化されたセキュアデータを生成し、第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックを有し、前記第１メモリ領域にメインキーと少なくとも一つの補助キーを格納し、前記第２メモリ領域に前記セキュアロジックにより暗号化されたメインキーと少なくとも一つの補助キーインデックスを格納し、少なくとも一つの暗号化された復号キーを格納し、前記メインキーと前記補助キーに基づいて第１認証情報を生成し、外部装置が前記第２メモリ領域にアクセスすることを許可し、前記第１メモリ領域にはアクセスすることを許可しないように構成されたメモリ装置と、前記暗号化されたメインキー、前記補助キーインデックス、及び前記暗号化された復号キーにアクセスするように構成され、前記暗号化されたメインキー及び前記暗号化された復号キーに基づき派生したメインキーを生成し、前記補助キーインデックス及び前記派生したメインキーに基づいて第２認証情報を生成し、前記第１認証情報と前記第２認証情報に基づき、前記メモリ装置が認証されたかどうかを確認する外部装置とを有することを特徴とする。

本発明に係るメモリ装置及びその動作方法と認証情報生成方法、並びに外部装置のメインキー取得方法と認証情報生成方法、及びシステムによれば、メモリ装置内に格納され、原本データが外部に流出しないメモリ固有キー、複数のメモリ補助キーを利用してメモリ装置側の認証情報が生成されるので、メモリ装置側の認証情報を生成することに使用されるソースデータが外部に流出しないため、メモリ装置側の認証情報の操作の危険性が大きく減るという効果がある。
また、メモリ装置側の認証情報の生成過程でホスト装置が提供するデータが反映されるため、多様なメモリ装置認証方法を使用することができ、認証を行う度に互いに異なる認証情報を生成し、認証情報１４１の操作の危険性がさらに減るという効果がある。

本発明の第１の実施形態によるセキュアデータを保護するメモリ装置を含むメモリシステムのブロック図である。 本発明の第１の実施形態によるセキュアデータを保護するメモリ装置を含むメモリシステムのブロック図である。 本発明の第１の実施形態によるセキュアデータを保護するメモリ装置の動作を説明するためのフローチャートである。 本発明の第２の実施形態によるセキュアデータを保護するメモリ装置を含む電子装置のブロック図である。 本発明の第２実施形態によるセキュアデータを保護するメモリ装置の動作を説明するためのフローチャートである。 本発明の第３の実施形態によるメモリ固有キーを保護するメモリ装置を含む電子装置のブロック図である。 本発明の第３の実施形態によるホスト装置のメモリ固有キー取得する過程を説明するための図である。 本発明の第４の実施形態によるメモリ固有キーを利用して認証情報を生成するメモリ装置を説明するための図である。 本発明の第５の実施形態によるメモリ装置を認証し、認証が成功した場合、データを暗号化してメモリ装置に格納するホスト装置を説明するための図である。 本発明の第６の実施形態によるメモリ固有キーを保護するメモリ装置を説明するためのブロック図である。 本発明の第７の実施形態によるメモリ固有キーを保護するメモリ装置を説明するためのブロック図である。 本発明の第８の実施形態によるホスト装置のメモリ固有キーの取得方法を説明するための図である。 本発明の第９の実施形態によるホスト装置がメモリ装置の認証を行う方法及び認証が成功した場合、データを暗号化するためのキーを生成する方法を説明するための図である。 本発明の第１０の実施形態によるホスト装置のメモリ装置認証及び暗号化コンテンツ格納方法を説明するための図である。 本発明の多様な実施形態に適用されるメモリ装置を説明するためのブロック図である。 本発明の一実施形態によるメモリカードを概略的に示すブロック図である。 本発明の一実施形態によるｍｏｖｉＮＡＮＤ（登録商標）を概略的に示すブロック図である。 本発明の多様な実施形態に適用されるメモリ装置を説明するための他のブロック図である。 本発明の一実施形態によるソリッドステートドライブを概略的に示すブロック図である。 図１９に示す本発明の一実施形態によるＳＳＤを含むコンピュータシステムを概略的に示すブロック図である。 図１９に示す本発明の一実施形態によるＳＳＤを含む電子装置を概略的に示すブロック図である。 図１９に示す本発明の一実施形態によるＳＳＤを含むサーバシステムを概略的に示すブロック図である。 本発明の一実施形態によるモバイル装置を概略的に示すブロック図である。 本発明の一実施形態による携帯用電子装置を概略的に示すブロック図である。

次に、本発明に係るメモリ装置及びその動作方法と認証情報生成方法、並びに外部装置のメインキー取得方法と認証情報生成方法、及びシステムを実施するための形態の具体例を図面を参照しながら説明する。

しかし、本発明は、以下で開示する実施形態に限定されるものではなく、異なる多様な形態で具現することが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供するものであり、本発明は、請求項の範疇によってのみ定義される。なお、明細書全体にかけて、同一の参照符号は同一の構成要素を指す。

一つの装置（ｅｌｅｍｅｎｔｓ）が他の装置と「接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）」又は「カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）」と指称されるのは、他の装置と直接接続又はカップリングされた場合又は中間に他の装置が介在する場合をすべて含む。反面、一つの装置が他の装置と「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」又は「直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と指称されるのは中間に他の装置を介在しないことを示す。「及び／又は」は言及されたアイテムの各々および一つ以上のすべての組み合わせを含む。

第１、第２等が、多様な装置、構成要素を説明するために使用される。しかしながら、これらの構成要素はこれらの用語によって制限されないことはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使用されるものである。例えば、本発明の技術的な思想内で第１装置、第１構成要素又は第１セクションは第２装置、第２構成要素又は第２セクションであり得る。

本明細書で使用された用語は実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で、単数形は特別に言及しない限り複数形も含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含む（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作及び／又は装置に一つ以上の他の構成要素、段階、動作及び／又は装置の存在又は追加を排除しない。

他に定義されなければ、本明細書で使用されるすべての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用されるものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的に、又は過度に解釈されない。

以下、図１〜図３を参照して本発明の第１の実施形態によるセキュアデータを保護するメモリ装置１００について説明する。

本発明によるメモリ装置１００は、不揮発性メモリとして、ＮＡＮＤ−ＦＬＡＳＨメモリ、ＮＯＲ−ＦＬＡＳＨメモリ、相変化メモリ（ＰＲＡＭ Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、固体磁気メモリ（ＭＲＡＭ Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、抵抗メモリ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を格納手段として使用するチップ又はパッケージであり得る。

また、パッケージ方式と関連し、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）などのような方式でパッケージ化されて実装され得る。

図１に示すように本実施形態によるメモリ装置１００は、セキュアロジック１４０、第１メモリ領域１１０、及び入出力ロジック１５０を含む。
メモリ装置１００は、第１メモリ領域１１０以外のメモリ領域を含み得る。
図１は、第１メモリ領域１１０以外のメモリ領域の例として第２メモリ領域１２０を示す。
図２は、第１メモリ領域１１０以外のメモリ領域の例として第２メモリ領域１２０、及び第３メモリ領域１３０を示す。
メモリ装置１００は、ユーザデータを格納するユーザのメモリ領域（図示せず）をさらに含み得る。

図１及び図２に示すように、メモリ装置１００のメモリ領域は同じ種類のメモリセルを使用することができる。
またこれとは異なり、第１メモリ領域１１０はユーザメモリ領域と異なる種類のメモリであり得る。
すなわち、第１メモリ領域１１０はデータを一度のみプログラムできるＯＴＰ（ｏｎｅ−ｔｉｍｅ−ｐｒｏｇｒａｍ）メモリであり得、ユーザメモリ領域はデータを何度もプログラムできるＭＴＰ（ｍｕｌｔｉ−ｔｉｍｅ−ｐｒｏｇｒａｍ）メモリであり得る。

第１メモリ領域１１０は、第１メモリ領域１１０以外の他のメモリ領域がアクセスされるのと同様には、アクセスできない領域である。
メモリ装置１００に接続された外部装置は、第１メモリ領域１１０に格納されたデータの原本そのままを読み取る（ｒｅａｄ）ことができない。
外部装置は、メモリ装置１００に接続され、メモリ装置１００を制御するコントローラ２００又はホスト装置３００を意味する。外部装置はテスト装置などの製造工程で使用される装置ではない。それよりむしろ、外部装置はメモリ装置１００の販売の後にメモリ装置１００と共に動作する装置である。

メモリ装置１００に接続された外部装置は、第１メモリ領域１１０に格納されたデータを原本そのままで読み取ることができないため、図１〜図４はコントローラ２００又はホスト装置３００が第１メモリ領域１１０にアクセスできないもの（ＮＯＴ ＡＣＣＥＳＳＩＢＬＥ）として示す。
以下、本発明の明細書又は図面に示す第１メモリ領域１１０の「ＮＯＴ ＡＣＣＥＳＳＩＢＬＥ」は外部装置が第１メモリ領域１１０に格納されたデータを原本そのままで読み取ることができないことを意味する。
一方、図１０もタイプ１領域４１０がホスト装置３００又はコントローラ２００から「ＮＯＴ ＡＣＣＥＳＳＩＢＬＥ」するものとして示し、タイプ１領域４１０の「ＮＯＴ ＡＣＣＥＳＳＩＢＬＥ」は第１メモリ領域１１０の「ＮＯＴ ＡＣＣＥＳＳＩＢＬＥ」と同じ意味である。

第１メモリ領域１１０のデータは、セキュアロジック１４０を介する読み取り専用アクセスに限り許可されたものである。また、メモリ装置１００は、第１メモリ領域１１０に格納されたすべてのデータがセキュアロジック１４０を介して出力するように設計された回路を有することができる。

第１メモリ領域１１０に格納されたデータはセキュアロジック１４０でのみアクセスできるため、セキュアロジック１４０は第１メモリ領域１１０に格納されたデータと異なる値が出力されるエラーを訂正するためのエラー訂正（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）機能を提供することができる。
一部の実施形態によれば、第１メモリ領域１１０に接続されたエラー訂正回路（図示せず）でエラー訂正機能を行い、第１メモリ領域１１０に格納されたデータはエラー訂正回路を経てエラーが訂正された後、セキュアロジック１４０に伝達され得る。エラー訂正回路はフリップフロップ（ｆｌｉｐ−ｆｌｏｐ）回路で構成され得る。
エラー訂正機能は、従来のエラー訂正技術を適用するだけで十分であるため、本明細書ではこれに関連する別途の説明は省略する。

第１メモリ領域１１０にはセキュアデータ１１１が格納されている。入出力ロジック１５０は、ホスト装置３００又はコントローラ２００とのデータ入出力のインターフェースである。
入出力ロジック１５０は、ホスト装置３００又はコントローラ２００から受信したコマンド及びアドレス情報を解析し、メモリアレイ１６０から出力されるデータをホスト装置３００又はコントローラ２００に伝送するロジックを意味する。
ホスト装置３００は、コンピュータ、タブレット、携帯電話、メディアプレーヤなどのようにプロセッサを有するあらゆる装置であり得る。

図１及び図２は、メモリ装置１００がコントローラ２００に接続されているものと示す。しかし、本発明の一部の実施形態によれば、メモリ装置１００はコントローラ２００を経由せず、ホスト装置３００と直接に接続することもできる（図４参照）。この場合、ホスト装置３００がコントローラ２００の動作を行う。

本実施形態によるメモリ装置１００は、第１メモリ領域１１０に格納されたセキュアデータ１１１を暗号化して得られた暗号化されたセキュアデータ１２１を第２メモリ領域１２０に格納し、第２メモリ領域１２０に格納されている暗号化されたセキュアデータ１２１がコントローラ２００（又はホスト装置３００）に出力されるようにする。
第２メモリ領域１２０はコントローラ２００又はホスト装置３００からのアクセスが許可された領域である。
本発明による一実施形態によれば、第２メモリ領域１２０は単に外部装置（例えば、ホスト装置３００及び／又はコントローラ２００）によってのみ読み取りが可能である。
上述したように、第１メモリ領域１１０はコントローラ２００から「ＮＯＴ ＡＣＣＥＳＳＩＢＬＥ」であり、セキュアロジック１４０による読み取り専用アクセスに限りアクセスが許可される。

コントローラ２００が本実施形態によるメモリ装置１００から暗号化されたセキュアデータ１２１の出力を受ける動作について説明する。
まず、メモリ装置１００は、コントローラ２００からセキュアデータ１１１に関する要請を受ける。
セキュアデータ１１１の暗号化に使用される暗号化アルゴリズム及び暗号化キーは特定のものに制限されない。ただし、暗号化キーと復号化キーが同一になるように対称キー暗号化方式によるアルゴリズム、例えば、ＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）標準に従う暗号化アルゴリズムが使用され得る。
次に、セキュアロジック１４０は第２メモリ領域１２０に暗号化されたセキュアデータ１２１を格納する。

セキュアロジック１４０は一つ以上の暗号化エンジンを含み得る。
暗号化エンジンのうち少なくとも一つは対称キー暗号化アルゴリズムを行うことができる。
セキュアロジック１４０は暗号化エンジンのうち一つを利用し、セキュアデータ１１１を暗号化する。

コントローラ２００がセキュアデータ１１１に関する要請を入出力ロジック１５０に入力すると、入出力ロジック１５０は第２メモリ領域１２０に格納されている暗号化されたセキュアデータ１２１を読み取り、出力する。
上記要請はセキュアデータ１１１の出力を要請することであり得、セキュアデータ１１１を用いて行われるメモリ装置１００の認証手続の開始を要請することでもあり得る。
上記要請は、コントローラ２００によって行われ得、ホスト装置３００の要請によってコントローラ２００で行われ得る。

図２を参照すると、本実施形態によるセキュアデータ１１１は、メモリ装置１００に固有に割り当てられたメモリ固有キー（ＭＵＫ、ｍｅｍｏｒｙ ｕｎｉｑｕｅ ｋｅｙ）１１２であり得る。
すなわち、メモリ装置１００は第１メモリ領域１１０にメモリ装置１００のメモリ固有キー１１２を格納することができ、メモリ固有キー１１２がデータの原本そのままで流出しないように保護することができる。これについて図２を参照して説明する。
メモリ固有キー１１２は、メモリ装置１００が製造される際、メモリ装置１００の製造者によってメモリ装置１００内に格納されたデータであり得る。
すなわち、メモリ固有キー１１２はメモリ装置１００がリリースされる時点で既にメモリ装置１００内に格納されているものであり得る。

図２を参照してコントローラ２００が本実施形態によるメモリ装置１００から暗号化されたセキュアデータ１２１として暗号化メモリ固有キー（ＥＭＵＫ）１２２の出力を受ける動作について説明する。
第２メモリ領域１２０に暗号化メモリ固有キー１２２が格納されていない場合、セキュアロジック１４０がメモリ固有キー１１２の読み取り、エラー訂正、暗号化を経て第２メモリ領域１２０に暗号化メモリ固有キー１２２を格納する。

次に、コントローラ２００がメモリ固有キー１１２に関する要請を入出力ロジック１５０に入力すると、入出力ロジック１５０は第２メモリ領域１２０に格納された暗号化メモリ固有キー１２２を読み取り、出力する。
一方、暗号化メモリ固有キー１２２が任意に変更、削除されることを防ぐため、第２メモリ領域１２０はコントローラ２００による読み取り専用アクセスのみ許可する。

図２では、セキュアロジック１４０が暗号化メモリ固有キー１２２を第２メモリ領域１２０に格納するものと説明した。
しかし、暗号化メモリ固有キー１２２はメモリ装置１００の製造者によってメモリ装置１００の製造段階でメモリ固有キー１１２と共に格納され得る。好ましくは、リリースされる前に製造者によって、メモリ固有キー（ＭＵＫ）１１２は第１メモリ領域１１０にプログラムされ、暗号化メモリ固有キー（ＥＭＵＫ）１２２は第２メモリ領域１２０にプログラムされる。暗号化メモリ固有キー１２２が第２メモリ領域１２０に格納された状態でメモリ装置１００が市場に出る場合、セキュアロジック１４０はメモリ固有キー１１２を暗号化して第２メモリ領域１２０に暗号化メモリ固有キー１２２を格納する動作は行わない。

図３を参照して本実施形態によるメモリ装置１００の動作方法について説明する。
図３は図１に示すメモリ装置１００の動作を示すものであり、図３を参照しての説明において、前述した内容と重複する説明は省略する。

図３を参照すると、メモリ装置１００はセキュアデータ１１１に関する要請を受け（ステップＳ１００）、暗号化されたセキュアデータ１２１が第２メモリ領域１２０に格納されているかを判断する（ステップＳ１０２）。
暗号化されたセキュアデータ１２１が第２メモリ領域１２０に格納されている場合、メモリ装置１００は第２メモリ領域１２０に格納された暗号化されたセキュアデータ１２１を出力する（ステップＳ１０８）。

これに対し、暗号化されたセキュアデータ１２１が第２メモリ領域１２０に格納されていない場合、セキュアロジック１４０が第１メモリ領域１１０に格納されたセキュアデータ１１１を読み取り、暗号化する（ステップＳ１０４）。
また、セキュアロジック１４０は暗号化されたセキュアデータ１２１を第２メモリ領域１２０に格納した後（ステップＳ１０６）、第２メモリ領域１２０に格納された暗号化されたセキュアデータ１２１を出力する（ステップＳ１０８）。

メモリ装置１００の製造者が第１メモリ領域１１０及び第２メモリ領域１２０に各々セキュアデータ１１１と暗号化セキュアデータ１２１をメモリ装置１００の製造過程で格納した場合は、セキュアデータ１１１に関する要請を受けると、メモリ装置１００は第２メモリ領域１２０の暗号化されたセキュアデータ１２１を外部に出力することができる。

本実施形態によれば、コントローラ２００が第１メモリ領域１１０に格納されたセキュアデータ１１１に関する要請を入力又は出力しても、メモリ装置１００はセキュアデータ１１１を原本そのままでは出力せず、第２メモリ領域１２０に格納されている暗号化されたセキュアデータ１２１を出力するため、セキュアデータ１１１の原本流出を遮断できる効果がある。
セキュアデータ１１１はいかなる状況でも暗号化された状態でのみメモリ装置１００の外部に出力される。

次に、図４を参照して本発明の第２の実施形態によるセキュアデータを保護するメモリ装置１００ａについて説明する。
メモリ装置１００ａは、不揮発性メモリであり得、そしてチップ又はパッケージの形態であり得る。
本実施形態によるメモリ装置１００ａは、コントローラ２００を経由せず、ホスト装置３００と直接接続される。また、メモリ装置１００のセキュアロジック１４０は第１メモリ領域１１０に格納されたセキュアデータ１１１を暗号化し、暗号化されたセキュアデータ１２１を出力する。
本実施形態によるメモリ装置１００ａの動作について説明する。

ホスト装置３００がセキュアデータ１１１に関する要請を入出力ロジック１５０に入力すると、入出力ロジック１５０はセキュアロジック１４０に要請を伝達する。ここで、セキュアデータ１１１に関する要請は、セキュアデータ１１１を利用した認証手続の開始要請又はセキュアデータ１１１の出力要請であり得る。
入出力ロジック１５０は上記要請に付加したリードデータアドレスを解析するか、または予め指定されたセキュアデータ１１１に関連するコマンドと一致するか否かを確認することによって入力された要請がセキュアデータ１１１に関するものであるかを判断する。
すなわち、本実施形態による入出力ロジック１５０は、第１メモリ領域１１０に格納されたセキュアデータ１１１に関する要請に対する応答を、セキュアロジック１４０を介してホスト装置３００に伝達する。これは、第１メモリ領域１１０はセキュアロジック１４０にのみアクセスが許可されるからである。

セキュアロジック１４０は、入出力ロジック１５０から上記要請を受けると、第１メモリ領域１１０からセキュアデータ１１１を受信し、セキュアデータ１１１のエラー訂正を経た後、セキュアデータ１１１を暗号化する。
上述したように、一部の実施形態によれば、セキュアデータ１１１はエラー訂正回路を経てエラーが訂正され、セキュアロジック１４０に提供され得る。このような場合には、セキュアロジック１４０はセキュアデータ１１１を直ちに暗号化する。
セキュアロジック１４０は、暗号化されたセキュアデータ１２１を入出力ロジック１５０に提供し、暗号化されたセキュアデータ１２１がホスト装置３００に出力される。

図５を参照して本実施形態によるメモリ装置１００ａの動作方法について説明する。
図５は、図４に示すメモリ装置１００ａの動作を示すものであり、図５の説明において上述した内容と重複する説明は省略する。

図５を参照すると、メモリ装置１００ａはセキュアデータ１１１に関する要請を受けると（ステップＳ２００）、セキュアロジック１４０が第１メモリ領域１１０に格納されたセキュアデータ１１１を受信して暗号化し（ステップＳ２０２）、暗号化されたセキュアデータ１２１を出力する（ステップＳ２０４）。

以上説明したように、本実施形態によるメモリ装置１００ａの第１メモリ領域１１０に格納されたセキュアデータ１１１はメモリ装置１００ａ内に位置したセキュアロジック１４０によってアクセスのみが可能である。
セキュアロジック１４０はセキュアデータ１１１を読み取った後に、セキュアデータ１１１を暗号化し、暗号化されたセキュアデータ１２１を出力する。
したがって、セキュアデータ１１１はいかなる状況でも暗号化された状態でのみメモリ装置１００の外部に出力される。すなわち、本実施形態によるメモリ装置１００ａはセキュアデータ１１１が流出してしまう確率を大幅に低くすることができる。第１メモリ領域１１０に格納されたセキュアデータ１１１はメモリ装置１００ａごとに互いに異なるように割り当てたメモリ固有キー１２２を意味する。

メモリ装置（１００、１００ａ）各々はメモリアレイ１６０を含み得る。
メモリアレイ１６０は、ホスト装置３００又はコントローラ２００によって読み取りアクセスのみが可能な第２メモリ領域１２０と読み取り及び書き込みが可能な第３メモリ領域１３０を含み得る。
メモリアレイ１６０は第１メモリ領域（１１０）、第２メモリ領域（１２０）、及び第３メモリ領域（１３０）を共に含み得る。
第１メモリ領域１１０はメモリアレイ１６０に含まれず、分離して構成され得る。
また、第２メモリ領域１２０は、図１及び図２に示すように、セキュアロジック１４０によってプログラムされる。

図６及び図７を参照して本発明の第３の実施形態によるメモリ固有キーを保護するメモリ装置１００について説明する。
本実施形態によるメモリ装置１００はホスト３００又はコントローラ２００からの読み取り−書き込みアクセスが可能な第３メモリ領域１３０を含み得る（図２及び図４を参照）。
すなわち、本実施形態によるメモリ装置１００は、セキュアロジック１４０を介してアクセス可能な第１メモリ領域１１０、外部装置から読み取り専用アクセスのみが可能な第２メモリ領域１２０、及び外部装置から読み取り−書き込みアクセスが可能な第３メモリ領域１３０を含み得る。第１メモリ領域１１０にはメモリ固有キー（ＭＵＫ）１１２が格納され得、第２メモリ領域１２０には暗号化メモリ固有キー（ＥＭＵＫ）１２２が格納され得る。

メモリ固有キー１１２を利用して特定の作業を行うためには、ホスト装置３００は暗号化メモリ固有キー１２２を復号化してメモリ固有キー１１２を取得しなければならない。
暗号化メモリ固有キー１２２の復号化キーを第１復号化キー３０２と呼ぶ。
本実施形態によるメモリ装置１００は、第１復号化キーが暗号化された暗号化第１復号化キー１３１を第３メモリ領域１３０に格納することができる。
すなわち、メモリ装置１００は第１復号化キーの原本を格納せず、暗号化された第１復号化キー１３１のみを格納する。
メモリ装置１００に第１復号化キー原本３０２が格納されると、暗号化メモリ固有キー１２２を容易にメモリ固有キー１１２に復号化できるからである。メモリ製造会社又はメモリ装置１００を利用してカードを組み立てる製造会社で暗号化第１復号化キー１３１を第３メモリ領域１３０にプログラムしたり格納したりすることができる。

暗号化第１復号化キー１３１の復号化のためのキーは、ホスト装置３００に格納された第２復号化キー３０１である。
第２復号化キー３０１は、ホスト装置の製造会社別に固有値を有するか、又はホスト装置別に固有値を有することができる。

図６を参照すると、ホスト装置３００はコントローラ２００を介して暗号化メモリ固有キー１２２を要請し、また暗号化メモリ固有キーの提供を受ける。
同様にコントローラ２００を介して第３メモリ領域１３０に格納された暗号化第１復号化キー１３１を要請し、また暗号化第１復号化キー１３１の提供を受ける。

また、図７を参照すると、第２復号化キー３０１を利用して暗号化第１復号化キー１３１を第１復号化キー３０２に復号化する（ステップＳ３００）。
第１復号化キー３０２を利用して暗号化メモリ固有キー１２２をメモリ固有キー１１２に復号化する（ステップＳ３０２）。
以下では、例えば‘Ａ’を利用して暗号化又は復号化することは、暗号化キー又は復号化キーとして‘Ａ’を使用して暗号化又は復号化することを意味する。
第１復号化キー３０２は、メモリ製造会社でメモリ固有キー１１１を暗号化して暗号化メモリ固有キー１２１を生成する際に使用する暗号化キーと同じ値を有することができる。

メモリアレイ１６０のユーザメモリ領域は、図６には図示していないが、メモリ固有キー１１２に基づいて生成された暗号化キーを利用して暗号化されたデータを格納することができる。
メモリ固有キー１１２に基づいて生成された暗号化キーを利用してデータを暗号化することについては本発明の他の実施形態により詳細に説明する。

ここでは、図８を参照して本発明の第４の実施形態によるメモリ固有キーを利用して認証情報を生成するメモリ装置１００について説明する。
本実施形態のメモリ装置１００は、ホスト装置３００又はコントローラ２００のような外部装置によって認証を受けるため、第１メモリ領域１１０に格納されたメモリ固有キー１１２を利用して認証情報を生成し、生成された認証情報を外部装置に提供することができる。
以下、メモリ装置１００での認証情報生成に関連する動作について説明する。

本実施形態によるメモリ装置１００は、第１メモリ領域１１０にメモリ固有キー１１２と複数個のメモリ補助キー１１３を格納する。
第１メモリ領域１１０はセキュアロジック１４０によってのみアクセス可能であるため、複数個のメモリ補助キー１１３もセキュアロジック１４０によってのみアクセス可能である。
セキュアロジック１４０は、メモリ固有キー１１２を暗号化したデータに基づき、メモリ装置側の認証情報１４１を生成する。特に、セキュアロジック１４０はメモリ固有キー１１２を暗号化メモリ固有キー１２２に暗号化するに使用した第１暗号化キーとは異なる第２暗号化キーを利用してメモリ固有キー１１２を暗号化する。暗号化されたデータに基づいてメモリ装置側の認証情報１４１を生成する。

第２暗号化キーは、複数個のメモリ補助キー１１３の内の一つを暗号化したデータに基づいて生成される。
このために、セキュアロジック１４０は複数個のメモリ補助キー１１３の内の一つを選択し（ステップＳ４００）、選択されたメモリ補助キーを暗号化する（ステップＳ４０２）。
メモリ補助キー１１３の選択（ステップＳ４００）は所定の基準によってセキュアロジック１４０が独自で行うこともでき、ホスト装置３００又はコントローラ２００から提供された補助キー選択情報を参照してな行うこともできる。
セキュアロジック１４０はメモリ装置側の認証情報１４１生成するため、補助キー選択情報に応答して最初の補助キー（ＳＰＡＲＥ ＫＥＹ ０）を選択するように構成され得る。

選択されたメモリ補助キーの暗号化（ステップＳ４０２）は、セキュアロジック１４０がホスト装置３００又はコントローラ２００から提供された認証情報生成用の情報から生成されたキーを暗号化キーとして暗号化することができる。
これに関する特定の実施形態は、図１３以下で詳細に説明する。
第２暗号化キーは、選択された補助キーを暗号化した結果により生成されたデータに基づいて得られる（ステップＳ４０２）。
セキュアロジック１４０はメモリ固有キー１１２を、第２暗号化キーを利用して暗号化したデータに基づいてメモリ装置側の認証情報１４１を生成する（ステップＳ４０４）。

本実施形態を要約すると、セキュアロジック１４０は、複数個の補助キーの内の一つと外部装置から受信された認証情報を生成するためのキーに基づき、メモリ固有キー１１２を暗号化メモリ固有キー１２２に暗号化する際に使用された第１暗号化キーとは異なる第２暗号化キーを生成する。
また、セキュアロジック１４０は、第２暗号化キーを使用してメモリ固有キー１１２の暗号化による認証情報を生成する。
セキュアロジック１４０は一つ以上の暗号化エンジン（図示せず）を含み得、暗号化エンジンの内の一つは第２暗号化キーを使用してメモリ固有キー１１２を暗号化することに使用され得る。

本実施形態によれば、メモリ装置１００内に格納され、データの原本が外部に流出しないメモリ固有キー１１２、及び複数のメモリ補助キー１１３を利用してメモリ装置側の認証情報１４１が生成される。
すなわち、メモリ装置側の認証情報１４１を生成することに使用されるソースデータが外部に流出しないため、メモリ装置側の認証情報１４１の操作の危険性が大きく減る。
また、メモリ装置側の認証情報１４１の生成過程でホスト装置３００が提供するデータが反映されるため、多様なメモリ装置認証方法を使用することができ、認証を行う度に異なる認証情報１４１を生成し、認証情報１４１の操作の危険性がさらに減るという効果がある。

図９を参照して本発明の第５の実施形態によるホスト装置３００について説明する。
本実施形態によるホスト装置３００は、メモリ装置を認証し、認証が成功した場合、データを暗号化してメモリ装置に格納する。
図９に示すように、本実施形態によるホスト装置３００はインターフェース部３１０、キー格納部３１２、及びメモリ固有キー取得部３１４を含む。
格納メモリ装置１０００はメモリ装置１００及びメモリ装置１００を制御するためのコントローラ２００を含む。格納メモリ装置１０００はメモリ装置１００の代りに、図４に示したようなメモリ装置１００ａを含むか、又は図１０に示したようなメモリ装置４００を含み得る。

インターフェース部３１０、キー格納部３１２、及びメモリ固有キー取得部３１４を含むホスト装置３００は、格納メモリ装置１０００から提供された暗号化メモリ固有キー（ＥＭＵＫ）１２２を復号化し、メモリ固有キー１１２を取得することができる。
インターフェース部３１０は、格納メモリ装置１０００に含まれたメモリ装置１００から格納メモリ装置１０００のメモリ固有キー（ＭＵＫ）１１２が暗号化された暗号化メモリ固有キー（ＥＭＵＫ）１２２及び暗号化メモリ固有キー１２２を復号化するための第１復号化キー３０２が暗号化された暗号化第１復号化キー１３１の提供を受ける。

キー格納部３１２は、暗号化第１復号化キー１３１を復号化するための第２復号化キー３０１を格納する。
第２復号化キー３０１は、ホスト装置３００製造者に対し、固有値を有するか、又はホスト装置３００別に固有値を有することができる。

メモリ固有キー取得部３１４は、第２復号化キー３０１を用いて暗号化第１復号化キー１３１を復号化して第１復号化キー３０２を取得し、第１復号化キー３０２を用いて暗号化メモリ固有キー（ＥＭＵＫ）１２２を復号化してメモリ固有キー（ＭＵＫ）１１２を取得する。
メモリ固有キー取得部３１４は、一つ以上の復号化エンジンを含み得る。復号化エンジンの内の一つは対称復号化アルゴリズムを遂行することにより、暗号化された第１復号キー１３１から第１復号キー３０２を得る。また、復号化エンジンの内の他の一つは第１復号キー３０２を用いて暗号化メモリ固有キー１２２からメモリ固有キー１１２を得る。第１復号キー３０２及びメモリ固有キー１１２を得るのに使用された復号化アルゴリズムは同じか又は異なるものであり得る。

次に、本実施形態によるホスト装置３００がメモリ固有キー１１２を用いて格納メモリ装置１０００の認証を行うことについて説明する。
ホスト装置３００が格納メモリ装置１０００の認証を行うとは、格納メモリ装置１０００が、ホスト装置３００の特定の標準を満たす認証情報を生成するかどうかを確認することを意味する。
例えば、ホスト装置３００が“Ａ”という標準に従い認証情報を生成する場合、格納メモリ装置１０００も“Ａ”という標準に従い認証情報を生成するかどうかを確認することによって、ホスト装置３００は格納メモリ装置１０００が“Ａ”標準に従い動作する装置であるかどうかを判断し、その結果により異なる動作（処理）を行うことができる。
格納メモリ装置１０００が認証情報を生成することについては、図８を参照した本発明の第４の実施形態から見つけられる。

格納メモリ装置１０００の認証を行うホスト装置３００は、認証処理部３２０をさらに含み得る。
認証処理部３２０は、メモリ固有キー取得部３１４によって取得されたメモリ固有キー１１２に基づき、ホスト装置側の認証情報を生成し、インターフェース部３１０から格納メモリ装置１０００に含まれたメモリ装置１００から格納メモリ装置１０００の認証情報１４１の提供を受け、ホスト装置３００側の認証情報と格納メモリ装置１０００側の認証情報とを比較して格納メモリ装置１０００の認証を行う。

認証処理部３２０は、ランダム番号を生成し、ランダム番号を用いてホスト装置３００側の認証情報を生成することができる。
ランダム番号は格納メモリ装置１０００にも提供される。格納メモリ装置１０００側の認証情報１４１はランダム番号を用いて生成されたものであり得る。
認証処理部３２０は、メモリ固有キー１１２に基づき、ホスト装置３００の認証情報を生成し、格納メモリ装置１０００がランダム番号を利用して認証情報１４１を生成するようにする。したがって、認証を行う度に異なる認証情報が生成され得る。認証を行う度に格納メモリ装置１０００の他の認証情報が生成されることは認証の安全性を高める。

本実施形態によるホスト装置３００は、メモリ固有キー１１２を用いて暗号化キーを生成し、暗号化キーを使用して映画又は音楽のようなユーザデータを暗号化する。
したがって、本実施形態によるホスト装置３００は、格納メモリ装置１０００に格納されるデータを暗号化し、格納メモリ装置１０００の固有キー（ＭＵＫ）に基づいて生成された暗号化キーを使用することによって、格納メモリ装置１０００以外の格納装置に暗号化されたデータが複製される場合、複製されたデータの復号化を不可能にすることができる。

例えば、ホスト装置３００は、第１メモリ装置のメモリ固有キーに基づいて生成されたキー（Ａ）を使用して映画コンテンツを対称型暗号化し、暗号化された映画コンテンツを第１メモリ装置に格納する。
この場合、暗号化された映画コンテンツを第１メモリ装置と異なる第２メモリ装置に複製しても、複製された映画コンテンツは復号化することができなく、したがって再生が不可能である。
ホスト装置３００は、第２メモリ装置に複製された暗号化された映画コンテンツを復号化するため、第２メモリ装置のメモリ固有キーに基づいてキー（Ｂ）を生成するが、第１メモリ装置のメモリ固有キーと異なることは自明である。
暗号化データが格納される格納装置のメモリ固有キーが原本そのままで流出しない点から、本実施形態は不正コピーを防止できるデータ暗号キーの生成方法を提供する。

本実施形態によるホスト装置３００は、取得したメモリ固有キー１１２に基づき、データ暗号キーを生成する暗号キー生成部３１６をさらに含む。
以下では、データ暗号キーは認証結果識別子（ａｕｔｈｅｎｔｉｃａｔｉｏｎ ｒｅｓｕｌｔ ＩＤ）３０３と呼ぶ。
本実施形態によるホスト装置３００は、認証結果識別子３０３を利用して暗号化対象データを暗号化するデータ暗号化部３１８をさらに含み得る。
また、データ暗号化部３１８は対称型暗号化アルゴリズムを利用して暗号化されたデータを、認証結果識別子３０３を使用して復号化できるように復号化部（図示せず）をさらに含み得る。
暗号化された暗号化対象データは、インターフェース部３１０を介して格納メモリ装置１０００に提供され、メモリ装置１００の使用者のメモリ領域に格納される。

要約すると、本実施形態によるホスト装置３００は、格納メモリ装置１０００から暗号化メモリ固有キー１２２を取得し、メモリ固有キー１１２を生成し、メモリ固有キー１１２を利用して格納メモリ装置１０００の認証を行い、データを暗号化するための認証結果識別子３０３も生成する。
認証結果識別子３０３を用いて暗号化されたデータは、メモリ固有キー１１２を格納するメモリ装置１００に格納される。

図１０を参照して本発明の第６の実施形態によるメモリ固有キーを保護するメモリ装置４００について説明する。
図１０に示すように、本実施形態によるメモリ装置４００は、タイプ１領域４１０、タイプ２領域４２０、タイプ３領域４３０の３つの格納領域を含む。

タイプ１領域４１０にはメモリ固有キー１１２が格納され、セキュアロジック（図示せず）を介してホスト装置３００又はコントローラ２００にアクセスされる。
すなわち、図１０には示していないが、タイプ１領域４１０はセキュアロジック（図示せず）によっては読み取り専用アクセスが可能である。セキュアロジックはタイプ１領域４１０に格納されたデータを読み取り、読み取ったデータを暗号化する。
タイプ１領域４１０は、複数のメモリ補助キー（０〜Ｎ−１）１１３（ただし、Ｎはメモリ補助キーの予め指定された個数）をさらに格納することができる。

タイプ２領域４２０は、ホスト装置３００又はコントローラ２００からの読み取り専用アクセスのみが可能であり、メモリ固有キー１１２が暗号化された暗号化メモリ固有キー１２２を格納する。
タイプ２領域４２０は、格納メモリ装置１０００のベンダＩＤ（ｖｅｎｄｏｒ ＩＤ）１２４及び複数のメモリ補助キー１１３の各々に対応する複数のメモリ補助キーインデックス（０〜Ｎ−１）１２５を含む補助キーコンテナ１２６をさらに格納することができる。補助キーコンテナ１２６の補助キーインデックスはホスト装置３００によるホスト装置３００側の認証情報を生成するため、ホスト装置３００に出力され得る。一実施形態によれば、補助キーコンテナ１２６はタイプ２領域４２０の代りにタイプ３領域４３０内に格納することもできる。

各々のメモリ補助キーインデックスは対応する各々のメモリ補助キーに対する因子（ｆａｃｔｏｒ）を含むデータである。
メモリ補助キーインデックスを追加情報と組み合わせて解析する場合、対応するメモリ補助キーを取得することができる。
暗号化メモリ固有キー１２２からメモリ固有キー１１２を取得できることについては前述した。したがって、本実施形態によるメモリ装置４００は、タイプ１領域４１０に格納されたデータを原本そのままで出力しないが、タイプ１領域４１０に格納されたデータを、タイプ２領域４２０を介して得て、データを復号化してデータを提供することができる。

一方、暗号化メモリ固有キー１２２は、ホスト装置３００によるメモリ装置４００の認証プロセスに使用される。
ホスト装置３００によって選択された補助キー１１３もホスト装置３００によるメモリ装置４００の認証プロセスに使用される。
メモリ固有キー１１２及び補助キー１１３は、メモリ装置の製造過程において特に、ウェハ状態でメモリ製造会社によりプログラムされ得る。
暗号化メモリ固有キー１２２と複数のメモリ補助キーインデックス１２５もメモリ製造会社によりウェハ状態でプログラムされ得る。

最後に、タイプ３領域４３０は、ホスト装置３００又はコントローラ２００からの読み取り／書き込みアクセスが可能である。
タイプ３領域４３０は、複数の暗号化第１復号化キー１３１を含む第１復号化キーブロック１３２をさらに格納することができる。この場合、各々の暗号化第１復号化キー１３１は対応するホスト装置製造者に割り当てられたものである。
例えば、暗号化第１復号化キー（＃０）は、ホスト装置製造会社「Ｘ」に、暗号化第１復号化キー（＃１）はホスト装置製造会社「Ｙ」に各々割り当てられたものである。

上述したように、第１復号化キーは暗号化メモリ固有キー１２２をメモリ固有キー１１２に復号化するためのキーである。したがって、ホスト装置３００によるメモリ固有キー１１２を生成するため、第１復号化キーブロック１３２及び暗号化メモリ固有キー１２２がホスト装置３００に出力される。
タイプ３領域４３０に格納される第１復号化キーブロック１３２は、メモリ装置４００を利用してメモリカード又はＵＳＢメモリを生産する製造会社によりプログラムされ得る。

以下では、図１１を参照して本発明の第７の実施形態によるメモリ固有キーを保護するメモリ装置４００ａについて説明する。
本実施形態によるメモリ装置４００ａは二つ以上のメモリ装置を含む。
例えば、図１１は４つのメモリ装置（４０１、４０２、４０３、４０４）を含むメモリ装置４００ａを示す。メモリ装置４００ａの格納容量は、メモリ装置４００ａに含まれたメモリ装置（４０１、４０２、４０３、４０４）の各々が有する格納容量を合算した容量である。

メモリ装置４００ａに含まれたメモリ装置（４０１、４０２、４０３、４０４）は、不揮発性メモリであり得、ＮＡＮＤ−ＦＬＡＳＨメモリ、ＮＯＲ−ＦＬＡＳＨメモリ、相変化メモリ（ＰＲＡＭ：Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、固体磁気メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、抵抗メモリ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を格納手段として使用したチップ又はパッケージ形態であり得る。メモリ装置（４０１、４０２、４０３、４０４）は格納メモリ装置１０００に含まれた基板（図示せず）上に実装され得る。

一つのメモリ装置４００ａに含まれたメモリ装置（４０１、４０２、４０３、４０４）は、同じか又は異なる種類の不揮発性メモリであり得、同じか又は異なる格納容量を有するものであり得る。
一つのメモリ装置４００ａに含まれたメモリ装置（４０１、４０２、４０３、４０４）はメモリ装置４００ａを使用する外部装置に一つの格納装置として認識される。

図１１を参照すると、メモリ装置４００ａに含まれた各々のメモリ装置（４０１、４０２、４０３、４０４）が各々タイプ１領域４１０及びタイプ２領域４２０を含む。
一方、タイプ３領域４３０はメモリ装置４００ａに含まれたすべてのメモリ装置（４０１、４０２、４０３、４０４）によって構成される。すなわち、タイプ３領域４３０は物理的に個別のメモリ装置（４０１、４０２、４０３、４０４）に含まれた格納スペースで構成される一つの論理的格納スペースであり得る。

図１１に示すメモリ装置４００ａに含まれたメモリ装置（４０１、４０２、４０３、４０４）とは異なり、一実施形態による格納メモリ装置に含まれたメモリ装置の各々はタイプ１領域、タイプ２領域、及びタイプ３領域を含み得る。
また、本実施形態によるメモリ装置４００ａはその中に含まれたすべてのメモリ装置によって形成されたユーザ領域をさらに含み得る。すなわち、ユーザ領域は物理的に分離したメモリ装置内の格納スペースで構成された論理格納スペースであり得る。
ユーザ領域は、外部装置によって提供されたユーザのデータを格納することができ、読み取り／書き込みアクセスが可能である。

タイプ１領域４１０、タイプ２領域４２０及びタイプ３領域４３０に対する外部装置のアクセスの可否、及びタイプ１領域４１０、タイプ２領域４２０及びタイプ３領域４３０に格納されるデータは、本発明の第６の実施形態を説明する際に説明したので、重複する説明は省略する。

以下では、図１２を参照して本発明の第８の実施形態によるホスト装置のメモリ固有キーの取得方法について説明する。
図１２を参照すると、ホスト装置３００は、ホスト装置３００に予め格納されている第２復号化キーインデックス３０５を参照し、メモリ装置４００のタイプ３領域４３０に格納されている第１復号化キーブロック１３２に含まれた複数の暗号化された第１復号化キーのうち一つを選択する（ステップＳ１０１０）。

第１復号化キーブロック１３２は、ホスト装置３００のような外部装置の製造者の各々のための暗号化された第１復号化キーを含み得る。
また、第２復号化キーインデックス３０５はホスト装置３００の製造者別に固有値を有することができる。
又は、ホスト装置３００別に固有値を有することができる。
第２復号化キーインデックス３０５は、ホスト装置３００の製造者別に固有値を有した方が好ましい。
次に、ホスト装置３００は、ホスト装置３００に予め格納された第２復号化キー３０１を復号化キーとして使用し、選択された暗号化第１復号化キーを復号化する（ステップＳ１０２０）。

図１２に示す「ＡＥＳ＿Ｄ」は、ＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）の対称型復号化アルゴリズムが復号化アルゴリズムとして使用されることを示す。
以下では、図面上に示す「ＡＥＳ＿Ｄ」に対する説明は省略する。
「ＡＥＳ＿Ｄ」は、ＡＥＳ対称型復号化アルゴリズム以外の対称型復号化アルゴリズムを用いて復号化処理を行うことを示す。
また、図面に示す「ＡＥＳ＿Ｅ」は、ＡＥＳの対称型暗号化アルゴリズムが使用されることを示す。
「ＡＥＳ＿Ｄ」と同様に、「ＡＥＳ＿Ｅ」は、ＡＥＳ対称型暗号化アルゴリズム以外の対称型暗号化アルゴリズムを用いて暗号化処理を行うことを示す。以下では、図面上に示す「ＡＥＳ＿Ｅ」に対する説明を省略する。

ホスト装置３００は、メモリ装置４００のタイプ２領域４２０に格納された暗号化メモリ固有キー１２２を復号化された第１復号化キーを利用して復号化する。
そうすることにより、メモリ固有キー１１２を取得する（ステップＳ１０２２）。

以下では、図１３を参照して本発明の第９の実施形態によるホスト装置がメモリ装置の認証を行う方法及び認証が成功した場合、データを暗号化するためのキーを生成する方法について説明する。
先に、本実施形態による格納メモリ装置１０００又はメモリ装置４００がメモリ側の認証情報を生成する方法について説明する。

図１３は、ホスト装置３００がメモリ装置４００の認証を行うところを示すものだが、ホスト装置３００はメモリ装置４００を有する格納メモリ装置１０００に対しても認証を行うことができる。
本実施形態によれば、メモリ制御器はコマンド及びデータをホストからメモリ装置に伝送するか、またはその逆にも伝送する。

メモリ装置４００は、ホスト装置３００からターゲット補助キーの番号に対する情報の提供を受ける。前記番号は、例えば、メモリ装置４００に複製又は格納するアプリケーション又はコンテンツ（例えば、映画など）の類型と関連する。
メモリ装置４００は、複数のメモリ補助キー１１３のうち、提供されたターゲット補助キーの番号が指定する一つのメモリ補助キーを選択する（ステップＳ１１２０）。

図１３は、ｉ番目のメモリ補助キーを選択したところを示している。タイプ１領域４１０はセキュアロジック（図示せず）によってのみアクセスされるので、複数のメモリ補助キー１１３を読み取ることはセキュアロジックによってのみ行われ得る。
メモリ装置４００は、選択されたメモリ補助キーをホスト装置３００から提供された補助キーインデックス変形値３０７を利用して暗号化し、メモリ補助キー変更データ値を生成する（ステップＳ１１２２）。
メモリ補助キー変更データ値＝「ＡＥＳ＿Ｅ」（補助キー、補助キー変更データ値）。

次に、メモリ装置４００は、ホスト装置３００により生成されたランダム番号の提供を受ける（ステップＳ１１１３）。
メモリ装置４００は、メモリ補助キー変更データ値を、ランダム番号を用いて暗号化してメモリ装置側セッションキーを生成する（ステップＳ１１２４）。
セッションキー＝「ＡＥＳ＿Ｅ」（補助キー変更データ値、ランダム番号）。

メモリ装置４００は、メモリ固有キー１１２及びメモリ装置側セッションキーに基づいてメモリ装置側の認証情報を生成する（ステップＳ１１２６）。
認証情報＝「ＡＥＳ＿Ｇ」（セッションキー、メモリ固有キー）。
メモリ装置４００は、メモリ装置側の認証情報をホスト装置３００に出力する。
メモリ装置４００側の認証情報を生成すること（ステップＳ１１２６）は、メモリ固有キー１１２及びセッションキーを入力とする所定の一方向関数（Ｏｎｅ−ｗａｙ ｆｕｎｃｔｉｏｎ）「ＡＥＳ＿Ｇ」により行われ得る。

一方向関数はメモリ固有キー１１２を、メモリ装置側セッションキーをキーとして暗号化（ＡＥＳ＿Ｅ）し、暗号化されたメモリ固有キーとメモリ固有キー１１２を排他的論理和（ＸＯＲ）演算によりメモリ装置４００の認証情報を生成する。一方向関数は、出力値から入力値を各々見つけることが計算上不可能なものであって、
「ＡＥＳ＿Ｇ」は“ＡＥＳ＿Ｇ（Ｘ１、Ｘ２）＝ＡＥＳ＿Ｅ（Ｘ１、Ｘ２）ＸＯＲ Ｘ２”のように示す。
ここでＸ２はメモリ固有キー１１２であり、Ｘ１はステップＳ１１２６のセッションキーである。
図１３において「ＡＥＳ＿Ｇ」は、暗号化及び排他的論理和（ＸＯＲ）演算の二つの段階を経る一方向関数演算を示す。以下、図面に示す「ＡＥＳ＿Ｇ」の意味に関する説明は省略する。

次に、ホスト装置３００がメモリ装置４００の認証を行う方法について説明する。
ホスト装置３００はメモリ装置４００のタイプ２領域４２０に格納された補助キーコンテナ１２６を読み取り、当該認証に対して指定されたターゲット補助キー番号（ｉ）に対する情報を参照して補助キーコンテナ１２６に含まれたデータを解析し（ＰＡＲＳＥ）、補助キーコンテナ１２６に含まれた複数のメモリ補助キーインデックス１２５の内の一つのメモリ補助キーインデックスを選択する（ステップＳ１１１０）。

例えば、上述したように、インデックスは、メモリ装置４００の製造者と関連があり、各インデックスは互いに異なる補助キー番号と関連がある。
例えば、図１３に示すように、当該認証に対してｉ番目ターゲット補助キーが指定された場合、補助キーコンテナ１２６に含まれたデータを解析（ｐａｒｓｅｉｎｇ）した結果、ｊ番目メモリ補助キーインデックスが選択され得る。

ホスト装置３００は、予め格納された補助キー変更データセット３０６中、選択されたｊ番目メモリ補助キーインデックスのデータが示す一つのメモリ補助キー変更データデータを選択する（ステップＳ１１１２）。
補助キー変更データセット３０６は、各ホスト装置３００に対して固有データが格納されたものであるか、又は各ホスト装置３００の製造者別に固有データが格納されたものである。
ホスト装置３００は、ランダム番号を生成し（ステップＳ１１１４）、選択されたメモリ補助キー変更データデータを前記生成されたランダム番号をキーとして暗号化し、ホスト装置側セッションキーを生成する。

ホスト装置３００は予め取得されたメモリ固有キー１１２及びホスト装置側セッションキーに基づいてホスト装置側の認証情報を生成する（ステップＳ１１１８）。
メモリ装置４００側の認証情報を生成する場合のように、ホスト装置３００側の認証情報を生成することは、メモリ固有キー１１２とホスト装置３００、すなわちセッションキーを入力とする所定の一方向関数によりなされる。このとき、メモリ装置４００側の認証情報を生成するために使用される一方向関数とホスト装置３００側の認証情報を生成するために使用される一方向関数は同一である。

ホスト装置３００は、ホスト装置３００側の認証情報とメモリ装置４００側の認証情報とを比較してメモリ装置４００の認証を行う（ステップＳ１１２８）。
例えば、両側の認証情報が同一である場合、ホスト装置３００はメモリ装置４００の認証が成功したものと判断する。両側の認証情報が同一ではない場合、ホスト装置３００はメモリ装置４００の認証が失敗したものと判断する。

ホスト装置３００が、メモリ装置４００の認証に成功した場合、ホスト装置３００はデータを暗号化するための暗号化キーとして、認証結果識別子を生成する。
より詳細には、ホスト装置３００はメモリ固有キー１１２及びアプリケーション固有キー（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｓｅｃｒｅｔ Ｖａｌｕｅ、ＡＳＳＶ）に基づいてデータ暗号化キーとして、認証結果識別子を生成する（ステップＳ１１３０）。

アプリケーション固有キーは、ホスト装置３００で実行する各アプリケーションに対して固有キーを付与するものである。
例えば、音楽再生アプリケーション、動画像再生アプリケーション、ソフトウェアインストールアプリケーション別に互いに異なる固有キーが付与され得る。アプリケーション固有キーは、暗号化されるデータのタイプによって固有値を有するか、又は暗号化されるデータの提供者の識別情報によって固有値を有することができる。
例えば、データのタイプはコンテンツタイプ、すなわち映画、音楽、ソフトウェアであるかどうかを意味し、データの提供者はコンテンツ提供者を意味する。
好ましくは、アプリケーション固有キーは、暗号化されるデータのタイプによって固有値を有することができる。

認証結果識別子を生成すること（ステップＳ１１３０）は、メモリ固有キー１１２及びアプリケーション固有キーを所定の一方向（ｏｎｅ−ｗａｙ）関数に入力して出力された関数値が認証結果識別子となる。
一方向関数は、キーとしてアプリケーション固有キーを用いてメモリ固有キー１１２を暗号化（ＡＥＳ＿Ｅ）することができる。
また、暗号化の結果とメモリ固有キー１１２のＸＯＲ演算を行う。

図１４を参照して本発明の第１０の実施形態によるホスト装置のメモリ装置認証及び暗号化コンテンツの格納方法について説明する。
図１４を参照すると、図１３に示す方法によってホスト装置３００がメモリ装置４００の認証を行う（ステップＳ１２０２）。
メモリ装置４００の認証に失敗した場合（ステップＳ１２０４）、認証失敗の通知する（ステップＳ１２０６）。
ただし、メモリ装置４００の認証に失敗したとしても、セキュアコンテンツの利用ができないだけであり、認証に失敗したメモリ装置４００も一般的なデータ入出力の用途として使用することは可能である。

メモリ装置４００の認証に成功した場合、図１３に示す方法によって、アプリケーション固有キーを使用して「ＡＥＳ＿Ｇ」によってメモリ固有キー１１２を暗号化して認証結果識別子を生成する。
暗号化対象コンテンツ３０８は、認証結果識別子を暗号化キーとして暗号化し（ステップＳ１２０８）、暗号化されたコンテンツ３０９はメモリ装置４００に格納される。

図１５を参照して本発明の多様な実施形態による格納メモリ装置１０００について説明する。
図１５を参照すると、格納メモリ装置１０００は、不揮発性メモリ装置１１００及びコントローラ１２００を含む。
前述したメモリ装置（１００、１００ａ、４００、４００ａ）は、図１５に示す格納メモリシステム１０００形態で構成され得る。ここで不揮発性メモリ装置１１００は前述した少なくとも一つのメモリ装置（１００、１００ａ、４００、４００ａ）を含み得る。同様に、前述したコントローラ２００はコントローラ１２００で構成され得る。

コントローラ１２００は、ホスト（Ｈｏｓｔ）及び不揮発性メモリ装置１１００に接続される。
コントローラ１２００は、ホストからの要請に応答し、不揮発性メモリ装置１１００にアクセスするように構成される。例えば、コントローラ１２００は不揮発性メモリ装置１１００の読み取り、書き込み、消去、そしてバックグラウンド動作を制御するように構成される。
コントローラ１２００は、不揮発性メモリ装置１１００とホストとの間にインターフェースを提供するように構成される。コントローラ１２００は不揮発性メモリ装置１１００を制御するためのファームウェア（ｆｉｒｍｗａｒｅ）を駆動するように構成される。

コントローラ１２００は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、プロセシングユニット（ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ホストインターフェース（ｈｏｓｔ ｉｎｔｅｒｆａｃｅ）、及びメモリインターフェース（ｍｅｍｏｒｙ ｉｎｔｅｒｆａｃｅ）のようなよく知られている構成要素をさらに含む。ＲＡＭは、プロセシングユニットの動作メモリ、不揮発性メモリ装置１１００とホストとの間のキャッシュメモリ、そして不揮発性メモリ装置１１００とホスト（Ｈｏｓｔ）との間のバッファメモリの内の少なくとも一つのとして利用される。プロセシングユニットはコントローラ１２００の全般の動作を制御する。

ホストインターフェースは、ホストとコントローラ１２００との間のデータ交換を行うためのプロトコルを含む。
例示的に、コントローラ１２００はＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）プロトコル、ＭＭＣ（ｍｕｌｔｉｍｅｄｉａ ｃａｒｄ）プロトコル、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）プロトコル、ＰＣＩ−Ｅ（ＰＣＩ−ｅｘｐｒｅｓｓ）プロトコル、ＡＴＡ（Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）プロトコル、Ｓｅｒｉａｌ−ＡＴＡプロトコル、Ｐａｒａｌｌｅｌ−ＡＴＡプロトコル、ＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｍａｌｌ ｉｎｔｅｒｆａｃｅ）プロトコル、ＥＳＤＩ（ｅｎｈａｎｃｅｄ ｓｍａｌｌ ｄｉｓｋ ｉｎｔｅｒｆａｃｅ）プロトコル、またＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）プロトコルなどのような多様なインターフェースプロトコルの内の少なくとも一つを介して外部（ホスト）と通信するように構成される。
メモリインターフェースは、不揮発性メモリ装置１１００とインターフェーシングを行う。例えば、メモリインターフェースはＮＡＮＤインターフェース又はＮＯＲインターフェースを含む。

格納メモリシステム１０００は、誤り訂正ブロックを追加に含むように構成され得る。
誤り訂正ブロックは誤り訂正コード（ＥＣＣ）を利用して不揮発性メモリ装置１１００から読み取ったデータの誤りを検出して訂正するように構成される。
例示的に、誤り訂正ブロックはコントローラ１２００の構成要素として提供される。誤り訂正ブロックは不揮発性メモリ装置１１００の構成要素として提供され得る。

コントローラ１２００及び不揮発性メモリ装置１１００は、一つの半導体装置に集積され得る。
例示的に、コントローラ１２００及び不揮発性メモリ装置１１００は、一つの半導体装置に集積され、メモリカードを構成することができる。例えば、コントローラ１２００及び不揮発性メモリ装置１１００は、一つの半導体装置に集積され、ＰＣカード（ＰＣＭＣＩＡ、ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ ｍｅｍｏｒｙ ｃａｒｄ ｉｎｔｅｒｎａｔｉｏｎａｌ ａｓｓｏｃｉａｔｉｏｎ）、コンパクトフラッシュ（登録商標）カード（ＣＦ）、スマートメディアカード（ＳＭ、ＳＭＣ）、メモリスティック（登録商標）、マルチメディアカード（ＭＭＣ、ＲＳ−ＭＭＣ、ＭＭＣｍｉｃｒｏ）、ＳＤカード（ＳＤ、ｍｉｎｉＳＤ、ｍｉｃｒｏＳＤ、ＳＤＨＣ）、ユニバーサルフラッシュストレージ（ＵＦＳ）などのようなメモリカードを構成するであろう。

図１６は、本発明の一実施形態によるメモリカードを概略的に示すブロック図である。
図１６を参照すると、メモリカード２０００は少なくとも一つのフラッシュメモリ２１００、バッファメモリ装置２２００、及びフラッシュメモリ２１００とバッファメモリ装置２２００を制御するためのメモリコントローラ２３００を含み得る。フラッシュメモリ２１００は上記実施形態の内の一つに関する不揮発性メモリ装置（例えば、１００、１００ａ、４００、４００ａ）であり得る。メモリコントローラ２３００は前記実施形態の一つに関するコントローラ２００であり得る。

バッファメモリ装置２２００は、メモリカード２０００が動作する間に生成されたデータを一時的に格納することに利用される。バッファメモリ装置２２００はＤＲＡＭ又はＳＲＡＭを利用して実現される。メモリコントローラ２３００は複数のチャンネルを介してフラッシュメモリ２１００に接続され得る。メモリコントローラ２３００はホストとフラッシュメモリ２１００の間に接続され得る。メモリコントローラ２３００はホストからの要請に応答してフラッシュメモリ２１００にアクセスするように構成され得る。

メモリコントローラ２３００は、少なくとも一つのマイクロプロセッサ２３１０、ホストインターフェース２３２０、及びフラッシュインターフェース２３３０を含み得る。
マイクロプロセッサ２３１０はファームウェアを駆動するように構成され得る。
ホストインターフェース２３２０はホストとメモリカード２０００との間にデータ交換のためのカードプロトコル（例えば、ＳＤ／ＭＭＣ）を介してホストとインターフェースを行うことができる。
メモリカード２０００はＭＭＣｓ（Ｍｕｌｔｉｍｅｄｉａ Ｃａｒｄｓ）、ＳＤｓ（Ｓｅｃｕｒｉｔｙ Ｄｉｇｉｔａｌｓ）、ｍｉｎｉＳＤｓ、メモリスティック（登録商標）、スマートメディア（ｓｍａｒｔｍｅｄｉａ）、及びトランスフラッシュ（登録商標）（ｔｒａｎｓｆｌａｓｈ）カードに適用される。
メモリカード２０００に関する詳しい説明は、米国特許出願公開第２０１０／０３０６５８３号明細書に公開されているため、全体内容はこれを参照しており、また含まれている。

図１７は、本発明の一実施形態によるｍｏｖｉＮＡＮＤ（登録商標）を概略的に示すブロック図である。
図１７を参照すると、ｍｏｖｉＮＡＮＤ（登録商標）装置３０００は少なくとも一つのＮＡＮＤフラッシュメモリ装置３１００とコントローラ３２００を含む。
ＭｏｖｉＮＡＮＤ（登録商標）装置３０００はＭＭＣ４．４（又は「ｅＭＭＣ：Ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ」という。）標準をサポートすることができる。フラッシュメモリ装置３１００は前記実施形態の内の一つに関する不揮発性メモリ装置（例えば、１００、１００ａ、４００、４００ａ）であり得る。コントローラ３２００は前記の実施形態の内の一つに関するコントローラ２００であり得る。

ＮＡＮＤフラッシュメモリ装置３１００は、ＳＤＲ ＮＡＮＤフラッシュメモリ装置又はＤＤＲ ＮＡＮＤフラッシュメモリ装置であり得る。
特定の実施形態で、ＮＡＮＤフラッシュメモリ装置３１００はＮＡＮＤフラッシュメモリチップを含み得る。ここで、ＮＡＮＤフラッシュメモリ装置３１００は一つのパッケージ形態（例えば、ＦＢＧＡ、微細ピッチボールグリッドアレイなど）でＮＡＮＤフラッシュメモリチップを積層して実現され得る。

コントローラ３２００は、複数のチャンネルを介してフラッシュメモリ装置３１００に接続され得る。
コントローラ３２００は、少なくとも一つのコントローラコア３２１０、ホストインターフェース３２２０、及びＮＡＮＤインターフェース３２３０を含み得る。
コントローラコア３２１０は、ｍｏｖｉＮＡＮＤ（登録商標）装置３０００の全般的な動作を制御することができる。

ホストインターフェース３２２０は、コントローラ３２１０と上記実施形態に関するホスト３００の間にＭＭＣインターフェースを行うように構成され得る。
ＮＡＮＤインターフェース３２３０は、ＮＡＮＤフラッシュメモリ装置３１００とコントローラ３２００との間のインターフェースで構成され得る。
特定の実施形態で、ホストインターフェース３２２０は並列インターフェースであり得る（例えば、ＭＭＣインターフェース）。他の実施形態で、ｍｏｖｉＮＡＮＤ（登録商標）装置３０００のホストインターフェース３２２０は、直列インターフェースであり得る（例えば、ＵＨＳ−ＩＩ、ＵＦＳなど）。

ｍｏｖｉＮＡＮＤ（登録商標）装置３０００は、ホストから電源供給装置の電圧ＶｃｃとＶｃｃｑの供給を受ける。ここで、電源供給装置電圧Ｖｃｃ（約３Ｖ）はＮＡＮＤフラッシュメモリ装置３１００とＮＡＮＤインターフェース３２３０に供給され得る。
これに対し、電源供給装置電圧Ｖｃｃｑ（約１．８Ｖ／３Ｖ）はコントローラ３２００に供給され得る。
特定の実施形態で、外部高電圧Ｖｐｐは、ｍｏｖｉＮＡＮＤ（登録商標）装置３０００に選択的に供給され得る。

本発明の一実施形態によるｍｏｖｉＮＡＮＤ（登録商標）装置３０００は、大量のデータを格納するだけではなく向上した読み取りの特性がある。
本発明の一実施形態によるｍｏｖｉＮＡＮＤ（登録商標）装置３０００は、小型及び低消費電力モバイル製品（例えば、ギャラクシーＳ（登録商標）、アイフォン（登録商標）など）に適用され得る。

図１７に示すｍｏｖｉＮＡＮＤ（登録商標）装置３０００は、複数の電源供給装置電圧Ｖｃｃ及びＶｃｃｑと共に提供される。
ただし、本発明はこれに制限されない。ｍｏｖｉＮＡＮＤ（登録商標）装置３０００は、増幅又は内部電源供給電圧Ｖｃｃを調節し、ＮＡＮＤインターフェースとＮＡＮＤフラッシュメモリに適合した３．３Ｖ電源供給電圧を発生させるように構成され得る。
内部増幅又は調節と関連し、米国特許第７、０９２、３０８号明細書に公開され、全体内容はこれを参照し得る。
本発明の概念はソリッドステートドライブ（ＳＳＤ）に適用することができる。

図１８を参照すると、格納メモリ装置１０００はＳＳＤ１３００とコントローラ１４００で構成される。
ＳＳＤ１３００は、上記実施形態に関するメモリ装置を含み、半導体メモリにデータを格納する。
コントローラ１４００は、上記実施形態によるコントローラ２００であり得る。格納メモリ装置１０００に接続されたホスト（例えば、前記実施形態によるホスト３００）の動作速度を大幅に増加させることができる。

図１９は、本発明の一実施形態によるソリッドステートドライブを概略的に示すブロック図である。
図１９を参照すると、ＳＳＤ４０００は、複数のフラッシュメモリ装置４１００とＳＳＤコントローラ４２００を含み得る。
フラッシュメモリ装置４１００は、前記実施形態の内の一つに関する不揮発性メモリ装置（例えば、１００、１００ａ、４００、４００ａ）であり得る。コントローラ４２００は前記実施形態の内の一つに関するコントローラ２００であり得る。

フラッシュメモリ装置４１００は、選択的に外部から高電圧Ｖｐｐの提供を受けることができる。
ＳＳＤコントローラ４２００は、複数のチャンネル（ＣＨ１からＣｈｉまで）を介してフラッシュメモリ装置４１００に接続され得る。
ＳＳＤコントローラ４２００は、少なくとも一つのＣＰＵ４２１０、ホストインターフェース４２２０、バッファメモリ４２３０、及びフラッシュインターフェース４２４０を含み得る。

ＣＰＵ４２１０の制御において、ホストインターフェース４２２０は通信プロトコルを介してホストとデータを交換する。
一実施形態で、通信プロトコルは、ＡＴＡ（Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）プロトコルを含み得る。ＡＴＡプロトコルは、ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）インターフェース、ＰＡＴＡ（Ｐａｒａｌｌｅｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）インターフェース、ＥＳＡＴＡ（Ｅｘｔｅｒｎａｌ ＳＡＴＡ）インターフェースなどを含み得る。
他の実施形態として、通信プロトコルは、汎用直列バス（ＵＢＳ）プロトコルを含み得る。
受信されたデータ又はホストインターフェース４２２０を介してホストに伝送されたデータはＣＰＵ４２１０のコントロールの下に、ＣＰＵバスを通過せずバッファメモリ４２３０を介して伝達され得る。

バッファメモリ４２３０は、一時的に外部装置とフラッシュメモリ装置４１００との間に伝送されるデータを格納することに使用される。バッファメモリ４２３０はＣＰＵ４２１０により実行されるプログラムを格納することに使用され得る。バッファメモリ４２３０は、ＳＲＡＭ又はＤＲＡＭを利用して実現される。
図１９に示すバッファメモリ４２３０は、ＳＳＤコントローラ４２００に含まれる。ただし、本発明はこれに制限されない。本発明の一実施形態によるバッファメモリ４２３０はＳＳＤコントローラ４２００の外部に提供することができる。

フラッシュインターフェース４２４０は、ＳＳＤコントローラ４２００と格納装置として使用されるフラッシュメモリ装置４１００との間のインターフェースで構成され得る。
フラッシュインターフェース４２４０は、ＮＡＮＤフラッシュメモリ、Ｏｎｅ−ＮＡＮＤフラッシュメモリ、ｍｕｌｔｉ−ｌｅｖｅｌフラッシュメモリ、又はｓｉｎｇｌｅ−ｌｅｖｅｌフラッシュメモリをサポートするように構成され得る。

本発明の一実施形態によるＳＳＤは、プログラム動作にランダムデータを格納してデータの信頼性を向上させる。
ＳＳＤ４０００のより詳細な説明は、米国特許第８、０２７、１９４号明細書及び米国特許出願公開第２００７／０１０６８３６号明細書、米国特許出願公開第２０１０／００８２８９０号明細書に公開され、全体内容はこれを参照することができる。

他の例として、格納メモリ装置１０００は、コンピュータ、ＵＭＰＣ（Ｕｌｔｒａ ＭｏｂｉｌｅＰＣ）、ワークステーション、ネットブック（ｎｅｔ−ｂｏｏｋ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）、ポータブル（ｐｏｒｔａｂｌｅ）コンピュータ、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ ｐｈｏｎｅ）、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、ｅ−ブック（ｅ−ｂｏｏｋ）、ＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）、携帯用ゲーム機、ナビゲーション（ｎａｖｉｇａｔｉｏｎ）装置、ブラックボックス（ｂｌａｃｋ ｂｏｘ）、デジタルカメラ（ｄｉｇｉｔａｌ ｃａｍｅｒａ）、３次元テレビジョン（３−ｄｉｍｅｎｓｉｏｎａｌ ｔｅｌｅｖｉｓｉｏｎ）、デジタル音声録音機（ｄｉｇｉｔａｌ ａｕｄｉｏ ｒｅｃｏｒｄｅｒ）、デジタル音声再生機（ｄｉｇｉｔａｌ ａｕｄｉｏ ｐｌａｙｅｒ）、デジタル画像録画機（ｄｉｇｉｔａｌ ｐｉｃｔｕｒｅ ｒｅｃｏｒｄｅｒ）、デジタル画像再生機（ｄｉｇｉｔａｌ ｐｉｃｔｕｒｅ ｐｌａｙｅｒ）、デジタル動画像録画機（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｒｅｃｏｒｄｅｒ）、デジタル動画像再生機（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｐｌａｙｅｒ）、情報を無線環境で送受信できる装置、ホームネットワークを構成する多様な電子装置の内の一つ、コンピュータネットワークを構成する多様な電子装置の内の一つ、テレマティックスネットワークをする多様な電子装置の内の一つ、ＲＦＩＤ装置、又はコンピュータシステムを構成する多様な構成要素の内の一つなどのような電子装置の多様な構成要素の内の一つとして提供される。

図２０は、図１９に示す本発明の一実施形態によるＳＳＤを含むコンピュータシステムを概略的に示すブロック図である。
図２０を参照すると、コンピュータシステム５０００は、少なくとも一つのＣＰＵ５１００、不揮発性メモリ装置５２００、ＲＡＭ５３００、入／出力装置５４００、及びＳＳＤ４０００を含み得る。

ＣＰＵ５１００は、システムバスに接続される。ＣＰＵは前記実施形態で説明されたホスト装置３００の一部であり得る。
不揮発性メモリ装置５２００は、コンピュータシステム５０００をドライブするのに使用されるデータを格納することができる。ここで、データは開始命令シーケンス又は基本入出力システム（ＢＩＯＳ）シーケンスを含み得る。
ＲＡＭ５３００は、ＣＰＵ５１００が実行している間に生成されたデータを一時的に格納することができる。
入出力装置５４００は、キーボード、ポインティング装置（例えば、マウス）、モニター、モデム、及びこれと類似の装置によって入出力装置インターフェースを介してシステムバスに接続される。
ＳＳＤ５５００は、読み取り可能な格納装置であり得、図１９のＳＳＤ４０００と同様に実現される。

図２１は、図１９に示す本発明の一実施形態によるＳＳＤを含む電子装置を概略的に示すブロック図である。
図２１を参照すると、電子装置６０００は、プロセッサ６１００、ＲＯＭ６２００、ＲＡＭ６３００、フラッシュインターフェース６４００、及び少なくとも一つのＳＳＤ６５００を含み得る。

プロセッサ６１００は、ファームウェアコードや他のコードを実行するためにＲＡＭ６３００にアクセスすることができる。プロセッサ６１００は、前記実施形態で説明されたホスト装置３００の一部であり得る。また、プロセッサ６１００は開始命令シーケンス及び基本入出力システム（ＢＩＯＳ）シーケンスのような固定コマンドシーケンスを実行するＲＯＭ６２００にアクセスすることができる。
フラッシュインターフェース６４００は、電子装置６０００とＳＳＤ６５００との間のインターフェースで構成され得る。
ＳＳＤ６５００は、電子装置６０００から分離することができる。ＳＳＤ６５００は図１９に示すＳＳＤ４０００と同様に実現される。
電子装置６０００は、携帯電話、ＰＤＡｓ、デジタルカメラ、ビデオカメラ、携帯用オーディオプレーヤ（例えば、ＭＰ３）、及び携帯用メディアプレーヤ（ＰＭＰｓ）を含み得る。

図２２は、図１９に示す本発明の一実施形態によるＳＳＤを含むサーバシステムを概略的に示すブロック図である。
図２２を参照すると、サーバシステム７０００は、サーバ７１００及びサーバ７１００の駆動に使用されるデータを格納した少なくとも一つのＳＳＤ７２００を含む。
ＳＳＤ７２００は、図１９に示すＳＳＤ４０００と同様に実現される。サーバ７１００は前記実施形態で説明したホスト装置３００であり得る。

サーバ７１００は、アプリケーション通信モジュール７１１０、データ処理モジュール７１２０、アップグレードモジュール７１３０、スケジューリングセンタ７１４０、ローカルリソースモジュール７１５０、及び修理情報モジュール７１６０を含み得る。
アプリケーション通信モジュール７１１０は、ネットワーク及びサーバ７１００に接続されたコンピュータシステムと通信するか、又はサーバ７１００がＳＳＤ７２００と通信できるように構成され得る。
アプリケーション通信モジュール７１１０は、ユーザインターフェースを介して提供されるデータ又は情報をデータ処理モジュール７１２０に伝送することができる。

データ処理モジュール７１２０は、ローカルリソースモジュール７１５０に接続され得る。ここで、ローカルリソースモジュール７１５０はサーバ７１００に入力された情報又はデータに基づいてユーザにリペアショップ（ｒｅｐａｉｒ ｓｈｏｐｓ）／ディーラー（ｄｅａｌｅｒｓ）／技術情報のリストを提供することができる。
アップグレードモジュール７１３０は、データ処理モジュール７１２０と接続され得る。
情報又はＳＳＤ７２００から受信したデータに基づいてアップグレードモジュール７１３０は、ファームウェア、リセットコード、診断システム、又は電子製品に対する他の情報のアップグレードを行うことができる。

スケジューリングセンタ７１４０は、情報やサーバ７１００に入力されたデータに基づき、ユーザにリアルタイムオプションを提供することができる。
修理情報モジュール７１６０は、データ処理モジュール７１２０と接続され得る。修理情報モジュール７１６０はユーザに復旧関連情報（例えば、オーディオ、ビデオ又は文書ファイル）を提供することに使用され得る。
データ処理モジュール７１２０は、ＳＳＤ７２００から受信した情報をパッケージすることができる。パッケージした情報はＳＳＤ７２００に伝送されるか、又はユーザに表示され得る。
前述したように、本発明の概念は、モバイル製品（例えば、スマートフォン、携帯電話など）に適用され得る。

図２３は、本発明の一実施形態によるモバイル装置を概略的に示すブロック図である。
図２３を参照すると、モバイル装置８０００は、通信ユニット８１００、コントローラ８２００、メモリユニット８３００、ディスプレイユニット８４００、タッチスクリーンユニット８５００、及びオーディオユニット８６００を含む。

メモリユニット８３００は、少なくとも一つのＤＲＡＭ８３１０及び少なくとも一つの不揮発性メモリ装置８３３０（例えば、ｍｏｖｉＮＡＮＤ（登録商標）又はｅＭＭＣ）を含み得る。不揮発性メモリ装置８３３０は前記実施形態で説明したものの内の一つに関するメモリ装置であり得る。コントローラ８２００は前記実施形態で説明したものの内の一つに関するコントローラ及び／又はホスト装置であり得る。

モバイル装置に関する詳細な説明は、米国特許出願公開第２０１０／００１００４０号明細書、第２０１０／００６２７１５号明細書、第２０１０／００１９９０８１号明細書、第２０１０／０３０９２３７号明細書に公開され、全体内容はこれを参照することができる。
前述したように、本発明の概念はタブレット製品に適用され得る。

図２４は、本発明の一実施形態による携帯用電子装置を概略的に示すブロック図である。
図２４を参照すると、携帯用電子装置９０００は、少なくとも一つのコンピュータ判読可能な媒体９０２０、処理システム９０４０、入出力サブシステム９０６０、ラジオ周波数回路９０８０、及びオーディオ回路９１００を含み得る。
各々の構成要素は、一つ以上の通信バス又は信号ライン９０３０により接続され得る。

携帯用電子装置９０００は、ハンドヘルドコンピュータ、タブレットコンピュータ、携帯電話、メディアプレーヤ、ＰＤＡ、又はこれらの二つ以上の組み合わせを含む携帯用電子機器であり得る。
ここで、少なくとも一つのコンピュータ判読可能な媒体９０２０は、上記実施形態で説明したものの内の一つに関するメモリシステム１０００であり得る。また、処理システム９０４０は、上記実施形態で説明したものの内の一つに関するホスト装置であり得る。
携帯用電子装置９０００に関する詳細な説明は、米国特許第７、５０９、５８８号明細書に公開され、全体内容はこれを参照することができる。

例示的に、不揮発性メモリ装置１１００又はメモリシステム１０００は、多様な形態のパッケージで実装され得る。例えば、不揮発性メモリ装置１１００又はメモリシステム１０００は、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）などのような方式でパッケージ化され、実装され得る。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１００ メモリ装置
１１０ 第１メモリ領域
１１１ セキュアデータ
１１２ メモリ固有キー
１２０ 第２メモリ領域
１２１ 暗号化されたセキュアデータ
１２２ 暗号化メモリ固有キー
１３０ 第３メモリ領域
１４０ セキュアロジック
１５０ 入出力ロジック
１６０ メモリアレイ
２００ コントローラ
３００ ホスト装置

Claims (27)

1. メモリ装置であって、
   外部装置によるアクセスが許可されず、セキュアデータを格納する第１メモリ領域と、
   前記外部装置によるアクセスが許可され、暗号化されたセキュアデータを格納する第２メモリ領域と、
   前記第１メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、
   前記暗号化されたセキュアデータは、前記第１メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とするメモリ装置。
2. 前記第２メモリ領域は、前記メモリ装置の製造者から受け取られた前記暗号化されたセキュアデータを格納することを特徴とする請求項１に記載のメモリ装置。
3. 前記第２メモリ領域は、前記メモリ装置の製造の間、前記暗号化されたセキュアデータを格納することを特徴とする請求項１に記載のメモリ装置。
4. 前記セキュアデータは、前記メモリ装置の認証を行うためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことを特徴とする請求項１に記載のメモリ装置。
5. 前記第１メモリ領域は、少なくとも一つの補助キーを格納し、前記補助キーは前記メモリ装置の認証情報を生成するためのものであることを特徴とする請求項４に記載のメモリ装置。
6. 前記第２メモリ領域は、少なくとも一つの補助キーインデックスを格納し、前記補助キーインデックスは前記補助キーとリンクしていることを特徴とする請求項５に記載のメモリ装置。
7. 前記補助キーは、前記メモリ装置の製造者（ｖｅｎｄｏｒ）に対応していることを特徴とする請求項６に記載のメモリ装置。
8. 前記第１メモリ領域は、複数の補助キーを格納し、前記複数の補助キーは前記メモリ装置の認証情報を生成するためのものであり、
   前記第２メモリ領域は、複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることを特徴とする請求項４に記載のメモリ装置。
9. 少なくとも一つの暗号化された復号キーを格納する第３メモリ領域をさらに有し、
   前記第３メモリ領域は、前記外部装置によるアクセスが許可され、前記暗号化された復号キーは復号キーが暗号化されたものであり、前記復号キーは暗号化されたメインキーを復号化するためのものであることを特徴とする請求項１に記載のメモリ装置。
10. 前記第３メモリ領域は、複数の暗号化された復号キーを格納し、前記複数の暗号化された復号キーの内の少なくとも一つは前記外部装置の製造者（ｖｅｎｄｏｒ）に対応していることを特徴とする請求項９に記載のメモリ装置。
11. 前記第２メモリ領域は、前記外部装置によってのみ読み取りが可能であることを特徴とする請求項１に記載のメモリ装置。
12. 外部装置によるアクセスが許可されず、メインキー及び少なくとも一つの補助キーを格納する第１メモリ領域と、
    前記外部装置によるアクセスが許可され、暗号化されたメインキー及び少なくとも一つの補助キーインデックスを格納する第２メモリ領域と、
    前記第１メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、
    前記セキュアデータはメインキー及び少なくとも一つの補助キーを含み、
    前記暗号化されたメインキーは、前記第１メモリ領域の前記メインキーが暗号化されたものであり、前記補助キーインデックスは前記補助キーとリンクし、前記補助キーは前記メモリ装置の製造者（ｖｅｎｄｏｒ）に対応していることを特徴とするメモリ装置。
13. 前記補助キーインデックスは、補助キー番号によって前記補助キーとリンクしていることを特徴とする請求項１２に記載のメモリ装置。
14. 前記第１メモリ領域は、複数の補助キーを格納し、前記第２メモリ領域は複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることを特徴とする請求項１２に記載のメモリ装置。
15. セキュアデータを格納する第１メモリ領域と、
    前記第１メモリ領域の前記セキュアデータを暗号化して得られた暗号化されたセキュアデータを格納する第２メモリ領域と、
    前記第１メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、
    前記セキュアデータの出力が発生せず、前記暗号化されたセキュアデータの出力が発生することを特徴とするメモリ装置。
16. 外部装置によるアクセスが許可されない第１メモリ領域と、前記外部装置によるアクセスが許可される第２メモリ領域とを有するメモリ装置において、
    セキュアデータを前記メモリ装置の第１メモリ領域に格納する段階と、
    前記メモリ装置に常駐するロジックを用いて、前記第１メモリ領域から前記セキュアデータにアクセスする段階と、
    前記ロジックを用いて、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成する段階と、
    暗号化された前記セキュアデータを前記メモリ装置の第２メモリ領域に格納する段階とを有し、
    前記暗号化されたセキュアデータは、前記第１メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とするメモリ装置の動作方法。
17. 前記セキュアデータは、前記メモリ装置の認証のためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことを特徴とする請求項１６に記載のメモリ装置の動作方法。
18. 請求項１に記載のメモリ装置の認証情報生成方法であって、
    前記メモリ装置によって、補助キーと外部装置からの入力とに基づいてセッションキーを生成する段階と、
    前記メモリ装置によって、前記セッションキーとメインキーに基づいて、認証情報を生成し、前記メインキーと前記補助キーを、前記外部装置によるアクセスが許可されない前記メモリ装置の第１メモリ領域に格納する段階と、
    前記外部装置に前記認証情報を出力する段階とを有することを特徴とするメモリ装置の認証情報生成方法。
19. 前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、
    前記受信したターゲット補助キー番号に基づき、前記補助キーを取得する段階と、
    前記受信した補助キー変更データ番号に基づき、前記補助キーを暗号化して補助キー変更データを生成する段階と、
    前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことを特徴とする請求項１８に記載のメモリ装置の認証情報生成方法。
20. 前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、
    前記受信したターゲット補助キー番号に基づき、前記メモリ装置の前記第１メモリ領域に格納された複数の補助キーのうち一つを選択する段階と、
    前記受信した補助キー変更データ番号に基づき、前記選択された補助キーを暗号化して補助キー変更データを生成する段階と、
    前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことを特徴とする請求項１８に記載のメモリ装置の認証情報生成方法。
21. 請求項１に記載のメモリ装置の認証情報生成方法であって、
    外部装置からターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、
    前記受信した補助キー変更データ番号に基づき、前記第１メモリ領域に格納された補助キーを暗号化して補助キー変更データを生成する段階と、
    前記受信したランダム番号に基づき、前記補助キー変更データを暗号化してセッションキーを生成する段階と、
    前記セッションキーを用いて前記メモリ装置に格納されたメインキーを暗号化して認証情報を生成する段階と、
    前記認証情報を出力する段階とを有することを特徴とするメモリ装置の認証情報生成方法。
22. 外部装置の請求項１に記載のメモリ装置のメインキー取得方法であって、
    前記外部装置にて、前記メモリ装置により暗号化されたメインキー、及び暗号化された第１復号キーを取得する段階と、
    前記外部装置にて、第２復号キーを用いて前記暗号化された第１復号キーを復号化して前記第１復号キーを取得する段階と、
    前記外部装置にて、前記第１復号キーを用いて前記メモリ装置の前記暗号化されたメインキーを復号化して前記メインキーを取得する段階とを有し、
    前記暗号化された第１復号キーは、前記第１復号キーが暗号化されたものであり、
    前記暗号化されたメインキーは、前記メインキーが暗号化されたものであり、
    前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする外部装置のメインキー取得方法。
23. 前記暗号化されたメインキー、及び暗号化された第１復号キーを取得する段階は、前記メモリ装置から複数の暗号化された第１復号キーを取得することであり、
    前記外部装置の復号キーインデックスに基づき、前記複数の暗号化された第１復号キーの内のいずれか一つを選択する段階とをさらに含み、
    前記暗号化された第１復号キーを復号化して前記第１復号キーを取得する段階は、前記第２復号キーを用いて前記選択された暗号化された第１復号キーを復号化することを特徴とする請求項２２に記載の外部装置のメインキー取得方法。
24. 前記復号キーインデックスと前記第２復号キーを前記外部装置に格納する段階をさらに有することを特徴とする請求項２３に記載の外部装置のメインキー取得方法。
25. 前記復号キーインデックスと前記第２復号キーを前記外部装置に格納する段階は、認証機関によって提供された前記復号キーインデックスと前記第２復号キーを格納することを特徴とする請求項２４に記載の外部装置のメインキー取得方法。
26. 外部装置の請求項１に記載のメモリ装置の認証のための認証情報生成方法であって、
    前記外部装置にて、補助キー情報に基づいてセッションキーを生成する段階と、
    前記外部装置にて、前記セッションキーと派生したメインキーに基づいて第２認証情報を生成する段階とを有し、
    前記補助キー情報は、前記メモリ装置で第１認証情報を生成するのに用いられる前記第１メモリ領域に格納された補助キーに関する情報を含み、
    前記派生したメインキーは、前記メモリ装置のメインキーであり、
    前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする外部装置の認証情報生成方法。
27. 第１メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから暗号化されたセキュアデータを生成し、第２メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックを有し、前記第１メモリ領域にメインキーと少なくとも一つの補助キーを格納し、前記第２メモリ領域に前記セキュアロジックにより暗号化されたメインキーと少なくとも一つの補助キーインデックスを格納し、少なくとも一つの暗号化された復号キーを格納し、前記メインキーと前記補助キーに基づいて第１認証情報を生成し、外部装置が前記第２メモリ領域にアクセスすることを許可し、前記第１メモリ領域にはアクセスすることを許可しないように構成されたメモリ装置と、
    前記暗号化されたメインキー、前記補助キーインデックス、及び前記暗号化された復号キーにアクセスするように構成され、前記暗号化されたメインキー及び前記暗号化された復号キーに基づき派生したメインキーを生成し、前記補助キーインデックス及び前記派生したメインキーに基づいて第２認証情報を生成し、前記第１認証情報と前記第２認証情報に基づき、前記メモリ装置が認証されたかどうかを確認する外部装置とを有することを特徴とするシステム。
    

Images