JP6039274B2 - Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器 - Google Patents

Description

本発明は、ＤＣ／ＤＣコンバータに関する。

テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やＰＤＡ（Personal Digital Assistants）をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（インバータ）が内蔵され、あるいはインバータは、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。

図１は、インバータの基本構成を示すブロック図である。インバータ１ｒは主としてヒューズ２、入力キャパシタＣｉ、フィルタ４、ダイオード整流回路６、平滑キャパシタＣｓおよびＤＣ／ＤＣコンバータ１０ｒを備える。

商用交流電圧Ｖ_ＡＣは、ヒューズ２および入力キャパシタＣｉを介してフィルタ４に入力される。フィルタ４は、商用交流電圧Ｖ_ＡＣのノイズを除去する。ダイオード整流回路６は、商用交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。ダイオード整流回路６の出力電圧は、平滑キャパシタＣｓによって平滑化され、直流電圧Ｖ_ＩＮに変換される。

絶縁型のＤＣ／ＤＣコンバータ１０ｒは、入力端子Ｐ１に直流電圧Ｖ_ＩＮを受け、それを降圧して、目標値に安定化された出力電圧Ｖ_ＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。

ＤＣ／ＤＣコンバータ１０ｒは、制御回路１００ｒ、スイッチングトランジスタＭ１、出力回路２００、フィードバック回路２１０を備える。出力回路２００は、トランスＴ１、第１ダイオードＤ１、第１出力キャパシタＣｏ１、検出抵抗Ｒ_Ｓ、第１ダイオードＤ１、第２出力キャパシタＣｏ２を含む。出力回路２００のトポロジーは一般的なものであるため、説明を省略する。

スイッチングトランジスタＭ１がスイッチングすることにより、入力電圧Ｖ_ＩＮが降圧され、出力電圧Ｖ_ＯＵＴが生成される。そして制御回路１００ｒは、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節することにより、出力電圧Ｖ_ＯＵＴを目標値に安定化させるとともに、トランスＴ１の１次巻線Ｗ１に流れるコイル電流Ｉｐを制御する。

検出抵抗Ｒ_Ｓは、トランスＴ１の１次巻線Ｗ１およびスイッチングトランジスタＭ１と直列に設けられる。検出抵抗Ｒ_Ｓには、１次巻線Ｗ１およびスイッチングトランジスタＭ１に流れる電流Ｉｐに比例した電圧降下（検出電圧）Ｖ_ＣＳが発生する。制御回路１００ｒは、検出電圧Ｖ_ＣＳにもとづいて、１次巻線Ｗ１に流れる電流Ｉｐを制御する。

フィードバック回路２１０は、出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを生成し、制御回路１００ｒのフィードバック端子（ＦＢ端子）に供給する。フィードバック回路２１０は、シャントレギュレータ２１２およびフォトカプラ２１４を含む。シャントレギュレータ２１２は、出力電圧Ｖ_ＯＵＴと所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号Ｓ１１を生成し、フォトカプラ２１４の発光ダイオードに供給する。フォトカプラ２１４のフォトトランジスタ（あるいはフォトトランジスタ）は、発光ダイオードからの光信号Ｓ１２を、フィードバック信号Ｓ１１に応じたフィードバック電圧Ｖ_ＦＢに変換する。

トランスＴ１の１次側には、１次巻線Ｗ１に加えて補助巻線Ｗ３が設けられる。補助巻線Ｗ３、第２ダイオードＤ２、第２出力キャパシタＣｏ２は、第２のＤＣ／ＤＣコンバータを形成する。スイッチングトランジスタＭ１のスイッチングに応じて、第２出力キャパシタＣｏ２には、直流電圧Ｖ_ＣＣが発生する。直流電圧Ｖ_ＣＣは、制御回路１００ｒの電源端子ＶＣＣ（ＶＣＣ端子）に供給される。

制御回路１００ｒは、パルス変調器を含む。制御回路１００ｒは、スイッチングトランジスタＭ１のオンに対応するオンレベルと、スイッチングトランジスタＭ１のオフに対応するオフレベルを、繰り返すパルス信号（スイッチング出力）Ｓ_ＯＵＴを生成する。そして制御回路１００ｒは、スイッチング出力Ｓ_ＯＵＴをスイッチングトランジスタＭ１のゲートに供給する。スイッチング出力Ｓ_ＯＵＴのデューティ比が調節されることにより、出力電圧Ｖ_ＯＵＴが目標値に安定化される。

図２は、図１のＤＣ／ＤＣコンバータ１０ｒの動作を示す波形図である。
時刻ｔ０にスイッチング出力Ｓ_ＯＵＴがオンレベル（ハイレベル）になると、スイッチングトランジスタＭ１がオンし、スイッチングトランジスタＭ１および１次巻線Ｗ１に電流Ｉｐが流れ始める。この電流Ｉｐは、時間とともに一定の傾きで増大し、それにともない検出電圧Ｖ_ＣＳも増大する。

時刻ｔ１に、検出電圧Ｖ_ＣＳが所定の電圧に達すると、言い換えれば、電流Ｉｐがピーク電流Ｉ_ＰＥＡＫに達する。これを契機として制御回路１００ｒのパルス変調器はリセット信号Ｓ_ＲＳＴをアサートする。リセット信号ＳＲＳＴがアサートされると、スイッチング出力Ｓ_ＯＵＴがオフレベルに遷移し、スイッチングトランジスタＭ１がオフする。スイッチングトランジスタＭ１のオン期間に、トランスＴ１にエネルギーが蓄えられる。

スイッチングトランジスタＭ１がオフすると、２次巻線Ｗ２および第１ダイオードＤ１を介して電流が流れ、第１出力キャパシタＣｏ１が充電される。この充電電流によって、トランスＴ１に蓄えられたエネルギーが放出される。時刻ｔ２にトランスＴ１に蓄えられたエネルギーがゼロとなると、制御回路１００ｒは、セット信号Ｓ_ＳＥＴをアサートし、スイッチング出力Ｓ_ＯＵＴを再びオンレベルに遷移させる。制御回路１００ｒはこの動作を繰り返す。

制御回路１００ｒによるセット信号Ｓ_ＳＥＴの生成を説明する。スイッチングトランジスタＭ１がオフすると、スイッチングトランジスタＭ１のドレインはハイインピーダンスとなる。トランスＴ１にエネルギーが残留している期間は、スイッチングトランジスタＭ１のドレイン電圧Ｖ_Ｐはハイレベル電圧を維持する。

トランスＴ１の１次巻線Ｗ１と、スイッチングトランジスタＭ１のドレインソース間容量Ｃ_ＤＳは、共振回路を形成している。トランスＴ１のエネルギーがゼロになると、この共振回路によって、スイッチングトランジスタＭ１のドレイン電圧Ｖ_Ｐが振動しはじめる。

効率の観点からは、振動し始めた後は、いずれのタイミングでスイッチングトランジスタＭ１をオンしてもかまわないが、ドレイン電圧Ｖ_Ｐが高いタイミングでスイッチングトランジスタＭ１をオンすると、ノイズが発生する。そこで制御回路１００ｒは、ドレイン電圧Ｖ_Ｐがゼロ付近に低下したことを検出し（ボトム検出という）、検出タイミングでスイッチング出力ＯＵＴをオンレベルとし、スイッチングトランジスタＭ１を再度オンする。

特開平９−０９８５７１号公報 特開平２−２１１０５５号公報

補助巻線Ｗ３の一端の電圧Ｖ_Ｄは、スイッチングトランジスタＭ１のドレイン電圧Ｖ_Ｐに比例している。補助巻線Ｗ３の一端の電位Ｖ_Ｄは、抵抗Ｒ_ＺＴ１およびＲ_ＺＴ２によって分圧され、補助端子（ＺＴ端子）に入力される。ＺＴ端子には、キャパシタＣ_ＺＴが接続される。

制御回路１００ｒは、ＺＴ端子の電位Ｖ_ＺＴを監視し、ボトム検出を行う。具体的には、ＺＴ端子の電圧ＶＺＴが所定のしきい値以下になるとアサートされるボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴを生成する。それに加えて制御回路１００ｒは、セットマスク信号ＳＥＴ＿ＭＡＳＫを生成する。セットマスク信号ＳＥＴ＿ＭＡＳＫは、トランスＴ１のエネルギーがゼロとなった直後のボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴを無効化するために生成され、スイッチング出力Ｓ_ＯＵＴがオンレベルに遷移してから、あるセットマスク時間τ_{ＳＥＴ＿ＭＡＳＫ}経過後にアサート（ハイレベル）される。制御回路１００ｒは、セットマスク信号ＳＥＴ＿ＭＡＳＫのアサートされた後に、ボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされると、セット信号Ｓ_ＳＥＴをアサートする。これにより、スイッチング出力Ｓ_ＯＵＴがオンレベルに遷移する。

いま、スイッチング出力ＳＯＵＴがオンレベルに遷移してから、ひとつめのボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされるまでの期間を、ＯＮ／ＯＦＦ時間と定義する。このＯＮ／ＯＦＦ時間は、ＤＣ／ＤＣコンバータ１０ｒの入力電圧Ｖ_ＩＮや、ＤＣ／ＤＣコンバータ１０ｒの負荷に応じて変化する。したがって、セットマスク時間τＳＥＴ＿ＭＡＳＫを一定とした場合、マスクされるボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴの個数が、入力電圧Ｖ_ＩＮや負荷に応じて変動する。

このことは、入力電圧Ｖ_ＩＮや負荷に応じて、セット信号Ｓ_ＳＥＴがアサートされるタイミングが変動することを意味し、スイッチングトランジスタＭ１のスイッチング周波数が変動することを意味する。

スイッチング周波数の変動の結果、可聴帯域の成分が発生すると、トランスにおいて音響ノイズが発生する。

この対策として、本発明者は、ボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされる回数（ボトム数ともいう）をカウントし、所定数のボトムが検出されると、セット信号Ｓ_ＳＥＴをアサートする比較技術を検討した。

図３は、ＯＮ／ＯＦＦ時間とボトム数の関係を示す図である。この比較技術では、ＯＮ／ＯＦＦ時間の長さに応じて、ボトム数を変化させる。これにより、スイッチング周波数の変動を抑制することができ、トランスの音響ノイズを低下させることができる。回路の安定動作のため、ヒステリシスが設定されている。図４は、ボトム数のカウントを利用した制御回路１００ｒの動作を示す波形図である。

インバータ１ｒは、Ｖ_ＡＣ＝１００Ｖ系と、Ｖ_ＡＣ＝２００Ｖ系という異なる環境で使用されうる。図５（ａ）、（ｂ）は、１００Ｖ系、２００Ｖ系におけるＤＣ／ＤＣコンバータの２次側電力とスイッチング周波数の関係を示す図である。制御回路１００ｒを、１００Ｖ系で最適化して設計すると、２００Ｖ系で使用した際に、軽負荷時のスイッチング周波数が非常に高くなる。これにより、待機電力の悪化が発生する。また、スイッチング周波数が雑音端子電圧の規格である１５０ｋＨｚを超える可能性もある。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、さまざまな環境において使用可能なＤＣ／ＤＣコンバータの提供にある。

本発明のある態様の制御回路は、ＤＣ／ＤＣコンバータの制御回路に関する。ＤＣ／ＤＣコンバータは、１次巻線、２次巻線および補助巻線を有するトランスと、トランスの１次巻線の電流経路上に設けられたスイッチングトランジスタと、スイッチングトランジスタの経路上に設けられた検出抵抗と、を有する。制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を受けるフィードバック端子と、検出抵抗に生ずる検出電圧を受ける電流検出端子と、補助巻線の一端の電圧が入力される補助端子と、補助巻線の一端の電圧、検出電圧およびフィードバック電圧にもとづき、ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、パルス信号にもとづいてスイッチングトランジスタをスイッチングするドライバと、を備える。パルス変調器は、フィードバック電圧および検出電圧に応じてアサートされるリセット信号を生成するリセット信号生成部と、補助端子の電圧に応じてアサートされるセット信号を生成するセット信号生成部と、セット信号がアサートされるとスイッチングトランジスタのオンに対応するオンレベルに遷移し、リセット信号がアサートされるとスイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、セット信号生成部は、補助端子の電圧を、所定のしきい値電圧と比較し、補助端子の電圧がしきい値電圧とクロスするたびにアサートされるボトム検出信号を生成するボトム検出コンパレータと、パルス信号がスイッチングトランジスタのオンに対応するオンレベルに遷移してからボトム検出信号が最初にアサートされるまでのＯＮ／ＯＦＦ時間と、ＤＣ／ＤＣコンバータの入力電圧のレベルとにもとづいてカウント設定値を決定し、ボトム検出信号のアサートされる回数が、カウント設定値に達するたびにセット信号をアサートするボトムカウントコントローラと、を備える。

この態様によると、入力電圧とＯＮ／ＯＦＦ時間に応じて、ボトム数のカウント数を変化させることにより、入力電圧や負荷の状態によらずに、スイッチング周波数を一定に保つことができる。

制御回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
制御回路を１つのＩＣ（Integrated Circuit）として集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線、２次巻線および補助巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、アノードが２次巻線と接続される第１ダイオードと、一端が接地され、他端が第１ダイオードのカソードと接続された第１出力キャパシタと、アノードが補助巻線と接続される第２ダイオードと、一端が接地され、他端が第２ダイオードのカソードと接続された第２出力キャパシタと、第１出力キャパシタに生ずる出力電圧に応じたフィードバック電圧を生成するフィードバック回路と、フィードバック電圧を受け、スイッチングトランジスタをスイッチングする上述の制御回路と、を備える。

フィードバック回路は、出力電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、その１次側の発光素子がフィードバック信号によって制御されるフォトカプラと、を含み、フォトカプラの２次側の受光素子に生ずる信号が、フィードバック電圧として制御回路に供給されてもよい。

本発明の別の態様は、電源装置に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。

本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給するＤＣ／ＤＣコンバータと、を備える。

本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、さまざまな環境において使用できる。

インバータの基本構成を示すブロック図である。 図１のＤＣ／ＤＣコンバータの動作を示す波形図である。 ＯＮ／ＯＦＦ時間とボトム数の関係を示す図である。 ボトム数のカウントを利用した制御回路の動作を示す波形図である。 図５（ａ）、（ｂ）は、１００Ｖ系、２００Ｖ系におけるＤＣ／ＤＣコンバータの次側電力とスイッチング周波数の関係を示す図である。 実施の形態に係る制御回路を備えるＤＣ／ＤＣコンバータを備えるインバータの構成を示す回路図である。 パルス変調器の具体的な構成を示す回路図である。 図８（ａ）、（ｂ）は、１００Ｖ系および２００Ｖ系における、ボトム数の設定値とＯＮ／ＯＦＦ時間の関係を示す図である。 ボトムカウントコントローラの構成例を示す回路図である。 インバータを備えるＡＣアダプタを示す図である。 図１１（ａ）、（ｂ）は、インバータを備える電子機器を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図６は、実施の形態に係る制御回路を備えるＤＣ／ＤＣコンバータ１０を備えるインバータ１の構成を示す回路図である。

ＤＣ／ＤＣコンバータ１０は、制御回路１００、スイッチングトランジスタＭ１、検出抵抗ＲＳ、出力回路２００、フィードバック回路２１０を備える。制御回路１００の構成を除いて、図１と同様であるため、説明は省略する。

以下、制御回路１００の構成を説明する。
制御回路１００は、ひとつの半導体基板上に一体集積化された機能ＩＣであり、ＺＴ端子、ＦＢ端子、ＣＳ端子、ＧＮＤ端子、ＯＵＴ端子、ＶＣＣ端子、ＶＨ端子を有する。

制御回路１００は、ＣＳ端子の検出電圧Ｖ_ＣＳおよびＦＢ端子のフィードバック電圧Ｖ_ＦＢにもとづいて、ＤＣ／ＤＣコンバータ１０のスイッチングトランジスタＭ１のスイッチングのデューティ比を調節することにより、直流出力電圧Ｖ_ＯＵＴを目標レベルに安定化する。なお、スイッチングトランジスタＭ１は制御回路１００に集積化されてもよい。

制御回路１００は、パルス変調器１０２、ドライバ１０４、入力電圧検出回路３１０、クランプ回路１１４、エッジブランキング回路１１５、過電圧保護コンパレータ１２２、過負荷保護コンパレータ１２６、フィルタ１２８、バーストコンパレータ１３０を備える。

抵抗Ｒ１１は、ＣＳ端子と所定のハイレベル電圧ＶＲＥＦの間に設けられる。検出抵抗Ｒ_Ｓがオープン故障した場合、抵抗Ｒ１１によってＣＳ端子がハイレベル電圧にプルアップされる。また抵抗Ｒ１２は、ＦＢ端子とハイレベル電圧ＶＲＥＦの間に設けられる。

パルス変調器１０２は、ＤＣ／ＤＣコンバータ１０の出力電圧Ｖ_ＯＵＴが目標値に近づくようにデューティ比が調節されるパルス信号Ｓ_ＰＷＭを生成する。パルス変調器１０２は、ＣＳ端子に生ずる検出電圧Ｖ_ＣＳにもとづいて、パルス信号Ｓ_ＰＷＭをスイッチングトランジスタＭ１のオフに対応するレベル（オフレベル）に遷移させる。また、パルス変調器１０２は、ＺＴ端子の電圧Ｖ_ＺＴにもとづいて、パルス信号ＳＰＷＭをスイッチングトランジスタＭ１のオンに対応するレベル（オンレベル）に遷移させる。

ドライバ１０４は、パルス信号Ｓ_ＰＷＭにもとづいてスイッチングトランジスタＭ１をスイッチングする。たとえばドライバ１０４は、プリドライバ１０４ａ、トランジスタ１０４ｂ、１０４ｃを含む。

クランプ回路１１４は、ドライバ１０４の出力電圧、つまりスイッチングトランジスタＭ１のゲート電圧Ｖ_Ｇのハイレベルを、所定レベル以下にクランプするために設けられる。クランプ回路１１４を設けることにより、ゲート耐圧が低いスイッチングトランジスタＭ１を用いることができる。
また、スイッチングトランジスタＭ１をスイッチングするためには、スイッチングトランジスタＭ１のゲート容量を充放電する必要があるところ、クランプ回路１１４によってゲート電圧Ｖ_Ｇの振幅を制限することにより、充放電電流を低減することができ、制御回路１００の消費電力を低減できる。

過電圧保護コンパレータ１２２は、電源電圧Ｖ_ＣＣを所定のしきい値Ｖ_ＯＶＰ（たとえば２７．５Ｖ）と比較し、Ｖ_ＣＣ＞Ｖ_ＯＶＰのときアサート（ハイレベル）される過電圧保護（ＯＶＰ）信号Ｓ＿ＯＶＰを生成する。たとえばＯＶＰ信号Ｓ＿ＯＶＰがアサートされる状態が１００μｓ以上持続すると、制御回路１００は、スイッチングトランジスタＭ１のスイッチングを停止する。

出力端子Ｐ２に接続される負荷が重い、つまり出力電流が大きい過負荷状態では、出力電圧Ｖ_ＯＵＴが低下し、フィードバック電圧Ｖ_ＦＢが上昇する。過負荷保護コンパレータ１２６は、フィードバック電圧Ｖ_ＦＢをしきい値Ｖ_ＯＬＰと比較し、Ｖ_ＦＢ＞Ｖ_ＯＬＰのときアサート（ハイレベル）される過負荷保護（ＯＬＰ）信号Ｓ＿ＯＬＰを生成する。ＯＬＰ信号Ｓ＿ＯＬＰは、ある時定数（たとえば６４ｍｓ）を有するフィルタ１２８によってフィルタリングされる。ＯＶＰ信号Ｓ＿ＯＬＰがアサートされる状態が６４ｍｓ以上持続すると、ＦＢＯＬＰ＿ＯＨ信号がアサートされ、制御回路１００は、スイッチングトランジスタＭ１のスイッチングを停止する。その後、所定時間（たとえば５１２ｍｓ）が経過すると、制御回路１００はスイッチングトランジスタＭ１のスイッチングを再開する。

出力端子Ｐ２に接続される負荷が軽い、つまり出力電流が小さい軽負荷状態では、出力電圧Ｖ_ＯＵＴが上昇し、フィードバック電圧Ｖ_ＦＢが低下する。バーストコンパレータ１３０は、フィードバック電圧Ｖ_ＦＢをしきい値Ｖ_{ＢＵＲＳＴ}と比較し、Ｖ_ＦＢ＜Ｖ_{ＢＵＲＳＴ}のときアサート（ハイレベル）される軽負荷検出信号Ｓ＿ＢＵＲＳＴを生成する。軽負荷検出信号Ｓ＿ＢＵＲＳＴがアサートされると、制御回路１００は、スイッチングトランジスタＭ１のスイッチングを停止する。

入力電圧検出回路３１０は、ＤＣ／ＤＣコンバータ１０の入力電圧Ｖ_ＩＮの大きさを検出する。入力電圧検出回路３１０によって、インバータ１の使用環境が、ＡＣ１００Ｖ系かＡＣ２００Ｖ系かが判定される。入力電圧検出回路３１０は、ＡＣ１００Ｖ系において第１レベル（たとえばハイレベル）、ＡＣ２００Ｖ系において第２レベル（たとえばローレベル）となる入力電圧検出信号ＺＴ＿ＡＣＳＮＳ（以下、ＺＴ＿ＡＣＳＮＳ信号ともいう）を生成する。

本実施の形態において、入力電圧検出回路３１０は、ＺＴ端子の電圧Ｖ_ＺＴにもとづいて、入力電圧レベルを判定する。入力電圧検出回路３１０は、コンパレータ３１２、ダイオード３１４、抵抗３１８を備える。コンパレータ３１２は、抵抗３１８の両端の電圧を比較することにより、ＺＴ＿ＡＣＳＮＳを生成する。

なお、入力電圧検出回路３１０による入力電圧Ｖ_ＩＮの検出方法は特に限定されず、公知の技術を用いてもよい。たとえばＶＨ端子に入力される入力電圧Ｖ_ＩＮにもとづいて、そのレベルを判定してもよい。

図７は、パルス変調器１０２の具体的な構成を示す回路図である。パルス変調器１０２は、いわゆるピーク電流モードの変調器であり、セット信号生成部４００、リセット信号生成部４５０、ＳＲフリップフロップ４６０、ＡＮＤゲート４６２を備える。

リセット信号生成部４５０は、ＦＢ端子のフィードバック電圧Ｖ_ＦＢおよびＣＳ端子の検出電圧Ｖ_ＣＳにもとづいて、リセット信号Ｓ_ＲＳＴを生成する。フィードバック電圧Ｖ_ＦＢは、抵抗Ｒ_ＦＢ１、Ｒ_ＦＢ２によって分圧される。なお、抵抗Ｒ_ＦＢ１、Ｒ_ＦＢ２は省略してもよい。

ＣＳブランキング回路４５２は、検出電圧Ｖ_ＣＳのノイズを除去するために設けられる。具体的には、スイッチングトランジスタＭ１がオンした直後、所定のブランク期間の間、検出信号Ｖ_ＣＳをマスクする。ＣＳブランキング回路４５２は省略してもよい。

ＣＳコンパレータ４５４は、検出電圧Ｖ_ＣＳ’とフィードバック電圧Ｖ_ＦＢ’を比較し、Ｖ_ＣＳ＞Ｖ_ＦＢとなるとアサートされるリセット信号Ｓ_ＲＳＴを生成する。

セット信号生成部４００は、ＺＴ端子の電位Ｖ_ＺＴにもとづいて、セット信号Ｓ_ＳＥＴ’を生成する。セット信号生成部４００は、ボトム検出コンパレータ４０２、ＡＮＤゲート４０４、ＺＴブランキング回路４０６、ワンショット回路４０８、ボトムカウントコントローラ４１０、タイムアウト回路４１２、ＯＲゲート４１４、ＡＮＤゲート４１６を備える。

ボトム検出（ＺＴ）コンパレータ４０２は、電圧Ｖ_ＺＴを０Ｖ付近のしきい値電圧Ｖ_{ＴＨ＿ＢＯＴＴＯＭ}と比較し、Ｖ_ＺＴ＜Ｖ_{ＴＨ＿ＢＯＴＴＯＭ}のときにアサートされるボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴを生成する。しきい値電圧Ｖ_{ＴＨ＿ＢＯＴＴＯＭ}は１００ｍＶあるいは２００ｍＶ程度に設定してもよい

スイッチングトランジスタＭ１がオフした直後、電圧Ｖ_ＺＴは大きくスイングし、トランスＴ１にエネルギーが残留しているにもかかわらずボトムが誤検出される恐れがある。ボトムの誤検出を防止するために、ＡＮＤゲート４０４およびＺＴブランキング回路４０６が設けられる。ＺＴブランキング回路４０６は、スイッチング出力ＯＵＴがオンレベルからオフレベルに遷移すると、それから所定のブランク期間の間ローレベルとなり、その後ハイレベルとなるブランク信号ＺＴ＿ＢＬＡＮＫを生成する。ＡＮＤゲート４０４は、ボトム検出コンパレータ４０２からのボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴをブランク信号ＺＴ＿ＢＬＡＮＫによりマスクする。

ＡＮＤゲート４０４から出力されるボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴは、スイッチングトランジスタＭ１がオフした後、ＺＴ端子の電位Ｖ_ＺＴがボトムに低下するたびにアサートされる。
ボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴ’のパルス幅は非常に短い場合がある。後段の回路を確実に動作させるために、ワンショット回路４０８が設けられる。ワンショット回路４０８は、ボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴ’のパルス幅を、所定幅に安定化させる。

ボトムカウントコントローラ４１０は、ボトム検出コンパレータ４０２により生成されたボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされる回数（ボトム数）をカウントする。そしてボトム検出コンパレータ４０２は、ボトム数が設定値ＣＯＵＮＴ＿ＳＥＴに達すると、セット信号Ｓ_ＳＥＴをアサートする。

ボトム検出コンパレータ４０２には、入力電圧検出回路３１０からの入力電圧検出信号ＺＴ＿ＡＣＳＮＳが入力される。またボトム検出コンパレータ４０２は、スイッチングトランジスタＭ１がオンしてから、次にボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされるまでのＯＮ／ＯＦＦ時間を測定する。

ボトム検出コンパレータ４０２は、ＯＮ／ＯＦＦ時間および入力電圧検出信号ＺＴ＿ＡＣＳＮＳに応じて設定値ＣＯＵＮＴ＿ＳＥＴを切りかえる。

図８（ａ）、（ｂ）は、１００Ｖ系および２００Ｖ系における、ボトム数の設定値とＯＮ／ＯＦＦ時間の関係を示す図である。１００Ｖ系、２００Ｖ系において、ボトム数にはヒステリシスが設定されている。

図９は、ボトムカウントコントローラ４１０の構成例を示す回路図である。ボトムカウントコントローラ４１０は、ＯＮ／ＯＦＦ時間測定部４２０、ワンショット回路４２２、ステートマシン４２４、カウンタ４２６を備える。
ＯＮ／ＯＦＦ時間測定部４２０は、ＯＮ／ＯＦＦ時間を測定し、ＯＮ／ＯＦＦ時間を示す検出信号をステートマシン４２４に出力する。ステートマシン４２４には、ＺＴ＿ＡＣＳＮＳ信号が入力される。ステートマシン４２４は、ＺＴ＿ＡＣＳＮＳ信号およびＯＮ／ＯＦＦ時間にもとづいて、図８（ａ）、（ｂ）に示すように、ボトム数の設定値ＣＯＵＮＴ＿ＳＥＴを変化させる。

カウンタ４２６は、ボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされる回数をカウントし、設定値ＣＯＵＮＴ＿ＳＥＴに達すると、セット信号Ｓ_ＳＥＴをアサートする。

図７に戻る。タイムアウト回路４１２は、１回目のボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされてから、所定時間経過後にアサートされるタイムアウト信号ＴＩＭＥ＿ＯＵＴを生成する。タイムアウト信号ＴＩＭＥ＿ＯＵＴによって、スイッチングトランジスタＭ１のオフ期間の上限が規定される。

ＯＲゲート４１４は、ボトムカウントコントローラ４１０からのセット信号Ｓ_ＳＥＴと、タイムアウト信号ＴＩＭＥ＿ＯＵＴのうち、早くアサートされた一方を、セット信号Ｓ_ＳＥＴ’として出力する。

ＡＮＤゲート４１６は、軽負荷検出信号Ｓ＿ＢＵＲＳＴによって、ＯＲゲート４１４の出力をマスクする。これにより、軽負荷時にはセット信号Ｓ_ＳＥＴ’がアサートされなくなり、スイッチング周波数が低下し、軽負荷モードに移行する。

ＳＲフリップフロップ４６０は、そのセット端子にセット信号Ｓ_ＳＥＴ’を、そのリセット端子にリセット信号Ｓ_ＲＳＴを受ける。ＳＲフリップフロップ４６０の出力Ｑは、パルス信号Ｓ_ＰＷＭとなる。

ＡＮＤゲート４６２は、Ｓ＿ＯＶＰ信号（反転論理）、パルス信号Ｓ_ＰＷＭ、リセット信号Ｓ_ＲＳＴ、ＦＢＯＬＰ＿ＯＨの論理積ＳＰＷＭ’を、後段のドライバ１０４に出力する。

以上が制御回路１００の構成である。

この制御回路１００によれば、入力電圧Ｖ_ＩＮ、すなわち商用交流電圧Ｖ_ＡＣに応じて、ボトム数を適応的に変化させることにより、スイッチング周波数を一定に保つことができ、可聴ノイズを抑制することができる。

また、交流電圧Ｖ_ＡＣの範囲によらずに、スイッチング周波数の変動範囲を揃えることができる。これにより、待機電力の悪化などの問題を解決できる。

以上が制御回路１００の動作である。

続いて、ＤＣ／ＤＣコンバータ１０の用途を説明する。

ＤＣ／ＤＣコンバータ１０は、図１に示すインバータ（電源装置）１に好適に利用できる。そして、インバータ１は、ＡＣアダプタや電子機器の電源ブロックに好適に利用される。

図１０は、インバータ１を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。インバータ１は、筐体８０４内に実装される。インバータ１により生成された直流出力電圧Ｖ_ＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。

図１１（ａ）、（ｂ）は、インバータ１を備える電子機器９００を示す図である。図１１（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。インバータ１は、筐体８０４内に実装される。インバータ１により生成された直流出力電圧Ｖ_ＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

実施の形態では、シャントレギュレータ（誤差増幅器）２１２がトランスＴ１の２次側に設けられる場合を説明したが、この誤差増幅器は、１次側に設けてもよく、さらには制御回路１００に内蔵してもよい。

すでに説明したように、パルス変調器１０２は、ピーク電流モードではなく、平均電流モードであってもよい。

実施の形態で説明した回路は、各信号のアサートをハイレベル、ネゲートをローレベルに割り当てた正論理（ハイアクティブ）系で構成されるが、それらを負論理系で構成してもよいし、正論理系と負論理系を組み合わせて構成してもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

Ｐ１…入力端子、Ｐ２…出力端子、Ｃｏ１…第１出力キャパシタ、Ｃｏ２…第２出力キャパシタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｗ３…補助巻線、Ｍ１…スイッチングトランジスタ、ＲＳ…検出抵抗、１…インバータ、２…ヒューズ、Ｃｉ…入力キャパシタ、４…フィルタ、６…ダイオード整流回路、Ｃｓ…平滑キャパシタ、１０…ＤＣ／ＤＣコンバータ、１００…制御回路、２００…出力回路、２１０…フィードバック回路、２１２…シャントレギュレータ、２１４…フォトカプラ、１０２…パルス変調器、１０４…ドライバ、１０６…オシレータ、１１０…ショート検出回路、１１２…スターター回路、１１４…クランプ回路、１１６…レギュレータ、１１８…ＵＶＬＯ回路、１２２…過電圧保護コンパレータ、１２４…フィルタ、１２６…過負荷保護コンパレータ、１２８…フィルタ、１３０…バーストコンパレータ、３１０…入力電圧検出回路、３１２…コンパレータ、３１４…ダイオード、３１８…抵抗、４００…セット信号生成部、４０２…ボトム検出コンパレータ、４０４…ＡＮＤゲート、４０６…ＺＴブランキング回路、４０８…ワンショット回路、４１０…ボトムカウントコントローラ、４１２…タイムアウト回路、４１４…ＯＲゲート、４１６…ＡＮＤゲート、４２０…ＯＮ／ＯＦＦ時間測定部、４２２…ワンショット回路、４２４…ステートマシン、４２６…カウンタ、４５０…リセット信号生成部、４５２…ＣＳブランキング回路、４５４…ＣＳコンパレータ、４６０…ＳＲフリップフロップ、４６２…ＡＮＤゲート、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

Claims (9)

1. ＤＣ／ＤＣコンバータの制御回路であって、
   前記ＤＣ／ＤＣコンバータは、
   １次巻線、２次巻線および補助巻線を有するトランスと、
   トランスの１次巻線の電流経路上に設けられたスイッチングトランジスタと、
   前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
   を有しており、
   前記制御回路は、
   前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を受けるフィードバック端子と、
   前記検出抵抗に生ずる検出電圧を受ける電流検出端子と、
   前記補助巻線の一端の電圧が入力される補助端子と、
   前記補助巻線の一端の電圧、前記検出電圧および前記フィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
   前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
   を備え、
   前記パルス変調器は、
   前記フィードバック電圧および前記検出電圧に応じてアサートされるリセット信号を生成するリセット信号生成部と、
   前記補助端子の電圧に応じてアサートされるセット信号を生成するセット信号生成部と、
   を備え、前記セット信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記リセット信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
   前記セット信号生成部は、
   前記補助端子の電圧を、所定のしきい値電圧と比較し、前記補助端子の電圧が前記しきい値電圧とクロスするたびにアサートされるボトム検出信号を生成するボトム検出コンパレータと、
   前記パルス信号が前記スイッチングトランジスタのオンに対応するオンレベルに遷移してから前記ボトム検出信号が最初にアサートされるまでの時間をＯＮ／ＯＦＦ時間とするとき、当該ＯＮ／ＯＦＦ時間の長さを測定し、測定した前記ＯＮ／ＯＦＦ時間の長さと前記ＤＣ／ＤＣコンバータの入力電圧のレベルとにもとづいてカウント設定値を決定し、前記ボトム検出信号のアサートされる回数が、前記カウント設定値に達するたびに前記セット信号をアサートすることによって、前記入力電圧の変動および負荷の変動に応じた前記ＯＮ／ＯＦＦ時間の変動に対してスイッチング周波数の変動を抑制するボトムカウントコントローラと、
   を備えることを特徴とする制御回路。
2. 前記入力電圧のレベルごとに、前記ＯＮ／ＯＦＦ時間の長さと前記カウント設定値の関係が規定されていることを特徴とする請求項１に記載の制御回路。
3. 前記カウント設定値は、前記ＯＮ／ＯＦＦ時間の長さに対してヒステリシスを有することを特徴とする請求項２に記載の制御回路。
4. ボトム検出信号が最初にアサートされてから所定時間経過後にアサートされるタイムアウト信号を生成するタイムアウト回路をさらに備え、
   前記所定時間に応じて、前記スイッチングトランジスタのオフ時間の上限が規定されることを特徴とする請求項１から３のいずれかに記載の制御回路。
5. １次巻線、２次巻線および補助巻線を有するトランスと、
   前記トランスの１次巻線と接続されるスイッチングトランジスタと、
   アノードが前記２次巻線と接続される第１ダイオードと、
   一端が接地され、他端が前記第１ダイオードのカソードと接続された第１出力キャパシタと、
   アノードが前記補助巻線と接続される第２ダイオードと、
   一端が接地され、他端が前記第２ダイオードのカソードと接続された第２出力キャパシタと、
   前記第１出力キャパシタに生ずる出力電圧に応じたフィードバック電圧を生成するフィードバック回路と、
   前記フィードバック電圧を受け、前記スイッチングトランジスタをスイッチングする請求項１から４のいずれかに記載の制御回路と、
   を備えることを特徴とするＤＣ／ＤＣコンバータ。
6. 前記フィードバック回路は、
   前記出力電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、
   その１次側の発光素子が前記フィードバック信号によって制御されるフォトカプラと、
   を含み、前記フォトカプラの２次側の受光素子に生ずる信号が、前記フィードバック電圧として前記制御回路に供給されることを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
7. 商用交流電圧をフィルタリングするフィルタと、
   前記フィルタの出力電圧を全波整流するダイオード整流回路と、
   前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
   前記直流入力電圧を降圧し、負荷に供給する請求項５または６に記載のＤＣ／ＤＣコンバータと、
   を備えることを特徴とする電源装置。
8. 負荷と、
   商用交流電圧をフィルタリングするフィルタと、
   前記フィルタの出力電圧を全波整流するダイオード整流回路と、
   前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
   前記直流入力電圧を降圧し、前記負荷に供給する請求項５または６に記載のＤＣ／ＤＣコンバータと、
   を備えることを特徴とする電子機器。
9. 商用交流電圧をフィルタリングするフィルタと、
   前記フィルタの出力電圧を全波整流するダイオード整流回路と、
   前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
   前記直流入力電圧を降圧し、直流出力電圧を生成する請求項５または６に記載のＤＣ／ＤＣコンバータと、
   を備えることを特徴とする電源アダプタ。

Images