JP6036012B2 - 画像表示装置及び方法 - Google Patents

Description

本発明は、入力された画像データが有する階調数を低減させた上で表示デバイスに画像表示させる画像表示装置及び方法に関する。

表示デバイスによって表示可能な階調数とするため、例えば１０〜１２ビットの階調数を有する画像データを、４〜６ビットの階調数に低減させた上で表示デバイスに供給して画像表示させることがある。低階調の画像データを表示デバイスにそのまま表示すると階調特性が低下するので、見かけ上の階調数を増大させるために、誤差拡散、ディザ等の処理を行い、解像度を増大させるために画素ずらし等の処理が用いられる。

特開平４−１１３３０８号公報

階調数を改善し、解像度を増大させるための各種の処理を施すと、画質劣化が発生する場合がある。そこで、画質劣化の発生を抑えつつ、階調性、解像度を改善させることが望まれる。

本発明はこのような要望に対応するため、画素ずらしの手法を用い、画質劣化の発生を極力抑えつつ、見かけ上の解像度を増大させることができる画像表示装置及び方法を提供することを目的とする。

本発明は、上述した従来の技術の課題を解決するため、第１のフレーム周波数を有する第１の画像データと、前記第１のフレーム周波数を有し、かつ、前記第１の画像データの画素の位置を水平方向及び垂直方向にずらした第２の画像データとを生成する画像データ生成部と、前記第１及び第２の画像データを、前記第１のフレーム周波数の２倍である第２のフレーム周波数に変換する倍速変換部と、前記第２のフレーム周波数を有する前記第１及び第２の画像データに対して誤差拡散処理を施して、前記第１及び第２の画像データが有する第１のビット数を前記第１のビット数よりも小さい第２のビット数に変換する誤差拡散処理部と、前記第２のビット数に変換された前記第１及び第２の画像データにおける所定の上位ビットに対して所定のディザパターンよりなるディザを加算するディザ処理部と、前記ディザ処理部より出力された前記第１及び第２の画像データを交互に表示し、前記第１の画像データを表示した画像を出力する位置と前記第２の画像データを表示した画像を出力する位置とが互いに異なる位置となるように変位させるウォブリング機能を有する表示デバイスと、前記ディザ処理部より出力された前記第１の画像データを第１の位置に、前記ディザ処理部より出力された前記第２の画像データを前記第１の位置に対して水平方向及び垂直方向にずらした第２の位置に出力させるよう前記表示デバイスを駆動する表示デバイス駆動部とを備え、前記ディザ処理部は、複数種類のディザパターンを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、前記第２のフレーム周波数を有する前記第１及び第２の画像データにおける前記第１のフレーム周波数の１フレーム期間内で対となるフレームに対しては、前記複数種類のディザパターンのうちの同じ種類のディザパターンを選択することを特徴とする画像表示装置を提供する。

上記の画像表示装置において、前記ディザ処理部は、前記第２のビット数に変換された前記第１及び第２の画像データの前記上位ビットを除く下位ビットの値に対応して設定した複数のディザパターンをセットとし、複数のディザパターンセットを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、前記第１及び第２の画像データのフレーム番号に応じて選択したディザパターンセットのうちから、前記下位ビットの値に応じてディザパターンを選択することが好ましい。

上記の画像表示装置において、前記ディザ処理部は、前記第２のビット数に変換された前記第１及び第２の画像データにおける水平方向及び垂直方向それぞれ複数画素よりなる領域を、ディザを加算する領域とし、前記領域内のそれぞれの画素データにおける前記上位ビットに加算するディザよりなるパターンを前記ディザパターンとし、前記それぞれの画素データにおける前記下位ビットの値に応じて選択したディザパターンが示すディザを前記それぞれの画素データに加算することが好ましい。

また、本発明は、上述した従来の技術の課題を解決するため、第１のフレーム周波数を有する第１の画像データと、前記第１のフレーム周波数を有し、かつ、前記第１の画像データの画素の位置を水平方向及び垂直方向にずらした第２の画像データとを生成する生成ステップと、前記第１及び第２の画像データを、前記第１のフレーム周波数の２倍である第２のフレーム周波数に変換するフレーム周波数変換ステップと、前記第２のフレーム周波数を有する前記第１及び第２の画像データに対して誤差拡散処理を施して、前記第１及び第２の画像データが有する第１のビット数を前記第１のビット数よりも小さい第２のビット数に変換するビット数変換ステップと、前記第２のビット数に変換された前記第１及び第２の画像データにおける所定の上位ビットに対して所定のディザパターンよりなるディザを加算するディザ加算ステップと、ディザが加算された前記第１及び第２の画像データを交互に表示素子に表示し、前記表示素子に表示された前記第１の画像データを第１の位置に、前記表示素子に表示された前記第２の画像データを前記第１の位置に対して水平方向及び垂直方向にずらした第２の位置に表示させるよう、画像を出力する位置をウォブリングさせるウォブリングステップとを含み、前記ディザ加算ステップは、複数種類のディザパターンを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、前記第２のフレーム周波数を有する前記第１及び第２の画像データにおける前記第１のフレーム周波数の１フレーム期間内で対となるフレームに対しては、前記複数種類のディザパターンのうちの同じ種類のディザパターンを選択することを特徴とする画像表示方法を提供する。

上記の画像表示方法において、前記ディザ加算ステップは、前記第２のビット数に変換された前記第１及び第２の画像データの前記上位ビットを除く下位ビットの値に対応して設定した複数のディザパターンをセットとし、複数のディザパターンセットを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、前記第１及び第２の画像データのフレーム番号に応じて選択したディザパターンセットのうちから、前記下位ビットの値に応じてディザパターンを選択することが好ましい。

上記の画像表示方法において、前記ディザ加算ステップは、前記第２のビット数に変換された前記第１及び第２の画像データにおける水平方向及び垂直方向それぞれ複数画素よりなる領域を、ディザを加算する領域とし、前記領域内のそれぞれの画素データにおける前記上位ビットに加算するディザよりなるパターンを前記ディザパターンとし、前記それぞれの画素データにおける前記下位ビットの値に応じて選択したディザパターンが示すディザをそれぞれの前記画素データに加算することが好ましい。

本発明の画像表示装置及び方法によれば、画素ずらしの手法を用い表示デバイスに画像表示させる際に、画質劣化の発生を極力抑えつつ、見かけ上の解像度を増大させることができる。

本発明の画像表示装置の一実施形態を示すブロック図である。 画素の位置がずれた２つの画像データによるフレームを示す図である。 図１中の倍速変換部２ａ，２ｂによる倍速変換処理を説明するための図である。 図１中の階調変換部３の具体的な構成を示すブロック図である。 図４中の誤差拡散処理部３１による誤差拡散処理の概略を示す図である。 図４中の誤差拡散処理部３１の具体的な構成例を示すブロック図である。 図４中のディザ処理部３２の具体的な構成例を示すブロック図である。 図７中のタイミングジェネレータ３２５が生成するフレームカウンタ信号とＸカウンタ信号とＹカウンタ信号を説明するための図である。 図４中のディザ処理部３２が用いる複数のディザパターンセットの例を示す図である。 図４中のディザ処理部３２が倍速フレームに対して用いるディザパターンセットを示す図である。 図１中の表示デバイス５の具体的な構成例を示す図である。 図１１中のウォブリング素子５１９の具体的な構成例を示す斜視図である。

以下、本発明の画像表示装置及び方法の一実施形態について、添付図面を参照して説明する。

図１において、補間部１には画像データＤａが入力される。画像データＤａは例えば１２ビットである。補間部１は、画像データＤａを水平方法及び垂直方向に０．５画素ずつずらした画像データＤｂを生成する。補間部１は、画像データＤａを構成する複数の画素によって補間画素を生成することによって画像データＤｂを生成する。

画像データＤａによるフレームｆａが図２に示す実線で示す位置であるとすると、画像データＤｂによるフレームｆｂは水平方法及び垂直方向に０．５画素ずつずれた破線に示す位置となる。図２において、Ｐｘは画素である。図２では、簡略化のため、フレームｆａ，ｆｂが有する画素Ｐｘの数を実際よりも少なく図示している。

補間部１は、画像データＤａをそのまま倍速変換部２ａに供給し、生成した画像データＤｂを倍速変換部２ｂに供給する。

画像データＤａが４Ｋ２Ｋと称されるような高解像度の画像データの場合には、高解像度の画像データより図２のフレームｆａとフレームｆｂとの関係を有する画像データを抽出してもよい。この場合には、補間部１の代わりに、高解像度の画像データより画像データＤａ，Ｄｂを分離する分離部を設ければよい。

即ち、一実施形態の画像表示装置は、それぞれ第１のフレーム周波数を有し、第１の画像データ（画像データＤａ）と、第１の画像データの画素の位置を水平方向及び垂直方向にずらした第２の画像データ（画像データＤｂ）とを生成する画像データ生成部を有すればよい。補間部１または分離部は画像データ生成部の例である。

倍速変換部２ａは、入力された画像データＤａのフレーム周波数を２倍にする。画像データＤａのフレームが図３の（ａ）に示すようにフレームｆa1，ｆa2，ｆa3…であると、倍速変換部２ａの出力は、図３の（ｂ）に示すようにフレームｆa1，ｆa1，ｆa2，ｆa2，ｆa3，ｆa3…となる。

同様に、倍速変換部２ｂは、入力された画像データＤｂのフレーム周波数を２倍にする。画像データＤｂのフレームが図３の（ｃ）に示すようにフレームｆb1，ｆb2，ｆb3…であると、倍速変換部２ｂの出力は、図３の（ｄ）に示すようにフレームｆb1，ｆb1，ｆb2，ｆb2，ｆb3，ｆb3…となる。

このように、倍速変換部２ａ，２ｂは、第１及び第２の画像データ（画像データＤａ，Ｄｂ）を、第１のフレーム周波数の２倍である第２のフレーム周波数に変換する。

階調変換部３には、図３の（ｂ）に示す倍速変換された画像データと図３の（ｄ）に示す倍速変換された画像データとが入力される。階調変換部３は、図３の（ｅ）に示すように、図３の（ｂ）から前半のフレーム、図３の（ｄ）から後半のフレームを選択して、フレームｆa1，ｆb1，ｆa2，ｆb2，ｆa3，ｆb3…の画像データに対して後述する階調変換処理を施す。

図４に示すように、階調変換部３は、誤差拡散処理部３１とディザ処理部３２とを有する。誤差拡散処理部３１は、入力された１２ビットの画像データのそれぞれの画素において、画素データの下位ビットに所定の係数を乗じて周辺の画素に拡散させ、１２ビットより少ない画像データとして出力する。本実施形態では、誤差拡散処理部３１は、１２ビットの画像データを６ビットに変換する。

図５を用いて、誤差拡散処理部３１による誤差拡散処理の概略について説明する。画像データの画素Ｐｘのうち、ハッチングを付した注目画素をＰxiとする。注目画素Ｐxiの１ライン上方の注目画素Ｐxiと同じ水平位置の画素をＰxBとし、画素ＰxBの左隣の画素をＰxA、右隣の画素をＰxCとする。注目画素Ｐxiの左隣の画素をＰxDとする。

誤差拡散処理部３１は、画素ＰxA，ＰxB，ＰxC，ＰxDそれぞれの画素データの下位ビット（例えば下位４ビット）を誤差データとし、誤差データに図５の（ａ）に示すそれぞれの係数を乗じて、注目画素Ｐxiの画素データに加算する。階調変換部３は、画像データのそれぞれの画素Ｐｘを注目画素Ｐxiとして、図５の（ａ）の加算動作を繰り返す。

周辺画素からの誤差データが加算された注目画素Ｐxiは、注目画素Ｐxiの移動によって画素ＰxA，ＰxB，ＰxC，ＰxDに相当する画素となる。そして、誤差データに係数を乗じた値が新たな注目画素Ｐxiへと拡散されていく。

以上の処理を繰り返すことによって、誤差拡散処理部３１は、結果として、図５の（ｂ）に示すように、注目画素Ｐxiにおける下位ビットに図５の（ｂ）に示すそれぞれの係数を乗じた値を、画素ＰxA’，ＰxB’，ＰxC’，ＰxD’に拡散する。

図６を用いて、以上の誤差拡散処理を実行する誤差拡散処理部３１の具体的な構成例について説明する。図６において、記憶部3101は、画素ＰxA，ＰxB，ＰxC，ＰxDの画素データの下位ビットに乗じるそれぞれ係数ＣoA，ＣoB，ＣoC，ＣoDを記憶している。図５の（ａ）の例では、係数ＣoAは1/16、係数ＣoBは5/16、係数ＣoCは3/16、係数ＣoDは7/16である。

乗算器3102は、ビット抽出部3122より抽出された下位４ビットに係数ＣoDを乗じて加算器3118に供給する。乗算器3103は、ビット抽出部3122より抽出された下位４ビットを１クロック遅延器3109によって１クロック遅延させたデータに、係数ＣoCを乗じる。乗算器3103の出力は１クロック遅延器3106によって１クロック遅延されて、加算器3110へと供給される。

乗算器3104は、ビット抽出部3122より抽出された下位４ビットを１クロック遅延器3109によって１クロック遅延させたデータに、係数ＣoBを乗じる。乗算器3104の出力は１クロック遅延器3107によって１クロック遅延されて、加算器3112へと供給される。

乗算器3105は、ビット抽出部3122より抽出された下位４ビットを１クロック遅延器3109によって１クロック遅延させたデータに、係数ＣoAを乗じる。乗算器3105の出力は１クロック遅延器3108によって１クロック遅延されて、加算器3114へと供給される。

加算器3110は、１クロック遅延器3106の出力と０データとを加算し、１クロック遅延器3111は、加算器3110の出力を１クロック遅延させる。加算器3112は、１クロック遅延器3107の出力と１クロック遅延器3111の出力とを加算し、１クロック遅延器3113は、加算器3112の出力を１クロック遅延させる。

加算器3114は、１クロック遅延器3108の出力と１クロック遅延器3113の出力とを加算し、１クロック遅延器3115は、加算器3114の出力を１クロック遅延させる。リミッタ3116は、１クロック遅延器3115の出力の上限値を制限する。１ライン遅延器3117は、リミッタ3116の出力を１水平ライン分遅延させて、加算器3118に供給する。

加算器3118は、乗算器3102の出力と１ライン遅延器3117の出力とを加算し、１クロック遅延器3119は、加算器3118の出力を１クロック遅延させる。ビット抽出部3120は入力された１２ビットのうちの下位４ビットを破棄し、上位８ビットを加算器3121に供給する。加算器3121は、図３の（ｅ）に示すデータに相当する１２ビットのデータとビット抽出部3120からの上位８ビットのデータとを加算する。

ビット抽出部3122は、加算器3121に入力された１３ビットのうちの上位９ビットを加算器3123に供給し、下位４ビットを誤差値変換器3124，乗算器3102，１クロック遅延器3109に供給する。誤差値変換器3124は、入力された４ビットのデータが４ビットのデータがとる値の中央値以下であれば０を、中央値を越えれば１を出力する。

加算器3123は、ビット抽出部3122からの上位９ビットに誤差値変換器3124からの１または０を加算する。ビット抽出部3125は、加算器3123からのデータのうちの下位３ビットを破棄し、上位６ビットを誤差拡散処理部３１の出力データとして出力する。誤差拡散処理部３１より出力された６ビットのデータは、ディザ処理部３２に入力される。

図７を用いて、ディザ処理部３２の具体的構成及び動作について説明する。図７において、ビット抽出部３２１は、誤差拡散処理部３１より出力された６ビットのデータのうちの上位４ビットＨを１クロック遅延器３２２に供給し、下位２ビットＬをディザパターン読み出し部３２７に供給する。

タイミングジェネレータ３２５には、倍速変換部２ａ，２ｂによって倍速変換された画像データＤａ，Ｄｂの同期信号が入力される。タイミングジェネレータ３２５は、入力された同期信号に基づいてフレームカウンタ信号とＸカウンタ信号とＹカウンタ信号とを含むタイミング信号を生成する。

図８は、図２に示す画像データＤａによるフレームｆａが時間の進行に伴って順次移行する状態を示している。図８の手前側から奥側へとフレーム番号を１，２，３，４，５，…とする。このフレーム番号は、図３に示す倍速フレームｆa1，ｆa2，ｆa3…末尾の数と同じである。タイミングジェネレータ３２５は、フレーム番号を示すフレームカウンタ信号を発生する。

タイミングジェネレータ３２５は、図８に示すように、画素Ｐｘを水平方向（Ｘ方向）に画面左端部から０，１，２，３，０，１，２，３，０…と繰り返しカウントするＸカウンタ信号と、画素Ｐｘ（ライン）を垂直平方向（Ｙ方向）に画面上端部から０，１，２，３，０，１，２，３，０…と繰り返しカウントするＹカウンタ信号を発生する。

図２に示す画像データＤｂによるフレームｆｂの場合も同様に、タイミングジェネレータ３２５は、フレーム番号１，２，３，４，５，…を示すフレームカウンタ信号を発生する。このフレーム番号は、図３に示す倍速フレームｆb1，ｆb2，ｆb3…末尾の数と同じである。タイミングジェネレータ３２５は、フレームｆｂの場合も同様に、水平方向に０〜３を繰り返すＸカウンタ信号と、垂直平方向に０〜３を繰り返すＹカウンタ信号を発生する。

ディザパターン記憶部３２６は、図９に示すディザパターンセット１〜４それぞれのディザパターンを記憶している。下位２ビットのＬの値が００のときのディザパターンはディザパターンセット１〜４で共通であるため、ディザパターン記憶部３２６は、１３個のディザパターンを記憶している。

図８より分かるように、ディザ処理部３２は水平方向４画素、垂直方向４画素の１６画素の領域を、ディザを加算する領域としている。ディザパターン記憶部３２６は、水平方向４画素、垂直方向４画素の１６画素の領域よりなるディザをディザパターンとして記憶している。

ディザパターン読み出し部３２７には、ビット抽出部３２１で抽出した下位２ビットＬと、タイミングジェネレータ３２５で生成したフレームカウンタ信号，Ｘカウンタ信号，Ｙカウンタ信号とが入力される。

ディザパターン読み出し部３２７は、フレームカウンタ信号に応じて図９に示すディザパターンセット１〜４のいずれかを選択する。ディザパターン読み出し部３２７は、フレーム番号が１であればディザパターンセット１を選択し、フレーム番号が２であればディザパターンセット２を選択する。

ディザパターン読み出し部３２７は、フレーム番号が３であればディザパターンセット３を選択し、フレーム番号が４であればディザパターンセット４を選択する。ディザパターン読み出し部３２７は、フレーム番号が５であればディザパターンセット１を選択し、フレーム番号が６であればディザパターンセット２を選択する。

このように、ディザパターン読み出し部３２７は、ディザパターンセット１〜４を第１及び第２の画像データ（画像データＤａ，Ｄｂ）のフレーム番号に応じて巡回的に選択する。

ディザパターン読み出し部３２７は、それぞれの画素データの下位２ビットＬの値に応じて、選択したディザパターンセットのうちから１つのディザパターンを選択する。ディザパターン読み出し部３２７は選択した１つのディザパターンが示すディザの値“０”または“１”を発生する。

例を挙げて具体的に説明する。図８に示すフレーム番号が１のフレームの場合、ディザパターン読み出し部３２７は、図９に基づきディザパターンセット１を選択する。図８に太い実線で囲んだ１６画素の領域において、（Ｘ，Ｙ）が（０，０）の位置の画素データの下位２ビットＬの値が００であれば、ディザパターン読み出し部３２７は、ディザパターンセット１の下位２ビットＬの値００に対応したディザパターンを選択するので、ディザの値は“０”となる。

（Ｘ，Ｙ）が（０，０）の位置の画素データの下位２ビットＬの値が０１であれば、ディザパターン読み出し部３２７は、ディザパターンセット１の下位２ビットＬの値０１に対応したディザパターンを選択するので、ディザの値は“１”となる。（Ｘ，Ｙ）が（０，０）の位置の画素データの下位２ビットＬの値が１０の場合はディザの値は“１”となり、（Ｘ，Ｙ）が（０，０）の位置の画素データの下位２ビットＬの値が１１の場合はディザの値は“０”となる。

ディザパターン読み出し部３２７によって読み出されたディザパターンが示すそれぞれのディザの値は、１クロック遅延器３２８によって１クロック遅延されて、加算器３２３に供給される。加算器３２３は、１クロック遅延器３２２によって１クロック遅延された上位４ビットＨと１クロック遅延器３２８によって１クロック遅延されたディザの値とを加算する。１クロック遅延器３２４は、加算器３２３の出力を１クロック遅延して４ビットのデータとして出力する。

本実施形態においては、ディザパターン読み出し部３２７は、図１０に示すように、倍速フレームｆa1，ｆb1ではいずれもディザパターンセット１を用い、倍速フレームｆa2，ｆb2ではいずれもディザパターンセット２を用いる。ディザパターン読み出し部３２７は、倍速フレームｆa3，ｆb3ではいずれもディザパターンセット３を用い、倍速フレームｆa4，ｆb4ではいずれもディザパターンセット４を用いる。

倍速フレームｆa1，ｆb1，ｆa2，ｆb2，ｆa3，ｆb3…に対して、ディザパターンセットを１，２，３，４，１，２…と割り振ることも考えられるが、本実施形態では、図３の（ｅ）に示す画像データＤａ，Ｄｂの１フレーム期間内で対となる倍速フレームに対しては、図１０に示すように、同じディザパターンセットを用いることとする。

このように、ディザパターン読み出し部３２７は、第２のフレーム周波数を有する第１及び第２の画像データにおける第１のフレーム周波数の１フレーム期間内で対となるフレームに対しては、複数種類のディザパターンのうちの同じ種類のディザパターンを選択する。

本実施形態によれば、画質劣化、特に斜め方向の画質劣化を発生しにくくすることができるので好ましい。

図１に戻り、以上のようにして１２ビットのデータが４ビットへと階調変換処理を施されたデータは、表示デバイス駆動部４に入力される。表示デバイス駆動部４は、表示デバイス５を駆動する。表示デバイス５は、表示素子５１７と、画像ずらしを行うためのウォブリング素子５１９とを有する。表示素子５１７は一例として液晶表示素子である。

図１１を用いて、表示デバイス５の具体的な構成例について説明する。図１１は、表示デバイス５の一例として、投射型表示デバイスを示している。図１１において、光源ＬＳは、両口金タイプの放電灯５０１と、放電灯５０１から射出される光を光軸方向（Ｚ方向）に反射するリフレクタ５０２を有する。放電灯５０１としては、高圧水銀ランプ、メタルハライドランプ等の白色光を射出するものが用いられる。

リフレクタ５０２は、光軸を軸とした回転放物面の反射面を有し、放電灯５０１から射出された光を反射面で反射して光軸に平行な照明光として射出する。リフレクタ５０２は光軸を軸とした回転楕円面の反射面を有してもよい。その場合には、リフレクタ５０２の光の射出側に照明光をほぼ平行光とするレンズ系を設ける。

光源ＬＳから射出した光は、紫外線や赤外線をカットするコールドフィルタ５０３を透過して第１のレンズアレイ５０４に入射される。第１のレンズアレイ５０４は、反射型の液晶表示素子５１７ｂ，５１７ｇ，５１７ｒの表示領域と相似である矩形形状のレンズセルを水平方向（Ｘ方向）及び垂直方向（Ｙ方向）に複数配列したものである。液晶表示素子５１７ｂ，５１７ｇ，５１７ｒは図１における表示素子５１７に相当する。

第１のレンズアレイ５０４は、リフレクタ５０２が光束を射出する開口を空間的に分割するように構成されている。第１のレンズアレイ５０４から射出した照明光は第２のレンズアレイ５０５に入射される。第１及び第２のレンズアレイ５０４，５０５はフライアイレンズ、フライアイインテグレータとも称される。

第２のレンズアレイ５０５は第１のレンズアレイ５０４と同様の構成であり、液晶表示素子５１７ｂ，５１７ｇ，５１７ｒの表示領域と相似である矩形形状のレンズセルをＸ方向及びＹ方向に複数配列したものである。

第１のレンズアレイ５０４は、第１のレンズアレイ５０４における複数のレンズセルそれぞれに対応した第２のレンズアレイ５０５のレンズセルに照明光を入射させ、第２のレンズアレイ５０５上に第１のレンズアレイ５０４のレンズセルと同数の２次光源像を形成する。

第２のレンズアレイ５０５から射出した照明光は、偏光変換素子５０６に入射される。偏光変換素子５０６は、Ｐ偏光及びＳ偏光をランダムに含む不定偏光をＳ偏光に揃えて射出する。不定偏光をＰ偏光に揃えるようにしてもよい。

偏光変換素子５０６から射出したＳ偏光は、重ね合わせレンズ５０７に入射される。重ね合わせレンズ５０７は、第１のレンズアレイ５０４の各レンズセル５０４ａの像の中心を液晶表示素子５１７ｂ，５１７ｇ，５１７ｒの中心に一致させ、各レンズセル５０４ａの像を液晶表示素子５１７ｂ，５１７ｇ，５１７ｒの表示面上で重なり合った状態で結像させるように作用する。

Ｂ／ＲＧ分離クロスダイクロイックミラー５１０は、重ね合わせレンズ５０７から射出したＳ偏光を青色光と赤色・緑色光とに分離する。青色光はＢミラー５１１で光路が曲げられ、青色用フィールドレンズ５１４ｂ，青色用ワイヤグリッドＰＢＳ５１５ｂ，青色用波長板５１６ｂを通過し、青色用液晶表示素子５１７ｂに入射する。青色用液晶表示素子５１７ｂで変調され、反射したＰ偏光は青色用ワイヤグリッドＰＢＳ５１５ｂで反射して、クロスダイクロイックプリズム５１８へと向かう。

Ｂ／ＲＧ分離クロスダイクロイックミラー５１０で分離された赤色・緑色光はＲＧミラー５１２で光路が曲げられる。ＲＧダイクロイックミラー５１３は、赤色・緑色光を赤色光と緑色光とに分離する。

赤色光は、赤色用フィールドレンズ５１４ｒ，赤色用ワイヤグリッドＰＢＳ５１５ｒ，赤色用波長板５１６ｒを通過し、赤色用液晶表示素子５１７ｒに入射する。赤色用液晶表示素子５１７ｒで変調され、反射したＰ偏光は赤色用ワイヤグリッドＰＢＳ５１５ｒで反射して、クロスダイクロイックプリズム５１８へと向かう。

緑色光は、緑色用フィールドレンズ５１４ｇ，緑色用ワイヤグリッドＰＢＳ５１５ｇ，緑色用波長板５１６ｇを通過し、緑色用液晶表示素子５１７ｇに入射する。緑色用液晶表示素子５１７ｇで変調され、反射したＰ偏光は緑色用ワイヤグリッドＰＢＳ５１５ｇで反射して、クロスダイクロイックプリズム５１８へと向かう。

クロスダイクロイックプリズム５１８は、入射された赤色光，青色光，緑色光を合成する。

クロスダイクロイックプリズム５１８から射出した合成光は、ウォブリング素子５１９に入射される。ウォブリング素子５１９の具体的構成及び動作については後述する。

投射レンズ５２０は、ウォブリング素子５１９を透過した合成光を図示していないスクリーン上に投射する。赤色用，青色用，緑色用の液晶表示素子５１７ｂ，５１７ｇ，５１７ｒは、入射された赤色光，青色光，緑色光それぞれを映像信号の赤色成分，青色成分，緑色成分に応じて変調するので、スクリーン上には映像信号に応じた投射画像が表示される。

図１２を用いて、ウォブリング素子５１９の具体的構成及び動作について説明する。図１２に示すように、ウォブリング素子５１９は、液晶フィルタ5191と単結晶の水晶板5192とを貼り合わせた２層構造とされている。液晶フィルタ5191にウォブリング駆動電圧Ｖwo（図１１に図示）を印加しない状態では、ウォブリング素子５１９に入射した光はそのまま直進して、第１の位置である位置Ｐ１へと射出する。

液晶フィルタ5191にウォブリング駆動電圧Ｖwoを印加すると、ウォブリング素子５１９に入射した光は進行方向が曲げられて、第２の位置である位置Ｐ２へと射出する。

なお、ウォブリング素子５１９に入射した光がＰ偏光のとき、位置Ｐ１へと射出する光はＰ偏光、位置Ｐ２へと射出する光はＳ偏光となる。

液晶フィルタ5191にウォブリング駆動電圧Ｖwoを印加しない状態では、図２の実線で示す位置に投射画像が表示（出力）され、液晶フィルタ5191にウォブリング駆動電圧Ｖwoを印加した状態では、図２の破線で示す位置に投射画像が表示（出力）される。図２に示すように、ウォブリング駆動電圧Ｖwoを印加しない状態と印加した状態とで、投射画像の画素Ｐｘは水平方向及び垂直方向にそれぞれ０．５画素だけシフトされる。

例えば１倍速フレーム毎に、液晶フィルタ5191にウォブリング駆動電圧Ｖwoを印加しない状態と印加する状態とを切り換えれば、図２の実線で示す投射画像と破線で示す投射画像とが交互に切り換わることになる。

ウォブリング素子５１９にウォブリング駆動電圧Ｖwoを印加したとき入射光がどの程度シフトされるかは、ウォブリング素子５１９の構成によって決まる。ウォブリング駆動電圧Ｖwoを印加しない状態と印加した状態とで、投射画像が水平方向及び垂直方向にそれぞれ０．５画素だけシフトさせるよう、ウォブリング素子５１９を構成しておく。

本実施形態においては、ウォブリング素子５１９によって画素ずらしを行うことによって、解像度をルート２倍に増大させることができる。本実施形態によれば、画像データＤａが有する階調数を低減させて表示デバイス５に画像表示させる際に、画質劣化の発生を極力抑えつつ、見かけ上の解像度を増大させることができる。

本発明は以上説明した本実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。本実施形態では、水平方向及び垂直方向に複数の画素をマトリクス状に配列した表示素子として、液晶表示素子５１７ｂ，５１７ｇ，５１７ｒとしたが、液晶表示素子に限定されない。

本実施形態では、投射型画像表示装置としたが、直視型の画像表示装置であってもよい。但し、投射型画像表示装置は、ウォブリング機能を搭載するのに好適である。画像表示装置を投射型画像表示装置とする場合、図１１の構成は単なる例であり、投射型画像表示装置の構成は任意である。

１ 補間部（画像データ生成部）
２ａ，２ｂ 倍速変換部
３ 階調変換部
４ 表示デバイス駆動部
５ 表示デバイス
３１ 誤差拡散処理部
３２ ディザ処理部
５１７，５１７ｂ，５１７ｇ，５１７ｒ 表示素子（液晶表示素子）
５１９ ウォブリング素子

Claims (6)

1. 第１のフレーム周波数を有する第１の画像データと、前記第１のフレーム周波数を有し、かつ、前記第１の画像データの画素の位置を水平方向及び垂直方向にずらした第２の画像データとを生成する画像データ生成部と、
   前記第１及び第２の画像データを、前記第１のフレーム周波数の２倍である第２のフレーム周波数に変換する倍速変換部と、
   前記第２のフレーム周波数を有する前記第１及び第２の画像データに対して誤差拡散処理を施して、前記第１及び第２の画像データが有する第１のビット数を前記第１のビット数よりも小さい第２のビット数に変換する誤差拡散処理部と、
   前記第２のビット数に変換された前記第１及び第２の画像データにおける所定の上位ビットに対して所定のディザパターンよりなるディザを加算するディザ処理部と、
   前記ディザ処理部より出力された前記第１及び第２の画像データを交互に表示し、前記第１の画像データを表示した画像を出力する位置と前記第２の画像データを表示した画像を出力する位置とが互いに異なる位置となるように変位させるウォブリング機能を有する表示デバイスと、
   前記ディザ処理部より出力された前記第１の画像データを第１の位置に、前記ディザ処理部より出力された前記第２の画像データを前記第１の位置に対して水平方向及び垂直方向にずらした第２の位置に出力させるよう前記表示デバイスを駆動する表示デバイス駆動部と、
   を備え、
   前記ディザ処理部は、
   複数種類のディザパターンを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、
   前記第２のフレーム周波数を有する前記第１及び第２の画像データにおける前記第１のフレーム周波数の１フレーム期間内で対となるフレームに対しては、前記複数種類のディザパターンのうちの同じ種類のディザパターンを選択する
   ことを特徴とする画像表示装置。
2. 前記ディザ処理部は、
   前記第２のビット数に変換された前記第１及び第２の画像データの前記上位ビットを除く下位ビットの値に対応して設定した複数のディザパターンをセットとし、複数のディザパターンセットを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、
   前記第１及び第２の画像データのフレーム番号に応じて選択したディザパターンセットのうちから、前記下位ビットの値に応じてディザパターンを選択する
   ことを特徴とする請求項１に記載の画像表示装置。
3. 前記ディザ処理部は、
   前記第２のビット数に変換された前記第１及び第２の画像データにおける水平方向及び垂直方向それぞれ複数画素よりなる領域を、ディザを加算する領域とし、前記領域内のそれぞれの画素データにおける前記上位ビットに加算するディザよりなるパターンを前記ディザパターンとし、
   前記それぞれの画素データにおける前記下位ビットの値に応じて選択したディザパターンが示すディザを前記それぞれの画素データに加算する
   ことを特徴とする請求項２に記載の画像表示装置。
4. 第１のフレーム周波数を有する第１の画像データと、前記第１のフレーム周波数を有し、かつ、前記第１の画像データの画素の位置を水平方向及び垂直方向にずらした第２の画像データとを生成する生成ステップと、
   前記第１及び第２の画像データを、前記第１のフレーム周波数の２倍である第２のフレーム周波数に変換するフレーム周波数変換ステップと、
   前記第２のフレーム周波数を有する前記第１及び第２の画像データに対して誤差拡散処理を施して、前記第１及び第２の画像データが有する第１のビット数を前記第１のビット数よりも小さい第２のビット数に変換するビット数変換ステップと、
   前記第２のビット数に変換された前記第１及び第２の画像データにおける所定の上位ビットに対して所定のディザパターンよりなるディザを加算するディザ加算ステップと、
   ディザが加算された前記第１及び第２の画像データを交互に表示素子に表示し、
   前記表示素子に表示された前記第１の画像データを第１の位置に、前記表示素子に表示された前記第２の画像データを前記第１の位置に対して水平方向及び垂直方向にずらした第２の位置に表示させるよう、画像を出力する位置をウォブリングさせるウォブリングステップと、
   を含み、
   前記ディザ加算ステップは、
   複数種類のディザパターンを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、
   前記第２のフレーム周波数を有する前記第１及び第２の画像データにおける前記第１のフレーム周波数の１フレーム期間内で対となるフレームに対しては、前記複数種類のディザパターンのうちの同じ種類のディザパターンを選択する
   ことを特徴とする画像表示方法。
5. 前記ディザ加算ステップは、
   前記第２のビット数に変換された前記第１及び第２の画像データの前記上位ビットを除く下位ビットの値に対応して設定した複数のディザパターンをセットとし、複数のディザパターンセットを前記第１及び第２の画像データのフレーム番号に応じて巡回的に選択し、
   前記第１及び第２の画像データのフレーム番号に応じて選択したディザパターンセットのうちから、前記下位ビットの値に応じてディザパターンを選択する
   ことを特徴とする請求項４に記載の画像表示方法。
6. 前記ディザ加算ステップは、
   前記第２のビット数に変換された前記第１及び第２の画像データにおける水平方向及び垂直方向それぞれ複数画素よりなる領域を、ディザを加算する領域とし、前記領域内のそれぞれの画素データにおける前記上位ビットに加算するディザよりなるパターンを前記ディザパターンとし、
   前記それぞれの画素データにおける前記下位ビットの値に応じて選択したディザパターンが示すディザをそれぞれの前記画素データに加算する
   ことを特徴とする請求項５に記載の画像表示方法。

Images