Nothing Special   »   [go: up one dir, main page]

JP6026009B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6026009B2
JP6026009B2 JP2015546166A JP2015546166A JP6026009B2 JP 6026009 B2 JP6026009 B2 JP 6026009B2 JP 2015546166 A JP2015546166 A JP 2015546166A JP 2015546166 A JP2015546166 A JP 2015546166A JP 6026009 B2 JP6026009 B2 JP 6026009B2
Authority
JP
Japan
Prior art keywords
common connection
semiconductor module
connection portion
lead frame
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015546166A
Other languages
English (en)
Other versions
JPWO2015068196A1 (ja
Inventor
佑 川野
佑 川野
昭彦 森
昭彦 森
浅尾　淑人
淑人 浅尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6026009B2 publication Critical patent/JP6026009B2/ja
Publication of JPWO2015068196A1 publication Critical patent/JPWO2015068196A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、リードフレーム上に複数の半導体素子が搭載された半導体モジュールに関するものである。
従来、スイッチング素子等の半導体素子を含む複数の電子部品をリードフレーム上に搭載し、それらをモールド樹脂で封止した半導体モジュールが知られている。リードフレームは、１枚の金属板材をプレス加工、エッチング加工、またはカット加工することにより製造される。
このため、リードフレームの各部位、すなわち半導体チップを搭載する座面や外部部品と接続するための端子は、互い重なることなく張り巡らされている。また、リードフレームの外周部の不要部分は、モールド部を成型した後、切除される。
このような半導体モジュールにおいては、リードフレームの有効利用やモジュールサイズの小型化が求められており、そのための工夫がなされている。例えば特許文献１に提示された半導体モジュールでは、複数の端子を一体化して端子の数を削減することにより装置の小型化を図っている。
また、この特許文献１では、インバータ入力端子同士の接続、あるいは、インバータグランド端子同士の接続をパワー配線基板にて行っている。このように、端子同士の接続を半導体モジュールの外部で行うようにすると、端子同士を接続するための配線を半導体モジュールに内蔵する必要がなくなり、モジュールを小型化することができる。
また、特許文献２では、リードフレームの切除される部分であるガイドフレームを適切に配置することにより、その一部を切除せずに配線部として利用するようにしたパワーモジュールが提示されている。これにより、リードフレームの材料歩留まりを向上させ、さらに各リードフレームの歪みを抑制している。
特開２０１１−２５０４９１号公報 特開２０１３−１２５２５号公報
しかしながら、特許文献１に提示された半導体モジュールでは、複数の端子を一体化して端子の数を削減しているが、未だ同電位レベルの端子が複数存在しており、さらなる小型化の余地があると考えられる。また、半導体モジュールから延出された端子同士をパワー基板で接続するためには、それらの端子をパワー基板まで延ばす必要がある。
パワー基板は、通常、複数の端子間の接続に用いられたり、他の半導体モジュールと共用されたりする。このため、パワー基板に接続される端子は、比較的長く形成する必要があり、結果的にリードフレームの大型化や廃棄部分の増加を招くことになる。
また、特許文献２では、従来切除されていたガイドフレームの一部を有効利用し、廃棄部分を削減しているが、半導体モジュールの小型化が可能なものではない。むしろ、ガイドフレームを有効利用した配線部をモールド部の内部に収容しているため、モールド部の大型化が懸念される。
本発明は、上記のような課題を解決するためになされたものであり、リードフレームの有効利用を図るとともに、モジュールサイズを小型化することが可能な半導体モジュールを提供することを目的とする。
本発明に係る半導体モジュールは、電気的に独立した複数の座面を有するリードフレームと、座面上に搭載された複数の半導体素子を含む複数の電子部品と、リードフレームおよび電子部品を一体化したモールド部とを備え、複数の電子部品により複数の回路が構成され、モールド部の外部へ延出されたリードフレームの一部により各回路と外部部品とを接続する複数の端子が構成される半導体モジュールであって、各回路における同電位の端子の少なくとも一組をモールド部の外部で接続する共通接続部を有し、共通接続部は、各回路の電源線、またはグランド線、またはその他の配線の共通配線であり、且つ該共通配線の端子である。
本発明に係る半導体モジュールは、各回路における同電位の端子をモールド部の外部で接続する共通接続部を備えたことにより、リードフレームの有効利用が図られるとともに、モジュールサイズを小型化することが可能である。
この発明の上記以外の目的、特徴、観点および効果は、図面を参照する以下のこの発明の詳細な説明から、さらに明らかになるであろう。
本発明の実施の形態１に係る半導体モジュールを用いたパワーステアリング装置の全体回路図である。 本発明の実施の形態１に係る半導体モジュールの半完成品を示す平面透視図である。 本発明の実施の形態２に係る半導体モジュールの半完成品を示す平面透視図である。 本発明の実施の形態３に係る半導体モジュールの半完成品を示す平面透視図である。 本発明の実施の形態３に係る半導体モジュールを示す斜視図である。 本発明の実施の形態４に係る半導体モジュールを用いたパワーステアリング装置の全体回路図である。 本発明の実施の形態４に係る半導体モジュールの半完成品を示す平面透視図である。 本発明の実施の形態５に係る半導体モジュールを示す斜視図である。 比較例である従来の半導体モジュールを示す斜視図である。
実施の形態１．
以下、本発明の実施の形態１に係る半導体モジュールについて、図面に基づいて説明する。図１は、本実施の形態１に係る半導体モジュールを用いたパワーステアリング装置の全体回路図、図２は、本実施の形態１に係る半導体モジュールの半完成品を透視した平面図である。なお、図２中、図１と同一または相当部分には同一符号を付している。
図１に示すように、パワーステアリング装置は、三相の永久磁石モータであるモータ１００と制御ユニット２００から構成され、これらは一体化されている。制御ユニット２００は、モータ巻線に電力を供給するインバータ回路２と、インバータ回路２へ電源を供給する電源部と、ＣＰＵ３１およびその周辺回路を含む制御基板３を備えている。インバータ回路２は、本実施の形態１に係る半導体モジュール１として単一部品で構成される。
パワーステアリング装置の制御ユニット２００について、図１を用いて説明する。電源部は、電源線を接続または遮断するリレー４、ノイズ抑制のためのコイル５、およびコンデンサ６、７から構成されている。電源部の電力は、蓄電装置であるバッテリ８から供給される。
インバータ回路２は、上アームのスイッチング素子２１と下アームのスイッチング素子２２を、モータ１００の三相（Ｕ相、Ｖ相、Ｗ相）の巻線に対応してそれぞれ３組、計６個備えている。さらに、モータ１００への電力供給を接続、遮断するリレーの役目をするスイッチング素子２３が、各相にそれぞれ配置されている。
制御基板３のＣＰＵ３１には、車速センサ９およびトルクセンサ１０から信号が入力され、また、回転センサインターフェース３３を介して回転センサ１１から信号が入力される。さらに、電流モニタインターフェース３４を介して電流モニタ（図示省略）から信号が入力される。
また、ＣＰＵ３１は、ハンドルアシスト量を演算し、プリドライバ３２を介してインバータ回路２へ出力する。インバータ回路２の各スイッチング素子の端子であるターミナルは、プリドライバ３２を介してＣＰＵ３１と接続され、各スイッチング素子はＣＰＵ３１により制御される。図１において、Ｇｈ、Ｇｌ、Ｇｍはそれぞれ、スイッチング素子２１ｕ、２２ｕ、２３ｗの制御信号用ターミナルを示している。
上下アームのスイッチング素子２１、２２の間には、電圧モニタ用ターミナルＭｍを３個有している。また、電流検出用のシャント抵抗２４の上流には、モニタ用ターミナルＳｈを有している。これらのターミナルは、例えば電流モニタインターフェース３４を介してＣＰＵ３１と接続される。また、各相巻線に対応するモータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗは、モータ１００と接続される。
次に、本実施の形態１に係る半導体モジュール１の構成について、図２を用いて説明する。銅または鉄を含む合金材料からなるリードフレーム２５は、電気的に独立した複数の座面（以下、ダイパッド）を有している。ダイパッド上には、導電性接合材を介して複数の半導体素子およびその他の電子部品が搭載される。例えば、図２では、ダイパッド２５ａ上にスイッチング素子２１ｗが搭載されている。
ダイパッド上に搭載されるスイッチング素子２１、２２、２３として、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。なお、図２において、リードフレーム２５は複数のダイパッドおよびターミナルを有しており、また、複数の電子部品が存在するが、煩雑化を避けるため一部にのみ符号を付している。
リードフレーム２５は、１枚の金属板材をプレス加工、エッチング加工、またはカット加工することにより製造され、それぞれの部位が互い重なることなく張り巡らされている。なお、プレス加工は量産性が高く、エッチング加工は納期が短く、カット加工は低コストであるという利点を有する。
リードフレーム２５の上方を橋渡しするように配置されるビーム２８ａ、２８ｂ、２８ｃ（総称してビーム２８）は、銅または鉄系材料からなり、半導体素子間、リードフレーム間、または半導体素子とリードフレーム間を接続する。
また、外部部品と接続されるターミナル（Ｍｖ、Ｍｕ、Ｍｗ、Ｍｍ、Ｇｈ、Ｇｍ、Ｇｌ）は、図２において、下方向へ延出されている。これらのターミナルは、ワイヤボンド２７によりリードフレーム２５または半導体素子と接続される。
これらのリードフレーム２５、スイッチング素子２１、２２、２３およびその他の電子部品、ワイヤボンド２７およびビーム２８は、エポキシ系樹脂からなるモールド樹脂により封止され一体化される。図２において破線Ａは、本実施の形態１における半導体モジュール１のモールド部の領域を示している。
破線Ａで示す領域にモールド部を成型した後、図２中斜線で示す不要なリードフレーム２５ｃをカットすることにより、半導体モジュール１が完成する。なお、エポキシ系樹脂からなるモールド樹脂で各部位を覆う方法の他に、モールド樹脂で形成した外枠の中をシリコン樹脂で埋める方法もあり、どちらを採用してもよい。
このように、半導体モジュール１は、複数の半導体素子およびその他の電子部品により構成される複数のサーキット回路をモールド部に内蔵している。また、リードフレーム２５の一部はモールド部の外部へ延出され、各回路と外部部品を接続する複数のターミナルを構成している。
さらに、半導体モジュール１は、これら複数のターミナルのうち、各回路における同電位のターミナルの少なくとも一組をモールド部の外部で接続する共通接続部２６を有している。共通接続部２６は、各回路の電源線、またはグランド線、またはその他の配線の共通配線であり、且つ、その共通配線のターミナルである。なお、共通接続部２６の効果をより大きくするためには、各回路における同電位の全てのターミナルを共通接続部２６で接続することが望ましい。
図１に示すインバータ回路２において、どのターミナルを共通接続部２６に接続するかは、種々の構成が考えられる。本実施の形態１では、シャント抵抗２４の上流である、下アームのスイッチング素子２２ｕ、２２ｖ、２２ｗのソースのターミナルを選定している。
共通接続部２６は、図２に示すように、外枠のリードフレーム２５ｂからなり、前述の加工方法によりリードフレーム２５の一部として製造される。モールド部は、図２中、破線Ａで示されるように、平面視において矩形に成型されており、共通接続部２６は、モールド部の一つの辺に沿って配置される。モールド部が平面視において長方形に成型されている場合には、共通接続部２６をモールド部の長辺に沿って配置することが望ましい。
また、本実施の形態１では、共通接続部２６は、その他のターミナル（Ｍｖ、Ｍｕ、Ｍｗ、Ｍｍ、Ｇｈ、Ｇｍ、Ｇｌ）と異なる辺から延出されているが、同じ辺から延出しても良い。また、共通接続部２６は、ダイパッドの半導体素子が搭載される面と直交する方向に曲げることもできる。その場合、半導体素子が搭載される面の側に曲げるか、半導体素子が搭載される面の反対側に曲げるかは、適宜決定すれば良い。
本実施の形態１における共通接続部２６について、ｗ相系統のスイッチング素子２１ｗ、２２ｗ、２３ｗを例に挙げて説明する。図２に示すように、スイッチング素子２１ｗのドレインには、ビーム２８ｂ、ダイパッド２５ａを介して、電源ターミナルＶｄから電源線が接続されている。
スイッチング素子２１ｗのゲートは、ターミナルＧｈへワイヤボンドで接続され、ソースはスイッチング素子２２ｗのドレインへビーム２８ａで接続されている。スイッチング素子２２ｗのソースは、ビーム２８ｃを介して外枠のリードフレーム２５ｂすなわち共通接続部２６へ接続されている。また、グランドターミナルＧｎｄも、シャント抵抗２４およびビームを介して共通接続部２６に接続されている。
このように、シャント抵抗２４の上流の回路部は、各モータ相巻線に対応するインバータ回路からモールド部の外へ延出され、リードフレーム２５ｂからなる共通接続部２６で一体化されている。また、シャント抵抗２４の下流の配線に接続されるターミナルは、モールド部の外部に櫛状に延出されている。
本実施の形態１の比較例として、従来の半導体モジュールのモールド部の領域を、図２中、一点鎖線Ｂで示している。従来の半導体モジュールは、破線Ａで示す領域に加えて、一点鎖線Ｂに示す領域まで、すなわち、図２中下方向へ延出されているターミナル以外の全部位が、モールド部で覆われていた。
以上のように、本実施の形態１によれば、各回路における同電位のターミナルを接続する共通接続部２６を、モールド部の外部に配置することにより、半導体モジュール１を小型化することが可能となる。共通接続部２６は、従来の半導体モジュールにおいてモールド部の内部に配置されていたリードフレーム２５の一部であるため、従来よりもモールド部が小型化され、モールド樹脂の量の低減および材料コストの低減が図られる。
さらに、共通接続部２６は、従来と同様のリードフレーム２５の加工方法によって形成することができるため、製造コストの上昇や作業工程の煩雑化を招くことなく、リードフレーム２５の金属材料の有効利用が図られる。
また、共通接続部２６を外枠のリードフレーム２５ｂの一部から構成することにより、リードフレーム２５に半導体素子を搭載し、ビーム２８、ワイヤボンド２７を接続した後、モールド成形する際のワークの位置決め、あるいは移動の保持部として利用することができる。さらに、共通接続部２６はターミナルを兼ねているため、半導体モジュール１が完成し、装置に組み付ける際の電気的および機械的接続部として利用することができる。
また、モールド部が平面視において長方形に成型されている場合、共通接続部２６をモールド部の長辺に沿って配置することにより、半導体モジュール１の剛性が向上し、反りを抑制する効果を奏する。さらに、共通接続部２６は、他のターミナルと異なる辺から延出されているので、他のターミナルを外部部品と接続する際の妨げにならない。
さらに、本実施の形態１では、グランド線を共通接続部２６に接続しモールド部の外部に配置しているため、事故等により共通接続部２６が制御ユニット２００の筐体とショートした際に、異常な電流が流れるのを防止することができる。また、共通接続部２６を採用することにより、グランド線上の接続箇所を減らすことができるため、インピーダンスが低減されノイズが低減する。
実施の形態２．
図３は、本発明の実施の形態２に係る半導体モジュールの半完成状態を示す平面透視図である。なお、図３中、図１と同一または相当部分には同一符号を付している。本実施の形態２に係る半導体モジュール１Ａは、図１に示すパワーステアリング装置の全体回路図におけるインバータ回路２を構成するものである。
本実施の形態２に係るパワーステアリング装置の回路構成については、上記実施の形態１と同様であるので説明を省略する。また、図３において、破線Ａは、本実施の形態２における半導体モジュール１Ａのモールド部の領域を示し、一点鎖線Ｂは、比較例である従来の半導体モジュールのモールド部の領域を示している。
本実施の形態２に係る半導体モジュール１Ａは、図１の回路図における電源線および電源ターミナルＶｄを外枠のリードフレーム２５ｂで接続した共通接続部２６ａを備えている。図３に示すように、スイッチング素子２１ｕのドレインは、電源ターミナルＶｄおよび共通接続部２６ａに接続される。同様に、スイッチング素子２１ｖ、２１ｗのドレインも、電源ターミナルＶｄおよび共通接続部２６ａに接続される。
モールド部の外部に配置された共通接続部２６ａは、電源線を一本化した共通配線であるとともに、電源ターミナルＶｄとして利用することができる。共通接続部２６ａは、平面視において矩形に成型されたモールド部の一辺に沿って配置される。また、共通接続部２６ａは、その他のターミナル（Ｍｖ、Ｍｕ、Ｍｗ、Ｍｍ、Ｇｈ、Ｇｍ、Ｇｌ）と異なる辺から延出される。
本実施の形態２によれば、スイッチング素子２１ｕ、２１ｖ、２１ｗのドレインを電源線および電源ターミナルＶｄと接続する共通接続部２６ａをモールド部の外部に配置することにより、半導体モジュール１Ａを小型化することが可能となり、上記実施の形態１と同様の効果が得られる。また、共通接続部２６ａを採用することにより、電源線上の接続箇所を減らすことができるため、インピーダンスが低減され損失が低減する。
さらに、共通接続部２６ａは、チップ部品であるスイッチング素子２１ｕ、２１ｖ、２１ｗが接続されたターミナルをモールド部の外部で接続し、共通配線をなすように構成されているので、放熱性能が向上し、チップ部品からの発熱の均一化が図られる。
実施の形態３．
図４は、本発明の実施の形態３に係る半導体モジュールの半完成状態を示す平面透視図、図５は、本実施の形態３に係る半導体モジュールを示す斜視図である。なお、図４中、図１と同一または相当部分には同一符号を付している。本実施の形態３に係る半導体モジュール１Ｂは、図１に示すパワーステアリング装置の全体回路図におけるインバータ回路２を構成するものである。
本実施の形態３に係るパワーステアリング装置の回路構成については、上記実施の形態１と同様であるので説明を省略する。また、図４において、破線Ａは、本実施の形態３における半導体モジュール１Ｂのモールド部の領域を示している。
本実施の形態３に係る半導体モジュール１Ｂの共通接続部２６ｂは、上記実施の形態２と同様に、図１の回路図における電源線および電源ターミナルＶｄを外枠のリードフレーム２５ｂで接続したものである。
ただし、本実施の形態３では、モータ１００に接続されるモータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗと電源ターミナルＶｄである共通接続部２６ｂを、平面視において矩形に成型されたモールド部の同じ辺から延出したものである。
ｕ相系統を例に挙げて説明すると、ｕ相のスイッチング素子２１ｕ、２２ｕ、２３ｕは、図４に示すように配置されている。スイッチング素子２１ｕのドレインは、電源ターミナルＶｄおよび電源線である共通接続部２６ｂに接続され、スイッチング素子２３ｕのソースは、ビーム２８ｄを介してモータ出力用ターミナルＭｕに接続される。
ｖ相、ｗ相のスイッチング素子も同様に配置され、図４中上方向にモータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗが延出される。ただし、スイッチング素子２１ｖのドレインは、ビーム２８ｅを介して電源ターミナルＶｄおよび共通接続部２６ｂに接続される。
モールド部の外部に延出された各ターミナルのうち、モータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗは比較的短く、電源ターミナルＶｄは比較的長い。さらに、電源ターミナルＶｄは、各相の先端部を共通接続部２６ｂで接続されている。
このような状態で、図４中斜線で示す不要なリードフレーム２５ｃをカットし、さらに図５に示すように、モータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗを図中下方へ曲げ、電源ターミナルＶｄである共通接続部２６ｂを上方へ曲げている。これにより、モータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗと電源ターミナルＶｄの近接を防止している。
このように、モールド部の一つの辺から共通接続部２６ｂと共通接続部２６ｂに接続されない他のターミナル（図４ではモータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗ）とが延出された場合、それらの少なくとも一方は、ダイパッドの半導体素子が搭載される面と直交する方向に曲げられる。
なお、図５に示す例では、共通接続部２６ｂおよびモータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗの両方を、ダイパッドの半導体素子が搭載される面と直交する方向に、それぞれ逆方向に曲げているが、いずれか一方のみを曲げるようにしても良い。
共通接続部２６ｂおよびモータ出力用ターミナルＭｕ、Ｍｖ、Ｍｗのいずれか一方のみを曲げる場合、どちらを曲げるかは、適宜決定することができる。また、いずれか一方のみを曲げる場合、ダイパッドの半導体素子が搭載される面の側に曲げるか、半導体素子が搭載される面の反対側に曲げるかは、適宜決定することができる。
例えば、共通接続部２６ｂをダイパッドの半導体素子が搭載される面の側へ曲げた場合、半導体モジュール１Ｂの放熱面をヒートシンクに搭載する際に、共通接続部２６ｂがヒートシンクと干渉するのを防止することができる。
また、共通接続部２６ｂをダイパッドの半導体素子が搭載される面の反対側に曲げた場合は、半導体モジュール１Ｂの上面方向のサイズを小さくすることができる。これにより、例えば半導体モジュール１Ｂに搭載された各スイッチング素子の制御信号用ターミナルＧｈ、Ｇｌ、Ｇｍをモジュール上面方向へ延出して制御基板３と接続する場合に、制御信号用ターミナルを短くすることができ、ノイズ耐性を向上させることができる。
さらに、共通接続部２６ｂの形状は、図５に示す形状に限定されるものではなく、様々な変形が考えられる。例えば、半導体モジュール１Ｂを装置に装着する際、装置側の電源線との接続が容易なように、共通接続部２６ｂの一端を端子状に形成しても良い。また、図１の回路図におけるコンデンサ７と接続するために、共通接続部２６ｂの一端に切り欠きを設けても良い。これにより、位置決めおよび接続が容易となる。
本実施の形態３によれば、スイッチング素子２１ｕ、２１ｖ、２１ｗのドレインを電源線のターミナルＶｄと接続した共通接続部２６ｂをモールド部の外部に配置することにより、半導体モジュール１Ｂを小型化することが可能となり、上記実施の形態２と同様の効果が得られる。
実施の形態４．
図６は、本発明の実施の形態４に係る半導体モジュールを用いたパワーステアリング装置の全体回路図、図７は、本実施の形態４に係る半導体モジュールの半完成品を透視した平面図である。なお、図６中、図１と同一または相当部分には同一符号を付し、説明を省略する。図６に示す制御ユニット２００ａに含まれるインバータ回路２ａは、本実施の形態４に係る半導体モジュール１Ｃとして単一部品で構成される。
図６に示すように、本実施の形態４に係るパワーステアリング装置の回路構成は、インバータ回路２ａにおいて電流検出用のシャント抵抗２４ｕ、２４ｖ、２４ｗを、各相にそれぞれ配置したものである。それ以外の構成は、図１と同様であるので説明を省略する。
本実施の形態４におけるインバータ回路２ａは、各相に流れる電流を単独に検出するため、モニタの構成が簡素化されるとともに、より正確な電流の検出が可能となる利点がある。ただし、本実施の形態４では、半導体モジュール１Ｃに３個のシャント抵抗２４ｕ、２４ｖ、２４ｗを内蔵するため、部品点数が多くなり、そのための配線も考慮しなければならない。
本実施の形態４に係る半導体モジュール１Ｃは、図７に示すように、図６の回路図におけるシャント抵抗２４ｕ、２４ｖ、２４ｗの下流の配線、すなわちグランド線を外枠のリードフレーム２５ｂで接続した共通接続部２６ｃを備えている。なお、図７において、破線Ａは、本実施の形態４における半導体モジュール１Ｃのモールド部の領域を示している。
ｕ相系統を例に挙げて説明すると、上アームのスイッチング素子２１ｕ、下アームのスイッチング素子２２ｕ、およびモータ用のスイッチング素子２３ｕは、図７に示すように配置されている。下アームのスイッチング素子２２ｕのソースは、ビーム２８ｆを介してシャント抵抗２４ｕに接続されている。
シャント抵抗２４ｕの下流は、外枠のリードフレーム２５ｂすなわち共通接続部２６ｃに接続され、半導体モジュール１Ｃのモールド部の外部に配置される。ｖ相、ｗ相も同様に、シャント抵抗２４ｖ、２４ｗの下流をリードフレーム２５ｂまで伸ばし、各相のグランド線を共通接続部２６ｃで接続している。共通接続部２６ｃはグランドターミナルＧｎｄに接続されている。
さらに、半導体モジュール１Ｃは、図７に示すように、電源線を接続または遮断するリレー４を構成するスイッチング素子４ａ、４ｂ（図６参照）を内蔵している。スイッチング素子４ａ、４ｂは、例えばＦＥＴで構成されるため、半導体モジュール１Ｃと一体化することが容易である。
また、共通接続部２６ｃは、平面視において矩形に成型されているモールド部の長辺に沿って配置され、短辺側にはターミナル（Ｂｔ、Ｖｄ、Ｇｎｄ）、および制御ライン１２の計４本が延出されている。
本実施の形態４によれば、シャント抵抗２４ｕ、２４ｖ、２４ｗの下流のグランド線を１本にまとめた共通配線である共通接続部２６ｃをモールド部の外部に配置することにより、半導体モジュール１Ｃを小型化することが可能となり、上記実施の形態１と同様の効果が得られる。
実施の形態５．
上記実施の形態１から実施の形態４では、リードフレーム２５の一部から構成される共通接続部について説明したが、本発明の実施の形態５では、リードフレームとは別の板状部材からなる共通接続部について説明する。
図８は、本実施の形態５に係る半導体モジュールを示す斜視図である。半導体モジュール１Ｄは、リードフレームからなるターミナル２５ｄ、２５ｅを、リードフレームとは別の板状部材からなる共通接続部１３と接続している。共通接続部１３は、リードフレームからなる共通接続部と同様に、各回路における同電位の少なくとも一組のターミナルをモールド部の外部で接続するものである。
なお、図８では、二つのターミナル２５ｄ、２５ｅを共通接続部１３で接続しているが、共通接続部１３で接続されるターミナルは二つ以上であっても良い。共通接続部１３とターミナル２５ｄ、２５ｅは、溶接、ロウ付け、またはかしめによって接続することができる。溶接、ロウ付けにより接続した後、かしめを行うことにより、接続部の強度をさらに向上させることができる。
共通接続部１３は、図８に示すように、平面視において矩形に成型されたモールド部の異なる二辺から延出されたターミナルを接続することができる。このように、同電位のターミナルが異なる二辺から延出されている場合、共通接続部１３は、リードフレームからなる共通接続部よりもインピーダンスを低減する効果が大きい。
本実施の形態５の参考例として、従来の半導体モジュールを図９に示す。従来の半導体モジュール１Ｅにおいて、ターミナル２５ｆを外部部品と接続する際に、パワー配線基板１４のような別部材を用いることがあった。パワー配線基板１４は、例えば電源ターミナルＶｄとグランドターミナルＧｎｄの配線と共用されることもある。半導体モジュール１Ｅのターミナル２５ｆをパワー配線基板１４まで延ばす場合、ターミナル２５ｆが長くなるという問題があった。
これに対し、本実施の形態５における共通接続部１３は、半導体モジュール１Ｄで完結して同電位のターミナル２５ｄ、２５ｅを接続しているため、図９に示すようなパワー配線基板１４やバスバー等までターミナルを延ばす必要がない。従って、ターミナル２５ｄ、２５ｅを比較的短くすることができ、半導体モジュール１Ｄの小型化が図られると共にインピーダンスを低減する効果が得られる。
また、共通接続部１３に接続されるターミナル２５ｄ、２５ｅは比較的短くて良いことから、もとになるリードフレームの小型化または廃棄部分の削減が可能となり、リードフレームの有効利用が図られる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
本発明は、リードフレーム上に複数のスイッチング素子が搭載された半導体モジュールとして、インバータ回路等に利用することができる。

Claims (12)

  1. 電気的に独立した複数の座面を有するリードフレームと、前記座面上に搭載された複数の半導体素子を含む複数の電子部品と、前記リードフレームおよび前記電子部品を一体化したモールド部とを備え、前記複数の電子部品により複数の回路が構成され、前記モールド部の外部へ延出された前記リードフレームの一部により前記各回路と外部部品とを接続する複数の端子が構成される半導体モジュールであって、
    前記各回路における同電位の前記端子の少なくとも一組を前記モールド部の外部で接続する共通接続部を有し、前記共通接続部は、前記各回路の電源線、またはグランド線、またはその他の配線の共通配線であり、且つ該共通配線の端子であることを特徴とする半導体モジュール。
  2. 前記共通接続部は、前記モールド部の外部へ延出された前記リードフレームからなることを特徴とする請求項１記載の半導体モジュール。
  3. 前記共通接続部は、前記リードフレームの外枠の一部をなしていることを特徴とする請求項２記載の半導体モジュール。
  4. 前記モールド部は、平面視において矩形であり、前記共通接続部は、前記モールド部の一つの辺に沿って配置されていることを特徴とする請求項２記載の半導体モジュール。
  5. 前記モールド部は、平面視において長方形であり、前記共通接続部は、前記モールド部の長辺に沿って配置されていることを特徴とする請求項４記載の半導体モジュール。
  6. 前記共通接続部は、前記座面の前記半導体素子が搭載される面と直交する方向に曲げられていることを特徴とする請求項２記載の半導体モジュール。
  7. 前記共通接続部は、前記座面の前記半導体素子が搭載される面の側に曲げられていることを特徴とする請求項６記載の半導体モジュール。
  8. 前記共通接続部は、前記座面の前記半導体素子が搭載される面の反対側に曲げられていることを特徴とする請求項６記載の半導体モジュール。
  9. 前記モールド部は、平面視において矩形であり、前記モールド部の一つの辺の側から、前記共通接続部と前記共通接続部に接続されない前記端子とが延出され、それらの少なくとも一方は、前記座面の前記半導体素子が搭載される面と直交する方向に曲げられていることを特徴とする請求項２記載の半導体モジュール。
  10. 前記共通接続部は、前記リードフレームとは別の板状部材からなることを特徴とする請求項１記載の半導体モジュール。
  11. 前記モールド部は、平面視において矩形であり、前記共通接続部は、前記モールド部の異なる二辺から延出された少なくとも一組の前記端子を接続していることを特徴とする請求項１０記載の半導体モジュール。
  12. 前記共通接続部は、前記電子部品が接続された前記端子が前記共通配線をなすように構成されたことを特徴とする請求項１記載の半導体モジュール。
JP2015546166A 2013-11-05 2013-11-05 半導体モジュール Expired - Fee Related JP6026009B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/079831 WO2015068196A1 (ja) 2013-11-05 2013-11-05 半導体モジュール

Publications (2)

Publication Number Publication Date
JP6026009B2 true JP6026009B2 (ja) 2016-11-16
JPWO2015068196A1 JPWO2015068196A1 (ja) 2017-03-09

Family

ID=53041004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015546166A Expired - Fee Related JP6026009B2 (ja) 2013-11-05 2013-11-05 半導体モジュール

Country Status (5)

Country Link
US (1) US9640470B2 (ja)
EP (2) EP3726575A1 (ja)
JP (1) JP6026009B2 (ja)
CN (1) CN105706233B (ja)
WO (1) WO2015068196A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045875A (ja) * 2015-08-27 2017-03-02 日本精工株式会社 半導体モジュールおよびその製造方法
WO2017056144A1 (ja) * 2015-09-28 2017-04-06 三菱電機株式会社 半導体装置
CN110366817B (zh) * 2018-01-26 2021-07-09 新电元工业株式会社 电子模块
US11183943B2 (en) * 2018-06-08 2021-11-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
US11410911B2 (en) * 2018-08-02 2022-08-09 Mitsubishi Electric Corporation Semiconductor module
CN110010577A (zh) * 2019-04-08 2019-07-12 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车
JP7137516B2 (ja) 2019-04-12 2022-09-14 株式会社日立製作所 半導体装置および電力変換装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457742A (en) * 1987-08-28 1989-03-06 Nec Corp Hybrid integrated circuit device
JPH03190269A (ja) * 1989-12-20 1991-08-20 Hitachi Ltd 半導体装置
JP2002359349A (ja) * 2001-03-30 2002-12-13 Yazaki Corp 車載用電装ユニット、半導体リレーモジュール及びそれに用いられるリードフレーム
JP2003324176A (ja) * 2002-05-01 2003-11-14 Fuji Electric Co Ltd リードフレーム、半導体パワーモジュール、および、その製造方法
JP2004273749A (ja) * 2003-03-07 2004-09-30 Fuji Electric Fa Components & Systems Co Ltd 半導体パワーモジュール
JP2010287699A (ja) * 2009-06-11 2010-12-24 Mitsubishi Electric Corp パワーモジュール
JP2011250491A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703703B2 (en) * 2000-01-12 2004-03-09 International Rectifier Corporation Low cost power semiconductor module without substrate
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP2009182230A (ja) * 2008-01-31 2009-08-13 Nippon Inter Electronics Corp 樹脂封止型半導体装置及びその製造方法
JP5201171B2 (ja) * 2010-05-21 2013-06-05 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
JP5793995B2 (ja) 2011-06-28 2015-10-14 トヨタ自動車株式会社 リードフレーム、及び、パワーモジュール
JP5908294B2 (ja) * 2012-02-03 2016-04-26 株式会社東芝 半導体装置およびその製造方法
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US8981539B2 (en) * 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457742A (en) * 1987-08-28 1989-03-06 Nec Corp Hybrid integrated circuit device
JPH03190269A (ja) * 1989-12-20 1991-08-20 Hitachi Ltd 半導体装置
JP2002359349A (ja) * 2001-03-30 2002-12-13 Yazaki Corp 車載用電装ユニット、半導体リレーモジュール及びそれに用いられるリードフレーム
JP2003324176A (ja) * 2002-05-01 2003-11-14 Fuji Electric Co Ltd リードフレーム、半導体パワーモジュール、および、その製造方法
JP2004273749A (ja) * 2003-03-07 2004-09-30 Fuji Electric Fa Components & Systems Co Ltd 半導体パワーモジュール
JP2010287699A (ja) * 2009-06-11 2010-12-24 Mitsubishi Electric Corp パワーモジュール
JP2011250491A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置

Also Published As

Publication number Publication date
US9640470B2 (en) 2017-05-02
CN105706233B (zh) 2018-11-09
EP3067925A1 (en) 2016-09-14
WO2015068196A1 (ja) 2015-05-14
US20160148862A1 (en) 2016-05-26
EP3067925A4 (en) 2017-06-28
CN105706233A (zh) 2016-06-22
EP3726575A1 (en) 2020-10-21
EP3067925B1 (en) 2020-12-23
JPWO2015068196A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP6026009B2 (ja) 半導体モジュール
KR102378192B1 (ko) 반도체 장치
US10468338B2 (en) Semiconductor device
JP4829690B2 (ja) 半導体装置
KR20180077047A (ko) 반도체 장치
WO2015068565A1 (ja) 半導体装置
JP2018133520A (ja) 電子装置
JP4820233B2 (ja) 半導体装置
JP6192809B2 (ja) 半導体モジュールおよび半導体モジュールを搭載した駆動装置
JP5381251B2 (ja) 半導体装置
JP6255116B1 (ja) 半導体装置
JP6504585B1 (ja) 半導体モジュール
JP7395010B2 (ja) 半導体モジュール
JP6389515B2 (ja) 半導体モジュール
US20230134000A1 (en) Semiconductor device and method of manufacturing the same
JP2017045875A (ja) 半導体モジュールおよびその製造方法
JP2017038053A (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
JPWO2017029745A1 (ja) 電力用半導体装置
JP2023069756A (ja) 半導体装置
JP2018037514A (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161011

R151 Written notification of patent or utility model registration

Ref document number: 6026009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees