JP6011373B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP6011373B2 JP6011373B2 JP2013017183A JP2013017183A JP6011373B2 JP 6011373 B2 JP6011373 B2 JP 6011373B2 JP 2013017183 A JP2013017183 A JP 2013017183A JP 2013017183 A JP2013017183 A JP 2013017183A JP 6011373 B2 JP6011373 B2 JP 6011373B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- laser
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 196
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229920005989 resin Polymers 0.000 claims description 156
- 239000011347 resin Substances 0.000 claims description 156
- 238000000034 method Methods 0.000 claims description 29
- 238000007789 sealing Methods 0.000 claims description 17
- 238000002360 preparation method Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000010521 absorption reaction Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 230000002040 relaxant effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Laser Beam Processing (AREA)
Description
本発明は、板状の半導体チップの一部を樹脂で封止し、残部を樹脂より露出させてなる半導体装置を製造する半導体装置の製造方法に関する。 The present invention relates to a semiconductor device manufacturing method for manufacturing a semiconductor device in which a part of a plate-shaped semiconductor chip is sealed with resin and the remaining part is exposed from resin.
この種の一般的な半導体装置は、板状をなす半導体チップと、半導体チップの一部である第1の部位を封止する樹脂と、を有し、半導体チップの残部である第2の部位は樹脂より露出した構成を備えている。そして、このような半導体装置は、樹脂成型用の金型を用い、第2の部位に金型を密着させて樹脂成形することにより製造される。 This type of general semiconductor device has a plate-like semiconductor chip and a resin that seals a first part that is a part of the semiconductor chip, and a second part that is the remaining part of the semiconductor chip. Has a structure exposed from the resin. Such a semiconductor device is manufactured by using a resin molding die and molding the resin by bringing the die into close contact with the second portion.
このような構成においては、半導体チップは、第1の部位にて樹脂により片持ち支持されており、たとえば、樹脂より露出する第2の部位にセンシング部等を有するものとされる。そのため、金型成形時に、半導体チップの第2の部位のうち素子形成面となる両板面に対して樹脂バリが付着すると、チップ特性への影響が大きい。 In such a configuration, the semiconductor chip is cantilevered and supported by the resin at the first part. For example, the semiconductor chip has a sensing part or the like at the second part exposed from the resin. For this reason, if resin burrs adhere to both plate surfaces that are element forming surfaces in the second portion of the semiconductor chip during mold forming, the effect on the chip characteristics is great.
そこで、従来では、露出部である半導体チップの第2の部位において両板面の周辺部に、緩衝材を配置し、金型と半導体チップとの間を緩衝材でブロックすることにより、当該両板面への樹脂の流入を防ぎ、樹脂バリの発生を防止する方法が提案されている(たとえば、特許文献1参照)。 Therefore, conventionally, a buffer material is disposed around the two plate surfaces in the second portion of the semiconductor chip that is the exposed portion, and the space between the mold and the semiconductor chip is blocked with the buffer material. There has been proposed a method for preventing the inflow of resin to the plate surface and preventing the generation of resin burrs (for example, see Patent Document 1).
しかしながら、上記従来の半導体装置においては、半導体チップの第2の部位が露出しているため、半導体装置のシステム等への組み付け時や使用時に、当該第2の部位と周囲部材とが干渉したり、当該第2の部位に異物が衝突したりする可能性がある。そうすると、半導体チップに対して機械的損傷が発生する懸念がある。 However, in the conventional semiconductor device, since the second part of the semiconductor chip is exposed, the second part and the surrounding member interfere when the semiconductor device is assembled or used in a system or the like. There is a possibility that a foreign object may collide with the second part. As a result, there is a concern that mechanical damage occurs to the semiconductor chip.
これに対して、半導体チップの周囲に保護壁を形成することが考えられるが、この場合、保護壁となる筐体等の追加部品が別途必要となり、コストアップ等の問題が生じる。 On the other hand, it is conceivable to form a protective wall around the semiconductor chip. However, in this case, additional parts such as a casing serving as the protective wall are required separately, which causes a problem of cost increase.
本発明は、上記問題に鑑みてなされたものであり、半導体チップの一部を樹脂で封止してなる半導体装置において、当該樹脂によって、半導体チップの部分露出と当該露出部の保護とを適切に両立させることを目的とする。 The present invention has been made in view of the above problems, and in a semiconductor device in which a part of a semiconductor chip is sealed with a resin, the resin is used to appropriately expose the semiconductor chip and expose the exposed part. It aims at making it compatible.
本発明は、半導体チップを部分的に封止する樹脂の一部を、半導体チップの露出部を保護する保護壁として構成することに着目し、鋭意検討した結果、創出されたものである。 The present invention has been created as a result of intensive studies focusing on the fact that part of the resin that partially seals the semiconductor chip is configured as a protective wall that protects the exposed portion of the semiconductor chip.
上記目的を達成するため、請求項1に記載の発明では、表裏の関係にある両板面(11、12)および当該両板面を連結する側面(13〜16)を有する板状をなす半導体チップ(10)と、半導体チップの一部である第1の部位(1)を封止する樹脂(20)と、を備え、半導体チップの残部である第2の部位(2)は樹脂より露出しており、当該樹脂の一部が、第2の部位における半導体チップの側面(14〜16)に隙間(22)を有して対向するように第1の部位側から第2の部位側に延長された対向壁(24〜26)として構成されている半導体装置の製造方法であって、さらに以下の工程を有するものとしている。 In order to achieve the above object, according to the first aspect of the present invention, there is provided a semiconductor having a plate shape having both plate surfaces (11, 12) in a front / back relationship and side surfaces (13-16) connecting the both plate surfaces. A chip (10) and a resin (20) for sealing the first part (1) which is a part of the semiconductor chip are provided, and the second part (2) which is the remaining part of the semiconductor chip is exposed from the resin. A part of the resin from the first part side to the second part side so as to face the side surface (14 to 16) of the semiconductor chip in the second part with a gap (22). A method of manufacturing a semiconductor device configured as an extended opposing wall (24 to 26), and further includes the following steps.
すなわち、本製造方法では、半導体チップを用意する用意工程と、樹脂の成形用の金型(100)を用い、第2の部位のうち半導体チップの両板面に金型を介して樹脂材料よりなるフィルム(103)を密着させた状態で、金型に樹脂を充填することにより、第2の部位における半導体チップの両板面は樹脂より露出させつつ、第2の部位における半導体チップの側面と第1の部位とを樹脂で封止する樹脂封止工程と、第2の部位における半導体チップの側面に位置する樹脂に対してレーザ(L)を照射して、当該側面と当該樹脂との間に隙間を形成するように、当該樹脂の一部を除去することにより、当該樹脂の残部を対向壁として形成する樹脂除去工程と、を備えることを特徴としている。 That is, in this manufacturing method, a preparation process for preparing a semiconductor chip and a mold (100) for molding a resin are used, and a resin material is formed on both plate surfaces of the semiconductor chip through the mold on the second part. With the film (103) to be in close contact, the mold is filled with resin so that both plate surfaces of the semiconductor chip in the second part are exposed from the resin, and the side surfaces of the semiconductor chip in the second part are A resin sealing step for sealing the first part with a resin, and a laser (L) is applied to the resin located on the side surface of the semiconductor chip in the second part, so that the gap between the side surface and the resin A resin removing step of forming a remaining portion of the resin as an opposing wall by removing a part of the resin so as to form a gap.
それによれば、半導体チップの第2の部位では素子形成面となる両板面が露出した構成となる。また、半導体チップの第1の部位を封止する樹脂の一部が、第2の部位における側面回りまで延長されて対向壁を構成し、この対向壁により半導体チップの周囲部分が保護される。そのため、本発明によれば、半導体チップを封止する樹脂によって、半導体チップの部分露出と当該露出部の保護とを適切に両立させることができる。 According to this, in the second part of the semiconductor chip, both plate surfaces that are element forming surfaces are exposed. In addition, a part of the resin that seals the first part of the semiconductor chip extends to the side of the second part to form an opposing wall, and the peripheral part of the semiconductor chip is protected by the opposing wall. Therefore, according to the present invention, it is possible to appropriately achieve both the partial exposure of the semiconductor chip and the protection of the exposed portion by the resin for sealing the semiconductor chip.
ここで、請求項2に記載の発明のように、請求項1に記載の半導体装置の製造方法において、樹脂除去工程では、第2の部位における半導体チップの側面と樹脂との境界部分にレーザを照射することにより、当該側面が隙間にて露出するように、樹脂の除去を行うようにしてもよい。それによれば、半導体チップの第2の部位では、両板面および側面が露出した構成を実現できる。
Here, as in the invention described in
また、請求項3に記載の発明のように、請求項1に記載の半導体装置の製造方法において、樹脂除去工程では、第2の部位における半導体チップの側面と樹脂との境界部分にレーザが照射されないように、当該境界部分よりも外側にレーザを照射して隙間を形成することにより、当該側面を被覆する樹脂を残し、当該残された樹脂(20a)と対向壁とが隙間を介して対向する構成を形成するようにしてもよい。このように、第2の部位における側面に樹脂を残すことによって、当該側面が露出せずに封止された構成としてもよい。 According to a third aspect of the present invention, in the semiconductor device manufacturing method according to the first aspect, in the resin removal step, the laser is irradiated to the boundary portion between the side surface of the semiconductor chip and the resin in the second portion. As a result, a gap is formed by irradiating the outside of the boundary portion with a laser to leave the resin covering the side surface, and the remaining resin (20a) and the facing wall face each other through the gap. You may make it form the structure to perform. Thus, it is good also as a structure sealed without exposing the said side surface by leaving resin to the side surface in a 2nd site | part.
さらに、この請求項3に記載の半導体装置の製造方法においては、請求項4に記載の発明のように、用意工程では、半導体チップとして、第2の部位における半導体チップの側面に残された樹脂による応力を緩和するための溝(17)が当該チップの周辺部に形成されたものを、用意するようにしてもよい。このように、チップ側面に樹脂を残す場合には、当該残された樹脂により半導体チップに発生する応力の影響を緩和するために、溝を設けると好ましい。 Further, in the method for manufacturing a semiconductor device according to claim 3, as in the invention according to claim 4, in the preparation step, as the semiconductor chip, the resin left on the side surface of the semiconductor chip in the second portion It is also possible to prepare a groove (17) for relieving the stress caused by the above in which the groove (17) is formed in the peripheral portion of the chip. As described above, when the resin is left on the side surface of the chip, it is preferable to provide a groove in order to reduce the influence of the stress generated in the semiconductor chip due to the remaining resin.
また、請求項5に記載の発明のように、請求項1〜4に記載の半導体装置の製造方法において、樹脂除去工程では、レーザとして、半導体チップを透過するとともに、樹脂よりも半導体チップの方が当該レーザの吸収率が小さくなる波長のものを照射するようにすれば、レーザによる半導体チップのダメージ軽減に望ましい。
Further, as in the invention described in claim 5, in the method of manufacturing a semiconductor device according to
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
本発明の第1実施形態に係る半導体装置S1について、図1A、図1Bを参照して述べる。本実施形態の半導体装置S1は、大きくは、板状をなす半導体チップ10と、半導体チップ10の一部を封止する樹脂20と、を備えて構成されている。
(First embodiment)
The semiconductor device S1 according to the first embodiment of the present invention will be described with reference to FIGS. 1A and 1B. The semiconductor device S1 of the present embodiment is roughly configured to include a plate-shaped
半導体チップ10は、通常の半導体プロセスなどにより形成されたシリコン半導体などよりなり、表裏の関係にある両板面11、12および当該両板面11、12を連結する側面13〜16を有する板状をなす。この半導体チップ10には、図示しないが、不純物を拡散させてなる拡散配線や、SiN、SiO2等の無機物質などよりなる膜等が形成されている。
The
ここでは、半導体チップ10は典型的な矩形板状をなしているが、具体的には一端10aから他端10bへ(図1A、1Bの右から左へ)延びる長方形板状をなすものである。この半導体チップ10における各面については、一方の板面11を表面11とし、他方の板面12を裏面12とし、表裏両板面11、12の端部を連結する4個の面13、14、15、16を側面13、14、15、16としている。
Here, the
ここで、本半導体チップ10における側面13〜16とは、一端10a側の端面13、他端10b側の端面14、および当該両端10a、10b間に延びる(ここではチップ長手方向に延びる)2個の側面15、16である。そして、半導体チップ10においては、典型的には表裏両板面11、12が、回路やセンシング部等の素子が形成される素子形成面とされる。
Here, the side surfaces 13 to 16 in the
本実施形態の半導体チップ10は、たとえば検出部としての図示しないセンシング部を有するセンサチップとして構成される。具体的には、当該センシング部としてダイアフラムを有する圧力センサや熱式流量センサ、または当該センシング部として可動部を有する加速度センサや角速度センサ等のセンサチップが挙げられる。このような場合、当該センシング部は、半導体チップ10の他端10b側における半導体チップ10の表面11に設けられている。
The
そして、半導体チップ10は、当該センシング部を露出させるように半導体チップ10の他端10b側を露出させた状態で、一端10a側の残部が樹脂20で封止されている。この樹脂20は、エポキシ樹脂などのモールド樹脂であり、後述するように金型を用いたトランスファーモールド法により成形されたものである。
The
ここで、半導体チップ10における樹脂20で封止されている部位1すなわち被封止部を第1の部位1とし、樹脂20より露出している部位すなわち露出部を第2の部位2とする。そして、第1の部位1は、半導体チップ10の一端10a側に位置し、第2の部位2は、第1の部位1に隣接し第1の部位1よりも他端10b側に位置する。ここで、上記センシング部は第2の部位2に位置し、樹脂20より露出している。
Here, the
そして、本実施形態では、当該第2の部位2における半導体チップ10の表裏両板面11、12および全ての側面(ここでは3個の側面)14、15、16、つまり半導体チップ10における第2の部位2の全ての外面11、12、14〜16は、樹脂20で封止されずに露出している。
In the present embodiment, both the front and back plate surfaces 11 and 12 and all the side surfaces (here, three side surfaces) 14, 15, and 16 of the
このように、本実施形態では、上記センシング部を含む第2の部位2の全外面を樹脂20より露出させることで、樹脂20による応力から上記センシング部を解放して精度の良い検出を可能としている。
Thus, in this embodiment, by exposing the entire outer surface of the
また、半導体チップ10は、第1の部位1にて基板30に固定され支持されている。ここでは、半導体チップ10の裏面12と基板30とを対向させた状態で、半導体チップ10の第1の部位1と基板30とが接着剤40を介して接着されている。この接着剤40は、たとえエポキシ樹脂等よりなる。
The
また、この基板30としては、Cuや42アロイなどの導電性に優れた金属よりなるリードフレームやプリント基板、セラミック基板、フレキシブル基板などの配線基板などが挙げられる。ここでは、基板30はリードフレームよりなり、半導体チップ10の第1の部位1とともに、樹脂20で封止されている。
Moreover, as this board |
また、図示しないが、半導体チップ10と基板30とは、樹脂20の内部にてワイヤボンディングなどにより電気的に接続されている。さらに、基板30の一部は外部端子31として構成され、この基板30の外部端子31は樹脂20より露出して外部と電気的に接続されるようになっている。ここでは、外部端子31は、半導体チップ10と反対側にて樹脂20より突出している。
Although not shown, the
そして、図1A、図1Bに示されるように、本実施形態の半導体装置S1においては、第2の部位2における半導体チップ10の全ての側面14〜16に対して、隙間22を有して対向する対向壁24、25、26が設けられている。
As shown in FIGS. 1A and 1B, in the semiconductor device S <b> 1 of the present embodiment, all the side surfaces 14 to 16 of the
具体的には、第2の部位2において半導体チップ10の他端10b側の端面14に対向する対向壁24と、両端10a、10b間に延びる2個の側面15、16に対向する対向壁25、26とが設けられている。
Specifically, in the
そして、これら対向壁24〜26は、第1の部位1を封止する樹脂20が、第1の部位1側から第2の部位2側に延長された部位として形成されている。ここでは、各対向壁24〜26は、第1の部位1を封止する樹脂20ととともに一体となっており、第2の部位2を取り囲む矩形枠状に形成されている。
And these opposing walls 24-26 are formed as the site | part from which the
このように、対向壁24〜26が、これに対向する半導体チップ10の各側面14〜16を覆うことで、半導体チップ10の第2の部位2の周囲を保護するため、半導体チップ10に対する周囲部材の干渉防止や異物の衝突防止が期待できる。また、対向壁24〜26は半導体チップ10とは離間しているため、樹脂20による応力が半導体チップ10に発生しにくくなる。
As described above, the opposing
ここで、対向壁24〜26の厚さは特に限定しないが、図1A、図1Bに示されるように、半導体チップ10の厚さよりも厚くすることで、半導体チップ10の第2の部位2における各側面14〜16の全体に、対向壁24〜26が正対することが望ましい。それにより、上記した周囲部材の干渉防止や異物の衝突防止の効果が、より確実に発揮されやすくなる。もちろん、対向壁24〜26の厚さは半導体チップ10よりも薄いものであってもよい。
Here, although the thickness of the opposing
なお、このような半導体装置S1においては、たとえば半導体チップ10を、気体流れの流量検出を行うものとし、対向壁24〜26は、その気体流れの整流板として構成されたものにできる。もちろん、本半導体装置S1は、このような流量センサに限定するものではなく、上記したような圧力センサや加速度センサ等であってもよい。
In such a semiconductor device S1, for example, the
次に、本実施形態の半導体装置S1の製造方法について、図2〜図8を参照して述べる。まず、用意工程では、半導体プロセスにより形成された半導体チップ10を用意する。そして、基板30に半導体チップ10を接着剤40により固定し、必要に応じて、ワイヤボンディング等により基板30と半導体チップ10とを電気的に接続する。こうして用意工程が終了するが、ここまでの形成物の状態が図2A、図2Bに示される。
Next, a method for manufacturing the semiconductor device S1 of the present embodiment will be described with reference to FIGS. First, in the preparation step, a
次に、図3〜5、6A、6Bに示される樹脂封止工程を行う。この工程は、樹脂20の成形用の金型100を用いたトランスファーモールド法により行い、半導体チップ10の第1の部位1および基板30を、樹脂20で封止する。
Next, the resin sealing step shown in FIGS. 3 to 5, 6 </ b> A, and 6 </ b> B is performed. This step is performed by a transfer molding method using a
ここでは、金型100は、典型的なもので、図3〜5に示されるように、脱着可能な上型101と下型102と備えている。そして、これら上下型101、102を離脱可能に合致させることにより、当該上下型101、102の間に、樹脂20の外形に対応する空間形状を有するキャビティ104を形成する。
Here, the
具体的には、金型100の内面は、半導体チップ10の第2の部位2における表裏両板面11、12に対応する位置に突起105を有している。そして、用意された上記形成物を金型100に設置したときには、突起105が当該第2の部位2の表裏両板面11、12に接触して樹脂20が付着しない状態とされる。
Specifically, the inner surface of the
ただし、この金型100のキャビティ104は、図6A、6Bに示される樹脂封止工程後の形成物に見られるように、半導体チップ10の第2の部位2の側面14〜16と対向壁24〜26との間の隙間22が樹脂20で埋められている樹脂20の形状に対応したものである。つまり、このキャビティ104は、当該第2の部位2の表裏両板面11、12は露出させつつ側面14〜16は封止する樹脂20の外形に対応している。
However, the
そして、この金型100の内面すなわちキャビティ104の内面には、ポリイミドやPTFE(ポリテトラフルオロエチレンの略称)等の樹脂よりなるフィルム103が貼り付けられ、固定されている。このフィルム103の固定は、たとえば金型100に図示しない孔を設け、その孔を介した吸引力による吸着等の方法により行う。
A
そして、図3、図4に示されるように、金型100に半導体チップ10および基板30を設置し、上下型101、102を合致させる。これにより、半導体チップ10の第2の部位2のうち半導体チップ10の表裏両板面11、12に金型100を介してフィルム103を密着させた状態とする。このフィルム103により、半導体チップ10と金型100との密着性を確保でき、また、半導体チップ10へのダメージが緩和される。
Then, as shown in FIGS. 3 and 4, the
そして、樹脂封止工程では、この状態で、金型100に樹脂20を充填する。それにより、第2の部位2における半導体チップ10の表裏両板面11、12は樹脂20より露出させつつ、第2の部位2における半導体チップの側面14〜16と第1の部位1とが樹脂20で封止される。
In the resin sealing step, the
具体的には、金型100のキャビティ104内にて、樹脂20は、半導体チップ10の第1の部位1および基板30を封止しつつ、半導体チップ10の第2の部位2における側面14〜16に回り込み、これら側面14〜16を封止する。このとき、第2の部位2の表裏両板面11、12は、上記突起105によってフィルム103が密着しているので、樹脂20は付着しない。
Specifically, in the
この樹脂20による封止後は、図5に示されるように、上下型101、102を離脱させて金型100から形成物を取り出す。こうして、図6A、図6Bに示されるように、第2の部位2における表裏両板面11、12が露出しつつ、第2の部位2における全側面14〜16、第1の部位1および基板30が樹脂20で封止されてなる形成物ができあがる。ここまでが本実施形態の樹脂封止工程である。
After sealing with the
次に、図7、8A、8Bに示される樹脂除去工程を行う。この工程では、第2の部位2における半導体チップ10の側面14〜16に位置する樹脂20に対してレーザLを照射して、当該樹脂20の一部を除去する。それにより、当該側面14〜16と当該樹脂20との間に上記隙間22を形成するとともに、当該樹脂20の残部を上記対向壁24〜26として形成する。
Next, the resin removal process shown in FIGS. 7, 8A and 8B is performed. In this step, the resin L located on the side surfaces 14 to 16 of the
図7では、レーザLの照射スポットを円形の破線で示している。レーザLは、第2の部位2における側面14〜16に沿って図7中の矢印に示されるように、スキャンしながら照射していく。
In FIG. 7, the irradiation spot of the laser L is indicated by a circular broken line. The laser L is irradiated while scanning as indicated by the arrows in FIG. 7 along the side surfaces 14 to 16 in the
本実施形態の樹脂除去工程では、図7、8A、8Bに示されるように、半導体チップ10の表面11側から、第2の部位2における半導体チップ10の側面14〜16と樹脂20との境界部分にレーザLを照射する。
In the resin removal step of the present embodiment, as shown in FIGS. 7, 8 </ b> A, and 8 </ b> B, from the
これにより、当該境界部分近傍の樹脂20がレーザLによって除去され、当該側面14〜16が隙間22にて露出する。そして、除去後において、樹脂20の残部は、この露出する当該側面14〜16に対して隙間22を有して対向する対向壁24〜26となる。
Thereby, the
こうして、樹脂除去工程が終了し、上記図1A、1Bに示される本実施形態の半導体装置S1ができあがる。なお、このような樹脂除去工程を行う際、半導体チップ10の裏面12側からレーザLの照射を行ってもよいことは明らかである。
Thus, the resin removal step is completed, and the semiconductor device S1 of this embodiment shown in FIGS. 1A and 1B is completed. In addition, when performing such a resin removal process, it is clear that the laser L may be irradiated from the
本製造方法に用いるレーザLとしては、樹脂20を焼失させて除去できるものであればよい。また、レーザLとしては、望ましくは、半導体チップ10を透過するとともに半導体チップ10における吸収率が樹脂20における吸収率よりも小さい波長のものを選定して用いるのがよい。これは、レーザLが半導体チップ10に照射されたときに、半導体チップ10のダメージを軽減できるためである。
As the laser L used in the present manufacturing method, any laser L that can be removed by burning out the
具体的にレーザLとしては、CO2(波長:約10μm)、ErYAG(波長:約3μm)、HoYAG(波長:約1.5μm)、およびファイバーレーザなど、波長が1μmを超えるレーザが採用される。一方で、このレーザLに合わせて、用意工程では、半導体チップ10として、レーザLを透過し且つ樹脂20よりもレーザLの吸収率が低く且つレーザLで溶融しない材料よりなるものを用意する。
Specifically, as the laser L, a laser having a wavelength exceeding 1 μm, such as CO 2 (wavelength: about 10 μm), ErYAG (wavelength: about 3 μm), HoYAG (wavelength: about 1.5 μm), or a fiber laser is adopted. . On the other hand, in accordance with the laser L, in the preparation process, a
本実施形態の半導体チップ10は、上述のように、半導体プロセスにより製造されるが、シリコン半導体よりなる本体部と、これに形成された拡散配線や、SiN、SiO2等の無機物質膜等とを備えてなる。このような半導体チップ10は上記レーザLに対応した特性を有する。
As described above, the
具体的には、半導体チップ10を構成する上記シリコン半導体、拡散配線および無機物質のレーザ吸収波長帯は1um以下にあり、それよりも長い波長帯においては、半導体チップ10は、レーザLのエネルギーを吸収せずほぼ透過する。一方で、樹脂20は長波長帯にも吸収ピークが存在し(たとえば−OH基の振動波長≒3um、SH基の振動波長≒4um、エポキシ3員環の振動は長≒8umなど)、広い領域においてレーザLの吸収が可能である。
Specifically, the laser absorption wavelength band of the silicon semiconductor, the diffusion wiring, and the inorganic material constituting the
したがって、長波長(1um超)かつ樹脂20を除去することのできるレベルの低パワー密度(たとえば数十mJ)のレーザLを、半導体チップ10近傍の樹脂20に照射することにより、半導体チップ10の機能損傷がなく、周囲の樹脂20を選択的に除去することができる。
Therefore, by irradiating the
このように、本実施形態によれば、半導体チップ10の露出部である第2の部位2では、素子形成面となる表裏両板面11、12が露出した構成となる。また、半導体チップ10の第1の部位1を封止する樹脂20の一部が、第2の部位2における側面14〜16回りまで延長されて対向壁24〜26を構成し、この対向壁24〜26により半導体チップ10の周囲が保護される。
As described above, according to the present embodiment, the
そのため、本実施形態によれば、半導体チップ10の露出部2を保護するための追加部材を用いることなく、半導体チップ10を封止する樹脂20によって、半導体チップ10の部分露出と当該露出部2の保護とを適切に両立させることができる。
Therefore, according to this embodiment, without using an additional member for protecting the exposed
(第2実施形態)
本発明の第2実施形態について、図9、10A、10B、11A、11Bを参照して、上記第1実施形態との相違点を中心に述べる。本実施形態では、樹脂除去工程における樹脂20の除去部分および半導体チップ10の構成について、変形を行ったものである。
(Second Embodiment)
The second embodiment of the present invention will be described with reference to FIGS. 9, 10A, 10B, 11A, and 11B, focusing on differences from the first embodiment. In the present embodiment, the removed portion of the
本実施形態の半導体装置は、図11A、11Bに示されるように、第2の部位2における半導体チップ10の側面14〜16に樹脂20の一部20aを残すことで、当該側面14〜16を樹脂20aで封止したものとしている。そして、この側面14〜16に残された樹脂20aと対向壁24〜26とが隙間22を介して対向する構成とされている。
As shown in FIGS. 11A and 11B, the semiconductor device of the present embodiment leaves the
さらに、本実施形態では、半導体チップ10には、第2の部位2における半導体チップ10の側面14〜16に残された樹脂20aによる応力を緩和するための溝17が、当該チップの周辺部に形成されている。
Further, in the present embodiment, the
ここで、溝17は、第2の部位2における半導体チップ10の表面11の周辺部に設けられている。具体的には、第2の部位2における半導体チップ10の表面11のうち上記センシング部等の素子形成領域と当該表面11の外郭との間に、溝17を設けている。この溝17は、エッチング等により設けられる。また、溝17は、1つの連続したものでもよいし、断続的に形成されたものでもよい。
Here, the
また、この溝17は、半導体チップ10の表面11のうち第2の部位2の周辺部に設けられていればよいが、さらに、第1の部位1までも延長して設けられていてもよい。また、溝17は、半導体チップ10の表面11ではなく、裏面12に設けられていてもよいし、表裏両板面11、12に設けられていてもよい。
Further, the
このような本実施形態の半導体装置は、上記第1実施形態の製造方法において、用意工程および樹脂除去工程を一部変更することにより製造される。まず、用意工程では、半導体チップ10として、第2の部位2における半導体チップ10の周辺部に溝17が形成されたものを、用意する。
Such a semiconductor device of this embodiment is manufactured by partially changing the preparation process and the resin removal process in the manufacturing method of the first embodiment. First, in the preparation step, a
そして、上記同様、半導体チップ10を基板30に固定し、金型100による樹脂封止工程を行う。これにより、第2の部位2における表裏両板面11、12が露出しつつ、第2の部位2における全側面14〜16、第1の部位1および基板30が樹脂20で封止されてなる形成物を形成する。
Then, similarly to the above, the
その後、本実施形態では、樹脂除去工程において、図9、10A、10Bに示されるように、第2の部位2における半導体チップ10の全側面14〜16と樹脂20との境界部分にレーザLが照射されないように、当該境界部分よりも外側にレーザLを照射して隙間22を形成する。
Thereafter, in the present embodiment, in the resin removing step, as shown in FIGS. 9, 10A, and 10B, the laser L is emitted at the boundary portion between all the side surfaces 14 to 16 of the
これにより、当該側面14〜16を被覆する樹脂20を残し、当該残された樹脂20aと対向壁24〜26とが隙間22を介して対向する構成を形成するようにする。ここまでが本実施形態の樹脂除去工程であり、この樹脂除去工程の終了に伴い、図11A、11Bに示される本実施形態の半導体装置ができあがる。なお、本実施形態の樹脂除去工程においても、半導体チップ10の裏面12側からレーザLの照射を行ってもよいことは明らかである。
Thereby, the
ところで、本実施形態によれば、半導体チップ10の第2の部位2における側面14〜16に樹脂20aが残されることで、当該側面14〜16が露出せずに封止されるため、当該側面14〜16の保護という点で好ましい。そして、当該残された樹脂20aによる半導体チップ10への発生応力の影響を、溝17によって緩和することができる。
By the way, according to this embodiment, since the
(他の実施形態)
なお、上記第2実施形態において、半導体チップ10に発生する応力の影響が問題ない等の場合には、半導体チップ10における上記溝17は省略された構成であってもよい。
(Other embodiments)
In the second embodiment, when the influence of the stress generated on the
また、半導体チップ10としては、シリコン半導体よりなるもの以外にも、たとえばSiCやゲルマニウム半導体などよりなるものでもよい。この場合も、半導体チップ10と樹脂20とレーザLとの関係については、上記同様に設定できることはいうまでもない。
Further, the
また、半導体チップ10の形状は上記した矩形板状に限らず、その他の多角形板状、円形板状等でもよい。半導体チップ10の外郭形状がどのようなものであっても、チップ外郭に沿ってレーザ光Lをスキャンさせ、チップ周囲の樹脂20を除去することによって、対向壁24〜26を形成することが可能である。
The shape of the
また、半導体チップ10としては、樹脂20の除去により一部もしくは全体が露出するものであればよいが、半導体チップ10の一部が露出する場合、その露出部位は上記センシング部を含むものでなくてもよく、たとえばパワー素子等が形成された発熱部であってその発熱部を放熱させる等の目的で露出していてもよい。
Further, the
また、樹脂20内部にて基板30には、半導体チップ10以外の他の電子素子や回路チップなどが搭載されていてもよい。そのような場合には、半導体チップ10とこれら他の電子素子や回路チップとが、さらに樹脂20の内部にてワイヤボンディング等により接続されていてもよい。また、半導体チップ10が樹脂20で片持ち支持されるならば、基板30は省略された構成であってもよい。
In addition, other electronic elements and circuit chips other than the
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。 Further, the present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope described in the claims. The above embodiments are not irrelevant to each other, and can be combined as appropriate unless the combination is clearly impossible, and the above embodiments are not limited to the illustrated examples. Absent.
1 第1の部位
2 第2の部位
10 半導体チップ
11 半導体チップの表面
12 半導体チップの裏面
13〜16 半導体チップの側面
20 樹脂
22 隙間
24〜26 対向壁
100 金型
103 フィルム
L レーザ
DESCRIPTION OF
Claims (5)
前記半導体チップの一部である第1の部位(1)を封止する樹脂(20)と、を備え、
前記半導体チップの残部である第2の部位(2)は前記樹脂より露出しており、
前記樹脂の一部が、前記第2の部位における前記半導体チップの側面(14〜16)に隙間(22)を有して対向するように前記第1の部位側から前記第2の部位側に延長された対向壁(24〜26)として構成されている半導体装置の製造方法であって、
前記半導体チップを用意する用意工程と、
前記樹脂の成形用の金型(100)を用い、前記第2の部位のうち前記半導体チップの両板面に前記金型を介して樹脂材料よりなるフィルム(103)を密着させた状態で、前記金型に前記樹脂を充填することにより、
前記第2の部位における前記半導体チップの両板面は前記樹脂より露出させつつ、前記第2の部位における前記半導体チップの側面と前記第1の部位とを前記樹脂で封止する樹脂封止工程と、
前記第2の部位における前記半導体チップの側面に位置する前記樹脂に対してレーザ(L)を照射して、当該側面と当該樹脂との間に前記隙間を形成するように、当該樹脂の一部を除去することにより、当該樹脂の残部を前記対向壁として形成する樹脂除去工程と、を備えることを特徴とする半導体装置の製造方法。 A plate-shaped semiconductor chip (10) having both plate surfaces (11, 12) in a front-back relationship and side surfaces (13-16) connecting the both plate surfaces;
A resin (20) for sealing the first part (1) which is a part of the semiconductor chip,
The second part (2) which is the remaining part of the semiconductor chip is exposed from the resin,
From the first part side to the second part side so that a part of the resin faces the side surfaces (14 to 16) of the semiconductor chip in the second part with a gap (22). A method of manufacturing a semiconductor device configured as an extended opposing wall (24-26),
A preparation step of preparing the semiconductor chip;
Using the mold (100) for molding the resin, with the film (103) made of a resin material in close contact with both plate surfaces of the semiconductor chip in the second part via the mold, By filling the mold with the resin,
Resin sealing step of sealing the side surface of the semiconductor chip and the first part in the second part with the resin while exposing both plate surfaces of the semiconductor chip in the second part from the resin. When,
A part of the resin so that the resin located on the side surface of the semiconductor chip in the second part is irradiated with a laser (L) to form the gap between the side surface and the resin. And removing the resin to form the remaining portion of the resin as the opposing wall. A method for manufacturing a semiconductor device, comprising:
当該残された樹脂(20a)と前記対向壁とが前記隙間を介して対向する構成を形成するようにしたことを特徴とする請求項1に記載の半導体装置の製造方法。 In the resin removing step, the gap is formed by irradiating the laser outside the boundary portion so that the laser is not irradiated to the boundary portion between the side surface of the semiconductor chip and the resin in the second portion. By leaving the resin that covers the side surface,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the remaining resin (20 a) and the facing wall are formed to face each other through the gap. 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017183A JP6011373B2 (en) | 2013-01-31 | 2013-01-31 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017183A JP6011373B2 (en) | 2013-01-31 | 2013-01-31 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014150129A JP2014150129A (en) | 2014-08-21 |
JP6011373B2 true JP6011373B2 (en) | 2016-10-19 |
Family
ID=51572893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013017183A Active JP6011373B2 (en) | 2013-01-31 | 2013-01-31 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6011373B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3683031A1 (en) * | 2019-01-21 | 2020-07-22 | Melexis Technologies NV | Method of manufacturing a sensor device and moulding support structure |
US10644479B1 (en) * | 2019-02-23 | 2020-05-05 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device and method of manufacturing a semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002350387A (en) * | 2001-05-28 | 2002-12-04 | Matsushita Electric Works Ltd | Method of producing semiconductor ion sensor |
TW200936287A (en) * | 2007-11-26 | 2009-09-01 | Nat Inst Of Advanced Ind Scien | Mold removing method |
JP5318737B2 (en) * | 2009-12-04 | 2013-10-16 | 株式会社デンソー | Sensor device and manufacturing method thereof |
JP5208099B2 (en) * | 2009-12-11 | 2013-06-12 | 日立オートモティブシステムズ株式会社 | Flow sensor, method for manufacturing the same, and flow sensor module |
JP5333529B2 (en) * | 2011-07-05 | 2013-11-06 | 株式会社デンソー | Mold package manufacturing method |
-
2013
- 2013-01-31 JP JP2013017183A patent/JP6011373B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014150129A (en) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5318737B2 (en) | Sensor device and manufacturing method thereof | |
JP2015165551A (en) | Optical sensor device | |
JP6271151B2 (en) | Cavity type semiconductor package and packaging method thereof | |
JP5435016B2 (en) | Manufacturing method of semiconductor device | |
JP2012119376A (en) | Led package | |
JP6011373B2 (en) | Manufacturing method of semiconductor device | |
JP2007281233A (en) | Semiconductor sensor device and its manfacturing method | |
ES2873364T3 (en) | Easy-to-fabricate electrical component and procedure for producing an electrical component | |
JP5169964B2 (en) | Mold package mounting structure and mounting method | |
TW201349410A (en) | Chip package and chip package assembling method | |
JP2011114181A (en) | Atomic oscillator | |
JP4624775B2 (en) | Semiconductor device | |
JP2007035779A (en) | Leadless hollow package and its manufacturing method | |
JP4681648B2 (en) | Resin sealing module, optical module, and resin sealing method | |
JP6361348B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101115714B1 (en) | Method For Fabricating a Heat Radiating Type Semiconductor Package | |
JP6032052B2 (en) | Manufacturing method of electronic device | |
WO2017038582A1 (en) | Package for housing semiconductor element, and semiconductor device | |
JP6090041B2 (en) | Electronic device and manufacturing method thereof | |
JP6194859B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5974774B2 (en) | Manufacturing method of sensor device | |
JP5660063B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010177600A (en) | Optical device | |
JP2016225492A (en) | Semiconductor package | |
JP2011129713A (en) | Electronic device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6011373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |