Nothing Special   »   [go: up one dir, main page]

JP6069904B2 - Magnetoresistive memory - Google Patents

Magnetoresistive memory Download PDF

Info

Publication number
JP6069904B2
JP6069904B2 JP2012141477A JP2012141477A JP6069904B2 JP 6069904 B2 JP6069904 B2 JP 6069904B2 JP 2012141477 A JP2012141477 A JP 2012141477A JP 2012141477 A JP2012141477 A JP 2012141477A JP 6069904 B2 JP6069904 B2 JP 6069904B2
Authority
JP
Japan
Prior art keywords
layer
magnetization
cofeb
insulating film
magnetization free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012141477A
Other languages
Japanese (ja)
Other versions
JP2014007263A (en
Inventor
浩司 角田
浩司 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012141477A priority Critical patent/JP6069904B2/en
Publication of JP2014007263A publication Critical patent/JP2014007263A/en
Application granted granted Critical
Publication of JP6069904B2 publication Critical patent/JP6069904B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気抵抗メモリに関する。   The present invention relates to a magnetoresistive memory.

近年の電子デバイスにおいては、シリコン(Si)のCMOSロジックに対して低コストで混載が可能な、大容量不揮発性メモリの重要性が高まっている。   In recent electronic devices, the importance of large-capacity nonvolatile memories that can be embedded at low cost with respect to silicon (Si) CMOS logic is increasing.

磁気抵抗メモリ(Magnetoresistive Random Access Memory: MRAM)は、情報の不揮発性に加えて、情報の高速な書き換えが無制限に行える。このことから、フラッシュメモリなどROM用途のメモリだけでなく、SRAMやDRAMといったRAM用途のメモリを置き換える可能性がある新規不揮発性メモリとして注目されている。   Magnetoresistive random access memory (MRAM) is capable of unlimited rewriting of information in addition to non-volatility of information. For this reason, attention is paid to a novel nonvolatile memory that can replace not only a ROM memory such as a flash memory but also a RAM memory such as an SRAM or a DRAM.

MRAMは、トンネル絶縁膜の上下に強磁性金属電極を配置し、強磁性金属電極の相対的な磁化の向きによってトンネル抵抗が変化する磁気トンネル接合(Magnetic Tunnel Junction: MTJ)を利用してメモリ機能を実現する。磁化の方向が固定された強磁性金属電極は磁化固定層、磁化の方向が反転可能な強磁性金属電極は磁化自由層と呼ばれる。これまで、磁化自由層の向きは、配線に電流を流すことで誘導される磁場を用いて反転させていた。しかし、近年になり、スピン偏極した電子によるトルク(Spin-Transfer Torque: STT)により磁化自由層の磁化反転が可能であることが分かった(スピン注入磁化反転)。これにより、書き換えに必要な電流を大幅に減少でき、MRAMの実用化の可能性が一層高まっている。   MRAM uses a magnetic tunnel junction (MTJ) in which a ferromagnetic metal electrode is arranged above and below a tunnel insulating film and the tunnel resistance changes depending on the relative magnetization direction of the ferromagnetic metal electrode. Is realized. A ferromagnetic metal electrode whose magnetization direction is fixed is called a magnetization fixed layer, and a ferromagnetic metal electrode whose magnetization direction can be reversed is called a magnetization free layer. Until now, the direction of the magnetization free layer has been reversed using a magnetic field induced by passing a current through the wiring. However, in recent years, it has been found that magnetization reversal of the magnetization free layer is possible by spin-transfer torque (STT) (spin injection magnetization reversal). Thereby, the current required for rewriting can be greatly reduced, and the possibility of practical use of MRAM is further increased.

以下の説明では、磁気トンネル接合を実現する材料として使用されるMgOは酸化マグネシウムを、Coはコバルトを、Feは鉄を、Bはボロン(ホウ素)を、Taはタンタルを、Ruはルテニウムを、Siはシリコンを、Oは酸素を、Nは窒素を示す。さらに、Ptは白金を、Arはアルゴンを、Cuは銅を、Pdはパラジウムを、Mgはマグネシウムを示す。   In the following description, MgO used as a material for realizing the magnetic tunnel junction is magnesium oxide, Co is cobalt, Fe is iron, B is boron (boron), Ta is tantalum, Ru is ruthenium, Si represents silicon, O represents oxygen, and N represents nitrogen. Further, Pt represents platinum, Ar represents argon, Cu represents copper, Pd represents palladium, and Mg represents magnesium.

トンネル絶縁膜にMgO、トンネル絶縁膜の上下の強磁性金属電極にCoFeBを用いたCoFeB/MgO/CoFeBのMTJが知られている。このMTJにおいては、MgOの(001)配向の影響を受けてCoFeBも(001)配向しながら結晶化するテンプレート結晶化技術を適用することにより、Δ1バンドのスピン偏極率の高い電子が優先的にMgOをトンネル通過する。これにより、高いMR比が得られることが知られている。MR比は、低抵抗状態の抵抗Rp、高抵抗状態の抵抗Rapとした場合に、MR比(%)=100×(Rap-Rp)/Rpで定義される。   An MTJ of CoFeB / MgO / CoFeB using MgO for the tunnel insulating film and CoFeB for the ferromagnetic metal electrodes above and below the tunnel insulating film is known. In this MTJ, by applying a template crystallization technique in which CoFeB is also crystallized while being affected by the (001) orientation of MgO, electrons with a high Δ1 band spin polarization are preferential. Pass MgO through the tunnel. Thereby, it is known that a high MR ratio can be obtained. The MR ratio is defined as MR ratio (%) = 100 × (Rap−Rp) / Rp when the resistance Rp is in the low resistance state and the resistance Rap is in the high resistance state.

さらに、MgOとCoFeBの界面で誘起される界面垂直磁化を利用することで、それまでは面内磁化型であったCoFeB/MgO/CoFeBのMTJ構造を、垂直磁化型として利用できることが明らかになった。垂直磁化型のMTJは、面内磁化型のMTJに比べてスピン注入磁化反転の効率が良く、MRAMを作製した場合には同じ熱安定性において、より低い書き換え電流にて素子の情報書き換えが行えると期待される。   Furthermore, by utilizing the interface perpendicular magnetization induced at the interface between MgO and CoFeB, it became clear that the MTJ structure of CoFeB / MgO / CoFeB, which had been in-plane magnetization, can be used as the perpendicular magnetization type. It was. The perpendicular magnetization type MTJ has higher efficiency of spin injection magnetization reversal than the in-plane magnetization type MTJ, and when the MRAM is manufactured, the information can be rewritten with a lower rewriting current with the same thermal stability. It is expected.

これらの研究成果を元に、CoFeB/MgO/CoFeB構造による界面垂直MTJを利用した、界面垂直磁化型STT−MRAMの研究開発が活発に行われている。   Based on these research results, research and development of an interface perpendicular magnetization type STT-MRAM using an interface perpendicular MTJ having a CoFeB / MgO / CoFeB structure has been actively conducted.

特許第4082711号公報Japanese Patent No. 4082711 特開2006−080116号公報JP 2006-080116 A 特開2007−184063号公報JP 2007-184063 A

S. Ikeda et al., Nature materials, Vo. 9, pp.721-724, September 2010S. Ikeda et al., Nature materials, Vo. 9, pp.721-724, September 2010 W.Kim et al., IEDM11-531 Tech. Dig. 24.1.1-24.1.4 2011W. Kim et al., IEDM11-531 Tech. Dig. 24.1.1-24.1.4 2011 D.C. Worledge et al., Appl. Phys. Lett. 98, 022501 (2011)D.C.Worledge et al., Appl. Phys. Lett. 98, 022501 (2011) Z. Diao et al., Appl. Phys. Lett. 90, 132508 (2007)Z. Diao et al., Appl. Phys. Lett. 90, 132508 (2007)

STT−MRAM(磁気抵抗メモリ素子)の熱的安定性Δは、E/kBTで表される。ここで、Eは素子の持つエネルギー、kBはボルツマン定数、Tは温度である。STT−MRAMにおいて、書き換え電流Icと熱的安定性Δは、いずれも素子体積に比例し、両者はトレードオフの関係にある。したがって、微細化によって素子体積が減少すると、書き換え電流Icが減少するため好ましい一方で、熱的安定性Δも減少してメモリの不揮発性が保証できないという問題が生じる。界面垂直磁化型STT−MRAMにおいても、継続的な微細化が行われているが、微細化にあたってはこのトレードオフの関係を改善していくことが望ましい。   The thermal stability Δ of STT-MRAM (magnetoresistance memory element) is expressed by E / kBT. Here, E is the energy of the element, kB is the Boltzmann constant, and T is the temperature. In the STT-MRAM, the rewrite current Ic and the thermal stability Δ are both proportional to the element volume, and both are in a trade-off relationship. Therefore, when the element volume is reduced by miniaturization, it is preferable because the rewrite current Ic is reduced. On the other hand, there is a problem that the thermal stability Δ is also reduced and the non-volatility of the memory cannot be guaranteed. The interface perpendicular magnetization type STT-MRAM is also continuously miniaturized, but it is desirable to improve the trade-off relationship in miniaturization.

実施形態によれば、垂直磁化型磁気抵抗メモリは、複数の垂直磁化型磁気抵抗メモリセルを有する。各メモリセルは、トンネル絶縁膜と、トンネル絶縁膜を挟んで対向するように形成された2層の強磁性金属電極である磁化自由層および磁化固定層と、磁化自由層のトンネル絶縁膜とは逆の界面に形成された付加層と、を有する。付加層は、界面キャップ層と強磁性金属電極の補助層を含む組を、少なくとも1組有する。垂直磁化型磁気抵抗メモリは、トンネル絶縁膜と2層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う。
また、各メモリセルは、トンネル絶縁膜と、トンネル絶縁膜を挟んで対向するように形成された2層の強磁性金属電極である磁化自由層および磁化固定層と、磁化自由層のトンネル絶縁膜とは逆の界面に形成された絶縁膜の界面キャップ層と、を有し、トンネル絶縁膜と2層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う。
According to the embodiment, the perpendicular magnetization type magnetoresistive memory has a plurality of perpendicular magnetization type magnetoresistive memory cells. Each memory cell includes a tunnel insulating film, a magnetization free layer and a magnetization fixed layer that are two layers of ferromagnetic metal electrodes formed so as to face each other with the tunnel insulation film interposed therebetween, and a tunnel insulation film of the magnetization free layer. And an additional layer formed at the opposite interface. The additional layer has at least one set including an interface cap layer and a ferromagnetic metal electrode auxiliary layer. The perpendicular magnetization type magnetoresistive memory stores data by utilizing the interface perpendicular magnetization between the tunnel insulating film and the two layers of ferromagnetic metal electrodes.
Each memory cell includes a tunnel insulating film, a magnetization free layer and a magnetization fixed layer that are two layers of ferromagnetic metal electrodes formed so as to face each other with the tunnel insulating film interposed therebetween, and a tunnel insulating film of the magnetization free layer And an interface cap layer of an insulating film formed at the opposite interface to store data using the interface perpendicular magnetization of the tunnel insulating film and the two layers of ferromagnetic metal electrodes.

実施形態によれば、書き換え電流Icを増加させずに熱的安定性を向上させ、上記のトレードオフの関係を改善した垂直磁化型磁気抵抗メモリが実現される。   According to the embodiment, a perpendicular magnetization type magnetoresistive memory is realized in which the thermal stability is improved without increasing the rewrite current Ic and the trade-off relationship is improved.

図1は、実施形態の界面垂直磁化型STT−MRAMのメモリセルを示す図である。FIG. 1 is a diagram illustrating a memory cell of an interface perpendicular magnetization type STT-MRAM according to an embodiment. 図2は、図1の(B)に示したメモリセルのレイアウトで、同一のビット線およびソース線に接続される隣接する2個のメモリセルおよび周辺回路部分のトランジスタの断面構造の例を示す図である。FIG. 2 shows an example of a cross-sectional structure of two adjacent memory cells connected to the same bit line and source line and a transistor in a peripheral circuit portion in the layout of the memory cell shown in FIG. FIG. 図3は、トンネル絶縁膜をMgOで、磁化自由層をCoFeBで、キャップ層をMgOで形成した場合を想定したサンプルの磁化特性の例を示す図である。FIG. 3 is a diagram showing an example of magnetization characteristics of a sample assuming that the tunnel insulating film is made of MgO, the magnetization free layer is made of CoFeB, and the cap layer is made of MgO. 図4は、トンネル絶縁膜をMgOで、磁化自由層をCoFeB/CoFeBTa/CoFeBの多層で、キャップ層をMgOで形成した場合を想定したサンプルの磁化特性の例を示す図である。FIG. 4 is a diagram illustrating an example of magnetization characteristics of a sample assuming that the tunnel insulating film is made of MgO, the magnetization free layer is a multilayer of CoFeB / CoFeBTa / CoFeB, and the cap layer is made of MgO. 図5は、強磁性層の保持力のバイアス依存性を測定するために作成したサンプルの層構造を示す図である。FIG. 5 is a diagram showing the layer structure of a sample prepared for measuring the bias dependence of the coercive force of the ferromagnetic layer. 図6は、図5のサンプルAおよびBの保持力のバイアス依存性の測定結果を示す図である。FIG. 6 is a diagram showing measurement results of bias dependency of holding force of samples A and B in FIG. 図7は、実施形態の垂直磁化型磁気抵抗メモリのメモリセルの基本構造を示す図であり、(A)はボトムピン型を、(B)はトップピン型を示す。7A and 7B are diagrams showing a basic structure of the memory cell of the perpendicular magnetization type magnetoresistive memory according to the embodiment. FIG. 7A shows a bottom pin type, and FIG. 7B shows a top pin type. 図8は、図7の(A)のボトムピン型の層構造で、トンネル絶縁膜および界面キャップ層をMgOで形成し、磁化自由層を多層構造とした実施形態のサンプルの層構造を示す図である。FIG. 8 is a view showing a layer structure of a sample of an embodiment in which the tunnel insulating film and the interface cap layer are formed of MgO and the magnetization free layer is a multilayer structure in the bottom pin type layer structure of FIG. is there. 図9は、図8の実施形態のMTJのサンプルのDC測定によるR−V特性を示す図である。FIG. 9 is a diagram illustrating an RV characteristic by DC measurement of the MTJ sample of the embodiment of FIG. 図10は、図5の(A)の一般的なMTJの層構造を有するメモリセルと、図8の実施形態のMTJの層構造を有するメモリセルの、書き換え電流Icと熱的安定性Δの関係を示す図である。FIG. 10 shows the rewrite current Ic and the thermal stability Δ of the memory cell having the general MTJ layer structure of FIG. 5A and the memory cell having the MTJ layer structure of the embodiment of FIG. It is a figure which shows a relationship. 図11は、実施形態におけるMTJ部分の製造工程を説明する図である。FIG. 11 is a diagram illustrating a manufacturing process of the MTJ portion in the embodiment. 図12は、実施形態におけるMTJ部分の製造工程を説明する図である。FIG. 12 is a diagram illustrating the manufacturing process of the MTJ portion in the embodiment. 図13は、これまで説明したMTJを有する実施形態の界面垂直磁化型STT−MRAMを、CMOS回路に混載した半導体装置のブロック図である。FIG. 13 is a block diagram of a semiconductor device in which the interface perpendicular magnetization type STT-MRAM of the embodiment having the MTJ described so far is embedded in a CMOS circuit. 図14は、MRAMのブロック図である。FIG. 14 is a block diagram of the MRAM.

図1は、実施形態の界面垂直磁化型STT−MRAMのメモリセルを示す図であり、(A)が1個のメモリセルの電気的等価回路を、(B)が複数のメモリセルを配置したメモリセルアレイを、示す。   FIG. 1 is a diagram showing a memory cell of an interface perpendicular magnetization type STT-MRAM according to an embodiment, in which (A) shows an electrical equivalent circuit of one memory cell, and (B) shows a plurality of memory cells. A memory cell array is shown.

図1の(A)に示すように、メモリセル10は、トランジスタ(nMOSFET)11と、抵抗値が設定される可変抵抗素子12と、を有する。可変抵抗素子12は、界面垂直MTJを含み、記憶データに応じて磁化自由層の磁化方向が設定される。可変抵抗素子12の一端はビット線14に接続され、可変抵抗素子12の他端はトランジスタ11の一方の被制御端子(ドレイン)に接続される。トランジスタ11の制御端子(ゲート)はワード線13に接続され、トランジスタ11の他方の被制御端子(ソース)はソース線15に接続される。   As shown in FIG. 1A, the memory cell 10 includes a transistor (nMOSFET) 11 and a variable resistance element 12 in which a resistance value is set. The variable resistance element 12 includes the interface perpendicular MTJ, and the magnetization direction of the magnetization free layer is set according to the stored data. One end of the variable resistance element 12 is connected to the bit line 14, and the other end of the variable resistance element 12 is connected to one controlled terminal (drain) of the transistor 11. The control terminal (gate) of the transistor 11 is connected to the word line 13, and the other controlled terminal (source) of the transistor 11 is connected to the source line 15.

メモリセル10にデータを書き込む場合は、ワード線13に選択電圧(H)を印加してトランジスタ11をオンし、書き込むデータ(HまたはL)に応じて、ビット線14とソース線15の間に極性の異なる電流を流すように電圧を印加する。これにより、書き込むデータに応じて、MTJの磁化自由層の磁化方向が設定され、可変抵抗素子12は、異なる抵抗値を呈する。メモリセル10からデータを読み出す場合は、ワード線13に選択電圧(H)を印加してトランジスタ11をオンし、ビット線14とソース線15の間に、書き込み時より小さい電圧を印加する。これにより、トランジスタ11および可変抵抗素子12を介して、ビット線14とソース線15の間に電流が流れるが、可変抵抗素子12の抵抗値に応じて流れる電流が異なるので、電流量の差に対応して記憶しているデータを検出する。   When data is written to the memory cell 10, the selection voltage (H) is applied to the word line 13 to turn on the transistor 11, and between the bit line 14 and the source line 15 according to the data (H or L) to be written. A voltage is applied so that currents having different polarities flow. Thereby, the magnetization direction of the magnetization free layer of MTJ is set according to the data to be written, and the variable resistance element 12 exhibits different resistance values. When reading data from the memory cell 10, a selection voltage (H) is applied to the word line 13 to turn on the transistor 11, and a voltage smaller than that at the time of writing is applied between the bit line 14 and the source line 15. As a result, a current flows between the bit line 14 and the source line 15 via the transistor 11 and the variable resistance element 12, but the current flowing according to the resistance value of the variable resistance element 12 varies, so that the difference in the amount of current is caused. Correspondingly stored data is detected.

図1の(A)では、ビット線14とソース線15が直交しているが、書き込みおよび読み出し動作の関係から、ビット線14とソース線15は隣接して平行に配置されることが望ましい。図1の(B)は、ビット線14とソース線15を平行に配置した場合のメモリセルのレイアウトを示す。図1の(B)に示すように、ビット線14とソース線15の組に対してワード線13が直交する方向に配置される。図1の(B)では、同一のビット線14およびソース線15に接続される隣接する2個のメモリセルのトランジスタ11のソースは接続され、その接続ノードがソース線15に接続される。   In FIG. 1A, the bit line 14 and the source line 15 are orthogonal to each other, but it is desirable that the bit line 14 and the source line 15 are adjacently arranged in parallel from the relationship between the write and read operations. FIG. 1B shows a layout of the memory cell when the bit line 14 and the source line 15 are arranged in parallel. As shown in FIG. 1B, the word line 13 is arranged in a direction orthogonal to the set of the bit line 14 and the source line 15. In FIG. 1B, the sources of the transistors 11 of two adjacent memory cells connected to the same bit line 14 and source line 15 are connected, and the connection node is connected to the source line 15.

図2は、図1の(B)に示したメモリセルのレイアウトで、同一のビット線14およびソース線15に接続される隣接する2個のメモリセルおよび周辺回路部分のトランジスタの断面構造の例を示す図である。
図2の(A)に示すように、メモリセル部分および周辺回路部分において、基板21の上の層22にトランジスタなどの機能素子が形成される。コンタクト層CTでは、ゲート電極23Aおよび23B、ドレイン電極24Aおよび24B、およびソース電極25が形成される。M1からM5は、それぞれメタル層を示し、V1からVM4はビア層を示す。図示していないが、ゲート電極23Aおよび23Bは、いずれかのメタル層に設けられた、紙面に垂直な方向に伸びるワード線に接続される。また、ソース電極25は、いずれかのメタル層に設けられた、紙面上を横方向に伸びるソース線に接続される。ドレイン電極24Aおよび24Bは、メタル層M1〜M4およびビア層V1〜V4を介して上層に導かれ、下部電極26に接続される。以上の構造は、メモリセル部分および周辺回路部分で同じである。メモリセル部分においては、MTJ30は下部電極26と上部電極28の間に形成され、上部電極28はメタル層M5に配置され、紙面上を横方向に伸びるビット線に接続される。
FIG. 2 shows an example of a cross-sectional structure of two adjacent memory cells connected to the same bit line 14 and source line 15 and transistors in the peripheral circuit portion in the memory cell layout shown in FIG. FIG.
As shown in FIG. 2A, functional elements such as transistors are formed in the layer 22 on the substrate 21 in the memory cell portion and the peripheral circuit portion. In the contact layer CT, gate electrodes 23A and 23B, drain electrodes 24A and 24B, and a source electrode 25 are formed. M1 to M5 represent metal layers, respectively, and V1 to VM4 represent via layers. Although not shown, the gate electrodes 23A and 23B are connected to a word line provided in one of the metal layers and extending in a direction perpendicular to the paper surface. The source electrode 25 is connected to a source line provided in any metal layer and extending in the horizontal direction on the paper surface. The drain electrodes 24A and 24B are guided to the upper layer through the metal layers M1 to M4 and the via layers V1 to V4, and are connected to the lower electrode 26. The above structure is the same in the memory cell portion and the peripheral circuit portion. In the memory cell portion, the MTJ 30 is formed between the lower electrode 26 and the upper electrode 28. The upper electrode 28 is disposed on the metal layer M5 and connected to a bit line extending in the horizontal direction on the paper surface.

MTJ30以外の部分は、これまで広く行われている配線レイアウトおよび製造方法を適用して実現されるため説明は省略し、MTJについてのみ説明する。   Since parts other than the MTJ 30 are realized by applying a wiring layout and manufacturing method that have been widely used so far, description thereof will be omitted, and only the MTJ will be described.

上記の書き換え電流Icと熱的安定性Δとのトレードオフの関係を改善するために、書き換え電流Icと、熱的安定性Δに関係する要因を検討した。   In order to improve the trade-off relationship between the rewrite current Ic and the thermal stability Δ, factors related to the rewrite current Ic and the thermal stability Δ were examined.

書き換え電流Icに関係する要因として、ギルバートのダンピング定数αが知られている。ダンピング定数αはスピンの歳差運動の摩擦成分を表現する値であり、この値が小さければ書き換え電流が減少する。一方、ダンピング定数αは、基本的に熱的安定性とは無関係であり、αを小さくすることができれば書き換え電流と熱的安定性のトレードオフは改善することに着目した。   As a factor related to the rewrite current Ic, Gilbert's damping constant α is known. The damping constant α is a value that expresses the friction component of the spin precession. If this value is small, the rewriting current decreases. On the other hand, the damping constant α is basically irrelevant to the thermal stability, and it has been noted that the trade-off between the rewriting current and the thermal stability is improved if α can be reduced.

これまで、STT−MRAMでは、トンネル絶縁膜をMgOで、磁化固定層および磁化自由層をCoFeBで形成し、磁化自由層のキャップ層をTaまたはCoFeBTaで形成するのが一般的であった。これに対して、キャップ層をトンネル絶縁膜と同じ材料であるMgOで形成することにより、ダンピング定数αを小さくできないか検討した。   Until now, in the STT-MRAM, the tunnel insulating film is generally formed of MgO, the magnetization fixed layer and the magnetization free layer are formed of CoFeB, and the cap layer of the magnetization free layer is generally formed of Ta or CoFeBTa. On the other hand, it was examined whether the damping constant α could be reduced by forming the cap layer with MgO, which is the same material as the tunnel insulating film.

図3は、トンネル絶縁膜をMgOで、磁化自由層をCoFeBで、キャップ層をMgOで形成した場合を想定したサンプルの磁化特性の例を示す図である。図3の(A)はベタ膜のサンプルの層構造を示し、図3の(B)は振動試料型磁化測定装置(VSM)で測定した磁化特性(M−H)を示す。   FIG. 3 is a diagram showing an example of magnetization characteristics of a sample assuming that the tunnel insulating film is made of MgO, the magnetization free layer is made of CoFeB, and the cap layer is made of MgO. 3A shows the layer structure of the solid film sample, and FIG. 3B shows the magnetization characteristics (M−H) measured by the vibration sample type magnetization measuring device (VSM).

図3の(A)に示すように、サンプルは、MgO膜31の上に1.1nmのCoFeB層32を形成し、その上にMgO膜33を形成した層構造を有する。   As shown in FIG. 3A, the sample has a layer structure in which a 1.1 nm CoFeB layer 32 is formed on an MgO film 31 and an MgO film 33 is formed thereon.

図3の(B)において、横軸は印加する磁界強度(M)を示し、印加する磁界の方向は、ゼロを境にして反転する。図3の(B)において、縦軸は磁化されたサンプルの磁化量を正規化して示している。振動試料型磁化測定装置で測定する磁束の方向を、面に平行な方向とすると面内方向のHが測定され、垂直な方向とすると垂直方向のHが測定される。   In FIG. 3B, the horizontal axis indicates the applied magnetic field strength (M), and the direction of the applied magnetic field is reversed with respect to zero. In FIG. 3B, the vertical axis shows the normalized amount of magnetization of the magnetized sample. If the direction of the magnetic flux measured by the vibration sample type magnetization measuring device is a direction parallel to the surface, the in-plane direction H is measured, and if the direction is perpendicular, the vertical direction H is measured.

一般に、MgO/CoFeB/TaあるいはTa/CoFeB/MgOのベタ膜のVSMを用いた加工前の評価では、CoFeBが薄い場合、界面垂直磁化により磁化容易軸が垂直方向を示すことが知られていた。ただし、CoFeBの膜厚が比較的厚い場合に、MgO/CoFeB/MgOが面内磁化型のMTJ特性を示すことは、二重接合のMTJとして既に知られている。   In general, in the evaluation before processing using a VSM of a solid film of MgO / CoFeB / Ta or Ta / CoFeB / MgO, it was known that when CoFeB is thin, the easy axis of magnetization shows a perpendicular direction due to interface perpendicular magnetization. . However, it is already known as a double-junction MTJ that MgO / CoFeB / MgO exhibits in-plane magnetization type MTJ characteristics when the thickness of CoFeB is relatively large.

しかし、図3の(B)に示すように、このサンプルでは、磁化容易軸は、面内方向であった。これは、垂直磁化を誘起するMgOとCoFeBの界面が1つから2つへ増加することを考えると、予想外であった。いずれにしろ、図3の(A)の層構造は、たとえCoFeBが薄い場合(1nm程度)の場合でも、垂直磁化型としての使用に適していないことが判明した。   However, as shown in FIG. 3B, in this sample, the easy axis of magnetization was the in-plane direction. This is unexpected considering that the interface between MgO and CoFeB that induces perpendicular magnetization increases from one to two. In any case, it has been found that the layer structure of FIG. 3A is not suitable for use as a perpendicular magnetization type even when CoFeB is thin (about 1 nm).

そこで、磁化自由層の材料に関する実験をさらに行い、磁化自由層を下部強磁性層、中間(強磁性)層および上部強磁性層の3層構造に分離した場合について磁化特性(M−H)を測定した。   Therefore, further experiments on the material of the magnetization free layer were further conducted, and the magnetization characteristics (M−H) were obtained when the magnetization free layer was separated into a three-layer structure of a lower ferromagnetic layer, an intermediate (ferromagnetic) layer, and an upper ferromagnetic layer. It was measured.

図4は、トンネル絶縁膜をMgOで、磁化自由層をCoFeB/CoFeBTa/CoFeBの多層で、キャップ層をMgOで形成した場合を想定したサンプルの磁化特性の例を示す図である。図4の(A)はベタ膜の層構造を示し、図4の(B)はVSMで測定した磁化特性(M−H)を示す。   FIG. 4 is a diagram illustrating an example of magnetization characteristics of a sample assuming that the tunnel insulating film is made of MgO, the magnetization free layer is a multilayer of CoFeB / CoFeBTa / CoFeB, and the cap layer is made of MgO. 4A shows the layer structure of the solid film, and FIG. 4B shows the magnetization characteristics (M−H) measured by VSM.

図4の(A)に示すように、サンプルは、MgO膜31の上に0.6nmのCoFeB層321を、その上に0.6nmのCoFeBTa層322を、その上に0.6nmのCoFeB層321を、形成し、さらにその上にMgO膜33を形成した層構造を有する。言い換えれば、図4の(A)の層構造は、図3の(A)の層構造で、磁化自由層を、下部強磁性層321と、中間層322と、下部強磁性層323の3層に分離し、MgO/CoFeB/CoFeBTa/CoFeB/MgOとした構造である。   As shown in FIG. 4A, in the sample, a 0.6 nm CoFeB layer 321 is formed on the MgO film 31, a 0.6 nm CoFeBTa layer 322 is formed thereon, and a 0.6 nm CoFeB layer is formed thereon. 321 is formed, and a MgO film 33 is further formed thereon. In other words, the layer structure of FIG. 4A is the layer structure of FIG. 3A, and the magnetization free layer is composed of three layers of the lower ferromagnetic layer 321, the intermediate layer 322, and the lower ferromagnetic layer 323. This is a structure of MgO / CoFeB / CoFeBTa / CoFeB / MgO.

図4の(B)は、図3の(B)に対応する図であり、横軸は磁界強度(M)を、縦軸はサンプルの正規化磁化量を、示している。図4の(B)に示すように、図4の(A)の構造では、磁化容易軸が垂直方向であることが分かる。このことから、CoFeB/CoFeBTa/CoFeBの磁化自由層は,垂直方向に磁化容易軸を持つ1層の強磁性体として振る舞うことが分かる。   FIG. 4B is a diagram corresponding to FIG. 3B, in which the horizontal axis indicates the magnetic field strength (M) and the vertical axis indicates the normalized magnetization amount of the sample. As shown in FIG. 4B, in the structure of FIG. 4A, it can be seen that the easy axis of magnetization is in the vertical direction. From this, it can be seen that the magnetization free layer of CoFeB / CoFeBTa / CoFeB behaves as a single layer of ferromagnetic material having an axis of easy magnetization in the vertical direction.

以上説明したように、磁化自由層として、CoFeB/CoFeBTa/CoFeBの多層構造を使用すれば、キャップ層をトンネル絶縁膜と同じ材料であるダンピング定数αを小さなMgOで形成しても、垂直磁化型となることが分かった。   As described above, if a multilayer structure of CoFeB / CoFeBTa / CoFeB is used as the magnetization free layer, even if the cap layer is made of the same material as the tunnel insulating film and the damping constant α is made of small MgO, the perpendicular magnetization type I found out that

一方、界面キャップ層を介して磁化自由層と磁気的に結合し、磁化自由層の漏れ磁場によって磁化自由層と常に同じ方向を向く補助の磁化自由層(補助層)(ダミー磁化自由層と称する場合がある)を設けることを検討した。補助層を形成する材料には、キャップ層のMgOとの界面垂直磁化を利用できるCoFeBを用いた。補助層は、磁化自由層との磁気的な相互作用によって、磁化自由層と常に同じ方向を向く。補助層の磁化を小さくして保持力を小さくすれば、磁化自由層の向きによって補助層が受ける漏洩磁場の影響が相対的に大きくなり、磁化自由層漏洩磁場により、補助層を磁化自由層と同じ方向に磁化することは比較的容易に行える。一方、補助層によって、磁化自由層が受ける漏洩磁場を大きくするためには、補助層の磁化を大きくすることが望ましい。   On the other hand, an auxiliary magnetization free layer (auxiliary layer) (referred to as a dummy magnetization free layer) that is magnetically coupled to the magnetization free layer via the interface cap layer and always faces the same direction as the magnetization free layer due to the leakage magnetic field of the magnetization free layer. In some cases). As a material for forming the auxiliary layer, CoFeB capable of utilizing interface perpendicular magnetization with MgO of the cap layer was used. The auxiliary layer is always oriented in the same direction as the magnetization free layer by magnetic interaction with the magnetization free layer. If the magnetization of the auxiliary layer is reduced to reduce the coercive force, the influence of the leakage magnetic field on the auxiliary layer due to the orientation of the magnetization free layer becomes relatively large. The magnetization free layer leakage magnetic field causes the auxiliary layer to become a magnetization free layer. Magnetizing in the same direction is relatively easy. On the other hand, in order to increase the leakage magnetic field received by the magnetization free layer by the auxiliary layer, it is desirable to increase the magnetization of the auxiliary layer.

図5は、強磁性層の保持力のバイアス依存性を測定するために作成したサンプルの層構造を示す図である。図5の(A)は、磁化自由層としてのみ動作する強磁性層の保持力のバイアス依存性を測定するためのサンプルAの層構造を示し、図5の(B)は、補助層として動作する強磁性層の保持力のバイアス依存性を測定するためのサンプルBの層構造を示す。サンプルBは、後述する実施形態の層構造と同じ構造である。   FIG. 5 is a diagram showing the layer structure of a sample prepared for measuring the bias dependence of the coercive force of the ferromagnetic layer. FIG. 5A shows the layer structure of Sample A for measuring the bias dependence of the coercive force of a ferromagnetic layer that operates only as a magnetization free layer, and FIG. 5B operates as an auxiliary layer. The layer structure of Sample B for measuring the bias dependence of the coercive force of the ferromagnetic layer is shown. Sample B has the same structure as the layer structure of the embodiment described later.

図5の(A)に示すように、サンプルAは、下部金属層44の上に、磁化固定層であるCoFeB膜42、トンネル絶縁膜であるMgO膜41、磁化自由層である1.2nmのCoFeB膜43および上部金属層45を、形成した。   As shown in FIG. 5A, the sample A has a CoFeB film 42 as a magnetization fixed layer, a MgO film 41 as a tunnel insulating film, and a 1.2 nm layer as a magnetization free layer on the lower metal layer 44. A CoFeB film 43 and an upper metal layer 45 were formed.

図5の(B)に示すように、サンプルBは、下部金属層44の上に、CoFeB膜42、MgO膜41、CoFeB膜431、CoFeBTa膜432、CoFeB膜433、MgO膜46、CoFeB膜47および上部金属層45を、形成した。MgO膜41の厚さは、0.9nmであり、MgO膜46の厚さは0.7nmである。CoFeB膜431の厚さは0.6nm、CoFeBTa膜432の厚さは0.6nm、CoFeB膜433の厚さは0.5nm、CoFeB膜47の厚さは1.2nmである。   As shown in FIG. 5B, the sample B has a CoFeB film 42, an MgO film 41, a CoFeB film 431, a CoFeBTa film 432, a CoFeB film 433, an MgO film 46, and a CoFeB film 47 on the lower metal layer 44. And the upper metal layer 45 was formed. The thickness of the MgO film 41 is 0.9 nm, and the thickness of the MgO film 46 is 0.7 nm. The CoFeB film 431 has a thickness of 0.6 nm, the CoFeBTa film 432 has a thickness of 0.6 nm, the CoFeB film 433 has a thickness of 0.5 nm, and the CoFeB film 47 has a thickness of 1.2 nm.

サンプルAおよびBは、直径50nmの微小素子に加工した上で、その保持力についてバイアス依存性を測定した。   Samples A and B were processed into microelements with a diameter of 50 nm, and the bias dependency of the holding force was measured.

図6は、図6のサンプルAおよびBの保持力のバイアス依存性の測定結果を示す図である。図6において、横軸は印加するバイアス電圧を示し、縦軸はバイアス電圧印加時の素子が示す保磁力を正規化した値を示し、白四角FがサンプルBの特性を、黒丸SがサンプルAの特性をそれぞれ示す。   FIG. 6 is a diagram showing the measurement results of the bias dependence of the holding force of samples A and B in FIG. In FIG. 6, the horizontal axis indicates the bias voltage to be applied, the vertical axis indicates the normalized value of the coercive force exhibited by the element when the bias voltage is applied, the white square F indicates the characteristics of sample B, and the black circle S indicates sample A. The characteristics are shown respectively.

図6に示すように、サンプルB、すなわち磁化自由層の保持力は、バイアス電圧の変化に対して、0Vでもっとも高い保持力を示し、バイアス電圧が0Vから離れるに従って徐々に低下する。これに対して、サンプルA、すなわち補助層の保持力は、サンプルBと同様に、バイアス電圧の変化に対して、0Vでもっとも高い保持力を示すが、サンプルBに比べて、バイアス電圧が0Vから離れるに従って急激に低下する。言い換えれば、補助層の保持力が、素子に印加されるバイアスによって大きく変化することが分かった。例えば矢印Zで示す低電圧(約−0.2V)を印加した状態では、磁化自由層の保持力の減少は小さいが、補助層の保持力は、はほとんどゼロとなる。したがって、補助層の磁化をある程度大きくしても、磁化自由層の向きをスピン注入によって書き換える際には補助層の保持力自体が小さくなり、磁化自由層と補助層の反転を同期させることが可能であることが判明した。   As shown in FIG. 6, the coercive force of the sample B, that is, the magnetization free layer, shows the highest coercive force at 0V with respect to the change of the bias voltage, and gradually decreases as the bias voltage goes away from 0V. On the other hand, the holding force of sample A, that is, the auxiliary layer shows the highest holding force at 0V with respect to the change of the bias voltage, similar to sample B, but the bias voltage is 0V compared to sample B. Decreases rapidly as you move away from. In other words, it has been found that the holding force of the auxiliary layer varies greatly depending on the bias applied to the element. For example, in a state where a low voltage (about −0.2 V) indicated by the arrow Z is applied, the decrease in the coercive force of the magnetization free layer is small, but the coercive force of the auxiliary layer is almost zero. Therefore, even if the magnetization of the auxiliary layer is increased to some extent, when the orientation of the magnetization free layer is rewritten by spin injection, the coercive force of the auxiliary layer itself is reduced, and the inversion of the magnetization free layer and the auxiliary layer can be synchronized. It turned out to be.

図7は、実施形態の垂直磁化型磁気抵抗メモリのメモリセルの基本構造を示す図であり、(A)はボトムピン型を、(B)はトップピン型を示す。   7A and 7B are diagrams showing a basic structure of the memory cell of the perpendicular magnetization type magnetoresistive memory according to the embodiment. FIG. 7A shows a bottom pin type, and FIG. 7B shows a top pin type.

図7の(A)のボトムピン型は、下部金属層54の上に、磁化固定層52、トンネル絶縁膜51、磁化自由層53、界面キャップ層56、補助(ダミー磁化自由)層57、上部金属層55を順に形成した構造を有する。   In the bottom pin type of FIG. 7A, the magnetization fixed layer 52, the tunnel insulating film 51, the magnetization free layer 53, the interface cap layer 56, the auxiliary (dummy magnetization free) layer 57, and the upper metal are formed on the lower metal layer 54. The layer 55 is formed in order.

図7の(B)のトップピン型は、下部金属層65の上に、補助(ダミー磁化自由)層67、界面キャップ層66、磁化自由層63、トンネル絶縁膜61、磁化固定層62、上部金属層64を順に形成した構造を有する。   The top pin type of FIG. 7B has an auxiliary (dummy magnetization free) layer 67, an interface cap layer 66, a magnetization free layer 63, a tunnel insulating film 61, a magnetization fixed layer 62, an upper part on a lower metal layer 65. It has a structure in which a metal layer 64 is formed in order.

これまでおよび以後の説明は、ボトムピン型を例としたものであるが、説明は、トップピン型についても同様に有効である。   The description so far and the following is an example of the bottom pin type, but the description is equally valid for the top pin type.

図7の(A)の構造で、バイアスが印加されている書き換え状態では、図6に示したように、補助(ダミー磁化自由)層57には保持力がほとんどない。この状態で磁化自由層53の磁化方向を反転させると、磁化自由層53からの漏洩磁場の方向が反転するため、補助層57の磁化方向も容易に反転する。バイアスが印加されていないデータ保持状態でも、磁化自由層53からの漏洩磁場の影響によって、補助層57の磁化方向は、磁化自由層53と同じ向きを向く方がエネルギー的に有利である。そのため、補助層57は、常に磁化自由層53と同じ方向に磁化される。データ保持状態においては、逆に磁化自由層53と同じ向きを向く補助(ダミー磁化自由)層57からの漏洩磁場によって、磁化自由層53の熱的安定性が増加する。   In the rewritten state in which a bias is applied in the structure of FIG. 7A, the auxiliary (dummy magnetization free) layer 57 has almost no coercive force as shown in FIG. When the magnetization direction of the magnetization free layer 53 is reversed in this state, the direction of the leakage magnetic field from the magnetization free layer 53 is reversed, so that the magnetization direction of the auxiliary layer 57 is easily reversed. Even in a data holding state in which no bias is applied, it is advantageous in terms of energy that the magnetization direction of the auxiliary layer 57 faces the same direction as the magnetization free layer 53 due to the influence of the leakage magnetic field from the magnetization free layer 53. Therefore, the auxiliary layer 57 is always magnetized in the same direction as the magnetization free layer 53. Conversely, in the data retention state, the thermal stability of the magnetization free layer 53 is increased by the leakage magnetic field from the auxiliary (dummy magnetization free) layer 57 facing the same direction as the magnetization free layer 53.

前述のように、界面キャップ層56としてダンピング定数αの小さい材料を用いることで、熱的安定性を犠牲にせずに書き換え電流Icのみを減らすことができる。ダンピング定数αの小さい材料としてMgOを使用し、トンネル絶縁膜51および界面キャップ層56をMgOで形成する場合には、前述のように、磁化自由層53を多層構造とすることが望ましく、中間層をCoFeBTaで形成することが望ましい。   As described above, by using a material having a small damping constant α as the interface cap layer 56, only the rewriting current Ic can be reduced without sacrificing thermal stability. When MgO is used as a material having a small damping constant α and the tunnel insulating film 51 and the interface cap layer 56 are formed of MgO, it is desirable that the magnetization free layer 53 has a multilayer structure as described above. It is desirable to form CoFeBTa.

以上のようにして、図7の(A)および(B)の基本構造を有する垂直磁化型磁気抵抗メモリセルは、通常のMTJに対して書き換え電流Icを低減し、かつ熱的安定性Δを向上させることができる。   As described above, the perpendicular magnetization type magnetoresistive memory cell having the basic structure shown in FIGS. 7A and 7B reduces the rewrite current Ic with respect to the normal MTJ, and has the thermal stability Δ. Can be improved.

図8は、図7の(A)のボトムピン型の層構造で、トンネル絶縁膜および界面キャップ層をMgOで形成し、磁化自由層を多層構造とした実施形態のサンプルの層構造を示す図である。   FIG. 8 is a view showing a layer structure of a sample of an embodiment in which the tunnel insulating film and the interface cap layer are formed of MgO and the magnetization free layer is a multilayer structure in the bottom pin type layer structure of FIG. is there.

図8に示すように、実施形態のサンプルは、下部金属層74の上に、CoFeB膜72、MgO膜71、CoFeB膜731、CoFeBTa膜732、CoFeB膜733、MgO膜76、CoFeB膜77および上部金属層75を、形成した。下部金属層74および上部金属層75は、図7の(A)の下部金属層54および上部金属層55に対応する。トンネル絶縁膜51に対応するMgO膜71の厚さは0.9nmであり、界面キャップ層56に対応するMgO膜76の厚さは0.7nmである。CoFeB膜731の厚さは0.6nm、CoFeBTa膜732の厚さは0.6nm、CoFeB膜733の厚さは0.5nm、CoFeB膜77の厚さは1.2nmである。CoFeB膜731、CoFeBTa膜732およびCoFeB膜733の積層が、垂直方向に磁化容易軸を有する1層の強磁性体の磁化自由層53として機能する。   As shown in FIG. 8, the sample of the embodiment includes a CoFeB film 72, a MgO film 71, a CoFeB film 731, a CoFeBTa film 732, a CoFeB film 733, a MgO film 76, a CoFeB film 77 and an upper part on the lower metal layer 74. A metal layer 75 was formed. The lower metal layer 74 and the upper metal layer 75 correspond to the lower metal layer 54 and the upper metal layer 55 in FIG. The thickness of the MgO film 71 corresponding to the tunnel insulating film 51 is 0.9 nm, and the thickness of the MgO film 76 corresponding to the interface cap layer 56 is 0.7 nm. The thickness of the CoFeB film 731 is 0.6 nm, the thickness of the CoFeBTa film 732 is 0.6 nm, the thickness of the CoFeB film 733 is 0.5 nm, and the thickness of the CoFeB film 77 is 1.2 nm. A stack of the CoFeB film 731, the CoFeBTa film 732, and the CoFeB film 733 functions as a single layered ferromagnetic free magnetization layer 53 having an easy axis in the vertical direction.

図9は、図8の実施形態のMTJのサンプルのDC測定によるR−V特性を示す図である。もし補助層(CoFeB膜)77の磁化方向が、磁化自由層(CoFeB膜731、CoFeBTa膜732およびCoFeB膜733の積層)の磁化方向と逆向きになればその時点で抵抗が増加する特異なR−V特性を示すはずである。しかし、図9のR−V特性は、通常のMTJ特性と同様である。したがって、補助層77は、磁化自由層(CoFeB膜731、CoFeBTa膜732およびCoFeB膜733の積層)と常に同じ方向を向いていることが確認できた。   FIG. 9 is a diagram illustrating an RV characteristic by DC measurement of the MTJ sample of the embodiment of FIG. If the magnetization direction of the auxiliary layer (CoFeB film) 77 is opposite to the magnetization direction of the magnetization free layer (lamination of the CoFeB film 731, the CoFeBTa film 732, and the CoFeB film 733), the resistance increases at that point. Should show -V characteristics. However, the RV characteristic in FIG. 9 is the same as the normal MTJ characteristic. Therefore, it was confirmed that the auxiliary layer 77 was always oriented in the same direction as the magnetization free layer (lamination of the CoFeB film 731, the CoFeBTa film 732, and the CoFeB film 733).

図10は、図5の(A)の一般的なMTJの層構造を有するメモリセルと、図8の実施形態のMTJの層構造を有するメモリセルの、書き換え電流Icと熱的安定性Δの関係を示す図である。IcおよびΔは、書き換え電流Icのパルス幅依存性を測定する標準的な方法により求めた(例えば、非特許文献1に記載された方法)。図10から明らかなように、実施形態のメモリセルでは、書き換え電流Icは減少しているにもかかわらず、熱的安定性Δは大きく向上しており、書き換え電流Icと熱的安定性Δのトレードオフ関係を改善できることが分かった。   FIG. 10 shows the rewrite current Ic and the thermal stability Δ of the memory cell having the general MTJ layer structure of FIG. 5A and the memory cell having the MTJ layer structure of the embodiment of FIG. It is a figure which shows a relationship. Ic and Δ were obtained by a standard method for measuring the pulse width dependency of the rewrite current Ic (for example, the method described in Non-Patent Document 1). As is apparent from FIG. 10, in the memory cell of the embodiment, the thermal stability Δ is greatly improved in spite of the decrease in the rewrite current Ic, and the rewrite current Ic and the thermal stability Δ It was found that the trade-off relationship can be improved.

次に、図11および図12を参照して、図8の実施形態におけるMTJ部分の製造工程を説明する。なお、MTJ部分の製造工程は、図2に示したように、ビア層VM4まで形成された後行われるので、トランジスタと下部電極(BEL)74を接続するビアが露出している状態から説明する。   Next, with reference to FIG. 11 and FIG. 12, the manufacturing process of the MTJ portion in the embodiment of FIG. 8 will be described. As shown in FIG. 2, the manufacturing process of the MTJ portion is performed after the via layer VM4 is formed, so that the description will be made from the state in which the via connecting the transistor and the lower electrode (BEL) 74 is exposed. .

通常のCMOSプロセスではビア材料はCuであり、図11の(A)に示すように、SiO層82中にビア(Cu)81が形成されている。図11の(A)に示すように、スパッタ法により、下部電極(BEL)74となるTa層(3nm)83、Ru層(25nm)84、Ta層(15nm)85を順番に成膜する。BEL74の中間Ru層84はシート抵抗を下げる効果を持ち、Ta単膜で同じシート抵抗を得る場合に比べて表面の平坦性が向上する。Ru層84上のTa層85は、MTJをドライエッチング(RIE)する際のエッチングストッパ層として機能する。 In a normal CMOS process, the via material is Cu, and a via (Cu) 81 is formed in the SiO 2 layer 82 as shown in FIG. As shown in FIG. 11A, a Ta layer (3 nm) 83, a Ru layer (25 nm) 84, and a Ta layer (15 nm) 85 to be the lower electrode (BEL) 74 are sequentially formed by sputtering. The intermediate Ru layer 84 of the BEL 74 has an effect of lowering the sheet resistance, and the surface flatness is improved as compared with the case where the same sheet resistance is obtained with a Ta single film. The Ta layer 85 on the Ru layer 84 functions as an etching stopper layer when the MTJ is dry-etched (RIE).

次に、図11の(B)に示すように、スパッタ法により磁化固定層72の一部であるCo(0.4nm)/Pt(0.6nm)をトータルで14nm成膜する。続けてRuを0.9nm成膜し、続けてCo(0.4nm)/Pt(0.6nm)をトータルで4nm成膜する。これにより、(Co/Pt)14/Ru/(Co/Pt)層86が形成される。続けてTa層(0.2nm)87を成膜し、さらにCoFeB膜(1.0nm)88を成膜する。CoFeBの組成比は、これ以降の層も含めて、ターゲット組成の調整により、Co:Fe:B=20:60:20(atomic%)になるよう調整する。[Co/Pt]14層と[Co/Pt]/Ta/CoFeB層がRu層を介して反強磁性的に結合することにより、漏れ磁場の小さい磁化固定層を形成する。 Next, as shown in FIG. 11B, a total of 14 nm of Co (0.4 nm) / Pt (0.6 nm), which is a part of the magnetization fixed layer 72, is formed by sputtering. Subsequently, Ru is formed to a thickness of 0.9 nm, and subsequently Co (0.4 nm) / Pt (0.6 nm) is formed to a total thickness of 4 nm. Thereby, the (Co / Pt) 14 / Ru / (Co / Pt) 4 layer 86 is formed. Subsequently, a Ta layer (0.2 nm) 87 is formed, and a CoFeB film (1.0 nm) 88 is further formed. The composition ratio of CoFeB is adjusted so as to be Co: Fe: B = 20: 60: 20 (atomic%) by adjusting the target composition including the subsequent layers. The [Co / Pt] 14 layer and the [Co / Pt] 4 / Ta / CoFeB layer are antiferromagnetically coupled via the Ru layer to form a magnetization fixed layer with a small leakage magnetic field.

次に、図11の(C)に示すように、スパッタ法によりMgを0.8nm成膜し、続いて酸素雰囲気中で30秒Mgを酸化させ、次に界面の過酸化を防ぐためにMgを0.35nm成膜することで、トンネル絶縁膜であるMgO層89を形成する。次に、スパッタ法により磁化自由層の一部731であるCoFeB膜90を0.6nm成膜する。次に、スパッタ法により磁化自由層の一部732であるCoFeBTa層(0.6nm)91を成膜する。CoFeBTa層91の組成比は成膜パワーの調整により、CoFeB:Ta=75:25(atomic%)になるよう調整する。次に、スパッタ法により磁化自由層の一部733であるCoFeB層(0.5nm)92を成膜する。   Next, as shown in FIG. 11C, a Mg film having a thickness of 0.8 nm is formed by sputtering, followed by oxidation of Mg in an oxygen atmosphere for 30 seconds, and then Mg to prevent interface overoxidation. By depositing 0.35 nm, an MgO layer 89 that is a tunnel insulating film is formed. Next, a CoFeB film 90 that is a part 731 of the magnetization free layer is formed by sputtering to a thickness of 0.6 nm. Next, a CoFeBTa layer (0.6 nm) 91 which is a part 732 of the magnetization free layer is formed by sputtering. The composition ratio of the CoFeBTa layer 91 is adjusted to be CoFeB: Ta = 75: 25 (atomic%) by adjusting the deposition power. Next, a CoFeB layer (0.5 nm) 92 which is a part 733 of the magnetization free layer is formed by sputtering.

次に、図11の(D)に示すように、スパッタ法によりMgを0.8nm成膜し、続いて酸素雰囲気中で15秒Mgを酸化させ、次に界面の過酸化を防ぐためにMgを0.35nm成膜することで、界面キャップ層76であるMgO層94を形成する。次に、スパッタ法により補助層77であるCoFeB層(1.2nm)94を成膜する。   Next, as shown in FIG. 11D, Mg is deposited to a thickness of 0.8 nm by sputtering, and then Mg is oxidized for 15 seconds in an oxygen atmosphere, and then Mg is added to prevent over-oxidation at the interface. The MgO layer 94 that is the interface cap layer 76 is formed by forming the film to 0.35 nm. Next, a CoFeB layer (1.2 nm) 94 as the auxiliary layer 77 is formed by sputtering.

次に、図12の(A)に示すように、スパッタ法により界面キャップ層76であるTa層(1nm)95を成膜する。次に、スパッタ法により上部電極のエッチングストッパであるRu層(7nm)96と上部電極(TEL)であるTa層(80nm)97を成膜し、続けてCVD法によりハードマスクSiO層(100nm)98を成膜する。 Next, as shown in FIG. 12A, a Ta layer (1 nm) 95 which is an interface cap layer 76 is formed by sputtering. Next, a Ru layer (7 nm) 96 as an etching stopper for the upper electrode and a Ta layer (80 nm) 97 as an upper electrode (TEL) are formed by sputtering, followed by a hard mask SiO 2 layer (100 nm by CVD). ) 98 is deposited.

次に、図12の(B)に示すように、SiO層98に対して、MTJのレジストパターン<TEL>を液浸のArFリソグラフィと3層レジストプロセスにより直径50nmの円形に露光する。さらに、ドライエッチングにより3層レジスト、ハードマスク、TEL、MTJまでエッチングして、BELのTaでストップさせる。なお3層レジスト、SiOハードマスク、TELのエッチングはMRAM素子に限ったものではないため詳細は省略する。上部のエッチングストッパからCo/Ptを含む磁化固定層までのエッチングに関しては、エッチングガスとしてメタノール(CHOH)をアルゴン(Ar)で希釈したガスを用いたエッチングを行い、エッチングストッパであるTa層85にてエッチングを止める。エッチングが終了した段階で、ハードマスクであるSiOはエッチングにより消滅しており、TELのTaが露出している。 Next, as shown in FIG. 12B, the resist pattern <TEL> of MTJ is exposed to the SiO 2 layer 98 in a circle having a diameter of 50 nm by immersion ArF lithography and a three-layer resist process. Further, the etching is performed up to the three-layer resist, hard mask, TEL, and MTJ by dry etching, and is stopped by Ta of BEL. Note that the etching of the three-layer resist, the SiO 2 hard mask, and the TEL is not limited to the MRAM element, and details thereof are omitted. For the etching from the upper etching stopper to the magnetization fixed layer containing Co / Pt, etching is performed using a gas obtained by diluting methanol (CH 3 OH) with argon (Ar) as an etching gas, and the Ta layer as an etching stopper At 85, the etching is stopped. At the stage where the etching is completed, the hard mask SiO 2 has disappeared due to the etching, and the TEL Ta is exposed.

次に、図12の(C)に示すように、層間絶縁膜であるSiN層(30nm)99を成膜し、続けて厚い層間絶縁膜であるSiO層(100nm)100を成膜して平坦化を行う。さらに、MTJ間を電気的に分離するためBELのレジストパターン<BEL>を液浸のArFリソグラフィと3層レジストプロセスによりMTJとCuプラグを覆う形で露光する。さらに、ドライエッチングにより3層レジスト、SiO、SiN、BEL83までエッチングしてBEL83より下のSiOでストップさせる。 Next, as shown in FIG. 12C, a SiN layer (30 nm) 99 which is an interlayer insulating film is formed, and then a SiO 2 layer (100 nm) 100 which is a thick interlayer insulating film is formed. Perform flattening. Further, in order to electrically separate the MTJ, the BEL resist pattern <BEL> is exposed so as to cover the MTJ and the Cu plug by immersion ArF lithography and a three-layer resist process. Further, the dry etching is performed up to the three-layer resist, SiO 2 , SiN, and BEL 83 and is stopped at the SiO 2 below the BEL 83.

その後は、通常のCuデュアルダマシンプロセスとほぼ同様である。図12の(D)に示すように、層間絶縁膜であるSiO層(300nm)を成膜し、CMP法により平坦化を行う。さらに、ビアが必要である部分にはビアを開口し、MTJの上部は配線部分のエッチングによりTEL層97を露出させ、Cu層101を埋め込みCMPで平坦化することで上部配線を形成する。 After that, it is almost the same as the normal Cu dual damascene process. As shown in FIG. 12D, a SiO 2 layer (300 nm) which is an interlayer insulating film is formed and planarized by a CMP method. Furthermore, a via is opened in a portion where a via is necessary, the TEL layer 97 is exposed by etching the wiring portion above the MTJ, and the Cu layer 101 is buried and planarized by CMP to form an upper wiring.

その後のプロセスは特に実施形態の素子に限ったものではなく、さらに上部のCu配線およびAlパッドを形成すればMRAMのCMOS混載LSIが完成する。   Subsequent processes are not particularly limited to the elements of the embodiment, and if an upper Cu wiring and Al pad are formed, an MRAM CMOS-embedded LSI is completed.

なお本実施形態で用いた材料、膜厚、条件などは最適な1例であって、実施形態はこれに限定されるものではない。例えば、トンネル絶縁膜やキャップ界面層であるMgOの膜厚は0.6nm以上であれば良く、MgOの成膜方法は本実施例のように金属Mgをスパッタ成膜後に酸化する方法でも、MgOターゲットを用いたダイレクトスパッタ法でも良い。ただし、素子抵抗の増加およびMR比の低下を防ぐため、トンネル絶縁膜に対してキャップ界面層の抵抗値の方が低いことが望ましい。   Note that the material, film thickness, conditions, and the like used in the present embodiment are an optimal example, and the embodiment is not limited thereto. For example, the film thickness of MgO which is a tunnel insulating film or a cap interface layer may be 0.6 nm or more, and the MgO film formation method may be a method of oxidizing metal Mg after sputtering film formation as in this embodiment, or MgO. Direct sputtering using a target may also be used. However, in order to prevent an increase in device resistance and a decrease in MR ratio, it is desirable that the resistance value of the cap interface layer is lower than that of the tunnel insulating film.

界面キャップ層であるMgOは薄いほど良いが、MgO/CoFeBの界面が界面垂直磁化を誘起するためにはMgOの膜厚が0.6nm以上必要であることが知られている。もちろんキャップ層の材料はMgO以外でも良い。さらに、キャップ層が単層膜である必要はなく、磁化自由層と補助(ダミー磁化自由)層を強磁性的(磁化の向きが同じ)に結合できる材料であれば、複数層の積層構造でも良い。   It is known that MgO, which is an interface cap layer, is better as it is thinner, but in order for the MgO / CoFeB interface to induce interface perpendicular magnetization, the thickness of MgO is required to be 0.6 nm or more. Of course, the material of the cap layer may be other than MgO. Furthermore, the cap layer does not have to be a single layer film, and a multi-layered structure can be used as long as the material can couple the magnetization free layer and the auxiliary (dummy magnetization free) layer ferromagnetically (the magnetization direction is the same). good.

また、本実施形態では上部のCoFeBが補助(ダミー磁化自由)層、中間のCoFeB/CoFeBTa/CoFeBが磁化自由層、下部の(Co/Pt)/Ru/(Co/Pt)/Ta/CoFeBが磁化固定層であるボトムピン構造を想定している。しかし、この上下関係を逆転させたトップピン構造でも良い。またCoFeB/CoFeBTa/CoFeBの膜厚は、それぞれの層が0.3〜1.0nmの範囲であれば良く、またCoFeBやCoFeBTaの組成比も実施例に限定されるものではない。ただし、CoFeBTaはTaの組成として、10%以上50%以下であることが好ましい。磁化自由層や補助層の材料はCoFeB、CoFeBTaおよびその組み合わせに限定されるものではなく、例えばCo/Pt、Co/Pd、Co/Niといった垂直磁化を持つ強磁性体や、これらをCoFeBやCoFeBTaと組み合わせた膜でも良い。   In this embodiment, the upper CoFeB is the auxiliary (dummy magnetization free) layer, the intermediate CoFeB / CoFeBTa / CoFeB is the magnetization free layer, and the lower (Co / Pt) / Ru / (Co / Pt) / Ta / CoFeB is The bottom pin structure which is a magnetization fixed layer is assumed. However, a top pin structure in which this vertical relationship is reversed may be used. Further, the film thickness of CoFeB / CoFeBTa / CoFeB only needs to be in the range of 0.3 to 1.0 nm for each layer, and the composition ratio of CoFeB or CoFeBTa is not limited to the example. However, CoFeBTa is preferably 10% or more and 50% or less as the composition of Ta. The material of the magnetization free layer and the auxiliary layer is not limited to CoFeB, CoFeBTa, and combinations thereof. For example, ferromagnetic materials having perpendicular magnetization such as Co / Pt, Co / Pd, and Co / Ni, and CoFeB and CoFeBTa. A film in combination with may be used.

以上説明したように、実施形態のMTJ構造は、通常のMTJに比べて書き換え電流が減少し熱的安定性が向上する。したがって実施形態のMTJにより、両者のトレードオフ関係を大きく改善できることが分かった。   As described above, in the MTJ structure of the embodiment, the rewriting current is reduced and the thermal stability is improved as compared with the normal MTJ. Therefore, it was found that the trade-off relationship between the two can be greatly improved by the MTJ of the embodiment.

図13は、これまで説明したMTJを有する実施形態の界面垂直磁化型STT−MRAMを、CMOS回路に混載した半導体装置のブロック図である。
図13に示すように、半導体装置(チップ)200は、MRAM220と、MRAM220以外のCMOS回路部210と、を有する。CMOS回路部210は、例えば、プロセッサ等のロジック回路部211、アナログ回路部212、電源回路等を有する。
FIG. 13 is a block diagram of a semiconductor device in which the interface perpendicular magnetization type STT-MRAM of the embodiment having the MTJ described so far is embedded in a CMOS circuit.
As illustrated in FIG. 13, the semiconductor device (chip) 200 includes an MRAM 220 and a CMOS circuit unit 210 other than the MRAM 220. The CMOS circuit unit 210 includes, for example, a logic circuit unit 211 such as a processor, an analog circuit unit 212, a power supply circuit, and the like.

図14は、MRAM220のブロック図である。
図14に示すように、MRAM220は、メモリセルアレイ301、ロウデコーダ302、コラムデコーダ303、選択スイッチ列304、ライトアンプ305、センスアンプ306、データI/O部307および制御部308を有する。ロウデコーダ302、コラムデコーダ303、データI/O部307および制御部308は、CMOS回路部210からのアドレス信号、入出力データおよび制御信号を受け、メモリセルアレイ301にアクセスする。MRAM220の構成および動作については広く知られているので、説明は省略する。
FIG. 14 is a block diagram of the MRAM 220.
As illustrated in FIG. 14, the MRAM 220 includes a memory cell array 301, a row decoder 302, a column decoder 303, a selection switch row 304, a write amplifier 305, a sense amplifier 306, a data I / O unit 307, and a control unit 308. The row decoder 302, the column decoder 303, the data I / O unit 307, and the control unit 308 receive the address signal, input / output data, and control signal from the CMOS circuit unit 210 and access the memory cell array 301. Since the configuration and operation of the MRAM 220 are widely known, a description thereof will be omitted.

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。   The embodiment has been described above, but all examples and conditions described herein are described for the purpose of helping understanding of the concept of the invention applied to the invention and technology. In particular, the examples and conditions described are not intended to limit the scope of the invention, and the construction of such examples in the specification does not indicate the advantages and disadvantages of the invention. Although embodiments of the invention have been described in detail, it should be understood that various changes, substitutions and modifications can be made without departing from the spirit and scope of the invention.

12 可変抵抗素子
30 MTJ(磁気トンネル接合)(Magnetic Tunnel Junction)
51、61 トンネル絶縁膜
52、62 磁化固定層
53、63 磁化自由層
54、65 下部金属層
55、64 上部金属層
56、66 界面キャップ層
57、67 補助(ダミー磁化自由)層
12 Variable resistance element 30 MTJ (Magnetic Tunnel Junction)
51, 61 Tunnel insulating film 52, 62 Magnetization fixed layer 53, 63 Magnetization free layer 54, 65 Lower metal layer 55, 64 Upper metal layer 56, 66 Interface cap layer 57, 67 Auxiliary (dummy magnetization free) layer

Claims (6)

複数の垂直磁化型磁気抵抗メモリセルを備え、
各メモリセルは、
トンネル絶縁膜と、
前記トンネル絶縁膜を挟んで対向するように形成された2層の強磁性金属電極である磁化自由層および磁化固定層と、
前記磁化自由層の前記トンネル絶縁膜とは逆の界面に形成された付加層と、を備え、
前記付加層は、界面キャップ層と強磁性金属電極の補助層を含む組を、少なくとも1組備え、
前記磁化自由層は、CoFeB/CoFeBTa/CoFeBの多層膜であり、
前記補助層の保持力は、前記磁化自由層の保持力に比べて小さく、
前記トンネル絶縁膜と前記2層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行うことを特徴とする垂直磁化型磁気抵抗メモリ。
Comprising a plurality of perpendicular magnetization type magnetoresistive memory cells,
Each memory cell
A tunnel insulating film;
A magnetization free layer and a magnetization fixed layer which are two layers of ferromagnetic metal electrodes formed so as to face each other with the tunnel insulating film interposed therebetween;
An additional layer formed at an interface opposite to the tunnel insulating film of the magnetization free layer,
The additional layer includes at least one set including an interface cap layer and a ferromagnetic metal electrode auxiliary layer,
The magnetization free layer is a multilayer film of CoFeB / CoFeBTa / CoFeB,
The auxiliary layer has a coercive force smaller than that of the magnetization free layer,
A perpendicular magnetization type magnetoresistive memory, wherein data is stored by utilizing perpendicular magnetization of the interface between the tunnel insulating film and the two layers of ferromagnetic metal electrodes.
前記補助層は、前記磁化自由層と常に同じ方向に磁化される請求項1に記載の垂直磁化型磁気抵抗メモリ。 The perpendicular magnetization type magnetoresistive memory according to claim 1, wherein the auxiliary layer is always magnetized in the same direction as the magnetization free layer. 前記界面キャップ層は、絶縁膜である請求項1または2に記載の垂直磁化型磁気抵抗メモリ。 The perpendicular magnetization type magnetoresistive memory according to claim 1, wherein the interface cap layer is an insulating film. 前記界面キャップ層の抵抗値は、前記トンネル絶縁膜の抵抗値より小さい請求項3に記載の垂直磁化型磁気抵抗メモリ。 The perpendicular magnetization type magnetoresistive memory according to claim 3 , wherein a resistance value of the interface cap layer is smaller than a resistance value of the tunnel insulating film. 前記トンネル絶縁膜および前記界面キャップ層はMgO膜、前記補助層はCoFeB膜である請求項4に記載の垂直磁化型磁気抵抗メモリ。 5. The perpendicular magnetization type magnetoresistive memory according to claim 4, wherein the tunnel insulating film and the interface cap layer are MgO films, and the auxiliary layer is a CoFeB film. トンネル絶縁膜と、
前記トンネル絶縁膜を挟んで対向するように形成された2層の強磁性金属電極である磁化自由層および磁化固定層と、
前記磁化自由層の前記トンネル絶縁膜とは逆の界面に形成された付加層と、を備え、
前記付加層は、界面キャップ層と強磁性金属電極の補助層を含む組を、少なくとも1組備え、
前記磁化自由層は、CoFeB/CoFeBTa/CoFeBの多層膜であり、
前記補助層の保持力は、前記磁化自由層の保持力に比べて小さく、
前記トンネル絶縁膜と前記2層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行うことを特徴とする垂直磁化型磁気抵抗メモリ。
A tunnel insulating film;
A magnetization free layer and a magnetization fixed layer which are two layers of ferromagnetic metal electrodes formed so as to face each other with the tunnel insulating film interposed therebetween;
An additional layer formed at an interface opposite to the tunnel insulating film of the magnetization free layer,
The additional layer includes at least one set including an interface cap layer and a ferromagnetic metal electrode auxiliary layer,
The magnetization free layer is a multilayer film of CoFeB / CoFeBTa / CoFeB,
The auxiliary layer has a coercive force smaller than that of the magnetization free layer,
A perpendicular magnetization type magnetoresistive memory, wherein data is stored by utilizing perpendicular magnetization of the interface between the tunnel insulating film and the two layers of ferromagnetic metal electrodes.
JP2012141477A 2012-06-22 2012-06-22 Magnetoresistive memory Expired - Fee Related JP6069904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012141477A JP6069904B2 (en) 2012-06-22 2012-06-22 Magnetoresistive memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012141477A JP6069904B2 (en) 2012-06-22 2012-06-22 Magnetoresistive memory

Publications (2)

Publication Number Publication Date
JP2014007263A JP2014007263A (en) 2014-01-16
JP6069904B2 true JP6069904B2 (en) 2017-02-01

Family

ID=50104744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012141477A Expired - Fee Related JP6069904B2 (en) 2012-06-22 2012-06-22 Magnetoresistive memory

Country Status (1)

Country Link
JP (1) JP6069904B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337415B1 (en) * 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy
US9608199B1 (en) 2015-09-09 2017-03-28 Kabushiki Kaisha Toshiba Magnetic memory device
US9741926B1 (en) * 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
JP6844743B2 (en) * 2018-02-27 2021-03-17 Tdk株式会社 Ferromagnetic laminated film, spin current magnetization rotating element, magnetoresistive element and magnetic memory
JP1692095S (en) * 2020-07-31 2021-08-10
JP1699856S (en) * 2020-12-15 2021-11-15 semiconductor element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010590A (en) * 2006-06-28 2008-01-17 Toshiba Corp Magnetoresistive element, and magnetic memory
US8259420B2 (en) * 2010-02-01 2012-09-04 Headway Technologies, Inc. TMR device with novel free layer structure
JP5740878B2 (en) * 2010-09-14 2015-07-01 ソニー株式会社 Memory element and memory device

Also Published As

Publication number Publication date
JP2014007263A (en) 2014-01-16

Similar Documents

Publication Publication Date Title
JP6069904B2 (en) Magnetoresistive memory
JP5740878B2 (en) Memory element and memory device
KR101708844B1 (en) Perpendicular spin transfer torque memory (sttm) device with enhanced stability and method to form same
JP5040105B2 (en) Memory element, memory
JP5460606B2 (en) Spin injection MRAM device with separate CPP assisted writing
JP2007103471A (en) Storage element and memory
KR20080070597A (en) Magnetoresistive element and magnetic memory
JP2012059906A (en) Storage element and memory unit
US10783943B2 (en) MRAM having novel self-referenced read method
TW200926169A (en) Magnetic random access memory, manufacturing method and programming method thereof
US20170084825A1 (en) Magnetic tunnel junction device and semiconductor memory device
JP2007305882A (en) Memory element and memory
JP2006190838A (en) Memory element and memory
JP2006203064A (en) Memory element and memory
JP2006196612A (en) Storage device and memory
JP2013115400A (en) Storage element, storage device
JP4543901B2 (en) memory
JP2013115399A (en) Storage element, storage device
JP2008153527A (en) Storage element and memory
JP2006165059A (en) Storage element and memory
JP6237162B2 (en) Magnetoresistive memory element and magnetoresistive memory
JP5895610B2 (en) Magnetoresistive memory and method of manufacturing magnetoresistive memory
JP2007053315A (en) Magnetic memory device and its manufacturing method
JP4187021B2 (en) Memory element and memory
JP5742142B2 (en) Memory element and memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6069904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees