JP6055279B2 - Semiconductor device, semiconductor chip mounting substrate, and manufacturing method thereof - Google Patents
Semiconductor device, semiconductor chip mounting substrate, and manufacturing method thereof Download PDFInfo
- Publication number
- JP6055279B2 JP6055279B2 JP2012245011A JP2012245011A JP6055279B2 JP 6055279 B2 JP6055279 B2 JP 6055279B2 JP 2012245011 A JP2012245011 A JP 2012245011A JP 2012245011 A JP2012245011 A JP 2012245011A JP 6055279 B2 JP6055279 B2 JP 6055279B2
- Authority
- JP
- Japan
- Prior art keywords
- metal frame
- resin
- thermosetting resin
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 223
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 title claims description 13
- 229920005989 resin Polymers 0.000 claims description 196
- 239000011347 resin Substances 0.000 claims description 196
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 75
- 229920001187 thermosetting polymer Polymers 0.000 claims description 47
- 238000007789 sealing Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 description 28
- 230000017525 heat dissipation Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Description
本発明は、半導体装置に係り、特に複数の半導体チップを実装して構成された半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device configured by mounting a plurality of semiconductor chips.
従来から、複数の半導体チップを実装して構成された半導体装置（マルチチップモジュール）が知られている。例えば特許文献１には、複数の発光チップ（半導体チップ）を備えて構成されたＬＥＤパッケージが開示されている。特許文献１に開示されているＬＥＤパッケージには、各々の発光チップにおける陽極及び陰極用の二つの電極パッドが設けられている。これらの二つの電極パッドは、同一のリードフレーム、すなわち同一平面上のリードフレームに設けられている。 Conventionally, a semiconductor device (multi-chip module) configured by mounting a plurality of semiconductor chips is known. For example, Patent Document 1 discloses an LED package that includes a plurality of light emitting chips (semiconductor chips). The LED package disclosed in Patent Document 1 is provided with two electrode pads for anode and cathode in each light emitting chip. These two electrode pads are provided on the same lead frame, that is, a lead frame on the same plane.
しかしながら、近年では、複数の半導体チップを有するマルチチップモジュールの大電流化に伴い、簡易な構成（すなわち低コスト）で放熱性の向上が要求されている。一方、特許文献１に開示された複数の発光チップを備えたＬＥＤパッケージでは、大電流化に伴う放熱性の向上を図ることが困難である。 However, in recent years, with an increase in current of a multichip module having a plurality of semiconductor chips, improvement in heat dissipation has been required with a simple configuration (ie, low cost). On the other hand, in the LED package including a plurality of light emitting chips disclosed in Patent Document 1, it is difficult to improve heat dissipation due to an increase in current.
そこで本発明は、簡易な構成で放熱性を向上させた半導体装置、半導体チップの実装用基板、および、それらの製造方法を提供する。 Therefore, the present invention provides a semiconductor device, a semiconductor chip mounting substrate, and a manufacturing method thereof, which have improved heat dissipation with a simple configuration.
本発明の一側面としての半導体装置は、複数のダイパッドを備えた第１のメタルフレームと、前記第１のメタルフレームの前記複数のダイパッドの上に実装された複数の半導体チップと、前記複数のダイパッドを避けるように前記第１のメタルフレームに設けられた熱硬化性樹脂からなる絶縁層と、前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備え、前記絶縁層を介して前記第１のメタルフレームの上に積層配置された第２のメタルフレームとを有し、前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着されている。 A semiconductor device according to an aspect of the present invention includes a first metal frame including a plurality of die pads, a plurality of semiconductor chips mounted on the plurality of die pads of the first metal frame, and the plurality of the plurality of semiconductor chips. An insulating layer made of a thermosetting resin provided on the first metal frame so as to avoid a die pad, and a plurality of electrode pads corresponding to each of the plurality of die pads, the first layer being interposed via the insulating layer. have a second metal frame that is stacked on top of the metal frame, the second metal frame, the thermosetting resin is placed on the thermosetting resin in a semi-cured state The second metal frame is fixed to the thermosetting resin by thermocompression bonding to the thermosetting resin .
本発明の他の側面としての半導体装置の製造方法は、複数のダイパッドを備えた第１のメタルフレームを形成するステップと、前記複数のダイパッドを避けるように前記第１のメタルフレームに熱硬化性樹脂からなる絶縁層を設けるステップと、前記第１のメタルフレームの前記複数のダイパッドの上に複数の半導体チップを実装するステップと、前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備えた第２のメタルフレームを、前記絶縁層を介して前記第１のメタルフレームの上に積層配置するステップとを有し、前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着される。 According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first metal frame having a plurality of die pads; and thermosetting the first metal frame so as to avoid the plurality of die pads . A step of providing an insulating layer made of resin, a step of mounting a plurality of semiconductor chips on the plurality of die pads of the first metal frame, and a plurality of electrode pads corresponding to each of the plurality of die pads. a second metal frame, through said insulating layer have a a step of laminating disposed on the first metal frame, the second metal frame, the thermosetting resin is in a semi-cured state Mounted on the thermosetting resin, the second metal frame is fixed to the thermosetting resin by thermocompression bonding to the thermosetting resin. It is.
本発明の他の側面としての半導体チップの実装用基板は、複数のダイパッドを備えた第１のメタルフレームと、前記複数のダイパッドを避けるように前記第１のメタルフレームに設けられた熱硬化性樹脂からなる絶縁層と、前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備え、前記絶縁層を介して前記第１のメタルフレームの上に積層配置された第２のメタルフレームとを有し、前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着され、前記第１のメタルフレームの前記複数のダイパッドの上に、複数の半導体チップが実装可能に構成されている。 A semiconductor chip mounting substrate according to another aspect of the present invention includes a first metal frame provided with a plurality of die pads, and a thermosetting provided on the first metal frame so as to avoid the plurality of die pads . An insulating layer made of resin, and a second metal frame that includes a plurality of electrode pads corresponding to each of the plurality of die pads, and is stacked on the first metal frame via the insulating layer. The second metal frame is placed on the thermosetting resin in a state where the thermosetting resin is semi-cured, and the second metal frame is heated with respect to the thermosetting resin. A plurality of semiconductor chips can be mounted on the plurality of die pads of the first metal frame by being bonded to the thermosetting resin by pressure bonding .
本発明の他の側面としての半導体チップの実装用基板の製造方法は、複数のダイパッドを備えた第１のメタルフレームを形成するステップと、前記複数のダイパッドを避けるように前記第１のメタルフレームに熱硬化性樹脂からなる絶縁層を設けるステップと、前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備えた第２のメタルフレームを、前記絶縁層を介して前記第１のメタルフレームの上に積層配置するステップとを有し、前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着され、前記第１のメタルフレームの前記複数のダイパッドの上に、複数の半導体チップが実装可能に構成されている。 According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor chip mounting substrate, comprising: forming a first metal frame having a plurality of die pads; and avoiding the plurality of die pads. An insulating layer made of a thermosetting resin on the first metal frame, and a second metal frame provided with a plurality of electrode pads corresponding to each of the plurality of die pads. The second metal frame is placed on the thermosetting resin in a semi-cured state, and the second metal frame is by performing thermocompression bonding to the thermosetting resin, it is fixed to the thermosetting resin, on the plurality of die pads of said first metal frame, a plurality of semiconductor chips Mountable are organized.
本発明の他の目的及び特徴は、以下の実施例において説明される。 Other objects and features of the present invention are illustrated in the following examples.
本発明によれば、簡易な構成で放熱性を向上させた半導体装置およびその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which improved heat dissipation with simple structure, and its manufacturing method can be provided.
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In each figure, the same members are denoted by the same reference numerals, and redundant description is omitted.
まず、図１Ａ〜図１Ｅを参照して、本発明の実施例１における半導体装置及びその製造方法について説明する。図１Ａ〜図１Ｅは、本実施例における半導体装置の製造工程図であり、図１Ａ〜図１Ｅの順に時系列に並んで示されている。 First, with reference to FIGS. 1A to 1E, a semiconductor device and a manufacturing method thereof according to Embodiment 1 of the present invention will be described. 1A to 1E are manufacturing process diagrams of the semiconductor device according to the present embodiment, which are shown in time series in the order of FIGS. 1A to 1E.
本実施例の半導体装置は、多層のリードフレーム及び樹脂を備えたマルチチップ半導体モジュール（モジュール基板）であり、特に、複数のＬＥＤチップ（半導体チップ）を実装したＬＥＤチップモジュール（半導体チップモジュール）である。本実施例のＬＥＤチップモジュールは、例えばグラウンド用ライト、街灯用ライト、自動車用ヘッドライト等の高出力のライトに特に適して用いられるが、低出力のライトであってもよい。 The semiconductor device of the present embodiment is a multi-chip semiconductor module (module substrate) provided with a multilayer lead frame and resin, and in particular, an LED chip module (semiconductor chip module) mounted with a plurality of LED chips (semiconductor chips). is there. The LED chip module of the present embodiment is particularly suitable for high output lights such as a ground light, a streetlight light, and an automobile headlight, but may be a low output light.
また本実施例は、ＬＥＤチップモジュールに限定されるものではなく、ＩＢＧＴやＭＯＳＥＦＴ等のパワー半導体素子を備えた半導体装置にも適用可能である。また本実施例は、低コスト、大電流化、かつ、高放熱性が要求される他の半導体装置に適用してもよい。ＬＥＤチップモジュール以外の半導体装置に適用される場合には、その半導体装置に応じて必要な工程が適宜選択される。 In addition, the present embodiment is not limited to the LED chip module, but can be applied to a semiconductor device including a power semiconductor element such as IBGT or MOSEFT. The present embodiment may also be applied to other semiconductor devices that require low cost, large current, and high heat dissipation. When applied to a semiconductor device other than the LED chip module, a necessary process is appropriately selected according to the semiconductor device.
まず、図１Ａに示されるように、半導体装置の製造に用いられるリードフレームを準備する（第１のリードフレーム準備工程）。図１Ａは、本実施例の半導体装置に用いられるリードフレーム１０（第１のリードフレーム、または、第１のメタルフレーム）の平面図である。リードフレーム１０は、例えば、銅系フレーム材の表面に、ニッケル、パラジウム、銀、又は、金などのメッキ層（例えばＮｉ−Ａｇメッキ）を形成して構成される。リードフレーム１０は、例えば０．１ｍｍ〜０．５ｍｍ程度の厚さを有する。本実施例のリードフレーム１０は、好ましくは、裏面（半導体チップの実装面とは反対側の面）に放熱構造体（ヒートシンク）を備えたメタルフレーム、又は、放熱構造体を取り付け可能に構成されたメタルフレームである。 First, as shown in FIG. 1A, a lead frame used for manufacturing a semiconductor device is prepared (first lead frame preparation step). FIG. 1A is a plan view of a lead frame 10 (first lead frame or first metal frame) used in the semiconductor device of this embodiment. The lead frame 10 is configured, for example, by forming a plating layer (for example, Ni-Ag plating) such as nickel, palladium, silver, or gold on the surface of a copper-based frame material. The lead frame 10 has a thickness of about 0.1 mm to 0.5 mm, for example. The lead frame 10 of the present embodiment is preferably configured so that a metal frame having a heat dissipation structure (heat sink) on the back surface (surface opposite to the mounting surface of the semiconductor chip) or a heat dissipation structure can be attached. A metal frame.
１１は、リードフレーム１０に設けられた複数のダイパッド（ＬＥＤチップ用パッド）である。複数のダイパッド１１のそれぞれの上には、後述のように半導体チップが実装される。１２は、ツェナーダイオード用パッドである。１３は、端子用パッドである。端子用パッド１３は、本実施例の半導体装置（半導体チップモジュール）における一方電極側（陽極側または陰極側の一方）の外部接続端子として用いられる。 Reference numeral 11 denotes a plurality of die pads (LED chip pads) provided on the lead frame 10. A semiconductor chip is mounted on each of the plurality of die pads 11 as described later. Reference numeral 12 denotes a Zener diode pad. Reference numeral 13 denotes a terminal pad. The terminal pad 13 is used as an external connection terminal on one electrode side (one on the anode side or the cathode side) in the semiconductor device (semiconductor chip module) of this embodiment.
１４は、複数のダイパッド１１のそれぞれを電気的に接続して保持するために設けられたリードである。またリード１４の先端部（分岐先端部）には、ツェナーダイオード用パッド１２及び端子用パッド１３がそれぞれ電気的に接続されて保持されている。本実施例において、リード１４は、その厚さ（紙面直交方向における表面と裏面との距離）がリードフレーム１０の周囲、ダイパッド１１、ツェナーダイオード用パッド１２、及び、端子用パッド１３のそれぞれの厚さよりも薄い薄肉部である。 Reference numeral 14 denotes a lead provided to electrically connect and hold each of the plurality of die pads 11. Further, a Zener diode pad 12 and a terminal pad 13 are respectively electrically connected and held at the tip end portion (branch tip portion) of the lead 14. In this embodiment, the lead 14 has a thickness (distance between the front surface and the back surface in the direction orthogonal to the paper surface) around the lead frame 10, the die pad 11, the Zener diode pad 12, and the terminal pad 13. It is a thin part thinner than that.
図１Ａに示されるように、本実施例のリードフレーム１０には、矩形外枠に囲われて概形が矩形の抜き部１８が形成されている。抜き部１８の形状により、ダイパッド１１、ツェナーダイオード用パッド１２、端子用パッド１３、及び、リード１４の形状（外形）が規定されている。リードフレーム１０の構造は、スタンピングにより形成される。このため、低コストでリードフレーム１０を加工することができる。ただし本実施例は、これに限定されるものではなく、図１Ｆに示されるように、抜き部１８を有しないリードフレームを用いてもよい。 As shown in FIG. 1A, the lead frame 10 of the present embodiment is formed with a punched portion 18 having a generally rectangular shape surrounded by a rectangular outer frame. The shape (outer shape) of the die pad 11, the Zener diode pad 12, the terminal pad 13, and the lead 14 is defined by the shape of the extraction portion 18. The structure of the lead frame 10 is formed by stamping. For this reason, the lead frame 10 can be processed at low cost. However, the present embodiment is not limited to this, and as shown in FIG. 1F, a lead frame that does not have the punched portion 18 may be used.
図１Ｆは、本実施例における別形態のリードフレーム１０ａ（第１のリードフレーム）の平面図である。図１Ｆに示されるように、リードフレーム１０ａには、図１Ａのリードフレーム１０と同様に、複数のダイパッド１１、ツェナーダイオード用パッド１２、及び、端子用パッド１３が形成されている。また、リードフレーム１０の抜き部１８に相当する位置には、薄肉部１５が形成されている。薄肉部１５は、リードフレーム１０のリード１４と同様に、各パッドの厚さに比べて薄く形成された領域である。リードフレーム１０ａでは、抜き部１８に代えて薄肉部１５を設けることにより、放熱面を拡げて放熱性を向上することができる。また、大きな抜き部１８を設けずにメタルフレームである薄肉部１５により半導体装置の下面を構成することで、強度を向上することもできる。 FIG. 1F is a plan view of another form of lead frame 10a (first lead frame) in the present embodiment. As shown in FIG. 1F, a plurality of die pads 11, Zener diode pads 12, and terminal pads 13 are formed on the lead frame 10a, as in the lead frame 10 of FIG. 1A. Further, a thin portion 15 is formed at a position corresponding to the extracted portion 18 of the lead frame 10. The thin portion 15 is an area formed thinner than the thickness of each pad, like the lead 14 of the lead frame 10. In the lead frame 10a, by providing the thin portion 15 instead of the punched portion 18, the heat radiation surface can be expanded and the heat radiation performance can be improved. Further, the strength can be improved by forming the lower surface of the semiconductor device by the thin portion 15 which is a metal frame without providing the large punched portion 18.
また、薄肉部１５の一部（各パッドの周囲）には、抜き部１６が形成されている。抜き部１６は、後述の樹脂を成形する際に、樹脂をリードフレーム１０ａに確実に固着させるために設けられている（アンカー効果）。また、抜き部１６は、例えばリードフレーム１０ａをコイニングのようなプレス加工により成形する際にフレーム材の変形を許容する逃げとして機能させることも可能である。 In addition, a punched portion 16 is formed in a part of the thin portion 15 (around each pad). The punching portion 16 is provided to securely fix the resin to the lead frame 10a when molding the resin described later (anchor effect). The punched portion 16 can also function as a relief allowing deformation of the frame material when the lead frame 10a is formed by press working such as coining, for example.
続いて、図１Ｂに示されるように、図１Ａのリードフレーム１０に形成された抜き部１８の領域に、樹脂３０を充填（成形）する（樹脂成形工程）。図１Ｂは、リードフレーム１０の抜き部１８に樹脂３０を充填した状態を示す平面図である。樹脂３０は、複数のダイパッド１１、ツェナーダイオード用パッド１２、及び、端子用パッド１３を避けるように設けられており、複数のダイパッド１１、ツェナーダイオード用パッド１２、及び、端子用パッド１３のそれぞれの厚さと略同一の厚さになるように充填される。本実施例において、樹脂３０の表面は、ダイパッド１１の半導体チップ実装面と同一平面上にある。このため樹脂３０は、リードフレーム１０の厚さに応じて、例えば０．１ｍｍ〜０．５ｍｍ程度の厚さを有する。 Subsequently, as shown in FIG. 1B, a resin 30 is filled (molded) in the region of the punched portion 18 formed in the lead frame 10 of FIG. 1A (resin molding step). FIG. 1B is a plan view showing a state in which the extracted portion 18 of the lead frame 10 is filled with the resin 30. The resin 30 is provided so as to avoid the plurality of die pads 11, the Zener diode pads 12, and the terminal pads 13. Each of the plurality of die pads 11, the Zener diode pads 12, and the terminal pads 13 is provided. It is filled so as to be approximately the same thickness as the thickness. In the present embodiment, the surface of the resin 30 is on the same plane as the semiconductor chip mounting surface of the die pad 11. For this reason, the resin 30 has a thickness of about 0.1 mm to 0.5 mm, for example, according to the thickness of the lead frame 10.
一方、従来の印刷工程により樹脂を成形した場合、数十μｍ程度の厚さを有する極めて薄い樹脂膜を形成することができるが、本実施例のように比較的厚い膜を有する樹脂を形成することはできない。このため、本実施例の構成によれば、大電流を流した場合でも絶縁性を確実に確保することができる。 On the other hand, when the resin is molded by the conventional printing process, an extremely thin resin film having a thickness of about several tens of μm can be formed, but a resin having a relatively thick film as in this embodiment is formed. It is not possible. For this reason, according to the structure of a present Example, insulation can be ensured reliably, even when a big electric current is sent.
樹脂３０は、リードフレーム１０の周囲、ダイパッド１１、ツェナーダイオード用パッド１２、及び、端子用パッド１３を露出させた状態で、抜き部１８に充填される。このときリード１４の表面は、薄肉部であるため、樹脂３０により覆われる（非露出状態）。図１Ｂにおいて、リード１４が樹脂３０により覆われている状態を点線で示している。 The resin 30 is filled in the extracted portion 18 in a state where the periphery of the lead frame 10, the die pad 11, the Zener diode pad 12, and the terminal pad 13 are exposed. At this time, since the surface of the lead 14 is a thin portion, it is covered with the resin 30 (non-exposed state). In FIG. 1B, a state in which the lead 14 is covered with the resin 30 is indicated by a dotted line.
樹脂３０は、例えば、シリカ及び酸化チタン等を含有したエポキシ又はシリコーン樹脂である。樹脂３０は、熱硬化性樹脂であることが好ましいが、熱可塑性樹脂であってもよく、その材質に限定されるものではない。樹脂３０は、例えば、不図示の金型（上金型、下金型）を用いてリードフレーム１０を両面からクランプし、トランスファ成形により樹脂を流し込んで半硬化させることによって形成される。この場合、この上金型及び下金型において、抜き部１８を囲うクランプ面を平坦形状とすると共に、いずれかの金型に設けた図示しないゲート及びランナを介して抜き部１８に樹脂３０を供給することで平板形状に成形することができる。また後述のように、リードフレーム２０を樹脂３０に埋め込まれるように配置するときには、抜き部１８を囲うクランプ面内に所定の凸条を設けることで、リードフレーム２０の形状に相当する溝を有する平板形状に成形することもできる。 The resin 30 is, for example, an epoxy or silicone resin containing silica and titanium oxide. The resin 30 is preferably a thermosetting resin, but may be a thermoplastic resin and is not limited to the material. The resin 30 is formed, for example, by clamping the lead frame 10 from both sides using a mold (not shown) (upper mold, lower mold), and pouring the resin by transfer molding to be semi-cured. In this case, in the upper mold and the lower mold, the clamp surface surrounding the extraction portion 18 is made flat, and the resin 30 is applied to the extraction portion 18 via a gate and a runner (not shown) provided in any of the dies. By supplying, it can be formed into a flat plate shape. Further, as will be described later, when the lead frame 20 is arranged so as to be embedded in the resin 30, a groove corresponding to the shape of the lead frame 20 is provided by providing a predetermined ridge in the clamping surface surrounding the punched portion 18. It can also be formed into a flat plate shape.
なお、樹脂３０は、ポッティングにて成形されるものであってもよい。本実施例において、半導体装置（半導体チップモジュール）は、樹脂３０で一括して成形されたマップ構造を有する。ただし本実施例はこれに限定されるものではなく、マトリックス構造を有する半導体装置にも適用可能である。 The resin 30 may be molded by potting. In the present embodiment, the semiconductor device (semiconductor chip module) has a map structure that is molded together with the resin 30. However, the present embodiment is not limited to this, and can be applied to a semiconductor device having a matrix structure.
また樹脂３０は、後述の工程において他のリードフレーム（第２のリードフレーム）を接着させるため、被接着物を加圧すれば接着できる程度に接着力が残っている半硬化状態（Ｂステージ）で成形される。ただし本実施例は、これに限定されるものではなく、樹脂を硬化させた状態で接着剤を用いてもよい。 In addition, since the resin 30 is bonded to another lead frame (second lead frame) in a later-described process, a semi-cured state (B stage) in which the adhesive force remains to the extent that it can be bonded by pressing the adherend. Molded with. However, the present embodiment is not limited to this, and an adhesive may be used in a state where the resin is cured.
続いて、図１Ｃに示されるように、図１Ｂの樹脂封止後のリードフレーム１０の上に、リードフレーム２０（第２のリードフレーム、または、第２のメタルフレーム）を積層するように載置する（第２のリードフレーム積層工程）。図１Ｃは、樹脂封止後のリードフレーム１０の上にリードフレーム２０を積層載置した状態を示している。 Next, as shown in FIG. 1C, the lead frame 20 (second lead frame or second metal frame) is stacked on the lead frame 10 after resin sealing in FIG. 1B. (Second lead frame stacking step). FIG. 1C shows a state in which the lead frame 20 is stacked on the lead frame 10 after resin sealing.
リードフレーム２０は、リードフレーム１０と同様に、例えば、銅系フレーム材の表面に、ニッケル、パラジウム、銀、又は、金などのメッキ層（例えばＮｉ−Ａｇメッキ）を形成して構成される。リードフレーム２０は、例えば０．１ｍｍ〜０．５ｍｍ程度の厚さを有する。また、リードフレーム１０よりも薄いリードフレーム２０を用いてもよい。 Similar to the lead frame 10, the lead frame 20 is configured, for example, by forming a plating layer (for example, Ni—Ag plating) of nickel, palladium, silver, or gold on the surface of a copper-based frame material. The lead frame 20 has a thickness of about 0.1 mm to 0.5 mm, for example. A lead frame 20 that is thinner than the lead frame 10 may be used.
２１は、リードフレーム２０に設けられたボンディング用パッド（電極パッド）である。ボンディング用パッド２１は、ダイパッド１１に搭載される後述の半導体チップの他方の電極（陽極または陰極の他方）と後述のワイヤにより電気的に接続されるように構成されている。２２は、ツェナーダイオード用パッドである。２３は、端子用パッドである。端子用パッド２３は、本実施例の半導体装置（半導体チップモジュール）における他方電極側（陽極側または陰極側の他方）の外部接続端子として用いられる。２４は、複数のボンディング用パッド２１のそれぞれを電気的に接続して保持するために設けられたリードである。またリード２４の先端部（分岐先端部）には、ツェナーダイオード用パッド２２及び端子用パッド２３がそれぞれ電気的に接続されて保持されている。 Reference numeral 21 denotes a bonding pad (electrode pad) provided on the lead frame 20. The bonding pad 21 is configured to be electrically connected to the other electrode (the other of the anode or the cathode) of a semiconductor chip described later mounted on the die pad 11 by a wire described later. Reference numeral 22 denotes a Zener diode pad. Reference numeral 23 denotes a terminal pad. The terminal pad 23 is used as an external connection terminal on the other electrode side (the other on the anode side or the cathode side) in the semiconductor device (semiconductor chip module) of this embodiment. Reference numeral 24 denotes a lead provided to electrically connect and hold each of the plurality of bonding pads 21. In addition, a Zener diode pad 22 and a terminal pad 23 are electrically connected and held at the tip (branch tip) of the lead 24.
図１Ｃに示されるように、本実施例のリードフレーム２０には、抜き部２８が形成されている。抜き部２８の形状により、ボンディング用パッド２１、ツェナーダイオード用パッド２２、端子用パッド２３、及び、リード２４の形状（外形）が規定されている。 As shown in FIG. 1C, the lead frame 20 of the present embodiment has a punched portion 28 formed therein. The shape (outer shape) of the bonding pad 21, the Zener diode pad 22, the terminal pad 23, and the lead 24 is defined by the shape of the extracted portion 28.
樹脂３０は、前述のように、半硬化状態（Ｂステージ）でリードフレーム１０の抜き部１８に充填されている。このような半硬化の状態で、リードフレーム２０を樹脂３０（リードフレーム１０）の上に載置（積層配置）させる。そして、リードフレーム２０と樹脂３０との加熱圧着を行う。具体的には、リードフレーム２０と樹脂３０との加熱圧着を行った後に、更に本硬化加熱を行うことにより、半硬化状態（Ｂステージ）から全硬化状態とすることでリードフレーム２０と樹脂３０とを固着させる。これにより、半導体装置の回路が形成される。このように、リードフレーム２０は、複数のダイパッド１１のそれぞれと対応する複数のボンディング用パッド２１（電極パッド）を備え、樹脂３０を介してリードフレーム１０の上に積層配置される。 As described above, the resin 30 is filled in the extracted portion 18 of the lead frame 10 in a semi-cured state (B stage). In such a semi-cured state, the lead frame 20 is placed (laminated arrangement) on the resin 30 (lead frame 10). Then, thermocompression bonding between the lead frame 20 and the resin 30 is performed. Specifically, after the thermocompression bonding between the lead frame 20 and the resin 30, the main curing heating is further performed, so that the lead frame 20 and the resin 30 are changed from the semi-cured state (B stage) to the fully cured state. And fix. Thereby, a circuit of the semiconductor device is formed. Thus, the lead frame 20 includes a plurality of bonding pads 21 (electrode pads) corresponding to each of the plurality of die pads 11, and is stacked on the lead frame 10 via the resin 30.
続いて、図１Ｄに示されるように、複数のダイパッド１１のそれぞれの上に、半導体チップ４０（ＬＥＤチップ）を実装する（半導体チップ実装工程）。また、ツェナーダイオード用パッド１２、２２の上に、電圧の安定化に用いられるツェナーダイオード４２（定電圧ダイオード）を実装する。更に、半導体チップ４０の一方電極（陽極または陰極の一方）とダイパッド１１との間を、ワイヤ４５（ボンディングワイヤ）を用いて電気的に接続する。また、半導体チップ４０の他方電極（陽極または陰極の他方）とボンディング用パッド２１との間を、ワイヤ４６（ボンディングワイヤ）を用いて電気的に接続する。 Subsequently, as shown in FIG. 1D, a semiconductor chip 40 (LED chip) is mounted on each of the plurality of die pads 11 (semiconductor chip mounting step). A Zener diode 42 (constant voltage diode) used for voltage stabilization is mounted on the Zener diode pads 12 and 22. Further, the one electrode (one of the anode or the cathode) of the semiconductor chip 40 and the die pad 11 are electrically connected using a wire 45 (bonding wire). Further, the other electrode (the other of the anode and the cathode) of the semiconductor chip 40 and the bonding pad 21 are electrically connected using a wire 46 (bonding wire).
ワイヤ４５、４６は、例えば金ワイヤであるが、これに限定されるものではなく、銅ワイヤやアルミニウム合金ワイヤ等の他の材料からなるワイヤを用いてもよい。図１Ｄ中には、ワイヤ４５、４６がそれぞれ一本だけ示されているが、本実施例はこれに限定されるものではなく、搭載される半導体チップ４０の種類に応じてワイヤ４５、４６のそれぞれを複数本設けてもよい。また、１個のダイパッド１１には、複数の半導体チップ４０を搭載してもよい。また、半導体チップ４０をダイパッド１１及びボンディング用パッド２１の上にフリップチップ実装するように構成してもよい。この場合、半導体チップ４０は、ダイパッド１１及びボンディング用パッド２１にそれぞれ直接、電気的に接続される。このため、ワイヤ４５、４６は不要である。 The wires 45 and 46 are, for example, gold wires, but are not limited thereto, and wires made of other materials such as copper wires and aluminum alloy wires may be used. In FIG. 1D, only one wire 45, 46 is shown, but this embodiment is not limited to this, and the wires 45, 46 can be changed according to the type of semiconductor chip 40 to be mounted. A plurality of each may be provided. A plurality of semiconductor chips 40 may be mounted on one die pad 11. Further, the semiconductor chip 40 may be configured to be flip-chip mounted on the die pad 11 and the bonding pad 21. In this case, the semiconductor chip 40 is directly electrically connected to the die pad 11 and the bonding pad 21 respectively. For this reason, the wires 45 and 46 are unnecessary.
このように接続することで、リードフレーム１０、２０を介して半導体チップ４０を端子用パッド１３、２３に並列に接続することを容易に実現することができる。この場合、十分に厚みのあるリードフレーム１０、２０を用いた配線構成とすることができるため、大出力化（大電流化）が容易となる。 By connecting in this way, the semiconductor chip 40 can be easily connected in parallel to the terminal pads 13 and 23 via the lead frames 10 and 20. In this case, since the wiring configuration using the sufficiently thick lead frames 10 and 20 can be obtained, it is easy to increase the output (increase the current).
続いて、図１Ｅに示されるように、少なくとも半導体チップ４０及びワイヤ４５、４６を覆うように透光性樹脂５０（レンズ樹脂）を供給する（透光性樹脂成形工程）。具体的には、ＬＥＤチップである半導体チップ４０をレンズ樹脂で封止するときには、必要に応じて半導体チップ４０の周囲に蛍光体を塗布し、トランスファ成形や圧縮成形の金型を用いた成形やポッティングなどにより透光性樹脂５０をレンズ形状に成形する。 Subsequently, as shown in FIG. 1E, a translucent resin 50 (lens resin) is supplied so as to cover at least the semiconductor chip 40 and the wires 45 and 46 (translucent resin molding step). Specifically, when the semiconductor chip 40 which is an LED chip is sealed with a lens resin, a phosphor is applied around the semiconductor chip 40 as necessary, and molding using a mold for transfer molding or compression molding is performed. The translucent resin 50 is formed into a lens shape by potting or the like.
図１Ｅは、透光性樹脂５０を供給した状態を示している。複数の半導体チップ４０のそれぞれの上には、透光性樹脂５０により半球状のレンズ部５１が形成されている。これにより、半導体チップ４０は封止される。なお本実施例において、透光性樹脂５０は複数の半導体チップ４０を一体的に封止しているが、これに限定されるものではなく、半導体チップ４０の各々を個別に封止してもよい。 FIG. 1E shows a state where the translucent resin 50 is supplied. A hemispherical lens portion 51 is formed of a translucent resin 50 on each of the plurality of semiconductor chips 40. Thereby, the semiconductor chip 40 is sealed. In this embodiment, the translucent resin 50 integrally seals the plurality of semiconductor chips 40. However, the present invention is not limited to this, and each semiconductor chip 40 may be individually sealed. Good.
透光性樹脂５０としては、透光性及び熱硬化性を有するシリコーン樹脂が好適に用いられる。なお、透光性樹脂５０として、エポキシ樹脂やアクリル樹脂などの熱硬化性樹脂を用いることもできる。また、透光性樹脂５０は、樹脂３０とは異なり、半導体チップ４０（発光チップ）からの光を透過させるために窒化アルミ等のフィラーを含有させずに用いられる。シリコーン樹脂は、エポキシ樹脂等の他の樹脂と比較して、紫外線や熱により透光性が低下しにくい性質を有する。このため、本実施例ではシリコーン樹脂が適して用いられる。なお、透光性樹脂５０は透明色の樹脂に限定されるものではなく、蛍光体を配合した樹脂を用いることもできる。 As the translucent resin 50, a silicone resin having translucency and thermosetting is preferably used. As the translucent resin 50, a thermosetting resin such as an epoxy resin or an acrylic resin can be used. Further, unlike the resin 30, the translucent resin 50 is used without containing a filler such as aluminum nitride in order to transmit light from the semiconductor chip 40 (light emitting chip). Silicone resin has a property that its translucency is less likely to be lowered by ultraviolet rays or heat than other resins such as epoxy resin. For this reason, silicone resin is suitably used in this embodiment. The translucent resin 50 is not limited to a transparent resin, and a resin blended with a phosphor can also be used.
以上のように、本実施例の半導体装置は、図１Ａ〜図１Ｅに示される工程を経た後、適切な大きさ（使用サイズ）に切断（ダイシング）されることにより製造される。一例として、リードフレーム１０の抜き部１８の外周に沿う内側を矩形形状に切断する。これにより、積層されたリードフレーム１０、２０の外枠が分離されることで外枠同士の接触による電気的な接続を防止し、実装した素子以外でのリードフレーム１０、２０間の絶縁を確保することができる。 As described above, the semiconductor device of this embodiment is manufactured by being cut (diced) into an appropriate size (usable size) after the steps shown in FIGS. 1A to 1E. As an example, the inner side along the outer periphery of the punched portion 18 of the lead frame 10 is cut into a rectangular shape. As a result, the outer frames of the stacked lead frames 10 and 20 are separated to prevent electrical connection due to contact between the outer frames, and insulation between the lead frames 10 and 20 other than the mounted elements is ensured. can do.
以上により製造された半導体装置は、端子用パッド１３、２３を介して、外部の装置（回路）と電気的に接続されることにより用いられる。この場合、リードフレーム１０（若しくはリードフレーム１０ａ）において、高出力の半導体チップ４０であってもメタルフレームとして形成されたダイパッド１１を介して効率的に放熱することができる。 The semiconductor device manufactured as described above is used by being electrically connected to an external device (circuit) via the terminal pads 13 and 23. In this case, even in the lead frame 10 (or the lead frame 10a), even the high-power semiconductor chip 40 can efficiently dissipate heat through the die pad 11 formed as a metal frame.
本実施例によれば、簡易な構成で放熱性を向上させながら大容量化に対応した半導体装置（マップ状のマルチチップモジュール）およびその製造方法を提供することができる。なお、ＬＥＤチップである半導体チップ４０を用いるときには、透光性を有しない樹脂で封止することもできる。 According to the present embodiment, it is possible to provide a semiconductor device (map-like multichip module) and a method for manufacturing the same that can increase the capacity while improving heat dissipation with a simple configuration. In addition, when using the semiconductor chip 40 which is an LED chip, it can also be sealed with resin which does not have translucency.
また、本実施例の半導体装置の製造工程において、図１Ａ〜図１Ｃに示される工程を経て積層されたリードフレーム１０、２０を、半導体チップを実装可能な実装用基板として用いることもできる。これによれば、放熱性を向上させながら大容量化に対応した半導体チップの実装用基板を提供することができる。 In the manufacturing process of the semiconductor device of this embodiment, the lead frames 10 and 20 stacked through the processes shown in FIGS. 1A to 1C can be used as a mounting substrate on which a semiconductor chip can be mounted. According to this, it is possible to provide a semiconductor chip mounting substrate that can cope with an increase in capacity while improving heat dissipation.
また、この半導体チップの実装用基板として、上下に貫通する端子用パッド２３を備える構成を採用することもできる。具体的には、まず端子用パッド２３の位置に突起を設けた金型を用い金型同士でクランプした状態で樹脂３０を成形する。このように成形された樹脂３０では、端子用パッド２３に相当する位置を上下に貫通する貫通孔を形成される。次いで、この貫通孔に挿入可能となるように下面側に突起した端子用パッド２３を有するリードフレーム２０を積層することで、半導体チップの実装用基板を成形することができる。これによれば、端子用パッド１３、２３の上面のみならず下面を介しても外部の装置（回路）と電気的に接続することができる。この場合、端子用パッド１３、２３の中心に孔開けをしておくことでネジ止めにより外部の装置に電気的接続及び固定を行ってもよい。 Further, as the semiconductor chip mounting substrate, a configuration including terminal pads 23 penetrating vertically can be adopted. Specifically, first, the resin 30 is molded in a state in which a mold provided with a protrusion at the position of the terminal pad 23 is clamped between the molds. In the resin 30 thus molded, a through-hole penetrating up and down the position corresponding to the terminal pad 23 is formed. Next, the semiconductor chip mounting substrate can be formed by laminating the lead frame 20 having the terminal pads 23 protruding on the lower surface side so as to be inserted into the through hole. According to this, it is possible to electrically connect to an external device (circuit) through not only the upper surface but also the lower surface of the terminal pads 13 and 23. In this case, a hole may be formed in the center of the terminal pads 13 and 23 to electrically connect and fix the external device by screwing.
次に、図２Ａ〜図２Ｃを参照して、本発明の実施例２における半導体装置及びその製造方法について説明する。図２Ａ〜図２Ｃは、本実施例における半導体装置の製造工程図であり、図２Ａ〜図２Ｃの順に時系列に並んで示されている。なお本実施例において、第１のリードフレーム準備工程及び樹脂成形工程は、実施例１の図１Ａ及び図１Ｂとそれぞれ同様であるため、それらの説明は省略する。 Next, with reference to FIGS. 2A to 2C, a semiconductor device and a method for manufacturing the semiconductor device according to a second embodiment of the present invention will be described. 2A to 2C are manufacturing process diagrams of the semiconductor device according to the present embodiment, which are shown in time series in the order of FIGS. 2A to 2C. In the present embodiment, the first lead frame preparation step and the resin molding step are the same as those in FIG. 1A and FIG.
図１Ｂの樹脂成形工程後、図２Ａに示されるように、図１Ｂの樹脂封止後のリードフレーム１０の上に、リードフレーム２０ａ（第２のリードフレーム）を積層するように載置する（第２のリードフレーム積層工程）。図２Ａは、樹脂封止後のリードフレーム１０の上にリードフレーム２０ａを積層載置した状態を示している。図２Ａに示されるように、本実施例のリードフレーム２０ａには、配列された複数のダイパッド１１の最上側及び最下側において、リード２６が設けられている。リード２６は、後述の透光性樹脂の漏出を防止するために設けられている。 After the resin molding step in FIG. 1B, as shown in FIG. 2A, the lead frame 20a (second lead frame) is placed on the lead frame 10 after resin sealing in FIG. Second lead frame lamination step). FIG. 2A shows a state in which the lead frame 20a is stacked on the lead frame 10 after resin sealing. As shown in FIG. 2A, the lead frame 20a of this embodiment is provided with leads 26 on the uppermost side and the lowermost side of the plurality of die pads 11 arranged. The lead 26 is provided in order to prevent leakage of a translucent resin described later.
続いて、図２Ｂに示されるように、複数のダイパッド１１のそれぞれの上に、半導体チップ４０を実装する（半導体チップ実装工程）。また、実施例１と同様に、ツェナーダイオード４２を実装し、ワイヤ４５、４６を用いてワイヤボンディングを行う。 Subsequently, as shown in FIG. 2B, the semiconductor chip 40 is mounted on each of the plurality of die pads 11 (semiconductor chip mounting step). Similarly to the first embodiment, the Zener diode 42 is mounted, and wire bonding is performed using the wires 45 and 46.
続いて、図２Ｃに示されるように、半導体チップ４０を覆うように透光性樹脂５０ａ（レンズ樹脂）を供給する（透光性樹脂成形工程）。図２Ｃは、透光性樹脂５０ａを供給した状態を示している。複数の半導体チップ４０のそれぞれの上には、透光性樹脂５０ａにより半球状のレンズ部５１ａが形成されている。これにより、半導体チップ４０は封止される。本実施例のリードフレーム２０ａには、半導体チップ４０の実装領域の上側及び下側にリード２６が設けられている。このため、半導体チップ４０の上に供給された透光性樹脂５０ａは、リード２４、２６により囲まれた領域内で成形されることになる。具体的には、トランスファ成形や圧縮成形おいて、リード２４、２６により囲まれた矩形領域内を金型でクランプすると共に、その内側における金型面で透光性樹脂５０ａのレンズ成形を行うことができる。したがって、透光性樹脂５０ａがこの領域外に漏出することを簡易な構成で確実に防止することができる。 Subsequently, as shown in FIG. 2C, a translucent resin 50a (lens resin) is supplied so as to cover the semiconductor chip 40 (translucent resin molding step). FIG. 2C shows a state where the translucent resin 50a is supplied. A hemispherical lens portion 51a is formed on each of the plurality of semiconductor chips 40 by a translucent resin 50a. Thereby, the semiconductor chip 40 is sealed. In the lead frame 20a of the present embodiment, leads 26 are provided on the upper and lower sides of the mounting region of the semiconductor chip 40. For this reason, the translucent resin 50 a supplied onto the semiconductor chip 40 is molded in a region surrounded by the leads 24 and 26. Specifically, in transfer molding or compression molding, the inside of the rectangular region surrounded by the leads 24 and 26 is clamped with a mold, and the lens of the translucent resin 50a is molded on the inner mold surface. Can do. Therefore, it is possible to reliably prevent the translucent resin 50a from leaking out of this region with a simple configuration.
以上のように、本実施例の半導体装置は、図１Ａ、１Ｂ、２Ａ〜２Ｃに示される工程を経た後、適切な大きさ（使用サイズ）に切断（ダイシング）されることにより製造される。半導体装置は、端子用パッド１３、２３を介して、外部の装置（回路）と電気的に接続されることにより用いられる。本発明によれば、簡易な構成で放熱性を向上させた半導体装置（マップ状のマルチチップモジュール）およびその製造方法を提供することができる。本実施例の構成は、特に、簡易な構成の追加で透光性樹脂の漏出を防止可能であるという点で有利である。 As described above, the semiconductor device of this embodiment is manufactured by being cut (diced) into an appropriate size (use size) after the steps shown in FIGS. 1A, 1B, and 2A to 2C. The semiconductor device is used by being electrically connected to an external device (circuit) via the terminal pads 13 and 23. ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device (map-shaped multichip module) which improved heat dissipation with simple structure and its manufacturing method can be provided. The configuration of the present embodiment is particularly advantageous in that leakage of the translucent resin can be prevented by adding a simple configuration.
次に、図３Ａ〜図３Ｅを参照して、本発明の実施例３における半導体装置及びその製造方法について説明する。図３Ａ〜図３Ｅは、本実施例における半導体装置の製造工程図であり、図３Ａ〜図３Ｅの順に時系列に並んで示されている。 Next, with reference to FIG. 3A-FIG. 3E, the semiconductor device in Example 3 of this invention and its manufacturing method are demonstrated. 3A to 3E are manufacturing process diagrams of the semiconductor device according to the present embodiment, which are shown in time series in the order of FIGS. 3A to 3E.
まず、図３Ａに示されるように、半導体装置の製造に用いられるリードフレームを準備する（第１のリードフレーム準備工程）。図３Ａは、本実施例の半導体装置に用いられるリードフレーム１０ｂ（第１のリードフレーム）の平面図である。 First, as shown in FIG. 3A, a lead frame used for manufacturing a semiconductor device is prepared (first lead frame preparation step). FIG. 3A is a plan view of a lead frame 10b (first lead frame) used in the semiconductor device of this embodiment.
１１ｂは複数のダイパッド、１３ｂは端子用パッドである。端子用パッド１３ｂは、本実施例の半導体装置における一方電極側（陽極側または陰極側の一方）の外部接続端子として用いられる。１４ｂは、複数のダイパッド１１ｂのそれぞれを電気的に接続して保持するために設けられたリードである。リード１４ｂは、その厚さ（紙面直交方向における表面と裏面との距離）がリードフレーム１０ｂの周囲、ダイパッド１１ｂ、及び、端子用パッド１３ｂのそれぞれの厚さよりも薄い薄肉部である。図３Ａに示されるように、本実施例のリードフレーム１０には、抜き部１８ｂが形成されている。抜き部１８ｂの形状により、ダイパッド１１ｂ、端子用パッド１３ｂ、及び、リード１４ｂの形状（外形）が規定されている。なお、図１Ｆに示されるリードフレーム１０ａと同様に、抜き部１８ｂに相当する位置に薄肉部１５を設ける構成としてもよい。この点は、以下の実施例についても同様である。 11b is a plurality of die pads, and 13b is a terminal pad. The terminal pad 13b is used as an external connection terminal on one electrode side (one on the anode side or the cathode side) in the semiconductor device of this embodiment. 14b is a lead provided to electrically connect and hold each of the plurality of die pads 11b. The lead 14b is a thin-walled portion whose thickness (distance between the front surface and the back surface in the direction orthogonal to the paper surface) is thinner than the periphery of the lead frame 10b, the die pad 11b, and the terminal pad 13b. As shown in FIG. 3A, the lead frame 10 of the present embodiment has a punched portion 18b. The shape (outer shape) of the die pad 11b, the terminal pad 13b, and the lead 14b is defined by the shape of the punched portion 18b. In addition, it is good also as a structure which provides the thin part 15 in the position corresponded to the extraction part 18b similarly to the lead frame 10a shown by FIG. 1F. This also applies to the following examples.
続いて、図３Ｂに示されるように、図３Ａのリードフレーム１０ｂに形成された抜き部１８ｂの領域に、樹脂３０ｂを充填（成形）する（樹脂成形工程）。図３Ｂは、リードフレーム１０ｂの抜き部１８ｂに樹脂３０ｂを充填した状態を示す平面図である。樹脂３０ｂは、リードフレーム１０ｂの周囲、ダイパッド１１ｂ、及び、端子用パッド１３ｂのそれぞれの厚さと略同一の厚さになるように充填される。また樹脂３０ｂは、リードフレーム１０ｂの周囲、ダイパッド１１ｂ、及び、端子用パッド１３ｂを露出させた状態で、抜き部１８ｂに充填される。このときリード１４ｂの表面は、薄肉部であるため、樹脂３０ｂにより覆われる（非露出状態）。図３Ｂにおいて、リード１４ｂが樹脂３０ｂにより覆われている状態を点線で示している。また樹脂３０ｂは、実施例１と同様に、半硬化状態（Ｂステージ）で成形される。 Subsequently, as shown in FIG. 3B, a resin 30b is filled (molded) in the region of the punched portion 18b formed in the lead frame 10b of FIG. 3A (resin molding step). FIG. 3B is a plan view showing a state in which the extracted portion 18b of the lead frame 10b is filled with the resin 30b. The resin 30b is filled so as to have substantially the same thickness as the circumference of the lead frame 10b, the die pad 11b, and the terminal pad 13b. Further, the resin 30b is filled in the punched portion 18b with the periphery of the lead frame 10b, the die pad 11b, and the terminal pad 13b exposed. At this time, since the surface of the lead 14b is a thin portion, it is covered with the resin 30b (non-exposed state). In FIG. 3B, a state in which the lead 14b is covered with the resin 30b is indicated by a dotted line. The resin 30b is molded in a semi-cured state (B stage) as in the first embodiment.
続いて、図３Ｃに示されるように、図３Ｂの樹脂封止後のリードフレーム１０ｂの上に、リードフレーム２０ｂ（第２のリードフレーム）を積層するように載置する（第２のリードフレーム積層工程）。図３Ｃは、樹脂封止後のリードフレーム１０ｂの上にリードフレーム２０ｂを積層載置した状態を示している。 Subsequently, as shown in FIG. 3C, the lead frame 20b (second lead frame) is stacked on the lead frame 10b after resin sealing in FIG. 3B (second lead frame). Lamination process). FIG. 3C shows a state in which the lead frame 20b is stacked on the lead frame 10b after resin sealing.
２１ｂはボンディング用パッド、２３ｂは端子用パッドである。２４ｂは、複数のボンディング用パッド２１ｂのそれぞれを電気的に接続して保持するために設けられたリードである。２８ｂは、リードフレーム２０ｂに形成された抜き部である。抜き部２８ｂの形状により、ボンディング用パッド２１ｂ、端子用パッド２３ｂ、及び、リード２４ｂの形状（外形）が規定されている。 21b is a bonding pad, and 23b is a terminal pad. A lead 24b is provided for electrically connecting and holding each of the plurality of bonding pads 21b. Reference numeral 28b denotes a punched portion formed in the lead frame 20b. The shape (outer shape) of the bonding pad 21b, the terminal pad 23b, and the lead 24b is defined by the shape of the cutout portion 28b.
樹脂３０ｂは、前述のように、半硬化状態（Ｂステージ）でリードフレーム１０ｂの抜き部１８ｂに充填されている。この状態で、リードフレーム２０ｂをリードフレーム１０ｂの上に積層させる。そして、リードフレーム２０ｂと樹脂３０ｂとを加熱圧着することにより、回路を形成する。最後に、本硬化加熱を行い、リードフレーム２０ｂと樹脂３０ｂとを固着させる。 As described above, the resin 30b is filled in the extracted portion 18b of the lead frame 10b in a semi-cured state (B stage). In this state, the lead frame 20b is laminated on the lead frame 10b. Then, a circuit is formed by thermocompression bonding of the lead frame 20b and the resin 30b. Finally, main curing heating is performed to fix the lead frame 20b and the resin 30b.
続いて、図３Ｄに示されるように、複数のダイパッド１１ｂのそれぞれの上に、半導体チップ４０を実装する（半導体チップ実装工程）。また、半導体チップ４０の一方電極とダイパッド１１ｂとの間を、ワイヤ４５を用いて電気的に接続する。また、半導体チップ４０の他方電極とボンディング用パッド２１ｂとの間を、ワイヤ４６を用いて電気的に接続する。 Subsequently, as shown in FIG. 3D, the semiconductor chip 40 is mounted on each of the plurality of die pads 11b (semiconductor chip mounting step). Further, the one electrode of the semiconductor chip 40 and the die pad 11 b are electrically connected using a wire 45. In addition, the other electrode of the semiconductor chip 40 and the bonding pad 21 b are electrically connected using a wire 46.
続いて、図３Ｅに示されるように、少なくとも半導体チップ４０及びワイヤ４５、４６を覆うように透光性樹脂５０ｂ（レンズ樹脂）を供給しレンズ成形する（透光性樹脂成形工程）。一例として、図３Ｅに示される領域１５０（二点鎖線）においてレンズを成形することができる。図３Ｅは、透光性樹脂５０ｂを供給した状態を示している。複数の半導体チップ４０のそれぞれの上には、透光性樹脂５０ｂにより半球状のレンズ部５１ｂが形成されている。これにより、半導体チップ４０は封止される。 Subsequently, as shown in FIG. 3E, a translucent resin 50b (lens resin) is supplied so as to cover at least the semiconductor chip 40 and the wires 45 and 46, and the lens is molded (translucent resin molding process). As an example, the lens can be molded in the region 150 (two-dot chain line) shown in FIG. 3E. FIG. 3E shows a state where the translucent resin 50b is supplied. A hemispherical lens portion 51b is formed on each of the plurality of semiconductor chips 40 by a translucent resin 50b. Thereby, the semiconductor chip 40 is sealed.
本実施例の半導体装置は、図３Ａ〜図３Ｅに示される工程を経た後、適切な大きさ（使用サイズ）に切断（ダイシング）されることにより製造される。例えば本実施例では、図３Ｅに示される領域１５０（二点鎖線）において切断（ダイシング）することにより、基板（ワーク）が複数の半導体装置に個片化されることで、複数のストレート状の半導体装置が製造される。なお本実施例では、図３Ｅに示されるように、４つのストレート状の半導体装置が製造されるが、これに限定されるものではなく、他の個数のストレート状の半導体装置が製造されるものであってもよい。これにより、例えば蛍光灯のような長細い形状のライトに用いられる光源を簡易に製造することができる。 The semiconductor device of this example is manufactured by cutting (dicing) into an appropriate size (use size) after going through the steps shown in FIGS. 3A to 3E. For example, in this embodiment, the substrate (workpiece) is separated into a plurality of semiconductor devices by cutting (dicing) in the region 150 (two-dot chain line) shown in FIG. A semiconductor device is manufactured. In this embodiment, as shown in FIG. 3E, four straight semiconductor devices are manufactured. However, the present invention is not limited to this, and other numbers of straight semiconductor devices are manufactured. It may be. Thereby, for example, a light source used for a long and narrow light such as a fluorescent lamp can be easily manufactured.
本実施例の半導体装置は、端子用パッド１３、２３を介して、外部の装置（回路）と電気的に接続されることにより用いられる。本発明によれば、簡易な構成で放熱性を向上させたストレート状の半導体装置（ストレート状のマルチチップモジュール）およびその製造方法を提供することができる。なお本実施例において、必要に応じて実施例１と同様にツェナーダイオードを設けてもよい。また、ダイパッド１１ｂ及びボンディング用パッド２１ｂの一端側だけでなく両側に端子用パッド１３ｂ、２３ｂを設けることで、上述の切断方向と交差する方向に切断しても半導体装置として機能させることができる。このように８つのストレート状の半導体装置が製造してもよい。また、１つ以上のダイパッド１１ｂ及びボンディング用パッド２１ｂごとに端子用パッド１３ｂ、２３ｂを設けることで上述のストレート状の半導体装置を分割した形状の半導体装置としてもよい（この点は、実施例４も同様である）。 The semiconductor device of this embodiment is used by being electrically connected to an external device (circuit) via terminal pads 13 and 23. ADVANTAGE OF THE INVENTION According to this invention, the straight-shaped semiconductor device (straight-shaped multichip module) which improved heat dissipation with simple structure and its manufacturing method can be provided. In this embodiment, a Zener diode may be provided as required in the same manner as in the first embodiment. Further, by providing the terminal pads 13b and 23b on both sides of the die pad 11b and the bonding pad 21b, the semiconductor device can function even if cut in the direction intersecting with the cutting direction. Thus, eight straight semiconductor devices may be manufactured. Further, the above-described straight semiconductor device may be divided into semiconductor devices by providing terminal pads 13b and 23b for each of one or more die pads 11b and bonding pads 21b. Is the same).
次に、図４Ａ〜図４Ｅを参照して、本発明の実施例４における半導体装置及びその製造方法について説明する。図４Ａ〜図４Ｅは、本実施例における半導体装置の製造工程図であり、図４Ａ〜図４Ｅの順に時系列に並んで示されている。 Next, with reference to FIG. 4A-FIG. 4E, the semiconductor device in Example 4 of this invention and its manufacturing method are demonstrated. 4A to 4E are manufacturing process diagrams of the semiconductor device according to the present embodiment, which are shown in time series in the order of FIGS. 4A to 4E.
まず、図４Ａに示されるように、半導体装置の製造に用いられるリードフレームを準備する（第１のリードフレーム準備工程）。図４Ａは、本実施例の半導体装置に用いられるリードフレーム１０ｃ（第１のメタルフレーム）の平面図である。なお、図４Ａ〜図４Ｅに示されるリードフレーム１０ｃは、半導体チップ４０が電気的に接続されず配線構造としては機能しない点で、前述の実施例のリードフレーム１０ａ、１０ｂとは異なる。 First, as shown in FIG. 4A, a lead frame used for manufacturing a semiconductor device is prepared (first lead frame preparation step). FIG. 4A is a plan view of a lead frame 10c (first metal frame) used in the semiconductor device of this embodiment. The lead frame 10c shown in FIGS. 4A to 4E is different from the lead frames 10a and 10b of the above-described embodiments in that the semiconductor chip 40 is not electrically connected and does not function as a wiring structure.
１１ｃは複数のダイパッドある。１４ｃは、複数のダイパッド１１ｃのそれぞれを電気的に接続して保持するために設けられたリードである。リード１４ｃは、その厚さ（紙面直交方向における表面と裏面との距離）がリードフレーム１０ｃの周囲の厚さよりも薄く、かつ、ダイパッド１１ｃの厚さと同一である。図４Ａに示されるように、本実施例のリードフレーム１０ｃには、抜き部１８ｃが形成されている。抜き部１８ｃの形状により、ダイパッド１１ｃ及びリード１４ｃの形状（外形）が規定されている。 11c has a plurality of die pads. 14c is a lead provided to electrically connect and hold each of the plurality of die pads 11c. The lead 14c has a thickness (distance between the front surface and the back surface in the direction orthogonal to the paper surface) that is thinner than the thickness around the lead frame 10c and is the same as the thickness of the die pad 11c. As shown in FIG. 4A, the lead frame 10c of the present embodiment has a punched portion 18c. The shape (outer shape) of the die pad 11c and the lead 14c is defined by the shape of the punched portion 18c.
続いて、図４Ｂに示されるように、図４Ａのリードフレーム１０ｃに形成された抜き部１８ｃの領域に、樹脂３０ｃを充填（成形）する（樹脂成形工程）。図４Ｂは、リードフレーム１０ｃの抜き部１８ｃに樹脂３０ｃを充填した状態を示す平面図である。樹脂３０ｃは、リードフレーム１０ｃの周囲の厚さと略同一の厚さで、抜き部１８ｃに充填される。このときリード１４ｃ及びダイパッド１１ｃの表面は、薄肉部であるため、リード１４ｃ中央の半導体チップ実装領域６０を除いて樹脂３０ｃにより覆われる（部分露出状態）ように形成することができる。すなわち、樹脂３０ｃの表面は、ダイパッド１１ｃの半導体チップ実装面よりも高い位置にある。 Subsequently, as shown in FIG. 4B, the resin 30c is filled (molded) in the region of the punched portion 18c formed in the lead frame 10c of FIG. 4A (resin molding step). FIG. 4B is a plan view showing a state in which the extracted portion 18c of the lead frame 10c is filled with the resin 30c. The resin 30c is filled in the extraction portion 18c with a thickness substantially the same as the thickness around the lead frame 10c. At this time, since the surfaces of the lead 14c and the die pad 11c are thin portions, they can be formed so as to be covered (partially exposed) by the resin 30c except for the semiconductor chip mounting region 60 at the center of the lead 14c. That is, the surface of the resin 30c is positioned higher than the semiconductor chip mounting surface of the die pad 11c.
図４Ｂにおいて、リード１４ｃ及びダイパッド１１ｃの外周が樹脂３０ｃにより覆われている状態を点線で示している。また樹脂３０ｃは、実施例１と同様に、半硬化状態（Ｂステージ）で成形される。本実施例において、樹脂３０ｃは、ダイパッド１１ｃの中央部（半導体チップ実装領域６０）を露出させた状態で、ダイパッド１１ｃの周囲を覆うように成形される。このような露出した半導体チップ実装領域６０は、例えば、樹脂成形時に用いられる金型に所定の突起部を形成し、この突起部で半導体チップ実装領域６０をクランプした状態で樹脂成形することで生成可能である。このような構成により、本実施例の樹脂３０ｃは、半導体チップ４０を囲う凹部を形成することができる。この凹部は、半導体チップ４０（ＬＥＤチップ）から発せられた光を上方に反射させるリフレクタとして機能させることができ、また、蛍光体の広がりを抑制する壁部として機能させることができる。また、半導体チップ４０のボンディング材が広がってしまうのを抑える壁として機能させることもできる。 In FIG. 4B, a state in which the outer periphery of the lead 14c and the die pad 11c is covered with the resin 30c is indicated by a dotted line. The resin 30c is molded in a semi-cured state (B stage) as in the first embodiment. In this embodiment, the resin 30c is molded so as to cover the periphery of the die pad 11c with the central portion (semiconductor chip mounting region 60) of the die pad 11c exposed. Such an exposed semiconductor chip mounting region 60 is generated, for example, by forming a predetermined protrusion on a mold used at the time of resin molding and molding the resin with the semiconductor chip mounting region 60 clamped by the protrusion. Is possible. With such a configuration, the resin 30 c of this embodiment can form a recess surrounding the semiconductor chip 40. This concave portion can function as a reflector that reflects light emitted from the semiconductor chip 40 (LED chip) upward, and can also function as a wall portion that suppresses the spread of the phosphor. Moreover, it can be made to function as a wall which suppresses that the bonding material of the semiconductor chip 40 spreads.
続いて、図４Ｃに示されるように、図４Ｂの樹脂封止後のリードフレーム１０ｃの上に、リードフレーム２０ｃ（第２のリードフレーム）を積層するように載置する（第２のリードフレーム積層工程）。図４Ｃは、樹脂封止後のリードフレーム１０ｃの上にリードフレーム２０ｃを積層載置した状態を示している。 Next, as shown in FIG. 4C, the lead frame 20c (second lead frame) is stacked on the lead frame 10c after resin sealing in FIG. 4B (second lead frame). Lamination process). FIG. 4C shows a state in which the lead frame 20c is stacked and mounted on the lead frame 10c after resin sealing.
本実施例において、２１ｃは一方電極用のボンディング用パッド、２１ｄは他方電極用のボンディング用パッドである。また、リードフレーム２０ｃには、ダイパッド１１ｃを挟むように、一方電極用の端子用パッド２３ｃ及び他方電極用の端子用パッド２３ｄが設けられている。２４ｃは、複数のボンディング用パッド２１ｃのそれぞれを電気的に接続して保持するために設けられたリードである。また２４ｄは、複数のボンディング用パッド２１ｄのそれぞれを電気的に接続して保持するために設けられたリードである。このように本実施例において、両極のボンディング用パッド２１ｃ、２１ｄ、及び、両極の端子用パッド２３ｃ、２３ｄは、リードフレーム２０ｃ（第２のリードフレーム）に設けられている。２８ｃは、リードフレーム２０ｃに形成された抜き部である。抜き部２８ｃの形状により、ボンディング用パッド２１ｃ、２１ｄ、端子用パッド２３ｃ、２３ｄ、及び、リード２４ｃ、２４ｄの形状（外形）が規定されている。 In this embodiment, 21c is a bonding pad for one electrode, and 21d is a bonding pad for the other electrode. The lead frame 20c is provided with a terminal pad 23c for one electrode and a terminal pad 23d for the other electrode so as to sandwich the die pad 11c. A lead 24c is provided to electrically connect and hold each of the plurality of bonding pads 21c. Reference numeral 24d denotes a lead provided for electrically connecting and holding each of the plurality of bonding pads 21d. Thus, in this embodiment, the bipolar bonding pads 21c and 21d and the bipolar terminal pads 23c and 23d are provided on the lead frame 20c (second lead frame). Reference numeral 28c denotes a punched portion formed in the lead frame 20c. The shape (outer shape) of the bonding pads 21c and 21d, the terminal pads 23c and 23d, and the leads 24c and 24d is defined by the shape of the cutout portion 28c.
樹脂３０ｃは、前述のように、半硬化状態（Ｂステージ）でリードフレーム１０ｃの抜き部１８ｃに充填されている。この状態で、リードフレーム２０ｃをリードフレーム１０ｃの上に積層させる。そして、リードフレーム２０ｃと樹脂３０ｃとを加熱圧着することにより、回路を形成する。最後に、本硬化加熱を行い、リードフレーム２０ｃと樹脂３０ｃとを固着させる。 As described above, the resin 30c is filled in the extracted portion 18c of the lead frame 10c in a semi-cured state (B stage). In this state, the lead frame 20c is laminated on the lead frame 10c. Then, a circuit is formed by thermocompression bonding of the lead frame 20c and the resin 30c. Finally, main curing heating is performed to fix the lead frame 20c and the resin 30c.
続いて、図４Ｄに示されるように、複数のダイパッド１１ｃのそれぞれの上に、半導体チップ４０を実装する（半導体チップ実装工程）。また、半導体チップ４０の一方電極とボンディング用パッド２１ｃとの間を、ワイヤ４５を用いて電気的に接続する。また、半導体チップ４０の他方電極とボンディング用パッド２１ｄとの間を、ワイヤ４６を用いて電気的に接続する。 Subsequently, as shown in FIG. 4D, the semiconductor chip 40 is mounted on each of the plurality of die pads 11c (semiconductor chip mounting step). Further, the one electrode of the semiconductor chip 40 and the bonding pad 21 c are electrically connected using a wire 45. Further, the other electrode of the semiconductor chip 40 and the bonding pad 21 d are electrically connected using a wire 46.
続いて、図４Ｅに示されるように、少なくとも半導体チップ４０及びワイヤ４５、４６を覆うように透光性樹脂５０ｃ（レンズ樹脂）を供給する（透光性樹脂成形工程）。図４Ｅは、透光性樹脂５０ｃを供給した状態を示している。複数の半導体チップ４０のそれぞれの上には、透光性樹脂５０ｃにより半球状のレンズ部５１ｃが形成されている。これにより、半導体チップ４０は封止される。 4E, a translucent resin 50c (lens resin) is supplied so as to cover at least the semiconductor chip 40 and the wires 45 and 46 (translucent resin molding step). FIG. 4E shows a state where the translucent resin 50c is supplied. A hemispherical lens portion 51c is formed on each of the plurality of semiconductor chips 40 by a translucent resin 50c. Thereby, the semiconductor chip 40 is sealed.
本実施例の半導体装置は、図４Ａ〜図４Ｅに示される工程を経た後、適切な大きさ（使用サイズ）に切断（ダイシング）されることにより製造される。例えば本実施例では、図４Ｅに示される領域１５０（二点鎖線）において切断（ダイシング）することにより、基板（ワーク）が複数の半導体装置に個片化されることで、複数のストレート状の半導体装置が製造される。なお本実施例では、図４Ｅに示されるように、４つのストレート状の半導体装置が製造されるが、これに限定されるものではなく、他の個数のストレート状の半導体装置が製造されるものであってもよい。 The semiconductor device of the present embodiment is manufactured by cutting (dicing) into an appropriate size (use size) after going through the steps shown in FIGS. 4A to 4E. For example, in this embodiment, the substrate (workpiece) is separated into a plurality of semiconductor devices by cutting (dicing) in the region 150 (two-dot chain line) shown in FIG. A semiconductor device is manufactured. In this embodiment, as shown in FIG. 4E, four straight semiconductor devices are manufactured. However, the present invention is not limited to this, and other numbers of straight semiconductor devices are manufactured. It may be.
本実施例の半導体装置は、端子用パッド２３ｃ、２３ｄを介して、外部の装置（回路）と電気的に接続されることにより用いられる。本発明によれば、簡易な構成で放熱性を向上させたストレート状の半導体装置（ストレート状のマルチチップモジュール）およびその製造方法を提供することができる。本実施例は、特に、簡易な構成でリフレクタとしても機能する凹部を備えた半導体装置を製造することができるため、低コストかつ高効率な半導体装置（ＬＥＤチップモジュール）を実現可能である。なお、リードフレーム２０ｃに代えて実施例３に示されるリードフレーム２０ｂを用いて一方電極のみボンディング用パッド２１ｂに電気的に接続し、他方電極はダイパッド１１ｃの半導体チップ実装領域６０に電気的に接続する構成としてもよい。 The semiconductor device of this embodiment is used by being electrically connected to an external device (circuit) through terminal pads 23c and 23d. ADVANTAGE OF THE INVENTION According to this invention, the straight-shaped semiconductor device (straight-shaped multichip module) which improved heat dissipation with simple structure and its manufacturing method can be provided. In particular, this embodiment can manufacture a semiconductor device having a concave portion that also functions as a reflector with a simple configuration. Therefore, a low-cost and high-efficiency semiconductor device (LED chip module) can be realized. It should be noted that only one electrode is electrically connected to the bonding pad 21b using the lead frame 20b shown in the third embodiment instead of the lead frame 20c, and the other electrode is electrically connected to the semiconductor chip mounting region 60 of the die pad 11c. It is good also as composition to do.
また、本実施例の樹脂成形工程において、リード１４ｃ中央の半導体チップ実装領域６０も樹脂３０ｃにより覆われる（非露出状態）ように形成することができる。この場合、半硬化状態（Ｂステージ）の樹脂３０ｃ上にリードフレーム２０ｃを積層した後、半導体チップ４０を実装してから樹脂３０ｃを全硬化状態としてもよい。これによれば、半導体チップ４０のボンディング材が不要となり、半導体装置を安価に成形することができる。さらに、この樹脂成形工程において、非露出状態となるリード１４ｃ中央の半導体チップ実装領域６０に突起部を形成した金型を用いて樹脂成形することで、半導体チップ実装領域６０を囲う凹溝を形成するように樹脂３０ｃを成形することもできる。 Further, in the resin molding step of the present embodiment, the semiconductor chip mounting region 60 at the center of the lead 14c can also be formed so as to be covered (non-exposed state) with the resin 30c. In this case, after the lead frame 20c is laminated on the resin 30c in a semi-cured state (B stage), the resin 30c may be fully cured after the semiconductor chip 40 is mounted. This eliminates the need for the bonding material for the semiconductor chip 40 and allows the semiconductor device to be molded at low cost. Further, in this resin molding process, a resin groove is formed by using a mold in which a protrusion is formed in the semiconductor chip mounting region 60 in the center of the lead 14c that is in an unexposed state, thereby forming a groove surrounding the semiconductor chip mounting region 60. The resin 30c can be molded as described above.
次に、図５を参照して、本発明の実施例５における半導体装置について説明する。図５は、本実施例における半導体装置の要部断面図である。本実施例では、図５（ａ）〜（ｅ）に示されるような半導体装置の変形例について説明する。図５（ａ）〜（ｅ）はいずれも、リードフレーム１０のダイパッド１１上にダイアタッチ材９１を介して半導体チップ４０を実装した状態を示している。 Next, with reference to FIG. 5, the semiconductor device in Example 5 of this invention is demonstrated. FIG. 5 is a fragmentary cross-sectional view of the semiconductor device according to the present embodiment. In this embodiment, a modification of the semiconductor device as shown in FIGS. 5A to 5E will be described. 5A to 5E show a state where the semiconductor chip 40 is mounted on the die pad 11 of the lead frame 10 via the die attach material 91. FIG.
図５（ａ）に示される半導体装置は、ダイパッド１１（リードフレーム１０）の厚さと同一の厚さを有する樹脂３０を抜き部に充填し、樹脂３０の上にボンディング用パッド２１（リードフレーム２０）を積層（接着）した構造を有する。 In the semiconductor device shown in FIG. 5A, the resin 30 having the same thickness as the die pad 11 (lead frame 10) is filled in the punched portion, and the bonding pad 21 (lead frame 20) is placed on the resin 30. ) Are laminated (adhered).
図５（ｂ）に示される半導体装置は、図５（ａ）と同様に、ダイパッド１１（リードフレーム１０）の厚さと同一の厚さを有する樹脂３０を抜き部１８に充填した構造を有する。ただし、ボンディング用パッド２１（リードフレーム２０）が樹脂３０の一部に形成された凹溝に埋め込まれている点で、図５（ａ）の構造とは異なる。この場合、上述の樹脂成形工程において、薄肉部または抜き部を囲うクランプ面内にリードフレーム２０と同等の形状の凸条を設けることで、リードフレーム２０を収容可能な溝を有する平板形状に成形するようにしてもよい。このような構成によれば、リードフレーム２０が嵌め込まれた状態で加圧することができ、樹脂３０の移動量を少なくして、低圧加圧しても確実に積層構造を成形することができる。 The semiconductor device shown in FIG. 5B has a structure in which the punched portion 18 is filled with a resin 30 having the same thickness as the die pad 11 (lead frame 10), as in FIG. 5A. However, the structure differs from the structure of FIG. 5A in that the bonding pad 21 (lead frame 20) is embedded in a concave groove formed in a part of the resin 30. In this case, in the above-described resin molding step, a protrusion having the same shape as the lead frame 20 is provided in the clamp surface that surrounds the thin wall portion or the punched portion, thereby forming a flat plate shape having a groove that can accommodate the lead frame 20. You may make it do. According to such a configuration, the pressure can be applied in a state where the lead frame 20 is fitted, and the amount of movement of the resin 30 can be reduced, so that the laminated structure can be reliably formed even when the pressure is reduced.
この半導体装置では、ダイパッド１１とボンディング用パッド２１の上面が同一高さに形成されるため、半導体チップを容易にフリップチップ実装することもできる。 In this semiconductor device, since the upper surfaces of the die pad 11 and the bonding pad 21 are formed at the same height, the semiconductor chip can be easily flip-chip mounted.
図５（ｃ）に示される半導体装置は、図５（ａ）、（ｂ）とは異なり、ダイパッド１１よりも厚い樹脂３０を成形する（ダイパッド１１の上に樹脂３０を成形する）ことにより実現される。また、図５（ａ）と同様に、樹脂３０の上にボンディング用パッド２１（第２のリードフレーム）を積層（接着）した構造を有する。 The semiconductor device shown in FIG. 5C is realized by molding a resin 30 thicker than the die pad 11 (molding the resin 30 on the die pad 11), unlike FIGS. 5A and 5B. Is done. 5A, the bonding pad 21 (second lead frame) is laminated (adhered) on the resin 30.
図５（ｄ）に示される半導体装置は、図５（ｃ）と同様に、ダイパッド１１よりも厚い樹脂３０を成形する（ダイパッド１１の上に樹脂３０を成形する）ことにより実現される。また、図５（ｂ）と同様に、ボンディング用パッド２１（第２のリードフレーム）が樹脂３０の一部に形成された凹溝に埋め込まれた構造を有する。 The semiconductor device shown in FIG. 5D is realized by molding a resin 30 thicker than the die pad 11 (molding the resin 30 on the die pad 11), as in FIG. 5C. Similarly to FIG. 5B, the bonding pad 21 (second lead frame) has a structure embedded in a concave groove formed in a part of the resin 30.
図５（ｅ）に示される半導体装置は、ワイヤ４５が接続されるボンディング用パッド２１に加えて、ボンディング用パッド２１と同様の構造のボンディング用パッド２５を更に有する。すなわち、リードフレーム２０の複数のボンディング用パッド（複数の電極パッド）は、陽極及び陰極である二つの種類の複数のボンディング用パッドを含む。図５（ｅ）に示されるように、ワイヤ４６は、ダイパッド１１でなくボンディング用パッド２５に接続される。ボンディング用パッド２１、２５は、樹脂３０を介してリードフレーム１０の上に積層配置されており、樹脂３０の凹溝に埋め込まれている。樹脂３０は、複数の半導体チップ４０からの光を反射する複数のリフレクタとしても機能する凹部を構成している。 The semiconductor device shown in FIG. 5E further includes a bonding pad 25 having the same structure as the bonding pad 21 in addition to the bonding pad 21 to which the wire 45 is connected. That is, the plurality of bonding pads (a plurality of electrode pads) of the lead frame 20 include two types of bonding pads that are an anode and a cathode. As shown in FIG. 5E, the wire 46 is connected not to the die pad 11 but to the bonding pad 25. The bonding pads 21 and 25 are stacked on the lead frame 10 with the resin 30 interposed therebetween, and are embedded in the concave grooves of the resin 30. The resin 30 constitutes a recess that also functions as a plurality of reflectors that reflect light from the plurality of semiconductor chips 40.
図５（ｃ）〜（ｅ）の構造によれば、樹脂３０によりリフレクタとしても機能する凹部を形成することができるため、より高効率なＬＥＤチップモジュールを実現することが可能である。特に、図５（ｅ）の構造では、凹部３１の中央部に半導体チップ４０（ＬＥＤチップ）を配置可能であり、凹部３１を半導体チップ４０の周囲全体に形成することができるため、更なる効率の向上を図ることが可能である。 According to the structure shown in FIGS. 5C to 5E, the resin 30 can form a concave portion that also functions as a reflector, so that a more efficient LED chip module can be realized. In particular, in the structure shown in FIG. 5E, the semiconductor chip 40 (LED chip) can be disposed at the center of the recess 31, and the recess 31 can be formed on the entire periphery of the semiconductor chip 40. Therefore, further efficiency can be obtained. It is possible to improve.
上記各実施例によれば、簡易な構成（すなわち低コスト）で放熱性を向上させた半導体装置およびその製造方法を提供することができる。 According to each of the embodiments described above, it is possible to provide a semiconductor device with improved heat dissipation and a manufacturing method thereof with a simple configuration (that is, low cost).
次に、図６及び図７を参照して、本発明の実施例６における半導体装置について説明する。図６は、本実施例における半導体装置の要部断面図である。本実施例では、図６（ａ）〜（ｄ）に示されるような半導体装置の変形例について説明する。図７（ａ）、（ｂ）は、本実施例におけるリードフレーム１０ｄ、１０ｅの平面図である。 Next, with reference to FIG.6 and FIG.7, the semiconductor device in Example 6 of this invention is demonstrated. FIG. 6 is a fragmentary cross-sectional view of the semiconductor device according to the present embodiment. In this embodiment, a modified example of the semiconductor device as shown in FIGS. 6A to 6D will be described. 7A and 7B are plan views of the lead frames 10d and 10e in the present embodiment.
図６（ａ）に示される半導体装置は、図７（ａ）に示されるような形状を有するリードフレーム１０ｄを用いて形成される。このリードフレーム１０ｄは、ダイパッド１１をプレス加工により押し出して突起させることにより平板材を用いて成形することができ、安価に成形することができる。この場合、抜き部１６をダイパッド１１の外周に沿って設けることで変形が容易となり簡易な装置構成での成形が可能となる。また、図７（ａ）に示されるツェナーダイオード用パッド１２ａ及び端子用パッド１３ｃをダイパッド１１と同様にプレス加工により成形してもよい。なお、図６（ａ）に示される半導体装置では、ダイパッド１１の下方に樹脂３０が充填されておらず、放熱部材を挿入可能な凹部が形成されている。なお、この凹部には、抜き部１６とこの凹部を連結するハーフエッチングを成形することで、これを介して樹脂３０を充填してもよい。 The semiconductor device shown in FIG. 6A is formed using a lead frame 10d having a shape as shown in FIG. The lead frame 10d can be formed using a flat plate material by extruding and projecting the die pad 11 by pressing, and can be formed at low cost. In this case, by providing the punched portion 16 along the outer periphery of the die pad 11, deformation is facilitated and molding with a simple device configuration is possible. Further, the Zener diode pad 12 a and the terminal pad 13 c shown in FIG. 7A may be formed by press work in the same manner as the die pad 11. In the semiconductor device shown in FIG. 6A, the resin 30 is not filled below the die pad 11, and a recess into which the heat dissipation member can be inserted is formed. Note that the recess 30 may be filled with the resin 30 by forming a half-etching connecting the punched portion 16 and the recess.
図６（ｂ）に示される半導体装置は、リードフレーム１０ｄを用いて成形される。ワイヤ４５が接続されるボンディング用パッド２１に加えて、ボンディング用パッド２１と同様の構造のボンディング用パッド２５を更に有する。すなわち、リードフレーム２０の複数のボンディング用パッド（複数の電極パッド）は、陽極及び陰極である二種類のボンディング用パッドを含む。なお、ボンディング用パッド２１、２５は、樹脂３０を介してリードフレーム１０の上に積層配置されており、樹脂３０の凹溝に埋め込まれていてもよい。 The semiconductor device shown in FIG. 6B is molded using a lead frame 10d. In addition to the bonding pad 21 to which the wire 45 is connected, a bonding pad 25 having the same structure as the bonding pad 21 is further provided. That is, the plurality of bonding pads (a plurality of electrode pads) of the lead frame 20 include two types of bonding pads that are an anode and a cathode. Note that the bonding pads 21 and 25 are laminated on the lead frame 10 with the resin 30 interposed therebetween, and may be embedded in the concave groove of the resin 30.
図６（ｃ）に示される半導体装置は、図７（ｂ）に示されるような形状を有するリードフレーム１０ｅを用いて形成される。このリードフレーム１０ｅは、ダイパッド１１をプレス加工により押し出して突起させると共に、その中央を逆向きに押し出してさらに突起させることにより平板材を用いて成形することができ、安価に成形することができる。この場合、ダイパッド１１の中央を囲う環状突起とし、リフレクタとしても機能する壁部１１ａとして使用することができる。また、ダイパッド１１の中央は、リフレクタとしても機能する環状突起部を除き、リードフレーム１０ｅの下面と同一面とすることができ、放熱性の高い半導体装置を安価に製造することができる。 The semiconductor device shown in FIG. 6C is formed using a lead frame 10e having a shape as shown in FIG. The lead frame 10e can be molded using a flat plate material by pushing out the die pad 11 by press working and projecting the die pad 11 in the opposite direction and further projecting the die pad 11 at a low cost. In this case, an annular protrusion surrounding the center of the die pad 11 can be used as the wall portion 11a that also functions as a reflector. Further, the center of the die pad 11 can be made flush with the lower surface of the lead frame 10e except for the annular protrusion that also functions as a reflector, and a semiconductor device with high heat dissipation can be manufactured at low cost.
図６（ｄ）に示される半導体装置は、リードフレーム１０ｅを用いて成形される。ワイヤ４５が接続されるボンディング用パッド２１に加えて、ボンディング用パッド２１、２５を含み、陽極及び陰極である二種類のボンディング用パッドを含む。なお、ボンディング用パッド２１、２５は、樹脂３０を介してリードフレーム１０の上に積層配置されていてもよいし、樹脂３０の凹溝に埋め込まれていてもよい。 The semiconductor device shown in FIG. 6D is molded using a lead frame 10e. In addition to the bonding pads 21 to which the wires 45 are connected, bonding pads 21 and 25 are included, and two types of bonding pads that are an anode and a cathode are included. The bonding pads 21 and 25 may be laminated on the lead frame 10 with the resin 30 interposed therebetween, or may be embedded in a concave groove of the resin 30.
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。 The embodiment of the present invention has been specifically described above. However, the present invention is not limited to the matters described as the above-described embodiments, and can be appropriately changed without departing from the technical idea of the present invention.
例えば、上記各実施例において、第１のリードフレームと第２のリードフレームとの間には樹脂が設けられているが、樹脂以外の絶縁層を用いてもよい。また、各実施例の特徴点を組み合わせて用いることもできる。また、ダイパッド１１とボンディング用パッド２１の上面が異なる高さに形成される場合であっても、半導体チップのバンプの高さを異ならせることでフリップチップ実装することも可能である。 For example, in each of the above embodiments, resin is provided between the first lead frame and the second lead frame, but an insulating layer other than resin may be used. Also, the feature points of the respective embodiments can be used in combination. Further, even when the upper surfaces of the die pad 11 and the bonding pad 21 are formed at different heights, flip chip mounting is possible by making the bump heights of the semiconductor chip different.
１０ リードフレーム（第１のメタルフレーム）
１１ ダイパッド
１２ ツェナーダイオード用パッド
１３ 端子用パッド
１４ リード
１８ 抜き部
２０ リードフレーム（第２のメタルフレーム）
２１ ボンディング用パッド（電極パッド）
２３ 端子用パッド
２４ リード
２８ 抜き部
３０ 樹脂
４０ 半導体チップ
４５、４６ ワイヤ
５０ 透光性樹脂
10 Lead frame (first metal frame)
11 Die pad 12 Zener diode pad 13 Terminal pad 14 Lead 18 Extraction part 20 Lead frame (second metal frame)
21 Bonding pads (electrode pads)
23 Terminal pad 24 Lead 28 Extraction part 30 Resin 40 Semiconductor chip 45, 46 Wire 50 Translucent resin
Claims (13)
前記第１のメタルフレームの前記複数のダイパッドの上に実装された複数の半導体チップと、
前記複数のダイパッドを避けるように前記第１のメタルフレームに設けられた熱硬化性樹脂からなる絶縁層と、
前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備え、前記絶縁層を介して前記第１のメタルフレームの上に積層配置された第２のメタルフレームと、を有し、
前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、
前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着されていることを特徴とする半導体装置。 A first metal frame with a plurality of die pads;
A plurality of semiconductor chips mounted on the plurality of die pads of the first metal frame;
An insulating layer made of a thermosetting resin provided on the first metal frame so as to avoid the plurality of die pads;
Comprising a plurality of electrode pads corresponding to each of the plurality of die pads, have a, a second metal frame that is stacked on the first metal frame via the insulating layer,
The second metal frame is placed on the thermosetting resin in a semi-cured state of the thermosetting resin,
The semiconductor device, wherein the second metal frame is fixed to the thermosetting resin by thermocompression bonding to the thermosetting resin .
前記二つの種類の複数の電極パッドは、前記熱硬化性樹脂を介して前記第１のメタルフレームの上に積層配置され、
前記熱硬化性樹脂は、前記複数の半導体チップを囲う複数の凹部を構成していることを特徴とする請求項３に記載の半導体装置。 The plurality of electrode pads of the second metal frame includes two types of electrode pads that are an anode and a cathode,
The plurality of electrode pads of the two types are stacked on the first metal frame via the thermosetting resin,
The semiconductor device according to claim 3 , wherein the thermosetting resin constitutes a plurality of recesses surrounding the plurality of semiconductor chips.
前記第１のメタルフレームの前記複数のダイパッドの上に実装された複数の半導体チップと、
前記複数のダイパッドを避けるように前記第１のメタルフレームに設けられた絶縁層と、
前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備え、前記絶縁層を介して前記第１のメタルフレームの上に積層配置された第２のメタルフレームと、
前記半導体チップを封止する透光性樹脂と、を有し、
前記第２のメタルフレームは、前記透光性樹脂を供給する際に、該透光性樹脂の漏出を防止するためのリードを備えていることを特徴とする半導体装置。 A first metal frame with a plurality of die pads;
A plurality of semiconductor chips mounted on the plurality of die pads of the first metal frame;
An insulating layer provided on the first metal frame to avoid the plurality of die pads;
A plurality of electrode pads corresponding to each of the plurality of die pads, a second metal frame stacked on the first metal frame via the insulating layer;
A translucent resin for sealing the semiconductor chip,
The second metal frame, the light-transmitting resin at the time of supplying it semiconductors devices you said that a read for preventing leakage of the light transmitting resin.
前記複数のダイパッドを避けるように前記第１のメタルフレームに熱硬化性樹脂からなる絶縁層を設けるステップと、
前記第１のメタルフレームの前記複数のダイパッドの上に複数の半導体チップを実装するステップと、
前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備えた第２のメタルフレームを、前記絶縁層を介して前記第１のメタルフレームの上に積層配置するステップと、を有し、
前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、
前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着されることを特徴とする半導体装置の製造方法。 Forming a first metal frame with a plurality of die pads;
Providing an insulating layer made of a thermosetting resin on the first metal frame so as to avoid the plurality of die pads;
Mounting a plurality of semiconductor chips on the plurality of die pads of the first metal frame;
A second metal frame having a plurality of electrode pads corresponding to each of the plurality of die pads, have a, a step of laminating disposed on the first metal frame via the insulating layer,
The second metal frame is placed on the thermosetting resin in a semi-cured state of the thermosetting resin,
The method of manufacturing a semiconductor device, wherein the second metal frame is fixed to the thermosetting resin by thermocompression bonding to the thermosetting resin .
前記複数のダイパッドを避けるように前記第１のメタルフレームに設けられた熱硬化性樹脂からなる絶縁層と、
前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備え、前記絶縁層を介して前記第１のメタルフレームの上に積層配置された第２のメタルフレームと、を有し、
前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、
前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着され、
前記第１のメタルフレームの前記複数のダイパッドの上に、複数の半導体チップが実装可能に構成されている、ことを特徴とする半導体チップの実装用基板。 A first metal frame with a plurality of die pads;
An insulating layer made of a thermosetting resin provided on the first metal frame so as to avoid the plurality of die pads;
A plurality of electrode pads corresponding to each of the plurality of die pads, and a second metal frame stacked on the first metal frame via the insulating layer,
The second metal frame is placed on the thermosetting resin in a semi-cured state of the thermosetting resin,
The second metal frame is fixed to the thermosetting resin by thermocompression bonding to the thermosetting resin,
A semiconductor chip mounting substrate, wherein a plurality of semiconductor chips can be mounted on the plurality of die pads of the first metal frame.
前記複数のダイパッドを避けるように前記第１のメタルフレームに熱硬化性樹脂からなる絶縁層を設けるステップと、
前記複数のダイパッドのそれぞれと対応する複数の電極パッドを備えた第２のメタルフレームを、前記絶縁層を介して前記第１のメタルフレームの上に積層配置するステップと、を有し、
前記第２のメタルフレームは、前記熱硬化性樹脂が半硬化の状態で該熱硬化性樹脂の上に載置され、
前記第２のメタルフレームは、前記熱硬化性樹脂に対して加熱圧着を行うことにより、該熱硬化性樹脂に固着され、
前記第１のメタルフレームの前記複数のダイパッドの上に、複数の半導体チップが実装可能に構成されている、ことを特徴とする半導体チップの実装用基板の製造方法。 Forming a first metal frame with a plurality of die pads;
Providing an insulating layer made of a thermosetting resin on the first metal frame so as to avoid the plurality of die pads;
Laminating a second metal frame having a plurality of electrode pads corresponding to each of the plurality of die pads on the first metal frame via the insulating layer; and
The second metal frame is placed on the thermosetting resin in a semi-cured state of the thermosetting resin,
The second metal frame is fixed to the thermosetting resin by thermocompression bonding to the thermosetting resin,
A method of manufacturing a semiconductor chip mounting substrate, wherein a plurality of semiconductor chips can be mounted on the plurality of die pads of the first metal frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012245011A JP6055279B2 (en) | 2012-11-07 | 2012-11-07 | Semiconductor device, semiconductor chip mounting substrate, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012245011A JP6055279B2 (en) | 2012-11-07 | 2012-11-07 | Semiconductor device, semiconductor chip mounting substrate, and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014093498A JP2014093498A (en) | 2014-05-19 |
| JP6055279B2 true JP6055279B2 (en) | 2016-12-27 |
Family
ID=50937353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012245011A Expired - Fee Related JP6055279B2 (en) | 2012-11-07 | 2012-11-07 | Semiconductor device, semiconductor chip mounting substrate, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6055279B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016080521A1 (en) * | 2014-11-20 | 2016-05-26 | 日本精工株式会社 | Heat dissipation substrate for mounting electric component |
| JP6577373B2 (en) * | 2016-01-18 | 2019-09-18 | 新光電気工業株式会社 | Lead frame, manufacturing method thereof, and semiconductor device |
| TW201901894A (en) * | 2017-05-18 | 2019-01-01 | 復盛精密工業股份有限公司 | Method for manufacturing lead frame with line and structure thereof |
| CN109273416A (en) * | 2018-10-30 | 2019-01-25 | 上海索晔国际贸易有限公司 | A kind of multistage photoelectric device bracket |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049694A (en) * | 2004-08-06 | 2006-02-16 | Freescale Semiconductor Inc | Dual gauge lead frame |
| EP1794808B1 (en) * | 2004-09-10 | 2017-08-09 | Seoul Semiconductor Co., Ltd. | Light emitting diode package having multiple molding resins |
| JP2010118577A (en) * | 2008-11-14 | 2010-05-27 | Sumitomo Electric Ind Ltd | Resin encapsulated semiconductor device and method of manufacturing the same |
-
2012
- 2012-11-07 JP JP2012245011A patent/JP6055279B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014093498A (en) | 2014-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5154155B2 (en) | Lead frame based package for solid state light emitting devices and method of forming a lead frame based package for solid state light emitting devices | |
| JP5038623B2 (en) | Optical semiconductor device and manufacturing method thereof | |
| US9537065B2 (en) | Light-emitting device with reflective resin | |
| TWI528508B (en) | Method for manufacturing ceramic package structure of high power light emitting diode | |
| TWI245437B (en) | Package structure of a surface mount device light emitting diode | |
| US20080203417A1 (en) | Surface mounting type light emitting diode and method for manufacturing the same | |
| JP2003168829A (en) | Light emitting device | |
| JP2010539676A (en) | Semiconductor light emitting device package and method | |
| KR20050092300A (en) | High power led package | |
| JP2011176017A (en) | Light emitting device and method for manufacturing the same | |
| WO2010050067A1 (en) | Substrate for light emitting element package, and light emitting element package | |
| TW200400654A (en) | Surface-mountable miniature-luminescence-and/or photo-diode and its production method | |
| JP2000058924A (en) | Surface mounting-type light emitting diode and its manufacture | |
| CN108155168B (en) | Electronic device | |
| KR20120062302A (en) | Light emitting device package and method of manufacturing the same | |
| JP6055279B2 (en) | Semiconductor device, semiconductor chip mounting substrate, and manufacturing method thereof | |
| KR20140073241A (en) | Semiconductor package and fabricating method thereof | |
| WO2011083703A1 (en) | Led module device and method for manufacturing same | |
| JP5180694B2 (en) | LED chip mounting substrate manufacturing method, LED chip mounting substrate mold, LED chip mounting substrate, and LED | |
| KR20080079745A (en) | Led package base having double heat sink structure of lead-flame and heat sink plate and method of fabricating thereof | |
| JP6303457B2 (en) | Light emitting device and manufacturing method thereof | |
| JP2007335734A (en) | Semiconductor device | |
| EP2469617A2 (en) | Scalable heat dissipating microelectronic integration platform (SHDMIP) for lighting solutions and method of manufacturing thereof | |
| JP2013254810A (en) | Metal substrate with feedthrough terminal and surface-mounted device using the same | |
| TW201403888A (en) | Method for manufacturing light-emitting diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6055279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |