Nothing Special   »   [go: up one dir, main page]

JP6049571B2 - Method for manufacturing composite substrate having nitride semiconductor thin film - Google Patents

Method for manufacturing composite substrate having nitride semiconductor thin film Download PDF

Info

Publication number
JP6049571B2
JP6049571B2 JP2013176784A JP2013176784A JP6049571B2 JP 6049571 B2 JP6049571 B2 JP 6049571B2 JP 2013176784 A JP2013176784 A JP 2013176784A JP 2013176784 A JP2013176784 A JP 2013176784A JP 6049571 B2 JP6049571 B2 JP 6049571B2
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
bonding
gan
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013176784A
Other languages
Japanese (ja)
Other versions
JP2015046486A (en
Inventor
小西 繁
繁 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2013176784A priority Critical patent/JP6049571B2/en
Publication of JP2015046486A publication Critical patent/JP2015046486A/en
Application granted granted Critical
Publication of JP6049571B2 publication Critical patent/JP6049571B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、支持基板上に半導体層を備えた複合基板において、金属汚染が無く、且つ半導体層の欠陥の少ない複合基板の製造方法に関する。   The present invention relates to a method of manufacturing a composite substrate having a semiconductor layer on a support substrate, free from metal contamination and having few defects in the semiconductor layer.

窒化物単結晶半導体、特にGaNはバンドギャップが広いことから、青色LEDへの適用、ハイパワーデバイスへの応用が検討されている。GaN薄膜は、通常GaNとの格子定数差の小さいサファイア基板上にGaNをエピタキシャル成長させることで製造しているが、格子定数のミスマッチにより欠陥が発生する。このような欠陥を生じさせないことを目的として、近年、単結晶GaN自立基板の開発がなされてきている。GaN自立基板上にGaNを成長させることは、格子定数差が無いため欠陥の低減が期待できる。   Nitride single crystal semiconductors, especially GaN, have a wide band gap, so application to blue LEDs and high power devices are being studied. A GaN thin film is usually manufactured by epitaxially growing GaN on a sapphire substrate having a small difference in lattice constant from GaN. However, defects occur due to a mismatch in lattice constant. In recent years, a single crystal GaN free-standing substrate has been developed for the purpose of preventing such defects. Growing GaN on a GaN free-standing substrate can be expected to reduce defects because there is no difference in lattice constant.

しかしながら、単結晶GaN自立基板は現状コストが高いという問題がある。コストを下げる方策として、例えばSOIやSOSなどにおいて用いられる手法、例えば、単結晶Siに水素などの軽元素イオンをイオン注入した後にSiやサファイアなどの支持基板と貼り合わせてSi薄膜を転写するといった、スマートカット法等をGaN自立基板に適用することが考えられる。この方法を適用することにより、GaN薄膜転写後のGaN自立基板を再度GaN薄膜の転写に再利用することができ、コストを下げることが可能である。   However, the single crystal GaN free-standing substrate has a problem that the current cost is high. As a measure for reducing the cost, for example, a technique used in SOI, SOS, etc., for example, a light element ion such as hydrogen is ion-implanted into single crystal Si and then bonded to a support substrate such as Si or sapphire to transfer the Si thin film. It is conceivable to apply a smart cut method or the like to a GaN free-standing substrate. By applying this method, the GaN free-standing substrate after the GaN thin film transfer can be reused for the transfer of the GaN thin film, and the cost can be reduced.

そうした例は、例えば特許文献1において、イオン注入したGaN基板をSi基板と貼り合わせ、800℃以上の熱処理を行うことでSi基板上にGaN薄膜を転写させる記載がなされている。また、非特許文献1、2においては、イオン注入したGaN基板とサファイア基板との貼り合わせの試みが述べられている。   For example, Patent Document 1 describes that an ion-implanted GaN substrate is bonded to a Si substrate, and heat treatment at 800 ° C. or higher is performed to transfer the GaN thin film onto the Si substrate. Non-Patent Documents 1 and 2 describe attempts to bond an ion-implanted GaN substrate and a sapphire substrate.

特開2006−210660号公報JP 2006-210660 A O.Moutanabbir et al. , ECS Transactions 16(8), 251-262(2008)O. Moutanabbir et al., ECS Transactions 16 (8), 251-262 (2008) O.Moutanabbir and U.Gosele , Journal of Electronic Materials 39(5), 482-488(2010)O. Moutanabbir and U. Gosele, Journal of Electronic Materials 39 (5), 482-488 (2010)

しかしながら、特許文献1においては、熱処理を行うとイオン注入した領域での分離が成されず、GaN基板がSi基板から剥がれるという問題が頻発した。また、非特許文献1及び2においても特許文献1と同様に、熱処理時に基板が剥がれるという問題があった。すなわち、GaN基板にイオン注入を行うことでGaN基板の反りが大きくなり、支持基板との貼り合わせがうまく成されず、貼り合わせ後の熱処理によって剥がれが生じてしまうことが述べられている。
上記の対策として、GaN基板の両面からイオン注入をすることによりGaN基板の反りを改善することが検討されているが、この方法ではサファイア基板全面への薄膜転写は成されず、最大でも直径数mmサイズの転写しか成されていない。また、両面にイオン注入を行うと反りは改善されるが、イオン注入の回数が2倍になるためコストがかかる。基板が剥がれる他の要因として基板の表面粗さについても考えられるが、GaN基板表面にSiO層を設けた場合、その表面粗さは0.2nm程度と十分貼り合わせが可能なレベルである。そのため、剥がれが生じる原因は反りが大きく、接合後の熱処理によって剥がれが生じるものと推測する。このように、表面粗さ若しくは反りの改善のみでは、支持基板全面へのGaN薄膜の転写を達成することが困難であった。
以上のことから、イオン注入を用いたGaN基板の薄膜転写は、基板面全体における転写が困難であるという問題があった。
However, in Patent Document 1, when heat treatment is performed, separation in the ion-implanted region is not performed, and a problem that the GaN substrate peels off from the Si substrate frequently occurs. Further, in Non-Patent Documents 1 and 2, similarly to Patent Document 1, there is a problem that the substrate is peeled off during the heat treatment. That is, it is stated that ion implantation into a GaN substrate causes warpage of the GaN substrate to be large, and bonding with the support substrate is not performed well, and peeling occurs due to heat treatment after bonding.
As a countermeasure above, it has been studied to improve the warpage of the GaN substrate by ion implantation from both sides of the GaN substrate, but this method does not transfer the thin film to the entire surface of the sapphire substrate, and the number of diameters is at most. Only mm size transfer has been made. In addition, if ion implantation is performed on both surfaces, the warpage is improved, but the number of ion implantations is doubled, which increases costs. Although the surface roughness of the substrate may be considered as another factor that causes the substrate to peel off, when the SiO 2 layer is provided on the surface of the GaN substrate, the surface roughness is about 0.2 nm, which is a level that can be sufficiently bonded. For this reason, the cause of peeling is large warpage, and it is assumed that peeling occurs due to heat treatment after joining. Thus, it has been difficult to achieve transfer of the GaN thin film to the entire surface of the support substrate only by improving the surface roughness or warpage.
From the above, thin film transfer of a GaN substrate using ion implantation has a problem that transfer over the entire substrate surface is difficult.

本発明者らが検討したところ、GaN基板の片面にのみイオン注入した反りのある状態であっても、GaN薄膜を支持基板面全体に転写することが可能であることを見出した。すなわち、貼り合わせ前に表面活性化処理を施し一定荷重のもとで貼り合わせを行うことにより接合強度を高め、貼り合わせ後にGaN基板をイオン注入層に沿って剥離して転写する際に貼り合わせの接合界面での剥離が生じる事無く、支持基板面全体にわたってGaN薄膜を転写することが可能となることを見出した。
本発明の一つの態様では、表面からイオンを注入して内部にイオン注入層を有する窒化物半導体基板を得る工程であって、前記窒化物半導体基板が前記イオン注入した表面を上側としたときに凸状に反った10μm以上で300μm以下のWarpを有する形状である工程と、前記窒化物半導体基板の前記イオン注入した表面と前記窒化物半導体基板と貼り合わせる支持基板の表面との少なくとも一方に表面活性化処理を施す工程と、前記窒化物半導体基板の前記イオン注入した表面と前記支持基板の前記表面とを対向して重ね合わせ、1.0MPa以上で4.0MPa以下の圧力下で貼り合わせる工程と、前記窒化物半導体基板を前記イオン注入層に沿って剥離し、前記支持基板上に窒化物半導体薄膜を転写する工程とを少なくとも含む、窒化物半導体薄膜を支持基板に備えた複合基板の製造方法が提供できる。
As a result of studies by the present inventors, it has been found that a GaN thin film can be transferred to the entire support substrate surface even in a state where there is a warp in which ions are implanted only on one surface of the GaN substrate. In other words, surface activation treatment is performed before bonding and bonding is performed under a constant load to increase the bonding strength. After bonding, bonding is performed when the GaN substrate is peeled off along the ion implantation layer and transferred. It has been found that the GaN thin film can be transferred over the entire support substrate surface without causing separation at the bonding interface.
In one aspect of the present invention, a step of obtaining a nitride semiconductor substrate having an ion implantation layer therein by implanting ions from the surface, wherein the nitride semiconductor substrate has the ion implanted surface as an upper side. At least one of a step having a warp of 10 μm or more and 300 μm or less warped in a convex shape, and the surface of the nitride semiconductor substrate to which the ion implantation is performed and the surface of the support substrate to be bonded to the nitride semiconductor substrate A step of performing a surface activation treatment and the ion-implanted surface of the nitride semiconductor substrate and the surface of the support substrate are overlapped and bonded under a pressure of 1.0 MPa or more and 4.0 MPa or less. And at least a step of peeling the nitride semiconductor substrate along the ion implantation layer and transferring a nitride semiconductor thin film onto the support substrate. A method for manufacturing a composite substrate including a nitride semiconductor thin film on a support substrate can be provided.

本発明により、窒化物半導体基板の表面にイオン注入することにより生じる反りのある状態の窒化物半導体基板を用いても、支持基板面全体に窒化物半導体薄膜を転写することが可能となる。   According to the present invention, a nitride semiconductor thin film can be transferred to the entire support substrate surface even when a nitride semiconductor substrate having a warp caused by ion implantation on the surface of the nitride semiconductor substrate is used.

本発明にかかる複合基板の製造工程の一態様を示す模式図である。It is a schematic diagram which shows the one aspect | mode of the manufacturing process of the composite substrate concerning this invention.

転写する窒化物半導体基板としては、GaN基板やAlN基板を挙げることができるが、単結晶基板としてサイズの大きい点においてGaN基板が好ましい。以下はGaNウェハについて記載する。
GaN単結晶ウェハにおいて、貼り合わせる面はGa面、N面のいずれの面も用いることができる。しかし、通常デバイスにはGa面が用いられるため、貼り合わせ面にはN面を用い、転写後に露出する面をGa面とすることが好ましい。
Examples of the nitride semiconductor substrate to be transferred include a GaN substrate and an AlN substrate, but a GaN substrate is preferable because of its large size as a single crystal substrate. The following describes a GaN wafer.
In the GaN single crystal wafer, either the Ga surface or the N surface can be used as the bonding surface. However, since a Ga surface is usually used for a device, it is preferable to use an N surface as a bonding surface and to use a Ga surface as a surface exposed after transfer.

GaNウェハの表面は、その表面粗さRMS(二乗平均平方根、JIS B 0601)が好ましくは1nm以下、より好ましくは0.5nm以下、さらに好ましくは0.3nm以下とすることが、もう一方の基板である支持基板との貼り合わせを実現する上で好ましい。さらに、貼り合わせ面にピット等の欠陥があると薄膜転写後にその部分がボイドとなるため、欠陥の無いことが好ましい。   The surface of the GaN wafer has a surface roughness RMS (root mean square, JIS B 0601) of preferably 1 nm or less, more preferably 0.5 nm or less, and even more preferably 0.3 nm or less. It is preferable for realizing the bonding with the support substrate. Further, if there is a defect such as a pit on the bonding surface, the portion becomes a void after thin film transfer, and therefore it is preferable that there is no defect.

半導体基板の表面を平滑にする手法として、一般的に、CMP(化学機械研磨)処理が用いられるが、GaNウェハの表面に直にこの手法を用いて所望の表面粗さRMSや無欠陥を達成することは、現状において容易でなく、歩留まり等が悪くなり、また、コストもかかる。そのため、歩留まり良くGaNウェハ表面を所望の表面粗さRMSとし、転写後のボイド発生を抑えるために、GaNウェハの貼り合わせ面となるイオン注入する表面には、SiO、Si、及びSiO(0<x<2、0<y<1.3)から選ばれる膜を設けることが好ましい。この膜の厚さは、好ましくは10nm〜10μm、より好ましくは20nm〜5μm、さらに好ましくは50nm〜3μmである。10nm未満だと表面粗さRMSを改善する効果が不十分である場合があり、10μmを超えると成膜時に剥がれが生じる場合がある。成膜する手段としては、AP−CVD、LP−CVD、PE−CVDなどの化学的気相成長法や、電子ビーム蒸着、スパッタリング、または、膜の前駆体を含む溶液をスピンコート、ディップコート、スリットコート等から選ばれる手段で成膜した後に熱処理によって所望の膜に転化する方法などを用いることができる。 A CMP (chemical mechanical polishing) process is generally used as a method for smoothing the surface of a semiconductor substrate, but this method is used directly on the surface of a GaN wafer to achieve a desired surface roughness RMS and defect-free. This is not easy in the present situation, the yield and the like deteriorate, and the cost is high. Therefore, in order to set the GaN wafer surface to a desired surface roughness RMS with high yield, and to suppress the generation of voids after transfer, the surface to be ion-implanted as the bonding surface of the GaN wafer has SiO 2 , Si 3 N 4 , and It is preferable to provide a film selected from SiO x N y (0 <x <2, 0 <y <1.3). The thickness of this film is preferably 10 nm to 10 μm, more preferably 20 nm to 5 μm, and still more preferably 50 nm to 3 μm. If it is less than 10 nm, the effect of improving the surface roughness RMS may be insufficient, and if it exceeds 10 μm, peeling may occur during film formation. As a means for forming a film, chemical vapor deposition methods such as AP-CVD, LP-CVD, PE-CVD, electron beam evaporation, sputtering, or a solution containing a film precursor is spin-coated, dip-coated, A method of forming a film by means selected from slit coating and the like and then converting to a desired film by heat treatment can be used.

上記の成膜後に、膜の緻密化や脱ガス処理のため、好ましくは800〜1200℃でアニール処理を行ってもよい。また、成膜後に、その表面粗さRMSを上述した所望の表面粗さRMSとするため、CMPを行うことが好ましい。GaNウェハ上に形成された膜の表面にCMPを行うことで、歩留まり良く所望の表面粗さRMSを達成することが可能となる。但し、成膜後、またはアニール処理後の表面粗さRMSが好ましくは1nm以下、より好ましくは0.5nm以下、さらに好ましくは0.3nm以下の場合には、特にCMPを行わなくてもよい。また、アニール処理が表面粗さRMSに影響を与えない場合であれば、CMPの後に上述したアニール処理を行ってもよい。   After the above film formation, an annealing treatment may be preferably performed at 800 to 1200 ° C. for film densification and degassing treatment. Further, after the film formation, it is preferable to perform CMP in order to set the surface roughness RMS to the above-described desired surface roughness RMS. By performing CMP on the surface of the film formed on the GaN wafer, it is possible to achieve a desired surface roughness RMS with a high yield. However, when the surface roughness RMS after film formation or after annealing is preferably 1 nm or less, more preferably 0.5 nm or less, and still more preferably 0.3 nm or less, CMP is not particularly required. If the annealing treatment does not affect the surface roughness RMS, the above-described annealing treatment may be performed after CMP.

GaNウェハ表面に成膜し所望の表面粗さRMSとした後、その表面からイオンを注入し、GaNウェハの内部にイオン注入層を形成する。この際、その表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオン(H)または水素分子イオン(H )を注入する。このときの条件として、例えば注入エネルギーは50〜100keVとすることができる。HeイオンやBイオン等、同じ効果が得られればどのようなイオンでもかまわず、適宜注入エネルギーを選択してよい。イオン注入深さは、所望のドナー薄膜の厚さによるが、通常、50nm〜2000nmとすることができる。
注入イオンとして水素イオン(H)を用いる場合、そのドーズ量は、例えば1.0×1016atom/cm〜3.0×1017atom/cmであることが好ましい。また、注入イオンとして水素分子イオン(H )を用いる場合、そのドーズ量は、例えば5.0×1015atoms/cm〜1.5×1017atoms/cmであることが好ましい。
After forming a film on the surface of the GaN wafer to obtain a desired surface roughness RMS, ions are implanted from the surface to form an ion implantation layer inside the GaN wafer. At this time, a predetermined dose of hydrogen ions (H + ) or hydrogen molecular ions (H 2 + ) is implanted with an implantation energy that can form an ion implantation layer at a desired depth from the surface. As a condition at this time, for example, the implantation energy can be set to 50 to 100 keV. Any ion such as He ion or B ion can be used as long as the same effect can be obtained, and the implantation energy may be appropriately selected. The ion implantation depth depends on the desired thickness of the donor thin film, but can usually be 50 nm to 2000 nm.
When hydrogen ions (H + ) are used as implanted ions, the dose is preferably, for example, 1.0 × 10 16 atoms / cm 2 to 3.0 × 10 17 atoms / cm 2 . In addition, when hydrogen molecular ions (H 2 + ) are used as the implanted ions, the dose is preferably, for example, 5.0 × 10 15 atoms / cm 2 to 1.5 × 10 17 atoms / cm 2 .

イオン注入後のGaNウェハは、イオン注入した表面を上側としたときに凸状の反りが発生する。反りの指標としてはWarpを用いることができる。Warpは、SEMI規格のMF1390によって評価されるアンクランプ状態でのウェハの変形(反り)を表すものであり、具体的には、アンクランプ状態における3点基準面とウェハ表面との最大距離及び最小距離の和で表され、例えば、FlatMaster200XRA−Wafer(Corning Tropel製)で測定することができる。Warpを用いた場合にウェハの反りは、Warpが300μm以下である事が好ましい。より好ましくは100μm以下、さらに好ましくは50μm以下である。Warpが300μmより大きくなると、その後の貼り合わせが困難となる。下限については、元の基板のWarp、サイズ、及び水素イオンのドーズ量に依存するが、10μmである。反りの大きさの制御は、たとえば注入する水素イオンのドーズ量、基板のサイズ、及び基板の厚さなどにより制御することが可能である。   A convex warpage occurs in the GaN wafer after ion implantation when the ion-implanted surface is on the upper side. Warp can be used as an index of warpage. Warp represents the deformation (warpage) of the wafer in the unclamped state evaluated by MF1390 of the SEMI standard. Specifically, the maximum distance and the minimum distance between the three-point reference plane and the wafer surface in the unclamped state For example, it can be measured by FlatMaster200XRA-Wafer (manufactured by Corning Tropel). When using Warp, the warp of the wafer is preferably 300 μm or less. More preferably, it is 100 micrometers or less, More preferably, it is 50 micrometers or less. When Warp is larger than 300 μm, subsequent bonding becomes difficult. The lower limit is 10 μm although it depends on the original substrate Warp, size, and dose of hydrogen ions. The magnitude of the warp can be controlled by, for example, the dose of implanted hydrogen ions, the size of the substrate, the thickness of the substrate, and the like.

支持基板は目的及び用途により選択されるが、好ましくは窒化物半導体基板と異なる基板であり、代表的な基板の例としては、シリコン、サファイア、アルミナ、SiC、AlN、SiN、及びダイヤモンドなどの単結晶あるいは多結晶基板を挙げることができる。多結晶基板については、シリコンなどの基板上に設けた薄膜として用いてもよい。また、これらの支持基板の表面粗さRMSも、上記で説明したGaNウェハと同様の貼り合わせが可能なレベルの粗さRMSとすることが好ましい。多結晶基板または多結晶薄膜を用いる場合には、その表面にSiO2などの膜を上記の方法で成膜し、CMPを行って表面粗さRMSを小さくすることができる。 The support substrate is selected depending on the purpose and application, but is preferably a substrate different from the nitride semiconductor substrate. Examples of typical substrates include single substrates such as silicon, sapphire, alumina, SiC, AlN, SiN, and diamond. A crystalline or polycrystalline substrate can be mentioned. The polycrystalline substrate may be used as a thin film provided on a substrate such as silicon. Further, the surface roughness RMS of these supporting substrates is also preferably set to a level of roughness RMS that can be bonded in the same manner as the GaN wafer described above. When a polycrystalline substrate or a polycrystalline thin film is used, a film such as SiO 2 can be formed on the surface by the above method, and CMP can be performed to reduce the surface roughness RMS.

GaNウェハと支持基板との貼り合わせにおいては、貼り合わせる前にGaNウェハと支持基板との少なくともいずれか一方の貼り合わせ面について表面活性化処理を施し、その後、加圧することによって貼り合わせして接合が成されることが重要である。   In the bonding of the GaN wafer and the support substrate, surface activation treatment is performed on at least one of the bonding surfaces of the GaN wafer and the support substrate before bonding, and then bonding is performed by applying pressure to the bonded surface. It is important that

表面活性化処理の方法としては、プラズマ処理、オゾン水処理、UVオゾン処理、イオンビーム処理等が挙げられる。例えば、プラズマで処理をする場合、真空チャンバ中に洗浄した基板を載置し、プラズマ用ガスを減圧下で導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、表面を酸化する場合には酸素ガス、酸化しない場合には水素ガス、窒素ガス、アルゴンガス、又は、これらの混合ガスを用いることができる。プラズマで処理することにより、基板表面の有機物が酸化して除去され、さらに表面のOH基が増加し活性化する。オゾンで処理をする場合は、純水中にオゾンガスを導入し、活性なオゾンで表面を活性化することができ、UVオゾン処理をする場合は、大気もしくは酸素ガスに短波長のUV光(波長195 nm程度)を照射し、活性なオゾンを発生させることで表面を活性化することができる。イオンビーム処理をする場合は、高真空中(<1×10−6Torr)でAr等のイオンビームを表面に当て、活性度が高いダングリングボンドを露出させることで行うことができる。
この処理は、GaNウェハのイオン注入した表面、及び、GaNウェハと貼り合わせる支持基板の表面の両方について行うのがより好ましいが、いずれか一方だけ行ってもよい。表面活性化処理をしないと、貼り合わせ面での接合力が弱く、熱処理時に基板間の剥がれが生じGaN薄膜の転写はほとんど生じない。
Examples of the surface activation treatment include plasma treatment, ozone water treatment, UV ozone treatment, and ion beam treatment. For example, when processing with plasma, a cleaned substrate is placed in a vacuum chamber, a plasma gas is introduced under reduced pressure, and then exposed to a high-frequency plasma of about 100 W for about 5 to 10 seconds to plasma-treat the surface. . As the plasma gas, oxygen gas can be used when the surface is oxidized, and hydrogen gas, nitrogen gas, argon gas, or a mixed gas thereof can be used when the surface is not oxidized. By treating with plasma, organic substances on the surface of the substrate are oxidized and removed, and OH groups on the surface are increased and activated. When processing with ozone, ozone gas can be introduced into pure water and the surface can be activated with active ozone. When UV ozone processing is performed, short wavelength UV light (wavelength in the atmosphere or oxygen gas) The surface can be activated by irradiating (approx. 195 nm) and generating active ozone. The ion beam treatment can be performed by exposing an ion beam such as Ar to the surface in a high vacuum (<1 × 10 −6 Torr) to expose a dangling bond having high activity.
This treatment is more preferably performed on both the ion-implanted surface of the GaN wafer and the surface of the support substrate to be bonded to the GaN wafer, but only one of them may be performed. If the surface activation treatment is not performed, the bonding force at the bonding surface is weak, peeling between the substrates occurs during the heat treatment, and the transfer of the GaN thin film hardly occurs.

表面活性化処理後、GaNウェハのイオン注入した表面とGaNウェハと貼り合わせる支持基板の表面とを対向して重ね合わせ、加圧下で貼り合わせ接合させる。接合時に加圧が無いと、支持基板面の一部にしかGaN薄膜の転写は生じない。それゆえ、支持基板面全体にわたってGaN薄膜の転写を行うには、表面活性化処理だけでなく加圧も必要となる。
加圧方法としては、静水圧プレス、一軸加圧プレス、加圧ロール、平板プレス、熱プレス等が挙げられる。加圧の圧力は、0.5〜5.0MPaが好ましい。より好ましくは0.7〜4.5MPa、さらに好ましくは1.0〜4.0MPaである。圧力が0.5MPaより低いと支持基板の一部にしか転写せず加圧する効果が小さく、5.0MPaを超えると基板が破損する恐れがある。また、加圧の保持時間は圧力によって異なるが、好ましくは1〜600秒、より好ましくは10〜500秒、さらに好ましくは30〜400秒である。加圧時間が1秒より短いと支持基板の一部にしか転写せず加圧する効果が不十分な場合があり、600秒を超えると支持基板全面に転写はするが、効果は変わらずプロセス時間が長くなる。
After the surface activation treatment, the ion-implanted surface of the GaN wafer and the surface of the supporting substrate to be bonded to the GaN wafer are overlapped and bonded together under pressure. If no pressure is applied during bonding, the transfer of the GaN thin film occurs only on a part of the support substrate surface. Therefore, in order to transfer the GaN thin film over the entire support substrate surface, not only the surface activation process but also the pressurization is required.
Examples of the pressing method include an isostatic press, a uniaxial press, a press roll, a flat plate press, and a hot press. The pressure for pressurization is preferably 0.5 to 5.0 MPa. More preferably, it is 0.7-4.5 MPa, More preferably, it is 1.0-4.0 MPa. If the pressure is lower than 0.5 MPa, the effect of applying pressure only to a part of the supporting substrate is small, and if it exceeds 5.0 MPa, the substrate may be damaged. The holding time for pressurization varies depending on the pressure, but is preferably 1 to 600 seconds, more preferably 10 to 500 seconds, and further preferably 30 to 400 seconds. If the pressurization time is shorter than 1 second, it may transfer to only a part of the support substrate and the effect of pressurization may be insufficient. Becomes longer.

貼り合わせた基板は、接合強度の増大のために必要に応じて熱処理を施してもよい。場合によって、貼り合わせる工程において熱プレス機等を用いて圧力下で貼り合わせながら熱処理を施してもよいし、貼り合わせる工程の後であって支持基板上にGaN薄膜を転写する工程前に、貼り合わせた基板に熱処理を施す工程を含んでもよい。
熱処理温度は、好ましくは100〜300℃である。熱処理時間は、熱処理温度と材料に応じて決められ、好ましくは10分〜24時間の範囲で選択される。熱処理温度が高すぎたり、熱処理時間が長すぎたりすると、ひび割れ、剥離等が発生する恐れがある。場合によって、熱処理は、好ましくはアルゴン、窒素、ヘリウム、またはこれらの混合ガスの存在下で行われることができる。
The bonded substrates may be heat treated as necessary to increase the bonding strength. Depending on the case, heat treatment may be performed while bonding under pressure using a hot press machine or the like in the bonding step, or after the bonding step and before the step of transferring the GaN thin film onto the support substrate. A step of performing heat treatment on the combined substrates may be included.
The heat treatment temperature is preferably 100 to 300 ° C. The heat treatment time is determined according to the heat treatment temperature and the material, and is preferably selected in the range of 10 minutes to 24 hours. If the heat treatment temperature is too high or the heat treatment time is too long, there is a risk of cracking, peeling, or the like. Optionally, the heat treatment can be performed preferably in the presence of argon, nitrogen, helium, or a mixed gas thereof.

貼り合わせ工程の後、GaNウェハをイオン注入層に沿って剥離することにより、支持基板上にGaN薄膜の転写を達成することができる。剥離を行う方法として、可視光照射や熱を加えることによる剥離、または機械的衝撃を与えて剥離することが挙げられる。上記の剥離を行う方法は単独で用いてもよいし、複数組み合わせて用いてもよい。
可視光照射による剥離の場合、GaNウェハの内部に形成されたイオン注入界面近傍がアモルファス化していることによって、可視光の吸収を受けやすく、エネルギーを選択的に受容しやすいという機構によってイオン注入層を脆化させ剥離することが可能である。また、この剥離方法は、機械的剥離よりも簡易であるため好ましい。可視光の光源は、Rapid Thermal Annealer(RTA)、グリーンレーザー光、又はフラッシュランプ光であることが好ましい。
また、イオン注入層に衝撃を与えて機械的剥離を行う場合、加熱に伴う熱歪、ひび割れ、貼り合わせた面の剥離等が発生するおそれがない。機械的剥離は、一端部から他端部に向かうへき開によるものが好ましい。へき開用部材として、好ましくは楔状の部材、例えば楔(くさび)をイオン注入層(注入界面)に挿入し、楔による変形でへき開を進行させて剥離する方法であってもよい。この方法の使用に際しては、楔が接触する部分での傷やパーティクルの発生や、楔を打ち込むことにより生じるウェハの過大な変形による基板割れの発生を回避するように留意する。イオン注入層に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを貼り合わせたウェハの側面から連続的又は断続的に吹き付ければよいが、衝撃による機械的剥離が生じる方法であれば特に限定はされない。
このようにして、GaNウェハの表面にイオン注入することにより生じるウェハに反りのある状態でもGaN薄膜を支持基板面全体に転写することが可能となる。
After the bonding step, the GaN thin film can be transferred onto the support substrate by peeling the GaN wafer along the ion implantation layer. As a method of performing peeling, peeling by applying visible light irradiation or heat, or peeling by applying a mechanical impact may be mentioned. The method of performing said peeling may be used independently and may be used in combination.
In the case of peeling by visible light irradiation, the ion-implanted layer has a mechanism in which the vicinity of the ion-implanted interface formed inside the GaN wafer is amorphized, so that it easily absorbs visible light and easily accepts energy. Can be embrittled and peeled off. Moreover, this peeling method is preferable because it is simpler than mechanical peeling. The visible light source is preferably a Rapid Thermal Annealer (RTA), a green laser light, or a flash lamp light.
In addition, when mechanical peeling is performed by applying an impact to the ion-implanted layer, there is no possibility that thermal strain, cracking, peeling of the bonded surfaces, and the like accompanying heating occur. The mechanical peeling is preferably by cleavage from one end to the other end. As the cleavage member, a wedge-shaped member, for example, a wedge (wedge) is preferably inserted into the ion implantation layer (implantation interface), and the cleavage is progressed by the deformation by the wedge, and the separation may be performed. When using this method, care should be taken to avoid generation of scratches and particles at the contact portion of the wedge, and substrate cracking due to excessive deformation of the wafer caused by driving the wedge. In order to give an impact to the ion-implanted layer, for example, a jet of a fluid such as a gas or a liquid may be sprayed continuously or intermittently from the side surface of the bonded wafer. If there is no particular limitation.
In this way, the GaN thin film can be transferred to the entire surface of the support substrate even when the wafer is warped by ion implantation into the surface of the GaN wafer.

本発明にかかる複合基板の製造工程は、特に限定されるものではないが、その一態様を図1に示す。これによれば、GaNウェハ1の表面にSiO膜2を形成し、その表面からイオン3を注入してイオン注入層4を形成する(a)。さらに、イオン注入した表面2aと支持基板であるサファイア基板5の貼り合わせ面5aにイオンビーム6の照射による表面活性化処理を施し(b及びc)、これらの面を対向して重ね合わせ、例えば、250℃下で圧力7を印加したまま保持して貼り合わせる(d)。その後、貼り合わせた基板8のイオン注入層4に楔状の治具を挿入し、イオン注入層4に沿ってGaNウェハ1bを剥離することにより、サファイア基板5上にGaN薄膜1aが転写した複合基板9を得ることができる(e)。 Although the manufacturing process of the composite substrate concerning this invention is not specifically limited, The one aspect | mode is shown in FIG. According to this, the SiO 2 film 2 is formed on the surface of the GaN wafer 1, and ions 3 are implanted from the surface to form the ion implantation layer 4 (a). Further, surface activation treatment is performed on the bonding surface 5a of the ion-implanted surface 2a and the sapphire substrate 5 as a support substrate by irradiation with an ion beam 6 (b and c), and these surfaces are opposed to each other, for example, And hold and apply pressure 7 at 250 ° C. (d). Thereafter, a wedge-shaped jig is inserted into the ion implantation layer 4 of the bonded substrate 8, and the GaN wafer 1 b is peeled along the ion implantation layer 4, whereby the GaN thin film 1 a is transferred onto the sapphire substrate 5. 9 can be obtained (e).

<実施例1>
窒化物半導体基板として、外径2インチ、厚さ350μmの単結晶GaNウェハを用い、そのN面側にプラズマCVD法を用いてSiOを300nm堆積し成膜した。GaNウェハのSiO膜面側からHイオンを2.0×1017atoms/cmで注入した。イオン注入後のGaNウェハはイオン注入面を上側としたときに凸形状であり、Warpは40μmであった。なお、WarpはFlatMaster200XRA−Wafer装置(Corning Tropel社製)を用いてアンクランプの状態で測定した。続いて、GaNウェハ上のSiO膜の表面にCMPを行い、表面粗さRMS(JIS B 0601)が0.2nmとなるように調整し、貼り合わせが可能なレベルの粗さRMSとした。
支持基板として上記GaNウェハと同サイズのサファイアウェハを用いた。サファイアウェハ及びGaNウェハのSiO膜面にイオンビーム照射で表面活性化処理を実施した。その後、表面活性化処理した各面を対向させて重ね合わせ、一軸加圧プレスを用いて4.0MPaの圧力で60秒保持し、GaNウェハとサファイアウェハとを貼り合わせて接合体を得た。これを250℃で熱処理を行った後、楔状の部材を用いて機械的衝撃を加えることでGaNウェハの剥離を行い、GaN薄膜が転写したサファイアウェハを得た。
<Example 1>
A single crystal GaN wafer having an outer diameter of 2 inches and a thickness of 350 μm was used as the nitride semiconductor substrate, and 300 nm of SiO 2 was deposited on the N surface side by plasma CVD to form a film. H + ions were implanted at 2.0 × 10 17 atoms / cm 2 from the SiO 2 film surface side of the GaN wafer. The GaN wafer after ion implantation had a convex shape when the ion implantation surface was on the upper side, and Warp was 40 μm. In addition, Warp measured in the state of unclamping using FlatMaster200XRA-Wafer apparatus (made by Corning Tropel). Subsequently, CMP was performed on the surface of the SiO 2 film on the GaN wafer, and the surface roughness RMS (JIS B 0601) was adjusted to 0.2 nm to obtain a roughness RMS at a level that enables bonding.
A sapphire wafer of the same size as the GaN wafer was used as a support substrate. Surface activation treatment was performed on the SiO 2 film surfaces of the sapphire wafer and the GaN wafer by ion beam irradiation. Thereafter, the surfaces subjected to the surface activation treatment were opposed to each other, held together at a pressure of 4.0 MPa for 60 seconds using a uniaxial pressure press, and a GaN wafer and a sapphire wafer were bonded to obtain a joined body. After heat-treating this at 250 ° C., the GaN wafer was peeled off by applying a mechanical impact using a wedge-shaped member to obtain a sapphire wafer onto which the GaN thin film was transferred.

<実施例2>
1.0MPaの圧力で300秒保持し、GaNウェハとサファイアウェハとを貼り合わせて接合体を得た以外は、実施例1と同様にして、GaN薄膜が転写したサファイアウェハを得た。
<Example 2>
A sapphire wafer to which a GaN thin film was transferred was obtained in the same manner as in Example 1 except that a bonded body was obtained by holding the GaN wafer and the sapphire wafer together at a pressure of 1.0 MPa for 300 seconds.

<実施例3>
実施例1と同様の条件で、GaNウェハのN面側にSiOを300nm堆積し、SiO膜面側からHイオンを4.3×1017atoms/cmで注入した。イオン注入後の基板はイオン注入面を上側としたときに凸形状であり、Warpは260μmであった。続いて、GaNウェハ上のSiO膜の表面にCMPを行い、表面粗さRMSが0.2nmとなるように調整し、貼り合わせが可能なレベルの粗さとした。
支持基板としてサファイアウェハを用い、その後の工程においては、加圧時間を120秒とした以外は、実施例1と同様にして、GaN薄膜が転写したサファイアウェハを得た。
<Example 3>
Under the same conditions as in Example 1, 300 nm of SiO 2 was deposited on the N face side of the GaN wafer, and H + ions were implanted at 4.3 × 10 17 atoms / cm 2 from the SiO 2 film face side. The substrate after ion implantation was convex when the ion implantation surface was on the upper side, and Warp was 260 μm. Subsequently, CMP was performed on the surface of the SiO 2 film on the GaN wafer, and the surface roughness RMS was adjusted to be 0.2 nm so that the surface could be bonded.
A sapphire wafer having a GaN thin film transferred thereon was obtained in the same manner as in Example 1 except that a sapphire wafer was used as the support substrate and the pressurization time was 120 seconds in the subsequent steps.

<実施例4>
支持基板としてシリコンウェハを用いた以外は実施例1と同様にして、GaN薄膜が転写したシリコンウェハを得た。
<Example 4>
A silicon wafer having a GaN thin film transferred thereon was obtained in the same manner as in Example 1 except that a silicon wafer was used as the support substrate.

<実施例5>
実施例1と同様の条件で、GaNウェハのN面側にSiNを300nm堆積し、SiN膜面側からHイオンを4.3×1017atoms/cmで注入した。イオン注入後の基板形状はイオン注入面側を上側としたときに凸形状であり、Warpは50μmであった。続いて、GaNウェハ上のSiN膜の表面にCMPを行い、表面粗さRMSが0.2nmとなるように調整し、貼り合わせが可能なレベルの粗さとした。
支持基板としてサファイアウェハを用い、その後の工程は実施例1と同様にして、GaN薄膜が転写したサファイアウェハを得た。
<Example 5>
Under the same conditions as in Example 1, 300 nm of SiN was deposited on the N face side of the GaN wafer, and H + ions were implanted at 4.3 × 10 17 atoms / cm 2 from the SiN film face side. The substrate shape after ion implantation was convex when the ion implantation surface side was the upper side, and Warp was 50 μm. Subsequently, CMP was performed on the surface of the SiN film on the GaN wafer, and the surface roughness RMS was adjusted to be 0.2 nm so that the surface could be bonded.
A sapphire wafer was used as a support substrate, and the subsequent steps were performed in the same manner as in Example 1 to obtain a sapphire wafer to which a GaN thin film was transferred.

<比較例1>
貼り合わせ時に未加圧の状態で外周部をピンで押すことで接合を行った以外は、実施例1と同様にして、GaN薄膜が転写したサファイアウェハを得た。
<Comparative Example 1>
A sapphire wafer to which a GaN thin film was transferred was obtained in the same manner as in Example 1 except that bonding was performed by pressing the outer peripheral portion with a pin in an unpressurized state at the time of bonding.

<比較例2>
加圧する前に表面活性化処理を行わない以外は、実施例1と同様にして、GaN薄膜が転写したサファイアウェハを得た。
<Comparative example 2>
A sapphire wafer to which a GaN thin film was transferred was obtained in the same manner as in Example 1 except that the surface activation treatment was not performed before pressurization.

<比較例3>
7.0MPaの圧力で60秒保持し、GaNウェハとサファイアウェハとを貼り合わせて接合体を得た以外は、実施例1と同様にして、接合を行った。得られた接合体を取り出したところ、サファイア基板にクラックが発生していた。
<Comparative Example 3>
Bonding was performed in the same manner as in Example 1 except that the bonded body was obtained by holding the GaN wafer and the sapphire wafer for 60 seconds at a pressure of 7.0 MPa. When the obtained joined body was taken out, a crack was generated in the sapphire substrate.

<比較例4>
実施例1と同様の条件で、GaNウェハのN面側にSiOを300nm堆積し、SiO膜面側からHイオンを5.0×1017atoms/cmで注入した。イオン注入後の基板形状はイオン注入面を上側としたときに凸形状であり、Warpは350μmであった。続いて、GaNウェハ上のSiO膜の表面にCMPを行い、表面粗さRMSが0.2nmとなるように調整し、貼り合わせが可能なレベルの粗さとした。
サファイアを支持基板として、その後の表面活性化処理、加圧による接合及び熱処理に至る工程は、実施例1と同じ条件で行った。熱処理後の接合体の状態を観察したところ、中心付近のみ転写されており、外周部分には転写されなかった。
<Comparative example 4>
Under the same conditions as in Example 1, 300 nm of SiO 2 was deposited on the N face side of the GaN wafer, and H + ions were implanted at 5.0 × 10 17 atoms / cm 2 from the SiO 2 film face side. The substrate shape after ion implantation was convex when the ion implantation surface was on the upper side, and Warp was 350 μm. Subsequently, CMP was performed on the surface of the SiO 2 film on the GaN wafer, and the surface roughness RMS was adjusted to be 0.2 nm so that the surface could be bonded.
The steps from the sapphire as the support substrate to the subsequent surface activation treatment, bonding by pressurization and heat treatment were performed under the same conditions as in Example 1. When the state of the bonded body after the heat treatment was observed, it was transferred only in the vicinity of the center and not transferred to the outer peripheral portion.

上記の実施例1〜実施例5、比較例1〜比較例4の接合時の条件及び転写結果を表1に示す。  Table 1 shows the bonding conditions and transfer results of Examples 1 to 5 and Comparative Examples 1 to 4.

Figure 0006049571
Figure 0006049571

実施例1と比較例1、2を比べると、表面活性化処理又は所定の加圧処理のいずれかが無いとGaN薄膜の転写はうまくいかず、両者の処理を用いることによって初めてウェハ面全体への転写が可能となった。比較例3では、加圧時の圧力が高すぎることでウェハの損傷が発生した。すなわち、圧力には上限があり、それは5.0MPa程度である。また、実施例1、3及び比較例4では、GaNウェハのWarpが異なっており、Warpが大きく成り過ぎると圧力を大きくしても転写しない領域が発生した。このことより、Warpは300μm以下となるように条件を制御する必要がある。
なお、本願の出願当初の特許請求の範囲は以下の通りである。
[請求項1]表面からイオンを注入して内部にイオン注入層を有する窒化物半導体基板を得る工程であって、前記窒化物半導体基板が前記イオン注入した表面を上側としたときに凸状に反った10〜300μmのWarpを有する形状である工程と、
前記窒化物半導体基板の前記イオン注入した表面と、前記窒化物半導体基板と貼り合わせる支持基板の表面との少なくとも一方に表面活性化処理を施す工程と、
前記窒化物半導体基板の前記イオン注入した表面と前記支持基板の前記表面とを対向して重ね合わせ、0.5〜5.0MPaの圧力下で貼り合わせる工程と、
前記窒化物半導体基板を前記イオン注入層に沿って剥離し、前記支持基板上に窒化物半導体薄膜を転写する工程と
を少なくとも含む、窒化物半導体薄膜を支持基板に備えた複合基板の製造方法。
[請求項2]前記貼り合わせる工程において前記圧力下で貼り合わせながら100〜300℃で熱処理を施すか、または、前記貼り合わせる工程の後であって前記支持基板上に前記窒化物半導体薄膜を転写する工程前に、前記貼り合わせた基板を100〜300℃で熱処理を施す工程を含む、請求項1に記載の製造方法。
[請求項3]前記貼り合わせる工程における前記圧力が、1〜600秒間保持される請求項1または2に記載の製造方法。
[請求項4]前記窒化物半導体基板に前記イオンを注入する工程の前に、前記窒化物半導体基板の前記イオンを注入する表面にSiO 、Si 及びSiO (0<x<2、0<y<1.3)から選択される膜を形成する工程を含む請求項1〜3のいずれか一つに記載の製造方法。
[請求項5]前記貼り合わせる工程における前記窒化物半導体基板及び前記支持基板の各貼り合わせ表面の表面粗さRMSが、1nm以下である請求項1〜4のいずれか一つに記載の製造方法。
[請求項6]前記窒化物半導体基板が、GaN基板またはAlN基板である請求項1〜5のいずれか一つに記載の製造方法。
[請求項7]前記支持基板が、シリコン、サファイア、アルミナ、SiC、AlN、SiN及びダイヤモンドからなる群から選択される請求項1〜6のいずれか一つに記載の製造方法。
When Example 1 is compared with Comparative Examples 1 and 2, the transfer of the GaN thin film is not successful without either the surface activation treatment or the predetermined pressure treatment, and the entire wafer surface is not obtained until both treatments are used. Can now be transferred. In Comparative Example 3, the wafer was damaged because the pressure during pressurization was too high. That is, the pressure has an upper limit, which is about 5.0 MPa. Further, in Examples 1 and 3 and Comparative Example 4, the Warp of the GaN wafer was different, and when Warp became too large, a region where no transfer occurred even when the pressure was increased was generated. For this reason, it is necessary to control the conditions so that Warp is 300 μm or less.
The scope of claims at the beginning of the filing of the present application is as follows.
[Claim 1] A step of obtaining a nitride semiconductor substrate having an ion-implanted layer therein by implanting ions from the surface, wherein the nitride semiconductor substrate is convex when the ion-implanted surface is on the upper side. A step having a warped shape with a warp of 10-300 μm;
Performing a surface activation process on at least one of the ion-implanted surface of the nitride semiconductor substrate and the surface of a support substrate to be bonded to the nitride semiconductor substrate;
A step of facing and superimposing the ion-implanted surface of the nitride semiconductor substrate and the surface of the support substrate, and bonding them under a pressure of 0.5 to 5.0 MPa;
Peeling the nitride semiconductor substrate along the ion implantation layer, and transferring the nitride semiconductor thin film onto the support substrate;
A method of manufacturing a composite substrate including at least a nitride semiconductor thin film on a support substrate.
[Claim 2] In the bonding step, heat treatment is performed at 100 to 300 ° C. while bonding under the pressure, or the nitride semiconductor thin film is transferred onto the supporting substrate after the bonding step. The manufacturing method of Claim 1 including the process of heat-processing the said bonded board | substrate at 100-300 degreeC before the process to perform.
[Claim 3] The manufacturing method according to claim 1 or 2, wherein the pressure in the bonding step is maintained for 1 to 600 seconds.
[Claim 4] Before the step of implanting the ions into the nitride semiconductor substrate, SiO 2 , Si 3 N 4 and SiO x N y (0 <x) are formed on the surface of the nitride semiconductor substrate into which the ions are implanted. The manufacturing method as described in any one of Claims 1-3 including the process of forming the film | membrane selected from <2, 0 <y <1.3).
[Claim 5] The manufacturing method according to any one of claims 1 to 4, wherein a surface roughness RMS of each bonding surface of the nitride semiconductor substrate and the supporting substrate in the bonding step is 1 nm or less. .
[6] The manufacturing method according to any one of [1] to [5], wherein the nitride semiconductor substrate is a GaN substrate or an AlN substrate.
[7] The method according to any one of [1] to [6], wherein the support substrate is selected from the group consisting of silicon, sapphire, alumina, SiC, AlN, SiN, and diamond.

1 GaNウェハ
1a GaN薄膜
1b 剥離後のGaNウェハ
2 SiO
2a イオン注入した表面
3 イオン
4 イオン注入層
5 サファイア基板(支持基板)
5a 貼り合わせ面
6 イオンビーム
7 圧力
8 貼り合わせた基板
9 複合基板
DESCRIPTION OF SYMBOLS 1 GaN wafer 1a GaN thin film 1b GaN wafer 2 after peeling 2 SiO 2 film 2a Ion-implanted surface 3 Ion 4 Ion-implanted layer 5 Sapphire substrate (support substrate)
5a Bonding surface 6 Ion beam 7 Pressure 8 Bonded substrate 9 Composite substrate

Claims (7)

表面からイオンを注入して内部にイオン注入層を有する窒化物半導体基板を得る工程であって、前記窒化物半導体基板が前記イオン注入した表面を上側としたときに凸状に反った10μm以上で300μm以下のWarpを有する形状であり、前記WarpがSEMI規格のMF1390によって評価されるアンクランプ状態での反りを表す工程と、
前記窒化物半導体基板の前記イオン注入した表面と、前記窒化物半導体基板と貼り合わせる支持基板の表面との少なくとも一方に表面活性化処理を施す工程と、
前記窒化物半導体基板の前記イオン注入した表面と前記支持基板の前記表面とを対向して重ね合わせ、1.0MPa以上で4.0MPa以下の圧力下で貼り合わせる工程と、
前記窒化物半導体基板を前記イオン注入層に沿って剥離し、前記支持基板上に窒化物半導体薄膜を転写する工程と
を少なくとも含む、窒化物半導体薄膜を支持基板に備えた複合基板の製造方法。
A process for obtaining a nitride semiconductor substrate having an ion implantation layer from the surface to the inside by implanting ions, 10 [mu] m or more warped in a convex shape when the nitride semiconductor substrate has an upper said ion-implanted surface a step of 300μm Ri shape der having the warp, represents a warpage in the unclamped state where the warp is evaluated by MF1390 of SEMI standards in,
Performing a surface activation process on at least one of the ion-implanted surface of the nitride semiconductor substrate and the surface of a support substrate to be bonded to the nitride semiconductor substrate;
A step of facing and superimposing the ion-implanted surface of the nitride semiconductor substrate and the surface of the support substrate, and bonding them under a pressure of 1.0 MPa or more and 4.0 MPa or less ;
A method for producing a composite substrate comprising a nitride semiconductor thin film on a support substrate, comprising at least a step of peeling the nitride semiconductor substrate along the ion implantation layer and transferring the nitride semiconductor thin film onto the support substrate.
前記貼り合わせる工程において前記圧力下で貼り合わせながら100℃以上300℃以下で熱処理を施すか、または、前記貼り合わせる工程の後であって前記支持基板上に前記窒化物半導体薄膜を転写する工程前に、前記貼り合わせた基板を100℃以上300℃以下で熱処理を施す工程を含む、請求項1に記載の製造方法。 Wherein either heat treatment bonding while at 100 ° C. or higher 300 ° C. or less under a pressure in the step of the bonding, or a step of transferring the nitride semiconductor thin film on the supporting substrate even after the be bonded step before The manufacturing method according to claim 1, further comprising a step of heat-treating the bonded substrates at 100 ° C. or more and 300 ° C. or less . 前記貼り合わせる工程における前記圧力が、1秒間以上で600秒間以下保持される請求項1または2に記載の製造方法。 The manufacturing method according to claim 1 or 2, wherein the pressure in the bonding step is maintained for 1 second or more and 600 seconds or less . 前記窒化物半導体基板に前記イオンを注入する工程の前に、前記窒化物半導体基板の前記イオンを注入する表面にSiO、Si及びSiO ら選択される膜を形成する工程を含み、前記式中、xとyがそれぞれ0<x<2、0<y<1.3を満たす請求項1ないし3のいずれか一つに記載の製造方法。 Before the step of injecting the ions into the nitride semiconductor substrate, forming a SiO 2, Si 3 N 4 and SiO x N y or we selected the film on the surface of implanting the ions of the nitride semiconductor substrate step only contains the formula, x and y are the production method according to any one of claims 1 to 3 satisfy respectively 0 <x <2,0 <y < 1.3. 前記貼り合わせる工程における前記窒化物半導体基板及び前記支持基板の各貼り合わせ表面の表面粗さRMSが、1nm以下である請求項1ないし4のいずれか一つに記載の製造方法。 The manufacturing method according to claim 1, wherein a surface roughness RMS of each bonding surface of the nitride semiconductor substrate and the support substrate in the bonding step is 1 nm or less. 前記窒化物半導体基板が、GaN基板またはAlN基板である請求項1ないし5のいずれか一つに記載の製造方法。 The manufacturing method according to claim 1, wherein the nitride semiconductor substrate is a GaN substrate or an AlN substrate. 前記支持基板が、シリコン、サファイア、アルミナ、SiC、AlN、SiN及びダイヤモンドからなる群から選択される請求項1ないし6のいずれか一つに記載の製造方法。 It said support substrate is silicon, sapphire, alumina, SiC, method according to any one of claims 1 to 6 AlN, is selected from the group consisting of SiN and diamond.
JP2013176784A 2013-08-28 2013-08-28 Method for manufacturing composite substrate having nitride semiconductor thin film Active JP6049571B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013176784A JP6049571B2 (en) 2013-08-28 2013-08-28 Method for manufacturing composite substrate having nitride semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013176784A JP6049571B2 (en) 2013-08-28 2013-08-28 Method for manufacturing composite substrate having nitride semiconductor thin film

Publications (2)

Publication Number Publication Date
JP2015046486A JP2015046486A (en) 2015-03-12
JP6049571B2 true JP6049571B2 (en) 2016-12-21

Family

ID=52671785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013176784A Active JP6049571B2 (en) 2013-08-28 2013-08-28 Method for manufacturing composite substrate having nitride semiconductor thin film

Country Status (1)

Country Link
JP (1) JP6049571B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454606B2 (en) * 2015-06-02 2019-01-16 信越化学工業株式会社 Method for manufacturing composite wafer having oxide single crystal thin film
JP6396852B2 (en) * 2015-06-02 2018-09-26 信越化学工業株式会社 Method for manufacturing composite wafer having oxide single crystal thin film
JP6396853B2 (en) * 2015-06-02 2018-09-26 信越化学工業株式会社 Method for manufacturing composite wafer having oxide single crystal thin film
JP6396854B2 (en) * 2015-06-02 2018-09-26 信越化学工業株式会社 Method for manufacturing composite wafer having oxide single crystal thin film
JP6481603B2 (en) * 2015-12-18 2019-03-13 株式会社Sumco Bonded wafer manufacturing method and bonded wafer
JP6563360B2 (en) * 2016-04-05 2019-08-21 信越化学工業株式会社 Method for manufacturing composite wafer having oxide single crystal thin film
KR101914361B1 (en) 2017-02-15 2018-11-01 한양대학교 산학협력단 Methode for manufacturing gallium nitride substrate using the multi ion implantation
JP7115297B2 (en) 2018-12-25 2022-08-09 株式会社Sumco Polycrystalline diamond free-standing substrate and its manufacturing method
JP7398966B2 (en) * 2020-01-10 2023-12-15 信越化学工業株式会社 Group III nitride substrate manufacturing method and Group III nitride substrate
JP7319227B2 (en) * 2020-05-11 2023-08-01 信越化学工業株式会社 BASE SUBSTRATE FOR III-V COMPOUND CRYSTAL AND METHOD FOR MANUFACTURING THE SAME

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210660A (en) * 2005-01-28 2006-08-10 Hitachi Cable Ltd Manufacturing method of semiconductor substrate
JP5438910B2 (en) * 2008-03-21 2014-03-12 信越化学工業株式会社 Manufacturing method of bonded substrate
JP2010180081A (en) * 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd GaN SUBSTRATE, PRODUCTION METHOD THEREOF, PRODUCTION METHOD OF GaN LAYER-BONDED SUBSTRATE, AND PRODUCTION METHOD OF SEMICONDUCTOR DEVICE
JP2010232625A (en) * 2009-03-03 2010-10-14 Sumitomo Electric Ind Ltd Method of manufacturing laminated substrate

Also Published As

Publication number Publication date
JP2015046486A (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP6049571B2 (en) Method for manufacturing composite substrate having nitride semiconductor thin film
JP6371761B2 (en) Techniques for forming optoelectronic devices
KR20230163554A (en) Direct coupling and separation of carriers
JP5496598B2 (en) Manufacturing method of silicon thin film transfer insulating wafer
JP5420968B2 (en) Manufacturing method of bonded wafer
JP5065748B2 (en) Manufacturing method of bonded wafer
KR101335713B1 (en) Process for producing laminated substrate and laminated substrate
KR20180033153A (en) Composite substrate and composite substrate manufacturing method
JP5455595B2 (en) Manufacturing method of bonded wafer
KR102104147B1 (en) Method for producing hybrid substrates, and hybrid substrate
CN102246267A (en) Method for manufacturing composite substrate on which wide bandgap semiconductor is laminated
TW201448262A (en) Techniques for forming optoelectronic devices
JP2019528225A (en) Seed wafer for GaN thickening using gas phase or liquid phase epitaxy
JP2007227415A (en) Laminated substrate, and production process of laminated substrate
JP6007688B2 (en) Manufacturing method of semiconductor device
JP2013089722A (en) Method for manufacturing transparent soi wafer
WO2015156381A1 (en) Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
JP2010538459A (en) Reuse of semiconductor wafers in delamination processes using heat treatment
JP5417399B2 (en) Manufacturing method of composite wafer
CN113097124B (en) Preparation method of heterogeneous integrated GaN film and GaN device
KR102138949B1 (en) Method for producing sos substrates, and sos substrate
JP2011061084A (en) Method for manufacturing laminated substrate
JP2012038932A (en) Semiconductor wafer thinning method and bonded wafer manufacturing method
JP2018085536A (en) Method for low temperature layer transfer method in the preparation of multilayer semiconductor devices
JP2006202989A (en) Soi wafer and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161122

R150 Certificate of patent or registration of utility model

Ref document number: 6049571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150