JP5928022B2 - Semiconductor device and method of using the same - Google Patents
Semiconductor device and method of using the same Download PDFInfo
- Publication number
- JP5928022B2 JP5928022B2 JP2012057423A JP2012057423A JP5928022B2 JP 5928022 B2 JP5928022 B2 JP 5928022B2 JP 2012057423 A JP2012057423 A JP 2012057423A JP 2012057423 A JP2012057423 A JP 2012057423A JP 5928022 B2 JP5928022 B2 JP 5928022B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- connection electrode
- connection
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 232
- 238000000034 method Methods 0.000 title claims description 23
- 239000000463 material Substances 0.000 claims description 23
- 230000020169 heat generation Effects 0.000 claims description 2
- 238000001816 cooling Methods 0.000 description 29
- 239000000758 substrate Substances 0.000 description 12
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910018989 CoSb Inorganic materials 0.000 description 1
- 229910019018 Mg 2 Si Inorganic materials 0.000 description 1
- 229910017028 MnSi Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその使用方法に関する。 The present invention relates to a semiconductor device and a method for using the same.
近年では、いわゆる2次元半導体集積プロセス技術の物理的限界が近づきつつある。この集積プロセス技術では、大規模集積回路の高速化、電力抑制を効果的に実現することは困難になっている。また、光信号伝送、無線伝送技術でも、製造コストの上昇、信頼性の低下、低電力化の困難性等の原因で、この集積プロセス技術の実用化はなされてない。そこで、これらの問題に対処可能であり、集積回路の動作を高速化することのできる技術として、いわゆる3次元半導体の積層プロセス技術(以下、3次元半導体積層技術と言う)が注目されている。 In recent years, the physical limits of so-called two-dimensional semiconductor integrated process technology are approaching. With this integrated process technology, it is difficult to effectively realize high-speed and power suppression of large-scale integrated circuits. Further, even in the optical signal transmission and wireless transmission technologies, this integrated process technology has not been put into practical use due to an increase in manufacturing cost, a decrease in reliability, difficulty in reducing power consumption, and the like. Therefore, a so-called three-dimensional semiconductor stacking process technique (hereinafter referred to as a three-dimensional semiconductor stacking technique) is attracting attention as a technique that can cope with these problems and can speed up the operation of the integrated circuit.
3次元半導体積層技術では、複数の半導体チップを縦積みで積層する構成を採る。そのため、特に積層構造の中間層に位置する半導体チップの冷却が問題となる。
特許文献1では、半導体チップを貫通する貫通孔にペルチェ素子を形成し、半導体チップを冷却する方式が提案されている。しかしながらこの技術では、構造上、放熱面が一面のみである。そのため、放熱面積が小さく、熱放出の効率が限定される。
The three-dimensional semiconductor stacking technology adopts a configuration in which a plurality of semiconductor chips are stacked vertically. Therefore, cooling of the semiconductor chip located in the intermediate layer of the laminated structure becomes a problem.
本発明は、上記の課題に鑑みてなされたものであり、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い半導体装置及びその使用方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a highly reliable semiconductor device that has a large heat radiation area and can improve the efficiency of heat release, and a method for using the semiconductor device.
半導体装置の一態様は、積層された複数の半導体チップと、前記各半導体チップに設けられた貫通電極と、最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第1の接続電極と、最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第2の接続電極と、隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第3の接続電極とを含み、前記第3の接続電極と前記第1の接続電極との間を接続する全ての前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する全ての前記貫通電極とが、互いに反対導電型の半導体材料を有する。 One aspect of the semiconductor device is a plurality of stacked semiconductor chips, through electrodes provided in each of the semiconductor chips, and electrically connected to the through electrodes on the outer surface of one of the outermost semiconductor chips. Provided between the adjacent semiconductor chip and the first connection electrode formed, the second connection electrode electrically connected to the through electrode on the outer surface of the other semiconductor chip located on the outermost side. And all the through holes that connect between the third connection electrodes and the first connection electrodes, including third connection electrodes that are electrically connected to the through electrodes of both of the semiconductor chips. The electrode and all the through electrodes that connect between the third connection electrode and the second connection electrode have semiconductor materials of opposite conductivity types.
半導体装置の使用方法の一態様は、積層された複数の半導体チップと、前記各半導体チップに設けられた貫通電極と、最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第1の接続電極と、最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第2の接続電極と、隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第3の接続電極とを含み、前記第3の接続電極と前記第1の接続電極との間を接続する全ての前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する全ての前記貫通電極とが、互いに反対導電型の半導体材料を有する半導体装置を用いて、前記第1の接続電極と前記第2の接続電極との間に電流を印加し、前記第3の接続電極において吸熱して、前記第1の接続電極及び前記第2の接続電極において夫々放熱する。 One aspect of the method of using the semiconductor device is that a plurality of stacked semiconductor chips, through electrodes provided in each of the semiconductor chips, and the through electrodes on the outer surface of one of the outermost semiconductor chips are electrically connected. First connection electrode connected electrically, a second connection electrode electrically connected to the through electrode on the outer surface of the other semiconductor chip located on the outermost side, and between the adjacent semiconductor chips is provided, and a third connection electrode are both of the semiconductor chip the through electrode electrically connected, all that connects between the third connection electrode and the first connection electrode The through electrodes of the first and second through electrodes, and all the through electrodes that connect between the third connection electrodes and the second connection electrodes, using a semiconductor device having a semiconductor material of opposite conductivity type, 1 connection electrode and the second connection The current is applied between the electrode, the refrigerant absorbs heat in the third connection electrode, respectively radiator in the first connecting electrode and the second connection electrode.
上記した諸態様によれば、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い半導体装置が実現し、当該半導体装置を用いた熱放出の効率の極めて高い使用方法が実現する。 According to the above-described aspects, a highly reliable semiconductor device that has a large heat radiation area and can improve the efficiency of heat release is realized, and a method of using the semiconductor device that has a very high heat release efficiency is realized. To do.
以下、半導体装置及びその使用方法の具体的な実施形態について、図面を参照しながら詳細に説明する。これら諸実施形態による半導体装置は、3次元半導体積層技術により形成されるものであり、いわゆるペルチェ素子を利用した冷却機構を備えた半導体装置である。 Hereinafter, specific embodiments of a semiconductor device and a method for using the same will be described in detail with reference to the drawings. The semiconductor device according to these embodiments is formed by a three-dimensional semiconductor stacking technique, and is a semiconductor device provided with a cooling mechanism using a so-called Peltier element.
(第1の実施形態)
図1は、第1の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。
本実施形態による半導体装置は、複数、ここでは3つの半導体チップ1a,1b,1cが張り合わされてなる積層構造1において、複数のペルチェ素子、ここでは2種の冷却構造体2a,2bが設けられて構成されている。
(First embodiment)
FIG. 1 is a schematic cross-sectional view showing a configuration of a semiconductor device using a Peltier element according to the first embodiment.
The semiconductor device according to the present embodiment is provided with a plurality of Peltier elements, here two types of
半導体チップ1a,1b,1cの構造について、半導体チップ1aを例示して説明する。
図2は、貫通孔の形成された半導体チップを示す模式図であり、(a)が概略平面図、(b)が(a)の破線I−I'に沿った概略断面図である。図3は、貫通電極の形成された半導体チップを示す模式図であり、(a)が概略平面図、(b)が(a)の破線I−I'に沿った概略断面図である。
The structure of the
2A and 2B are schematic views showing a semiconductor chip in which a through hole is formed. FIG. 2A is a schematic plan view, and FIG. 2B is a schematic cross-sectional view taken along a broken line II ′ in FIG. 3A and 3B are schematic views showing a semiconductor chip on which a through electrode is formed, in which FIG. 3A is a schematic plan view and FIG. 3B is a schematic cross-sectional view taken along a broken line II ′ in FIG.
図2に示すように、半導体チップ1aは、半導体基板11上に素子層12が形成されている。素子層12は、半導体基板11上にMOSトランジスタや各種の半導体メモリ等の機能素子が形成され、これら機能素子と電気的に接続された複数の配線の層が積層形成されて構成される。
半導体チップ1aには、機能素子の形成領域以外の所定部位に半導体基板11及び素子層12を貫通する所定数の貫通孔、ここでは2つの貫通孔13a,13bが形成されている。
As shown in FIG. 2, the
The
図3に示すように、貫通孔13a,13bが熱電材料としてp型又はn型半導体材料、ここでは何れもn型半導体材料で充填され、n型貫通電極(through silicon via)14a,14bが形成される。貫通孔13a,13bを埋め込むp型半導体材料としては例えばBi2Te3、CeSb2.85Te0.15、Mg2Si等、n型半導体材料としては例えばBi0.3Sb1.7Te3、CoSb3、MnSi1.73等が挙げられる。
As shown in FIG. 3, the through
半導体チップ1bには、半導体チップ1aと同様に半導体基板及び素子層を貫通する貫通孔13a,13bが形成され、貫通孔13aをn型半導体材料で充填するn型貫通電極15aと、貫通孔13bをp型半導体材料で充填するp型貫通電極15bとが形成されている。
半導体チップ1cには、半導体チップ1aと同様に半導体基板及び素子層を貫通する貫通孔13a,13bが形成され、貫通孔13a,13bを何れもp型半導体材料で充填するp型貫通電極16a,16bが形成されている。
The semiconductor chip 1b has through-
The semiconductor chip 1c is formed with through
図1に示すように、半導体チップ1a,1b,1cが張り合わされた積層構造1では、最外に位置する一方の半導体チップ1aの外表面には、n型貫通電極14a,14bと電気的に接続された第1の接続電極17a,17bが形成されている。最外に位置する他方の半導体チップ1cの外表面には、p型貫通電極16a,16bと電気的に接続された第2の接続電極18a,18bが形成されている。
As shown in FIG. 1, in the laminated
半導体チップ1bと半導体チップ1cとの間には、積層構造1の左側において、第3の接続電極19aが形成されている。第3の接続電極19aの一方の面に半導体チップ1bのn型貫通電極15aが、他方の面に半導体チップ1cのp型貫通電極16aが接続されている。第3の接続電極19aに対して、n型貫通電極15aとp型貫通電極16aとが位置整合して接続されている。
A third connection electrode 19a is formed on the left side of the
半導体チップ1bと半導体チップ1cとの間では、積層構造1の右側において、半導体チップ1bのp型貫通電極15bと半導体チップ1cのp型貫通電極16bとが位置整合して接続されている。p型貫通電極15bとp型貫通電極16bとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
Between the semiconductor chip 1b and the semiconductor chip 1c, on the right side of the stacked
半導体チップ1aと半導体チップ1bとの間では、積層構造1の左側において、半導体チップ1aのn型貫通電極14aと半導体チップ1bのn型貫通電極15aとが位置整合して接続されている。n型貫通電極14aとn型貫通電極15aとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
Between the
半導体チップ1aと半導体チップ1bとの間には、積層構造1の右側において、第3の接続電極19bが形成されている。第3の接続電極19bの一方の面に半導体チップ1aのn型貫通電極14bが、他方の面に半導体チップ1bのp型貫通電極15bが接続されている。第3の接続電極19bに対して、n型貫通電極14bとp型貫通電極15bとが位置整合して接続されている。
A third connection electrode 19b is formed on the right side of the
第3の接続電極19a,19bは、積層構造1の内部において特定された、発熱点(ホットスポット)20a,20bの近傍に配置される。ホットスポット20a,20bは、半導体装置の製造プロセスにおいて、熱シミュレーション等により特定される。本実施形態では、冷却構造体2a,2bは、熱シミュレーション等で特定されたホットスポット20a,20bに第3の接続電極19a,19bの少なくとも一部が熱的に接続するように、設けられる。
The third connection electrodes 19 a and 19 b are arranged in the vicinity of the heat generation points (hot spots) 20 a and 20 b specified in the laminated
積層構造1の左側において、第1の接続電極17a、n型貫通電極14a,15a、第3の接続電極19a、p型貫通電極16a、及び第2の接続電極18aが直列に接続されて、冷却構造体2aが構成される。
積層構造1の右側において、第1の接続電極17b、n型貫通電極14b、第3の接続電極19b、p型貫通電極15b,16b、及び第2の接続電極18bが直列に接続されて、冷却構造体2bが構成される。
On the left side of the
On the right side of the
冷却構造体2aには、その第1の接続電極17aと第2の接続電極18aとの間に電源3aが接続される。
冷却構造体2bには、その第1の接続電極17bと第2の接続電極18bとの間に電源3bが接続される。
A
A
本実施形態による半導体装置では、その冷却を行う際には、電源3aにより、冷却構造体2aに第1の接続電極17aから第2の接続電極18aへ向かう方向(図1中の矢印A1の方向)に直流電流が印加される。電源3bにより、冷却構造体2bに第1の接続電極17bから第2の接続電極18bへ向かう方向(図1中の矢印A2の方向)に直流電流が印加される。
In the semiconductor device according to the present embodiment, when the cooling is performed, the
ペルチェ素子では、接続された互いに反対導電型(p型及びn型)の熱電半導体において、n型半導体からp型半導体へ向かう方向に直流電流が印加されると両者の接続部位(界面)で吸熱し、両者の各端部で放熱する。 In a Peltier element, in a connected thermoelectric semiconductor of opposite conductivity type (p-type and n-type), when a direct current is applied in the direction from the n-type semiconductor to the p-type semiconductor, heat is absorbed at the connection site (interface) between the two. And heat is dissipated at each end of both.
冷却構造体2aでは、電源3aによる直流電流の印加により、ホットスポット20aと熱的に接続された第3の接続電極19aでホットスポット20aから発生する熱を吸熱し、第1の接続電極17a及び第2の接続電極18aの双方で放熱する。
冷却構造体2bでは、電源3bによる直流電流の印加により、ホットスポット20bと熱的に接続された第3の接続電極19bでホットスポット20bから発生する熱を吸熱し、第1の接続電極17b及び第2の接続電極18bの双方で放熱する。
In the
In the
以上説明したように、本実施形態による半導体装置では、積層構造1の内部にホットスポット20a,20bが存在する場合に、積層構造1の両面で放熱することができる。そのため、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い半導体装置が実現する。
As described above, in the semiconductor device according to the present embodiment, when the
(第2の実施形態)
本実施形態では、第1の実施形態と同様にペルチェ素子を利用した半導体装置を開示するが、電流印加の形態等が異なる点で第1の実施形態と相違する。なお、第1の実施形態による半導体装置に対応する構成部材等については、同符号を付す。
図4は、第2の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。
(Second Embodiment)
In the present embodiment, a semiconductor device using a Peltier element is disclosed as in the first embodiment, but differs from the first embodiment in that the form of current application is different. Note that the same reference numerals are given to components and the like corresponding to the semiconductor device according to the first embodiment.
FIG. 4 is a schematic cross-sectional view showing a configuration of a semiconductor device using a Peltier element according to the second embodiment.
本実施形態による半導体装置は、複数、ここでは3つの半導体チップ1a,1b,1cが張り合わされてなる積層構造1において、複数のペルチェ素子、ここでは冷却構造体21が設けられて構成されている。
The semiconductor device according to the present embodiment is configured by providing a plurality of Peltier elements, here a cooling structure 21, in a
半導体チップ1aには、機能素子の形成領域以外の所定部位に半導体基板及び素子層を貫通する所定数の貫通孔、ここでは2つの貫通孔13a,13bが形成され、貫通孔13aをn型半導体材料で充填するn型貫通電極14aと、貫通孔13bをp型半導体材料で充填するp型貫通電極22とが形成されている。
半導体チップ1bには、半導体チップ1aと同様に半導体基板及び素子層を貫通する貫通孔13a,13bが形成され、貫通孔13a,13bを何れもn型半導体材料で充填するn型貫通電極15a,23が形成されている。
半導体チップ1cには、半導体チップ1aと同様に半導体基板及び素子層を貫通する貫通孔13a,13bが形成され、貫通孔13aをp型半導体材料で充填するp型貫通電極16aと、貫通孔13bをn型半導体材料で充填するn型貫通電極24とが形成されている。
In the
Similar to the
Similar to the
積層構造1では、最外に位置する一方の半導体チップ1aの外表面には、n型貫通電極14aと電気的に接続された第1の接続電極17aと、p型貫通電極22と電気的に接続された第1の接続電極25とが形成されている。最外に位置する他方の半導体チップ1cの外表面には、p型貫通電極16a及びn型貫通電極24の双方と電気的に接続された第2の接続電極26が形成されている。
In the
半導体チップ1bと半導体チップ1cとの間には、積層構造1の左側において、第3の接続電極19aが形成されている。第3の接続電極19aの一方の面に半導体チップ1bのn型貫通電極15aが、他方の面に半導体チップ1cのp型貫通電極16aが接続されている。第3の接続電極19aに対して、n型貫通電極15aとp型貫通電極16aとが位置整合して接続されている。
A third connection electrode 19a is formed on the left side of the
半導体チップ1bと半導体チップ1cとの間では、積層構造1の右側において、半導体チップ1bのn型貫通電極23と半導体チップ1cのn型貫通電極24とが位置整合して接続されている。n型貫通電極23とn型貫通電極24との間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
Between the semiconductor chip 1b and the semiconductor chip 1c, on the right side of the stacked
半導体チップ1aと半導体チップ1bとの間では、積層構造1の左側において、半導体チップ1aのn型貫通電極14aと半導体チップ1bのn型貫通電極15aとが位置整合して接続されている。n型貫通電極14aとn型貫通電極15aとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
Between the
半導体チップ1aと半導体チップ1bとの間には、積層構造1の右側において、第3の接続電極27が形成されている。第3の接続電極27の一方の面に半導体チップ1aのp型貫通電極22が、他方の面に半導体チップ1bのn型貫通電極23が接続されている。第3の接続電極27に対して、p型貫通電極22とn型貫通電極23とが位置整合して接続されている。
A third connection electrode 27 is formed on the right side of the
第3の接続電極19a,27は、積層構造1の内部において特定された、ホットスポット28a,28bの近傍に配置される。ホットスポット28a,28bは、半導体装置の製造プロセスにおいて、熱シミュレーション等により特定される。本実施形態では、冷却構造体21は、熱シミュレーション等で特定されたホットスポット28a,28bに第3の接続電極19a,27の少なくとも一部が熱的に接続するように、設けられる。
The third connection electrodes 19 a and 27 are arranged in the vicinity of the
積層構造1において、第1の接続電極17a、n型貫通電極14a,15a、第3の接続電極19a、p型貫通電極16a、第2の接続電極26、n型貫通電極24,23、第3の接続電極27、p型貫通電極22、及び第1の接続電極25が直列に接続されて、冷却構造体21が構成される。
In the
冷却構造体21には、その第1の接続電極19aと第1の接続電極25との間に電源29が接続される。
本実施形態による半導体装置では、その冷却を行う際には、電源29により、冷却構造体21に第1の接続電極19aから第1の接続電極25へ向かう方向(図4中の矢印A1,A2の方向)に直流電流が印加される。
A power source 29 is connected to the cooling structure 21 between the first connection electrode 19 a and the first connection electrode 25.
In the semiconductor device according to the present embodiment, when the cooling is performed, the power source 29 causes the cooling structure 21 to move from the first connection electrode 19a toward the first connection electrode 25 (arrows A1 and A2 in FIG. 4). DC direction is applied in the direction of
冷却構造体21では、電源29による直流電流の印加により、ホットスポット28aと熱的に接続された第3の接続電極19aと、ホットスポット28bと熱的に接続された第3の接続電極27とでホットスポット28a,28bから発生する熱を吸熱する。そして、第1の接続電極17a,22及び第2の接続電極26の双方で放熱する。
In the cooling structure 21, a third connection electrode 19 a thermally connected to the
以上説明したように、本実施形態による半導体装置では、1つの電源29を用いた簡素な構成で、積層構造1の内部にホットスポット28a,28bが存在する場合に、積層構造1の両面で放熱することができる。そのため、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い簡素な構成の半導体装置が実現する。
As described above, in the semiconductor device according to the present embodiment, when the
(第3の実施形態)
本実施形態では、第1の実施形態と同様にペルチェ素子を利用した半導体装置を開示するが、一部の貫通電極の形成位置を変える点で第1の実施形態と相違する。なお、第1の実施形態による半導体装置に対応する構成部材等については、同符号を付す。
図5は、第3の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。
(Third embodiment)
In the present embodiment, a semiconductor device using a Peltier element is disclosed as in the first embodiment, but differs from the first embodiment in that the formation positions of some through electrodes are changed. Note that the same reference numerals are given to components and the like corresponding to the semiconductor device according to the first embodiment.
FIG. 5 is a schematic cross-sectional view showing a configuration of a semiconductor device using a Peltier element according to the third embodiment.
本実施形態による半導体装置は、複数、ここでは3つの半導体チップ1a,1b,1cが張り合わされてなる積層構造1において、複数のペルチェ素子、ここでは2種の冷却構造体2a,31が設けられて構成されている。
The semiconductor device according to the present embodiment is provided with a plurality of Peltier elements, here two types of
半導体チップ1aには、機能素子の形成領域以外の所定部位に半導体基板及び素子層を貫通する所定数の貫通孔、ここでは2つの貫通孔13a,13bが形成され、貫通孔13a,13bを何れもn型半導体材料で充填するn型貫通電極14a,14bが形成されている。
半導体チップ1bには、半導体チップ1aと同様に半導体基板及び素子層を貫通する貫通孔13a,32が形成され、貫通孔13aをn型半導体材料で充填するn型貫通電極15aと、貫通孔32をp型半導体材料で充填するp型貫通電極33とが形成されている。p型貫通電極33は、半導体チップ1aのn型貫通電極14bとは不整合な位置に形成されている。
半導体チップ1cには、半導体チップ1aと同様に半導体基板及び素子層を貫通する貫通孔13a,34が形成され、貫通孔13a,34を何れもp型半導体材料で充填するp型貫通電極16a,35が形成されている。p型貫通電極35は、半導体チップ1bのp型貫通電極33と整合する位置に形成されている。
In the
The semiconductor chip 1b is formed with through
The semiconductor chip 1c is formed with through
積層構造1では、最外に位置する一方の半導体チップ1aの外表面には、n型貫通電極14a,14bと電気的に接続された第1の接続電極17a,17bが形成されている。最外に位置する他方の半導体チップ1cの外表面には、p型貫通電極16a,35と電気的に接続された第2の接続電極18a,36が形成されている。
In the
半導体チップ1bと半導体チップ1cとの間には、積層構造1の左側において、第3の接続電極19aが形成されている。第3の接続電極19aの一方の面に半導体チップ1bのn型貫通電極15aが、他方の面に半導体チップ1cのp型貫通電極16aが接続されている。第3の接続電極19aに対して、n型貫通電極15aとp型貫通電極16aとが位置整合して接続されている。
A third connection electrode 19a is formed on the left side of the
半導体チップ1bと半導体チップ1cとの間では、積層構造1の右側において、半導体チップ1bのp型貫通電極33と半導体チップ1cのp型貫通電極35とが位置整合して接続されている。p型貫通電極33とp型貫通電極35との間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
Between the semiconductor chip 1b and the semiconductor chip 1c, on the right side of the stacked
半導体チップ1aと半導体チップ1bとの間では、積層構造1の左側において、半導体チップ1aのn型貫通電極14aと半導体チップ1bのn型貫通電極15aとが位置整合して接続されている。n型貫通電極14aとn型貫通電極15aとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
Between the
半導体チップ1aと半導体チップ1bとの間には、積層構造1の右側において、第3の接続電極37が形成されている。第3の接続電極37の一方の面に半導体チップ1aのn型貫通電極14bが、他方の面に半導体チップ1bのp型貫通電極33が接続されている。第3の接続電極37に対して、n型貫通電極14bとp型貫通電極33とは不整合な位置で接続されている。
A third connection electrode 37 is formed on the right side of the
本実施形態では、半導体チップ、例えば半導体チップ1b,1cにペルチェ素子の貫通孔を形成する際に、半導体チップ1b,1cの機能素子の形成領域等との関係で、下層の半導体チップ1aの貫通孔と整合する位置に形成できない場合を想定している。この場合、半導体チップ1b,1cの貫通孔を、機能素子の形成領域等を回避して、半導体チップ1aの貫通孔と位置をずらして形成しても、n型貫通電極14bとp型貫通電極33との確実な電気的接続が得られるように第3の接続電極37を形成する。例えば、第3の接続電極37を第3の接続電極19aよりも幾分大きいサイズに形成する。このように本実施形態では、半導体素子の大きな設計自由度をもって、ペルチェ素子の貫通電極を形成することができる。
In this embodiment, when a through hole of a Peltier element is formed in a semiconductor chip, for example, the semiconductor chips 1b and 1c, the
第3の接続電極19a,37は、積層構造1の内部において特定された、ホットスポット38a,38bの近傍に配置される。ホットスポット38a,38bは、半導体装置の製造プロセスにおいて、熱シミュレーション等により特定される。本実施形態では、冷却構造体2a,31は、熱シミュレーション等で特定されたホットスポット38a,38bに第3の接続電極19a,37の少なくとも一部が熱的に接続するように、設けられる。
The third connection electrodes 19 a and 37 are arranged in the vicinity of the
積層構造1の左側において、第1の接続電極17a、n型貫通電極14a,15a、第3の接続電極19a、p型貫通電極16a、及び第2の接続電極18aが直列に接続されて、冷却構造体2aが構成される。
積層構造1の右側において、第1の接続電極17b、n型貫通電極14b、第3の接続電極37、p型貫通電極33,35、及び第2の接続電極36が直列に接続されて、冷却構造体31が構成される。
On the left side of the
On the right side of the
冷却構造体2aには、その第1の接続電極17aと第2の接続電極18aとの間に電源3aが接続される。
冷却構造体31には、その第1の接続電極17bと第2の接続電極36との間に電源3bが接続される。
A
A
本実施形態による半導体装置では、その冷却を行う際には、電源3aにより、冷却構造体2aに第1の接続電極17aから第2の接続電極18aへ向かう方向(図5中の矢印A1の方向)に直流電流が印加される。電源3bにより、冷却構造体31に第1の接続電極17bから第2の接続電極36へ向かう方向(図5中の矢印A2の方向)に直流電流が印加される。
In the semiconductor device according to the present embodiment, when the cooling is performed, the
冷却構造体2aでは、電源3aによる直流電流の印加により、ホットスポット38aと熱的に接続された第3の接続電極19aでホットスポット38aから発生する熱を吸熱し、第1の接続電極17a及び第2の接続電極18aの双方で放熱する。
冷却構造体31では、電源3bによる直流電流の印加により、ホットスポット38bと熱的に接続された第3の接続電極37でホットスポット38bから発生する熱を吸熱し、第1の接続電極17b及び第2の接続電極36の双方で放熱する。
In the
In the
以上説明したように、本実施形態による半導体装置では、積層構造1の内部にホットスポット38a,38bが存在する場合に、積層構造1の両面で放熱することができる。そのため、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い設計自由度の大きな半導体装置が実現する。
As described above, in the semiconductor device according to the present embodiment, when the
以下、半導体装置及びその使用方法の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the semiconductor device and the method for using the semiconductor device will be collectively described as additional notes.
(付記1)積層された複数の半導体チップと、
前記各半導体チップに設けられた貫通電極と、
最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第1の接続電極と、
最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第2の接続電極と、
隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第3の接続電極と
を含み、
前記第3の接続電極と前記第1の接続電極との間を接続する前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有することを特徴とする半導体装置。
(Appendix 1) A plurality of stacked semiconductor chips;
A through electrode provided in each semiconductor chip;
A first connection electrode electrically connected to the through electrode on the outer surface of one of the outermost semiconductor chips;
A second connection electrode electrically connected to the through electrode on the outer surface of the other semiconductor chip located on the outermost side;
A third connection electrode provided between the adjacent semiconductor chips and electrically connected to the through electrodes of both the semiconductor chips;
The through electrode that connects between the third connection electrode and the first connection electrode, and the through electrode that connects between the third connection electrode and the second connection electrode are mutually connected. A semiconductor device comprising a semiconductor material of opposite conductivity type.
(付記2)前記第3の接続電極と前記第1の接続電極との間を接続する前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する前記貫通電極とが、前記第3の接続電極に対して互いに不整合な位置で接続されていることを特徴とする付記1に記載の半導体装置。 (Supplementary note 2) The through electrode that connects the third connection electrode and the first connection electrode, and the through electrode that connects the third connection electrode and the second connection electrode Are connected to the third connection electrode at positions that are inconsistent with each other.
(付記3)積層された複数の前記半導体チップに、前記各貫通電極、前記第1の接続電極、前記第2の接続電極、及び前記第3の接続電極を含む構造体が複数並設されていることを特徴とする付記1又は2に記載の半導体装置。
(Supplementary Note 3) A plurality of structures including each of the through electrodes, the first connection electrode, the second connection electrode, and the third connection electrode are arranged in parallel on the plurality of stacked semiconductor chips. The semiconductor device according to
(付記4)前記第3の接続電極は、前記半導体チップにおける発熱点の近傍に設けられていることを特徴とする付記1〜3のいずれか1項に記載の半導体装置。
(Supplementary note 4) The semiconductor device according to any one of
(付記5)積層された複数の半導体チップと、
前記各半導体チップに設けられた貫通電極と、
最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第1の接続電極と、
最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第2の接続電極と、
隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第3の接続電極と
を含み、
前記第3の接続電極と前記第1の接続電極との間を接続する前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有する半導体装置を用いて、
前記第1の接続電極と前記第2の接続電極との間に電流を印加し、前記第3の接続電極において吸熱して、前記第1の接続電極及び前記第2の接続電極において夫々放熱することを特徴とする半導体装置の使用方法。
(Appendix 5) A plurality of stacked semiconductor chips;
A through electrode provided in each semiconductor chip;
A first connection electrode electrically connected to the through electrode on the outer surface of one of the outermost semiconductor chips;
A second connection electrode electrically connected to the through electrode on the outer surface of the other semiconductor chip located on the outermost side;
A third connection electrode provided between the adjacent semiconductor chips and electrically connected to the through electrodes of both the semiconductor chips;
The through electrode that connects between the third connection electrode and the first connection electrode, and the through electrode that connects between the third connection electrode and the second connection electrode are mutually connected. Using a semiconductor device having a semiconductor material of opposite conductivity type,
A current is applied between the first connection electrode and the second connection electrode, the heat is absorbed by the third connection electrode, and the heat is radiated by the first connection electrode and the second connection electrode, respectively. A method for using a semiconductor device.
(付記6)前記第3の接続電極と前記第1の接続電極との間を接続する前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する前記貫通電極とが、前記第3の接続電極に対して互いに不整合な位置で接続されていることを特徴とする付記5に記載の半導体装置の使用方法。 (Supplementary Note 6) The through electrode that connects the third connection electrode and the first connection electrode, and the through electrode that connects the third connection electrode and the second connection electrode Is connected to the third connection electrode at a position inconsistent with each other. The method for using a semiconductor device according to appendix 5, wherein:
(付記7)積層された複数の前記半導体チップに、前記各貫通電極、前記第1の接続電極、前記第2の接続電極、及び前記第3の接続電極を含む構造体が複数並設されていることを特徴とする付記5又は6に記載の半導体装置の使用方法。 (Supplementary note 7) A plurality of structures including the through electrodes, the first connection electrodes, the second connection electrodes, and the third connection electrodes are arranged in parallel on the plurality of stacked semiconductor chips. A method of using a semiconductor device according to appendix 5 or 6, wherein the semiconductor device is used.
(付記8)前記第3の接続電極は、前記半導体チップにおける発熱点の近傍に設けられていることを特徴とする付記5〜7のいずれか1項に記載の半導体装置の使用方法。 (Supplementary note 8) The method for using a semiconductor device according to any one of supplementary notes 5 to 7, wherein the third connection electrode is provided in the vicinity of a heating point in the semiconductor chip.
1 積層構造
1a,1b,1c 半導体チップ
2a,2b,21,31 冷却構造体
3a,3b,29 電源
11 半導体基板
12 素子層
13a,13b,32,34 貫通孔
14a,14b,15a,23,24 n型貫通電極
15b,16a,16b,22,33,35 p型貫通電極
17a,17b,25 第1の接続電極
18a,18b,26,36 第2の接続電極
19a,19b,27,37 第3の接続電極
20a,20b、28a,28b,38a,38b ホットスポット
DESCRIPTION OF
Claims (6)
前記各半導体チップに設けられた貫通電極と、
最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第1の接続電極と、
最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第2の接続電極と、
隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第3の接続電極と
を含み、
前記第3の接続電極と前記第1の接続電極との間を接続する全ての前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する全ての前記貫通電極とが、互いに反対導電型の半導体材料を有することを特徴とする半導体装置。 A plurality of stacked semiconductor chips; and
A through electrode provided in each semiconductor chip;
A first connection electrode electrically connected to the through electrode on the outer surface of one of the outermost semiconductor chips;
A second connection electrode electrically connected to the through electrode on the outer surface of the other semiconductor chip located on the outermost side;
A third connection electrode provided between the adjacent semiconductor chips and electrically connected to the through electrodes of both the semiconductor chips;
All of the through electrode connecting the all of the through electrode, and the third connection electrode and the second connection electrode connecting the between said third connection electrode first connecting electrode Have semiconductor materials of opposite conductivity types to each other.
前記各半導体チップに設けられた貫通電極と、
最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第1の接続電極と、
最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第2の接続電極と、
隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第3の接続電極と
を含み、
前記第3の接続電極と前記第1の接続電極との間を接続する全ての前記貫通電極と、前記第3の接続電極と前記第2の接続電極との間を接続する全ての前記貫通電極とが、互いに反対導電型の半導体材料を有する半導体装置を用いて、
前記第1の接続電極と前記第2の接続電極との間に電流を印加し、前記第3の接続電極において吸熱して、前記第1の接続電極及び前記第2の接続電極において夫々放熱することを特徴とする半導体装置の使用方法。 A plurality of stacked semiconductor chips; and
A through electrode provided in each semiconductor chip;
A first connection electrode electrically connected to the through electrode on the outer surface of one of the outermost semiconductor chips;
A second connection electrode electrically connected to the through electrode on the outer surface of the other semiconductor chip located on the outermost side;
A third connection electrode provided between the adjacent semiconductor chips and electrically connected to the through electrodes of both the semiconductor chips;
All of the through electrode connecting the all of the through electrode, and the third connection electrode and the second connection electrode connecting the between said third connection electrode first connecting electrode And a semiconductor device having semiconductor materials of opposite conductivity types,
A current is applied between the first connection electrode and the second connection electrode, the heat is absorbed by the third connection electrode, and the heat is radiated by the first connection electrode and the second connection electrode, respectively. A method for using a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012057423A JP5928022B2 (en) | 2012-03-14 | 2012-03-14 | Semiconductor device and method of using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012057423A JP5928022B2 (en) | 2012-03-14 | 2012-03-14 | Semiconductor device and method of using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013191753A JP2013191753A (en) | 2013-09-26 |
JP5928022B2 true JP5928022B2 (en) | 2016-06-01 |
Family
ID=49391704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012057423A Expired - Fee Related JP5928022B2 (en) | 2012-03-14 | 2012-03-14 | Semiconductor device and method of using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5928022B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016055892A1 (en) * | 2014-10-09 | 2016-04-14 | Consorzio Delta Ti Research | 3d integrated thermoelectric generator operating in an out-of-plane heat flux configuration with internal voids and heat conduction paths conditioning vias |
WO2019186644A1 (en) * | 2018-03-26 | 2019-10-03 | ウルトラメモリ株式会社 | Semiconductor module, semiconductor device, and manufacturing methods therefor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226579A (en) * | 1992-02-13 | 1993-09-03 | Nec Corp | Heat-conducting substrate, semiconductor device using the heat-conducting substrate and manufacture of heat-conducting substrate |
JP2008147323A (en) * | 2006-12-08 | 2008-06-26 | Murata Mfg Co Ltd | Thermoelectric conversion module and manufacturing method thereof |
JP2011040624A (en) * | 2009-08-13 | 2011-02-24 | Fujitsu Ltd | Electronic equipment and method for manufacturing the same |
JP5347886B2 (en) * | 2009-10-05 | 2013-11-20 | 日本電気株式会社 | Three-dimensional semiconductor device and method for cooling three-dimensional semiconductor device |
-
2012
- 2012-03-14 JP JP2012057423A patent/JP5928022B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013191753A (en) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5868879B2 (en) | Active thermal control for stacked IC devices | |
JP2017073560A5 (en) | ||
US8546924B2 (en) | Package structures for integrating thermoelectric components with stacking chips | |
JP2013077837A5 (en) | ||
JP2014204123A (en) | Printed circuit board integrated thermoelectric cooler/heater | |
CN204230225U (en) | Electronic device | |
JP2010103195A5 (en) | ||
TW200806160A (en) | High heat conductive substrate and manufacturing method thereof | |
US20160286686A1 (en) | Glass interposer with embedded thermoelectric devices | |
JP6249931B2 (en) | Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method | |
JP5928022B2 (en) | Semiconductor device and method of using the same | |
JP2019149501A (en) | Wiring board and electronic device | |
JP2015088649A (en) | Method for setting surface region for arranging heat sink on rear face of wiring portion of a chip supporting substrate, and chip supporting substrate and chip mounting structure | |
CN105938821B (en) | Thermally enhanced heat sink | |
KR102297283B1 (en) | Substrate having an thermoelectric module and semiconductor package using the same | |
JP6686467B2 (en) | Electronic component heat dissipation structure | |
JP7236930B2 (en) | Heat dissipation device | |
JPH01295455A (en) | Semiconductor laminated and integrated circuit element | |
JP2011082272A (en) | Thermoelectric cooling device | |
JP2017004997A (en) | Semiconductor device | |
TWI509758B (en) | Three-dimesional integrated circuit | |
CN215912280U (en) | Circuit board | |
JP3818310B2 (en) | Multilayer board | |
CN110246818A (en) | Cooling wafer heat radiation module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5928022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |