JP5917645B2

JP5917645B2 - Optical switch element

Info

Publication number: JP5917645B2
Application number: JP2014202766A
Authority: JP
Inventors: 瀬川　徹; 徹瀬川; 高橋　亮; 亮高橋; 松尾　慎治; 慎治松尾
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2014-10-01
Filing date: 2014-10-01
Publication date: 2016-05-18
Anticipated expiration: 2034-10-01
Also published as: JP2016071273A

Description

本発明は、大容量光通信ネットワークを支えるための重要な光部品である光スイッチ素子に関する発明であり、消光比を高くするように工夫したものである。 The present invention relates to an optical switch element, which is an important optical component for supporting a large-capacity optical communication network, and is devised to increase the extinction ratio.

近年、通信トラフィックの急激な増大に起因して、電気ルータの膨大な電力消費量が大きな課題となっている。そこで、ルータ内において入力光パケットを光のまま所望の出力ポートにパケット毎にスイッチングする、Ｎ入力Ｎ出力（以下、Ｎ×Ｎとする）光スイッチが、ルータの低消費電力化や低遅延化に有効な光部品として期待されている。その理由は、光スイッチを使用すれば、たとえば４０Gbit/sや１００Gbit/sなどの高速なビットレートの光パケット信号を、光−電気変換および電気−光変換を必要とせずにスイッチングできるためである。 In recent years, the enormous power consumption of electrical routers has become a major issue due to the rapid increase in communication traffic. Therefore, an N-input N-output (hereinafter referred to as N × N) optical switch that switches an input optical packet to a desired output port for each packet as it is in the router reduces power consumption and delay of the router. It is expected as an effective optical component. The reason is that if an optical switch is used, an optical packet signal having a high bit rate such as 40 Gbit / s or 100 Gbit / s can be switched without requiring optical-electrical conversion and electrical-optical conversion. .

Ｎ×Ｎ光スイッチは、図１３に示すように、たとえばＮ個の１×Ｎ光スイッチ１０１とＮ個のＮ×１光カプラ１０２を接続することで構成できる。入力ポート１０３より入力された光パケットは、１×Ｎ光スイッチ１０１により、所望の出力ポート１０４に接続されたＮ×１光カプラ１０２に向けて出力される。 As shown in FIG. 13, the N × N optical switch can be configured by connecting, for example, N 1 × N optical switches 101 and N N × 1 optical couplers 102. The optical packet input from the input port 103 is output by the 1 × N optical switch 101 toward the N × 1 optical coupler 102 connected to the desired output port 104.

このようなＮ×Ｎ光スイッチを構成する光スイッチ素子の従来技術として、たとえば特許文献１（特開平６−５９２９４号公報）に示す２×２光スイッチ素子が提案されている。 As a conventional technique of an optical switch element constituting such an N × N optical switch, for example, a 2 × 2 optical switch element disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 6-59294) has been proposed.

図１４に、特許文献１に示されている従来の２×２光スイッチ素子の斜視図を示す。この２×２光スイッチ素子は、方向性結合器型の光スイッチ素子であり、ｎ−ＩｎＰ基板上に、光入力部I、光スイッチ部II、光出力部IIIおよび光吸収部IVを設けた構成となっている。 FIG. 14 is a perspective view of a conventional 2 × 2 optical switch element disclosed in Patent Document 1. This 2 × 2 optical switch element is a directional coupler type optical switch element, and an optical input part I, an optical switch part II, an optical output part III, and an optical absorption part IV are provided on an n-InP substrate. It has a configuration.

より詳細に説明すると、従来の２×２光スイッチ素子は、ｎ−ＩｎＰ基板２０６上に、ｉ−ＭＱＷ層２０５、ｉ−ＩｎＰクラッド層２０４、ｐ−ＩｎＰクラッド層２０３が順に積層されている。ｐ−ＩｎＰクラッド層２０３は、図１４に示すような構造で、細線状に２本形成されている。さらに、光スイッチ部IIの一方のｐ−ＩｎＰクラッド層２０３上、および光吸収部IVの両方のｐ−ＩｎＰクラッド層２０３上には、ｐ⁺ −ＩｎＧａＡｓキャップ層２０２およびｐ型電極２０１が順に形成されている。ｎ−ＩｎＰ基板２０６の裏面にはｎ型電極２０７が形成されている。また、２０８は分離溝である。 More specifically, in the conventional 2 × 2 optical switch element, an i-MQW layer 205, an i-InP clad layer 204, and a p-InP clad layer 203 are sequentially laminated on an n-InP substrate 206. The p-InP clad layer 203 has a structure as shown in FIG. Further, a p ⁺ -InGaAs cap layer 202 and a p-type electrode 201 are sequentially formed on one p-InP clad layer 203 of the optical switch part II and on both p-InP clad layers 203 of the light absorption part IV. Has been. An n-type electrode 207 is formed on the back surface of the n-InP substrate 206. Reference numeral 208 denotes a separation groove.

光パケットなどの入力信号光は、ｉ−ＭＱＷ層２０５内のうち、細線状に形成されたｐ−ＩｎＰクラッド層２０３の下部に位置する部分を導波する。以下、光入力部I、光スイッチ部II、光出力部IIIおよび光吸収部IVに設けたｐ−ＩｎＰクラッド層２０３の下部に位置するｉ−ＭＱＷ層２０５を、それぞれ入力導波路、光スイッチ導波路、出力導波路および光吸収導波路と呼ぶこととする。 Input signal light such as an optical packet is guided through a portion of the i-MQW layer 205 located below the p-InP cladding layer 203 formed in a thin line shape. Hereinafter, the i-MQW layer 205 positioned below the p-InP cladding layer 203 provided in the optical input unit I, the optical switch unit II, the optical output unit III, and the optical absorption unit IV is respectively connected to the input waveguide and the optical switch guide. These are referred to as a waveguide, an output waveguide, and a light absorption waveguide.

入力信号光は、いずれか一方の入力導波路に入力され、光スイッチ導波路に導かれる。
光スイッチ導波路では、光スイッチ部IIに設けたｐ型電極２０１とｎ型電極２０７との間に所望の電圧を印加することにより、たとえば多重量子井戸（Multiple Quantum Well: MQW）構造に起因する量子井戸閉じ込め効果（Quantum Confined Stark Effect: QCSE）により、ｐ型電極２０１下方の光スイッチ導波路の屈折率を変えることで、いずれか一方の光スイッチ導波路からのみ信号光を出力する。すなわち、光路切り替えを行う。 Input signal light is input to one of the input waveguides and guided to the optical switch waveguide.
In the optical switch waveguide, a desired voltage is applied between the p-type electrode 201 and the n-type electrode 207 provided in the optical switch unit II, for example, due to a multiple quantum well (MQW) structure. By changing the refractive index of the optical switch waveguide below the p-type electrode 201 by the quantum well confined stark effect (QCSE), signal light is output only from one of the optical switch waveguides. That is, the optical path is switched.

光吸収部IVでは、信号光が入力された光吸収導波路とは異なる光吸収導波路に設けたｐ型電極２０１と、ｎ型電極２０７との間に、所望の電圧が印加される。これにより、電圧が印加された光吸収導波路を導波する光（すなわち、前記光スイッチ導波路から漏れ出たクロストーク光）は光吸収導波路で吸収される一方、光スイッチ導波路から出力された信号光は出力導波路へ導かれる。 In the light absorption part IV, a desired voltage is applied between the p-type electrode 201 and the n-type electrode 207 provided in a light absorption waveguide different from the light absorption waveguide to which signal light is input. As a result, light guided through the optical absorption waveguide to which voltage is applied (that is, crosstalk light leaking from the optical switch waveguide) is absorbed by the optical absorption waveguide and output from the optical switch waveguide. The signal light thus guided is guided to the output waveguide.

このように、光スイッチ部IIと光吸収部IVを備えることにより、光クロストークを低減可能な光スイッチ素子を実現している。 Thus, by providing the optical switch part II and the light absorbing part IV, an optical switch element capable of reducing optical crosstalk is realized.

特開平６−５９２９４号公報JP-A-6-59294

ところで図１４に示す従来の光スイッチ素子では、光スイッチ部IIに一つ設けられた電極２０１、光吸収部IVに二つ設けられた電極２０１は、それぞれ異なる電圧値で、かつ独立に動作させる必要があった。そのため、各電極間で電気クロストークが生じないよう、各電極間は電気的に分離される必要があった。
一般に、電気クロストークを抑制するためには、電極間の抵抗を増大させる手段がとられるため、従来の光スイッチ素子では、図１４に示されているように、各電極間にある導電率の高いｐ⁺ −ＩｎＧａＡｓキャップ層２０２およびｐ−ＩｎＰクラッド層２０３を除去し、電極間に分離溝２０８を形成することで、電極間抵抗を増大させている。 By the way, in the conventional optical switch element shown in FIG. 14, one electrode 201 provided in the optical switch unit II and two electrodes 201 provided in the light absorption unit IV are operated independently at different voltage values. There was a need. For this reason, the electrodes need to be electrically separated from each other so that electrical crosstalk does not occur between the electrodes.
In general, in order to suppress electrical crosstalk, a measure is taken to increase the resistance between the electrodes. Therefore, in the conventional optical switch element, as shown in FIG. The inter-electrode resistance is increased by removing the high p ⁺ -InGaAs cap layer 202 and the p-InP clad layer 203 and forming the isolation groove 208 between the electrodes.

しかし、分離溝２０８を形成するためにｐ−ＩｎＰクラッド層２０３を除去してしまうと、信号光が伝搬する導波路の実効屈折率が変化してしまい、分離溝２０８の有無により導波路伝搬光のモード分布に差異が生じる。これにより、信号光の過剰損失が増大してしまう、という課題があった。
また、分離溝２０８があるため、信号光がモード分布の差異に起因して反射する、という課題があった。すなわち、光スイッチ素子の光学的特性が劣化してしまう、という課題があった。 However, if the p-InP cladding layer 203 is removed to form the separation groove 208, the effective refractive index of the waveguide through which the signal light propagates changes, and the waveguide propagation light depends on the presence or absence of the separation groove 208. A difference occurs in the mode distribution. Accordingly, there is a problem that excessive loss of signal light increases.
In addition, since the separation groove 208 is provided, there is a problem that the signal light is reflected due to a difference in mode distribution. That is, there is a problem that the optical characteristics of the optical switch element are deteriorated.

本発明は、上記課題に鑑み、作製方法が簡便で、光学的特性を劣化させることなく、かつ、低い光クロストークにして電極間の電気的干渉を抑制した光スイッチ素子を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an optical switch element that has a simple manufacturing method, does not deteriorate optical characteristics, and has low optical crosstalk and suppresses electrical interference between electrodes. And

上記課題を解決する本発明は、
入力された光を２以上の整数Ｎ個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたＮ個の分岐光導波路と、Ｎ個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させるＮ個の光ゲートと、Ｎ個の前記光ゲートにそれぞれ接続されたＮ個の出力光導波路とが順に接続して構成されており、前記光カプラ，前記分岐光導波路，前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、Ｎ個またはＮ―１個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。 The present invention for solving the above problems
Connected to each of an optical coupler that branches and outputs input light into N or more integers N, N branch optical waveguides connected to the output side of the optical coupler, and N branch optical waveguides In addition, an electric field application electrode is provided on the upper surface, and when the negative voltage is applied to the electric field application electrode, the light propagating is attenuated, and when the application of the negative voltage is stopped, the propagating light is transmitted N A plurality of optical gates and N output optical waveguides respectively connected to the N optical gates are connected in order, and the optical coupler, the branch optical waveguide, the optical gate, and the output optical waveguide In the optical switch element in which the waveguide is formed physically continuously,
A ground electrode connected to a ground potential is provided on at least one of the top surface of the optical coupler and the top surfaces of the N or N-1 branch optical waveguides.

また本発明は、
入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された２つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させる２つの光ゲートと、前記光ゲートにそれぞれ接続された２つの出力光導波路とが順に接続して構成されており、前記光スイッチ，前記分岐光導波路，前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち２つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも１つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。 The present invention also provides
An optical switch that switches and outputs the input light, two branch optical waveguides connected to the output side of the optical switch, and an electric field application electrode provided on the upper surface, connected to each of the branch optical waveguides And two optical gates that attenuate the light that has propagated when a negative voltage is applied to the electrode for applying an electric field and transmit the light that has propagated when the application of the negative voltage is stopped. An optical switch element in which the two output optical waveguides are connected in order, and the optical switch, the branch optical waveguide, the optical gate, and the output optical waveguide are physically continuously formed. In
A ground potential is applied to at least one of the upper surface of a portion of the optical switch connected to the two branched optical waveguides, the upper surface of the one branched optical waveguide, and the upper surface of the other branched optical waveguide. A ground electrode connected to is provided.

また本発明は、
前記光スイッチは、入力側の光カプラと出力側の光カプラを２つのアーム光導波路で接続した構成を含むマッハツェンダー干渉計であり、
前記マッハツェンダー干渉計の前記出力側の光カプラの上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも１つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。 The present invention also provides
The optical switch is a Mach-Zehnder interferometer including a configuration in which an optical coupler on the input side and an optical coupler on the output side are connected by two arm optical waveguides,
A ground connected to a ground potential on at least one of the upper surface of the output-side optical coupler of the Mach-Zehnder interferometer, the upper surface of one of the branched optical waveguides, and the upper surface of the other branched optical waveguide. An electrode is provided.

本発明の光スイッチ素子は、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、極めて低い光クロストークにして電極間の電気的干渉を抑制する、という効果を奏する。 The optical switch element of the present invention can be manufactured by a simple method, and has an effect of suppressing electrical interference between electrodes without deteriorating optical characteristics and by making extremely low optical crosstalk.

本発明の第１の実施形態に係る１×２光スイッチ素子を示す斜視図である。1 is a perspective view showing a 1 × 2 optical switch element according to a first embodiment of the present invention. FIG. 本発明の第１の実施形態に係る１×２光スイッチ素子を示す概念図である。It is a conceptual diagram which shows the 1 * 2 optical switch element concerning the 1st Embodiment of this invention. 図１のＡ−Ａ断面を示す断面図である。It is sectional drawing which shows the AA cross section of FIG. １×２光スイッチ素子の各出力ポートにおける透過率と印加電圧の関係を示す特性図であり、（ａ）はグランド電極を形成しない場合の特性図、（ｂ）はグランド電極を形成した場合の特性図である。It is a characteristic view which shows the relationship between the transmittance | permeability in each output port of a 1x2 optical switch element, and an applied voltage, (a) is a characteristic view when not forming a ground electrode, (b) is the case where a ground electrode is formed. FIG. グランド電極が無い場合における、光ゲート間の等価回路を示す回路図である。It is a circuit diagram which shows the equivalent circuit between optical gates when there is no ground electrode. １×２光スイッチ素子の各点における上部クラッド層の電位分布を示す特性図であり、（ａ）はグランド電極を形成しない場合の特性図、（ｂ）はグランド電極を形成し０Ｖとした場合の特性図である。It is a characteristic view which shows the electric potential distribution of the upper clad layer in each point of 1x2 optical switch element, (a) is a characteristic view when not forming a ground electrode, (b) is a case where a ground electrode is formed and it is set to 0V FIG. 本発明の第１の実施形態の２つの変形例である、１×２光スイッチ素子を示す概念図である。It is a conceptual diagram which shows the 1 * 2 optical switch element which is two modifications of the 1st Embodiment of this invention. 本発明の第１の実施形態の別の変形例である、１×Ｎ光スイッチ素子を示す概念図である。It is a conceptual diagram which shows the 1 * N optical switch element which is another modification of the 1st Embodiment of this invention. 本発明の第２の実施形態に係る１×２光スイッチ素子を示す概念図である。It is a conceptual diagram which shows the 1 * 2 optical switch element which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る１×２光スイッチ素子に用いる、２×２ＭＺＩの透過率と注入電流の関係を示す図である。It is a figure which shows the relationship between the transmittance | permeability of 2 * 2MZI used for the 1 * 2 optical switch element which concerns on the 2nd Embodiment of this invention, and injection current. 本発明の第２の実施形態に用いる、光ゲート単体の透過率と印加電圧の関係を示す特性図である。It is a characteristic view which shows the relationship between the transmittance | permeability of the optical gate single-piece | unit used for the 2nd Embodiment of this invention, and an applied voltage. 本発明の第２の実施形態の変形例である、１×Ｎ光スイッチ素子を示す概念図である。It is a conceptual diagram which shows the 1 * N optical switch element which is a modification of the 2nd Embodiment of this invention. Ｎ個の１×Ｎ光スイッチとＮ個のＮ×１光カプラで構成されるＮ×Ｎ光スイッチを示す構成図である。It is a block diagram which shows the NxN optical switch comprised by N pieces of 1xN optical switches and N pieces of Nx1 optical couplers. 従来技術である２×２型光スイッチを示す構成図である。It is a block diagram which shows the 2 * 2 type | mold optical switch which is a prior art.

以下、本発明の実施形態を図面に基づき詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（第１の実施形態）
本発明の第１の実施形態に係る光スイッチ素子は、１×２光カプラと、その各出力にそれぞれ電界吸収型（Electro absorption: EA ）の光ゲートを備えた１×２光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。 (First embodiment)
The optical switch device according to the first embodiment of the present invention is a 1 × 2 optical switch device that includes a 1 × 2 optical coupler and an electroabsorption (EA) optical gate at each output. . In addition, a ground electrode is formed on the element surface for electrical isolation between the optical gates.
Hereinafter, the configuration and operation will be described in detail with reference to the drawings.

第１の実施形態に係る光スイッチ素子の斜視図を図１に、概念図を図２に示す。また、図１のＡ−Ａ線における光スイッチ素子の断面図を図３に示す。 FIG. 1 is a perspective view of the optical switch element according to the first embodiment, and FIG. 2 is a conceptual diagram thereof. FIG. 3 is a cross-sectional view of the optical switch element taken along line AA in FIG.

第１の実施形態に係る光スイッチ素子１０は、同一のｎ−ＩｎＰ基板１１上に形成された、入力光導波路１２と、１×２光カプラ１３と、２個の光ゲート１４（１４Ａ，１４Ｂ）と、２個の出力光導波路１５（１５Ａ，１５Ｂ）とを順に接続して構成されている。なお、１×２光カプラ１３の出力側には分岐光導波路１６Ａ，１６Ｂが接続されており、１×２光カプラ１３の出力側は、分岐光導波路１６Ａ，１６Ｂを介して、光ゲート１４Ａ，１４Ｂに接続されている。 The optical switch element 10 according to the first embodiment includes an input optical waveguide 12, a 1 × 2 optical coupler 13, and two optical gates 14 (14A and 14B) formed on the same n-InP substrate 11. ) And two output optical waveguides 15 (15A, 15B) are sequentially connected. The branch optical waveguides 16A and 16B are connected to the output side of the 1 × 2 optical coupler 13, and the output side of the 1 × 2 optical coupler 13 is connected to the optical gates 14A and 16B via the branch optical waveguides 16A and 16B. 14B.

入力光導波路１２は、その端面である入力ポート１２ａを介して、入力信号光を１×２光カプラ１３に導く。１×２光カプラ１３は、入力光導波路１２から入力される入力信号光をそれぞれ２分割し、分岐した信号光を分岐光導波路１６Ａ，１６Ｂを介して、同じ強度で２つの光ゲート１４Ａ，１４Ｂへ出力する。光ゲート１４Ａ，１４Ｂの動作については、後述する。光ゲート１４Ａ，１４Ｂから出力される信号光は出力光導波路１５Ａ，１５Ｂへ導かれ、その端面である出力ポート１５Ａ−１，１５Ｂ−１から出力される。 The input optical waveguide 12 guides the input signal light to the 1 × 2 optical coupler 13 through the input port 12a which is the end face thereof. The 1 × 2 optical coupler 13 divides the input signal light input from the input optical waveguide 12 into two, and the branched signal light is split into two optical gates 14A and 14B with the same intensity via the branched optical waveguides 16A and 16B. Output to. The operation of the optical gates 14A and 14B will be described later. The signal light output from the optical gates 14A and 14B is guided to the output optical waveguides 15A and 15B, and is output from the output ports 15A-1 and 15B-1 which are the end faces.

入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂは、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されており、すべて図３に示すものと同じ断面構造を有する。すなわち、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、バルク１．４Ｑ組成のＩｎＧａＡｓＰコア層（フォトルミネッセンスピーク波長１．４μｍ、厚さ０．３μｍ）２２、ｐ−ＩｎＰ上部クラッド層２３、ｐ⁺−ＩｎＧａＡｓキャップ層２４の順に形成された積層構造を、同時にＩｎＧａＡｓＰコア層２２の下部までエッチングすることで作製され、ハイメサ光導波路構造を形成している。入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂは、ｐｉｎダブルヘテロ接合構造となっている。 The input optical waveguide 12, the 1 × 2 optical coupler 13, the branch optical waveguides 16A and 16B, the optical gates 14A and 14B, and the output optical waveguides 15A and 15B are continuous without being physically separated (a separation groove is provided in the middle). And all have the same cross-sectional structure as shown in FIG. That is, an n-InP lower clad layer 21, an InGaAsP core layer with a bulk 1.4Q composition (photoluminescence peak wavelength 1.4 μm, thickness 0.3 μm) 22, a p-InP upper clad layer on an n-InP substrate 11 23, the p ⁺ -InGaAs cap layer 24 formed in this order is simultaneously etched to the bottom of the InGaAsP core layer 22 to form a high mesa optical waveguide structure. The input optical waveguide 12, 1 × 2 optical coupler 13, branch optical waveguides 16A and 16B, optical gates 14A and 14B, and output optical waveguides 15A and 15B have a pin double heterojunction structure.

光ゲート１４Ａ，１４Ｂのｐ⁺ −ＩｎＧａＡｓキャップ層２４には、その上面を覆うように、それぞれｐ型電極（電界印加用電極）１７Ａ，１７Ｂが設けられている。
１×２光カプラ１３のｐ⁺ −ＩｎＧａＡｓキャップ層２４には、その上面を覆うように、グランド電極１８が設けられている。このグランド電極１８は接地されており、その電位は０Ｖになっている。このように接地電位に接続されているグランド電極１８を設けたことが、第１の実施形態における大きな特徴である。
ｎ−ＩｎＰ基板１１の裏面、あるいは上面の各積層構造が除去された部分には、ｎ型電極（不図示）が設けられている。 The p ⁺ -InGaAs cap layer 24 of the optical gates 14A and 14B is provided with p-type electrodes (electric field application electrodes) 17A and 17B so as to cover the upper surfaces thereof.
A ground electrode 18 is provided on the p ⁺ -InGaAs cap layer 24 of the 1 × 2 optical coupler 13 so as to cover the upper surface thereof. The ground electrode 18 is grounded, and its potential is 0V. The provision of the ground electrode 18 connected to the ground potential in this way is a major feature in the first embodiment.
An n-type electrode (not shown) is provided on the back surface of the n-InP substrate 11 or a portion where the stacked structure on the top surface is removed.

入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂの高さは、４μｍとした。入力光導波路１２、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂの導波路幅は、１．５μｍとした。光ゲート１４Ａ，１４Ｂの導波方向の長さ（すなわち、光ゲート１４Ａ，１４Ｂに設けたｐ型電極１７Ａ，１７Ｂの長さ）は、１０００μｍとした。１×２光カプラ１３は、マルチモード干渉（ＭＭＩ）光カプラとし、そのサイズは１７×４μｍとした（導波方向の長さが１７μｍ）。 The height of the input optical waveguide 12, 1 × 2 optical coupler 13, branch optical waveguides 16A and 16B, optical gates 14A and 14B, and output optical waveguides 15A and 15B was 4 μm. The waveguide widths of the input optical waveguide 12, the branched optical waveguides 16A and 16B, the optical gates 14A and 14B, and the output optical waveguides 15A and 15B were 1.5 μm. The length of the optical gates 14A and 14B in the waveguide direction (that is, the length of the p-type electrodes 17A and 17B provided on the optical gates 14A and 14B) was 1000 μm. The 1 × 2 optical coupler 13 is a multimode interference (MMI) optical coupler, and its size is 17 × 4 μm (the length in the waveguide direction is 17 μm).

以下、光ゲート１４Ａ，１４Ｂおよび光スイッチ素子１０の動作について説明する。
ｎ−ＩｎＰ基板１１に設けたｎ型電極は接地し（電位＝０Ｖ）、光ゲート１４Ａ，１４Ｂに設けたｐ型電極１７Ａ，１７Ｂにマイナス電圧を印加すると、フランツケルディッシュ効果により、ＩｎＧａＡｓＰコア層２２における吸収端がシフトし、光ゲート１４Ａ，１４Ｂを伝搬する信号光波長での吸収係数が増加する。 Hereinafter, operations of the optical gates 14A and 14B and the optical switch element 10 will be described.
When the n-type electrode provided on the n-InP substrate 11 is grounded (potential = 0V) and a negative voltage is applied to the p-type electrodes 17A and 17B provided on the optical gates 14A and 14B, the InGaAsP core layer is obtained by the Franz Kelish effect. The absorption edge at 22 shifts, and the absorption coefficient at the signal light wavelength propagating through the optical gates 14A and 14B increases.

そこで、例えば、光ゲート１４Ａに０Ｖを印加し、光ゲート１４Ｂに信号光波長で所望の吸収率（減衰）が得られるマイナス電圧を印加することで、入力ポート１２ａに入力された入力信号光は出力ポート１５Ａ−１からのみ出力されるようになる。逆に、光ゲート１４Ａに所定のマイナス電圧を印加し、光ゲート１４Ｂに０Ｖを印加することで、入力ポート１２ａに入力された入力信号光は出力ポート１５Ｂ−１からのみ出力されるようになる。こうして、光ゲート１４Ａ，１４Ｂへの印加電圧の制御により、光スイッチ素子１０をスイッチ動作させることができる。 Therefore, for example, by applying 0 V to the optical gate 14A and applying a negative voltage that provides a desired absorption rate (attenuation) at the signal light wavelength to the optical gate 14B, the input signal light input to the input port 12a is It is output only from the output port 15A-1. Conversely, by applying a predetermined negative voltage to the optical gate 14A and applying 0 V to the optical gate 14B, the input signal light input to the input port 12a is output only from the output port 15B-1. . Thus, the optical switch element 10 can be switched by controlling the voltage applied to the optical gates 14A and 14B.

なお、光ゲート１４Ａ，１４Ｂへの印加電圧が０Ｖである場合、信号光波長を１．５５μｍとすると、光ゲート１４Ａ，１４Ｂの吸収端は信号光波長よりも１００ｎｍ以上離れており、光ゲート１４Ａ，１４Ｂにおける伝搬損失は０．５dB/mmと極めて低い。 When the applied voltage to the optical gates 14A and 14B is 0V, when the signal light wavelength is 1.55 μm, the absorption edges of the optical gates 14A and 14B are more than 100 nm away from the signal light wavelength. , 14B has a very low propagation loss of 0.5 dB / mm.

光スイッチ素子１０の光ゲート１４Ｂに印加する電圧を０Ｖとしたときの、光ゲート１４Ａの印加電圧に対する、出力ポート１５Ａ−１および出力ポート１５Ｂ−１からの各出力の透過特性を図４に示す。図４の縦軸は、入力信号光の強度に対する出力ポート１５Ａ−１，１５Ｂ−１からの出力光の強度の比であり、光ゲート１４Ａの印加電圧が０Ｖであるときの出力光の強度を基準（０ dB）とした場合の「正規化透過率」とした。また、入力信号光としては、波長１．５５μｍ、強度０ dBmの連続光（CW光）を用いた。 FIG. 4 shows transmission characteristics of the outputs from the output port 15A-1 and the output port 15B-1 with respect to the applied voltage of the optical gate 14A when the voltage applied to the optical gate 14B of the optical switch element 10 is 0V. . The vertical axis in FIG. 4 represents the ratio of the intensity of the output light from the output ports 15A-1 and 15B-1 to the intensity of the input signal light. The intensity of the output light when the applied voltage of the optical gate 14A is 0V. “Normalized transmittance” when the standard (0 dB) was used. As input signal light, continuous light (CW light) having a wavelength of 1.55 μm and an intensity of 0 dBm was used.

図４（ａ）は、１×２光カプラ１３上にグランド電極１８を形成しない場合の光ゲート１４Ａ，１４Ｂの透過特性である。出力ポート１５Ａ−１の透過特性（図４（ａ）の実線）から、光ゲート１４Ａ単体では、印加電圧−７Ｖで４０dB以上の消光比が得られることが分かる。 4A shows transmission characteristics of the optical gates 14A and 14B when the ground electrode 18 is not formed on the 1 × 2 optical coupler 13. FIG. From the transmission characteristics of the output port 15A-1 (solid line in FIG. 4A), it can be seen that an extinction ratio of 40 dB or more can be obtained with the applied voltage of −7 V with the optical gate 14A alone.

一方、出力ポート１５Ｂ−１の透過特性（図４（ａ）の破線）から、光ゲート１４Ｂへの印加電圧を０Ｖとしているにもかかわらず、光ゲート１４Ａへのマイナス電圧印加とともに光ゲート１４Ｂの透過率が減少する現象が見られた。具体的には、光ゲート１４Ａへの印加電圧が−７Ｖのとき、光ゲート１４Ｂで約１０dBの光出力強度の低下が生じた。
これは、物理的に分断されていないｐ⁺ −ＩｎＧａＡｓキャップ層２４およびｐ−ＩｎＰ上部クラッド層２３を介して、光ゲート１４Ａに印加した電圧が光ゲート１４Ｂ近傍にまで及ぶこと（電気クロストークが生ずること）に起因する。すなわち、光ゲート１４Ａのｐ型電極１７Ａに印加した電圧により、光ゲート１４Ａ、１×２光カプラ１３、光ゲート１４Ｂの各ｐ−ＩｎＰ上部クラッド層２３の電圧がマイナス側に引っ張られたため、１×２光カプラ１３と光ゲート１４Ｂの間のＩｎＧａＡｓＰコア層２２の吸収係数がフランツケルディッシュ効果により増大したものである。
以下、この現象を、等価回路を用いて詳しく説明する。 On the other hand, from the transmission characteristic of the output port 15B-1 (broken line in FIG. 4A), although the voltage applied to the optical gate 14B is 0 V, the negative voltage is applied to the optical gate 14A and the optical gate 14B is applied. A phenomenon in which the transmittance was reduced was observed. Specifically, when the applied voltage to the optical gate 14A is −7 V, the optical output intensity is reduced by about 10 dB in the optical gate 14B.
This is because the voltage applied to the optical gate 14A reaches the vicinity of the optical gate 14B through the p ⁺ -InGaAs cap layer 24 and the p-InP upper cladding layer 23 that are not physically divided (electric crosstalk is reduced). Caused by) That is, the voltage applied to the p-type electrode 17A of the optical gate 14A causes the voltage of each p-InP upper cladding layer 23 of the optical gate 14A, 1 × 2 optical coupler 13, and optical gate 14B to be pulled to the negative side. The absorption coefficient of the InGaAsP core layer 22 between the × 2 optical coupler 13 and the optical gate 14B is increased by the Franz Keldish effect.
Hereinafter, this phenomenon will be described in detail using an equivalent circuit.

図５は、図１，図２に示す光スイッチ素子１０において、仮にグランド電極１８を設けなかった場合において、光ゲート１４Ａにマイナス電圧である−Ｖ_bを、光ゲート１４Ｂに０Ｖを印加した場合における等価回路図を示している。図１，図２の光スイッチ素子１０の積層構造は、前述のとおり半導体ｐｉｎ構造であり、ｐ側をマイナス電圧にして動作（逆方向バイアス動作）させるため、図５に示すように容量Ｃと電流源Ｉを用いて表すことができる。また、光ゲート１４Ａ、１×２光カプラ１３および光ゲート１４Ｂ間には素子抵抗Ｒが存在し、第１の実施形態の光ゲート１４Ａ−光ゲート１４Ｂ間の抵抗値（図５の等価回路図における４×Ｒに相当）は約１０ｋΩであった。なお、図５中、Ａ点は光ゲート１４Ａのｐ型電極１７Ａの端子、Ｃ点は光ゲート１４Ｂのｐ型電極１７Ｂの端子、Ｂ点は１×２光カプラ１３の中心付近におけるｐ−ＩｎＰ上部クラッド層２３のグランド電極端子を表している。 Figure 5 is an optical switching device 10 shown in FIG. 1, FIG. 2, if in the case of not providing the ground electrode 18, a -V _b to the optical gate 14A is a negative voltage, when 0V is applied to the optical gate 14B The equivalent circuit diagram in is shown. The stacked structure of the optical switch element 10 in FIGS. 1 and 2 is the semiconductor pin structure as described above, and operates with a negative voltage on the p side (reverse bias operation). Therefore, as shown in FIG. It can be expressed using a current source I. Further, there is an element resistance R between the optical gate 14A, the 1 × 2 optical coupler 13 and the optical gate 14B, and the resistance value between the optical gate 14A and the optical gate 14B of the first embodiment (equivalent circuit diagram of FIG. 5). Was equivalent to about 4 kR). In FIG. 5, point A is the terminal of the p-type electrode 17A of the optical gate 14A, point C is the terminal of the p-type electrode 17B of the optical gate 14B, and point B is p-InP near the center of the 1 × 2 optical coupler 13. The ground electrode terminal of the upper clad layer 23 is represented.

図６は、光ゲート１４Ａのｐ型電極１７Ａ（Ａ点）に電圧−Ｖ_bを印加し、光ゲート１４Ｂのｐ型電極１７Ｂ（Ｃ点）を０Ｖとした場合の、光スイッチ素子１０のＡ−Ｃ点間の電位分布を示している。 FIG. 6 shows the A of the optical switch element 10 when the voltage −V _b is applied to the p-type electrode 17A (point A) of the optical gate 14A and the p-type electrode 17B (point C) of the optical gate 14B is set to 0V. The potential distribution between points -C is shown.

１×２光カプラ１３の上面にグランド電極１８を形成しない構成において、信号光を入力しない場合は、図６（ａ）の実線のように、Ａ点からＣ点に向けてリニアに電位が降下する。Ｃ点の電位は０Ｖであり、光吸収は生じないが、Ｂ点−Ｃ点間、すなわち１×２光カプラ１３−光ゲート１４Ｂ間のｐ−ＩｎＰ上部クラッド層２３にはマイナス電圧が印加された状態となる。したがって、この状態では、Ｂ点−Ｃ点間においてフランツケルディッシュ効果により光吸収が生じる。 In the configuration in which the ground electrode 18 is not formed on the top surface of the 1 × 2 optical coupler 13, when no signal light is input, the potential drops linearly from point A to point C as shown by the solid line in FIG. To do. The potential at point C is 0V and no light absorption occurs, but a negative voltage is applied to the p-InP upper cladding layer 23 between point B and point C, that is, between the 1 × 2 optical coupler 13 and the optical gate 14B. It becomes a state. Therefore, in this state, light absorption occurs between the points B and C due to the Franz Keldisch effect.

次いで、光スイッチ素子１０に信号光を入力すると、光スイッチ素子１０全域においてｐｉｎダブルヘテロ接合構造の空乏層でフォトキャリア（正孔と電子の対）が発生する。発生した正孔は、ｐ−ＩｎＰ上部クラッド層２３およびｐ⁺−ＩｎＧａＡｓキャップ層２４を通り光ゲート１４Ａのｐ型電極１７Ａ（Ａ点）に向けて移動するため、図５に示すような光電流（フォトカレント）Ｉ_p1〜Ｉ_p5が流れるが、そこには素子間抵抗Ｒがあるため、光電流量に応じてｐ−ＩｎＰ上部クラッド層２３の電圧は図６（ａ）の破線のように降下する。しかし、それでもＢ−Ｃ点間にマイナス電圧が印加された状態となっているため、図４（ａ）の破線のように、本来透過状態であるべき光ゲート１４Ｂ（出力ポート１５Ｂ−１）からの光出力強度は低下してしまう。 Next, when signal light is input to the optical switch element 10, photocarriers (a pair of holes and electrons) are generated in the depletion layer of the pin double heterojunction structure throughout the optical switch element 10. The generated holes move through the p-InP upper cladding layer 23 and the p ⁺ -InGaAs cap layer 24 toward the p-type electrode 17A (point A) of the optical gate 14A, so that a photocurrent as shown in FIG. (Photocurrent) I _{p1 to} I _p5 flow, but since there is an inter-element resistance R, the voltage of the p-InP upper cladding layer 23 drops as shown by the broken line in FIG. To do. However, since a negative voltage is still applied between the points B-C, the optical gate 14B (output port 15B-1) that should originally be in the transmissive state as shown by the broken line in FIG. The light output intensity will be reduced.

そこで第１の実施形態では、前述の電気クロストークによる光出力強度の変動を抑えるため、１×２光カプラ１３の上部全面にグランド電極１８を形成し、このグランド電極１８を接地（０Ｖ）する。そうした場合、図６（ｂ）の実線に示すように、Ｂ−Ｃ点間の電
位が０Ｖになったため、光ゲート１４Ｂにおける光出力強度の低下は完全に抑制される。このように、１×２光カプラ１３上にグランド電極１８を形成することで、ｐ⁺−ＩｎＧａＡｓキャップ層２４およびｐ−ＩｎＰ上部クラッド層２３を除去するなどデバイスの構造に物理的な加工を施すことなく（分離溝を形成することなく）、光ゲート１４Ａ，１４Ｂの各電極１７Ａ，１７Ｂ間の電気的な分離が可能になる。 Therefore, in the first embodiment, the ground electrode 18 is formed on the entire upper surface of the 1 × 2 optical coupler 13 and the ground electrode 18 is grounded (0 V) in order to suppress the fluctuation of the light output intensity due to the electric crosstalk. . In such a case, as indicated by the solid line in FIG. 6B, the potential between the points B and C becomes 0 V, and thus the decrease in the light output intensity at the optical gate 14B is completely suppressed. In this manner, by forming the ground electrode 18 on the 1 × 2 optical coupler 13, the device structure is physically processed, such as removing the p ⁺ -InGaAs cap layer 24 and the p-InP upper cladding layer 23. Without any separation (without forming a separation groove), electrical separation between the electrodes 17A and 17B of the optical gates 14A and 14B becomes possible.

このため、第１の実施形態に係る光スイッチ１０では、図４（ｂ）に示す特性が得られる。
つまり、出力ポート１５Ａ−１の透過特性（図４（ｂ）の実線）から、光ゲート１４Ａでは、印加電圧−７Ｖで４０dB以上の消光比が得られることが分かる。
また、出力ポート１５Ｂ−１の透過特性（図４（ｂ）の一点鎖線）から、光ゲート１４Ｂへの印加電圧を０Ｖとしていれば、光ゲート１４Ａ，１４Ｂの各電極１７Ａ，１７Ｂ間の電気的な分離がされていることから、光ゲート１４Ａへマイナス電圧を印加していっても、光ゲート１４Ｂの透過率が減少することなく維持できることが分る。
この結果、光スイッチ１０全体として、印加電圧−７Ｖで４０dB以上という、高い消光比によりスイッチングをすることができる。 For this reason, in the optical switch 10 according to the first embodiment, the characteristics shown in FIG. 4B are obtained.
That is, it can be seen from the transmission characteristic of the output port 15A-1 (solid line in FIG. 4B) that the optical gate 14A can obtain an extinction ratio of 40 dB or more at an applied voltage of −7V.
Further, from the transmission characteristic of the output port 15B-1 (the one-dot chain line in FIG. 4B), if the voltage applied to the optical gate 14B is set to 0V, the electrical connection between the electrodes 17A and 17B of the optical gates 14A and 14B. As a result of this separation, it can be seen that even if a negative voltage is applied to the optical gate 14A, the transmittance of the optical gate 14B can be maintained without decreasing.
As a result, the optical switch 10 as a whole can be switched with a high extinction ratio of 40 dB or more at an applied voltage of −7V.

次に、第１の実施形態に係る光スイッチ素子１０の作製方法について述べる。
まず、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、１．４Ｑ組成０．３μｍ膜厚のバルクｉ−ＩｎＧａＡｓＰコア層２２、ｐ−ＩｎＰ上部クラッド層２３、ｐ⁺−ＩｎＧａＡｓキャップ層２４を、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）により成長させる。次いで、フォトリソグラフィとドライエッチングとにより、ハイメサ光導波路構造を有する入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂ、および出力光導波路１５Ａ，１５Ｂを一括形成する。光導波路構造を形成後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン（Benzocyclobutene: ＢＣＢ）をスピンコートにより塗布し、Ｏ₂／Ｃ₂Ｆ₆混合ガスを用いたＲＩＥ（Reactive Ion Etching）により素子の表面が露出するまでエッチバックし、素子の表面を平坦化する。最後に、光ゲート１４Ａおよび光ゲート１４Ｂのｐ⁺−ＩｎＧａＡｓキャップ層２４上にｐ型電極１７Ａ，１７Ｂを形成し、更に１×２光カプラ１３のｐ⁺−ＩｎＧａＡｓキャップ層２４上にグランド電極１８を形成し、ｎ−ＩｎＰ基板１１の裏面ないし同基板１１の光導波路構造が形成されていない領域にｎ型電極を形成する。 Next, a manufacturing method of the optical switch element 10 according to the first embodiment will be described.
First, on an n-InP substrate 11, an n-InP lower clad layer 21, a bulk i-InGaAsP core layer 22 having a 1.4Q composition of 0.3 μm thickness, a p-InP upper clad layer 23, a p ⁺ -InGaAs cap layer. 24 is grown by metal organic vapor phase epitaxy (MOVPE). Next, the input optical waveguide 12, 1 × 2 optical coupler 13, branch optical waveguides 16A and 16B, optical gates 14A and 14B, and output optical waveguides 15A and 15B having a high mesa optical waveguide structure are collectively formed by photolithography and dry etching. Form. After forming the optical waveguide structure, benzocyclobutene (BCB), which is an organic material that can be embedded in a local region and has excellent planarization, is applied by spin coating, and an O ₂ / C ₂ F ₆ mixed gas is used. Etch back until the surface of the device is exposed by RIE (Reactive Ion Etching), and the surface of the device is flattened. Finally, p-type electrodes 17A and 17B are formed on the p ⁺ -InGaAs cap layer 24 of the optical gate 14A and the optical gate 14B, and the ground electrode 18 is further formed on the p ⁺ -InGaAs cap layer 24 of the 1 × 2 optical coupler 13. And an n-type electrode is formed on the back surface of the n-InP substrate 11 or the region of the substrate 11 where the optical waveguide structure is not formed.

以上説明したように、ＭＯＶＰＥ成長および光導波路構造の形成を一括に行えるようになる。また、従来の光スイッチ素子と異なり、１×２光カプラ１３と光ゲート１４Ａ，１４Ｂ間で、ｎ−ＩｎＰ上部クラッド層２３およびｐ⁺−ＩｎＧａＡｓキャップ層２４を除去する（分離溝を形成する）プロセスが不要となる。ゆえに、作製方法が簡便で、光学的特性を劣化させることなく、かつ、極めて低い光クロストークを有する光スイッチ素子１０を提供することができるようになる。 As described above, MOVPE growth and optical waveguide structure formation can be performed at once. Further, unlike the conventional optical switch element, the n-InP upper clad layer 23 and the p ⁺ -InGaAs cap layer 24 are removed between the 1 × 2 optical coupler 13 and the optical gates 14A and 14B (an isolation groove is formed). The process becomes unnecessary. Therefore, it is possible to provide the optical switch element 10 that has a simple manufacturing method, does not deteriorate optical characteristics, and has extremely low optical crosstalk.

第１の実施形態では、膜厚０．３μｍ、幅１．５μｍの１．４Ｑ組成ＩｎＧａＡｓＰコア層２２を用いている。これらの設計値は、光スイッチ素子１０の光学的特性を決める重要なパラメータとなる。入力信号光波長が例えば１．５３μｍから１．５７μｍで動作し、低損失、高速、かつ低消費電力な動作を実現するためには、下記の条件が満たされることが好ましい。
１）ＩｎＧａＡｓＰコア層２２の厚さは、入力信号光に対してシングルモード導波条件で、かつＩｎＧａＡｓＰコア層２２への十分な光閉じ込めを有する条件であり、０．１μｍ〜０．４μｍの範囲が望ましい。
２）ＩｎＧａＡｓＰコア層２２の幅は、入力信号光に対してシングルモード導波条件であり、０．８μｍ〜３μｍの範囲が望ましい。
３）駆動回路の消費電力を低減する観点から、光ゲート１４Ａ，１４Ｂへの印加電圧が−７Ｖ以下となる条件であり、ＩｎＧａＡｓＰコア層２２の組成は１．３Ｑ〜１．５Ｑで、各電極長は１００μｍ〜２０００μｍの範囲が望ましい。 In the first embodiment, a 1.4Q composition InGaAsP core layer 22 having a film thickness of 0.3 μm and a width of 1.5 μm is used. These design values are important parameters that determine the optical characteristics of the optical switch element 10. In order to operate with an input signal light wavelength of, for example, 1.53 μm to 1.57 μm and realize an operation with low loss, high speed, and low power consumption, the following conditions are preferably satisfied.
1) The thickness of the InGaAsP core layer 22 is a single-mode waveguide condition with respect to input signal light, and a condition having sufficient optical confinement in the InGaAsP core layer 22, and is in a range of 0.1 μm to 0.4 μm. Is desirable.
2) The width of the InGaAsP core layer 22 is a single mode waveguide condition for the input signal light, and is preferably in the range of 0.8 μm to 3 μm.
3) From the viewpoint of reducing the power consumption of the drive circuit, the voltage applied to the optical gates 14A and 14B is -7V or less, and the composition of the InGaAsP core layer 22 is 1.3Q to 1.5Q. The length is preferably in the range of 100 μm to 2000 μm.

（第１の実施形態の各変形例）
第１の実施形態における光スイッチ素子１０では、光ゲート１４Ａ，１４ＢのＩｎＧａＡｓＰコア層２２としてバルク層を用いるように説明してきたが、多重量子井戸構造としてもよい。その場合は、量子閉じ込めシュタルク効果により高効率に消光できるようになる。また、光導波路構造をハイメサ光導波路構造としているが、それ以外の構造、例えばリッジ型光導波路構造として作製してもよい。あるいはＩｎＧａＡｓＰコア層２２の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであってもよい。 (Variations of the first embodiment)
In the optical switch element 10 according to the first embodiment, the bulk layer is used as the InGaAsP core layer 22 of the optical gates 14A and 14B. However, a multiple quantum well structure may be used. In that case, quenching can be performed with high efficiency by the quantum confined Stark effect. Moreover, although the optical waveguide structure is a high mesa optical waveguide structure, other structures such as a ridge type optical waveguide structure may be manufactured. Alternatively, an embedded optical waveguide structure or a rib optical waveguide structure in which both sides of the InGaAsP core layer 22 are embedded with a semiconductor may be used.

第１の実施形態では、１×２光カプラ１３上にグランド電極１８を形成したが、グランド電極の形成位置はこれに限るものではない。
たとえば、図７(ａ)に示す光スイッチ素子１０Ａでは、１×２光カプラ１３上にはグランド電極１８は形成せず、１×２光カプラ１３と光ゲート１４Ａとの間にはさまれた分岐光導波路１６Ａの上面、及び、１×２光カプラ１３と光ゲート１４Ｂとの間にはさまれた分岐光導波路１６Ｂの上面に、グランド電極１８Ａを形成し、このグランド電極１８Ａを接地する構成にしている。 In the first embodiment, the ground electrode 18 is formed on the 1 × 2 optical coupler 13, but the formation position of the ground electrode is not limited to this.
For example, in the optical switch element 10A shown in FIG. 7A, the ground electrode 18 is not formed on the 1 × 2 optical coupler 13, and is sandwiched between the 1 × 2 optical coupler 13 and the optical gate 14A. A configuration in which a ground electrode 18A is formed on the upper surface of the branched optical waveguide 16A and on the upper surface of the branched optical waveguide 16B sandwiched between the 1 × 2 optical coupler 13 and the optical gate 14B, and the ground electrode 18A is grounded. I have to.

このようにすれば、光ゲート１４Ａの電位は、光ゲート１４Ｂの電位に影響を与えず、また、光ゲート１４Ｂの電位は、光ゲート１４Ａの電位に影響を与えない。つまり光ゲート１４Ａ，１４Ｂ間での電気クロストークの発生を防止することができる。この結果、消光比の高い光スイッチ素子１０Ａとなる。 In this way, the potential of the optical gate 14A does not affect the potential of the optical gate 14B, and the potential of the optical gate 14B does not affect the potential of the optical gate 14A. That is, it is possible to prevent electrical crosstalk from occurring between the optical gates 14A and 14B. As a result, the optical switch element 10A having a high extinction ratio is obtained.

なお図７（ａ）の例では、分岐光導波路１６Ａの上面と、分岐光導波路１６Ｂの上面は、1枚のグランド電極１８Ａにより短絡された状態になっている。 In the example of FIG. 7A, the upper surface of the branch optical waveguide 16A and the upper surface of the branch optical waveguide 16B are short-circuited by one ground electrode 18A.

また、分岐光導波路１６Ａの上面と分岐光導波路１６Ｂの上面のうちの、一方のみにグランド電極を設け、その一つのグランド電極を接地することでも、電気クロストークの発生を防止して、消光比の高い光スイッチ素子とすることができる。 Further, by providing a ground electrode on only one of the upper surface of the branched optical waveguide 16A and the upper surface of the branched optical waveguide 16B and grounding one of the ground electrodes, the occurrence of electrical crosstalk can be prevented, and the extinction ratio can be reduced. High optical switch element.

図７(ｂ)に示す光スイッチ素子１０Ｂでは、１×２光カプラ１３の上面と、分岐光導波路１６Ａの上面と、分岐光導波路１６Ｂの上面に、グランド電極１８Ｂを形成し、このグランド電極１８Ｂを接地する構成にしている。
なお図７（ｂ）の例では、１×２光カプラ１３の上面と、分岐光導波路１６Ａの上面と、分岐光導波路１６Ｂの上面は、1枚のグランド電極１８Ｂにより短絡された状態になっている。 In the optical switch element 10B shown in FIG. 7B, a ground electrode 18B is formed on the upper surface of the 1 × 2 optical coupler 13, the upper surface of the branch optical waveguide 16A, and the upper surface of the branch optical waveguide 16B. Is configured to be grounded.
In the example of FIG. 7B, the upper surface of the 1 × 2 optical coupler 13, the upper surface of the branch optical waveguide 16A, and the upper surface of the branch optical waveguide 16B are short-circuited by one ground electrode 18B. Yes.

結局、光を２分岐する１×２光カプラを用いた１×２光スイッチ素子の場合には、一方の光ゲートと他方の光ゲートとを電気的につなぐ経路となっている光導波路構造の上面に、接地電位に接続されるグランド電極を設ければよい。
換言すれば、１×２光カプラの上面と、一方の分岐光導波路の上面と、他方の分岐光導波路の上面のうち、少なくとも１つの上面にグランド電極を設ければよい。 Eventually, in the case of a 1 × 2 optical switch element using a 1 × 2 optical coupler that splits light into two, an optical waveguide structure that is a path that electrically connects one optical gate and the other optical gate. A ground electrode connected to the ground potential may be provided on the upper surface.
In other words, a ground electrode may be provided on at least one of the upper surface of the 1 × 2 optical coupler, the upper surface of one branch optical waveguide, and the upper surface of the other branch optical waveguide.

さらに、第１の実施形態では、光スイッチ素子として１×２光スイッチ素子について説明してきたが、図８のように、入力導波路１２と、１×Ｎ光カプラ１３Ａと、Ｎ個の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎと、Ｎ個のＥＡアレイであるＮアレイ光ゲート１４Ａ，１４Ｂ・・・１４Ｎで構成された、１×Ｎ光スイッチ素子１０Ｃにも応用できることは言うまでもない。 Furthermore, in the first embodiment, the 1 × 2 optical switch element has been described as the optical switch element. However, as shown in FIG. 8, the input waveguide 12, the 1 × N optical coupler 13A, and N branch optical fibers are used. Needless to say, the present invention can also be applied to a 1 × N optical switch element 10C composed of waveguides 16A, 16B,... 16N and N array optical gates 14A, 14B,.

この場合には、１×Ｎ光カプラ１３Ａの上面に、接地されたグランド電極１８Ｃを設け、各アレイ光ゲート１４Ａ，１４Ｂ，・・・１４Ｎの上面に電界印加用電極１７Ａ，１７Ｂ・・・１７Ｎを設ける。 In this case, a ground electrode 18C is provided on the upper surface of the 1 × N optical coupler 13A, and the electric field applying electrodes 17A, 17B,... 17N are provided on the upper surfaces of the array optical gates 14A, 14B,. Is provided.

なお、１×Ｎ光スイッチ素子１０Ｃにおいて、１×Ｎ光カプラ１３Ａの上面にはグランド電極を設けず、Ｎ個（Ｎは２以上の整数）の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎのすべての上面に、接地されたグランド電極を設けるようにしてもよい。
また、１×Ｎ光スイッチ素子１０Ｃにおいて、１×Ｎ光カプラ１３Ａの上面にはグランド電極を設けず、Ｎ個（Ｎは２以上の整数）の分岐光導波路１６Ａ，１６Ｂ・・・１６ＮのうちＮ−１個の分岐光導波路の上面に、接地されたグランド電極を設けるようにすることであってもよい。つまり、Ｎ個の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎのすべての上面ではなく、これらの上面のうち１つの上面にはグランド電極を設けず、他のＮ−１個の上面にグランド電極を設けるのである。
更に、１×Ｎ光スイッチ素子１０Ｃにおいて、１×Ｎ光カプラ１３Ａの上面と、Ｎ個の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎのすべての上面に、接地されたグランド電極を設けるようにしてもよい。 In the 1 × N optical switch element 10C, no ground electrode is provided on the upper surface of the 1 × N optical coupler 13A, and all of the N branch optical waveguides 16A, 16B,... 16N (N is an integer of 2 or more). A grounded ground electrode may be provided on the upper surface of the substrate.
In the 1 × N optical switch element 10C, no ground electrode is provided on the upper surface of the 1 × N optical coupler 13A, and N (N is an integer of 2 or more) branch optical waveguides 16A, 16B,. A grounded ground electrode may be provided on the upper surface of the N-1 branch optical waveguides. That is, the ground electrode is not provided on one of the upper surfaces of the N branch optical waveguides 16A, 16B,... 16N, and the ground electrode is provided on the other N−1 upper surfaces. It is provided.
Further, in the 1 × N optical switch element 10C, grounded ground electrodes are provided on the upper surface of the 1 × N optical coupler 13A and all the upper surfaces of the N branch optical waveguides 16A, 16B,. Also good.

結局、光を３分岐以上に分岐する光カプラを用いた１×Ｎ光スイッチ素子の場合には、任意の一つの光ゲートと残りの光ゲートとを電気的につなぐ経路となっている光導波路構造の上面に、接地電位に接続されるグランド電極を設ければよい。 Eventually, in the case of a 1 × N optical switch element using an optical coupler that branches light into three or more branches, an optical waveguide serving as a path electrically connecting any one optical gate and the remaining optical gate A ground electrode connected to the ground potential may be provided on the top surface of the structure.

ここで、２分岐や３分岐以上の場合を含めてグランド電極の配置位置を一般論で説明する。
光カプラの出力側にＮ個の分岐光導波路が接続されている場合には、光カプラの上面と、Ｎ個またはＮ―１個の分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極を設けるようにすればよい。
これは、次のような複数の態様を示している。
１）光カプラの上面に、グランド電極を設ける。
２）Ｎ個の分岐光導波路の上面に、グランド電極を設ける。
３）Ｎ―１個の分岐光導波路の上面に、グランド電極を設ける。
４）光カプラの上面とＮ個の分岐光導波路の上面に、グランド電極を設ける。
５）光カプラの上面とＮ−１個の分岐光導波路の上面に、グランド電極を設ける。 Here, the arrangement position of the ground electrode will be described in general terms including the case of two branches or three branches or more.
When N branch optical waveguides are connected to the output side of the optical coupler, grounding is provided on at least one of the upper surface of the optical coupler and the upper surfaces of the N or N-1 branch optical waveguides. A ground electrode connected to the potential may be provided.
This shows a plurality of aspects as follows.
1) A ground electrode is provided on the upper surface of the optical coupler.
2) A ground electrode is provided on the upper surface of the N branch optical waveguides.
3) A ground electrode is provided on the upper surface of the N-1 branch optical waveguides.
4) A ground electrode is provided on the upper surface of the optical coupler and the upper surfaces of the N branch optical waveguides.
5) A ground electrode is provided on the upper surface of the optical coupler and the upper surfaces of the N-1 branch optical waveguides.

さらに、図１，図２に示す光スイッチ素子１０や、図７（ａ）に示す光スイッチ素子１０Ａや、図７（ｂ）に示す光スイッチ素子１０Ｂや、図８に示す光スイッチ素子１０Ｃを、基板上に複数個並列に配置した構成とすることもできる。この場合には、複数の光スイッチ素子に備えるグランド電極を、共通の１枚のグランド電極にしてもよい。 Further, the optical switch element 10 shown in FIGS. 1 and 2, the optical switch element 10A shown in FIG. 7A, the optical switch element 10B shown in FIG. 7B, and the optical switch element 10C shown in FIG. A configuration in which a plurality of substrates are arranged in parallel on the substrate can also be adopted. In this case, the ground electrode provided in the plurality of optical switch elements may be a common ground electrode.

第１の実施形態では、InP系の化合物半導体を用いて説明してきたが、GaAs系の化合物半導体を用いてもよい。また、シリコン細線導波路などのナノ秒オーダの屈折率および吸収係数の変化が可能な材料系を用いても、同様に実現できる。 In the first embodiment, an InP-based compound semiconductor has been described. However, a GaAs-based compound semiconductor may be used. Further, the same can be realized by using a material system capable of changing the refractive index and absorption coefficient in the order of nanoseconds such as a silicon fine wire waveguide.

（第２の実施形態）
本発明の第２の実施形態に係る光スイッチ素子は、２×２対称マッハツェンダー干渉計（ＭＺＩ）と、その各出力にそれぞれ電界吸収型（Electro absorption: EA ）の光ゲートを備えた１×２光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。 (Second Embodiment)
An optical switching element according to the second embodiment of the present invention is a 1 × 2 symmetric Mach-Zehnder interferometer (MZI) and 1 × each having an electroabsorption (EA) optical gate at each output. It is a two-optical switch element. In addition, a ground electrode is formed on the element surface for electrical isolation between the optical gates.
Hereinafter, the configuration and operation will be described in detail with reference to the drawings.

第２の実施形態に係る光スイッチ素子の概念図を図９に示す。この光スイッチ素子３０は、同一のｎ−ＩｎＰ基板上に形成された、光スイッチとして機能する２×２ＭＺＩ３１と、２個の光ゲート３２Ａ，３２Ｂと、２個の出力光導波路３３Ａ，３３Ｂとを順に接続して構成されている。２×２ＭＺＩ３１の構成の詳細は後述するが、２×２ＭＺＩ３１は２つの入力ポート４１Ａ，４１Ｂを有し、一方の入力ポート４１Ａに入力信号光が入力される。なお、２×２ＭＺＩ３１の出力側には分岐光導波路３４Ａ，３４Ｂが接続されており、２×２ＭＺＩ３１の出力側は、分岐光導波路３４Ａ，３４Ｂを介して、光ゲート３２Ａ，３２Ｂに接続されている。 A conceptual diagram of the optical switch element according to the second embodiment is shown in FIG. The optical switch element 30 includes a 2 × 2 MZI 31 that functions as an optical switch, two optical gates 32A and 32B, and two output optical waveguides 33A and 33B formed on the same n-InP substrate. They are connected in order. Although the details of the configuration of the 2 × 2 MZI 31 will be described later, the 2 × 2 MZI 31 has two input ports 41A and 41B, and input signal light is input to one input port 41A. The branch optical waveguides 34A and 34B are connected to the output side of the 2 × 2 MZI 31, and the output side of the 2 × 2 MZI 31 is connected to the optical gates 32A and 32B via the branch optical waveguides 34A and 34B. .

光ゲート３２Ａ，３２Ｂの上面には、電界印加用電極３５Ａ，３５Ｂが設けられている。この光ゲート３２Ａ，３２Ｂは、第１の実施形態で述べた光ゲート１４Ａ，１４Ｂの動作と同じ動作をする。すわなち、ｎ−ＩｎＰ基板に設けたｎ型電極を０Ｖにした状態で電界印加用電極３５Ａ，３５Ｂにマイナス電圧を印加すると、光ゲート３２Ａ，３２Ｂを伝搬する信号光波長での吸収係数が、フランツケルディッシュ効果により増加する。したがって、電界印加用電極３５Ａ，３５Ｂを介して光ゲート３２Ａ，３２Ｂへマイナス電圧を印加すると、光ゲート３２Ａ，３２Ｂに入力された光を減衰し、マイナス電圧の印加を止めると、光ゲート３２Ａ，３２Ｂに入力された光を透過させる。
光ゲート３２Ａ，３２Ｂから出力される信号光は出力光導波路３３Ａ，３３Ｂへ導かれ、その端面である出力ポート３３Ａ−１，３３Ｂ−１から出力される。 Electric field application electrodes 35A and 35B are provided on the upper surfaces of the optical gates 32A and 32B. The optical gates 32A and 32B operate in the same manner as the optical gates 14A and 14B described in the first embodiment. In other words, when a negative voltage is applied to the electric field application electrodes 35A and 35B with the n-type electrode provided on the n-InP substrate at 0V, the absorption coefficient at the wavelength of the signal light propagating through the optical gates 32A and 32B is increased. Increased by the Franz Keldish effect. Therefore, when a negative voltage is applied to the optical gates 32A and 32B via the electric field application electrodes 35A and 35B, the light input to the optical gates 32A and 32B is attenuated, and when the application of the negative voltage is stopped, the optical gates 32A and 32B The light input to 32B is transmitted.
The signal light output from the optical gates 32A and 32B is guided to the output optical waveguides 33A and 33B, and is output from the output ports 33A-1 and 33B-1 which are the end faces thereof.

２×２ＭＺＩ３１、分岐光導波路３４Ａ，３４Ｂ、光ゲート３２Ａ，３２Ｂおよび出力光導波路３３Ａ，３３Ｂは、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されており、すべて図３に示すものと同じ断面構造の光導波路構造になっている。ｎ−ＩｎＰ基板の裏面、あるいは上面の各積層構造が除去された部分には、やはり第１の実施形態と同様、ｎ型電極が設けられる。 The 2 × 2 MZI 31, the branch optical waveguides 34A and 34B, the optical gates 32A and 32B, and the output optical waveguides 33A and 33B are continuously formed without being physically divided (without a separation groove in the middle). The optical waveguide structure has the same cross-sectional structure as that shown in FIG. Similarly to the first embodiment, an n-type electrode is provided on a portion where the laminated structure on the back surface or the top surface of the n-InP substrate is removed.

第２の実施形態に用いる２×２ＭＺＩ３１の構成および動作について説明する。
図９に示すように、２×２ＭＺＩ３１は、入力ポート４１Ａ，４１Ｂと、入力された信号を２分岐する入力側の２×２光カプラ４２と、出力側の２×２光カプラ４３と、長さの等しい２つのアーム光導波路４４Ａ，４４Ｂとで構成される。アーム光導波路４４Ａ，４４Ｂは、２×２光カプラ４２の２つの出力光導波路と２×２光カプラ４３の２つの入力光導波路をそれぞれ接続する。 The configuration and operation of the 2 × 2 MZI 31 used in the second embodiment will be described.
As shown in FIG. 9, the 2 × 2 MZI 31 includes input ports 41A and 41B, an input-side 2 × 2 optical coupler 42 that splits an input signal into two, an output-side 2 × 2 optical coupler 43, It is composed of two arm optical waveguides 44A and 44B having the same length. The arm optical waveguides 44A and 44B connect the two output optical waveguides of the 2 × 2 optical coupler 42 and the two input optical waveguides of the 2 × 2 optical coupler 43, respectively.

２つのアーム光導波路４４Ａ，４４Ｂ上のｐ⁺−ＩｎＧａＡｓキャップ層２４上にはそれぞれｐ型電極４５Ａ，４５Ｂが形成され、ｎ−ＩｎＧａＡｓＰコア層２２に電流を注入できるようになっている。ｐ型電極４５Ａ，４５Ｂが形成されたアーム光導波路４４Ａ，４４Ｂの長さはそれぞれ２００μｍである。 P-type electrodes 45A and 45B are formed on the p ⁺ -InGaAs cap layer 24 on the two arm optical waveguides 44A and 44B, respectively, so that current can be injected into the n-InGaAsP core layer 22. Each of the arm optical waveguides 44A and 44B on which the p-type electrodes 45A and 45B are formed has a length of 200 μm.

ｐ型電極４５Ａ，４５Ｂを介して電流が注入されると、注入電流はｎ−ＩｎＧａＡｓＰコア層２２に効率的に閉じ込められ、プラズマ効果により屈折率が変化し、２つのアーム光導波路４４Ａ，４４Ｂ間に位相差が与えられる。図１０に２×２ＭＺＩ３１の透過特性を示す。２つのアーム光導波路４４Ａ，４４Ｂへの注入電流が０mAの場合、２×２ＭＺＩ３１の入力ポート４１Ａに入力された入力信号光は、図９におけるＣｒｏｓｓポート側に出力される。どちらか一方のｐ型電極４５Ａ（４５Ｂ）に電流を注入すると、注入した方のアーム光導波路４４Ａ（４４Ｂ）の屈折率が変化し、該アーム光導波路４４Ａ（４４Ｂ）を伝搬する光の位相が変化する。アーム光導波路４４Ａ（４４Ｂ）への注入電流が４mAとなったとき、Ｃｒｏｓｓポートからの出力は最小となり、Ｂａｒポートへの光出力が最大となる。このとき、Ｂａｒポートへの光出力とＣｒｏｓｓポートへの光出力との比は２０dB以上が得られた。第２の実施形態の２×２ＭＺＩ３１において、注入電流を０mAと４mAの二つの状態、すなわち２値をデジタル的に切り替えることで、ＣｒｏｓｓかＢａｒの所望のポートに信号光を出力することができる。 When a current is injected through the p-type electrodes 45A and 45B, the injected current is efficiently confined in the n-InGaAsP core layer 22, the refractive index changes due to the plasma effect, and the two arm optical waveguides 44A and 44B are changed. Is given a phase difference. FIG. 10 shows the transmission characteristics of 2 × 2MZI31. When the injection current into the two arm optical waveguides 44A and 44B is 0 mA, the input signal light input to the input port 41A of the 2 × 2 MZI 31 is output to the Cross port side in FIG. When a current is injected into one of the p-type electrodes 45A (45B), the refractive index of the injected arm optical waveguide 44A (44B) changes, and the phase of light propagating through the arm optical waveguide 44A (44B) changes. Change. When the injection current into the arm optical waveguide 44A (44B) becomes 4 mA, the output from the Cross port is minimized and the light output to the Bar port is maximized. At this time, the ratio of the light output to the Bar port and the light output to the Cross port was 20 dB or more. In the 2 × 2 MZI 31 of the second embodiment, signal light can be output to a desired port of Cross or Bar by digitally switching between two states of injection current of 0 mA and 4 mA, that is, binary.

前述のとおり、２×２ＭＺＩ３１を動作させるためには、２つのアーム光導波路４４Ａ，４４Ｂの一方のみに電流を注入すればよいため、ｐ型電極は一方のアーム光導波路にのみ設けるようにしてもよい。 As described above, in order to operate the 2 × 2 MZI 31, it is only necessary to inject current into one of the two arm optical waveguides 44A and 44B. Therefore, the p-type electrode may be provided only in one arm optical waveguide. Good.

第２の実施形態に係る光スイッチ素子３０は、２×２ＭＺＩ３１の２つの出力ポート（ＣｒｏｓｓポートおよびＢａｒポート）のそれぞれに、２×２ＭＺＩ３１と同じ構造、同一組成の光導波層となっている、分岐光導波路３４Ａ，３４Ｂ及びＥＡ型の光ゲート３２Ａ，３２Ｂを接続するようにしている。光ゲート３２Ａおよび光ゲート３２Ｂとも、その導波方向の長さは４００μｍであり、第１の実施形態と同様、ｐ⁺−ＩｎＧａＡｓキャップ層上にはそれぞれｐ型電極（電界印加用電極）３５Ａ，３５Ｂが設けられている。 The optical switch element 30 according to the second embodiment is an optical waveguide layer having the same structure and the same composition as the 2 × 2 MZI 31 in each of the two output ports (Cross port and Bar port) of the 2 × 2 MZI 31. The branched optical waveguides 34A and 34B and the EA type optical gates 32A and 32B are connected. Both the optical gate 32A and the optical gate 32B have a length in the waveguide direction of 400 μm, and like the first embodiment, on the p ⁺ -InGaAs cap layer, p-type electrodes (electric field applying electrodes) 35A, 35B is provided.

第１の実施形態と同様に、光ゲート３２Ａ，３２Ｂにマイナス電圧を印加すると、フランツケルディッシュ効果によりＩｎＧａＡｓＰコア層２２における吸収端がシフトし、光ゲート３２Ａ，３２Ｂを伝搬する信号光波長での吸収係数が増加する。第２の実施形態の光ゲート３２Ａおよび光ゲート３２Ｂでは、図１１に示すように、印加電圧−３Ｖで消光比２０dBを得ることができる。２×２ＭＺＩ３１の消光比２０dBと併せて、光スイッチ素子３０全体で消光比４０dB以上を得ることができる。 As in the first embodiment, when a negative voltage is applied to the optical gates 32A and 32B, the absorption edge in the InGaAsP core layer 22 is shifted by the Franz Kelish effect, and at the wavelength of the signal light propagating through the optical gates 32A and 32B. Absorption coefficient increases. In the optical gate 32A and the optical gate 32B of the second embodiment, as shown in FIG. 11, an extinction ratio of 20 dB can be obtained with an applied voltage of −3V. Together with the extinction ratio of 20 dB of 2 × 2MZI31, the entire optical switch element 30 can obtain an extinction ratio of 40 dB or more.

なお、光ゲートとして半導体光増幅器を用いて同様の機能を実現することも可能であるが、ＥＡ型の光ゲート３２Ａ，３２Ｂを用いると、パタン効果や非線形光学効果による入力信号の劣化を避けることが可能である。 Although a similar function can be realized using a semiconductor optical amplifier as an optical gate, the use of EA type optical gates 32A and 32B avoids deterioration of an input signal due to a pattern effect or a nonlinear optical effect. Is possible.

第２の実施形態の光スイッチ素子３０の場合であっても、第１の実施形態と同様の理由で、各電極３５Ａ，３５Ｂ間を電気的に分離しなければならない。そこで、第２の実施形態では、図９に示すとおり、２×２ＭＺＩ３１に備えた２つの２×２光カプラ４２，４３のうち、光ゲート３２Ａ，３２Ｂに近い方である出力側の２×２光カプラ４３のｐ⁺−ＩｎＧａＡｓキャップ層上に、ｐ型電極（グランド電極）３６を形成している。このグランド電極３６は接地され、常に０Ｖになっている。つまり分岐光導波路３４Ａ，３４Ｂが接続されている、出力側の２×２光カプラ４３の上面に、グランド電極３６を設けている。このように接地電位に接続されているグランド電極３６を設けたことが、第２の実施形態における大きな特徴である。 Even in the case of the optical switch element 30 of the second embodiment, the electrodes 35A and 35B must be electrically separated for the same reason as in the first embodiment. Therefore, in the second embodiment, as shown in FIG. 9, of the two 2 × 2 optical couplers 42 and 43 provided in the 2 × 2 MZI 31, the output side 2 × 2 that is closer to the optical gates 32 </ b> A and 32 </ b> B. A p-type electrode (ground electrode) 36 is formed on the p ⁺ -InGaAs cap layer of the optical coupler 43. The ground electrode 36 is grounded and is always 0V. That is, the ground electrode 36 is provided on the upper surface of the output 2 × 2 optical coupler 43 to which the branched optical waveguides 34A and 34B are connected. The provision of the ground electrode 36 connected to the ground potential in this way is a major feature in the second embodiment.

このように接地電位に接続されているグランド電極３６を設けているため、電界印加用電極３５Ａにマイナス電圧を印加して、この電圧が電気クロストークにより２×２光カプラ４３に及ぶと、この電圧はグランド電極３６を介して接地され、光ゲート３２Ｂ側に及ぶことはない。同様に、電界印加用電極３５Ｂにマイナス電圧を印加して、この電圧が電気クロストークにより２×２光カプラ４３に及ぶと、この電圧はグランド電極３６を介して接地され、光ゲート３２ＡＢ側に及ぶことはない。
この結果、光ゲート３２Ａ，３２Ｂの一方にマイナス電圧を印加し、他方を０Ｖにしてゲート制御をしても、光ゲート３２Ａ，３２Ｂ間での電気クロストークを防止でき、光スイッチ３０全体として、高い消光比によりスイッチングをすることができる。 Since the ground electrode 36 connected to the ground potential is provided in this way, when a negative voltage is applied to the electric field applying electrode 35A and this voltage reaches the 2 × 2 optical coupler 43 due to electric crosstalk, The voltage is grounded via the ground electrode 36 and does not reach the optical gate 32B side. Similarly, when a negative voltage is applied to the electric field application electrode 35B and this voltage reaches the 2 × 2 optical coupler 43 due to electrical crosstalk, this voltage is grounded via the ground electrode 36 and is connected to the optical gate 32AB side. Never reach.
As a result, even if a negative voltage is applied to one of the optical gates 32A and 32B and the other is set to 0V to perform gate control, electrical crosstalk between the optical gates 32A and 32B can be prevented. Switching can be performed with a high extinction ratio.

（第２の実施の形態の各変形例）
第２の実施形態では、２×２光カプラ４３の上面にグランド電極３６を形成したが、グランド電極３６の形成位置はこれに限るものではない。
たとえば、分岐光導波路３４Ａ，３４Ｂの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
また、分岐光導波路３４Ａの上面と分岐光導波路３４Ｂの上面のうちの一方の上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
更に、２×２光カプラ４３の上面と、分岐光導波路３４Ａ，３４Ｂの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。 (Variations of the second embodiment)
In the second embodiment, the ground electrode 36 is formed on the upper surface of the 2 × 2 optical coupler 43, but the formation position of the ground electrode 36 is not limited to this.
For example, it is possible to adopt a configuration in which ground electrodes are formed on the upper surfaces of the branched optical waveguides 34A and 34B and the ground electrodes are grounded.
Further, it is possible to adopt a configuration in which a ground electrode is formed on one of the upper surface of the branched optical waveguide 34A and the upper surface of the branched optical waveguide 34B, and this ground electrode is grounded.
Furthermore, it is possible to adopt a configuration in which ground electrodes are formed on the upper surface of the 2 × 2 optical coupler 43 and the upper surfaces of the branched optical waveguides 34A and 34B, and the ground electrodes are grounded.

さらに、図９に示す光スイッチ素子３０を、基板上に複数個並列に配置した構成とすることもできる。この場合には、複数の光スイッチ素子に備えるグランド電極３６を、共通の１枚のグランド電極にしてもよい。 Further, a plurality of optical switch elements 30 shown in FIG. 9 may be arranged in parallel on the substrate. In this case, the ground electrode 36 included in the plurality of optical switch elements may be a common ground electrode.

第２の実施形態では、光スイッチ素子として２×２ＭＺＩ３１を１つ用いた１×２光スイッチ素子３０について説明してきたが、図１２のように、２×２ＭＺＩ３１をツリー状に多段接続し、最終段の出力ポートに、Ｎ個の分岐光導波路３４を介してＮ個の光ゲート３２を備えた、１×Ｎ光スイッチ素子としてもよい。図１２の例では、７個の２×２ＭＺＩ３１と、８個のＥＡ型の光ゲート３２を接続することで、１×８光スイッチ素子５０を構成している。 In the second embodiment, the 1 × 2 optical switch element 30 using one 2 × 2 MZI 31 as the optical switch element has been described. However, as shown in FIG. A 1 × N optical switch element in which N optical gates 32 are provided via N branch optical waveguides 34 at the output port of the stage may be used. In the example of FIG. 12, seven 2 × 2 MZI 31 and eight EA type optical gates 32 are connected to form a 1 × 8 optical switch element 50.

即ち、１段目の２×２ＭＺＩ３１の２つの出力ポートのそれぞれに対して、２段目の２×２ＭＺＩ３１の２つの入力ポートのうちの１つが接続され、同様に２段目の２×２ＭＺＩ３１の２つの出力ポートのそれぞれに対して、３段目の２×２ＭＺＩ３１の二つの入力ポートのうちの一つが接続されることにより、ツリー状の１×８ＭＺＩ光スイッチ部５１を構成している。
更に、３段目の２×２ＭＺＩ３１の出力ポートのそれぞれに光ゲート３２を設けることにより、ＥＡゲートアレイ部５２を構成している。各光ゲート３２には電界印加用電極３５が備えられている。
光スイッチ部５１とＥＡゲートアレイ部５２は、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されている。なお５３は１つの入力ポート、５４は８つの出力ポートである。 That is, for each of the two output ports of the 2 × 2MZI31 the first stage, one of the two input ports of the 2 × 2MZI31 the second stage is connected, likewise in 2 × 2MZI31 the second stage A tree-like 1 × 8 MZI optical switch unit 51 is configured by connecting one of two input ports of the second stage 2 × 2 MZI 31 to each of the two output ports.
Furthermore, an EA gate array unit 52 is configured by providing an optical gate 32 at each of the output ports of the second stage 2 × 2 MZI 31. Each optical gate 32 is provided with an electric field applying electrode 35.
The optical switch unit 51 and the EA gate array unit 52 are continuously formed (without having a separation groove in the middle) without being physically separated. 53 is one input port and 54 is eight output ports.

この場合、３段目にある４つの２×２ＭＺＩ３１において、光ゲート３２側にある４つの２×２光カプラ４３の上面のすべてにグランド電極１８Ｄが形成されている。このグランド電極１８Ｄは接地されており、その電位は０Ｖになっている。この場合、４つの２×２光カプラ４３は、１枚のグランド電極１８Ｄにより短絡している。
このように接地電位に接続されているグランド電極１８Ｄを設けたことにより、各光ゲート３２に設けた電界印加用電極３５どうしを電気的に分離することができた。 In this case, in the four 2 × 2 MZIs 31 at the third stage, the ground electrodes 18D are formed on all the upper surfaces of the four 2 × 2 optical couplers 43 on the optical gate 32 side. The ground electrode 18D is grounded, and its potential is 0V. In this case, the four 2 × 2 optical couplers 43 are short-circuited by one ground electrode 18D.
Thus, by providing the ground electrode 18D connected to the ground potential, the electric field applying electrodes 35 provided in the respective optical gates 32 can be electrically separated from each other.

また、グランド電極を２×２光カプラ４３の上面に配置せずに、グランド電極を全ての分岐光導波路３４の上面に設けるようにしてもよい。 Further, the ground electrode may be provided on the upper surface of all the branched optical waveguides 34 without arranging the ground electrode on the upper surface of the 2 × 2 optical coupler 43.

その他、各種の応用的構成については、第１の実施形態と同様に取り扱ってよいことは言うまでもない。 In addition, it goes without saying that various applied configurations may be handled in the same manner as in the first embodiment.

また上記では光スイッチ部として、２×２ＭＺＩとして対称マッハツェンダー干渉計を用いたが、非対称マッハツェンダー干渉計を用いてもよい。また方向性結合器、ＭＥＭＳ（Micro Electro Mechanical Systems ）等、他の構成を光スイッチ部として用いても構わない。 In the above description, a symmetric Mach-Zehnder interferometer is used as the 2 × 2 MZI as the optical switch unit, but an asymmetric Mach-Zehnder interferometer may be used. Further, other configurations such as a directional coupler and MEMS (Micro Electro Mechanical Systems) may be used as the optical switch unit.

本発明は光スイッチ素子に関するものであり、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、高い消光比を有する光スイッチ素子を実現する場合に適用して有用なものである。 The present invention relates to an optical switch element, and can be manufactured by a simple method, and is useful when applied to the realization of an optical switch element having a high extinction ratio without deteriorating optical characteristics. .

１０，１０Ａ，１０Ｂ光スイッチ素子
１１ｎ−ＩｎＰ基板
１２入力光導波路
１２ａ入力ポート１２ａ
１３１×２光カプラ
１３Ａ１×Ｎ光カプラ
１４，１４Ａ，１４Ｂ，１４Ｎ光ゲート
１５，１５Ａ，１５Ｂ出力光導波路
１５Ａ−１，１５Ｂ−１出力ポート
１６Ａ，１６Ｂ，１６Ｎ分岐光導波路
１７Ａ，１７Ｂ，１７Ｎｐ型電極（電界印加用電極）
１８，１８Ａ，１８Ｂ，１８Ｃ，１８Ｄグランド電極
２１ｎ−ＩｎＰ下部クラッド層
２２ＩｎＧａＡｓＰコア層
２３ｐ−ＩｎＰ上部クラッド層
２４ｐ⁺−ＩｎＧａＡｓキャップ層
３０光スイッチ素子
３１２×２ＭＺＩ
３２，３２Ａ，３２Ｂ光ゲート
３３Ａ，３３Ｂ出力光導波路
３３Ａ−１，３３Ｂ−１出力ポート
３４，３４Ａ，３４Ｂ分岐光導波路
３５，３５Ａ，３５Ｂ電界印加用電極
４１Ａ，４１Ｂ入力ポート
４２２×２光カプラ
４３２×２光カプラ
４４Ａ，４４Ｂアーム光導波路
５０１×８光スイッチ素子
５１１×８ＭＺＩ光スイッチ部
５２ＥＡゲートアレイ部５２
５３入力ポート
５４出力ポート
１０１１×Ｎ光スイッチ
１０２Ｎ×１光スイッチ
１０３入力ポート
１０４出力ポート
２０１ｐ型電極
２０２ｐ⁺ −ＩｎＧａＡｓキャップ層
２０３ｐ−ＩｎＰクラッド層
２０４ｉ−ＩｎＰクラッド層
２０５ｉ−ＭＱＷ層
２０６ｎ−ＩｎＰ基板
２０７ｎ型電極
２０８分離溝
I 光入力部
II 光スイッチ部
III 光出力部
IV 光吸収部 10, 10A, 10B Optical switch element 11 n-InP substrate 12 Input optical waveguide 12a Input port 12a
13 1 × 2 optical coupler 13A 1 × N optical coupler 14, 14A, 14B, 14N Optical gate 15, 15A, 15B Output optical waveguide 15A-1, 15B-1 Output port 16A, 16B, 16N Branch optical waveguide 17A, 17B, 17N p-type electrode (electrode for electric field application)
18, 18A, 18B, 18C, 18D Ground electrode 21 n-InP lower cladding layer 22 InGaAsP core layer 23 p-InP upper cladding layer 24 p ⁺ -InGaAs cap layer 30 Optical switch element 31 2 × 2 MZI
32, 32A, 32B Optical gate 33A, 33B Output optical waveguide 33A-1, 33B-1 Output port 34, 34A, 34B Branch optical waveguide 35, 35A, 35B Electric field applying electrode 41A, 41B Input port 42 2 × 2 optical coupler 43 2 × 2 optical coupler 44A, 44B Arm optical waveguide 50 1 × 8 optical switch element 51 1 × 8 MZI optical switch unit 52 EA gate array unit 52
53 input port 54 output port 101 1 × N optical switch 102 N × 1 optical switch 103 input port 104 output port 201 p-type electrode 202 p ⁺ -InGaAs cap layer 203 p-InP clad layer 204 i-InP clad layer 205 i- MQW layer 206 n-InP substrate 207 n-type electrode 208 separation groove
I Optical input section
II Optical switch
III Optical output section
IV Light absorber

Claims

Connected to each of an optical coupler that branches and outputs input light into N or more integers N, N branch optical waveguides connected to the output side of the optical coupler, and N branch optical waveguides In addition, an electric field application electrode is provided on the upper surface, and when the negative voltage is applied to the electric field application electrode, the light propagating is attenuated, and when the application of the negative voltage is stopped, the propagating light is transmitted N A plurality of optical gates and N output optical waveguides respectively connected to the N optical gates are connected in order, and the optical coupler, the branch optical waveguide, the optical gate, and the output optical waveguide In the optical switch element in which the waveguide is formed physically continuously,
An optical switch, wherein a ground electrode connected to a ground potential is provided on at least one of an upper surface of the optical coupler and an upper surface of the N or N-1 branch optical waveguides. element.

An optical switch that switches and outputs the input light, two branch optical waveguides connected to the output side of the optical switch, and an electric field application electrode provided on the upper surface, connected to each of the branch optical waveguides And two optical gates that attenuate the light that has propagated when a negative voltage is applied to the electrode for applying an electric field and transmit the light that has propagated when the application of the negative voltage is stopped. An optical switch element in which the two output optical waveguides are connected in order, and the optical switch, the branch optical waveguide, the optical gate, and the output optical waveguide are physically continuously formed. In
A ground potential is applied to at least one of the upper surface of a portion of the optical switch connected to the two branched optical waveguides, the upper surface of the one branched optical waveguide, and the upper surface of the other branched optical waveguide. An optical switch element characterized in that a ground electrode connected to is provided.

In claim 2,
The optical switch is a Mach-Zehnder interferometer including a configuration in which an optical coupler on the input side and an optical coupler on the output side are connected by two arm optical waveguides,
A ground connected to a ground potential on at least one of the upper surface of the output-side optical coupler of the Mach-Zehnder interferometer, the upper surface of one of the branched optical waveguides, and the upper surface of the other branched optical waveguide. An optical switch element provided with an electrode.