Nothing Special   »   [go: up one dir, main page]

JP5917036B2 - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP5917036B2
JP5917036B2 JP2011160707A JP2011160707A JP5917036B2 JP 5917036 B2 JP5917036 B2 JP 5917036B2 JP 2011160707 A JP2011160707 A JP 2011160707A JP 2011160707 A JP2011160707 A JP 2011160707A JP 5917036 B2 JP5917036 B2 JP 5917036B2
Authority
JP
Japan
Prior art keywords
hydrogen
substrate
semiconductor substrate
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011160707A
Other languages
English (en)
Other versions
JP2012054540A5 (ja
JP2012054540A (ja
Inventor
純一 肥塚
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011160707A priority Critical patent/JP5917036B2/ja
Publication of JP2012054540A publication Critical patent/JP2012054540A/ja
Publication of JP2012054540A5 publication Critical patent/JP2012054540A5/ja
Application granted granted Critical
Publication of JP5917036B2 publication Critical patent/JP5917036B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H01L21/84—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、絶縁層を介して半導体層が設けられた基板の作製方法に関する。また、絶縁層を介して半導体層が設けられた基板を用いた半導体装置の作製方法に関する。
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。
また、このような水素イオン注入剥離法を用いて単結晶シリコン膜をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
また、特許文献２では、ベース基板に含有される不純物等が単結晶シリコン膜に拡散することを防止するために、ベース基板と単結晶シリコン膜との間に窒化シリコン膜を設けることが提案されている。
単結晶半導体基板に加速した水素イオンを照射して、特定の深さに水素イオンを注入、またはドーピングして脆化領域を形成する。次いで加熱処理して当該脆化領域が含む水素を気体化し、さらに当該水素を膨張せしめて、劈開面を当該脆化領域に形成する。
特開２０００−１２４０９２号公報 特開２００２−１７０９４２号公報
ところでベース基板に半導体層を転載する工程において、脆化領域が形成された半導体結晶基板に加熱処理を施すことによって、当該脆化領域が含む水素を気体化し、さらに膨張せしめて当該領域に劈開面を形成する。このようなメカニズムを利用する以上、転載工程における加熱処理は必要不可欠な処理である。
しかし、ガラス基板をベース基板に用いる場合、転載工程の最高温度をガラス基板の歪み点未満とする必要がある。
そこで、加熱処理温度を低温化する方法が検討されている。一例として、加速した水素イオンの照射量を増やし、脆化領域への水素イオンの注入量、またはドーピング量を増やす方法が知られている。しかし、水素イオンの注入量、またはドーピング量を増やすと、次に挙げる３つの問題が発生する。
第１に半導体層に生じる積層欠陥や転位などの損傷が増大し、転載後の修復が困難になるという問題がある。その結果、当該半導体層を用いて作製したトランジスタ等の半導体素子の特性が欠陥により低下してしまう。
第２に工程中に半導体層が部分的に浮き上がる、ブリスタリングと言われる現象が生じ易くなるという問題がある。ブリスタリングが発生すると、転載した半導体層に多量の欠陥が形成されてしまう。または、ブリスタリングが発生すると、半導体層を基板に貼り合わせる、さらには転載することが困難になってしまう。
第３に水素イオンの照射時間が長くなり、生産効率が低下するという問題がある。特に、水素イオンの注入装置、またはドーピング装置は大規模な、高額な設備であり、処理時間（タクト）が長くなると経済的な損失が大きい。
本発明は、このような技術的背景のもとでなされたものである。したがって、その目的は加速した水素イオンの照射量を増やすことなく、低い加熱処理温度で半導体基板からベース基板に半導体層を転載できるＳＯＩ基板の作製方法を提供することを課題の一とする。
又は、結晶欠陥が少ない半導体膜を備えるＳＯＩ基板を提供することを課題の一とする。
又は、高い歩留まりでブリスタリング等に起因するムラが低減されたＳＯＩ基板を作製する方法を提供することを課題の一とする。
又は、水素イオンの照射時間が短いＳＯＩ基板の作製方法を提供することを課題の一とする。
上記目的を達成するために、本発明は劈開に寄与することなく脆化領域から半導体基板のベース基板側の表面に拡散する水素に着眼した。そして、脆化領域からの水素の拡散を防ぎ、且つ脆化領域と半導体基板の表面に挟まれた領域に水素を供給できるキャップ膜を半導体基板に形成し、当該半導体基板からベース基板に半導体層を転載する発明に至った。特に、半導体基板に形成するキャップ膜の水素濃度は水素イオンの照射量以上とすればよい。
脆化領域の水素は加熱処理に伴い水素濃度が低い領域に拡散する。特に、脆化領域から半導体基板の表面までの距離は１０ｎｍ以上５００ｎｍ以下（好ましくは５０ｎｍ以上２００ｎｍ以下）と短いため、脆化領域の水素の一部は劈開に寄与することなく半導体基板の表面から散逸してしまう。そこで、脆化領域に近い半導体基板の表面にキャップ膜を設けて、基板表面からの水素の散逸を抑制し、加熱処理工程中の脆化領域の水素濃度を保てばよい。
特にキャップ膜の水素濃度を加速した水素イオンの照射量以上とすることで、上述のキャップ膜は水素の供給源となる。水素の供給源となるキャップ膜を設けることにより、加熱処理中にキャップ膜から半導体基板の表面を介して脆化領域に向けて水素が拡散し、キャップ膜から脆化領域にかけての水素濃度を高めることができる。その結果、脆化領域から半導体基板の表面側に水素が拡散する現象が抑制され、そして脆化領域の水素濃度を保つことが可能となる。
なお、加速した水素イオンの照射量を５×１０２０以上３×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは、８×１０２０以上２×１０２１ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは、１×１０２１以上２×１０２１ａｔｏｍｓ／ｃｍ３未満とすれば脆化領域を形成することができ、また加熱処理により脆化領域の水素を気体化し、膨張して劈開面を形成できる。
上記の作用によって脆化領域の水素濃度を保ちつつ、加熱処理して水素を気体化及び膨張することにより、当該領域に効果的に劈開面を形成すればよい。
すなわち、本発明の一態様は、半導体基板の一方の面に加速した水素イオンを照射して脆化領域を形成するステップと、半導体基板の一方の面に水素イオンの照射量以上の濃度の水素を含むキャップ膜を形成するステップを有し、脆化領域が形成された半導体基板とベース基板をキャップ膜を介して接合し、加熱処理を施して半導体基板の脆化領域を境に半導体層を分離して、ベース基板表面に半導体層を形成するＳＯＩ基板の作製方法である。
上記本発明の一態様によれば、半導体基板表面に設けたキャップ膜が、加熱処理に伴い水素が半導体基板から散逸する現象を抑制して脆化領域の水素濃度を保つことができるため、加速した水素イオンの照射量を低減できる。特に、前記水素イオンの照射量以上の水素濃度を含むキャップ膜が水素の供給源として効果的に働き、脆化領域からの水素の拡散を抑制できる。
その結果、当該脆化領域に効果的に劈開面を形成できる。依って、少ない水素イオンの照射量であっても低い加熱処理温度で半導体基板からベース基板に半導体層を転載できる。
また、本発明の一態様は、半導体基板の一方の面に加速した水素イオンを照射して脆化領域を形成するステップと、半導体基板の一方の面に水素イオンの照射量以上の濃度の水素を含むキャップ膜を形成するステップを有し、キャップ膜と脆化領域が形成された半導体基板を予備加熱処理した後、脆化領域が形成された前記半導体基板とベース基板をキャップ膜を介して接合し、加熱処理を施して半導体基板の脆化領域を境に半導体層を分離して、ベース基板表面に半導体層を形成するＳＯＩ基板の作製方法である。
上記本発明の一態様によれば、半導体基板表面に設けたキャップ膜が、加熱処理に伴い水素が半導体基板から散逸、並びに脆化領域から拡散する現象を抑制して脆化領域の水素濃度を保つことができるため、加速した水素イオンの照射量を低減できる。特に、前記水素イオンの照射量以上の水素濃度を含むキャップ膜が水素の供給源として効果的に働き、脆化領域からの水素の拡散を抑制できる。
また、キャップ膜が形成された前記半導体基板に予備加熱処理を施すと、不均一なガラス基板に起因する加熱ムラ、又は／及びサーマルバジェット（熱履歴）を抑制できる。
その結果、当該脆化領域に効果的に劈開面を形成できる。依って、少ない水素イオンの照射量であっても低い加熱処理温度で半導体基板からベース基板に半導体層を転載できる。
また、本発明の一態様は、前記加速した水素イオンを照射量が５×１０２０以上３×１０２１ａｔｏｍｓ／ｃｍ３以下である上記ＳＯＩ基板の作成方法である。
上記本発明の一態様によれば、少ない水素イオンの照射量であっても低い加熱処理温度で半導体基板からベース基板に半導体層を転載できる。さらに、水素イオンの照射量が低減され、処理時間（タクト）を短縮できる。
また、本発明の一態様は、前記半導体基板上に前記キャップ膜を形成するステップに次いで、加速した水素イオンを照射して、前記半導体基板に脆化領域を形成する上記ＳＯＩ基板の作製方法である。
上記本発明の一態様によれば、注入水素がノックオンすることで、キャップ膜中の水素が深さ方向に移動し、脆化領域の水素濃度がより高濃度になるため、効果的に脆化領域を形成できる。
また、本発明の一態様は、加速した水素イオンを照射して、前記半導体基板に脆化領域を形成するステップに次いで、半導体基板上にキャップ膜を形成する上記ＳＯＩ基板の作製方法である。
基板を覆うキャップ膜は、その厚みが厚いほど基板から散逸する水素を抑制する能力が高くなるが、キャップ膜越しに水素イオンを照射して脆化領域を形成する場合には、水素イオンの加速エネルギーを高める必要が生じる。しかし、上記本発明の一態様によればキャップ膜を形成する前に半導体基板に水素イオンを照射するため、後の工程で形成するキャップ膜の厚みにかかわらず水素イオンの加速エネルギーを高めることなく、当該半導体基板に脆化領域を形成できる。
また、本発明の一態様は、窒化珪素を含むキャップ膜を形成する上記ＳＯＩ基板の作製方法である。
上記本発明の一態様によれば、キャップ膜がガスバリア性、及び水素濃度が高い窒化珪素を含むため、半導体基板表面からの水素の散逸を効果的に抑制できる。
また、本発明の一態様は、前記脆化領域が形成された前記半導体基板のキャップ膜とベース基板を、接合層を用いて接合する上記ＳＯＩ基板の作製方法である。
上記本発明の一態様によれば、接合層が基板とキャップ膜の接合を仲介するため、キャップ膜に多様な材質を適用することが可能になる。
なお、本明細書において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
本明細書において単結晶とは、結晶面、結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は原子が規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は非意図的に格子歪みを有するものも含まれる。
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、半導体素子を備える電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
本発明によれば、加速した水素イオンの照射量を増やすことなく、低い加熱処理温度で半導体基板からベース基板に半導体層を転載できるＳＯＩ基板の作製方法を提供できる。
又は、結晶欠陥が少ない半導体膜を備えるＳＯＩ基板を提供できる。
又は、高い歩留まりでムラのないＳＯＩ基板を作製する方法を提供できる。
又は、水素イオンの照射時間が短いＳＯＩ基板の作製方法を提供できる。
実施の形態に係わる半導体基板の作製工程を説明する図。 実施の形態に係わる半導体基板の作製工程における水素濃度を説明する図。 実施の形態に係わる半導体基板の作製工程を説明する図。 実施の形態に係わる半導体装置の作製工程を説明する図。 実施の形態に係わる半導体装置の作製工程を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、絶縁層を介して半導体層が設けられたＳＯＩ基板の作製方法について図１及び図２を参照して説明する。具体的には、半導体基板からの水素の散逸を防ぎ、且つ脆化領域と半導体基板の表面に挟まれた領域に水素を供給するキャップ膜を形成し、次いで加速した水素イオンを照射して脆化領域を形成し、ベース基板に接合した後に加熱をし、当該半導体基板からベース基板に半導体層を転載する、絶縁層を介して半導体層が設けられた基板の作製方法について説明する。
まず、半導体基板１００を準備する（図１（Ａ−１）参照）。
半導体基板１００は、単結晶半導体基板や多結晶半導体基板を用いることができる。半導体基板１００としては、例えば単結晶又は多結晶のシリコン基板や、ゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることができる。
本実施の形態では、半導体基板１００として、単結晶シリコン基板を用いる場合について示す。
なお、市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を半導体基板１００として用いることも可能である。
また、半導体基板１００の表面をあらかじめ硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して半導体基板１００を洗浄してもよい。
次に、酸化膜１０２を半導体基板１００の表面に形成する（図１（Ａ−２）参照）。なお、酸化膜１０２は必ずしも形成する必要はないが、酸化膜１０２を設けるとキャップ膜と半導体層となるシリコン膜の応力差を緩和し、デバイスの特性のバラツキを抑制することができるため、好ましい。
酸化膜１０２は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて酸化膜１０２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を酸化膜１０２に用いることが生産性の点から好ましい。
本実施の形態では、半導体基板１００に熱酸化処理を行うことにより酸化膜１０２（ここでは、ＳｉＯｘ膜）を形成する。なお、熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）ガスが導入された酸化性雰囲気中で半導体基板１００に熱酸化処理を行うことにより、塩素酸化された酸化膜１０２を形成する。この場合、酸化膜１０２は、塩素原子を含有した膜となる。
酸化膜１０２中に含有された塩素原子は、歪みを形成する。その結果、酸化膜１０２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１０２の表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１０２中に素早く吸収し、拡散させることができる。
熱酸化処理の一例として、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる（ＨＣｌ酸化）。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成する酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。
熱酸化処理の他の一例としては、酸素に対し、トランス−１，２−ジクロロエチレン（ＤＣＥ）を０．２５〜５体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、７００℃〜１１５０℃の温度（代表的には９５０℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。
トランス−１，２−ジクロロエチレンは熱分解する温度が低いため、熱酸化処理の温度を低温で行うことができる。特に、半導体基板１００を繰り返し再利用する場合には、熱酸化処理の温度を低くすることにより生産性の向上と熱衝撃の影響を低減することができる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを用いてもよい。
本実施の形態では、酸化膜１０２に含まれる塩素原子の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３となるように制御する。
酸化膜１０２に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して半導体基板１００が汚染されることを防止する効果を奏する。
また、酸化膜１０２中に塩素等のハロゲンを含ませることにより、半導体基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化膜１０２を形成した後に行われる熱処理により、半導体基板１００に含まれる不純物が酸化膜１０２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１０２中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。つまり、塩素等のハロゲンを含む酸化膜１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を中和する膜として機能しうる。
特に、酸化膜１０２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板１００の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板１００の汚染除去に有効となる。
また、熱酸化処理のガスに水素を含有させることにより、半導体基板１００と酸化膜１０２の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。そのため、酸化膜１０２中に水素原子が１×１０１８ａｔｏｍｓ／ｃｍ３以上含まれるようにすることが好ましい。
上記説明では、塩素原子を含有する酸化膜１０２の形成方法として、塩化水素やジクロロエチレンを含有させた酸化性雰囲気中で熱酸化処理を行う場合を示したが、これに限られない。例えば、半導体基板１００に酸化性雰囲気で熱酸化処理を行い、半導体基板１００表面に酸化膜１０２（例えば、ＳｉＯｘ膜）を形成した後、イオンドーピング装置又はイオン注入装置を用いて、電界で加速された塩素イオンを添加することにより酸化膜１０２中に塩素原子を含有させてもよい。他にも、表面を塩化水素（ＨＣｌ）の水溶液（塩酸）で処理した後に酸化性雰囲気中で熱酸化処理を行ってもよい。
また、酸化膜１０２に含有させるハロゲン原子は塩素原子に限られない。酸化膜１０２にフッ素原子を含有させてもよい。半導体基板１００表面をフッ素酸化するには、半導体基板１００表面をＨＦ溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３を酸化性雰囲気に添加して半導体基板１００を熱酸化処理する方法を用いればよい。
次に、キャップ膜１０５を、酸化膜１０２を介して半導体基板１００上に形成する（図１（Ａ−３）参照）。キャップ膜１０５としては、ガスバリア性に優れ、且つ加速した水素イオンの照射量以上の濃度の水素を含む膜を用いる。
キャップ膜１０５がガスバリア性を備えることで、脆化領域から拡散する水素がキャップ膜１０５を介して散逸する現象を抑制できる。更に、後述する加速した水素イオンの照射量以上の濃度の水素を含むキャップ膜１０５は、隣接する層に対し水素の供給源として働く。
キャップ膜１０５に用いることができる材料としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化シリコン等の単層膜、又はこれらを積層した膜を用いることができる。なお、これらの膜は、ＣＶＤ法、スパッタリング法を用いて形成することができる。
本実施の形態では、キャップ膜１０５として単層の窒化シリコン膜、又は窒化酸化シリコン膜を用いる。窒化シリコン膜、又は窒化酸化シリコン膜はガスバリア性に優れるだけでなく、シランガス、アンモニアガス及び水素ガスを原料ガスとしてプラズマＣＶＤ法を用いて成膜することにより、膜中の水素濃度を高くできる。
なお、キャップ膜１０５に水素と共に希ガスを含ませてもよい。希ガスとしては、例えばアルゴン、ヘリウム、キセノン等の１８族の元素を用いることができる。キャップ膜１０５に希ガスを含ませる方法としては、希ガスが添加されたガスを用いて、スパッタリング法を用いてキャップ膜１０５を成膜する方法を挙げることができる。
希ガスを含むキャップ膜１０５は、隣接する層に対し希ガスの供給源として働く。
次に、脆化領域１０４を半導体基板１００に形成する（図１（Ａ−４）参照）。運動エネルギーを有するイオンを半導体基板１００に照射し、半導体基板１００の所定の深さの結晶構造を損傷して、脆化領域１０４を形成する。
本実施の形態では、酸化膜１０２及びキャップ膜１０５を介して、加速されたイオン１０３を半導体基板１００に照射する。加速するイオン１０３としては、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を用いる。脆化領域を形成するための水素イオンの照射量は、５×１０２０以上３×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは、８×１０２０以上２×１０２１ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは、１×１０２１以上２×１０２１ａｔｏｍｓ／ｃｍ３未満とすればよい。
なお、酸化膜１０２及びキャップ膜１０５を形成するステップの後に、脆化領域１０４を形成するステップを行う構成とすることで、酸化膜１０２及びキャップ膜１０５の成膜温度の自由度を高めることができる。具体的には成膜温度が４００℃以上を要するものであっても、酸化膜１０２又はキャップ膜１０５に用いることができる。脆化領域１０４が形成された半導体基板１００を高温に加熱すると、脆化領域１０４を境に単結晶半導体層１２４を分離してしまい、酸化膜１０２又はキャップ膜１０５の成膜が困難となるためである。
加速されたイオン１０３の生成方法としては、例えばソースガスを励起してプラズマを生成し、このプラズマに含まれるイオンを電界の作用により引き出して加速する方法が挙げられる。なお、加速されたイオン１０３としては水素ガスから生成されるイオン種に限定されず、Ｈｅ等を単独、又は他のイオン種と混合して利用することができる。
半導体基板１００の表面から所定の深さの領域にイオン１０３を添加し、脆化領域１０４を形成する場合、脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量、イオン１０３の入射角等によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１０３の平均浸入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。そのため、イオン１０３を添加する深さで、半導体基板１００から分離される半導体層の厚さが決定される。この半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
本実施形態では、イオンドーピング装置で、水素を半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板１００に照射する。
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合が５０％以上とする。より好ましくは、そのＨ３ ＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つ（Ｈ３ ＋）を５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、半導体基板１００の同じ深さに集中させてイオンを添加することができる。
脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、半導体基板１００に添加できる。Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜１０２を介してイオンの照射を行うことによって、上述したようにこれらの重金属による半導体基板１００の汚染を防ぐことができる。
なお、加速されたイオン１０３を半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンおよびＨ２ ＋イオンを質量分離して、Ｈ＋イオンまたはＨ２ ＋イオンの一方のイオンを加速して、半導体基板１００に照射する。
次に、ベース基板１２０を準備する（図１（Ｂ−１）参照）。
ベース基板１２０は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。
本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板１２０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。
なお、ベース基板１２０の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板１２０を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子を除去することができる。
次に、接合層１２１をベース基板１２０の表面に形成する（図１（Ｂ−２）参照）。接合層１２１は半導体基板１００上に設けられたキャップ膜１０５と貼り合わされる層となる。なお、接合層１２１は必ずしも形成する必要ではないが、接合層１２１を設けると半導体基板１００とベース基板１２０との接合不良を抑制できるため好ましい。
本実施の形態では、接合層１２１としてＣＶＤ法を用いた酸化珪素膜を適用する。
なお、半導体基板１００とベース基板１２０との接合不良を抑制するには接合層１２１の表面を平滑とすることが好ましい。具体的には、接合層１２１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように接合層１２１を形成する。膜厚は、好ましくは１０ｎｍ以上２００ｎｍ以下、より好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることができる。
次に、半導体基板１００の表面とベース基板１２０の表面とを対向させ、キャップ膜１０５の表面と接合層１２１の表面とを接合させる（図１（Ｃ）参照）。
本実施の形態では、半導体基板１００とベース基板１２０を密接させた後、半導体基板１００の一箇所に０．１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加える。圧力を加えた部分からキャップ膜１０５と接合層１２１とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０には、ガラス基板のように耐熱温度が低い基板を用いることができる。
なお、半導体基板１００とベース基板１２０を接合させる前に、半導体基板１００上に形成されたキャップ膜１０５と、ベース基板１２０上に形成された接合層１２１の表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）やメガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらを組み合わせて行うことができる。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。
また、ベース基板１２０に半導体基板１００を接合させた後、キャップ膜１０５と接合層１２１との接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、キャップ膜１０５と接合層１２１を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
本実施の形態では、２００℃にて２時間の熱処理を施して接合強度を増す。
一般的に、キャップ膜１０５と接合層１２１を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行して、水素結合の強化や共有結合が形成されて接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
次に、加熱処理を半導体基板１００に施して、脆化領域１０４を境に単結晶半導体層１２４を分離して、キャップ膜１０５及び接合層１２１を介してベース基板１２０上に単結晶半導体層１２４を設ける（図１（Ｄ）参照）。
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下で行うことができる。
本実施の形態では、加熱温度６００℃で、２時間の加熱処理を施して、脆化領域１０４を境に単結晶半導体層１２４を分離する。
脆化領域１０４とキャップ膜１０５に挟まれた領域を有する半導体基板１００における、加熱処理に伴う水素濃度の変化に及ぼすキャップ膜１０５の効果について図２を用いて説明する。図２（Ａ）にキャップ膜１０５を設けていない半導体基板１００とベース基板１２０を、酸化膜１０２と接合層１２１を介して接合する場合の構成を示す。また、図２（Ｂ）にキャップ膜１０５を設けた半導体基板１００とベース基板１２０を酸化膜１０２と接合層１２１を介して接合する場合の構成を示す。なお、それぞれの構成に含まれる水素濃度が基板の厚み方向に分布する加熱処理前の様子を破線で、加熱処理後の様子を実線で模式的に示してある。
加熱処理前において、水素濃度は半導体基板１００の脆化領域１０４に極大を有する。その後の加熱処理に伴い、水素は水素濃度が高いところから低いところに拡散する。特に、キャップ膜１０５を設けていない半導体基板１００においては、図中の矢印に示すように脆化領域１０４に認められる水素濃度の極大値が低下し、脆化領域の周りに分布が広がる（図２（Ａ）参照）。なお、脆化領域１０４の水素濃度が低下すると、加熱処理を施しても脆化領域１０４に亀裂が生じず、半導体層が半導体基板１００から分離しないという問題が生じてしまう。
しかし、脆化領域１０４に近い面にキャップ膜１０５を備える本実施の形態に例示する半導体基板においては、キャップ膜１０５が脆化領域１０４からの水素の拡散を抑制する。さらに、キャップ膜１０５から半導体基板の脆化領域に向けて水素が拡散し、半導体基板の表面から脆化領域１０４にかけての領域の水素濃度が高まり、且つ水素濃度の勾配が緩やかになる。その結果、脆化領域から半導体基板の表面側に拡散する水素の量が抑制され、脆化領域１０４の水素濃度が低下し難くなるという効果を奏する（図２（Ｂ）参照）。
特に、キャップ膜の水素濃度が、加速した水素イオンの照射量以上である場合、キャップ膜１０５は水素の供給源として効果的に働き、水素が酸化膜１０２を介して半導体基板１００に拡散する。その結果、キャップ膜から脆化領域にかけての領域の水素濃度が高まり、且つ水素濃度の勾配が緩やかになり、脆化領域からの水素の拡散を抑制することができる。
なお、加熱処理に伴う温度上昇によって、脆化領域１０４に形成されている微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じて、脆化領域１０４に沿って半導体基板１００が分離する。キャップ膜１０５はベース基板１２０に接合層１２１を介して接合しているので、ベース基板１２０上には半導体基板１００から分離された単結晶半導体層１２４が形成される。また、ここでの熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。
また、上述したキャップ膜１０５と接合層１２１との接合強度を増加させるための熱処理を行わず、図１（Ｄ）の熱処理を行うことにより、キャップ膜１０５と接合層１２１の接合強度を増加するための熱処理工程と、脆化領域１０４を境に単結晶半導体層１２４を分離するための熱処理工程を同時に行ってもよい。
以上の工程により、ベース基板１２０上にキャップ膜１０５と接合層１２１を介して単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。
なお、ＳＯＩ基板の表面に平坦化処理を施してもよい。ベース基板１２０上に設けた単結晶半導体層１２４の表面に凹凸が生じる場合、平坦化処理は有用である。
平坦化処理としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等をその例に挙げることができる。
本実施の形態では、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後に、レーザー光を照射して、単結晶半導体層１２４の再結晶化と表面の平坦化を行う。
レーザー光を単結晶半導体層１２４の上面側から照射することで、単結晶半導体層１２４の上面を溶融させることができる。溶融した後、単結晶半導体層１２４が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層１２４が得られる。レーザー光を用いることにより、ベース基板１２０が直接加熱されないため、当該ベース基板１２０の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１２０に用いることが可能である。
なお、レーザー光の照射による単結晶半導体層１２４の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層１２４が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層１２４の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振及び射出することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
さらに、薄膜化工程を平坦化処理の後に行ってもよい。薄膜化工程は、単結晶半導体層１２４の膜厚を小さくする工程である。単結晶半導体層１２４の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層１２４がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６とＯ２をプロセスガスに用いて、単結晶半導体層１２４を薄くすることができる。
なお、平坦化処理はＳＯＩ基板に限らず分離後の半導体基板１００に対して行ってもよい。分離後の半導体基板１００の表面を平坦にすることによって、当該半導体基板１００をＳＯＩ基板の作製工程において再利用することが可能となる。
＜変形例＞
本実施の形態のＳＯＩ基板の作製方法は、本発明の一態様であり、当該ＳＯＩ基板の作製方法と異なる点を有するＳＯＩ基板の作製方法も本発明には含まれる。
例えば、半導体基板１００に運動エネルギーを有するイオンを照射して、脆化領域１０４を形成するステップ（図１（Ａ−４）参照）の後に、半導体基板１００に予備加熱を行うことができる。なお、この予備加熱の温度は４００℃未満の温度範囲とする。
ガスバリア性を備え、水素を含むキャップ膜１０５が表面に形成され、内部に脆化領域１０４が形成された半導体基板１００に予備加熱を施すと、キャップ膜１０５は脆化領域１０４からの水素の拡散を抑制しつつ、更に酸化膜１０２を介して水素を脆化領域１０４に向けて供給することができる。
この工程を施すことにより、より効果的にキャップ膜から半導体基板の表面を介して脆化領域に向けて水素が供給されるほか、不均一なガラス基板に起因する加熱ムラ、又は／及びサーマルバジェット（熱履歴）を抑制できる。
予備加熱の一例としては、温度４００℃未満で、２時間の予備加熱を施して、キャップ膜１０５から水素を供給すればよい。
本実施の形態で例示したＳＯＩ基板の作製方法によれば、半導体基板表面に設けたキャップ膜が、加熱処理に伴い水素が半導体基板から散逸する現象を抑制し、脆化領域の水素濃度を保つことができるため、加速した水素イオンの照射量を低減できる。特に、前記水素イオンの照射量以上の水素濃度を含むキャップ膜が水素の供給源として効果的に働き、脆化領域からの水素の拡散を抑制できる。
その結果、当該脆化領域に効果的に劈開面を形成できる。依って、少ない水素イオンの照射量であっても低い加熱処理温度で半導体基板からベース基板に半導体層を転載できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、絶縁層を介して半導体層が設けられたＳＯＩ基板の作製方法について図３を参照して説明する。具体的には、半導体基板に加速した水素イオンを照射して脆化領域を形成した後、脆化領域からの水素の拡散を防ぎ、且つ脆化領域と半導体基板の表面に挟まれた領域に水素を供給するキャップ膜を形成し、次いで半導体基板をベース基板に接合した後に加熱をし、当該半導体基板からベース基板に半導体層を転載する、絶縁層を介して半導体層が設けられた基板の作製方法について説明する。
本実施の形態で例示する半導体基板２００、及びその表面に形成する酸化膜２０２は、実施の形態１で示した半導体基板１００、及びその表面に形成する酸化膜１０２と同様の材料、方法、及び条件を用いることができる（図３（Ａ−１）、及び図３（Ａ−２）参照）。具体的には、半導体基板２００は、単結晶半導体基板や多結晶半導体基板を用いることができ、酸化膜２０２は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。よって、詳細については、実施の形態１の記載を参酌することができる。
本実施の形態では、実施の形態１と同様に半導体基板２００として、単結晶シリコン基板を用い、熱酸化処理を行うことにより酸化膜２０２（ここでは、ＳｉＯｘ膜）を形成する場合について示す。
次に、脆化領域２０４を半導体基板２００に形成する（図３（Ａ−３）参照）。本実施の形態で例示する脆化領域２０４は、酸化膜２０２のみを介してイオン照射を行うことで半導体基板２００に形成する以外は、実施の形態１で示した脆化領域１０４の作製方法と同様の材料、方法を用いることができる。具体的には、酸化膜２０２を介して、加速されたイオン２０３を半導体基板２００に照射する。加速するイオン２０３としては、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を用いる。脆化領域を形成するための水素イオンの照射量は、５×１０２０以上３×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは、８×１０２０以上２×１０２１ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは、１×１０２１以上２×１０２１ａｔｏｍｓ／ｃｍ３未満とすればよい。よって、詳細については、実施の形態１の記載を参酌することができる。
なお、後述するキャップ膜２０５を形成するステップの前に、脆化領域２０４を形成するステップを行う構成とすることで、イオンの加速エネルギーを低減できる。加速されたイオンの浸入を阻害するキャップ膜２０５を基板表面に設けていないため、少ない加速エネルギーで半導体基板２００の所定の深さの結晶構造を損傷して、脆化領域２０４を形成することができる。
本実施形態では、実施の形態１と同様にイオンドーピング装置で、水素を半導体基板２００に添加する。
次に、キャップ膜２０５を、酸化膜２０２を介して半導体基板２００上に形成する（図３（Ａ−４）参照）。本実施の形態の半導体基板２００には、既に脆化領域２０４が形成されているため、脆化領域２０４に亀裂を発生させない成膜温度とする以外は、実施の形態１で示したキャップ膜の作製方法と同様の材料、方法を用いることができる。具体的には、ガスバリア性に優れ、且つ加速した水素イオンの照射量以上の濃度の水素を含む膜を用いる。よって、詳細については、実施の形態１の記載を参酌することができる。
なお、キャップ膜２０５がガスバリア性を備えることで、脆化領域から拡散する水素がキャップ膜２０５を介して散逸する現象を抑制できる。更に、加速した水素イオンの照射量以上の濃度の水素を含むキャップ膜２０５は、隣接する層に対し水素の供給源として働く。また、脆化領域２０４を形成した後にキャップ膜２０５を形成するため、キャップ膜２０５が加速されたイオンの浸入を阻害する効果を考慮する必要がない。依って、厚いキャップ膜２０５を形成してガスバリア性を高めることができる。
次に、ベース基板２２０、及びその表面に形成する接合層２２１は、実施の形態１で示したベース基板１２０、及びその表面に形成する接合層１２１と同様の材料、方法、及び条件を用いることができる（図３（Ｂ−１）、及び図３（Ｂ−２）参照）。具体的には、ベース基板２２０は、電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板を用いることができ、接合層２２１はＣＶＤ法を用いた酸化珪素膜を適用することができる。よって、詳細については、実施の形態１の記載を参酌することができる。
半導体基板２００の表面とベース基板２２０の表面とを対向させ、キャップ膜２０５の表面と接合層２２１の表面とを接合させるステップ（図３（Ｃ）参照）から、加熱処理を半導体基板２００に施して、脆化領域２０４を境に単結晶半導体層２２４を分離して、キャップ膜２０５及び接合層２２１を介してベース基板２２０上に単結晶半導体層２２４を設ける（図３（Ｄ）参照）ステップまでは、実施の形態１で示した同様の材料、方法、及び条件を用いることができる。
具体的には、半導体基板２００とベース基板２２０を密接させた後、半導体基板２００の一箇所に０．１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加え、キャップ膜２０５と接合層２２１との接合強度を増加させるために２００℃にて２時間の熱処理を施し、次いで、６００℃にて２時間の加熱処理を半導体基板２００に施して、脆化領域２０４を境に単結晶半導体層２２４を分離して、キャップ膜２０５及び接合層２２１を介してベース基板２２０上に単結晶半導体層２２４を設けることができる（図３（Ｄ）参照）。よって、詳細については、実施の形態１の記載を参酌することができる。
以上の工程により、ベース基板２２０上にキャップ膜２０５と接合層２２１を介して単結晶半導体層２２４が設けられたＳＯＩ基板を作製することができる。
なお、実施の形態１と同様に、ＳＯＩ基板の表面に平坦化処理を施しても良い。さらに、薄膜化工程を平坦化処理の後に行ってもよい。
＜変形例＞
本実施の形態のＳＯＩ基板の作製方法は、本発明の一態様であり、当該ＳＯＩ基板の作製方法と異なる点を有するＳＯＩ基板の作製方法も本発明には含まれる。
例えば、キャップ膜２０５を、酸化膜２０２を介して半導体基板２００上に形成するステップ（図３（Ａ−４）参照）の後に、半導体基板２００に予備加熱を行うことができる。なお、この予備加熱の温度は４００℃未満の温度範囲とする。
ガスバリア性を備え、水素を含むキャップ膜２０５が表面に形成され、内部に脆化領域２０４が形成された半導体基板２００に予備加熱を施すと、キャップ膜２０５は基板表面からの水素の散逸を抑制しつつ、更に酸化膜２０２を介して水素を脆化領域２０４に向けて供給することができる。
この工程を施すことにより、より効果的にキャップ膜から水素が供給されるほか、不均一なガラス基板に起因する加熱ムラ、又は／及びサーマルバジェット（熱履歴）を抑制できる。
予備加熱の一例としては、温度４００℃未満で、２時間の予備加熱を施して、キャップ膜２０５から水素を供給すればよい。
本実施の形態で例示したＳＯＩ基板の作製方法によれば、半導体基板表面に設けたキャップ膜が、加熱処理に伴い水素が半導体基板から散逸する現象を抑制し、脆化領域の水素濃度を保つことができるため、加速した水素イオンの照射量を低減できる。特に、前記水素イオンの照射量以上の水素濃度を含むキャップ膜が水素の供給源として効果的に働き、脆化領域からの水素の拡散を抑制できる。
その結果、当該脆化領域に効果的に劈開面を形成できる。依って、少ない水素イオンの照射量であっても低い加熱処理温度で半導体基板からベース基板に半導体層を転載できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。
ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を図４および図５を参照して説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
ＳＯＩ基板として、上記実施の形態１の方法で作製したＳＯＩ基板を用いる場合について説明する。もちろん、上記実施の形態２の方法で作製したＳＯＩ基板を用いることも可能である。
図４（Ａ）は、図１を用いて説明した方法で作製されたＳＯＩ基板の断面図である。
エッチングにより、単結晶半導体層１２４を素子分離して、図４（Ｂ）に示すように半導体層２５１、２５２を形成する。半導体層２５１はｎチャネル型のＴＦＴを構成し、半導体層２５２はｐチャネル型のＴＦＴを構成する。
図４（Ｃ）に示すように、半導体層２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体層２５１上にゲート電極２５５を形成し、半導体層２５２上にゲート電極２５６を形成する。
なお、単結晶半導体層１２４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層１２４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にホウ素、アルミニウム、ガリウムなどの不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にリン、ヒ素などの不純物元素を添加する。
次に、半導体層２５１にｎ型の低濃度不純物領域２５７を形成し、半導体層２５２にｐ型の高濃度不純物領域２５９を形成する（図４（Ｄ）参照）。具体的には、まず、半導体層２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体層２５２をレジストでマスクし、不純物元素を半導体層２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体層２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体層２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
次に、半導体層２５２を覆うレジストマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体層２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体層２５２に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体層２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体層２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
次に、半導体層２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図５（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
次に、図５（Ｂ）に示すように、半導体層２５２をレジスト２６５で覆う。半導体層２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。
活性化の加熱処理の後、図５（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体層２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層２５１、２５２に水素を供給することで、半導体層２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図５（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
以上の工程により、ガラス基板等に結晶欠陥が少ない半導体膜を用いてｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を低い加熱処理温度で作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１００ 半導体基板
１０２ 酸化膜
１０３ イオン
１０４ 脆化領域
１０５ キャップ膜
１２０ ベース基板
１２１ 接合層
１２４ 単結晶半導体層
２００ 半導体基板
２０２ 酸化膜
２０３ イオン
２０４ 脆化領域
２０５ キャップ膜
２２０ ベース基板
２２１ 接合層
２２４ 単結晶半導体層
２５１ 半導体層
２５２ 半導体層
２５４ 絶縁膜
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁膜
２６５ レジスト
２６７ 高濃度不純物領域
２６８ 絶縁膜
２６９ 層間絶縁膜
２７０ 配線

Claims (5)

  1. 半導体基板の一方の面に、第１の濃度で水素を含む、窒化シリコン膜または窒化酸化シリコン膜を形成する、第１のステップと、
    前記半導体基板の一方の面に、加速した水素イオンを照射して、第２の濃度で水素を含む脆化領域を形成する、第２のステップと、
    前記脆化領域が形成された前記半導体基板とベース基板とを、前記窒化シリコン膜または窒化酸化シリコン膜を介して貼り合わせ、加熱処理を行って、前記脆化領域を境に前記半導体基板を分離して、前記ベース基板に半導体層を形成する、第３のステップと、を有し、
    前記第１の濃度は、前記第２の濃度より高いことを特徴とするＳＯＩ基板の作製方法。
  2. 半導体基板の一方の面に、第１の濃度で水素を含む、窒化シリコン膜または窒化酸化シリコン膜を形成する、第１のステップと、
    前記半導体基板の一方の面に、加速した水素イオンを照射して、第２の濃度で水素を含む脆化領域を形成する、第２のステップと、
    前記窒化シリコン膜または窒化酸化シリコン膜と脆化領域とが形成された前記半導体基板に、第１の加熱処理を行う、第３のステップと、
    前記脆化領域が形成された前記半導体基板とベース基板とを、前記窒化シリコン膜または窒化酸化シリコン膜を介して貼り合わせ、加熱処理を行って、前記脆化領域を境に前記半導体基板を分離して、前記ベース基板に半導体層を形成する、第４のステップと、を有し、
    前記第１の濃度は、前記第２の濃度より高いことを特徴とするＳＯＩ基板の作製方法。
  3. 請求項１又は請求項２において、
    前記第２の濃度は、５×１０２０以上３×１０２１ａｔｏｍｓ／ｃｍ３以下を有することを特徴とするＳＯＩ基板の作成方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１のステップの後に、前記第２のステップを行うことを特徴とするＳＯＩ基板の作製方法。
  5. 請求項１乃至請求項３のいずれか一において、
    前記第２のステップの後に、前記第１のステップを行うことを特徴とするＳＯＩ基板の作製方法。
JP2011160707A 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5917036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011160707A JP5917036B2 (ja) 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010176013 2010-08-05
JP2010176013 2010-08-05
JP2011160707A JP5917036B2 (ja) 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2012054540A JP2012054540A (ja) 2012-03-15
JP2012054540A5 JP2012054540A5 (ja) 2014-07-03
JP5917036B2 true JP5917036B2 (ja) 2016-05-11

Family

ID=45556447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011160707A Expired - Fee Related JP5917036B2 (ja) 2010-08-05 2011-07-22 Ｓｏｉ基板の作製方法

Country Status (2)

Country Link
US (1) US9136141B2 (ja)
JP (1) JP5917036B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977947B2 (ja) 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
FR3029538B1 (fr) 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10026642B2 (en) * 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
EP3652780B1 (en) * 2017-07-14 2022-01-05 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4507395B2 (ja) 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
US7148124B1 (en) 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2896619B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
JP5367330B2 (ja) 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
US20120034758A1 (en) 2012-02-09
JP2012054540A (ja) 2012-03-15
US9136141B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
JP5917036B2 (ja) Ｓｏｉ基板の作製方法
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
JP5721962B2 (ja) Ｓｏｉ基板の作製方法
US8404563B2 (en) Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate
JP5572347B2 (ja) Ｓｏｉ基板の作製方法
US8043938B2 (en) Method for manufacturing SOI substrate and SOI substrate
JP2007251172A (ja) 薄膜を製造する方法
JP5865786B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP5520744B2 (ja) 半導体基板の再生方法
JP5496540B2 (ja) 半導体基板の作製方法
JP2010080834A (ja) Ｓｏｉ基板の作製方法
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
JP5559984B2 (ja) 半導体装置の作製方法
JP2013128047A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP2011077506A (ja) Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP5587107B2 (ja) Ｓｏｉ基板の作製方法
JP2012156495A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees