JP5989422B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5989422B2 JP5989422B2 JP2012146135A JP2012146135A JP5989422B2 JP 5989422 B2 JP5989422 B2 JP 5989422B2 JP 2012146135 A JP2012146135 A JP 2012146135A JP 2012146135 A JP2012146135 A JP 2012146135A JP 5989422 B2 JP5989422 B2 JP 5989422B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor wafer
- scribe line
- manufacturing
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semi-conductor device.
従来、半導体ウェーハをダイシングする半導体ウェーハのダイシング方法が知られている（例えば、特許文献１参照。）。 Conventionally, a semiconductor wafer dicing method for dicing a semiconductor wafer is known (see, for example, Patent Document 1).
図１２は、従来の半導体ウェーハのダイシング方法を説明するために示す図である。なお、図１２中、デバイスの詳細な図示は省略している。
図１３は、従来の半導体ウェーハのダイシング方法を用いて化合物半導体を材料とする半導体ウェーハをダイシングする場合の問題点を説明するために示す図である。なお、図中、符号Ｐはダイシングブレードにかかる圧力を示す。
FIG. 12 is a diagram for explaining a conventional method for dicing a semiconductor wafer. In FIG. 12, detailed illustration of the device is omitted.
FIG. 13 is a view for explaining a problem in the case of dicing a semiconductor wafer made of a compound semiconductor using a conventional semiconductor wafer dicing method. In the figure, the symbol P indicates the pressure applied to the dicing blade.
従来の半導体ウェーハのダイシング方法は、図１２に示すように、シリコンを材料とし第１主面９１２側にデバイス形成面９２０を有する半導体ウェーハ９１０をダイシングする半導体ウェーハのダイシング方法であって、第１主面９１２側から入り込んで第２主面９１４側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ９１０をダイシングする方法である。従来の半導体ウェーハのダイシング方法においては、デバイス形成面を区切るように第１主面９１２側に形成されたスクライブライン９１６に沿って半導体ウェーハ９１０をダイシングする。 As shown in FIG. 12, the conventional semiconductor wafer dicing method is a semiconductor wafer dicing method for dicing a semiconductor wafer 910 having silicon as a material and having a device forming surface 920 on the first main surface 912 side. In this method, the dicing blade 200 is rotated so as to enter from the main surface 912 side and exit from the second main surface 914 side, and the semiconductor wafer 910 is diced while the dicing blade 200 is moved. In the conventional semiconductor wafer dicing method, the semiconductor wafer 910 is diced along a scribe line 916 formed on the first main surface 912 side so as to divide the device formation surface.
なお、本明細書中、「デバイス」とは、トランジスタ、コンデンサ等の各種電子素子を構成する層、領域又は構造を示す。 In the present specification, “device” refers to a layer, a region, or a structure constituting various electronic elements such as a transistor and a capacitor.
従来の半導体ウェーハのダイシング方法によれば、スクライブライン９１６に沿って半導体ウェーハ９１０をダイシングすることから、半導体ウェーハ９１０を正確にダイシングすることが可能となり、寸法が正確な半導体装置を製造することが可能となる。 According to the conventional semiconductor wafer dicing method, since the semiconductor wafer 910 is diced along the scribe line 916, the semiconductor wafer 910 can be diced accurately, and a semiconductor device with accurate dimensions can be manufactured. It becomes possible.
しかしながら、従来の半導体ウェーハのダイシング方法を用いて、化合物半導体を材料とし第１主面１１２側にデバイス形成面を有する半導体ウェーハ１１０をダイシングする場合には、当該半導体ウェーハ１１０においては通常、第１主面１１２側が硬くて割れやすい性質を有し第２主面１１４側が脆くて欠けやすい性質を有するため、図１３に示すように、半導体ウェーハ１１０をダイシングする際に、第１主面１１２側におけるダイシングブレード２００が入り込む領域（図１３の破線枠Ａで囲まれた領域）に割れが生じたり第２主面１１４側におけるダイシングブレード２００が抜け出る領域（図１３の破線枠Ｂで囲まれた領域）に欠けが生じたりするおそれがあるという問題がある。 However, when a semiconductor wafer 110 is diced using a compound semiconductor as a material and having a device forming surface on the first main surface 112 side using a conventional semiconductor wafer dicing method, the semiconductor wafer 110 is usually the first one. Since the main surface 112 side is hard and easily cracked, and the second main surface 114 side is brittle and easily cracked, as shown in FIG. 13, when dicing the semiconductor wafer 110, the first main surface 112 side A region where the dicing blade 200 enters (region surrounded by a broken line frame A in FIG. 13) or a region where the dicing blade 200 exits on the second main surface 114 side (region surrounded by a broken line frame B in FIG. 13). There is a problem that chipping may occur.
そこで、本発明はこのような問題を解決するためになされたもので、化合物半導体を材料とし第１主面側にデバイス形成面を有する半導体ウェーハをダイシングする際に、第１主面側に割れが生じたり第２主面側に欠けが生じたりすることを防ぐことが可能な半導体ウェーハのダイシング方法を提供することを目的とする。また、このような半導体ウェーハのダイシング方法を用いて半導体装置を製造する半導体装置の製造方法を提供することを目的とする。 Accordingly, the present invention has been made to solve such problems, and when dicing a semiconductor wafer having a device forming surface on the first main surface side made of a compound semiconductor, the present invention is cracked on the first main surface side. An object of the present invention is to provide a semiconductor wafer dicing method capable of preventing occurrence of cracks and chipping on the second main surface side. Another object of the present invention is to provide a semiconductor device manufacturing method for manufacturing a semiconductor device using such a semiconductor wafer dicing method.
なお、本明細書中、「化合物半導体」とは、２つ以上の原子が結合してなる半導体のことをいう。また、「硬い」とは、力を加えたときに変形しにくい状態のことを示し、「柔らかい」とは、力を加えたときに変形しやすい状態のことを示す。また、「堅い」とは、形や状態が崩れにくい状態のことを示し、「脆い」とは、形や状態が崩れやすい状態のことを示す。 In the present specification, “compound semiconductor” refers to a semiconductor in which two or more atoms are bonded. “Hard” indicates a state in which deformation is difficult when a force is applied, and “soft” indicates a state in which deformation is likely when a force is applied. “Stiff” indicates a state in which the shape and the state are not easily collapsed, and “brittle” indicates a state in which the shape and the state are easily collapsed.
［１］本発明の半導体ウェーハのダイシング方法は、化合物半導体を材料とし第１主面側にデバイス形成面を有する半導体ウェーハをダイシングする半導体ウェーハのダイシング方法であって、前記第１主面側とは反対側の第２主面側から入り込んで前記第１主面側から抜け出るようにダイシングブレードを回転させるとともに前記ダイシングブレードを相対的に移動させながら前記半導体ウェーハをダイシングすることを特徴とする。 [1] A semiconductor wafer dicing method according to the present invention is a semiconductor wafer dicing method for dicing a semiconductor wafer made of a compound semiconductor as a material and having a device forming surface on the first main surface side. The dicing blade is rotated so as to enter from the opposite second main surface side and exit from the first main surface side, and the semiconductor wafer is diced while the dicing blade is moved relatively.
［２］本発明の半導体ウェーハのダイシング方法においては、前記半導体ウェーハは、前記第１主面における半導体ウェーハの硬さが前記第２主面における半導体ウェーハの硬さよりも硬いことが好ましい。 [2] In the semiconductor wafer dicing method of the present invention, it is preferable that the semiconductor wafer has a hardness of the semiconductor wafer on the first main surface higher than that of the semiconductor wafer on the second main surface.
［３］本発明の半導体ウェーハのダイシング方法においては、前記半導体ウェーハの第１主面及び第２主面は、共に六方晶の（０００１）面であることが好ましい。 [3] In the semiconductor wafer dicing method of the present invention, it is preferable that the first main surface and the second main surface of the semiconductor wafer are both hexagonal (0001) planes.
［４］本発明の半導体ウェーハのダイシング方法においては、前記半導体ウェーハは、ＳｉＣウェーハであることが好ましい。 [4] In the semiconductor wafer dicing method of the present invention, the semiconductor wafer is preferably a SiC wafer.
［５］本発明の半導体ウェーハのダイシング方法においては、前記半導体ウェーハは、ＧａＮウェーハであることが好ましい。 [5] In the semiconductor wafer dicing method of the present invention, the semiconductor wafer is preferably a GaN wafer.
［６］本発明の半導体ウェーハのダイシング方法においては、前記半導体ウェーハの第１主面及び第２主面は、共に立方晶の（１１１）面であることが好ましい。 [6] In the semiconductor wafer dicing method of the present invention, it is preferable that both the first main surface and the second main surface of the semiconductor wafer are cubic (111) planes.
［７］本発明の半導体装置の製造方法は、化合物半導体を材料とし第１主面側にデバイス形成面を有する半導体ウェーハを準備する半導体ウェーハ準備工程と、［１］〜［６］のいずれかに記載の半導体ウェーハのダイシング方法を用いて半導体ウェーハをダイシングして半導体装置を製造するダイシング工程とをこの順序で含むことを特徴とする。 [7] A method for manufacturing a semiconductor device according to the present invention includes a semiconductor wafer preparation step of preparing a semiconductor wafer using a compound semiconductor as a material and having a device forming surface on the first main surface side, and any one of [1] to [6] And a dicing process of manufacturing a semiconductor device by dicing the semiconductor wafer using the semiconductor wafer dicing method described in the above item.
［８］本発明の半導体装置の製造方法においては、前記半導体ウェーハ準備工程は、前記デバイス形成面を区切るように前記第１主面側に第１主面側スクライブラインを形成する第１主面側スクライブライン形成工程と、前記第１主面側スクライブラインを基準として第２主面側にスクライブラインを形成するスクライブライン形成工程とをこの順序で含み、前記ダイシング工程は、前記スクライブラインに沿って前記半導体ウェーハをダイシングする工程であることが好ましい。 [8] In the method for manufacturing a semiconductor device of the present invention, in the semiconductor wafer preparation step, a first main surface that forms a first main surface side scribe line on the first main surface side so as to divide the device formation surface. A side scribe line forming step and a scribe line forming step for forming a scribe line on the second main surface side with respect to the first main surface side scribe line in this order, and the dicing step is performed along the scribe line. It is preferable that the step of dicing the semiconductor wafer.
［９］本発明の半導体装置の製造方法においては、前記半導体ウェーハ準備工程は、前記第１主面側に位置決めマークを形成する位置決めマーク形成工程と、前記位置決めマークを基準として第２主面側にスクライブラインを形成するスクライブライン形成工程とをこの順序で含み、前記ダイシング工程は、前記スクライブラインに沿って前記半導体ウェーハをダイシングする工程であることが好ましい。 [9] In the semiconductor device manufacturing method of the present invention, the semiconductor wafer preparation step includes a positioning mark forming step of forming a positioning mark on the first main surface side, and a second main surface side with reference to the positioning mark. It is preferable that a scribe line forming step for forming a scribe line is included in this order, and the dicing step is a step of dicing the semiconductor wafer along the scribe line.
［１０］本発明の半導体装置の製造方法においては、前記半導体ウェーハ準備工程は、前記第１主面側における前記デバイス形成面の所定のパターンを基準として前記第２主面側にスクライブラインを形成するスクライブライン形成工程を含み、前記ダイシング工程は、前記スクライブラインに沿って前記半導体ウェーハをダイシングする工程であることが好ましい。 [10] In the method of manufacturing a semiconductor device of the present invention, the semiconductor wafer preparation step forms a scribe line on the second main surface side based on a predetermined pattern on the device forming surface on the first main surface side. A scribe line forming step, and the dicing step is preferably a step of dicing the semiconductor wafer along the scribe line.
［１１］本発明の半導体装置の製造方法においては、前記スクライブライン形成工程においては、レーザー光を照射することによって前記スクライブラインを形成することが好ましい。 [11] In the method for manufacturing a semiconductor device of the present invention, it is preferable that the scribe line is formed by irradiating a laser beam in the scribe line forming step.
［１２］本発明の半導体装置の製造方法においては、前記スクライブライン形成工程においては、レーザー光を前記第１主面側から照射することによって前記スクライブラインを形成することが好ましい。 [12] In the semiconductor device manufacturing method of the present invention, in the scribe line forming step, it is preferable that the scribe line is formed by irradiating a laser beam from the first main surface side.
［１３］本発明の半導体装置の製造方法においては、前記スクライブライン形成工程においては、前記半導体ウェーハをダイシングする際に前記第２主面における前記ダイシングブレードが入り込む領域に前記レーザー光を照射することによって前記スクライブラインを形成することが好ましい。 [13] In the method for manufacturing a semiconductor device of the present invention, in the scribe line forming step, the laser beam is irradiated to a region where the dicing blade enters the second main surface when the semiconductor wafer is diced. Preferably, the scribe line is formed.
本発明の半導体ウェーハのダイシング方法によれば、第２主面側から入り込んで第１主面側から抜け出るようにダイシングブレードを回転させながら半導体ウェーハをダイシングするため、割れにくい第２主面側からダイシングブレードが入り込むことによって半導体ウェーハに割れが生じにくくなるとともに欠けにくい第１主面側からダイシングブレードが抜け出ることによって半導体ウェーハに欠けが生じにくくなる。その結果、化合物半導体を材料とする半導体ウェーハをダイシングする際に、第１主面側に割れが生じたり第２主面側に欠けが生じたりすることを防ぐことが可能となる。 According to the semiconductor wafer dicing method of the present invention, the semiconductor wafer is diced while rotating the dicing blade so as to enter from the second main surface side and exit from the first main surface side. When the dicing blade enters, the semiconductor wafer is less likely to be cracked and the semiconductor wafer is less likely to be chipped when the dicing blade is pulled out from the first main surface side which is less likely to chip. As a result, when a semiconductor wafer made of a compound semiconductor is diced, it is possible to prevent the first main surface side from being cracked or the second main surface side from being chipped.
本発明の半導体装置の製造方法によれば、本発明の半導体ウェーハのダイシング方法を用いて半導体ウェーハをダイシングして半導体装置を製造するダイシング工程を実施するため、半導体ウェーハをダイシングする際に、第１主面側に割れが生じたり第２主面側に欠けが生じたりすることを防ぐことが可能となる。その結果、割れや欠けが少ない高品質の半導体装置を製造することが可能となる。 According to the semiconductor device manufacturing method of the present invention, the dicing process of manufacturing the semiconductor device by dicing the semiconductor wafer using the semiconductor wafer dicing method of the present invention is performed. It is possible to prevent the first main surface side from being cracked or the second main surface side from being chipped. As a result, it is possible to manufacture a high-quality semiconductor device with few cracks and chips.
以下、本発明の半導体ウェーハのダイシング方法及び半導体装置の製造方法について、図に示す実施形態に基づいて説明する。 Hereinafter, a semiconductor wafer dicing method and a semiconductor device manufacturing method of the present invention will be described based on the embodiments shown in the drawings.
［実施形態１］
まず、実施形態１に係る半導体装置の製造方法を、実施形態１に係る半導体ウェーハのダイシング方法とともに説明する。
図１は、実施形態１に係る半導体装置の製造方法を説明するために示すフローチャートである。
図２は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図２（ａ）〜図２（ｅ）は各工程図である。なお、図２（ｅ）中、符号Ｐはダイシングブレードにかかる圧力を示す。
図３は、実施形態１における半導体ウェーハ１１０を説明するために示す図である。
図４は、実施形態１における半導体ウェーハ１１０を説明するために示す図である。図４（ａ）は第１主面側スクライブライン形成工程を実施した後の半導体ウェーハ１１０における第１主面１１２の平面図を示し、図４（ｂ）は図４（ａ）の破線枠ａで囲まれた領域の拡大図を示し、図４（ｃ）は第１主面側スクライブライン形成工程を実施した後の半導体ウェーハ１１０における第２主面１１４の平面図を示し、図４（ｄ）は図４（ｃ）の破線枠ｂで囲まれた領域の拡大図を示す。
[Embodiment 1]
First, the semiconductor device manufacturing method according to the first embodiment will be described together with the semiconductor wafer dicing method according to the first embodiment.
FIG. 1 is a flowchart for explaining the method for manufacturing a semiconductor device according to the first embodiment.
FIG. 2 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment. FIG. 2A to FIG. 2E are process diagrams. In FIG. 2E, the symbol P indicates the pressure applied to the dicing blade.
FIG. 3 is a view for explaining the semiconductor wafer 110 according to the first embodiment.
FIG. 4 is a view for explaining the semiconductor wafer 110 according to the first embodiment. FIG. 4A is a plan view of the first main surface 112 of the semiconductor wafer 110 after the first main surface side scribe line forming step is performed, and FIG. 4B is a broken line frame a in FIG. FIG. 4C is a plan view of the second main surface 114 of the semiconductor wafer 110 after the first main surface side scribe line forming step is performed, and FIG. ) Shows an enlarged view of a region surrounded by a broken line frame b in FIG.
実施形態１に係る半導体装置の製造方法は、図１に示すように、「半導体ウェーハ準備工程Ｓ１０」と「ダイシング工程Ｓ２０」とをこの順序で実施する。「半導体ウェーハ準備工程Ｓ１０」は、「デバイス形成工程Ｓ１１」と、「第１主面側スクライブライン形成工程Ｓ１２」と、「スクライブライン形成工程Ｓ１３」とをこの順序で含む。以下、実施形態１に係る半導体装置の製造方法を工程順に説明する。 In the semiconductor device manufacturing method according to the first embodiment, as shown in FIG. 1, the “semiconductor wafer preparation step S10” and the “dicing step S20” are performed in this order. The “semiconductor wafer preparation step S10” includes a “device formation step S11”, a “first main surface side scribe line formation step S12”, and a “scribe line formation step S13” in this order. Hereinafter, the manufacturing method of the semiconductor device according to the first embodiment will be described in the order of steps.
（１）デバイス形成工程Ｓ１１
まず、化合物半導体を材料とし第１主面１１２側に複数のデバイス形成面１２０を有する半導体ウェーハ１１０を準備して、当該デバイス形成面１２０にデバイス（図示せず。）を形成する（図２（ａ）参照。）。複数のデバイス形成面１２０は、隣り合うデバイス形成面１２０が所定の間隔を有するように形成されており、全体としてマス目状のパターンを構成している。
(1) Device forming step S11
First, a semiconductor wafer 110 made of a compound semiconductor as a material and having a plurality of device forming surfaces 120 on the first main surface 112 side is prepared, and a device (not shown) is formed on the device forming surface 120 (FIG. 2 ( See a).). The plurality of device forming surfaces 120 are formed such that adjacent device forming surfaces 120 have a predetermined interval, and constitute a grid pattern as a whole.
半導体ウェーハ１１０は、化合物半導体を材料とする半導体ウェーハであり、具体的には、４Ｈ−ＳｉＣウェーハである。４Ｈ−ＳｉＣは六方晶の結晶構造をしており、半導体ウェーハ１１０（４Ｈ−ＳｉＣウェーハ）の第１主面１１２及び第２主面１１４は、共に六方晶の（０００１）面（図３参照。）となる。このため、第１主面１１２と第２主面１１４とは異なった性質を有する面となり、第１主面１１２がＳｉ面、第２主面１１４がＣ面となる。第１主面１１２（Ｓｉ面）における半導体ウェーハ１１０の硬さは、第２主面１１４（Ｃ面）における半導体ウェーハ１１０の硬さよりも硬い。 The semiconductor wafer 110 is a semiconductor wafer made of a compound semiconductor, specifically, a 4H—SiC wafer. 4H-SiC has a hexagonal crystal structure, and the first main surface 112 and the second main surface 114 of the semiconductor wafer 110 (4H-SiC wafer) are both hexagonal (0001) planes (see FIG. 3). ) For this reason, the 1st main surface 112 and the 2nd main surface 114 become a surface which has a different property, the 1st main surface 112 becomes Si surface and the 2nd main surface 114 becomes C surface. The hardness of the semiconductor wafer 110 on the first main surface 112 (Si surface) is harder than the hardness of the semiconductor wafer 110 on the second main surface 114 (C surface).
なお、Ｓｉ面は、エピタキシャル成長によって半導体ウェーハ１１０を製造する際の結晶欠陥が少ないことや、デバイスを形成する際に不純物濃度を調整しやすいことから、所望の性能を有するデバイスを形成するのに適している。 The Si surface is suitable for forming a device having a desired performance because it has few crystal defects when the semiconductor wafer 110 is manufactured by epitaxial growth and it is easy to adjust the impurity concentration when forming the device. ing.
また、「六方晶の（０００１）面」とは、六方晶の（０００１）面そのものの面のみならず、六方晶の（０００１）面から数度〜数十度のオフ角がつけられた面も含む。 The “hexagonal (0001) plane” means not only the plane of the hexagonal (0001) plane itself but also a plane with an off angle of several degrees to several tens of degrees from the hexagonal (0001) plane. Including.
（２）第１主面側スクライブライン形成工程Ｓ１２
次に、図２（ｂ）及び図４（ａ）に示すように、デバイス形成面１２０を区切るように第１主面１１２側に第１主面側スクライブライン１１６を形成する。具体的には、まず、第１主面１１２側にレジストを塗布する。次に、第１主面側スクライブライン１１６を形成する領域のレジストを感光させて除去する。その後、残ったレジストをマスクとしてドライエッチングを行う。このようにして第１主面側スクライブライン１１６を形成する。その後、レジストを除去する。
(2) First main surface side scribe line forming step S12
Next, as shown in FIGS. 2B and 4A, a first main surface side scribe line 116 is formed on the first main surface 112 side so as to divide the device forming surface 120. Specifically, first, a resist is applied to the first main surface 112 side. Next, the resist in the region where the first main surface side scribe line 116 is formed is exposed and removed. Thereafter, dry etching is performed using the remaining resist as a mask. In this way, the first main surface side scribe line 116 is formed. Thereafter, the resist is removed.
第１主面側スクライブライン１１６は、図４（ｂ）に示すように、複数のデバイス形成面１２０を区切る領域に形成されている。第１主面側スクライブライン１１６は、ドライエッチングによって第１主面１１２側に形成された溝からなる。実施形態１においては、第１主面側スクライブライン１１６の幅が、ダイシングブレード２００の幅よりも狭い。 As shown in FIG. 4B, the first main surface side scribe line 116 is formed in a region that divides the plurality of device formation surfaces 120. The first main surface side scribe line 116 is formed by a groove formed on the first main surface 112 side by dry etching. In the first embodiment, the width of the first main surface side scribe line 116 is narrower than the width of the dicing blade 200.
（３）スクライブライン形成工程Ｓ１３
次に、図２（ｃ）及び図４（ｃ）に示すように、第１主面側スクライブライン１１６を基準として第２主面１１４にスクライブライン１１８を形成する。具体的には、第１主面側スクライブライン１１６が形成されている位置と対応する第２主面１１４側の位置にレーザー光を集光し、第１主面側スクライブライン１１６をなぞるようにレーザー光を２次元的にスキャンしてスクライブライン１１８を形成する。スクライブライン形成工程Ｓ１３においては、第１主面１１２側からレーザー光を照射する。照射するレーザー光は、波長が２６６ｎｍ〜３５５ｎｍの紫外線レーザーである。レーザー光のスキャン速度は、例えば１０〜１００ｍｍ／秒である。レーザー光の加工出力は、３Ｗ以下であり、例えば、２．０Ｗ〜２．５Ｗの範囲内にある。
(3) Scribe line forming step S13
Next, as shown in FIG. 2C and FIG. 4C, a scribe line 118 is formed on the second main surface 114 with the first main surface side scribe line 116 as a reference. Specifically, the laser beam is condensed at a position on the second main surface 114 side corresponding to the position where the first main surface side scribe line 116 is formed, and the first main surface side scribe line 116 is traced. A scribe line 118 is formed by two-dimensionally scanning the laser beam. In the scribe line forming step S13, laser light is irradiated from the first main surface 112 side. The laser beam to be irradiated is an ultraviolet laser having a wavelength of 266 nm to 355 nm. The scanning speed of the laser beam is, for example, 10 to 100 mm / second. The processing output of laser light is 3 W or less, for example, in the range of 2.0 W to 2.5 W.
スクライブライン１１８は、図４（ｄ）に示すように、平面図上に連続した直線状で表される形状となる。スクライブライン１１８の幅は、デバイス形成面１２０に重ならなければ任意の幅とすることができる。実施形態１においては、スクライブライン１１８の幅が、ダイシングブレード２００の幅と同じかそれよりも狭い。 As shown in FIG. 4D, the scribe line 118 has a shape represented by a continuous straight line on the plan view. The width of the scribe line 118 can be set to an arbitrary width as long as it does not overlap the device formation surface 120. In the first embodiment, the width of the scribe line 118 is the same as or narrower than the width of the dicing blade 200.
（４）ダイシング工程Ｓ２０
次に、図２（ｄ）に示すように、ダイシングを行う台（図示せず。）と第１主面１１２とを固定用テープ２１０を介して第２主面１１４側が上になるように半導体ウェーハ１１０を固定する。次に、図２（ｅ）に示すように、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００をスクライブライン１１８に沿って移動させながら半導体ウェーハ１１０をダイシングする。このように、半導体ウェーハ１１０をダイシングして半導体ウェーハ１１０を半導体装置ごとに切り分けることにより半導体装置を製造する。
(4) Dicing process S20
Next, as shown in FIG. 2D, a semiconductor (not shown) on which dicing is performed and the first main surface 112 are placed so that the second main surface 114 side faces up through the fixing tape 210. The wafer 110 is fixed. Next, as shown in FIG. 2E, the dicing blade 200 is rotated so as to enter from the second main surface 114 side and exit from the first main surface 112 side, and the dicing blade 200 is moved along the scribe line 118. Then, the semiconductor wafer 110 is diced. In this way, the semiconductor device is manufactured by dicing the semiconductor wafer 110 and cutting the semiconductor wafer 110 into each semiconductor device.
次に、実施形態１に係る半導体ウェーハのダイシング方法及び半導体装置の製造方法の効果を説明する。 Next, effects of the semiconductor wafer dicing method and the semiconductor device manufacturing method according to the first embodiment will be described.
実施形態１に係る半導体ウェーハのダイシング方法によれば、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングするため、化合物半導体を材料とする半導体ウェーハ１１０をダイシングする際に、第１主面１１２側（図２（ｅ）の破線枠Ｂで囲まれた領域）に割れが生じたり第２主面１１４側（図２（ｅ）の破線枠Ａで囲まれた領域）に欠けが生じたりすることを防ぐことが可能となる。 According to the semiconductor wafer dicing method according to the first embodiment, the semiconductor wafer 110 is rotated while the dicing blade 200 is rotated and moved while the dicing blade 200 is moved so as to enter from the second main surface 114 side and exit from the first main surface 112 side. When the semiconductor wafer 110 made of a compound semiconductor is diced, the first main surface 112 side (the region surrounded by the broken line frame B in FIG. 2E) is cracked or the second main It is possible to prevent chipping from occurring on the surface 114 side (region surrounded by the broken line frame A in FIG. 2E).
また、実施形態１に係る半導体ウェーハのダイシング方法によれば、半導体ウェーハ１１０の第１主面１１２及び第２主面１１４が共に六方晶の（０００１）面であることから、第１主面１１２と第２主面１１４とが性質の異なる面となる。このような半導体ウェーハ１１０であっても、半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。 Further, according to the semiconductor wafer dicing method according to the first embodiment, since the first main surface 112 and the second main surface 114 of the semiconductor wafer 110 are both hexagonal (0001) planes, the first main surface 112. And the second main surface 114 are surfaces having different properties. Even with such a semiconductor wafer 110, when dicing the semiconductor wafer 110, it is possible to prevent the first main surface 112 from being cracked or the second main surface 114 from being chipped. Become.
また、実施形態１に係る半導体ウェーハのダイシング方法によれば、半導体ウェーハ１１０が高い絶縁破壊電圧を有するＳｉＣウェーハであるため、高い絶縁破壊電圧を有する半導体装置を製造することが可能となる。 Further, according to the semiconductor wafer dicing method according to the first embodiment, since the semiconductor wafer 110 is a SiC wafer having a high breakdown voltage, a semiconductor device having a high breakdown voltage can be manufactured.
実施形態１の半導体装置の製造方法によれば、本発明の半導体ウェーハのダイシング方法を用いて半導体ウェーハ１１０をダイシングして半導体装置を製造するダイシング工程Ｓ２０を実施するため、半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。その結果、割れや欠けが少ない高品質の半導体装置を製造することが可能となる。 According to the semiconductor device manufacturing method of the first embodiment, the semiconductor wafer 110 is diced in order to perform the dicing step S20 for manufacturing the semiconductor device by dicing the semiconductor wafer 110 using the semiconductor wafer dicing method of the present invention. At this time, it is possible to prevent the first main surface 112 from being cracked or the second main surface 114 from being chipped. As a result, it is possible to manufacture a high-quality semiconductor device with few cracks and chips.
また、実施形態１に係る半導体装置の製造方法によれば、第１主面側スクライブライン１１６を基準として半導体ウェーハ１１０の第２主面１１４側にスクライブライン１１８を形成するため、半導体ウェーハ１１０をダイシングする際、デバイス形成面１２０を有さないために正確な位置でダイシングすることが難しい第２主面１１４側からでも半導体ウェーハ１１０を正確にダイシングすることが可能となる。その結果、寸法が正確な半導体装置を製造することが可能となる。 In addition, according to the method for manufacturing a semiconductor device according to the first embodiment, the scribe line 118 is formed on the second main surface 114 side of the semiconductor wafer 110 with the first main surface side scribe line 116 as a reference. When dicing, the semiconductor wafer 110 can be accurately diced even from the second main surface 114 side, which is difficult to dice at an accurate position because the device forming surface 120 is not provided. As a result, it is possible to manufacture a semiconductor device with accurate dimensions.
また、実施形態１に係る半導体装置の製造方法によれば、微細な加工が可能なレーザー光を照射することによってスクライブライン１１８を形成するため、第１主面側スクライブライン１１６を基準としたスクライブライン１１８を微細な部分まで正確に形成することが可能となる。 Further, according to the method for manufacturing a semiconductor device according to the first embodiment, the scribe line 118 is formed by irradiating a laser beam that can be finely processed, and therefore the scribe line 116 based on the first main surface side scribe line 116 is used. The line 118 can be accurately formed up to a minute portion.
また、実施形態１に係る半導体装置の製造方法によれば、透過性のあるレーザー光を照射することによってスクライブライン１１８を形成するため、第１主面側スクライブライン１１６を正確になぞることが可能となり、第１主面側スクライブライン１１６を基準としたスクライブライン１１８を正確に形成することが可能となる。 In addition, according to the method for manufacturing a semiconductor device according to the first embodiment, the scribe line 118 is formed by irradiating a transmissive laser beam, so that the first main surface side scribe line 116 can be traced accurately. Thus, it is possible to accurately form the scribe line 118 with the first main surface side scribe line 116 as a reference.
また、実施形態１に係る半導体装置の製造方法によれば、第１主面１１２側からレーザー光を照射するため、第１主面１１２側の第１主面側スクライブライン１１６を正確になぞることが可能となり、第１主面側スクライブライン１１６を基準としたスクライブライン１１８を正確に形成することが可能となる。 In addition, according to the method for manufacturing a semiconductor device according to the first embodiment, since the laser beam is irradiated from the first main surface 112 side, the first main surface side scribe line 116 on the first main surface 112 side is accurately traced. Thus, it is possible to accurately form the scribe line 118 with the first main surface side scribe line 116 as a reference.
［変形例１］
図５は、変形例１に係る半導体装置の製造方法を説明するために示す図である。図５（ａ）〜図５（ｅ）は各工程図を示す図である。なお、図５（ｅ）中、符号Ｐはダイシングブレードにかかる圧力を示す。
[Modification 1]
FIG. 5 is a view for explaining the method for manufacturing the semiconductor device according to the first modification. FIG. 5A to FIG. 5E are diagrams showing each process drawing. In FIG. 5E, the symbol P indicates the pressure applied to the dicing blade.
変形例１に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、ドライエッチングの代わりにレーザー光照射によって第１主面側スクライブラインを形成する点が実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、変形例１に係る半導体装置の製造方法においては、第１主面側スクライブライン形成工程において、レーザー光を照射することによって第１主面側スクライブライン１１６ａを形成する（図５参照。）。 The manufacturing method of the semiconductor device according to the first modification basically includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment, but the first main surface side scribe line is formed by laser light irradiation instead of dry etching. Is different from the semiconductor device manufacturing method according to the first embodiment. That is, in the method for manufacturing a semiconductor device according to Modification 1, the first main surface side scribe line 116a is formed by irradiating laser light in the first main surface side scribe line forming step (see FIG. 5). .
変形例１においては、第１主面側スクライブライン１１６ａを形成する位置に第１主面１１２側から照射したレーザー光を集光し、レーザー光を２次元的にスキャンして第１主面側スクライブライン１１６ａを形成する。変形例１においても、第１主面側スクライブライン１１６ａの幅が、ダイシングブレード２００の幅よりも狭い。 In the first modification, the laser beam irradiated from the first main surface 112 side is condensed at a position where the first main surface side scribe line 116a is formed, and the first main surface side is scanned two-dimensionally. A scribe line 116a is formed. Also in the first modification, the width of the first main surface side scribe line 116 a is narrower than the width of the dicing blade 200.
このように、変形例１に係る半導体装置の製造方法は、ドライエッチングの代わりにレーザー光照射によって第１主面側スクライブラインを形成する点が実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングするため、化合物半導体を材料とする半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。 As described above, the semiconductor device manufacturing method according to Modification 1 is different from the case of the semiconductor device manufacturing method according to Embodiment 1 in that the first main surface side scribe line is formed by laser light irradiation instead of dry etching. The dicing blade 200 is rotated so that it enters from the second main surface 114 side and exits from the first main surface 112 side, and the dicing blade 200 is moved in the same manner as in the method of manufacturing the semiconductor device according to the first embodiment. Since the semiconductor wafer 110 is diced while being moved, when the semiconductor wafer 110 made of a compound semiconductor is diced, the first main surface 112 is cracked or the second main surface 114 is chipped. Can be prevented.
また、変形例１に係る半導体装置の製造方法によれば、レーザー光を照射することにより発生する熱によってシリコンと炭素との結合を切断することができる。従って、レーザー光が照射されていない領域の場合よりも低い硬度を有するシリコン過多及び（もしくは）炭素過多の状態が形成されることとなる。その結果、当該領域をダイシングする際に、ダイシングブレード２００を半導体ウェーハＷに食い込ませやすくすることが可能となる。 Moreover, according to the manufacturing method of the semiconductor device which concerns on the modification 1, the coupling | bonding of silicon and carbon can be cut | disconnected with the heat | fever generate | occur | produced by irradiating a laser beam. Therefore, a state of excessive silicon and / or excessive carbon having a lower hardness than that in the region not irradiated with laser light is formed. As a result, the dicing blade 200 can be easily bited into the semiconductor wafer W when dicing the area.
［実施形態２］
図６は、実施形態２に係る半導体装置の製造方法を説明するために示す図である。
[Embodiment 2]
FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the second embodiment.
実施形態２に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、第１主面側スクライブラインを形成する代わりに位置決めマークを形成する点が実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態２に係る半導体装置の製造方法は、デバイス形成工程と、位置決めマーク形成工程と、スクライブライン形成工程と、ダイシング工程とをこの順序で含む。 The manufacturing method of the semiconductor device according to the second embodiment basically includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment, but forms a positioning mark instead of forming the first main surface side scribe line. This is different from the semiconductor device manufacturing method according to the first embodiment. That is, the method for manufacturing a semiconductor device according to the second embodiment includes a device forming process, a positioning mark forming process, a scribe line forming process, and a dicing process in this order.
位置決めマーク形成工程においては、第１主面１１２側に位置決めマーク１１６ｂを形成する。位置決めマーク１１６ｂは、図６に示すように、デバイス形成面１２０のパターンの外縁に形成されている。 In the positioning mark forming step, the positioning mark 116b is formed on the first main surface 112 side. As shown in FIG. 6, the positioning mark 116 b is formed on the outer edge of the pattern of the device forming surface 120.
スクライブライン形成工程においては、位置決めマーク形成工程において形成された位置決めマーク１１６ｂを基準として第２主面１１４側にスクライブライン１１８を形成する。具体的には、第１主面１１２側の１の位置決めマーク１１６ｂが形成されている位置と対応する第２主面１１４側の位置にレーザー光を集光し、１の位置決めマーク１１６ｂと対応する他の位置決めマーク１１６ｂに向かってレーザー光を２次元的にスキャンしてスクライブライン１１８を形成する。 In the scribe line forming step, the scribe line 118 is formed on the second main surface 114 side with reference to the positioning mark 116b formed in the positioning mark forming step. Specifically, the laser beam is condensed at a position on the second main surface 114 side corresponding to the position where the one positioning mark 116b on the first main surface 112 side is formed, and corresponds to the one positioning mark 116b. A scribe line 118 is formed by two-dimensionally scanning the laser beam toward another positioning mark 116b.
このように、実施形態２に係る半導体装置の製造方法は、第１主面側スクライブラインを形成する代わりに位置決めマークを形成する点が実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングするため、化合物半導体を材料とする半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。 As described above, the semiconductor device manufacturing method according to the second embodiment is different from the semiconductor device manufacturing method according to the first embodiment in that a positioning mark is formed instead of forming the first main surface side scribe line. However, as in the method of manufacturing the semiconductor device according to the first embodiment, the dicing blade 200 is rotated and the dicing blade 200 is moved so as to enter from the second main surface 114 side and exit from the first main surface 112 side. However, since the semiconductor wafer 110 is diced, when the semiconductor wafer 110 made of a compound semiconductor is diced, it is prevented that the first main surface 112 side is cracked or the second main surface 114 side is not chipped. It becomes possible.
なお、実施形態２に係る半導体装置の製造方法は、第１主面側スクライブラインを形成する代わりに位置決めマークを形成する点以外の点においては実施形態１に係る半導体装置の製造方法と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。 The manufacturing method of the semiconductor device according to the second embodiment is the same as the manufacturing method of the semiconductor device according to the first embodiment except that a positioning mark is formed instead of forming the first main surface side scribe line. Since it has a process, it has a corresponding effect among the effects which the manufacturing method of the semiconductor device concerning Embodiment 1 has.
［実施形態３］
図７は、実施形態３に係る半導体装置の製造方法を説明するために示す図である。
[Embodiment 3]
FIG. 7 is a view for explaining the method for manufacturing the semiconductor device according to the third embodiment.
実施形態３に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、第１主面側スクライブラインを基準としてスクライブラインを形成する代わりにデバイス形成面の所定のパターンを基準としてスクライブラインを形成する点が実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態３に係る半導体装置の製造方法は、デバイス形成工程と、スクライブライン形成工程と、ダイシング工程とをこの順序で含む。 The manufacturing method of the semiconductor device according to the third embodiment basically includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment, but instead of forming a scribe line based on the first main surface side scribe line. Unlike the semiconductor device manufacturing method according to the first embodiment, a scribe line is formed on the basis of a predetermined pattern on the device forming surface. That is, the method for manufacturing a semiconductor device according to the third embodiment includes a device forming process, a scribe line forming process, and a dicing process in this order.
実施形態３に係る半導体装置の製造方法においては、第１主面側スクライブライン１１６を基準としてスクライブライン１１８を形成する代わりにデバイス形成面１２０の所定のパターン１１６ｃ（図７参照。）を基準としてスクライブライン１１８を形成する。具体的には、デバイス形成面１２０に形成された配線パターンの一部に所定のパターン１１６ｃを設け、当該パターン１１６ｃを基準として、ダイシング工程においてダイシングブレード２００を移動させる軌跡を特定する。次に、第２主面１１４側にレーザー光を集光しレーザー光を当該軌跡に沿って２次元的にスキャンしてスクライブライン１１８を形成する。 In the method of manufacturing a semiconductor device according to the third embodiment, instead of forming the scribe line 118 using the first main surface side scribe line 116 as a reference, a predetermined pattern 116c (see FIG. 7) on the device formation surface 120 is used as a reference. A scribe line 118 is formed. Specifically, a predetermined pattern 116c is provided on a part of the wiring pattern formed on the device forming surface 120, and a trajectory for moving the dicing blade 200 in the dicing process is specified based on the pattern 116c. Next, the laser beam is condensed on the second main surface 114 side, and the laser beam is scanned two-dimensionally along the locus to form a scribe line 118.
このように、実施形態３に係る半導体装置の製造方法は、第１主面側スクライブラインを基準としてスクライブラインを形成する代わりにデバイス形成面の所定のパターンを基準としてスクライブラインを形成する点が実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングするため、化合物半導体を材料とする半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。 As described above, the method of manufacturing the semiconductor device according to the third embodiment has a feature that, instead of forming the scribe line based on the first main surface side scribe line, the scribe line is formed based on a predetermined pattern on the device formation surface. Although different from the semiconductor device manufacturing method according to the first embodiment, the semiconductor device enters from the second main surface 114 side and exits from the first main surface 112 side, as in the semiconductor device manufacturing method according to the first embodiment. Since the semiconductor wafer 110 is diced while rotating the dicing blade 200 and moving the dicing blade 200 as described above, when the semiconductor wafer 110 made of a compound semiconductor is diced, cracks may occur on the first main surface 112 side. It is possible to prevent the second main surface 114 from being chipped.
なお、実施形態３に係る半導体装置の製造方法は、第１主面側スクライブラインを基準としてスクライブラインを形成する代わりにデバイス形成面の所定のパターンを基準としてスクライブラインを形成する点以外の点においては実施形態１に係る半導体装置の製造方法と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。 The method for manufacturing a semiconductor device according to the third embodiment is different from the method for forming a scribe line on the basis of a predetermined pattern on the device formation surface instead of forming the scribe line on the basis of the first main surface side scribe line. Since the method includes the same steps as the method for manufacturing the semiconductor device according to the first embodiment, the corresponding effect among the effects of the method for manufacturing the semiconductor device according to the first embodiment is provided.
［実施形態４］
図８は、実施形態４に係る半導体装置の製造方法を説明するために示す図である。図８（ａ）は第１主面側スクライブライン形成工程を実施した後の半導体ウェーハ１１０における第２主面１１４の平面図を示し、図８（ｂ）は図８（ａ）の破線枠ｂで囲まれた領域の拡大図を示す。
[Embodiment 4]
FIG. 8 is a view for explaining the method for manufacturing the semiconductor device according to the fourth embodiment. FIG. 8A shows a plan view of the second main surface 114 of the semiconductor wafer 110 after the first main surface side scribe line forming step, and FIG. 8B shows a broken line frame b in FIG. 8A. The enlarged view of the area | region enclosed by is shown.
実施形態４に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、スクライブラインの幅が実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態４に係る半導体装置の製造方法においては、スクライブライン１１８ａの幅を、ダイシングブレード２００の幅よりも広くなるように形成する。 The manufacturing method of the semiconductor device according to the fourth embodiment basically includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment, but the width of the scribe line is the same as that of the manufacturing method of the semiconductor device according to the first embodiment. Not the case. That is, in the method for manufacturing a semiconductor device according to the fourth embodiment, the scribe line 118 a is formed to have a width wider than that of the dicing blade 200.
実施形態４に係る半導体装置の製造方法においては、スクライブライン形成工程において、半導体ウェーハ１１０をダイシングする際に第２主面１１４におけるダイシングブレード２００が入り込む領域（図２（ｅ）の破線枠Ａで囲まれた領域）にレーザー光を照射することによってスクライブライン１１８ａを形成する。そのため、スクライブライン１１８ａの幅は、ダイシングブレード２００の幅よりも大きくなる。 In the method of manufacturing a semiconductor device according to the fourth embodiment, in the scribe line formation step, when the semiconductor wafer 110 is diced, a region where the dicing blade 200 enters in the second main surface 114 (in a broken line frame A in FIG. 2E). A scribe line 118a is formed by irradiating a laser beam to the enclosed area. Therefore, the width of the scribe line 118 a is larger than the width of the dicing blade 200.
このように、実施形態４に係る半導体装置の製造方法は、スクライブラインの幅が実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングするため、化合物半導体を材料とする半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。 As described above, the semiconductor device manufacturing method according to the fourth embodiment is different from the semiconductor device manufacturing method according to the first embodiment in that the scribe line width is different from that in the semiconductor device manufacturing method according to the first embodiment. Similarly, the dicing blade 200 is rotated so as to enter from the second main surface 114 side and exit from the first main surface 112 side, and the semiconductor wafer 110 is diced while the dicing blade 200 is moved. When the semiconductor wafer 110 to be diced is cut, it is possible to prevent the first main surface 112 from being cracked or the second main surface 114 from being chipped.
また、実施形態４に係る半導体装置の製造方法によれば、半導体ウェーハ１１０をダイシングする際に第２主面１１４におけるダイシングブレード２００が入り込む領域にレーザー光を照射するため、当該領域が改質されることとなり、半導体ウェーハ１１０をダイシングする際にダイシングブレード２００が入り込む領域に割れが生じることをより一層防ぐことが可能となる。 In addition, according to the method for manufacturing a semiconductor device according to the fourth embodiment, when the semiconductor wafer 110 is diced, the region where the dicing blade 200 enters in the second main surface 114 is irradiated with laser light, so that the region is modified. Thus, when the semiconductor wafer 110 is diced, it is possible to further prevent the occurrence of cracks in the region where the dicing blade 200 enters.
なお、実施形態４に係る半導体装置の製造方法は、スクライブラインの幅以外の点においては実施形態１に係る半導体装置の製造方法と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。 Note that the manufacturing method of the semiconductor device according to the fourth embodiment includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment except for the width of the scribe line, and thus the manufacturing method of the semiconductor device according to the first embodiment. It has a corresponding effect among the effects that the method has.
［実施形態５］
実施形態５に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、半導体ウェーハの種類が実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態４に係る半導体装置の製造方法において、半導体ウェーハ１１０は、ＧａＮウェーハである。
[Embodiment 5]
The manufacturing method of the semiconductor device according to the fifth embodiment basically includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment, but the type of the semiconductor wafer is the same as that of the manufacturing method of the semiconductor device according to the first embodiment. Not the case. That is, in the method for manufacturing a semiconductor device according to the fourth embodiment, the semiconductor wafer 110 is a GaN wafer.
ＧａＮウェーハの材料であるＧａＮは、実施形態１と同様に、六方晶の結晶構造をしており、半導体ウェーハ１１０の第１主面１１２及び第２主面１１４は、共に六方晶の（０００１）面（図３参照。）となる。ＧａＮウェーハにおいては、第１主面１１２側がＧａ面であり、第２主面１１４側がＮ面となっている。なお、第１主面１１２（Ｇａ面）側にデバイス形成面１２０が形成されているのは、Ｇａ面は半導体ウェーハを製造する過程において結晶欠陥が少なく、不純物を混入させる際に濃度を調整しやすいため、所望の性能を有するデバイスを形成しやすいからである。 GaN, which is the material of the GaN wafer, has a hexagonal crystal structure as in the first embodiment, and the first main surface 112 and the second main surface 114 of the semiconductor wafer 110 are both hexagonal (0001). Surface (see FIG. 3). In the GaN wafer, the first main surface 112 side is a Ga surface, and the second main surface 114 side is an N surface. The device formation surface 120 is formed on the first main surface 112 (Ga surface) side. The Ga surface has few crystal defects in the process of manufacturing a semiconductor wafer, and the concentration is adjusted when impurities are mixed. This is because it is easy to form a device having desired performance.
このように、実施形態５に係る半導体装置の製造方法は、半導体ウェーハの種類が実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングするため、化合物半導体を材料とする半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。 As described above, the semiconductor device manufacturing method according to the fifth embodiment is different from the semiconductor device manufacturing method according to the first embodiment in the type of the semiconductor wafer, but the semiconductor device manufacturing method according to the first embodiment. Similarly, the dicing blade 200 is rotated so as to enter from the second main surface 114 side and exit from the first main surface 112 side, and the semiconductor wafer 110 is diced while the dicing blade 200 is moved. When the semiconductor wafer 110 to be diced is cut, it is possible to prevent the first main surface 112 from being cracked or the second main surface 114 from being chipped.
また、実施形態５に係る半導体装置の製造方法によれば、半導体ウェーハ１１０が高い絶縁破壊電圧を有するＧａＮウェーハであるため、高い絶縁破壊電圧を有する半導体装置を製造することが可能となる。 In addition, according to the method for manufacturing a semiconductor device according to the fifth embodiment, since the semiconductor wafer 110 is a GaN wafer having a high breakdown voltage, a semiconductor device having a high breakdown voltage can be manufactured.
なお、実施形態５に係る半導体装置の製造方法は、半導体ウェーハの種類以外の点においては実施形態１に係る半導体装置の製造方法と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。 The semiconductor device manufacturing method according to the fifth embodiment includes the same steps as the semiconductor device manufacturing method according to the first embodiment except for the type of the semiconductor wafer, and thus the semiconductor device manufacturing method according to the first embodiment. It has a corresponding effect among the effects that the method has.
［実施形態６］
図９は、実施形態６における半導体ウェーハを説明するために示す図である。図９（ａ）はＧａＡｓウェーハのＧａ面を示す図であり、図９（ｂ）はＧａＡｓウェーハのＡｓ面を示す図である。
[Embodiment 6]
FIG. 9 is a view for explaining the semiconductor wafer according to the sixth embodiment. FIG. 9A is a diagram showing the Ga surface of the GaAs wafer, and FIG. 9B is a diagram showing the As surface of the GaAs wafer.
実施形態６に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、化合物半導体の結晶構造が実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態６に係る半導体装置の製造方法において、半導体ウェーハ１１０の材料である化合物半導体は、立方晶の結晶構造をしている。 The manufacturing method of the semiconductor device according to the sixth embodiment basically includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment, but the crystal structure of the compound semiconductor is the manufacturing method of the semiconductor device according to the first embodiment. It is different from the case of. That is, in the method for manufacturing a semiconductor device according to the sixth embodiment, the compound semiconductor that is the material of the semiconductor wafer 110 has a cubic crystal structure.
実施形態６において、半導体ウェーハ１１０は、ＧａＡｓウェーハである。ＧａＡｓウェーハの材料であるＧａＡｓは、実施形態１及び５とは異なり、立方晶の結晶構造をしており、半導体ウェーハ１１０の第１主面１１２及び第２主面１１４は共に立方晶の（１１１）面（図９参照。）となる。このため、第１主面１１２と第２主面１１４とが異なった性質を有する面となり、第１主面１１２がＧａ面、第２主面１１４がＡｓ面となる。なお、Ｇａ面は、エピタキシャル成長によって半導体ウェーハ１１０を製造する際の結晶欠陥が少ないことや、デバイスを形成する際に不純物濃度を調整しやすいことから、所望の性能を有するデバイスを形成するのに適している面である。 In the sixth embodiment, the semiconductor wafer 110 is a GaAs wafer. Unlike the first and fifth embodiments, GaAs, which is the material of the GaAs wafer, has a cubic crystal structure, and the first main surface 112 and the second main surface 114 of the semiconductor wafer 110 are both cubic (111 ) Surface (see FIG. 9). For this reason, the 1st main surface 112 and the 2nd main surface 114 become a surface which has a different property, the 1st main surface 112 becomes a Ga surface, and the 2nd main surface 114 becomes an As surface. The Ga surface is suitable for forming a device having a desired performance because it has few crystal defects when the semiconductor wafer 110 is manufactured by epitaxial growth and the impurity concentration is easily adjusted when forming the device. It is a surface.
なお、「立方晶の（１１１）面」とは、立方晶の（１１１）面そのものの面のみならず、立方晶の（１１１）面から数度〜数十度のオフ角がつけられた面も含む。 The “cubic (111) plane” means not only the plane of the cubic (111) plane itself, but also a plane with an off angle of several degrees to several tens of degrees from the cubic (111) plane. Including.
このように、実施形態６に係る半導体装置の製造方法は、化合物半導体の結晶構造が実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、第２主面１１４側から入り込んで第１主面１１２側から抜け出るようにダイシングブレード２００を回転させるとともにダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングするため、化合物半導体を材料とする半導体ウェーハ１１０をダイシングする際に、第１主面１１２側に割れが生じたり第２主面１１４側に欠けが生じたりすることを防ぐことが可能となる。 As described above, the semiconductor device manufacturing method according to the sixth embodiment is different from the semiconductor device manufacturing method according to the first embodiment in that the crystal structure of the compound semiconductor is different from that of the semiconductor device manufacturing method according to the first embodiment. Similarly to the case, the dicing blade 200 is rotated so as to enter from the second main surface 114 side and exit from the first main surface 112 side, and the semiconductor wafer 110 is diced while moving the dicing blade 200. When the semiconductor wafer 110 is diced, it is possible to prevent the first main surface 112 from being cracked or the second main surface 114 from being chipped.
また、実施形態６に係る半導体装置の製造方法によれば、半導体ウェーハ１１０は、高い抵抗率を有するＧａＡｓウェーハであるため、高い抵抗率を有しリーク電流が少ない半導体装置を製造することが可能となる。 Further, according to the method for manufacturing a semiconductor device according to the sixth embodiment, since the semiconductor wafer 110 is a GaAs wafer having a high resistivity, it is possible to manufacture a semiconductor device having a high resistivity and a small leakage current. It becomes.
なお、実施形態６に係る半導体装置の製造方法は、化合物半導体の結晶構造以外の点においては実施形態１に係る半導体装置の製造方法と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。 The method for manufacturing a semiconductor device according to the sixth embodiment includes the same steps as the method for manufacturing the semiconductor device according to the first embodiment except for the crystal structure of the compound semiconductor. It has the effect applicable among the effects which a manufacturing method has.
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。 As mentioned above, although this invention was demonstrated based on said embodiment, this invention is not limited to said embodiment. The present invention can be implemented in various modes without departing from the spirit thereof, and for example, the following modifications are possible.
（１）上記実施形態１〜２及び４〜６においては、デバイス形成工程の後に第１主面側スクライブライン形成工程（又は位置決めマーク形成工程）を実施する場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、第１主面側スクライブライン工程（又は位置決めマーク形成工程）を実施した後にデバイス形成工程を実施する場合や、デバイス形成工程と第１主面側スクライブライン形成工程（又は位置決めマーク形成工程）とを同時に実施する場合であっても本発明を適用可能である。 (1) In the first to second embodiments and the fourth to sixth embodiments, the present invention has been described by taking as an example the case where the first main surface side scribe line forming step (or positioning mark forming step) is performed after the device forming step. However, the present invention is not limited to this. For example, when the device forming process is performed after the first main surface side scribe line process (or positioning mark forming process), or the device forming process and the first main surface side scribe line forming process (or positioning mark forming process). The present invention can be applied even when the above are performed simultaneously.
（２）上記各実施形態においては、スクライブラインの形状が、連続した直線状で表される形状である場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。図９は、変形例２に係る半導体装置の製造方法を説明するために示す図である。例えば、スクライブラインの形状が、連続していない直線状で表される形状である場合（図９（ａ）及び図９（ｂ）参照。）である場合であっても本発明を適用可能である。 (2) In each of the above embodiments, the present invention has been described by taking the case where the shape of the scribe line is a shape represented by a continuous straight line as an example, but the present invention is not limited to this. FIG. 9 is a diagram for explaining the method for manufacturing the semiconductor device according to the second modification. For example, the present invention can be applied even when the shape of the scribe line is a shape represented by a straight line that is not continuous (see FIGS. 9A and 9B). is there.
（３）上記変形例１においては、第１主面側スクライブライン１１６ａの幅がダイシングブレード２００の幅と同じかそれよりも狭い場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。図１１は、変形例３に係る半導体装置の製造方法を説明するために示す図である。図１１（ａ）は第１主面側スクライブライン形成工程を実施した後の半導体ウェーハ１１０における第１主面１１２の平面図を示し、図１１（ｂ）は図１１（ａ）の破線枠ａで囲まれた領域の拡大図を示す。例えば、第１主面側スクライブライン１１６ｄの幅がダイシングブレード２００の幅よりも広い場合にも本発明を適用可能である。このような構成とすることにより、半導体ウェーハ１１０をダイシングする際に第１主面１１２におけるダイシングブレード２００が抜け出る領域全体にレーザー光を照射することになるため、当該領域が改質されることとなり、半導体ウェーハ１１０をダイシングする際にダイシングブレード２００が抜け出る領域に欠けが生じることをより一層防ぐことが可能となる。 (3) In the first modification, the present invention has been described by taking as an example the case where the width of the first main surface side scribe line 116a is equal to or smaller than the width of the dicing blade 200, but the present invention is not limited thereto. Is not to be done. FIG. 11 is a view for explaining the method for manufacturing the semiconductor device according to the third modification. FIG. 11A is a plan view of the first main surface 112 of the semiconductor wafer 110 after the first main surface side scribe line forming step is performed, and FIG. 11B is a broken line frame a in FIG. The enlarged view of the area | region enclosed by is shown. For example, the present invention can also be applied when the width of the first main surface side scribe line 116 d is wider than the width of the dicing blade 200. By adopting such a configuration, when dicing the semiconductor wafer 110, the entire region where the dicing blade 200 exits on the first main surface 112 is irradiated with laser light, so that the region is modified. When the semiconductor wafer 110 is diced, it is possible to further prevent the chipping from occurring in the region where the dicing blade 200 comes out.
（４）上記各実施形態においては、ドライエッチングによって第１主面側スクライブラインを形成した場合を例にとって本発明を説明し、変形例１においてはレーザー光照射によって第１主面側スクライブラインを形成した場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、酸化膜や窒化膜を線状に形成することによって第１主面側スクライブラインを形成した場合や、ダイシングブレード２００で浅く溝を形成することによって第１主面側スクライブラインを形成した場合にも本発明を適用可能である。 (4) In each of the above embodiments, the present invention will be described by taking the case where the first main surface side scribe line is formed by dry etching as an example. In Modification 1, the first main surface side scribe line is formed by laser light irradiation. Although the present invention has been described by taking the case of forming as an example, the present invention is not limited to this. For example, when the first main surface side scribe line is formed by forming an oxide film or a nitride film in a linear shape, or when the first main surface side scribe line is formed by forming a shallow groove with the dicing blade 200 The present invention can also be applied to.
（５）上記各実施形態においては、ダイシングブレード２００を移動させながら半導体ウェーハ１１０をダイシングする場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、半導体ウェーハ１１０を移動させながら半導体ウェーハ１１０をダイシングする場合であっても本発明を適用可能である。 (5) In each of the above embodiments, the present invention has been described by taking as an example the case of dicing the semiconductor wafer 110 while moving the dicing blade 200, but the present invention is not limited to this. For example, the present invention can be applied even when the semiconductor wafer 110 is diced while the semiconductor wafer 110 is moved.
（６）上記各実施形態においては、半導体ウェーハ１１０がＳｉＣウェーハ、ＧａＮウェーハ又はＧａＡｓウェーハである場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。半導体ウェーハの第１主面１１２及び第２主面１１４が共に六方晶の（０００１）面である半導体ウェーハ（例えば、６Ｈ−ＳｉＣウェーハやＡｌＮウェーハ等）である場合や、共に立方晶の（１１１）面である半導体ウェーハ（例えば、３Ｃ−ＳｉＣウェーハやＳｉＮウェーハ等）である場合には本発明を適用可能である。 (6) In each of the above embodiments, the present invention has been described by taking the case where the semiconductor wafer 110 is a SiC wafer, a GaN wafer, or a GaAs wafer as an example, but the present invention is not limited to this. When the semiconductor wafer is a semiconductor wafer (for example, a 6H-SiC wafer or an AlN wafer) in which both the first principal surface 112 and the second principal surface 114 are hexagonal (0001) faces, or both are cubic (111 The present invention can be applied to a semiconductor wafer (for example, a 3C-SiC wafer or a SiN wafer) that is a surface.
（７）上記各実施形態においては、半導体ウェーハ１１０が２種の原子が結合してなる半導体ウェーハである場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。半導体ウェーハ１１０が３種以上の原子が結合してなる半導体ウェーハ（例えば、ＩｎＧａＮウェーハやＧａＡｌＮウェーハ等）である場合にも本発明を適用可能である。また、２種以上の半導体ウェーハが組み合わされた半導体ウェーハ（例えば、ＧａＮ及びＧａＡｌＮが組み合わされた半導体ウェーハ、ＧａＮ及びＩｎＧａＮが組み合わされた半導体ウェーハ、ＧａＡｓ及びＡｌＧａＡｓが組み合わされた半導体ウェーハ等）であっても本発明を適用可能である。 (7) In each of the embodiments described above, the present invention has been described by taking as an example the case where the semiconductor wafer 110 is a semiconductor wafer in which two types of atoms are combined, but the present invention is not limited to this. The present invention can also be applied to the case where the semiconductor wafer 110 is a semiconductor wafer (for example, an InGaN wafer, a GaAlN wafer, or the like) formed by combining three or more kinds of atoms. Also, a semiconductor wafer in which two or more types of semiconductor wafers are combined (for example, a semiconductor wafer in which GaN and GaAlN are combined, a semiconductor wafer in which GaN and InGaN are combined, a semiconductor wafer in which GaAs and AlGaAs are combined, etc.). However, the present invention is applicable.
（８）上記各実施形態においては、紫外線レーザーを用いてスクライブライン１１８や第１主面側スクライブラインを形成する場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、可視光レーザー（例えば、グリーンレーザー）を用いてスクライブラインや第１主面側スクライブラインを形成した場合であっても本発明を適用可能である。 (8) In each of the above embodiments, the present invention has been described by taking the case where the scribe line 118 and the first main surface side scribe line are formed using an ultraviolet laser as an example. However, the present invention is not limited to this. Absent. For example, the present invention can be applied even when a scribe line or a first main surface side scribe line is formed using a visible light laser (for example, a green laser).
１１０…半導体ウェーハ、１１２…第１主面、１１４…第２主面、１１６，１１６ａ，１１６ｃ…第１主面側スクライブライン、１１６ｂ…位置決めマーク、１１８，１１８ａ，１１８ｂ，１１８ｃ…スクライブライン、１２０…デバイス形成面、２００…ダイシングブレード、２１０…固定用テープ DESCRIPTION OF SYMBOLS 110 ... Semiconductor wafer, 112 ... 1st main surface, 114 ... 2nd main surface, 116, 116a, 116c ... 1st main surface side scribe line, 116b ... Positioning mark, 118, 118a, 118b, 118c ... Scribing line, 120 ... Device forming surface, 200 ... Dicing blade, 210 ... Fixing tape
Claims (9)
前記第１主面側とは反対側の第２主面側から入り込んで前記第１主面側から抜け出るようにダイシングブレードを回転させるとともに前記ダイシングブレードを相対的に移動させながら前記半導体ウェーハをダイシングして半導体装置を製造するダイシング工程とをこの順序で含み、
前記半導体ウェーハ準備工程は、
前記デバイス形成面を区切るように前記第１主面側に第１主面側スクライブラインを形成する第１主面側スクライブライン形成工程と、
前記第１主面側スクライブラインを基準として前記第２主面側にスクライブラインを形成するスクライブライン形成工程とをこの順序で含み、
前記ダイシング工程は、前記スクライブラインに沿って前記半導体ウェーハをダイシングする工程であり、
前記スクライブライン形成工程においては、レーザー光を前記第１主面側から照射することによって前記スクライブラインを形成することを特徴とする半導体装置の製造方法。 A semiconductor wafer preparation step of preparing a semiconductor wafer having a device forming surface on the first main surface side using a compound semiconductor as a material;
The dicing blade is rotated so as to enter from the second main surface side opposite to the first main surface side and exit from the first main surface side, and the semiconductor wafer is diced while relatively moving the dicing blade. look including a dicing process of manufacturing a semiconductor device and in this order,
The semiconductor wafer preparation step
A first main surface side scribe line forming step of forming a first main surface side scribe line on the first main surface side so as to divide the device forming surface;
A scribe line forming step of forming a scribe line on the second main surface side with respect to the first main surface side scribe line in this order,
The dicing step is a step of dicing the semiconductor wafer along the scribe line,
In the scribe line forming step, the scribe line is formed by irradiating a laser beam from the first main surface side.
前記第１主面側とは反対側の第２主面側から入り込んで前記第１主面側から抜け出るようにダイシングブレードを回転させるとともに前記ダイシングブレードを相対的に移動させながら前記半導体ウェーハをダイシングして半導体装置を製造するダイシング工程とをこの順序で含み、
前記半導体ウェーハ準備工程は、
前記第１主面側に位置決めマークを形成する位置決めマーク形成工程と、
前記位置決めマークを基準として前記第２主面側にスクライブラインを形成するスクライブライン形成工程とをこの順序で含み、
前記ダイシング工程は、前記スクライブラインに沿って前記半導体ウェーハをダイシングする工程であり、
前記スクライブライン形成工程においては、レーザー光を前記第１主面側から照射することによって前記スクライブラインを形成することを特徴とする半導体装置の製造方法。 A semiconductor wafer preparation step of preparing a semiconductor wafer having a device forming surface on the first main surface side using a compound semiconductor as a material;
The dicing blade is rotated so as to enter from the second main surface side opposite to the first main surface side and exit from the first main surface side, and the semiconductor wafer is diced while relatively moving the dicing blade. look including a dicing process of manufacturing a semiconductor device and in this order,
The semiconductor wafer preparation step
A positioning mark forming step of forming a positioning mark on the first main surface side;
A scribe line forming step of forming a scribe line on the second main surface side with respect to the positioning mark in this order,
The dicing step is a step of dicing the semiconductor wafer along the scribe line,
In the scribe line forming step, the scribe line is formed by irradiating a laser beam from the first main surface side.
前記第１主面側とは反対側の第２主面側から入り込んで前記第１主面側から抜け出るようにダイシングブレードを回転させるとともに前記ダイシングブレードを相対的に移動させながら前記半導体ウェーハをダイシングして半導体装置を製造するダイシング工程とをこの順序で含み、
前記半導体ウェーハ準備工程は、
前記第１主面側における前記デバイス形成面の所定のパターンを基準として前記第２主面側にスクライブラインを形成するスクライブライン形成工程を含み、
前記ダイシング工程は、前記スクライブラインに沿って前記半導体ウェーハをダイシングする工程であり、
前記スクライブライン形成工程においては、レーザー光を前記第１主面側から照射することによって前記スクライブラインを形成することを特徴とする半導体装置の製造方法。 A semiconductor wafer preparation step of preparing a semiconductor wafer having a device forming surface on the first main surface side using a compound semiconductor as a material;
The dicing blade is rotated so as to enter from the second main surface side opposite to the first main surface side and exit from the first main surface side, and the semiconductor wafer is diced while relatively moving the dicing blade. look including a dicing process of manufacturing a semiconductor device and in this order,
The semiconductor wafer preparation step
Including a scribe line forming step of forming a scribe line on the second main surface side based on a predetermined pattern of the device forming surface on the first main surface side;
The dicing step is a step of dicing the semiconductor wafer along the scribe line,
In the scribe line forming step, the scribe line is formed by irradiating a laser beam from the first main surface side.
前記スクライブライン形成工程においては、前記半導体ウェーハをダイシングする際に前記第２主面における前記ダイシングブレードが入り込む領域に前記レーザー光を照射することによって前記スクライブラインを形成することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device in any one of Claims 1-3 ,
In the scribe line forming step, the scribe line is formed by irradiating the laser beam to a region where the dicing blade enters the second main surface when dicing the semiconductor wafer. Manufacturing method.
前記半導体ウェーハは、前記第１主面における半導体ウェーハの硬さが前記第２主面における半導体ウェーハの硬さよりも硬いことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, wherein the semiconductor wafer has a hardness of the semiconductor wafer on the first main surface that is higher than a hardness of the semiconductor wafer on the second main surface.
前記半導体ウェーハの第１主面及び第２主面は、共に六方晶の（０００１）面であることを特徴とする半導体装置の製造方法。 The semiconductor device manufacturing method, wherein the first main surface and the second main surface of the semiconductor wafer are both hexagonal (0001) planes.
前記半導体ウェーハは、ＳｉＣウェーハであることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, wherein the semiconductor wafer is a SiC wafer.
前記半導体ウェーハは、ＧａＮウェーハであることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, wherein the semiconductor wafer is a GaN wafer.
前記半導体ウェーハの第１主面及び第２主面は、共に立方晶の（１１１）面であることを特徴とする半導体装置の製造方法。 The semiconductor device manufacturing method, wherein the first main surface and the second main surface of the semiconductor wafer are both cubic (111) planes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146135A JP5989422B2 (en) | 2012-06-28 | 2012-06-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146135A JP5989422B2 (en) | 2012-06-28 | 2012-06-28 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014011280A JP2014011280A (en) | 2014-01-20 |
| JP5989422B2 true JP5989422B2 (en) | 2016-09-07 |
Family
ID=50107707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012146135A Active JP5989422B2 (en) | 2012-06-28 | 2012-06-28 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5989422B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014013812A (en) * | 2012-07-04 | 2014-01-23 | Disco Abrasive Syst Ltd | SiC SUBSTRATE PROCESSING METHOD |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2861264B2 (en) * | 1990-05-28 | 1999-02-24 | 富士通株式会社 | Method for manufacturing semiconductor device |
| JPH05259275A (en) * | 1992-03-16 | 1993-10-08 | Murata Mfg Co Ltd | Manufacture of semiconductor device |
| JPH08279478A (en) * | 1995-04-04 | 1996-10-22 | Toshiba Corp | Production of semiconductor chip |
| JP2000195827A (en) * | 1998-12-25 | 2000-07-14 | Oki Electric Ind Co Ltd | Led array chip and its manufacture, and dicing device |
| JP4710148B2 (en) * | 2001-02-23 | 2011-06-29 | パナソニック株式会社 | Manufacturing method of nitride semiconductor chip |
| JP2005340431A (en) * | 2004-05-26 | 2005-12-08 | Renesas Technology Corp | Method for manufacturing semiconductor device |
| JP4767702B2 (en) * | 2006-01-23 | 2011-09-07 | 株式会社ディスコ | Wafer division method |
| JP2010118573A (en) * | 2008-11-14 | 2010-05-27 | Mitsubishi Electric Corp | Method for manufacturing semiconductor device |
-
2012
- 2012-06-28 JP JP2012146135A patent/JP5989422B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014011280A (en) | 2014-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5179068B2 (en) | Method for manufacturing compound semiconductor device | |
| US8815705B2 (en) | Laser machining method and method for manufacturing compound semiconductor light-emitting element | |
| JP2780618B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP2009088252A (en) | Method for dicing wafer, and semiconductor chip | |
| JPH0888201A (en) | Semiconductor element using sapphire substrate | |
| TW201025681A (en) | Method for manufacturing semiconductor light emitting element | |
| JPH04276645A (en) | Dicing method of compound semiconductor wafer | |
| JP2748355B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP2861991B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| US20070205490A1 (en) | Method for Production of Semiconductor Chip, and Semiconductor Chip | |
| JP2016131178A (en) | Silicon wafer manufacturing method and semiconductor device manufacturing method | |
| JP3227287B2 (en) | Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device | |
| JP2765644B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
| JP3338360B2 (en) | Gallium nitride based semiconductor wafer manufacturing method | |
| JP2910811B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
| JP2748354B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP4594707B2 (en) | Semiconductor chip manufacturing method | |
| JP2016134427A (en) | Semiconductor wafer and manufacturing method of the same | |
| JP5989422B2 (en) | Manufacturing method of semiconductor device | |
| US20090045486A1 (en) | Method of manufacturing nitride semiconductor device | |
| JP5613072B2 (en) | Semiconductor wafer dicing method | |
| JP6050613B2 (en) | Semiconductor wafer, semiconductor device manufacturing method, and semiconductor device | |
| JP3772807B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP2005252245A (en) | Gallium nitride-based compound semiconductor wafer | |
| JP3454355B2 (en) | Gallium nitride based compound semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5989422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |