Nothing Special   »   [go: up one dir, main page]

JP5980133B2 - Zero cross detector - Google Patents

Zero cross detector Download PDF

Info

Publication number
JP5980133B2
JP5980133B2 JP2013006876A JP2013006876A JP5980133B2 JP 5980133 B2 JP5980133 B2 JP 5980133B2 JP 2013006876 A JP2013006876 A JP 2013006876A JP 2013006876 A JP2013006876 A JP 2013006876A JP 5980133 B2 JP5980133 B2 JP 5980133B2
Authority
JP
Japan
Prior art keywords
pwm
zero
duty
cross detection
zero cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013006876A
Other languages
Japanese (ja)
Other versions
JP2014138346A (en
Inventor
中村 清志
清志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP2013006876A priority Critical patent/JP5980133B2/en
Publication of JP2014138346A publication Critical patent/JP2014138346A/en
Application granted granted Critical
Publication of JP5980133B2 publication Critical patent/JP5980133B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、ゼロクロス検出装置に関し、特に、オーディオ信号をPWM変調して処理するデジタルアンプにおいてゼロクロス検出を行う装置に用いて好適なものである。   The present invention relates to a zero-cross detection device, and in particular, is suitable for use in a device that performs zero-cross detection in a digital amplifier that processes an audio signal by PWM modulation.

一般に、オーディオ装置では、ボリューム調整処理やミュート処理等でオーディオ音量を切り替える操作を行うことが多い。しかし、オーディオ信号の振幅が大きい状態で音量の切り替えを実施すると、信号の振幅が急激に変わるためにポップノイズが発生することが多く、ユーザに不快感を与えてしまう。耐入力の小さいスピーカを用いている場合は、ポップノイズの発生が継続すると、最終的にはスピーカの破壊に至ることもあった。   In general, an audio apparatus often performs an operation of switching audio volume by volume adjustment processing, mute processing, or the like. However, when the volume is switched in a state where the amplitude of the audio signal is large, the amplitude of the signal changes abruptly, so that pop noise often occurs, which makes the user uncomfortable. When a speaker with low input resistance is used, if pop noise continues to occur, the speaker may eventually be destroyed.

このようなポップノイズの発生を避けるために、ゼロクロス検出といわれる手法が提案されている(例えば、特許文献1参照)。このゼロクロス検出は、信号の振幅がゼロレベル付近となったことを検出し、そのタイミングでボリューム調整処理やミュート処理のON/OFFの切り替えを行う方法である。   In order to avoid the occurrence of such pop noise, a method called zero cross detection has been proposed (see, for example, Patent Document 1). This zero cross detection is a method of detecting that the amplitude of the signal is close to the zero level and switching ON / OFF of the volume adjustment process and the mute process at that timing.

アナログのオーディオ信号を扱う場合、ゼロクロス検出装置は、振幅の0[V]付近のレベルを検出してゼロクロスポイントのトリガ信号を出力する。また、デジタルのオーディオ信号(PCM信号)を扱う場合、ゼロクロス検出装置は、デジタルデータの振幅がある一定値以下となったことを検出してゼロクロスポイントのトリガ信号を出力する。このトリガ信号をボリューム調整処理やミュート処理の動作タイミングに利用することで、ボリューム調整処理やミュート処理の動作時に発生するポップノイズを最小限に抑えることができる。   When an analog audio signal is handled, the zero cross detection device detects a level near 0 [V] in amplitude and outputs a zero cross point trigger signal. When a digital audio signal (PCM signal) is handled, the zero cross detection device detects that the amplitude of the digital data has become a certain value or less and outputs a zero cross point trigger signal. By using this trigger signal for the operation timing of the volume adjustment process and the mute process, it is possible to minimize the pop noise generated during the operation of the volume adjustment process and the mute process.

特開平10−177044号公報Japanese Patent Laid-Open No. 10-177044

上述のように、オーディオ信号がアナログ信号である場合やPCMデジタル信号である場合は、振幅値を判定してゼロクロスポイントを検出することが可能である。しかしながら、昨今急激に増えているPWM変調(Pulse Width Modulation)されたオーディオ信号については、振幅の大きさに変化がないため、従来のゼロクロス検出方法が適用できないという問題があった。   As described above, when the audio signal is an analog signal or a PCM digital signal, the zero cross point can be detected by determining the amplitude value. However, there is a problem that the conventional zero-cross detection method cannot be applied to an audio signal subjected to PWM modulation (Pulse Width Modulation), which has been rapidly increasing recently, because the amplitude does not change.

本発明は、このような問題を解決するために成されたものであり、PWM変調されたオーディオ信号についてゼロクロス検出を行うことができるようにすることを目的とする。   The present invention has been made to solve such a problem, and an object of the present invention is to enable zero cross detection on a PWM modulated audio signal.

上記した課題を解決するために、本発明では、PWM変調されたオーディオ信号のPWM波のデューティが50%になっているか否かを判定し、上記PWM波のデューティが50%になっていると判定されたタイミングをゼロクロスポイントとして検出するゼロクロス検出部を備えた構成において、ゼロクロス検出部を、PWM変調されたオーディオ信号のPWM波であって、互いに位相反転の関係にある2つのPWM波の1周期分をそれぞれ積分して電圧の平均値を算出する積分器と、積分器により算出された2つの平均値を比較し、両者が一致している場合にゼロクロスポイントのトリガ信号を出力する比較器とを備えて構成するようにしている。 In order to solve the above-described problem, in the present invention, it is determined whether the PWM wave duty of the PWM-modulated audio signal is 50%, and the PWM wave duty is 50%. In a configuration including a zero-cross detection unit that detects the determined timing as a zero-cross point , the zero-cross detection unit is a PWM wave of a PWM-modulated audio signal, and is one of two PWM waves that are in a phase-inverted relationship with each other. An integrator that calculates the average value of the voltage by integrating each period, and a comparator that compares the two average values calculated by the integrator and outputs a zero-cross point trigger signal if they match And so on.

上記のように構成した本発明によれば、PWM変調されたオーディオ信号の振幅ではなく、PWM波のデューティに基づいてゼロクロスポイントが検出される。PWM変調は、1周期のデューティを変化させて信号のレベルを表現する方法である。ここで、デジタルアンプの出力が正の振幅の場合は正となるデューティが増え(デューティが50%より大きくなる)、出力が負の振幅の場合は負となるデューティが増える(デューティが50%より小さくなる)。つまり、デジタルアンプの出力がゼロとなるには、正と負のデューティが等しい状態(デューティが50%)であることが条件となる。よって、デューティが50%となるタイミングを検出することで、PWM変調されたオーディオ信号についてもゼロクロス検出を実現することができる。   According to the present invention configured as described above, the zero cross point is detected based on the duty of the PWM wave, not the amplitude of the PWM-modulated audio signal. PWM modulation is a method of expressing the signal level by changing the duty of one cycle. Here, when the output of the digital amplifier has a positive amplitude, the duty that is positive increases (duty is greater than 50%), and when the output is a negative amplitude, the duty that is negative increases (duty is greater than 50%). Smaller). That is, in order for the output of the digital amplifier to become zero, it is a condition that the positive and negative duties are equal (duty is 50%). Therefore, by detecting the timing when the duty becomes 50%, zero-cross detection can be realized also for the audio signal modulated by PWM.

第1の実施形態によるゼロクロス検出装置を含むオーディオ装置の要部構成例を示す図である。It is a figure which shows the principal part structural example of the audio apparatus containing the zero crossing detection apparatus by 1st Embodiment. 第1の実施形態によるゼロクロス検出装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the zero cross detection apparatus by 1st Embodiment. 第2の実施形態によるゼロクロス検出装置を含むオーディオ装置の要部構成例を示す図である。It is a figure which shows the principal part structural example of the audio apparatus containing the zero cross detection apparatus by 2nd Embodiment. 第2の実施形態によるゼロクロス検出装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the zero crossing detection apparatus by 2nd Embodiment. 第3の実施形態によるゼロクロス検出装置を含むオーディオ装置の要部構成例を示す図である。It is a figure which shows the principal part structural example of the audio apparatus containing the zero cross detection apparatus by 3rd Embodiment. 第3の実施形態によるカウンタの動作を説明するための図である。It is a figure for demonstrating operation | movement of the counter by 3rd Embodiment.

(第1の実施形態)
以下、本発明の第1の実施形態を図面に基づいて説明する。図1は、第1の実施形態によるゼロクロス検出装置を含むオーディオ装置の要部構成例を示す図である。図1に示すように、第1の実施形態によるオーディオ装置は、PWM変調回路1、FETドライバ回路2、FET3A,3B、LCフィルタ4、スピーカ5およびゼロクロス検出装置10を備えて構成されている。このうち、FETドライバ回路2、FET3A,3BおよびLCフィルタ4によりデジタルアンプ(D級アンプ)が構成される。
(First embodiment)
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, a first embodiment of the invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of a main part of an audio device including a zero-cross detection device according to the first embodiment. As shown in FIG. 1, the audio apparatus according to the first embodiment includes a PWM modulation circuit 1, an FET driver circuit 2, FETs 3A and 3B, an LC filter 4, a speaker 5, and a zero cross detection device 10. Among these, the FET driver circuit 2, the FETs 3A and 3B, and the LC filter 4 constitute a digital amplifier (class D amplifier).

PWM変調回路1は、入力されるオーディオ信号をPWM変調し、PWM変調されたオーディオ信号のPWM波を出力する。このPWM変調回路1は公知の技術を適用可能であるので、詳細な説明は割愛する。   The PWM modulation circuit 1 performs PWM modulation on an input audio signal and outputs a PWM wave of the audio signal that has been PWM modulated. Since this PWM modulation circuit 1 can apply a known technique, a detailed description is omitted.

FETドライバ回路2は、PWM変調回路1より出力されるPWM波に基づいて、ハーフブリッジ接続された2つのFET3A,3Bのオン/オフをそれぞれ制御する。すなわち、FETドライバ回路2は、PWM変調回路1より出力されるPWM波からそれと位相反転の関係にあるもう1つのPWM波を生成する。そして、互いに位相反転の関係にある2つのPWM波を2つのFET3A,3Bにそれぞれ供給することにより、FET3A,3Bのオン/オフをそれぞれ制御する。   The FET driver circuit 2 controls on / off of the two FETs 3A and 3B connected in half bridge based on the PWM wave output from the PWM modulation circuit 1. That is, the FET driver circuit 2 generates another PWM wave having a phase inversion relationship with the PWM wave output from the PWM modulation circuit 1. Then, by supplying two PWM waves having a phase inversion relationship to the two FETs 3A and 3B, the on / off of the FETs 3A and 3B is controlled.

基本的に、PWM波は矩形波であり、矩形波が“Hi”の期間中にFET3A,3Bがオンとなる。2つのFET3A,3Bに供給されるPWM波は互いに位相反転の関係にあるので、FET3A,3Bの何れか一方のみがオンとなる。これにより、電源側のFET3Aがオンのときにはハイレベル、接地側のFET3Bがオンのときはロウレベルとなるような矩形波がFET3A,3Bから出力されることとなる。   Basically, the PWM wave is a rectangular wave, and the FETs 3A and 3B are turned on while the rectangular wave is “Hi”. Since the PWM waves supplied to the two FETs 3A and 3B are in a phase-inverted relationship with each other, only one of the FETs 3A and 3B is turned on. As a result, a rectangular wave is output from the FETs 3A and 3B so that the FET 3A on the power supply side is at a high level when the FET 3A is on and the low level when the FET 3B on the ground side is on.

LCフィルタ4は、FET3A,3Bより出力される矩形波に対してローパスフィルタ処理を行い、その結果得られるオーディオ信号をスピーカ5に出力する。   The LC filter 4 performs a low-pass filter process on the rectangular wave output from the FETs 3A and 3B, and outputs an audio signal obtained as a result to the speaker 5.

ゼロクロス検出装置10は、PWM変調されたオーディオ信号のPWM波のデューティが50%になっているか否かを判定し、PWM波のデューティが50%になっていると判定されたタイミングをゼロクロスポイントとして検出する。具体的には、ゼロクロス検出装置10は、積分器11と比較器12とを備えて構成されている。   The zero-cross detection device 10 determines whether or not the PWM wave duty of the PWM-modulated audio signal is 50%, and the timing at which the PWM wave duty is determined to be 50% is set as the zero-cross point. To detect. Specifically, the zero-cross detection device 10 includes an integrator 11 and a comparator 12.

積分器11は、PWM変調回路1より出力されるPWM波の1周期分を積分して電圧の平均値を算出する。比較器12は、積分器11により算出された電圧の平均値と、PWM波のデューティが50%の場合における電圧の平均値としてあらかじめ設定された基準値とを比較し、両者が一致している場合にゼロクロスポイントのトリガ信号を出力する。   The integrator 11 integrates one period of the PWM wave output from the PWM modulation circuit 1 to calculate an average voltage value. The comparator 12 compares the average value of the voltage calculated by the integrator 11 with a reference value set in advance as the average value of the voltage when the duty of the PWM wave is 50%, and the two match. In this case, a zero cross point trigger signal is output.

図2は、上記のように構成したゼロクロス検出装置10の動作を説明するための図である。図2(a)および(b)は、PWM波のデューティが50%より小さいケース1を示している。図2(c)および(d)は、PWM波のデューティが50%より大きいケース2を示している。図2(e)および(f)は、PWM波のデューティが50%と等しいケース3を示している。   FIG. 2 is a diagram for explaining the operation of the zero-cross detection device 10 configured as described above. FIGS. 2A and 2B show Case 1 in which the duty of the PWM wave is smaller than 50%. FIGS. 2C and 2D show Case 2 in which the duty of the PWM wave is greater than 50%. FIGS. 2E and 2F show Case 3 in which the duty of the PWM wave is equal to 50%.

ケース1〜3の図2(a)(c)(e)は、PWM変調回路1より出力されるPWM波の1周期分を示している。また、ケース1〜3の図2(b)(d)(f)は、PWM波の1周期分を積分器11により積分した結果得られる電圧の平均値Vaveと所定の基準値Vrefとを示している。この基準値Vrefは、PWM波のデューティが50%の場合における電圧の平均値と同じ値に設定してある。   FIGS. 2A, 2 </ b> C, and 2 </ b> E of cases 1 to 3 show one period of the PWM wave output from the PWM modulation circuit 1. 2B, 2D, and 2F of cases 1 to 3 show an average voltage Vave and a predetermined reference value Vref obtained as a result of integrating one period of the PWM wave by the integrator 11. ing. This reference value Vref is set to the same value as the average value of the voltage when the duty of the PWM wave is 50%.

ケース1では、PWM波のデューティが50%より小さいため、積分器11により算出される電圧の平均値Vaveは所定の基準値Vrefより小さくなっている。一方、ケース2では、PWM波のデューティが50%より大きいため、積分器11により算出される電圧の平均値Vaveは所定の基準値Vrefより大きくなっている。これに対し、ケース3のようにPWM波のデューティが50%と等しい場合、積分器11により算出される電圧の平均値Vaveは所定の基準値Vrefと等しくなる。比較器12は、この場合にゼロクロスポイントのトリガ信号を出力する。   In case 1, since the duty of the PWM wave is smaller than 50%, the average value Vave of the voltage calculated by the integrator 11 is smaller than the predetermined reference value Vref. On the other hand, in case 2, since the duty of the PWM wave is larger than 50%, the average value Vave of the voltage calculated by the integrator 11 is larger than the predetermined reference value Vref. On the other hand, when the duty of the PWM wave is equal to 50% as in case 3, the average value Vave of the voltage calculated by the integrator 11 is equal to the predetermined reference value Vref. In this case, the comparator 12 outputs a zero cross point trigger signal.

PWM変調は、1周期のデューティを変化させて信号のレベルを表現する方法である。ここで、デジタルアンプの出力が正の振幅の場合は正となるデューティが増え(デューティが50%より大きくなる)、出力が負の振幅の場合は負となるデューティが増える(デューティが50%より小さくなる)。つまり、デジタルアンプの出力がゼロとなるには、正と負のデューティが等しい状態(デューティが50%)であることが条件となる。   PWM modulation is a method of expressing the signal level by changing the duty of one cycle. Here, when the output of the digital amplifier has a positive amplitude, the duty that is positive increases (duty is greater than 50%), and when the output is a negative amplitude, the duty that is negative increases (duty is greater than 50%). Smaller). That is, in order for the output of the digital amplifier to become zero, it is a condition that the positive and negative duties are equal (duty is 50%).

したがって、積分器11および比較器12を用いてゼロクロス検出装置10を構成し、これによってPWM波のデューティが50%となるタイミングを検出することで、PWM変調されたオーディオ信号についてもゼロクロス検出を実現することができる。   Therefore, the zero cross detection device 10 is configured by using the integrator 11 and the comparator 12, thereby detecting the timing at which the duty of the PWM wave becomes 50%, thereby realizing the zero cross detection even for the PWM modulated audio signal. can do.

なお、上記第1の実施形態では、PWM変調回路1の出力端からゼロクロス検出装置10を接続する構成について説明したが、本発明はこれに限定されない。例えば、FET3A,3Bの出力端からゼロクロス検出装置10を接続するようにしてもよい。ただし、FET3A,3Bから出力される矩形波の振幅は、PWM変調回路1から出力される矩形波の振幅よりも大きくなっているので、所定の基準値Vrefを大きく設定するか、積分器11の前段に分圧抵抗を挿入することが必要となる。   In the first embodiment, the configuration in which the zero-cross detection device 10 is connected from the output terminal of the PWM modulation circuit 1 has been described. However, the present invention is not limited to this. For example, the zero cross detection device 10 may be connected from the output ends of the FETs 3A and 3B. However, since the amplitude of the rectangular wave output from the FETs 3A and 3B is larger than the amplitude of the rectangular wave output from the PWM modulation circuit 1, a predetermined reference value Vref is set larger or the integrator 11 It is necessary to insert a voltage dividing resistor in the previous stage.

(第2の実施形態)
以下、本発明の第2の実施形態を図面に基づいて説明する。図3は、第2の実施形態によるゼロクロス検出装置を含むオーディオ装置の要部構成例を示す図である。なお、この図3において、図1に示した符号と同一の符号を付したものは同一の機能を有するものであるので、ここでは重複する説明を省略する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a diagram illustrating a configuration example of a main part of an audio device including the zero cross detection device according to the second embodiment. 3 that have the same reference numerals as those shown in FIG. 1 have the same functions, redundant description thereof will be omitted here.

図3に示すように、第2の実施形態によるオーディオ装置は、PWM変調回路1、FETドライバ回路2、FET3A,3B、LCフィルタ4、スピーカ5およびゼロクロス検出装置20を備えて構成されている。ゼロクロス検出装置20は、2つの積分器21A,21Bおよび比較器22を備えて構成されている。   As shown in FIG. 3, the audio apparatus according to the second embodiment includes a PWM modulation circuit 1, an FET driver circuit 2, FETs 3 </ b> A and 3 </ b> B, an LC filter 4, a speaker 5, and a zero cross detection device 20. The zero-cross detection device 20 includes two integrators 21A and 21B and a comparator 22.

2つの積分器21A,21Bは、FETドライバ回路2から出力される2つのPWM波、つまり、互いに位相反転の関係にある2つのPWM波の1周期分をそれぞれ積分して電圧の平均値を算出する。比較器22は、2つの積分器21A,21Bにより算出された2つの電圧平均値を比較し、両者が一致している場合にゼロクロスポイントのトリガ信号を出力する。この比較器22は、例えば差動増幅器により構成することが可能である。   The two integrators 21A and 21B respectively integrate two PWM waves output from the FET driver circuit 2, that is, one cycle of two PWM waves having a phase inversion relationship with each other to calculate an average voltage value. To do. The comparator 22 compares the two voltage average values calculated by the two integrators 21A and 21B, and outputs a zero cross point trigger signal when they match. The comparator 22 can be constituted by a differential amplifier, for example.

図4は、上記のように構成したゼロクロス検出装置20の動作を説明するための図である。図4(a)および(b)は、PWM変調回路1より出力されるPWM波のデューティが50%より小さいケース1を示している。図2(c)および(d)は、PWM変調回路1より出力されるPWM波のデューティが50%より大きいケース2を示している。図2(e)および(f)は、PWM変調回路1より出力されるPWM波のデューティが50%と等しいケース3を示している。   FIG. 4 is a diagram for explaining the operation of the zero-cross detection device 20 configured as described above. 4A and 4B show Case 1 in which the duty of the PWM wave output from the PWM modulation circuit 1 is smaller than 50%. FIGS. 2C and 2D show Case 2 in which the duty of the PWM wave output from the PWM modulation circuit 1 is greater than 50%. FIGS. 2E and 2F show Case 3 in which the duty of the PWM wave output from the PWM modulation circuit 1 is equal to 50%.

ケース1〜3の図4(a)(c)(e)は、FETドライバ回路2より出力される2つのPWM波の1周期分を示している。また、ケース1〜3の図4(b)(d)(f)は、FETドライバ回路2より出力される2つのPWM波の1周期分を積分器21A,21Bによりそれぞれ積分した結果得られる2つの電圧の平均値Vave1,Vave2を示している。ここで、一方の電圧平均値Vave1がPWM変調回路1から出力されたPWM波に基づき算出されたものであり、他方の電圧平均値Vave2が位相反転されたPWM波に基づき算出されたものである。   4A, 4C, and 4E of cases 1 to 3 show one cycle of two PWM waves output from the FET driver circuit 2. FIG. 4B, 4D, and 4F of cases 1 to 3 are obtained as a result of integrating one period of two PWM waves output from the FET driver circuit 2 by the integrators 21A and 21B, respectively. Average values Vave1 and Vave2 of the two voltages are shown. Here, one voltage average value Vave1 is calculated based on the PWM wave output from the PWM modulation circuit 1, and the other voltage average value Vave2 is calculated based on the PWM wave whose phase is inverted. .

ケース1では、PWM変調回路1より出力されたPWM波のデューティが50%より小さいため、2つの積分器21A,21Bにより算出される2つの電圧平均値Vave1,Vave2が異なる値となっている。PWM変調回路1より出力されたPWM波のデューティが50%より大きいケース2も同様である。これに対し、ケース3のようにPWM変調回路1より出力されたPWM波のデューティが50%と等しい場合、2つの積分器21A,21Bにより算出される2つの電圧平均値Vave1,Vave2は等しくなる。比較器22は、この場合にゼロクロスポイントのトリガ信号を出力する。   In case 1, since the duty of the PWM wave output from the PWM modulation circuit 1 is smaller than 50%, the two voltage average values Vave1 and Vave2 calculated by the two integrators 21A and 21B are different values. The same applies to the case 2 in which the duty of the PWM wave output from the PWM modulation circuit 1 is greater than 50%. On the other hand, when the duty of the PWM wave output from the PWM modulation circuit 1 is equal to 50% as in the case 3, the two voltage average values Vave1 and Vave2 calculated by the two integrators 21A and 21B are equal. . In this case, the comparator 22 outputs a zero cross point trigger signal.

このように、第2の実施形態においても、積分器21A,21Bおよび比較器22を用いてゼロクロス検出装置20を構成し、これによってPWM波のデューティが50%となるタイミングを検出することで、PWM変調されたオーディオ信号についてもゼロクロス検出を実現することができる。   As described above, also in the second embodiment, the zero cross detection device 20 is configured using the integrators 21A and 21B and the comparator 22, thereby detecting the timing at which the duty of the PWM wave becomes 50%. Zero-cross detection can also be realized for a PWM modulated audio signal.

(第3の実施形態)
以下、本発明の第3の実施形態を図面に基づいて説明する。図5は、第3の実施形態によるゼロクロス検出装置を含むオーディオ装置の要部構成例を示す図である。なお、この図5において、図1に示した符号と同一の符号を付したものは同一の機能を有するものであるので、ここでは重複する説明を省略する。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a diagram illustrating a configuration example of a main part of an audio apparatus including a zero cross detection apparatus according to the third embodiment. In FIG. 5, those given the same reference numerals as those shown in FIG. 1 have the same functions, and therefore redundant description is omitted here.

図5に示すように、第3の実施形態によるオーディオ装置は、PWM変調回路1、FETドライバ回路2、FET3A,3B、LCフィルタ4、スピーカ5およびゼロクロス検出装置30を備えて構成されている。ゼロクロス検出装置30は、カウンタ31および比較器32を備えて構成されている。   As shown in FIG. 5, the audio apparatus according to the third embodiment includes a PWM modulation circuit 1, an FET driver circuit 2, FETs 3 </ b> A and 3 </ b> B, an LC filter 4, a speaker 5, and a zero-cross detection device 30. The zero-cross detection device 30 includes a counter 31 and a comparator 32.

カウンタ31は、PWM変調回路1より出力されたPWM波の1周期分を取得して、PWM波の立ち上がりエッジから立ち下がりエッジまでの時間間隔と、PWM波の立ち下がりエッジから立ち上がりエッジまでの時間間隔とをそれぞれ算出する。   The counter 31 obtains one period of the PWM wave output from the PWM modulation circuit 1, and obtains a time interval from the rising edge to the falling edge of the PWM wave and a time from the falling edge to the rising edge of the PWM wave. Each interval is calculated.

図6は、カウンタ31の動作を説明するための図である。図6に示すように、カウンタ31は、周期の短い基準パルスを用いて、PWM波の立ち上がりエッジから立ち下がりエッジまでのパルス数mと、PWM波の立ち下がりエッジから立ち上がりエッジまでのパルス数nとをカウントする。そして、これらのパルス数m,nをそれぞれハイ区間およびロウ区間の時間間隔として出力する。   FIG. 6 is a diagram for explaining the operation of the counter 31. As shown in FIG. 6, the counter 31 uses a reference pulse with a short cycle, the number of pulses m from the rising edge to the falling edge of the PWM wave, and the number of pulses n from the falling edge to the rising edge of the PWM wave. And count. These pulse numbers m and n are output as time intervals in the high and low intervals, respectively.

比較器32は、カウンタ31により算出された2つの時間間隔(パルス数m,n)を比較し、両者が一致している場合にゼロクロスポイントのトリガ信号を出力する。このように構成した第3の実施形態においても、PWM変調されたオーディオ信号についてもゼロクロス検出を実現することができる。   The comparator 32 compares the two time intervals (number of pulses m and n) calculated by the counter 31, and outputs a zero cross point trigger signal when they match. Also in the third embodiment configured as described above, zero-cross detection can also be realized for a PWM-modulated audio signal.

なお、上記第3の実施形態では、PWM変調回路1の出力端からゼロクロス検出装置30を接続する構成について説明したが、本発明はこれに限定されない。例えば、FET3A,3Bの出力端からゼロクロス検出装置30を接続するようにしてもよい。   In the third embodiment, the configuration in which the zero-cross detection device 30 is connected from the output terminal of the PWM modulation circuit 1 has been described. However, the present invention is not limited to this. For example, the zero cross detection device 30 may be connected from the output ends of the FETs 3A and 3B.

その他、上記第1〜第3の実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその要旨、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。   In addition, each of the first to third embodiments described above is merely an example of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. It will not be. That is, the present invention can be implemented in various forms without departing from the gist or the main features thereof.

10 ゼロクロス検出装置
11 積分器
12 比較器
20 ゼロクロス検出装置
21A,21B 積分器
22 比較器
30 ゼロクロス検出装置
31 カウンタ
32 比較器
DESCRIPTION OF SYMBOLS 10 Zero cross detection apparatus 11 Integrator 12 Comparator 20 Zero cross detection apparatus 21A, 21B Integrator 22 Comparator 30 Zero cross detection apparatus 31 Counter 32 Comparator

Claims (1)

PWM変調されたオーディオ信号のPWM波のデューティが50%になっているか否かを判定し、上記PWM波のデューティが50%になっていると判定されたタイミングをゼロクロスポイントとして検出するゼロクロス検出部を備え
上記ゼロクロス検出部は、上記PWM変調されたオーディオ信号のPWM波であって、互いに位相反転の関係にある2つのPWM波の1周期分をそれぞれ積分して電圧の平均値を算出する積分器と、
上記積分器により算出された2つの平均値を比較し、両者が一致している場合に上記ゼロクロスポイントのトリガ信号を出力する比較器とを備えたことを特徴とするゼロクロス検出装置。
A zero-cross detector that determines whether or not the PWM wave duty of the PWM-modulated audio signal is 50%, and detects the timing at which the PWM wave duty is determined to be 50% as a zero-cross point equipped with a,
The zero-crossing detecting unit integrates one period of two PWM waves that are PWM waves of the PWM-modulated audio signal and have a phase inversion relationship with each other, and calculates an average value of the voltage; ,
A zero cross detection apparatus comprising: a comparator that compares two average values calculated by the integrator and outputs a trigger signal of the zero cross point when the two values match .
JP2013006876A 2013-01-18 2013-01-18 Zero cross detector Expired - Fee Related JP5980133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013006876A JP5980133B2 (en) 2013-01-18 2013-01-18 Zero cross detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006876A JP5980133B2 (en) 2013-01-18 2013-01-18 Zero cross detector

Publications (2)

Publication Number Publication Date
JP2014138346A JP2014138346A (en) 2014-07-28
JP5980133B2 true JP5980133B2 (en) 2016-08-31

Family

ID=51415624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006876A Expired - Fee Related JP5980133B2 (en) 2013-01-18 2013-01-18 Zero cross detector

Country Status (1)

Country Link
JP (1) JP5980133B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101591885B1 (en) 2014-11-20 2016-02-04 포항공과대학교 산학협력단 Battery cell ballancing circuit which is zero current switching
US9768717B2 (en) * 2014-12-15 2017-09-19 Stmicroelectronics S.R.L. Method of driving brushless motors, corresponding device, motor and computer program product
EP3714543B1 (en) * 2017-11-22 2024-04-10 Texas Instruments Incorporated Class-d amplifier with duty cycle control

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344320A (en) * 2001-05-21 2002-11-29 Sony Corp Digital signal processor and digital signal processing method
JP2003051724A (en) * 2001-08-08 2003-02-21 Sony Corp Digital power amplifier and digital/analog converter
JP2006317425A (en) * 2005-04-12 2006-11-24 Fuji Electric Systems Co Ltd Alternating current voltage detection system for power conversion circuit

Also Published As

Publication number Publication date
JP2014138346A (en) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5157959B2 (en) Class D amplifier
JP5377578B2 (en) High efficiency audio amplifier system
US20130089161A1 (en) Low-Power Modulation in an Amplifier
EP1578011A1 (en) Power amplifying apparatus
JP2009524999A (en) System and method for overcurrent protection
TWI605722B (en) DC impedance detection method and circuit for speaker
JP2011066558A (en) Class-d amplifier
JP2010056926A (en) D/a conversion circuit and digital input class-d amplifier
EP2127070B1 (en) A data processing system for clipping correction
JP5980133B2 (en) Zero cross detector
GB2555369A (en) Systems and methods for predictive switching in audio amplifiers
JP4853176B2 (en) Class D amplifier
TWI354877B (en) Slope compensation circuit, method thereof and pul
TW201733370A (en) Device and method of calculating excursion of diaphragm of loudspeaker and method of controlling loudspeaker
WO2006121260A1 (en) Method and apparatus for pulse width modulation in a swithing amplifier
JP2004309386A (en) Current detector
JP2000009409A (en) Circuit for detecting variation of inductance
US11916495B2 (en) Adaptive zero voltage switching (ZVS) loss detection for power converters
US9523654B2 (en) Air-fuel ratio detection device
JP2007124624A5 (en)
KR102265684B1 (en) Differential relaxation oscillator reducing effect due to noise by using diffential structure and swing booster technology
JP4618017B2 (en) Clip suppression circuit for pulse width modulation amplifier
JP4770292B2 (en) Pulse width modulation amplifier
JP5343782B2 (en) Class D amplifier
WO2019077889A1 (en) Noise removal circuit, noise removal method, and motor control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160726

R150 Certificate of patent or registration of utility model

Ref document number: 5980133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees