Nothing Special   »   [go: up one dir, main page]

JP5830275B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP5830275B2
JP5830275B2 JP2011133482A JP2011133482A JP5830275B2 JP 5830275 B2 JP5830275 B2 JP 5830275B2 JP 2011133482 A JP2011133482 A JP 2011133482A JP 2011133482 A JP2011133482 A JP 2011133482A JP 5830275 B2 JP5830275 B2 JP 5830275B2
Authority
JP
Japan
Prior art keywords
flow rate
etching
gas
plasma
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011133482A
Other languages
English (en)
Other versions
JP2013004679A (ja
Inventor
秀一郎 宇田
秀一郎 宇田
幸児 丸山
幸児 丸山
根津　崇明
崇明 根津
慎司 渕上
慎司 渕上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011133482A priority Critical patent/JP5830275B2/ja
Priority to TW101120738A priority patent/TWI450332B/zh
Priority to KR1020137032510A priority patent/KR101888717B1/ko
Priority to PCT/JP2012/065034 priority patent/WO2012173122A1/ja
Priority to US14/125,363 priority patent/US9048191B2/en
Publication of JP2013004679A publication Critical patent/JP2013004679A/ja
Application granted granted Critical
Publication of JP5830275B2 publication Critical patent/JP5830275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、プラズマによりエッチングを行うプラズマエッチング方法に関する。
半導体装置の製造分野では、半導体装置の微細化により集積度を上げる試みが多く行われてきた。また、近年では三次元実装と呼ばれる半導体装置の積層によって単位面積あたりの集積度を上げる試みが盛んに行われている。
積層された半導体装置は、例えばシリコン層よりなる基板を貫通して形成された電極を具備しており、この電極を介して電気的に接続されるようになっている。このような基板を貫通する電極を形成する際には、塗布装置を用いて基板にレジストを塗布し、露光装置を用いて露光を行った後、現像装置により現像を行ってレジストパターンを形成する。そして、形成したレジストパターンをマスクとして、例えばプラズマエッチング装置を用いて基板をエッチングすることによって、貫通孔又はビアホール等よりなる穴部を形成する。また、基板に穴部を形成した後は、基板に残存するレジストをアッシングして除去する。
例えばシリコン層よりなる基板を、プラズマエッチング装置を用いてエッチングするときは、ＳＦ６ガス等のフッ素含有化合物ガスを含むエッチングガスをプラズマ化したプラズマにより、シリコン層をエッチングする。
前述した穴部として、通常１００μｍ程度の深さ寸法を有するものを形成することが要求されている。しかし、エッチングガスがＳＦ６ガス等のフッ素含有化合物ガスのみからなるときは、エッチングガスをプラズマ化したプラズマによりエッチングする際に、エッチングが等方性エッチングになりやすく、レジストパターンの側壁もエッチングされやすくなる。その結果、エッチング領域が横方向に広がるいわゆるアンダーカットが生じやすくなり、垂直な側壁形状を得ることが難しい。
そこで、シリコン層をプラズマエッチングするステップを開始する前に、基板の表面に堆積物が堆積しやすいエッチングガスをプラズマ化したプラズマにより、レジストパターンの上面及び側壁に保護膜を形成するステップを行っている（例えば、特許文献１参照。）。これにより、レジストパターンの側壁がエッチングされにくくなり、アンダーカットが発生しにくくなる。
特開２００９−２０６４０１号公報
ところが、最近では、１００μｍ以上の深さ寸法を有する穴部を形成することが要求されており、プラズマエッチングを長時間に亘って行うことが求められている。また、最近の半導体装置には更なる微細化が要求されているため、１０〜２０μｍ程度の比較的小さい直径寸法を有する穴部を形成することが要求されている。
レジストパターンの上面及び側壁に保護膜を形成するステップと、その後、シリコン層をプラズマエッチングするステップとを含む従来のエッチングプロセスでは、保護膜がプラズマに対して長時間曝露されても耐えうるように、形成する保護膜を厚くせざるを得ない。すると、保護膜を形成するステップに要する時間が増加するため、プラズマエッチングに要する全体の時間も増加する。従って、高速にシリコン層をエッチングできず、半導体装置の生産性が低下する。
また、形成される穴部の直径寸法の減少に伴って、穴部の直径寸法に対する穴部の側壁に形成された保護膜の厚さ寸法の割合が大きくなる。そのため、穴部の深さ方向に沿った保護膜の厚さ寸法のばらつき等により垂直な側壁形状を得ることが難しくなる。また、形成される穴部の直径寸法の減少に伴って、保護膜を堆積させるためのエッチングガスが穴部の側壁に到達しにくくなり、保護膜が形成しにくくなる。その結果、アンダーカットの発生を抑制することができず、穴部の側壁を基板の表面に対して垂直にできない。
本発明は上記の点に鑑みてなされたものであり、レジストパターンが形成された基板の表面をエッチングして穴部を形成する際に、穴部の側壁を基板の表面に対して垂直にできるとともに、高速にシリコン層をエッチングできるプラズマエッチング方法を提供する。
上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。
本発明の一実施例によれば、シリコン層よりなるとともに、前記シリコン層の上方に、所定のパターンにパターニングされたレジスト層が形成されてなる被処理基板が設置されている処理容器内に、酸素ガスとフッ化硫黄ガスとを含んだエッチングガスを所定の流量で供給し、供給した前記エッチングガスをプラズマ化したプラズマにより、前記レジスト層をマスクとして前記シリコン層をエッチングするプラズマエッチング方法において、フッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を第１の流量比とした状態で、前記シリコン層をエッチングする第１のステップと、前記流量比が前記第１の流量比から前記第１の流量比よりも小さい第２の流量比になるように、酸素ガスの流量を減少させながら前記シリコン層をエッチングする第２のステップと、前記流量比を前記第２の流量比とした状態で、前記シリコン層をエッチングする第３のステップとを有し、前記第１のステップから前記第３のステップのいずれも、前記流量比を前記第１の流量比としたときに、前記エッチングガスをプラズマ化したプラズマを前記レジスト層と反応させることで前記被処理基板の表面に保護膜を堆積させる堆積速度と、前記保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きな第１の磁界を、前記被処理基板に印加した状態で、前記シリコン層をエッチングするものである、プラズマエッチング方法が提供される。
また、本発明の他の一実施例によれば、シリコン層よりなるとともに、前記シリコン層の上方に、所定のパターンにパターニングされたレジスト層が形成されてなる被処理基板が設置されている処理容器内に、酸素ガスとフッ化硫黄ガスとを含んだエッチングガスを所定の流量で供給し、供給した前記エッチングガスをプラズマ化したプラズマにより、前記レジスト層をマスクとして前記シリコン層をエッチングするプラズマエッチング方法において、エッチングを開始する際には、フッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を第１の流量比としたときに、前記エッチングガスをプラズマ化したプラズマを前記レジスト層と反応させることで前記被処理基板の表面に保護膜を堆積させる堆積速度と、前記保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きな第１の磁界を、前記被処理基板に印加するとともに、前記流量比を前記第１の流量比とした状態で、前記被処理基板の表面に前記保護膜を堆積するものであって、エッチングの進行に伴って、前記被処理基板に前記第１の磁界を印加した状態で、酸素ガスの流量を減少させることによって、前記エッチング速度を前記堆積速度よりも相対的に大きくするものである、プラズマエッチング方法が提供される。
また、本発明の他の一実施例によれば、シリコン層よりなるとともに、前記シリコン層の上方に、所定のパターンにパターニングされたレジスト層が形成されてなる被処理基板が設置されている処理容器内に、酸素ガスとフッ化硫黄ガスとを含んだエッチングガスを所定の流量で供給し、供給した前記エッチングガスをプラズマ化したプラズマにより、前記レジスト層をマスクとして前記シリコン層をエッチングして穴部を形成するプラズマエッチング方法において、エッチングを開始する際には、フッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を第１の流量比としたときに、前記エッチングガスをプラズマ化して発生させた酸素ラジカルを前記レジスト層と反応させることで前記レジスト層の表面及び形成される前記穴部の側壁に保護膜を堆積させる堆積速度と、前記保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きな第１の磁界を、前記被処理基板に印加するとともに、前記流量比を前記第１の流量比とした状態で、前記レジスト層の表面及び前記穴部の側壁に前記保護膜を堆積するものであって、前記穴部の深さ寸法の増加に伴って、前記被処理基板に前記第１の磁界を印加した状態で、酸素ガスの流量を減少させることによって、前記エッチング速度を前記堆積速度よりも相対的に大きくするものである、プラズマエッチング方法が提供される。
本発明によれば、レジストパターンが形成された基板の表面をエッチングして穴部を形成する際に、穴部の側壁を基板の表面に対して垂直にできるとともに、高速にシリコン層をエッチングできる。
第１の実施の形態に係るプラズマエッチング方法に好適なプラズマエッチング装置の構成を示す概略断面図である。 図１のプラズマエッチング装置に取り付けられるダイポールリング磁石の構成を模式的に示す横断面図である。 図１のプラズマエッチング装置のチャンバ内で形成される電界及び磁界を説明するための図である。 図１のエッチング装置におけるエッチングガス供給系の構成を示す図である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その１）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その２）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その３）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その４）である。 シリコン層をエッチングする工程におけるＳＦ６ガスの流量に対するＯ２ガスの流量の流量比の時間変化を模式的に示すグラフである。 比較例１に係るシリコン層をエッチングする工程におけるＳＦ６ガスの流量に対するＯ２ガスの流量の流量比の時間変化を模式的に示すグラフである。 比較例２に係るシリコン層をエッチングする工程におけるＳＦ６ガスの流量に対するＯ２ガスの流量の流量比の時間変化を模式的に示すグラフである。 比較例１に係るシリコン層をエッチングする工程における酸素ラジカルの発光強度をＯＥＳにより計測した結果を示すグラフである。 比較例２に係るシリコン層をエッチングする工程における酸素ラジカルの発光強度をＯＥＳにより計測した結果を示すグラフである。 比較例１に係るシリコン層をエッチングする工程におけるウェハの表面の状態を模式的に示す図である。 比較例２に係るシリコン層をエッチングする工程におけるウェハの表面の状態を模式的に示す図である。 ＳｉＦ４ガスの流量に対するＯ２ガスの流量の流量比を変えた場合における、保護膜の堆積速度を計測した結果を示すグラフである。 ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比と、保護膜の堆積速度及びエッチング速度との関係とを模式的に示すグラフである。 実施例１に係るシリコン層をエッチングする工程における酸素ラジカルの発光強度をＯＥＳにより計測した結果を示すグラフである。 第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図（その１）である。 第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図（その２）である。
次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
始めに、本発明の第１の実施の形態に係るプラズマエッチング方法について説明する。
図１は、本実施の形態に係るプラズマエッチング方法に好適なプラズマエッチング装置の構成を示す概略断面図である。図２は、ダイポールリング磁石２４の構成を模式的に示す横断面図である。図３は、チャンバ１内で形成される電界及び磁界を説明するための図である。図４は、エッチングガス供給系２３の構成を示す図である。
プラズマエッチング装置は、マグネトロン反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）型のプラズマエッチング装置として構成されており、例えばアルミニウム又はステンレス鋼等の金属よりなるチャンバ（処理容器）１を有している。
チャンバ１内には、被処理基板として例えばシリコンウェハ（以下、単に「ウェハ」という。）Ｗを載置するためのテーブル又はサセプタ２が設けられている。サセプタ２は、例えばアルミニウムからなり、絶縁部材３を介して導体よりなる支持部４に支持されている。サセプタ２の上面の周囲には、例えば石英よりなるフォーカスリング５が配置されている。サセプタ２の上面には、ウェハＷを静電吸着力により保持するための静電チャック６が設けられている。サセプタ２と支持部４は、ボールネジ７を含む昇降機構により昇降可能となっており、支持部４の下方に設けられる昇降駆動部（図示せず）は、ステンレス鋼よりなるベローズ８で覆われている。ベローズ８の外側にはベローズカバー９が設けられている。フォーカスリング５の下面はバッフル板１０に接続されており、フォーカスリング５は、バッフル板１０、支持部４及びベローズ８を介してチャンバ１と導通している。チャンバ１は接地されている。
なお、サセプタ２及び支持部４は、本発明における支持部に相当する。
チャンバ１の一部であって相対的に大きな径を有する部分である下部１ｂの側壁には排気口１１が形成され、排気口１１に排気管を介して排気系１２が接続されている。排気系１２の真空ポンプを作動させることにより、チャンバ１内の処理空間を所定の真空度まで減圧できるようになっている。チャンバ１の下部１ｂの側壁には、ウェハＷの搬入出口を開閉するゲートバルブ１３も取り付けられている。
サセプタ２には、整合器１４を介してプラズマ生成および反応性イオンエッチング（ＲＩＥ）用の第１の高周波電源１５が電気的に接続されている。第１の高周波電源１５は、例えば４０ＭＨｚの第１の周波数を有する第１の高周波電力を、下部電極すなわちサセプタ２に供給する。
チャンバ１の天井部には、後述するシャワーヘッド２０が接地電位に保持された上部電極として設けられている。従って、第１の高周波電源１５からの第１の高周波電力は、サセプタ２とシャワーヘッド２０との間に供給される。
サセプタ２には、第１の高周波電源１５と並列に、第２の高周波電源２６も別個の整合器２５を介して電気的に接続されている。第２の高周波電源２６は、第１の高周波電源１５が供給する第１の高周波電力の第１の周波数よりも低い、例えば３．６ＭＨｚの第２の周波数を有する第２の高周波電力を、サセプタ２に重畳的に供給する。第２の高周波電源２６からの第２の高周波電力は、後述するように、穴部を形成する際に、穴部の側壁荒れが発生することを防止するためのものである。
静電チャック６は、導電膜よりなる電極６ａを一対の絶縁シート６ｂの間に挟み込んだものであり、電極６ａには直流電源１６が電気的に接続されている。直流電源１６からの直流電圧により、静電引力によりウェハＷを吸着保持することができる。
サセプタ２の内部には、例えば円周方向に延在する冷媒室１７が設けられている。この冷媒室１７には、外付けのチラーユニット（図示せず）より配管１７ａ、１７ｂを介して所定温度の冷媒たとえば冷却水が循環供給される。冷媒の温度によってサセプタ２上のウェハＷの処理温度を制御できる。エッチングにより形成される穴部の側壁形状を垂直にするために、サセプタ２の温度は低いほど好ましく、たとえば−３０℃程度の冷媒を用いてよい。
更に、ガス導入機構１８からの冷却ガスたとえばＨｅガスが、ガス供給ライン１９を介して静電チャック６の上面とウェハＷの裏面との間に供給される。ガス導入機構１８は、エッチング加工のウェハ面内均一性を高めるため、ウェハ中心部とウェハ周縁部とでガス圧つまり背圧を独立的に制御できるようになっている。
天井部のシャワーヘッド２０は、サセプタ２の上面と平行に対向する下面に多数のガス吐出口２２を設けている。ガス吐出面の内側にバッファ室２１が設けられ、バッファ室２１のガス導入口２０ａには、エッチングガス供給系２３からのガス供給配管２３ａが接続されている。
チャンバ１の一部であって相対的に小さな径を有する部分である上部１ａの周囲には、環状または同心状に延在するダイポールリング磁石２４が配置されている。ダイポールリング磁石２４は、図２の横断面図に示すように、リング状の磁性体からなるケーシング３２内に、複数個例えば１６個の異方性セグメント柱状磁石３１を周方向に一定間隔で配列してなる。図２において、各異方性セグメント柱状磁石３１の中に示す矢印は磁化の方向を示しており、図示のように各異方性セグメント柱状磁石３１の磁化の方向を周方向に沿って少しずつずらすことで、全体として一方向に向う一様な水平磁界Ｂを形成することができる。
従って、サセプタ２とシャワーヘッド２０との間の空間には、図３に模式的に示すように、第１の高周波電源１５により鉛直方向のＲＦ電界ＥＬが形成されるとともに、ダイポールリング磁石２４により水平磁界Ｂが形成される。これらの直交電磁界を用いるマグネトロン放電により、サセプタ２の表面近傍に高密度のプラズマを生成することができる。
エッチングガスとして、フッ化硫黄又はフッ化炭素よりなるフッ素化合物ガスと、酸素（Ｏ２）ガスとの混合ガスをエッチングガスに用いることができる。フッ素化合物ガスとして、１分子に存在するフッ素の数が多いガス、例えば六フッ化硫黄（ＳＦ６）ガスや十フッ化硫黄（Ｓ２Ｆ１０）ガスを用いることが好ましい。また、フッ素化合物ガスとして、フッ化ケイ素ガス例えば四フッ化ケイ素（ＳｉＦ４）ガスをエッチングガスに加えてもよい。従って、エッチングガス供給系２３は、図４に模式的に示すように、例えばＳＦ６ガス源３５、Ｏ２ガス源３６及びＳｉＦ４ガス源３７を有し、それぞれの流量を流量制御弁３５ａ、３６ａ、３７ａによって個別に制御可能に設けられている。
上記構成のプラズマエッチング装置は、制御部４０によって、その動作が統括的に制御される。この制御部４０には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ４１と、ユーザインターフェース４２と、記憶部４３とが設けられている。
ユーザインターフェース４２は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部４３には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ４１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したりすることも可能である。或いは、制御プログラムや処理条件データ等のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマエッチング装置において、プラズマエッチングを行うには、先ずゲートバルブ１３を開にして被処理基板であるシリコン層よりなるウェハＷをチャンバ１内に搬入して、サセプタ２の上に載置する。次いで、ウェハＷが載置されたサセプタ２を図示の高さ位置まで上昇させ、排気系１２の真空ポンプにより排気口１１を介してチャンバ１内を排気する。そして、エッチングガス供給系２３よりエッチングガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。更に、第１の高周波電源１５より所定のパワーで高周波電力をサセプタ２に印加する。また、直流電源１６より直流電圧を静電チャック６の電極６ａに印加し、ウェハＷをサセプタ２に固定することによって支持する。シャワーヘッド２０より吐出されたエッチングガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。そして、照射したプラズマに含まれるラジカルやイオンによりウェハＷがエッチングされる。
次に、本実施の形態に係るプラズマエッチング方法について説明する。
図５から図８は、本実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図である。図９は、シリコン層をエッチングする工程におけるＳＦ６ガスの流量に対するＯ２ガスの流量の流量比の時間変化を模式的に示すグラフである。なお、図５から図８では、ウェハＷ上における一つの開口部５４ａの付近の領域を拡大して示している。
先ず、プラズマエッチング方法が適用されるウェハＷの構成の一例について説明する。ウェハＷは、図５に示すように、例えば単結晶シリコン（Ｓｉ）層よりなる基体５１上に、第１のハードマスク膜５２、第２のハードマスク膜５３及びマスク膜５４が、下側からこの順番で積層されてなる。第１のハードマスク膜５２として、例えば厚さ寸法ｔ１を有する窒化シリコン（ＳｉＮ）膜を用いることができ、厚さ寸法ｔ１を例えば０．５μｍとすることができる。第２のハードマスク膜５３として、例えば厚さ寸法ｔ２を有する酸化シリコン（ＳｉＯｘ）膜を用いることができ、厚さ寸法ｔ２を例えば０．５μｍとすることができる。マスク膜５４として、例えば厚さ寸法ｔ３を有するレジスト層とすることができ、厚さ寸法ｔ３を例えば２．５μｍとすることができる。また、マスク膜５４には、予めフォトリソグラフィ工程を行うことで、開口径（直径寸法）Ｄ１が例えば８μｍの円形の開口部５４ａが、複数箇所にパターニングされている。
なお、第１のハードマスク膜５２及び第２のハードマスク膜５３は、第１のハードマスク膜５２が酸化シリコン（ＳｉＯｘ）膜であり、第２のハードマスク膜５３が窒化シリコン（ＳｉＮ）膜であってもよい。
このようなウェハＷを、前述したようにチャンバ１内に搬入して、サセプタ２の上に載置する。
図９に示すように、始めに、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第１の流量比とした状態で、シリコン層をエッチングする（ステップＳ１）。なお、ステップＳ１は、本発明における第１のステップに相当する。
第１の流量比として、０．９〜１．１であることが好ましい。これにより、ＳＦ６ガスの流量とＯ２ガスの流量とを略等しくすることができる。
排気系１２の真空ポンプによりチャンバ１内を排気した状態で、エッチングガス供給系２３よりエッチングガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。エッチングガスとして、ＳＦ６ガス及びＯ２ガスを所定の流量でチャンバ１内に導入する。必要に応じて、フッ化シリコン（ＳｉＦ４）ガス及び臭化水素（ＨＢｒ）ガスをエッチングガスに加えてもよい。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出されたエッチングガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
そして、プラズマをウェハＷに照射することで、図６に示すように、マスク膜５４の各々の開口部５４ａにおいて、下層側の第２のハードマスク膜５３及び第１のハードマスク膜５２にそれぞれ開口部５３ａ、５２ａが形成され、基体５１に穴部５１ａが形成される。
なお、プラズマによってマスク膜５４もエッチングされるが、マスク膜５４のエッチング速度に対する第２のハードマスク膜５３、第１のハードマスク膜５２及びシリコン層５１のエッチング速度の比である選択比がかなり大きい。そのため、図６では、マスク膜５４の膜厚の変化の図示を省略している（図７においても同様。）。
例えばＳＦ６ガスをエッチングガスとして用いる場合、エッチングガスがプラズマ化する際にフッ素ラジカルＦ＊が生成する。生成したフッ素ラジカルＦ＊が穴部５１ａに到達すると、下記反応式（１）
４Ｆ＊＋Ｓｉ→ＳｉＦ４ （１）
に示すように、フッ素ラジカルＦ＊がＳｉと反応することによってＳｉＦ４が生成される。そして、生成されたＳｉＦ４が穴部５１ａの外へ排出されることにより、シリコン層５１がエッチングされる。
一方、Ｏ２ガスをエッチングガスとして用いる場合、エッチングガスがプラズマ化する際に酸素ラジカルＯ＊が生成される。また、上記反応式（１）により生成したＳｉＦ４が何れかのプラズマと反応することによって、又は、フッ素ラジカルＦ＊とＳｉとが反応することによって、フッ化シリコンのラジカルＳｉＦｘ＊が生成される。そして、一例として下記反応式（２）
Ｏ＊＋ＳｉＦｘ＊→ＳｉＯＦｘ （２）
に示すように、酸素ラジカルＯ＊がフッ化シリコンのラジカルＳｉＦｘ＊と反応することによって、ＳｉＯ系の保護膜５５（例えばＳｉＯＦｘ）が堆積する。
図６に示すように、保護膜５５は、マスク膜５４の上面、マスク膜５４の開口部５４ａの側壁、第２のハードマスク膜５３の開口部５３ａの側壁、第１のハードマスク膜５２の開口部５２ａの側壁、及びシリコン層５１の穴部５１ａの側壁５１ｂ（図７参照。）に堆積する。一方、シリコン層５１の穴部５１ａの底面５１ｃは、ウェハＷ表面から最も遠いため、マスク膜５４の上面からシリコン層５１の穴部５１ａの側壁５１ｂにかけての部分と比較して、保護膜５５の堆積速度が小さい。従って、穴部５１ａを深さ方向にエッチングするエッチング速度が穴部５１ａを横方向にエッチングするエッチング速度に対して大きくなる異方性エッチングを行うことができ、穴部５１ａの側壁５１ｂをウェハＷ表面に対して垂直にすることができる。
なお、ステップＳ１の工程は、ステップＳ１−１と、ステップＳ１−２とに分かれていてもよい。ステップＳ１−１は、本発明における第４のステップに相当し、ステップＳ１−２は、本発明における第５のステップに相当する。
ステップＳ１−１では、サセプタ２に、第１の周波数を有する第１の高周波電力を供給するとともに、第１の周波数よりも低い第２の周波数を有する第２の高周波電力を供給した状態で、シリコン層５１をエッチングする。これにより、Ｓｉ表面にある、自然酸化膜、あるいはレジスト残渣物を効率よくエッチングできるため、それらが原因となり発生する穴部５１ａの側壁荒れが発生することを防止できる。
ステップＳ１−１の後、ステップＳ１−２では、サセプタ２への第２の高周波電力の供給を停止するとともに、サセプタ２に第１の高周波電力を供給した状態で、シリコン層５１をエッチングする。
次いで、図９に示すように、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比が第１の流量比から第１の流量比よりも小さい第２の流量比になるように、Ｏ２ガスの流量を減少させながらシリコン層５１をエッチングする（ステップＳ２）。なお、ステップＳ２は、本発明における第２のステップに相当する。
第２の流量比として、０．７〜０．９であることが好ましい。第２の流量比が０．７未満の場合、エッチング速度に対する堆積速度が相対的に小さくなることによって穴部５１ａの側壁５１ｂが露出し、穴部５１ａの側壁５１ｂがテーパ形状を有するおそれがあるからである。また、第２の流量比が０．９を超える場合、エッチング速度に対する堆積速度が相対的に大きくなることによって、高速にシリコン層５１をエッチングすることができないおそれがあるからである。
次いで、図９に示すように、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第２の流量比とした状態で、シリコン層５１をエッチングする（ステップＳ３）。なお、ステップＳ３は、本発明における第３のステップに相当する。
また、ステップＳ２において、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比が第１の流量比から第１の流量比よりも小さい第２の流量比になるように、Ｏ２ガスの流量を多段に亘って減少させながらシリコン層をエッチングしてもよい。このようなシリコン層をエッチングする工程の例を、実施例１として、表１に示す。
Figure 0005830275
 表１におけるステップＳ１−１、ステップＳ１−２は、前述したステップＳ１−１、ステップＳ１−２に相当する。また、表１におけるステップＳ２−１からステップＳ２−３は、前述したステップＳ２に相当する。
以上、ステップＳ１からステップＳ３を行うことによって、シリコン層５１のエッチングが終了し、図７に示すように、穴部５１ａが形成される。
次いで、マスク膜５４を、例えばＯ２ガスを含むエッチングガスをプラズマ化したプラズマによりアッシングし、マスク膜５４がアッシングされたウェハＷの表面の洗浄を行う。続いて、ＣＶＤ（Chemical Vapor Deposition）、電解めっき又は無電解めっき等により、穴部５１ａ内に例えば銅（Ｃｕ）などの配線金属５６を埋め込む。次いで、図８に示すように、ＣＭＰ（Chemical Mechanical Polishing）加工により、ウェハＷの表面に形成された余剰な配線金属５６を除去する。第２のハードマスク膜５３又は第１のハードマスク５２が窒化シリコン膜よりなるときは、窒化シリコン膜をＣＭＰのストッパ膜として作用させ、窒化シリコン膜の上端位置においてＣＭＰ加工の終点検出を行ってもよい。
次に、本実施の形態に係るプラズマエッチング方法によれば、穴部の側壁を基板の表面に対して垂直にできるとともに、高速にシリコン層をエッチングできることを、比較例１及び比較例２を参照しながら説明する。
比較例１に係るシリコン層をエッチングする工程は、表１のステップＳ１−１に相当する工程のみとする。ただし、比較例１では、表１のステップＳ１−１に相当する工程の処理時間を約１２０秒とする。
比較例２に係るシリコン層をエッチングする工程は、表１のステップＳ３に相当する工程のみとする。ただし、比較例２では、表１のステップＳ３に相当する工程の処理時間を約４００秒とする。
図１０及び図１１は、それぞれ比較例１及び比較例２に係るシリコン層をエッチングする工程におけるＳＦ６ガスの流量に対するＯ２ガスの流量の流量比の時間変化を模式的に示すグラフである。図１２及び図１３は、それぞれ比較例１及び比較例２に係るシリコン層をエッチングする工程における酸素ラジカルの発光強度を発光分光分析（Optical Emission Spectroscopy；ＯＥＳ）により計測した結果を示すグラフである。図１４及び図１５は、それぞれ比較例１及び比較例２に係るシリコン層をエッチングする工程におけるウェハＷの表面の状態を模式的に示す図である。
図１０に示すように、比較例１では、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を相対的に大きな第１の流量比とした状態で、エッチングガスをプラズマ化する。すると、図１２に示すように、酸素ラジカルＯ＊の発光強度が相対的に高くなる。これは、保護膜５５の堆積速度が保護膜５５のエッチング速度よりも大きく、マスク膜５４の表面に保護膜５５が堆積しやすくなるためと考えられる。このとき、図１４に示すように、マスク膜５４の表面は保護膜５５により被覆されているため、酸素ラジカルＯ＊とマスク膜５４のレジスト層とが反応しない。その結果、ウェハＷの表面にはレジスト層よりなるマスク膜５４が残存するとともに、プラズマ中に未反応の酸素ラジカルＯ＊が多く存在する。
図１１に示すように、比較例２では、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を相対的に小さな第２の流量比とした状態で、エッチングガスをプラズマ化する。すると、図１３に示すように、酸素ラジカルＯ＊の発光強度が相対的に低くなる。これは、保護膜５５の堆積速度が保護膜５５のエッチング速度よりも小さく、マスク膜５４の表面に保護膜５５が堆積しにくくなるためと考えられる。このとき、図１５に示すように、マスク５４の表面は保護膜５５により被覆されていないため、酸素ラジカルＯ＊とマスク膜５４のレジスト層とが反応する。その結果、ウェハＷの表面にはレジスト層よりなるマスク膜５４が残存せず、プラズマ中に未反応の酸素ラジカルＯ＊があまり存在しない。
また、ＳｉＦ４ガスの流量に対するＯ２ガスの流量の流量比を変えた場合における、保護膜の堆積速度を計測した。その結果を図１６に示す。ＳｉＦ４ガスの流量に対するＳＦ６ガスの流量を一定としているため、図１６の横軸は、ＳｉＦ４ガスの流量に対するＯ２ガスの流量の流量比を示すとともに、ＳＦ６ガスの流量に対するＯ２ガスの流量比の相対的な変化を示している。図１６に示すように、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比の増加に伴って、保護膜の堆積速度はほぼ一様に増加する。
図１７は、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比と、保護膜の堆積速度及びエッチング速度との関係とを模式的に示すグラフである。図１７に示すように、保護膜の堆積速度は、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比の増加に伴って略一様に増加する。一方、保護膜のエッチング速度は、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比にはあまり依存しないと考えられるため、図１７では、略水平な破線により表される。その結果、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比が所定の流量比であるときに、保護膜の堆積速度とエッチング速度とが等しくなる。そして、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比が所定の流量比未満のときは、ウェハの表面には保護膜が堆積せずエッチングされる。一方、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比が所定の流量比を超えるときは、ウェハの表面には保護膜が堆積する。
本実施の形態では、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第１の流量比とした状態でエッチングし、次いで、この流量比を第１の流量比よりも小さい第２の流量比とした状態でエッチングする。これにより、エッチング開始時には、保護膜の堆積速度が保護膜のエッチング速度よりも大きく、正味の堆積速度が正の値を有するため、レジスト層の表面及び穴部の側壁に、保護膜を堆積させることができる。また、エッチングの進行に伴って、保護膜の堆積速度が保護膜のエッチング速度よりも小さくなり、正味の堆積速度が負の値を有するため、レジスト層の表面及び穴部の側壁に、保護膜が堆積することを抑制することができる。従って、穴部の深さ方向に沿って穴部の直径寸法が徐々に減少し、穴部が先細りの形状となることを防止でき、穴部の側壁をウェハの表面に対して容易に垂直にすることができる。
図１８は、前述した実施例１に係るシリコン層をエッチングする工程における酸素ラジカルの発光強度をＯＥＳにより計測した結果を示すグラフである。
図１８に示すように、エッチングを開始する際には、酸素ラジカルＯ＊の発光強度が相対的に大きく、次いで、酸素ラジカルＯ＊の発光強度が減少し、その後、酸素ラジカルＯ＊の発光強度が相対的に小さい状態が続く。これは、ステップＳ１ではＳＦ６ガスの流量に対するＯ２ガスの流量の流量比が相対的に大きく、ステップＳ２ではこの流量比が減少し、ステップＳ３ではこの流量比が相対的に小さいことに対応している。従って、本実施の形態では、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を変化させることによって、未反応の酸素ラジカルＯ＊の量を制御している。
更に、本実施の形態では、第１の磁界をウェハに印加する。第１の磁界は、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第１の流量比としたときに、プラズマをレジスト層と反応させることで保護膜を堆積させる堆積速度と、保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きい。
ウェハ表面付近での磁界の大きさを増加させると、電子が磁力線の周りにらせん運動する際の回転半径（ラーマー半径）が小さくなる。すなわち、ウェハ表面付近に存在する電子が常にウェハ表面に近い領域に束縛されるため、ウェハ表面付近での電子密度が上がる。同様に、ウェハ表面付近でのプラズマ密度も増加し、自己バイアス電圧が低下する。
ここで、ウェハ表面付近でのプラズマ密度が増加すると自己バイアス電圧が低下することは、以下のように説明することができる。
サセプタ２に供給される高周波電力をＰ、プラズマ電流をＩ、自己バイアス電圧をＶとすると、これらの関係は、下記式（３）
Ｐ＝Ｉ・Ｖ （３）
に示される。また、プラズマ電流Ｉはプラズマ密度に略比例すると考えられる。すると、供給される高周波電力Ｐが一定のとき、プラズマ密度の増加に伴って、プラズマ電流Ｉが増加し、自己バイアス電圧Ｖが減少する。
このようにして、プラズマ密度の増加に伴って自己バイアス電圧が減少すると、ウェハに照射されるイオンの運動エネルギーも減少する。従って、ウェハ表面付近での磁界の大きさを、第１の磁界よりも小さい第２の磁界から第１の磁界に増加させると、エッチング速度が減少する。そして、図１７に示すように、保護膜の堆積速度とエッチング速度とが等しくなるときのＳＦ６ガスの流量に対するＯ２ガスの流量の流量比が小さくなる。換言すれば、ＳＦ６ガスの流量を一定にした状態で、保護膜の堆積速度からエッチング速度を差し引いた正味の堆積速度を所定の速度にするためのＯ２ガスの流量は、ウェハ表面付近での磁界の大きさを例えば第２の磁界から第１の磁界へ増加させることによって減少する。第１の磁界を例えば２１５Ｇとすることができ、第２の磁界を例えば１１０Ｇとすることができる。
本実施の形態では、エッチングを開始する際に、第１の磁界をウェハに印加するとともに、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第１の流量比とした状態で、プラズマをレジスト層と反応させ、レジスト層の表面及び穴部の側壁に保護膜を堆積させる。第１の磁界は、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第１の流量比としたときに、レジスト層の表面及び穴部の側壁に保護膜を堆積させる堆積速度と、保護膜をエッチングするエッチング速度が等しくなるような所定磁界よりも大きい。これにより、エッチング開始時には、保護膜の堆積速度が保護膜のエッチング速度よりも大きいため、レジスト層の表面及び形成される穴部の側壁に、保護膜を堆積させることができる。
ただし、エッチングの進行に伴って、すなわち、穴部の深さ寸法の増加に伴って、Ｏ２ガスの流量が一定のままであると、エッチングガスがプラズマ化されて発生した余剰の酸素ラジカルが穴部内に供給され、穴部の側壁に保護膜が堆積する。これにより、穴部の直径寸法が深さ方向に沿って徐々に減少し、穴部が先細りの形状となるため、穴部の側壁をウェハの表面に対して垂直にすることができない。
そこで、本実施の形態に係るプラズマエッチング方法では、エッチングの進行に伴って、すなわち、穴部の深さ寸法の増加に伴って、ＳＦ６ガスの流量を一定にした状態で、Ｏ２ガスの流量を減少させる。すると、穴部内に供給される酸素ラジカルの量も減少するため、保護膜が堆積する堆積速度を減少させ、エッチング速度を堆積速度よりも相対的に大きくすることができる。これにより、穴部の側壁への保護膜の堆積を抑制することができる。従って、穴部の直径寸法が深さ方向に沿って徐々に減少し、穴部が先細りの形状となることを更に容易に防止でき、穴部の側壁をウェハの表面に対して更に容易に垂直にすることができる。
また、本実施の形態では、ウェハに印加する磁界の大きさを増加させることによって、保護膜の正味の堆積速度を所望の速度にするためのＯ２ガスの流量を減らすことができる。そのため、保護膜の正味の堆積速度を所望の速度に調整しつつ、穴部内に供給されるフッ素ラジカルＦ＊の量を実質的に増加させ、穴部をエッチングするエッチング速度を増加させることができる。従って、更に高速にシリコン層をエッチングできる。
表１を用いて説明した実施例１では、ウェハ表面の中心で１０．９５μｍ／分の正味のエッチング速度が得られた。一方、比較例１と同じプロセス条件で、かつ、ウェハに印加する磁界の大きさを１１０Ｇとした比較例３を行った場合、ウェハ表面の中心で８．７７μｍ／分の正味のエッチング速度が得られた。すなわち、実施例１におけるエッチング速度は、比較例３におけるエッチング速度よりも大きいことが確認された。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係るプラズマエッチング方法について説明する。
本実施の形態に係るプラズマエッチング方法では、第１の実施の形態に係るプラズマエッチング装置と同一の装置を用いることができる。従って、本実施の形態に係るエッチング装置については、説明を省略する。
また、本実施の形態に係るプラズマエッチング方法は、三次元実装される半導体装置に貫通電極を形成するために、ＴＳＶ（Through-Silicon Via）技術を用いてウェハに貫通孔を形成するものである。従って、本実施の形態に係るプラズマエッチング方法は、貫通孔を形成するためのウェハ（以下、「デバイスウェハ」ともいう。）がサポートウェハに接着剤を介して貼り合わされた貼り合わせウェハをエッチングする点で、第１の実施の形態と相違する。
図１９及び図２０は、本実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図である。
貼り合わせウェハは、図１９（ｃ）に示すように、デバイスウェハＷと、サポートウェハＳＷを有する。デバイスウェハＷは、表面Ｗａにトランジスタ等の半導体装置が形成された基板である。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強するための基板である。デバイスウェハＷは、接着剤Ｇを介してサポートウェハＳＷに貼り合わされている。
本実施の形態に係る半導体装置の製造方法では、始めに、シリコンウェハ等よりなるデバイスウェハＷの表面にトランジスタ１０１を形成し、トランジスタ１０１が形成されたデバイスウェハＷ上に層間絶縁膜１０２を形成する（図１９（ａ））。
次いで、層間絶縁膜１０２上に、配線構造１０３を形成する。層間絶縁膜１０２上に、配線層１０４、絶縁膜１０５を交互に積層するとともに、絶縁膜１０５を貫通して上下の配線層１０４間を電気的に接続するビアホール１０６を形成する（図１９（ｂ））。
次いで、デバイスウェハＷを上下反転させ、デバイスウェハＷの表面Ｗａを、接着剤Ｇを介してサポートウェハＳＷと貼り合わせることによって、貼り合わせウェハを準備する。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強し、反りを防ぐ支持体となる基板であり、例えばシリコンウェハ等よりなる。そして、貼り合わせウェハを、例えば研削装置に備えられた支持部に支持し、ウェハＷの裏面Ｗｂ側を研削し、研削前の厚さＴ１が所定厚さＴ２になるように薄化する（図１９（ｃ））。所定厚さＴ２を、例えば５０〜２００μｍとすることができる。
なお、図１９では、図示を容易にするために、層間絶縁膜１０２及び配線構造１０３の厚さが誇張して描かれているが、実際は、層間絶縁膜１０２及び配線構造１０３の厚さは、ウェハＷの基体自体の厚さに比べ極めて小さい（図２０においても同様）。
次いで、ウェハＷの裏面Ｗｂにレジストを塗布し、露光し、現像することによって、図示しないレジストパターンを形成する。そして、第１の実施の形態と同様のプラズマエッチング工程を行い、ウェハＷの裏面Ｗｂをエッチングして貫通孔Ｖを形成する。そして、貫通孔Ｖが形成されたウェハＷの裏面Ｗｂに残存するレジストを、第１の実施の形態に係るプラズマエッチング方法と同様にアッシングして除去する（図２０（ａ））。貫通孔Ｖの径を、例えば１〜１０μｍとすることができる。また、貫通孔Ｖの深さは、ウェハＷの裏面Ｗｂを研削して薄化した後のウェハＷの基体自体の厚さに相当するものであり、例えば５０〜２００μｍとすることができる。
次いで、貫通孔Ｖの内周面を被覆するように、例えばポリイミド等の絶縁膜１０７を形成し、内周面が絶縁膜１０７で被覆された貫通孔Ｖ内に、電解めっき法等により貫通電極１０８を形成する（図２０（ｂ））。
次いで、サポートウェハＳＷをウェハＷから剥がすことによって、薄化され、貫通電極１０８が形成されたウェハＷを得る。例えば紫外光（ＵＶ光）を照射することによって、光反応性の接着剤Ｇの接着力を低下させて剥がすことができる（図２０（ｃ））。
本実施の形態でも、図２０（ａ）に示したプラズマエッチング工程において、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第１の流量比とした状態でエッチングし、次いで、この流量比を第１の流量比よりも小さい第２の流量比とした状態でエッチングする。これにより、エッチング開始時には、保護膜の堆積速度が保護膜のエッチング速度よりも大きいため、レジスト層の表面及び貫通孔の側壁に、保護膜を堆積させることができる。また、エッチングの進行に伴って、保護膜の堆積速度が保護膜のエッチング速度よりも小さくなるため、レジスト層の表面及び貫通孔の側壁に、保護膜が堆積することを抑制することができる。従って、貫通孔の深さ方向に沿って貫通孔の直径寸法が徐々に減少し、貫通孔が先細りの形状となることを防止でき、貫通孔の側壁をウェハの表面に対して容易に垂直にすることができる。
また、本実施の形態でも、図２０（ａ）に示したプラズマエッチング工程において、第１の磁界をウェハに印加する。第１の磁界は、ＳＦ６ガスの流量に対するＯ２ガスの流量の流量比を第１の流量比としたときに、プラズマをレジスト層と反応させることで保護膜を堆積させる堆積速度と、保護膜をエッチングするエッチング速度が等しくなるような所定磁界よりも大きい。これにより、保護膜の正味の堆積速度を所望の速度に調整しつつ、貫通孔内に供給されるフッ素ラジカルＦ＊の量を実質的に増加させ、貫通孔をエッチングするエッチング速度を増加させることができる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、本実施の形態では、チャンバ内に磁界が印加された状態で、ステップＳ１〜ステップＳ３を行う例について説明した。しかし、エッチングを開始する際にフッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を高くすることによって保護膜の堆積速度を相対的に大きくし、エッチングの進行に伴って、酸素ガスの流量比を減少させることによって保護膜の堆積速度を相対的に小さくしてもよい。従って、磁界を印加しない状態で、ステップＳ１〜ステップＳ３を行ってもよい。
１ チャンバ（処理容器）
２ サセプタ
４ 支持部
１５ 第１の高周波電源
２０ シャワーヘッド
２３ エッチングガス供給系
２４ ダイポールリング磁石
２６ 第２の高周波電源
３５ ＳＦ６ガス源
３６ Ｏ２ガス源
４０ 制御部
５１ 基体（シリコン層）
５１ａ 穴部
５１ｂ 側壁
５４ マスク膜（レジスト層）
５５ 保護膜

Claims (5)

  1. シリコン層よりなるとともに、前記シリコン層の上方に、所定のパターンにパターニングされたレジスト層が形成されてなる被処理基板が設置されている処理容器内に、酸素ガスとフッ化硫黄ガスとを含んだエッチングガスを所定の流量で供給し、供給した前記エッチングガスをプラズマ化したプラズマにより、前記レジスト層をマスクとして前記シリコン層をエッチングするプラズマエッチング方法において、
    フッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を第１の流量比とした状態で、前記シリコン層をエッチングする第１のステップと、
    前記流量比が前記第１の流量比から前記第１の流量比よりも小さい第２の流量比になるように、酸素ガスの流量を減少させながら前記シリコン層をエッチングする第２のステップと、
    前記流量比を前記第２の流量比とした状態で、前記シリコン層をエッチングする第３のステップと
    を有し、
    前記第１のステップから前記第３のステップのいずれも、前記流量比を前記第１の流量比としたときに、前記エッチングガスをプラズマ化したプラズマを前記レジスト層と反応させることで前記被処理基板の表面に保護膜を堆積させる堆積速度と、前記保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きな第１の磁界を、前記被処理基板に印加した状態で、前記シリコン層をエッチングするものである、プラズマエッチング方法。
  2. シリコン層よりなるとともに、前記シリコン層の上方に、所定のパターンにパターニングされたレジスト層が形成されてなる被処理基板が設置されている処理容器内に、酸素ガスとフッ化硫黄ガスとを含んだエッチングガスを所定の流量で供給し、供給した前記エッチングガスをプラズマ化したプラズマにより、前記レジスト層をマスクとして前記シリコン層をエッチングして穴部を形成するプラズマエッチング方法において、
    フッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を第１の流量比とした状態で、前記シリコン層をエッチングする第１のステップと、
    前記流量比が前記第１の流量比から前記第１の流量比よりも小さい第２の流量比になるように、酸素ガスの流量を減少させながら前記シリコン層をエッチングする第２のステップと、
    前記流量比を前記第２の流量比とした状態で、前記シリコン層をエッチングする第３のステップと
    を有し、
    前記第１のステップから前記第３のステップのいずれも、前記流量比を前記第１の流量比としたときに、前記エッチングガスをプラズマ化して発生させた酸素ラジカルを前記レジスト層と反応させることで前記レジスト層の表面及び形成される前記穴部の側壁に保護膜を堆積させる堆積速度と、前記保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きな第１の磁界を、前記被処理基板に印加した状態で、前記シリコン層をエッチングするものである、プラズマエッチング方法。
  3. 前記プラズマエッチング方法は、前記処理容器内で前記被処理基板を支持する支持部に第１の周波数を有する第１の高周波電力を供給した状態で、前記シリコン層をエッチングするものであり、
    前記第１のステップは、
    前記支持部に、前記第１の高周波電力を供給するとともに、前記第１の周波数よりも低い第２の周波数を有する第２の高周波電力を供給した状態で、前記シリコン層をエッチングする第４のステップと、
    前記第４のステップの後、前記支持部への前記第２の高周波電力の供給を停止するとともに、前記支持部に前記第１の高周波電力を供給した状態で、前記シリコン層をエッチングする第５のステップと
    を含む、請求項１又は２に記載のプラズマエッチング方法。
  4. シリコン層よりなるとともに、前記シリコン層の上方に、所定のパターンにパターニングされたレジスト層が形成されてなる被処理基板が設置されている処理容器内に、酸素ガスとフッ化硫黄ガスとを含んだエッチングガスを所定の流量で供給し、供給した前記エッチングガスをプラズマ化したプラズマにより、前記レジスト層をマスクとして前記シリコン層をエッチングするプラズマエッチング方法において、
    エッチングを開始する際には、フッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を第１の流量比としたときに、前記エッチングガスをプラズマ化したプラズマを前記レジスト層と反応させることで前記被処理基板の表面に保護膜を堆積させる堆積速度と、前記保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きな第１の磁界を、前記被処理基板に印加するとともに、前記流量比を前記第１の流量比とした状態で、前記被処理基板の表面に前記保護膜を堆積するものであって、
    エッチングの進行に伴って、前記被処理基板に前記第１の磁界を印加した状態で、酸素ガスの流量を減少させることによって、前記エッチング速度を前記堆積速度よりも相対的に大きくするものである、プラズマエッチング方法。
  5. シリコン層よりなるとともに、前記シリコン層の上方に、所定のパターンにパターニングされたレジスト層が形成されてなる被処理基板が設置されている処理容器内に、酸素ガスとフッ化硫黄ガスとを含んだエッチングガスを所定の流量で供給し、供給した前記エッチングガスをプラズマ化したプラズマにより、前記レジスト層をマスクとして前記シリコン層をエッチングして穴部を形成するプラズマエッチング方法において、
    エッチングを開始する際には、フッ化硫黄ガスの流量に対する酸素ガスの流量の流量比を第１の流量比としたときに、前記エッチングガスをプラズマ化して発生させた酸素ラジカルを前記レジスト層と反応させることで前記レジスト層の表面及び形成される前記穴部の側壁に保護膜を堆積させる堆積速度と、前記保護膜をエッチングするエッチング速度とが等しくなるような所定磁界よりも大きな第１の磁界を、前記被処理基板に印加するとともに、前記流量比を前記第１の流量比とした状態で、前記レジスト層の表面及び前記穴部の側壁に前記保護膜を堆積するものであって、
    前記穴部の深さ寸法の増加に伴って、前記被処理基板に前記第１の磁界を印加した状態で、酸素ガスの流量を減少させることによって、前記エッチング速度を前記堆積速度よりも相対的に大きくするものである、プラズマエッチング方法。
JP2011133482A 2011-06-15 2011-06-15 プラズマエッチング方法 Active JP5830275B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011133482A JP5830275B2 (ja) 2011-06-15 2011-06-15 プラズマエッチング方法
TW101120738A TWI450332B (zh) 2011-06-15 2012-06-08 電漿蝕刻方法
KR1020137032510A KR101888717B1 (ko) 2011-06-15 2012-06-12 플라즈마 에칭 방법
PCT/JP2012/065034 WO2012173122A1 (ja) 2011-06-15 2012-06-12 プラズマエッチング方法
US14/125,363 US9048191B2 (en) 2011-06-15 2012-06-12 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011133482A JP5830275B2 (ja) 2011-06-15 2011-06-15 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2013004679A JP2013004679A (ja) 2013-01-07
JP5830275B2 true JP5830275B2 (ja) 2015-12-09

Family

ID=47357109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011133482A Active JP5830275B2 (ja) 2011-06-15 2011-06-15 プラズマエッチング方法

Country Status (5)

Country Link
US (1) US9048191B2 (ja)
JP (1) JP5830275B2 (ja)
KR (1) KR101888717B1 (ja)
TW (1) TWI450332B (ja)
WO (1) WO2012173122A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150192702A1 (en) 2012-11-16 2015-07-09 Nalux Co., Ltd. Mold, optical element and method for manufacturing the same
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
CN105097406B (zh) * 2015-06-11 2017-06-09 京东方科技集团股份有限公司 平滑装置、平滑方法、薄膜晶体管、显示基板及显示装置
US9711359B2 (en) * 2015-08-13 2017-07-18 Lam Research Corporation Shadow trim line edge roughness reduction
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
CN108321101B (zh) * 2018-02-24 2020-09-11 惠科股份有限公司 一种电极组件和蚀刻设备
JP7110034B2 (ja) 2018-08-24 2022-08-01 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP2020203817A (ja) * 2019-06-19 2020-12-24 株式会社アルバック シリコンナノチューブの製造方法
TWI739341B (zh) * 2020-03-12 2021-09-11 馗鼎奈米科技股份有限公司 電漿蝕刻設備
CN115321471A (zh) * 2022-08-12 2022-11-11 成都市精鹰光电技术有限责任公司 一种干法刻蚀聚酰亚胺牺牲层的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087738A (ja) * 2002-08-26 2004-03-18 Tokyo Electron Ltd Ｓｉエッチング方法
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US20060090773A1 (en) * 2004-11-04 2006-05-04 Applied Materials, Inc. Sulfur hexafluoride remote plasma source clean
JP4371999B2 (ja) * 2004-12-28 2009-11-25 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
JP2006278498A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法及びその装置
US7442274B2 (en) * 2005-03-28 2008-10-28 Tokyo Electron Limited Plasma etching method and apparatus therefor
JP4827083B2 (ja) * 2006-02-27 2011-11-30 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
US20070202701A1 (en) * 2006-02-27 2007-08-30 Tokyo Electron Limited Plasma etching apparatus and method
JP5102653B2 (ja) 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5033737B2 (ja) * 2008-08-18 2012-09-26 株式会社沖データ 半導体装置の製造方法、および半導体製造装置
JP5530088B2 (ja) * 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2009267432A (ja) * 2009-06-29 2009-11-12 Elpida Memory Inc 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20140113450A1 (en) 2014-04-24
JP2013004679A (ja) 2013-01-07
KR20140036217A (ko) 2014-03-25
WO2012173122A1 (ja) 2012-12-20
KR101888717B1 (ko) 2018-08-14
TWI450332B (zh) 2014-08-21
TW201314766A (zh) 2013-04-01
US9048191B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
JP5830275B2 (ja) プラズマエッチング方法
JP5981106B2 (ja) プラズマエッチング方法
KR101384589B1 (ko) 반도체 장치의 제조 방법
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
US9324569B2 (en) Plasma etching method and plasma etching apparatus
KR102080246B1 (ko) 패턴 형성 방법 및 기판 처리 시스템
JP4877747B2 (ja) プラズマエッチング方法
JP4827083B2 (ja) プラズマエッチング装置およびプラズマエッチング方法
US9607811B2 (en) Workpiece processing method
JP6298391B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
WO2013051282A1 (ja) 半導体装置の製造方法
US7902078B2 (en) Processing method and plasma etching method
JP6529943B2 (ja) 半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151026

R150 Certificate of patent or registration of utility model

Ref document number: 5830275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250