JP5819937B2 - 双方向スイッチシステム、双方向スイッチ、スイッチングマトリックスおよび医療用刺激装置を制御する制御回路構造ならびに方法 - Google Patents

Description

本発明は、双方向スイッチ用の制御回路構造の分野に関する。

医療用刺激装置の領域では、フィールドステアリング（電場操縦）を用いて所期の目標量を正確に刺激し、それによって治療効果を改善するために、刺激電極位置の数を増加させる傾向にある。刺激に加えて、神経活動を正確にセンシングすることに対する要求が増加している。これらの両傾向によって、刺激電子機器および／またはセンシング電子機器を、選択されたプローブ電極位置に結合するために、比較的大きなクロス・ポイント・スイッチ・マトリックスが必要となっている。最先端の医療用刺激装置では、脳刺激に必要なエネルギは実質的に一定であるが、エネルギ蓄積用に利用可能な量は減少している。したがって、バッテリに余裕は少なく、それゆえに医療用刺激装置の回路構造は低電力型の回路構造でなければならない。クロス・ポイント・スイッチ・マトリックスに属するスイッチが非常に多いので、制御電子機器を有する単一のスイッチには、極端に低い消費電力要件が課される。

低電力要件によって、高電圧ＩＣ技術における集積化ＣＭＯＳスイッチが必要となり、絶縁ＮＭＯＳおよびＰＭＯＳトランジスタが提供されることになる。最先端の高電圧ＩＣ技術では、ＣＭＯＳスイッチの駆動電圧−ゲート・ソース間電圧−は、ＣＭＯＳスイッチそれ自体の両端間に許容されるはるかに高い電圧−ドレイン・ソース間電圧−と比較すると、数ボルトに制限される。

非特許文献１は、図２において、医療用刺激装置などの医療用途向け双方向スイッチおよび双方向スイッチの制御回路を開示する。各ゲートおよび各ソースが互いに結合される２つのＮＭＯＳトランジスタＭ１０、Ｍ１１は、双方向スイッチを形成する。

高電圧ＰＭＯＳトランジスタＭ２を用いて構築される電流源は、双方向スイッチトランジスタの共通ゲートと、双方向スイッチのＩ／Ｏ端子には現れたことのない高電圧を受ける電圧源端子ＶＨＩとの間に接続される。双方向スイッチをオンするために、電流源Ｍ２は、論文の３μＡに従う小電流を伝導している。この電流は、一列にダイオード接続されたＮＭＯＳトランジスタＭ４、Ｍ５、Ｍ６および高電圧ＰＭＯＳトランジスタＭ９を通って伝導される。Ｍ９のゲートは、双方向スイッチの共通ソースに接続され、Ｍ９のドレインは、双方向スイッチのＩ／Ｏ端子には現れたことのない低電圧を受ける電圧源端子ＶＳＳに接続される。順方向バイアスされダイオード接続されたトランジスタＭ４、Ｍ５およびＭ６の両端間電圧降下ならびにＭ９のゲート・ソース間電圧、数ボルトは、双方向スイッチをオン状態に切り替える。双方向スイッチがオン状態にあると、この回路は、電流値と端子ＶＳＳおよびＶＨＩ間の電圧差との積である電力量を消費することに留意されたい。

高電圧ＮＭＯＳトランジスタＭ８を用いて第２電流源が構築され、双方向スイッチトランジスタＭ１０およびＭ１１の共通ゲートと電圧源端子ＶＳＳとの間に接続される。双方向スイッチをオフ状態に制御するために、Ｍ８を用いて構築される電流源は小電流を伝導しており、この小電流も高電圧ＮＭＯＳトランジスタＭ３を通って伝導される。Ｍ３のゲートは双方向スイッチの共通ソースに接続され、Ｍ３のドレインは電圧源端子ＶＨＩに接続される。Ｍ３のゲートとソースとの間の電圧降下は、双方向スイッチをオフ状態に切り替える。双方向スイッチがオフ状態にある場合、電流値と端子ＶＳＳおよびＶＨＩ間の電圧差との掛け算に等しい電力量が消費される。

Ｗ．Ｎ Ｒｅｉｎｉｎｇ「Ａ Ｈｉｇｈ ｖｏｌｔａｇｅ ｃｒｏｓｓ−ｐｏｉｎｔ ｓｗｉｔｃｈ ｆｏｒ ｍｅｄｉｃａｌ ａｐｐｌｉｃａｔｉｏｎｓ（医療用高電圧クロス・ポイント・スイッチ）」、Ｄｉｇｅｓｔ ｏｆ ｔｈｅ １９９９ ＩＥＥＥ Ｓｏｕｔｈｗｅｓｔ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｍｉｘｅｄ−Ｓｉｇｎａｌ Ｄｅｓｉｇｎ ＳＳＭＳＤ’９９（ミックスドシグナル設計に関する１９９９年米国電気電子学会南西シンポジウムＳＳＭＳＤ’９９のダイジェスト）、米国、アリゾナ州、ツーソン市、１９９９年４月１１−１３日、１０９−１１２頁。

それゆえに、引用された論文中の双方向スイッチの制御回路は静的な電力消費を有し、その消費は双方向スイッチの状態に無関係のものである。

本発明の目的は、周知の制御回路構造よりも電力消費が少ない双方向スイッチ用の制御回路構造を提供することである。

本発明の第１の態様は、請求項１に記載の、双方向スイッチを制御する制御回路構造を提供する。本発明の第２の態様は、請求項１０に記載の双方向スイッチシステムを提供する。本発明の第３の態様は、請求項１３に記載のスイッチング（切り替え）マトリックスを提供する。本発明の第４の態様は、請求項１４に記載の医療用刺激装置を提供する。本発明の第５の態様は、請求項１５に記載の、双方向スイッチを制御する方法を提供する。従属項には、有利な実施形態が定められる。

本発明の第１の態様に従う、双方向スイッチを制御する制御回路構造は、エネルギ蓄積エレメント、結合手段および制御回路を含む。双方向スイッチは、この双方向スイッチのオン状態およびオフ状態を制御するための制御電圧を受ける制御端子を有し、双方向主電流経路内に少なくとも１つの半導体スイッチを有する。結合手段は、エネルギ蓄積エレメントを充電するために、エネルギ蓄積エレメントを電源電圧に結合する。エネルギ蓄積エレメントは、双方向スイッチがオフ状態にあるときにだけ、電源電圧に結合される。制御回路は、エネルギ蓄積エレメントから電力を受け、エネルギ蓄積エレメントが電源電圧に結合されないとき、電源電圧に依存しない電圧レベルを有する制御電圧を供給する。

制御回路は、エネルギ蓄積エレメントから電力を受け、それゆえに制御回路は、エネルギ蓄積エレメントの両端間電圧に関係する制御電圧を発生させることができる。双方向スイッチは、制御端子上に制御電圧を受ける。双方向スイッチを確実にオンに切り替えるまたはオフに切り替えるためには、制御電圧は、直接には電源電圧に関係しない、特定の電圧範囲内の電圧を有する必要がある。エネルギ蓄積エレメントが電源電圧に結合されないとき、エネルギ蓄積エレメントの端子の電圧が、所要の電圧レベルにフローティング（浮遊）することができるので、制御回路は、直接には電源電圧に関係しない制御電圧を発生させることができる。しかしながら、エネルギ蓄積エレメントが充電されているとき、エネルギ蓄積エレメントの端子の電圧は、固定電圧レベルに接続されることになり、この固定電圧レベルのゆえに、制御回路は、双方向スイッチを確実にオンまたはオフに切り替えることができる制御電圧を発生させることができない。したがって、エネルギ蓄積エレメントは、双方向スイッチがオフ状態にあるときにだけ充電される。

双方向スイッチは、主に、制御回路構造に対して容量性負荷を形成するが、これは、導通状態から非導通状態にまたはその逆向きに切り替えるために、充電または放電しなければならない少なくとも１つの半導体スイッチのゲートが、この負荷を形成するからであることに留意されたい。それゆえに、双方向スイッチは、制御回路構造に対して静的な電力負荷を形成しない。

結合手段および制御回路は、半導体回路構造に属するトランジスタが別の状態に切り替わる瞬間に電力を消費するにすぎない低電力半導体回路として、実装することができる。絶えず流れる電流に依存しないで、制御電圧を得ることができる。それゆえに、制御回路構造は、静的な消費電力を有しない。

制御回路構造は静的な消費電力を有さず、双方向スイッチは制御端子を経由して静的に電力を消費しない。それゆえに、第１態様に従う本発明は、周知の回路構造よりも電力をさらに効率的にする。

一実施形態では、双方向スイッチは、双方向主電流経路内にある少なくとも１つの半導体スイッチと、双方向スイッチの切り替えを可能にするように制御端子上の制御電圧をどの電圧レベルに定めなければならないかを指し示す基準電圧を提供する基準電圧出力端子とをさらに含む。制御回路構造は、基準電圧出力端子から基準電圧を受ける基準電圧入力端子をさらに含む。エネルギ蓄積エレメントは、第１端子および第２端子を有する。結合手段は、第１端子と第１電源電圧を受ける第１電源電圧端子との間に配置される第１スイッチと、第２端子と第２電源電圧を受ける第２電源電圧端子との間に配置される第２スイッチと、追加制御回路とを含む。追加制御回路は、第１スイッチおよび第２スイッチのうちの少なくとも１つを開いているまたは閉じているように制御し、双方向スイッチの双方向主電流経路がオフ状態にあるときにだけ、第１スイッチおよび第２スイッチのうちの少なくとも１つを閉じる。第１スイッチおよび第２スイッチが両方とも閉じているとき、エネルギ蓄積エレメントは、第１電源電圧と第２電源電圧との差の電圧に充電される。第１スイッチおよび第２スイッチが両方とも開いているとき、第１端子および第２端子の電圧はフローティングして、エネルギ蓄積エレメントのフローティング状態を得る。制御回路は、第１端子と第２端子との間に結合される電力供給端子であって、エネルギ蓄積エレメントから電力供給エネルギを受ける電力供給端子を含む。制御電圧は、エネルギ蓄積エレメントがフローティング状態にあるとき、フローティングする方式で発生する。

制御回路は、第１端子および第２端子から電源電圧を受け、それゆえに制御回路は、第１端子の電圧または第２端子の電圧に直接に関係する制御電圧を発生させることができる。制御電圧は、第１端子の電圧および第２端子の電圧によって制限される範囲内の値を有することができる。エネルギ蓄積エレメントがフローティング状態にあるとき、制御電圧は同様にフローティングする。

双方向スイッチは、主電流経路内に少なくとも１つの半導体スイッチを有する。このような半導体スイッチは、基準電圧と比較して十分に高いまたは十分に低い制御電圧を受けるときにだけ閉じる。一実施形態では、基準電圧入力端子は、第２端子に結合することができ、それゆえにエネルギ蓄積エレメントがフローティング状態にあるとき、基準電圧は、第２端子の電圧レベル、したがって第１端子のレベルを決定する。それゆえに、制御回路構造が基準電圧を受ける場合、エネルギ蓄積エレメントを充電するのに用いられる第１電源電圧および第２電源電圧に依存しないで双方向スイッチが開くまたは閉じることができるように、制御回路は、基準電圧に対して制御電圧を発生させることができる。別の実施形態では、制御回路が、基準電圧の電圧レベルに対して制御電圧を直接に発生させることができるように、基準電圧入力端子は、制御回路に結合することができる。

双方向スイッチは、主に、制御回路構造に対して容量性負荷を形成するが、これは、導通状態から非導通状態にまたはその逆向きに切り替えるために、充電または放電しなければならない少なくとも１つの半導体スイッチのゲートが、この負荷を形成するからであることに留意されたい。それゆえに、双方向スイッチは、制御回路構造に対して静的な電力負荷を形成しない。双方向スイッチがオン状態にあるときにだけ、双方向主電流経路の中を電流が流れる結果、主電流経路内の電力消費は小さくなる。しかしながら、主電流経路内のこの電力消費は、制御端子に対する負荷ではなく、これは、制御端子が少なくとも１つの半導体スイッチのゲートを充電または放電するだけでよいからである。双方向スイッチの状態を導電状態から非導電状態におよび／またはその逆向きに変化させると、その遷移中に制御回路内で電力が消費される。この周知の動的な電力消費は、回避することができない。エネルギ蓄積エレメント内に蓄積されたエネルギから、所要のエネルギが取り込まれる。

制御回路は、エネルギ蓄積エレメントから受けた供給電力に基づき動作する。エネルギ蓄積エレメント内にエネルギを蓄積するために、およびエネルギ蓄積エレメントの両端間電圧を得るために、エネルギ蓄積エレメントは充電しなければならない。第１端子および第２端子を、第１スイッチおよび第２スイッチを経由して第１電源電圧端子および第２電源電圧端子にそれぞれ接続することによって、エネルギ蓄積エレメント内にエネルギが蓄積される。第１スイッチおよび／または第２スイッチが閉じると、第１端子の電圧および第２端子の電圧はもはやフローティングせずに、制御電圧はフローティングする方式では発生しない。非フローティング制御電圧は、双方向スイッチに属する少なくとも１つの半導体スイッチを確実に切り替えることができず、それゆえにエネルギ蓄積エレメントの充電は、双方向スイッチがオフ状態にあるときにだけ実行される。

追加制御回路および制御回路は、半導体回路構造に属するトランジスタが別の状態に切り替わる瞬間に電力を消費するにすぎない低電力半導体回路として、実装することができる。絶えず流れる電流に依存しないで、制御電圧を得ることができる。それゆえに、制御回路構造は、静的な消費電力を有しない。

制御回路構造は静的な消費電力を有さず、双方向スイッチは制御端子を経由して静的に電力を消費しない。それゆえに、第１態様に従う本発明は、周知の回路構造よりも電力をさらに効率的にする。

一実施形態では双方向スイッチは、所定期間の繰り返しサイクル内で常に開いている。追加制御回路はこの知識を用いて、双方向スイッチが閉じないと知られている先験的な間隔中に、第１スイッチおよび第２スイッチを閉じることができる。

別の実施形態では、追加制御回路は、双方向スイッチがオフ状態にあるかどうかの指標を受ける制御回路に結合される。受けた指標に基づき、追加制御回路は、第１スイッチおよび第２スイッチを閉じることができるか否かを決定することができる。

別の実施形態では、制御回路はラッチを含む。ラッチは双方向スイッチのオン状態またはオフ状態を記憶し、記憶された状態に従って制御電圧を供給する。

双方向スイッチのオン状態またはオフ状態を記憶するラッチを有すると有利であり、これは、ラッチがオン状態またはオフ状態を指し示す信号を継続的に受ける必要がないからである。オン／オフ情報を備えたこのような信号は限定された期間の間提供され、続いてラッチはこの提供された情報を記憶する。特に、双方向スイッチがオフ状態に切り替えられると、双方向スイッチがエネルギ蓄積エレメントから分離されるので、ラッチは、エネルギ蓄積エレメントが放電されるのを防止する。これにより、電力効率が増加する。

一実施形態では、制御回路は、双方向スイッチの所要のオン状態またはオフ状態を指し示すスイッチ制御信号を受ける入力端子を含む。言い換えれば、制御回路は、受けたスイッチ制御信号を用いて、スイッチ制御信号によって指し示される通りに双方向スイッチが開くまたは閉じるように、制御電圧を発生させる。別の回路構造、例えば本発明に従う制御回路構造を含む装置に属する何らかの回路構造が、スイッチ制御信号を発生させてもよい。

さらなる実施形態では、制御回路は、第１電源電圧端子および／または第２電源電圧端子に結合される。この入力端子は、第１電源電圧および第２電源電圧のうちの少なくとも１つに関係するスイッチ制御信号を受けるように構成される。制御回路は、スイッチ制御信号を、第１端子の電圧および／または第２端子の電圧に関係する電圧を有するフローティング制御信号に伝達する、伝達チャンネル回路をさらに含む。

言い換えれば、提供されたスイッチ制御信号は、フローティング電圧ではなく、例えば第１電源電圧および第２電源電圧によって制限された電圧範囲内の電圧である。第１電源電圧および第２電源電圧から電力を受ける回路構造から、このようなスイッチ制御信号を受けることができる。提供されたスイッチ制御信号の電圧は、フローティング電圧に、例えば第１端子の電圧および第２端子の電圧によって制限された電圧範囲内の電圧に、直接に関係する電圧へ変換しなければならない。伝達チャンネル回路は、この変換を実行する。この変換は、制御信号が第１端子および／または第２端子のフローティング電圧とも関係するので、実行しなければならない。この変換を実行するために、制御回路は第１電源電圧および／または第２電源電圧を受けることができ、受けたスイッチ制御信号が第１電源電圧および／または第２電源電圧に正確に関係する方式を、伝達チャンネルが決定できるようにする。伝達チャンネルの機能は、スイッチ制御信号を別のレベルにレベルシフトすることであり、この機能は、必ずしも第１電源電圧端子および／または第２電源電圧端子への接続を必要としていないことに留意されたい。別の実施形態では伝達チャンネルは、第１電源電圧端子および／または第２電源電圧端子とは異なる、固定電圧を有する端子に接続される。

本実施形態は、第１電源電圧および／または第２電源電圧に関係する双方向スイッチ制御信号を受けることを可能にし、この信号を提供する回路構造が、制御回路構造内のフローティング電圧のことを感知しなくてよいことを意味するので、有利である。制御回路は、受けた双方向スイッチ制御信号を第１電源電圧および／または第２電源電圧と比較して、双方向スイッチ制御信号を解釈することができる。一例では、双方向制御信号は、双方向スイッチがオン状態でなければならないことを指し示す第１電圧に実質的に等しくてもよいし、双方向スイッチがオフ状態でなければならないことを指し示す第２電圧に実質的に等しくてもよい。

さらなる実施形態では、制御回路のラッチは、セット信号を受けて双方向スイッチのオン状態を格納し、リセット信号を受けて双方向スイッチのオフ状態を格納する。双方向スイッチ制御信号は、セットサブ信号およびリセットサブ信号を含む。伝達チャンネル回路は、セットサブ信号およびリセットサブ信号を両方ともラッチに伝達する。

セットおよびリセット信号を用いて、ラッチの状態を設定すると、セット信号またはリセット信号形式の信号が一時的にだけ必要となる。期間に制限があるので、伝達チャンネル回路は、制限された期間中に、第１電源電圧および／または第２電源電圧に関係する電圧から、第１端子の電圧および／または第２端子の電圧に関係する電圧の方への変換を実行するだけでよい。それゆえに、伝達チャンネル回路が消費する電力量は制限され、制御回路構造の電力効率は増加する。

別の実施形態では、エネルギ蓄積エレメントは、ＭＯＳトランジスタに基づき製造される蓄積キャパシタであり、ＭＯＳトランジスタのドレイン、ソースおよびバックゲートは互いに電気的に接続され、一緒に蓄積キャパシタの第１電極を形成し、ＭＯＳトランジスタのゲートはキャパシタの第２電極を形成する。

言い換えれば、ＭＯＳトランジスタのゲート酸化物は、蓄積キャパシタの誘電材料として用いられる。誘電材料としてゲート酸化物を用いると、蓄積キャパシタの集積化が半導体技術で可能となり、外部ポートを用いて回路構造に接続しなければならない外部蓄積キャパシタを使用しなくてよいので、有利である。

蓄積キャパシタは、蓄積キャパシタが充電される時間間隔の間に１回または多数回双方向スイッチを開くおよび／または閉じるのに足りる少量のエネルギを蓄積しなければならない。双方向スイッチが開いているときに蓄積キャパシタが常に充電されると、双方向スイッチを１回だけ閉じて開くのに足りるエネルギを蓄積しさえすればよいことが期待される。したがって、蓄積されたエネルギ量は比較的少量であり、それゆえに蓄積キャパシタのサイズは比較的小さくすることができ、この点は半導体技術で蓄積キャパシタを集積化することとの関連で有利となる。しかしながら、キャパシタは、他の適切な方式で構成してもよい。

一実施形態では、第１スイッチまたは第２スイッチはブートストラップダイオードであり、第１スイッチおよび第２スイッチのうちの他方のスイッチはＭＯＳトランジスタである。ＭＯＳトランジスタの導通状態または非導通状態は、追加制御回路によって制御される。

ブートストラップダイオードは、エネルギ蓄積エレメントがフローティング状態にあるときブートストラップダイオードが電流を伝導することができないように、かつエネルギ蓄積エレメントがフローティング状態にないときブートストラップダイオードが電流を伝導することができるように、第１端子と第１電源電圧端子との間、または第２端子と第２電源電圧端子との間に接続しなければならない。第１端子の電圧が導通状態のＭＯＳトランジスタを経由して第１電源電圧に接続されるときにだけ、または第２端子の電圧が導通状態のＭＯＳトランジスタを経由して第２電源電圧に接続されるときにだけ、エネルギ蓄積エレメントはフローティング状態になく、それゆえにエネルギ蓄積エレメントは、ＭＯＳトランジスタを経由しておよびブートストラップダイオードを経由してエネルギを受ける。１つのＭＯＳトランジスタおよび１つのブートストラップダイオードを用いる方式は、ダイオードが比較的安価で比較的簡単な部品であるので、効率的な解決策である。ブートストラップダイオードは能動型スイッチではないが、ダイオードの両端間電圧（アノード・カソード間電圧）がダイオードの（順方向）閾値電圧よりも大きいと導通することになる受動型スイッチとして機能することに留意されたい。第１スイッチおよび第２スイッチが本実施形態に従って実装される場合、追加制御回路は、ＭＯＳトランジスタだけをオン状態に直接に制御し、それによってブートストラップダイオードとして実装される他方のスイッチを間接的に制御する。

別の実施形態では、第１スイッチは第１ＭＯＳトランジスタであり、第２スイッチは第２ＭＯＳトランジスタである。追加制御回路は、第１ＭＯＳトランジスタの導通状態または非導通状態を制御し、第２ＭＯＳトランジスタの導通状態または非導通状態を制御する。

２つのＭＯＳトランジスタを用いる方式は、第１スイッチおよび第２スイッチを生み出すのに効率的で効果的な解決策であり、エネルギ蓄積エレメントのフローティング状態または非フローティング状態に対しておよびエネルギ蓄積エレメントの充電に対して全制御を提供し、スイッチが例えばブートストラップダイオードとして実装されるとき、順方向バイアスダイオードの電圧降下も回避する。それゆえに、２つのＭＯＳトランジスタが用いられる場合、エネルギ蓄積エレメントは、第１電源電圧と第２電源電圧との差電圧に実質的に等しい電圧レベルに充電することができる。

本発明の第２の態様に従って、双方向スイッチと本発明の第１の態様に従う制御回路構造とを含む双方向スイッチシステムが提供される。双方向スイッチは、本発明の第１の態様に従う制御回路構造と同一の利益を提供し、対応する実施形態と類似した効果を有する類似の実施形態を有する。

一実施形態では、双方向スイッチは、第１のＩ／Ｏ端子と第２のＩ／Ｏ端子との間に主電流経路を含み、この主電流経路内に第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタをさらに含む。第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタは、共通ソースおよび共通ゲートを有する。第１ＭＯＳトランジスタのドレインは第１のＩ／Ｏ端子に結合され、第２ＭＯＳトランジスタのドレインは第２のＩ／Ｏ端子に結合される。共通ゲートは制御端子に結合される。

双方向スイッチの主電流経路内で２つのＭＯＳトランジスタを用いることは、主電流経路が開くまたは閉じることができる、効果的および効率的な解決策である。

一実施形態では、共通ソースは双方向スイッチの基準電圧出力端子に結合される。

それゆえに、エネルギ蓄積エレメントがフローティング状態にあると、第２端子のフローティング電圧は、第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタの共通ソースの電圧に追随する。特に、双方向スイッチがオン状態にあると、共通ソースの電圧は、第１のＩ／Ｏ端子の電圧および第２のＩ／Ｏ端子の電圧によって制限される範囲内にある。それゆえに、例えば正弦波信号が双方向スイッチを通して送られると、第１のＩ／Ｏ端子の電圧および第２のＩ／Ｏ端子の電圧は連続的に変化し、したがって共通ソースの電圧および第２端子のフローティング電圧は、それに応じて変化する。第１端子の電圧は、エネルギ蓄積エレメントを経由して第２端子の電圧に関係し、したがって共通ソースの電圧に応じて、同様に変化する。それゆえに、制御回路が発生させる制御電圧は、発生する制御電圧が共通ソースの電圧に関係するので、第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタをオフ状態またはオン状態に切り替えるのに用いることができる。

本発明の第３の態様によれば、マトリックスであって、そのマトリックスに属する少なくとも１つの接続点で本発明の第２の態様に従う少なくとも１つの双方向スイッチシステムを含む、スイッチングマトリックスが提供される。このようなスイッチングマトリックスは、例えば医療用刺激装置の電極を信号発生器および／または測定回路に結合するのに用いられるクロス・ポイント・マトリックスでもよい。

本発明の第４の態様によれば、本発明の第２の態様に従う少なくとも１つの双方向スイッチシステムを含む医療用刺激装置が提供される。

スイッチングマトリックスおよび医療用刺激装置は、本発明の第２の態様に従う双方向スイッチと同一の利益を提供し、対応する実施形態と類似した効果を有する類似の実施形態を有する。

本発明の第５の態様によれば、双方向スイッチを制御する方法が提供される。双方向スイッチは、この双方向スイッチのオン状態およびオフ状態を制御するための制御電圧を受ける制御端子と、双方向主電流経路内にある少なくとも１つの半導体スイッチとを有する。本方法は、エネルギ蓄積エレメントを充電するために双方向スイッチがオフ状態にあるときにだけ、エネルギ蓄積エレメントを電源電圧に結合する、第１ステップを含む。別のステップでは、本方法は、エネルギ蓄積エレメントから電力を受ける。さらなるステップでは、本方法は、エネルギ蓄積エレメントが電源電圧に結合されないとき、電源電圧に依存しない電圧レベルを有する制御電圧を供給する。

本発明の第５の態様に従う方法は、本発明の第１の態様に従う制御回路構造と同一の利益を提供し、この回路構造の対応する実施形態と類似した効果を有する類似の実施形態を有する。

双方向スイッチを制御する本方法の一実施形態では、双方向スイッチは、双方向主電流経路内にある少なくとも１つの半導体スイッチと、双方向主電流経路のオン状態およびオフ状態を制御する制御端子と、制御端子上の信号がどの電圧レベルに関係しなければならないかを指し示す基準電圧を提供する基準電圧出力端子とを有する。本方法は、第１電源電圧端子において第１電源電圧を受け、かつ第２電源電圧端子において第２電源電圧を受ける第１ステップを含む。本方法は、双方向スイッチがオフ状態にあるときにだけ、第１制御回路を用いて第１スイッチおよび第２スイッチを両方とも閉じているように制御するさらなるステップを含む。第１スイッチは、第１電源電圧端子とエネルギ蓄積エレメントの第１端子との間に配置され、第２スイッチは、第２電源電圧端子とエネルギ蓄積エレメントの第２端子との間に配置される。本方法は、第１制御回路を用いて第１スイッチおよび第２スイッチを両方とも開いているように制御して、フローティング状態にあるエネルギ蓄積エレメントを得る別のステップを含む。本方法は、第２端子に結合される基準電圧端子において、双方向スイッチの基準電圧を受けるさらなるステップを含む。本方法は、第２制御回路の電力供給端子において、第１端子の電圧および第２端子の電圧を受けるステップも含む。および本方法は、第２制御回路の出力端子において、制御電圧を発生させるステップを含む。この出力端子は、双方向スイッチの制御端子に結合される。この制御電圧は、エネルギ蓄積エレメントがフローティング状態にあるとき、フローティングする方式で発生する。

本発明のこれらおよび他の態様は、本明細書で以下に説明される実施形態から明らかであり、これらの実施形態を参照して説明される。

本発明の上述した実施形態、実装、および／または態様のうちの２つ以上は、有益と考えられる任意の方式で組み合わせることができることが、当業者には理解されるであろう。

本システムの説明される修正形態および変形形態と対応する、本システムならびに／または本方法の修正形態および変形形態が、本明細書に基づいて当業者によって実行されるであろう。

本発明の第１の態様に従う制御回路構造の一実施形態を模式的に示す。 本発明の第１の態様に従う制御回路構造の別の実施形態を模式的に示す。 制御回路構造と２つのＮＭＯＳトランジスタを含む双方向スイッチとから成る一実施形態を模式的に示す。 制御回路構造と２つのＰＭＯＳトランジスタを含む双方向スイッチとから成る一実施形態を模式的に示す。 エネルギ蓄積エレメントの２つの実施形態を模式的に示す。 第１スイッチおよび第２スイッチから成る一実施形態を模式的に示す。 第１スイッチおよび第２スイッチから成る別の実施形態を模式的に示す。 伝達チャンネルの第１の実施形態を模式的に示す。 伝達チャンネルの第２の実施形態を模式的に示す。 伝達チャンネルの第３の実施形態を模式的に示す。 伝達チャンネルの第４の実施形態を模式的に示す。 伝達チャンネルの第５の実施形態を模式的に示す。 ラッチおよびこのラッチと伝達チャンネルとの間に結合される回路から成る回路を模式的に示す。 ラッチおよびこのラッチと伝達チャンネルとの間に結合される別の回路から成る別の回路を模式的に示す。 ラッチと双方向スイッチとの間に結合することができる増設回路を模式的に示す。 双方向スイッチの別の実施形態を模式的に示す。 寄生ダイオードを含めた図９の実施形態を模式的に示す。 本発明の第２の態様に従う双方向スイッチの一実施形態を模式的に示す。 本発明の第３の態様に従うスイッチングマトリックスの一実施形態を模式的に示す。 本発明の第４の態様に従う医療用刺激装置の一実施形態を模式的に示す。 本発明の第５の態様に従う方法の一実施形態を模式的に示す。

異なる図内の同一の参照番号が示す品目は、同一の構造的特徴および同一の機能を有する、または同一の信号であることに留意されたい。このような品目の機能および／または構造が説明されている場合、詳細な明細書内でその説明を繰り返す必要性はない。

図面は、まったく図式的であり、一定の縮尺では描かれていない。特に明瞭さのために、誇張された寸法もある。

第１の実施形態が、図１Ａに示される。双方向スイッチ１３２を制御する制御回路構造１３４が示される。双方向スイッチ１３２は、双方向スイッチ１３２のオン状態およびオフ状態を制御するための制御電圧１２４を受ける制御端子１３０を含む。制御回路構造１３４は、エネルギ蓄積エレメント１０２、結合手段１０１および制御回路１０８を含む。結合手段１０１は、エネルギ蓄積エレメント１０２を電源電圧Ｖ_ｓｕｐに結合して、エネルギ蓄積エレメント１０２を充電する。結合手段１０１は、双方向スイッチ１３２がオフ状態にあるときにだけ、エネルギ蓄積エレメント１０２を電源電圧Ｖ_ｓｕｐに結合する。制御回路１０８は、エネルギ蓄積エレメント１０２から電力を受け、エネルギ蓄積エレメント１０２が電源電圧Ｖ_ｓｕｐに結合されないとき、電源電圧Ｖ_ｓｕｐに依存しない電圧レベルを有する制御電圧１２４を供給する。

別の実施形態が図１Ｂに示される。双方向スイッチ１３２に接続される制御回路構造１３４の一実施形態の概略図が示され、双方向スイッチ１３２もまた模式的に描かれる。双方向スイッチ１３２は、第１のＩ／Ｏ端子１４０と第２のＩ／Ｏ端子１４６との間に双方向主電流経路１４４を有する。少なくとも１つの制御可能な半導体スイッチ１４３が、双方向主電流経路１４４内に設けられる。双方向スイッチ１３２は、双方向主電流経路１４４のオン状態およびオフ状態を制御する制御端子１３０を有する。双方向スイッチ１３２は、双方向スイッチの切り替えを可能にするように制御端子１３０上で受けた制御電圧をどの電圧レベルに定めなければならないかを指し示す基準電圧１２８を提供する基準電圧出力端子１４２をさらに有する。それゆえに、基準電圧と制御端子１３０で受けた制御電圧との電圧差に依存して、双方向スイッチ１３２は、オン状態またはオフ状態に制御される。

制御回路構造１３４は、第１電源電圧を受ける第１電源電圧端子１１２を含み、第２電源電圧を受ける第２電源電圧端子１２０を含む。制御回路構造１３４は、第１端子１０４および第２端子１３６を有するエネルギ蓄積エレメント１０２をさらに含む。第１スイッチ１１４は、第１電源電圧端子１１２と第１端子１０４との間に配置される。第２スイッチ１１８は、第２電源電圧端子１２０と第２端子１３６との間に配置される。制御回路構造１３４は、第１スイッチ１１４および第２スイッチ１１８を開いているまたは閉じているように制御する追加制御回路１１６をさらに含む。第１スイッチ１１４および第２スイッチ１１８が両方とも閉じているとき、エネルギ蓄積エレメント１０２は、第１電源電圧と第２電源電圧との差電圧である電圧に充電される。第１スイッチ１１４および第２スイッチ１１８が両方とも開いているとき、第１端子１０４の電圧および第２端子１３６の電圧はフローティングし、したがってエネルギ蓄積エレメント１０２のフローティング状態が得られる。

制御回路構造１３４は、制御回路１０８の出力端子１１０において制御電圧１２４を発生させる制御回路１０８をさらに含む。制御電圧１２４は、双方向スイッチの制御端子１３０へ供給される。制御回路１０８は、エネルギ蓄積エレメント１０２から電力供給エネルギを受ける電力供給端子１０６、１３８を有する。それゆえに、電力供給端子１０６は第１端子１０４に結合され、電力供給端子１３８は第２端子１３６に結合される。制御電圧１２４は、エネルギ蓄積エレメント１０２がフローティング状態にあるとき、フローティングする方式で発生する。それゆえに、発生する制御電圧１２４は、第１端子１０４の電圧および／または第２端子１３６の電圧に関係する。一例では、制御電圧１２４の電圧レベルは、第１端子１０４の電圧および第２端子１３６の電圧によって制限される範囲内にある。

制御回路構造１３４は、さらに基準電圧入力端子１２６を有する。基準電圧入力端子１２６は、基準電圧出力端子１４２から基準電圧１２８を受ける。

一実施形態では、基準電圧端子は制御回路１０８に結合されて、制御回路１０８が、受けた基準電圧１２８に対して定められる制御電圧１２４を発生させることができるようにする。

別の実施形態では、基準電圧端子は第２端子１３６に結合される。それゆえに、エネルギ蓄積エレメント１０２がフローティング状態にある場合、受けた基準電圧１２８は第２端子１３６の電圧を決定する。続いて、エネルギ蓄積エレメント１０２は、第１端子１０４と第２端子１３６との間の電圧差を決定し、それゆえに第１端子１０４の電圧は、エネルギ蓄積エレメント１０２がフローティング状態にある場合、基準電圧１２８にも関係する。制御回路１０８は、その電力供給端子１０６、１３８において第１端子１０４の電圧および第２端子１３６の電圧を受け、したがって発生する制御電圧１２４は、主として第１端子１０４の電圧および第２端子１３６の電圧に関係し、それゆえに発生する制御電圧１２４は、基準電圧１２８に対して定められる。エネルギ蓄積エレメント１０２がフローティング状態にあると、基準電圧１２８と制御電圧１２４との電圧差が、双方向スイッチ１３２のオン状態またはオフ状態を決定する。

制御回路構造１３４の追加制御回路１１６は、双方向スイッチ１３２の主電流経路１４４がオフ状態にあるときにだけ、第１スイッチ１１４および／または第２スイッチ１１８を閉じる。第１スイッチ１１４または第２スイッチ１１８が閉じている場合、それぞれ第１端子１０４の電圧または第２端子１３６の電圧は、もはやフローティングしない。これは、発生する制御電圧１２４がもはやフローティングしないことを意味する。双方向スイッチ１３２は、受けた制御電圧１２４が基準電圧１２８に関係し固定第１電源電圧または固定第２電源電圧に関係しないときにだけ、確実に閉じることができる。それゆえに、第１スイッチ１１４および／または第２スイッチ１１８は、双方向スイッチ１３２がオフ状態にあるときにだけ、閉じることができる。エネルギ蓄積エレメント１０２を充電するためには、第１スイッチ１１４および第２スイッチ１１８は、両方とも閉じなければならない。

追加制御回路１１６は、双方向スイッチ１３２がオフ状態にある時間間隔についての所定の知識を有することができる。双方向スイッチ１３２は、所定間隔の繰り返しサイクル中に開くことができ、このような追加制御回路１１６は、この所定間隔中に第１スイッチ１１４および／または第２スイッチ１１８を閉じることができる。

図２Ａは、制御回路構造とｐ型基板半導体技術で製造することができる双方向スイッチ２１２とから成る一実施形態２０２を模式的に示す。双方向スイッチ２１２は、逆直列構成で配置される２つのＮＭＯＳトランジスタＭ１、Ｍ２を用いて実装され、この構成は、トランジスタＭ１、Ｍ２が共通ゲートｇおよび共通ソースｓを有することを意味する。ＭＯＳトランジスタＭ１、Ｍ２のうちの一方のドレインｄ１は、双方向スイッチ２１２の第１のＩ／Ｏ端子であり、ＭＯＳトランジスタＭ１、Ｍ２のうちの他方のドレインｄ２は、双方向スイッチ２１２の第２のＩ／Ｏ端子である。

制御回路構造は、第１スイッチＳ１、第２スイッチＳ２、蓄積キャパシタＣ_ｓｔｏｒ、第１コントローラ２１０および第２コントローラ２０８を含む。電圧源Ｅ_{ｅｎｅｒｇｙ}は、第１電圧＋ｆｉｘｅｄおよび第１電圧＋ｆｉｘｅｄよりも低い第２電圧−ｆｉｘｅｄを提供する。第１スイッチＳ１は、第１電圧＋ｆｉｘｅｄを受けて、第１スイッチＳ１が閉じているとき、第１電圧＋ｆｉｘｅｄを蓄積キャパシタの第１端子に提供する。第１端子の電圧は、図内に＋ｆｌで指し示される。第２スイッチＳ２は、第２電圧−ｆｉｘｅｄを受けて、第２スイッチＳ２が閉じているとき、第２電圧−ｆｉｘｅｄを蓄積キャパシタの第２端子に提供する。第２端子の電圧は、図２Ａ内に−ｆｌで指し示される。

スイッチＳ１およびＳ２が両方とも閉じると、蓄積キャパシタＣ_ｓｔｏｒは充電され、蓄積キャパシタＣ_ｓｔｏｒが完全に充電されると、電圧源Ｅ_{ｅｎｅｒｇｙ}の電圧に実質的に等しい、蓄積キャパシタＣ_ｓｔｏｒの第１端子と第２端子との間の電圧差を得る。スイッチＳ１およびＳ２が両方とも開くと、第１端子および第２端子のそれぞれの電圧＋ｆｌ、−ｆｌは、フローティングする。スイッチＳ１およびＳ２が、キャパシタＣ_ｓｔｏｒを完全に充電するのに十分に長く閉じることは、必須ではないことに留意されたい。双方向スイッチ２１２を制御するのに十分な供給電力を制御回路２０６に提供するために、必要な電圧レベルにキャパシタＣ_ｓｔｏｒを充電すれば十分である。

第２端子は、双方向スイッチ２１２の共通ソースｓに接続され、このように共通ソースｓの電圧および第２端子の電圧−ｆｌは、互いに追随する。双方向スイッチ２１２がオン状態にあるとき、共通ソースｓの電圧は、第１のＩ／Ｏ端子ｄ１の電圧と第２のＩ／Ｏ端子ｄ２の電圧との間にある。このような時点では、スイッチＳ１および／またはＳ２は閉じることはできないが、別の方式では第２端子の電圧は、共通ソースｓの電圧と衝突してもよい。それゆえに、双方向スイッチ２１２がオン状態にあるとき、スイッチＳ１およびＳ２のうちのいずれも閉じることができないし、双方向スイッチ２１２がオフ状態にあるときにだけ、スイッチＳ１および／またはＳ２は閉じることができる。

スイッチＳ１およびＳ２の開閉は、追加制御回路２１０によって制御される。一実施形態では、双方向スイッチ２１２は、所定間隔の連続サイクル中に常にオフ状態にあり、これらの所定間隔の連続サイクルについての所定の知識が追加制御回路２１０において利用可能とすることができて、追加制御回路２１０が、所定間隔中だけ、スイッチＳ１および／またはＳ２を閉じるようにする。

制御回路構造は、伝達チャンネル２０４およびラッチ２０６を含む制御回路２０８をさらに含む。伝達チャンネル２０４およびラッチ２０６は、両方とも蓄積キャパシタＣ_ｓｔｏｒから電力供給電圧を受ける。伝達チャンネルは、第２電源電圧−ｆｉｘｅｄにさらに接続される。伝達チャンネルは、双方向スイッチがオン状態でなければならないかそれともオフ状態でなければならないかを指し示す入力ポートＩｎにおいて、入力信号を受ける。受けた入力信号は、第１電圧＋ｆｉｘｅｄに関係するおよび／または第２電圧−ｆｉｘｅｄに関係する電圧レベルを有し、例えば入力信号の電圧レベルは、第１電圧＋ｆｉｘｅｄによっておよび第２電圧−ｆｉｘｅｄによって制限される範囲内にある。伝達チャンネルは、受けた入力信号を、第１端子の電圧レベル＋ｆｌおよび／または第２端子の電圧レベル−ｆｌに関係する電圧レベル、例えば電圧レベル＋ｆｌおよび電圧レベル−ｆｌによって制限される範囲内の電圧レベル、を有する伝達チャンネルの出力信号へ変換する。伝達チャンネル２０４の出力信号は、ラッチ２０６を特定の状態にセットするまたはリセットするのに用いられ、ラッチ２０６は、ラッチ２０６の状態に従って共通ゲートｇに制御電圧を提供する。

発生する制御電圧は、第１端子の電圧レベル＋ｆｌおよび／または第２端子の電圧レベル−ｆｌに関係し、第２端子が共通ソースｓに結合されるので、ラッチ２０６が所望の制御電圧を発生させて、ＮＭＯＳトランジスタＭ１およびＭ２のゲート・ソース電圧が双方向スイッチ２１２を閉じるまたは開くようにする。制御電圧がＮＭＯＳトランジスタＭ１およびＭ２の閾値電圧よりも高い場合、双方向スイッチ２１２は、オンモードにある。それゆえに、ラッチ２０６は、双方向スイッチ２１２がオン状態でなければならないとき、第１端子の電圧レベル＋ｆｌに近い制御電圧を提供することができ、双方向スイッチ２１２がオフ状態でなければならないとき、第２端子の電圧レベル−ｆｌに近い制御電圧を提供することができる。

一実施形態では、追加制御回路２１０は制御回路２０８に結合されて、双方向スイッチがオフ状態に制御されるときに指標を受ける。追加制御回路２１０は、この指標を用いて、第１スイッチＳ１および／または第２スイッチＳ２が閉じることができるかそれとも開くべきであるかを決定する。

図２Ｂでは、双方向スイッチ２２０および制御回路構造の別の実施形態２１４が模式的に描かれる。本実施形態は、図２Ａの実施形態に類似しているが、しかしながら双方向スイッチ２２０は、２つのＰＭＯＳトランジスタＭ１０、Ｍ２０を含み、それゆえにラッチ２２４は、ＰＭＯＳトランジスタＭ１０、Ｍ２０の共通ゲートｇの電圧がＰＭＯＳトランジスタＭ１０、Ｍ２０の共通ソースｓの電圧よりも低いときに双方向スイッチ２２０が閉じるので、図２Ａの実施形態の制御電圧とは逆の制御電圧を提供しなければならない。第１コントローラ２１６、ラッチ２２４および伝達チャンネル２１８は、図２Ａの実施形態に属する、第１コントローラ２１０、ラッチ２０６、および伝達チャンネル２０４と同様である。

図３では、エネルギ蓄積エレメント３０２、３０４の２つの模式的実施形態が提示される。エネルギ蓄積エレメントは、蓄積キャパシタとして実装することができ、ＮＭＯＳトランジスタ３０２またはＰＭＯＳトランジスタ３０４を用いて半導体技術で製造することができる。ＮＭＯＳトランジスタ３０２およびＰＭＯＳトランジスタ３０４の両方のソースｓ、ドレインｄおよびバックゲートは、蓄積キャパシタの第１電極を形成し、ゲートｇは第２電極を形成する。それゆえに、ゲート酸化物は、蓄積キャパシタの誘電材料を形成する。半導体技術で実装された蓄積キャパシタの別の実施形態は、いわゆる金属−絶縁体−金属（ＭＩＭ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタおよびいわゆるフリンジキャパシタである。ＭＩＭキャパシタは、半導体デバイスに属する金属層スタックの中の標準の金属層のうち、１つの層内にある第１電極に基づき製造され、第１電極の上に絶縁材料の薄層が堆積し、その上に第２金属電極が製造される。フリンジキャパシタは、半導体デバイスに属する１つの金属層内に製造された、または半導体デバイスに属する２つ以上の隣接した金属層内に製造された、２つの互いにかみ合った電極を含む。第１電極の指状突起部は、第２電極の指状突起部といっしょに静電容量を形成する。説明されたエネルギ蓄積エレメントの実施形態は、半導体技術で製造されることを意味しており、完全な制御回路構造を含む単一のデバイスを得るためには有利であることに留意されたい。しかしながら、エネルギ蓄積エレメントは、独立した半導体デバイス上に製造されることもできる。例えば３次元半導体配置において、第１半導体デバイスは、制御回路構造のロジックを含むことができ、第１半導体デバイスの最上面に接点を含むことができ、第１半導体デバイスの最上面上に配置されるように構成される第２半導体デバイスは、エネルギ蓄積エレメントを含む。特に、例えば、スイッチングマトリックス半導体デバイスにおいて、より大きいスイッチングマトリックスを製造することができるように、スイッチングロジックを含む半導体デバイスの上に配置される独立した半導体デバイス内にエネルギ蓄積エレメントを製造すると有利とすることができる。

図４Ａでは、第１スイッチおよび第２スイッチの第１の実施形態４０２が提示される。第２スイッチは、ＮＭＯＳトランジスタＴ_Ｓ２によって形成され、その導通状態は追加制御回路４０４によって制御される。特に第２スイッチが導通状態に制御される場合、第２端子の電圧レベル−ｆｌは、第２電源電圧−ｆｉｘｅｄに実質的に等しくなる。第１端子の電圧レベル＋ｆｌは、第１電源電圧＋ｆｉｘｅｄを下回るレベルに降下するが、これは、エネルギ蓄積エレメントがもはや完全には充電されていないことが予測されるからである。第１スイッチは、ブートストラップダイオードＤ_Ｓ１によって形成される。第１電源電圧＋ｆｉｘｅｄが第１端子の電圧レベル＋ｆｌよりも高い場合、ブートストラップダイオードは、導電性を有するようになり、エネルギ蓄積エレメントは充電される。短い期間後には、順方向バイアスダイオード両端間の電圧降下は別にして、第１端子の＋ｆｌの電圧レベルは、第１電源電圧＋ｆｉｘｅｄに実質的に等しくなる。ブートストラップダイオードの導通状態および非導通状態は、追加制御回路４０４によって直接には制御されないが、しかしながら第２スイッチを導通状態に制御することによって、ブートストラップダイオードの状態は、追加制御回路４０４によって間接的に制御されることに留意されたい。

図４Ｂでは、第１スイッチおよび第２スイッチの第２の実施形態４０６が提示される。第１スイッチおよび第２スイッチは、ＮＭＯＳトランジスタＴ_Ｓ１、Ｔ_Ｓ２として実装され、これらの導通状態または非導通状態は、追加制御回路４０８によって制御される。ＮＭＯＳトランジスタＴ_Ｓ１、Ｔ_Ｓ２が両方とも導通状態に制御されるとき、キャパシタは、電圧源Ｅ_{ｅｎｅｒｇｙ}から充電される。

図５Ａでは、伝達チャンネル５０２の一実施形態が提示される。信号Ｔ_１ｃｔｒｌは、制御回路が受ける双方向スイッチ制御信号であり、双方向スイッチの所望のオン状態またはオフ状態を指し示す。信号Ｔ_１ｃｔｒｌは、ＮＭＯＳトランジスタＴ１のゲートに接続される。伝達チャンネルは、第１電源電圧−ｆｉｘｅｄおよび第１端子の電圧＋ｆｌをさらに受ける。Ｔ_１ｃｔｒｌ信号は、第１電源電圧−ｆｉｘｅｄに関係する電圧レベルを有する。伝達チャンネルの出力端子Ｏｕｔは、第１端子の電圧＋ｆｌに関係する電圧レベルを有する変換済みの双方向スイッチ制御信号を提供する。

トランジスタＴ１の導通状態は、Ｔ_１ｃｔｒｌ信号によって制御される。トランジスタＴ１が導通しない場合、出力端子Ｏｕｔにおける出力電圧は、電圧＋ｆｌに実質的に等しい。トランジスタＴ１が導通する場合、抵抗Ｒ１およびトランジスタＴ１を電流が流れ、出力端子Ｏｕｔにおける出力電圧が電圧＋ｆｌをどれほど下回るかを、抵抗Ｒ１両端間の電圧降下が決定する。それゆえに、出力端子Ｏｕｔの信号は、フローティング電圧＋ｆｌに関係する。

出力端子Ｏｕｔの電圧振幅は、回路５０２の部品の正確なパラメータ化によって得なければならない。電圧振幅は、例えばＴ１の閾値電圧、Ｔ１の電流利得率、Ｒ１の抵抗などに依存する。

図５Ｂは、伝達チャンネル５０４の別の実施形態を提示する。本実施形態では、制御回路が受ける双方向スイッチ制御信号は、セットサブ信号ＩｎＳおよびリセットサブ信号ＩｎＲを含む。両信号は、図５Ａの実施形態と類似した２つの伝達チャンネルサブ回路を用いて、フローティング電圧＋ｆｌに関係する電圧レベルへ変換される。セット（ＩｎＳ）およびリセット（ＩｎＲ）信号は、ラッチの状態をそれぞれセットするまたはリセットするのに用いられ、それによって双方向スイッチの状態を制御する。ラッチの状態を制御するためには、セット（ＩｎＳ）およびリセット（ＩｎＲ）信号は、比較的短期間の間、提供されるだけでよい。比較的短期間中だけ、抵抗Ｒ１０、Ｒ２０ならびにトランジスタＴ１およびＴ２０を電流が流れる。それゆえに、伝達チャンネルは、双方向スイッチが別の状態に切り替えなければならないときに電力を消費するにすぎない。それゆえに、伝達チャンネルは、静的な電力を消費しない。

図６Ａでは、伝達チャンネル６０２の半分についての別の実施形態が提示される。制御回路がセットサブ信号およびリセットサブ信号を受けると、回路６０２は、セットサブ信号を電圧レベル−ｆｌおよび＋ｆｌに関係する信号へ変換するのに１回、およびリセットサブ信号を電圧レベル−ｆｌおよび＋ｆｌに関係する信号へ変換するのに１回、計２回実装しなければならない。

伝達チャンネル６０２は、図５Ａの実施形態５０２および図５Ｂの実施形態５０４と比較して改善されている。伝達チャンネル６０２は、第１端子のフローティング電圧＋ｆｌと第２端子のフローティング電圧−ｆｌとの間で、より良好な出力電圧振幅を有する。（高電圧）ＰＭＯＳトランジスタＴ_２は、固定電圧＋ｆｉｘｅｄおよび−ｆｉｘｅｄをフローティング電圧＋ｆｌおよび−ｆｌと連結する分岐内に追加される。入力トランジスタＴ１は、通常はオフに切り替えられている。抵抗Ｒ_１１は、ノードＯｕｔ１を電圧レベル＋ｆｌの方へ引っ張る。ＰＭＯＳトランジスタＴ_２は、そのゲートが−ｆｌに結ばれているので、高導電性を有し、Ｔ_１およびＴ_２の相互接続されたドレインも＋ｆｌ電圧を示す。２つのインバータステージＴ_４／Ｔ_５およびＴ_６／Ｔ_７は、ノーマリ高出力ノードＯｕｔ３を設け、３つの分岐はすべて電力を消費しない。入力トランジスタＴ_１のゲートがハイに引っ張られる（セットまたはリセットサブ信号を受けることを意味する）と、Ｔ_１の導電チャンネルは、Ｔ_１およびＴ_２の相互接続されたドレインをローに引っ張り、Ｏｕｔ１ノードも下がる。Ｒ_１の抵抗は、Ｔ_２なしに入力トランジスタＴ_１がＯｕｔ１ノードをローカル負電源レールｆｌ未満に容易に引っ張ることになるように、選ばれる。Ｔ_２を導入することによって、Ｔ_２がオフに切り替えられることになるので、これはもはや起こりえない。Ｏｕｔ１ノードにおいて結果として生じる電圧は、フローティング電圧−ｆｌ、すなわち少なくともＰＭＯＳ閾値電圧をわずかに上回る。次にインバータステージＴ_４／Ｔ_５は、その入力において比較的低い電圧を有するが、しかしＮＭＯＳ Ｔ_４は、おそらく完全にはオフに切り替えられないことになる。Ｔ_４およびＴ_５の幅および長さは、出力ノードＯｕｔ２がハイに引っ張られるように選択しなければならない（比較的弱いＮＭＯＳ Ｔ_４および比較的強いＰＭＯＳ Ｔ_５を必要とする）。インバータステージＴ_６／Ｔ_７は、出力Ｏｕｔ３において論理「ロー」を生み出す。Ｔ１が作動している限り、左手の２つの分岐は電力を消費してもよく、インバータステージＴ_６／Ｔ_７は静的な電力消費を示さない。上述したように、Ｔ_１は、セットまたはリセットサブ信号を受ける比較的短い時間間隔中だけ作動している。

図６Ａの実施形態６０２では、ＰＭＯＳトランジスタＴ２のソース・バックゲート間接続は短く、これは閾値電圧を低減し、それゆえにフローティング電圧−ｆｌに比較的近い、ノードＯｕｔ１の電圧を生み出す。しかしながら、不利な点は、半導体デバイス内にＴ２用に高電圧の島を増設するための要件であり、これは、基板に対する寄生容量を増加させ、高周波除去を減少させる。図６Ｂの伝達チャンネル６０４では、ＰＭＯＳトランジスタＴ２１のバックゲート端子は、（フローティング）電圧レベル＋ｆｌに接続される。Ｔ１が作動されるときにＴ２１の閾値電圧が増加する犠牲を払うと、余分な高電圧の島は回避される。ノードＯｕｔ１は、もはや図６Ａの実施形態６０２と同じような、電圧レベル−ｆｌに近いレベルを得ていない。Ｔ４およびＴ５の幅および長さは、出力ノードＯｕｔ２がハイに引っ張られることを依然として確かめるように構成される必要があり、このノードは、より弱いＮＭＯＳトランジスタＴ４でさえ、およびより強いＰＭＯＳトランジスタＴ５でさえ必要とする。

図６Ｃの回路では、伝達チャンネルのさらなる実施形態６０６が描写される。図６Ｂの実施形態６０４の抵抗Ｒ１１は、ＰＭＯＳトランジスタＴ３で差し換えられ、Ｔ３のゲートは、（フローティング）電圧レベル−ｆｌに接続される。トランジスタＴ３は、非線形型抵抗として機能する。抵抗は、半導体デバイスの比較的大きい領域を使用し、一方でトランジスタＴ３は、はるかに小さいサイズで製造することができる。

図１Ｂを参照すると、双方向スイッチによって提供され、基準電圧入力端子１２６上で受ける基準電圧１２８は、高速で比較的大きい電圧振幅を示すことができる。双方向スイッチが図２Ａに示されるように実装される場合、基準電圧１２８は、ＮＭＯＳトランジスタＭ１およびＭ２の共通ソースｓから得られ、したがって基準電圧１２８は、双方向スイッチによって送られる信号に直接に関係する。特に、例えば医療用刺激装置では、双方向スイッチを通して送られる信号は、比較的大きい振幅を有する波動パターンを追跡することができる。それゆえに、エネルギ蓄積エレメントがフローティング状態にあると、第１端子の電圧＋ｆｌおよび第２端子の電圧−ｆｌは、比較的迅速に変化することができ、大きい電圧振幅を有することができる。ラッチが、例えば図２Ａに示されるように双方向スイッチの状態を記憶するのに用いられる場合、およびラッチが、例えば図５Ｂに示される伝達チャンネルによって提供されるセットおよびリセット信号を用いて切り替えられる場合、ラッチへ提供されるセットおよびリセット信号の電圧は、突然に下降するまたは同時に上昇することがある。これによって、ラッチの状態およびそれゆえに双方向スイッチの状態に好ましくない変化がもたらされることになってはいけない。したがって、図７Ａに示されるように、制御回路内にＮＡＮＤラッチ７０４が用いられる場合、制御回路にＸＯＲ回路構造７０２を備えると有利である。ラッチがＮＯＲラッチ７０８の場合、図７Ｂに示されるように、伝達チャンネルと制御回路のラッチとの間に、ＸＮＯＲゲートを含む増設回路構造７０６を設けることができる。図７Ａおよび図７Ｂの両回路構造では、入力信号ＯｕｔＳＮｏｔＦｌおよびＯｕｔＲＮｏｔＦｌが両方とも同時に下降するまたは上昇するときはいつも、ＮＡＮＤラッチ７０４またはＮＯＲラッチ７０８に提供される信号の論理レベルは変化しない。入力信号ＯｕｔＳＮｏｔＦｌおよびＯｕｔＲＮｏｔＦｌのうちの一方が増加または減少しさえすれば、ＮＡＮＤラッチ７０４またはＮＯＲラッチ７０８に提供される信号の論理レベルのうちの１つが変化する。図７Ａおよび図７Ｂにおいて電圧レール＋ｆｌおよび−ｆｌが示され、これらがそれぞれ第１端子および第２端子に結合され、ＸＯＲ回路構造７０２、ＮＡＮＤラッチ７０４、ＸＮＯＲ回路構造７０６およびＮＯＲラッチ７０８が電圧レール＋ｆｌおよび−ｆｌから電源電圧を受けることを指し示すことに留意されたい。それゆえに、エネルギ蓄積エレメントがフローティング状態にあるとき、これらの回路はフローティングする電源電圧を受ける。

図８は、制御回路１０８によって含まれ、かつ制御回路１０８のラッチと双方向スイッチ１３２との間に結合される、増設回路の一実施形態を示す。本実施形態では、基準電圧１２８は、制御回路１０８に結合される。増設回路は、ラッチから、双方向スイッチのオン状態またはオフ状態を指し示す信号を受ける。この信号は、トランジスタＴ_８１およびＴ_８２を含む第１インバータ８０２に供給され、トランジスタＴ_８５およびＴ_８６を含む第３インバータ８０６に直列に結合されるトランジスタＴ_８３およびＴ_８４を含む第２インバータ８０４に供給される。第１インバータ８０２の出力は、制御電圧１２４を双方向スイッチの制御端子１３０に提供し、第３インバータ８０６の出力は、双方向スイッチの基準電圧出力端子１４２に結合される。それゆえに、制御端子１３０と基準電圧出力端子１４２との間の電圧差は、ラッチの状態に依存して、（＋ｆｌ−−ｆｌ）または−（＋ｆｌ−−ｆｌ）となる。この電圧差が正の場合、双方向スイッチ１３２はオン状態に制御され、電圧差が負の場合、双方向スイッチ１３２はオフ状態に制御される。

第３インバータ８０６は、基準電圧を、第１端子の（フローティング）電圧レベル＋ｆｌにまたは第２端子の電圧レベル−ｆｌに接続する。それゆえに、第１端子の電圧レベル＋ｆｌまたは第２端子の電圧レベル−ｆｌは、基準電圧１２８に実質的に等しく、それゆえに電圧レベル＋ｆｌまたは−ｆｌのうちの他方のレベルとなり、基準電圧１２８にも関係する。制御電圧１２４は、第１インバータ８０２の状態に依存して、電圧レベル＋ｆｌまたは−ｆｌのうちの一方に等しく、それゆえに発生する制御電圧１２４は基準電圧１２８に関係する。

図８の構成において、共通ゲートｇを制御端子１３０に接続する代わりに、共通ソースｓが制御端子１３０に接続されてもよく、したがって共通ゲートｇが基準電圧出力端子１４２に接続されてもよいことに留意されたい。図８の構成では、共通ゲートｇと共通ソースｓとの間の差電圧が、双方向スイッチのオン状態で正となり、双方向スイッチのオフステージで負となることが重要なだけである。共通ゲートおよび共通ソースが、この段落で説明されるのとは相異なるように接続される場合、ラッチのＯｕｔＮｏｔ出力端子が、Ｏｕｔ出力端子の代わりに増設回路構造に接続しなければならない。図９は、双方向スイッチ１３２の別の実施形態を示す。双方向主電流経路は、ＮＭＯＳトランジスタＭ１のドレインｄ１とＮＭＯＳトランジスタＭ２のドレインｄ２との間にある。双方向スイッチ１３２は、２つの増設の入力端子、すなわちｄ１とｄ２との間の主電流経路内におそらく生じるすべての電圧よりも高い電圧レベルＶ_ｍａｘを受ける端子９０２、およびｄ１とｄ２との間の主電流経路内におそらく生じるすべての電圧よりも低い電圧レベルＶ_ｍｉｎを受ける端子９０４、を有する。実用的な実施形態では、Ｖ_ｍｉｎは、双方向スイッチが製造される半導体デバイスの基板の電圧である。共通ソースｓ２および共通ゲートｇ２を有するＮＭＯＳトランジスタＭ３およびＰＭＯＳトランジスタＭ４の直列配列が、端子９０２と端子９０４との間に配置される。ＮＭＯＳトランジスタＭ３およびＰＭＯＳトランジスタＭ４は、クラスＢ回路を形成する。両トランジスタは、同時に導通することができない（クラスＢ動作）ようなエンハンスメントＭＯＳＴトランジスタである。共通ソースｓ_２は、基準電圧出力端子１４２に接続される。共通ソースｇ_２は、ＮＭＯＳトランジスタＭ１およびＭ２の共通ソースｓ_１に接続される。Ｍ３およびＭ４の機能は、基準電圧出力端子上の基準電圧１２８が、共通ソースｓ_１の電圧レベルに近い電圧レベルを得ることである。基準電圧１２８は、ＮＭＯＳトランジスタＭ３の閾値電圧とＰＭＯＳトランジスタＭ４の閾値電圧との間の範囲内にある量に関して、共通ソースｓ_１の電圧レベルとは異なる。すなわち、基準電圧１２８が、（共通ゲートｇ_２の電圧に等しい）共通ソースｓ_１の電圧よりも高くなるやいなや、ＰＭＯＳトランジスタＭ４は、基準電圧１２８のレベルが共通ソースｓ_１の電圧にほとんど等しくなるまで、導通する。基準電圧１２８が共通ソースｓ１の電圧よりも低い場合、ＮＭＯＳトランジスタＭ３は、基準電圧１２８のレベルが共通ソースｓ_１の電圧にほとんど等しくなるまで、導通する。

図１０は、半導体デバイスの基板からトランジスタＭ１．．．Ｍ４の端子までの寄生（ｐｎ接合）ダイオードＤｐａｒ_１．．．Ｄｐａｒ_４がそれぞれ描かれた図９の実施形態を模式的に示す。

この段落に続く説明において、トランジスタＭ３およびＭ４は存在せずに、共通ソースｓ_１は基準電圧出力端子１４２に結合されると仮定する。上述したように、図５Ａ、５Ｂ、６Ａ、６Ｂ、６Ｃの伝達回路５０２、５０４、６０２、６０４、６０６がセットまたはリセット信号を、電圧レベル＋ｆｌおよび／または−ｆｌに関係する電圧レベルへ伝達する場合、電圧レベル＋ｆｌから、制御回路構造（およびおそらく双方向スイッチ）がその上に製造される半導体デバイスの基板へ、伝達回路の中を電流が流れる。電流は、短い期間の間だけ流れる。さらに、電流は常に閉ループを流れ、それゆえに伝達チャンネルを流れる電流の一部は、特に双方向主電流経路がオフ状態にあるとき、基板裏面から寄生ダイオードＤｐａｒ_１および／またはＤｐａｒ_２を経由して双方向スイッチのＩ／Ｏ端子へと流れる。双方向主電流経路がオン状態にある場合、この小電流は、双方向スイッチのＩ／Ｏ端子に接続される回路構造を経由して、双方向主電流経路の中を流れる。これは、双方向スイッチのＩ／Ｏ端子が、短い期間の間、双方向スイッチを経由して送らなければならない信号に関係しない電流を受けることができることを意味する。双方向スイッチのＩ／Ｏ端子は、例えば測定回路に結合することができ、その測定がこのような電流によって乱されることがある。

図１０に描かれるようにＭＯＳトランジスタＭ３およびＭ４が提示される場合、短い電流パルスが異なる経路に流入する。双方向スイッチトランジスタＭ１およびＭ２が導電性を有する場合、このパルスは、エネルギ蓄積エレメントを経由し、図８のインバータ８０６のトランジスタＴ_８６を経由して基準電圧出力端子１４２まで流れ、続いてＤｐａｒ_４を経由して流れる。Ｍ３が導通する場合には、この電流ループは、Ｍ３の導電チャンネルを経由して閉じている。Ｍ１およびＭ２が非導電性を有する場合、電流ループは、図８のインバータ８０６のトランジスタＴ_８５を経由し、基準電圧出力端子１４２を経由し、ダイオードＤｐａｒ_４を経由して閉じている。Ｍ１およびＭ２が非導電性を有し、Ｍ３が導通する場合にも、電流ループはＭ３の導電チャンネルを経由して閉じている。それゆえに、図１０の実施形態は、双方向スイッチのＩ／Ｏ端子上で信号が乱れるのを防止するので、有利である。

図１１は、本発明の第２の態様に従う双方向スイッチ１１０４システムの一実施形態を模式的に示す。双方向スイッチシステム１００４は、第１のＩ／Ｏ端子１１０６と第２のＩ／Ｏ端子１１１４との間に双方向主電流経路１１１２を有する。双方向主電流経路１１１２内に、少なくとも１つの半導体スイッチ１１１０が設けられる。半導体スイッチ１１１０のオン状態およびオフ状態は、制御回路構造１１０２によって制御される。半導体スイッチ１１１０および制御回路構造１１０２の実施形態は、上述している。

図１２は、スイッチングマトリックス１２００の一実施形態を模式的に示す。スイッチングマトリックス１２００は、複数の列Ｃ_１〜ＣＮおよび複数の行Ｒ_１〜Ｒ_Ｍを含む。双方向スイッチシステム１２０２は、列Ｃ_ｉと行Ｒ_ｊとの少なくとも１つの接続点で設けられる。図１２の例では、双方向スイッチシステム１２０２は、行Ｒ_３および列Ｃ_３によって形成される接続点で設けられる。双方向スイッチシステム１２０２は半導体スイッチ１２０６を含み、半導体スイッチ１２０６のオン状態およびオフ状態は制御回路構造１２０４によって制御される。半導体スイッチ１２０６および制御回路構造１２０４の実施形態は、上述している。一実施形態では、マトリックスに属するすべての接続点はそれぞれ、制御回路構造を備えた双方向スイッチを有することに留意されたい。

図１３は、本発明の第４の態様に従う医療用刺激装置１３００を模式的に示す。医療用刺激装置１３００は、人の体と接触して、例えば人の筋肉を刺激することができる、または別の例では人の脳深部に刺激を与えることができる、複数の電極１３１０．．．１３１ｎを有する。ユーザまたは医療専門家は、電極を経由して人に提供される信号を、選択ボタン１３０２で選択してもよい。選択結果に依存して、信号発生器１３０６は信号を発生させる。信号発生器１３０６が発生させる信号は、双方向スイッチを経由して電極１３１０．．．１３１ｎのうちの１つに接続することができる。医療用刺激装置１３００は、双方向スイッチシステムの双方向主電流経路内に少なくとも１つの半導体スイッチ１３０８を含む少なくとも１つの双方向スイッチシステムを含む。双方向スイッチのオン状態およびオフ状態は、制御回路構造１３０４によって制御される。半導体スイッチ１３０８および制御回路構造１３０４の実施形態は、上述している。別の実施形態では、医療用刺激装置１３００は、本発明の第３の態様に従うスイッチングマトリックスを含む。

図１４は、本発明の第５の態様に従う双方向スイッチを制御する方法１４００の一実施形態を模式的に示す。双方向スイッチは、この双方向スイッチのオン状態およびオフ状態を制御するための制御電圧を受ける制御端子と、双方向主電流経路内にある少なくとも１つの半導体スイッチとを有する。本方法は、双方向スイッチが、エネルギ蓄積エレメントを充電するためにオフ状態にあるときにだけ、結合手段を用いてエネルギ蓄積エレメントを電源電圧に結合する第１ステップ１４０２を含む。別のステップでは、本方法は、制御回路内にあるエネルギ蓄積エレメントから電力を受ける１４０４。さらなるステップでは、本方法は、エネルギ蓄積エレメントが電源電圧に結合されないとき、電源電圧に依存しない電圧レベルを有する制御電圧を、制御回路を用いて供給する１４０６。

本発明の第１の態様に従う制御回路構造、双方向スイッチシステム、スイッチングマトリックス、または本発明の第５の態様に従う方法は、複数の用途に用いられてもよいことに留意されたい。第１の例は、脳深部刺激装置またはペースメーカなどの刺激用および／または記録用に、内部の回路構造を外部プローブに結合するクロス・ポイント・スイッチ・マトリックスを含む、医療用インプラントである。第２の例では、電話通信において、加入者回路に近いまたは加入者回路内部の回路構造が、加入者電話回線を、例えばクロス・ポイント・スイッチ・マトリックスを用いる電話交換の内部回路構造に結合する。第３の例では、集積化されたディスプレイドライバが、数１０ボルトの電源電圧を用い、双方向スイッチの双方向主電流経路を経由して切り替えることができる。第４の例では、クロス・ポイント・スイッチ・マトリックスは、種々の圧電素子を、ＣＭＯＳ技術で集積化された圧電ドライバに結合するのに用いることもできる。第５の例では、光用途向けにＬＥＤがしばしば直列に配置されてＬＥＤ列を形成し、ＬＥＤ列に電力を供給する電圧は、双方向スイッチシステムを経由して切り替えることができる。第６の例では、先端の電力供給変換システムは、機能性および／または効率性を増すために双方向スイッチを必要とする。

上述した実施形態は、本発明を限定するというよりも説明するものであり、当業者は、添付の請求項の範囲から逸脱せずに、多くの代替の実施形態を設計することができることに留意されたい。

請求項において括弧間に記載されたどのような参照符号も、請求項を限定するようには解釈されないものとする。動詞「を含む」およびその活用形の用法は、請求項内に述べられたもの以外のエレメントまたはステップの存在を除外しない。エレメントの直前の冠詞「ａ」または「ａｎ」は、複数の当該のエレメントの存在を除外しない。本発明は、いくつかの別個のエレメントを含むハードウェアを用いて、および適切にプログラミングされたコンピュータを用いて、実装することができる。いくつかの手段を列挙するデバイス請求項において、これらの手段のいくつかは、１つのかつ同一のハードウェア品によって具体化されてもよい。いくつかの方策が互いに異なる従属項に記載されているという単なる事実は、これらの方策の組み合わせを有利に用いることができないことを指し示すものではない。

Claims (14)

1. 双方向スイッチ（１３２、２１２、２２０）のオン状態およびオフ状態を制御するための制御電圧を受ける制御端子（１３０）と、双方向主電流経路（１４４、１１１２）内にある少なくとも１つの半導体スイッチ（１４３、Ｍ１、Ｍ２、Ｍ１０、Ｍ２０、１１１０、１２０６、１３０８）とを有する前記双方向スイッチ（１３２、２１２、２２０）を制御する制御回路構造（１３４、１１０２、１２０４、１３０４）であって、
   −エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）と、
   −前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）を充電するために、該エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）を電源電圧に結合する結合手段（１０１）と、
   −前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）から電力を受けるように構成され、前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）が前記電源電圧に結合されないとき、前記電源電圧に依存しない電圧レベルを有する前記制御電圧を供給するように構成される、制御回路（１０８，２０８、２２２）と、を含み、
   −前記結合手段（１０１）は、前記双方向スイッチ（１３２、２１２、２２０）が前記オフ状態にあるときにだけ、前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）を前記電源電圧に結合するように構成され、
   −前記制御回路が、半導体回路構造に属するトランジスタが別の状態に切り替わる瞬間に電力を消費するにすぎない低電力半導体回路であり、かつ、
   −制御回路構造は静的な消費電力を有さず、双方向スイッチは制御端子を経由して静的に電力を消費しない、制御回路構造（１３４、１１０２、１２０４、１３０４）。
2. 基準電圧を受ける基準電圧入力端子（１２６）をさらに含み、
   前記双方向スイッチ（１３２、２１２、２２０）は、該双方向スイッチの切り替えを可能にするように前記制御端子上の前記制御電圧をどの電圧レベルに定めなければならないかを指し示す前記基準電圧を提供する基準電圧出力端子（１３０）をさらに含み、
   前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）は、第１端子（１０４）および第２端子（１３６）を有し、
   前記結合手段（１０１）は、
   ｉ）前記第１端子（１０４）と第１電源電圧を受ける第１電源電圧端子（１１２）との間に配置される第１スイッチ（Ｓ１）と、
   ｉｉ）前記第２端子（１３６）と第２電源電圧を受ける第２電源電圧端子（１２０）との間に配置される第２スイッチ（Ｓ２）と、
   ｉｉｉ）前記第１スイッチ（Ｓ１）および前記第２スイッチ（Ｓ２）のうちの少なくとも１つを開いているまたは閉じているように制御し、前記双方向スイッチ（１３２、２１２、２２０）の前記双方向主電流経路（１４４、１１１２）が前記オフ状態にあるときにだけ、前記第１スイッチ（Ｓ１）および前記第２スイッチ（Ｓ２）のうちの少なくとも１つを閉じるように構成される追加制御回路（１１６，２１０，２１６，４０４，４０８）であって、前記第１スイッチ（Ｓ１）および前記第２スイッチ（Ｓ２）が両方とも閉じているとき、前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）は前記第１電源電圧と前記第２電源電圧との差の電圧に充電され、前記第１スイッチ（Ｓ１）および前記第２スイッチ（Ｓ２）が両方とも開いているとき、前記第１端子（１０４）および前記第２端子（１３６）の電圧はフローティングして、前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）のフローティング状態を得る、追加制御回路（１１６、２１０、２１６、４０４、４０８）と、を含み、
   前記制御回路（１０８，２０８、２２２）は、前記第１端子（１０４）と第２端子（１３６）との間に結合される電力供給端子（１１０６、１３８）であって、前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）から電力供給エネルギを受ける電力供給端子（１０６、１３８）を含み、前記制御電圧は、前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）が前記フローティング状態にあるとき、フローティングする方式で発生する、請求項１に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
3. 前記制御回路（１０８，２０８、２２２）は、前記双方向スイッチ（１３２、２１２、２２０）の前記オン状態または前記オフ状態を記憶し、前記記憶された状態に従って前記制御電圧を供給するラッチ（２０６、２２４、７０４、７０８）を含む、請求項２に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
4. 前記制御回路（１０８，２０８、２２２）は、前記双方向スイッチの所要のオン状態またはオフ状態を指し示すスイッチ制御信号を受ける入力端子（Ｔ１ｃｔｒｌ、Ｉｎｓ、ＩｎＲ）を含む、請求項２に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
5. 前記制御回路（１０８，２０８、２２２）は、前記第１電源電圧端子（１１２）および前記第２電源電圧端子（１２０）のうちの少なくとも１つに結合され、
   前記入力端子は、前記第１電源電圧および前記第２電源電圧のうちの少なくとも１つに関係する前記スイッチ制御信号を受けるように構成され、
   前記制御回路（１０８，２０８、２２２）は、前記双方向スイッチ制御信号を、前記第１端子のおよび／または前記第２端子の前記電圧に関係した電圧を有するフローティング制御信号に伝達する伝達チャンネル（２０４、２１８、５０２、５０４、６０２、６０４、６０６）を含む、請求項３に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
6. 前記ラッチ（２０６、２２４、７０４、７０８）は、セット信号を受けて前記双方向スイッチ（１３２、２１２、２２０）の前記オン状態を格納し、リセット信号を受けて前記双方向スイッチ（１３２、２１２、２２０）の前記オフ状態を格納するように構成され、
   前記双方向スイッチ制御信号は、セットサブ信号およびリセットサブ信号を含み、
   前記伝達チャンネル（２０４、２１８、５０２、５０４、６０２、６０４、６０６）は、前記セットサブ信号および前記リセットサブ信号を前記ラッチ（２０６、２２４、７０４、７０８）に伝達する、請求項３および５に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
7. 前記エネルギ蓄積エレメント（１０２、Ｃｓｔｏｒ）は、ＭＯＳトランジスタ（３０２、３０４）に基づき製造された蓄積キャパシタ（Ｃｓｔｏｒ）であり、該ＭＯＳトランジスタ（３０２、３０４）のドレイン、ソースおよびバックゲートは互いに電気的に接続されて、前記蓄積キャパシタ（Ｃｓｔｏｒ）の第１電極を一緒に形成し、前記ＭＯＳトランジスタ（３０２、３０４）のゲートは、前記蓄積キャパシタ（Ｃｓｔｏｒ）の第２電極を形成する、請求項１に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
8. 前記第１スイッチ（Ｓ１）または前記第２スイッチ（Ｓ２）は、ブートストラップダイオード（Ｄ_Ｓ１）であり、前記第１スイッチ（Ｓ１）および前記第２スイッチ（Ｓ２）のうちの他方のスイッチは、ＭＯＳトランジスタ（Ｔ_Ｓ２）であり、該ＭＯＳトランジスタの導通状態または非導通状態は、前記追加制御回路（１１６、２１０、２１６、４０４、４０８）によって制御される、請求項２に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
9. 前記第１スイッチ（Ｓ１）は第１ＭＯＳトランジスタ（Ｔ_Ｓ１）であり、前記第２スイッチ（Ｓ２）は第２ＭＯＳトランジスタ（Ｔ_Ｓ２）であり、該第１ＭＯＳトランジスタの導通状態または非導通状態および該第２ＭＯＳトランジスタの導通状態または非導通状態は、前記追加制御回路（１１６、２１０、２１６、４０４、４０８）によって制御される、請求項２に記載の制御回路構造（１３４、１１０２、１２０４、１３０４）。
10. 双方向スイッチ（１３２、２１２、２２０）と請求項１に記載の制御回路構造（１１０２）とを含む、双方向スイッチシステム（１１０４）。
11. 前記双方向スイッチ（１３２、２１２、２２０）は、第１のＩ／Ｏ端子と第２のＩ／Ｏ端子との間に双方向主電流経路（１４４、１１１２）を含み、該主電流経路（１４４、１１１２）内に第１ＭＯＳトランジスタ（Ｍ１）および第２ＭＯＳトランジスタ（Ｍ２）を含み、該第１ＭＯＳトランジスタ（Ｍ１）および該第２ＭＯＳトランジスタ（Ｍ２）は共通ソース（ｓ、ｓ１）および共通ゲート（ｇ、ｇ１）を有し、該第１ＭＯＳトランジスタ（Ｍ１）のドレイン（ｄ１）は前記第１のＩ／Ｏ端子に結合され、該第２ＭＯＳトランジスタ（Ｍ２）のドレイン（ｄ２）は前記第２のＩ／Ｏ端子に結合され、前記共通ゲート（ｇ、ｇ１）は前記双方向スイッチ（１３２、２１２、２２０）の制御端子（１３０）に結合される、請求項１０に記載の双方向スイッチシステム（１１０４）。
12. 前記共通ソース（ｓ、ｓ１）は、前記双方向スイッチ（１３２、２１２、２２０）の基準電圧出力端子（１３０）に結合される、請求項１１に記載の双方向スイッチシステム（１１０４）。
13. スイッチングマトリックス（１２００）であって、該スイッチングマトリックスに属する少なくとも１つの接続点で、請求項１０に記載の双方向スイッチシステム（１２０２）を少なくとも１つ含む、スイッチングマトリックス（１２００）。
14. 電気刺激信号を提供し、請求項１０に記載の双方向スイッチシステム（１１０４）を少なくとも１つ含む、医療用刺激装置（１３００）。

Images