JP5807432B2 - 半導体モジュール及びスペーサ - Google Patents
半導体モジュール及びスペーサ Download PDFInfo
- Publication number
- JP5807432B2 JP5807432B2 JP2011169775A JP2011169775A JP5807432B2 JP 5807432 B2 JP5807432 B2 JP 5807432B2 JP 2011169775 A JP2011169775 A JP 2011169775A JP 2011169775 A JP2011169775 A JP 2011169775A JP 5807432 B2 JP5807432 B2 JP 5807432B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- electrode terminal
- semiconductor element
- semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本発明の実施形態1に係る半導体モジュール1の要部断面図である。本発明の実施形態1に係る半導体モジュール1は、半導体素子2a〜2d、AC電極端子3、DC電極端子4,5、スペーサ6を備える。
k=(3×0.3+7×0.5+7×0.5+16×0.5+16×0.5)/(0.3+0.5+0.5+0.5+0.5) …(1)
(1)式により算出された平均熱膨張係数kに近い熱膨張係数を有する材料として、例えば、フェライト系ステンレス鋼(JIS規格 SUS430)が挙げられる。そこで、実施形態では、スペーサ6の一例として、フェライト系ステンレス鋼の表面をアラミド繊維製の絶縁紙で被覆したものを用いる。なお、スペーサ6の表面に形成される絶縁層は、スペーサ6の高さ(半導体素子2aが押圧される方向)と比較して小さいので、スペーサ6の熱膨張係数は、スペーサ本体の熱膨張係数で近似できる。
実施例1に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6として、スペーサ6の熱膨張係数が、半導体素子2aの積層部の平均熱膨張係数と10%の誤差で一致しているものを用いた。なお、実施例1の半導体モジュールは、20℃において、ばね13により5MPaの圧接力を半導体素子2aに加え半導体モジュール1を構成した。ケース10は、酸化アルミニウム(Al2O3)製のケース10を用い、絶縁板12として、Si3N4製セラミック板(厚み、0.3mm)の両面に0.3mmの銅を張り付けたものを用いた。
実施例2に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6として、スペーサ6の熱膨張係数が、半導体素子2aの積層部の熱膨張係数と2%の誤差で一致しているものを用いた。その他の構成及び条件は、実施例1と同様である。
比較例1に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6を設けない形態のものを用いた。その他の構成及び条件は、実施例1と同様である。
図5は、本発明の実施形態2に係る半導体モジュール15の要部断面図である。本発明の実施形態2に係る半導体モジュール15は、上記実施形態1に係る半導体モジュール1と比較して、DC電極端子4,5及びAC電極端子3の配置形態が異なるものである。よって、実施形態1に係る半導体モジュール1と同様の構成については、同じ符号を付し、詳細な説明を省略する。
2a〜2f…半導体素子
3…AC電極端子(第1電極端子)
4…DC電極端子(−極)(第2電極端子)
5…DC電極端子(+極)(第2電極端子)
6…スペーサ
7…応力緩衝板
8…放熱器
8b…溝部
9…嵌合溝
10…ケース(筺体)
11…応力緩衝溝
12…絶縁板
13…ばね(弾性部材)
Claims (11)
- 半導体素子と、
前記半導体素子の電極層と電気的に接続される第1電極端子と、
前記半導体素子の他の電極層と電気的に接続される第2電極端子と、
前記第1電極端子と、前記第2電極端子との間に設けられる、表面を絶縁被覆された金属からなるスペーサと、
を有し、
前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と略等しい
ことを特徴とする半導体モジュール。 - 前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と誤差10%以内で等しい
ことを特徴とする請求項1に記載の半導体モジュール。 - 前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に前記スペーサが嵌合する嵌合溝を形成する
ことを特徴とする請求項1または請求項2に記載の半導体モジュール。 - 前記嵌合溝の深さを調整して、前記スペーサの熱膨張係数と前記積層部の平均熱膨張係数が略等しくなるように、前記積層部の平均熱膨張係数を調整する
ことを特徴とする請求項3に記載の半導体モジュール。 - 前記嵌合溝を、当該嵌合溝の底部と前記スペーサの端面とが面接触するように形成する、
ことを特徴とする請求項3に記載の半導体モジュール。 - 前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に絶縁板を介して放熱器を設け、
前記放熱器に、前記絶縁板を前記半導体素子方向に押圧する弾性部材を設ける溝部を形成する
ことを特徴とする請求項1から請求項5のいずれか1項に記載の半導体モジュール。 - 前記放熱器の側端部に、Oリングを介して筺体を設ける
ことを特徴とする請求項6に記載の半導体モジュール。 - 前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に応力緩衝溝を形成する
ことを特徴とする請求項1から請求項7のいずれか1項に記載の半導体モジュール。 - 半導体素子と、
前記半導体素子の電極層と電気的に接続される第1電極端子と、
前記半導体素子の他の電極層と電気的に接続される第2電極端子と、
を有する半導体モジュールにおいて、
前記第1電極端子と、前記半導体素子と、前記第2電極端子とを積層した積層部の積層方向と平行に、表面を絶縁被覆された金属からなるスペーサであって当該スペーサと対向する前記積層部の平均熱膨張係数と略等しい熱膨張係数を有するスペーサを設ける
ことを特徴とする半導体モジュール。 - 請求項1から請求項8のいずれか1項に記載の半導体モジュールに用いられるスペーサであって、
前記スペーサは、金属部材の表面を絶縁被覆してなり、
前記スペーサは、半導体素子の電極層と電気的に接続される第1電極端子と、前記半導体素子の他の電極層と電気的に接続される第2電極端子と、の間に設けられ、
前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と略等しいことを特徴とするスペーサ。 - 請求項9に記載の半導体モジュールに用いられるスペーサであって、
前記スペーサは、金属部材の表面を絶縁被覆してなり、
前記スペーサは、半導体素子と、当該半導体素子の電極層と電気的に接続される第1電極端子と、前記半導体素子の他の電極層と電気的に接続される第2電極端子と、を積層した積層部の積層方向と平行に設けられ、
前記スペーサの熱膨張係数は、当該スペーサと対向する前記積層部の平均熱膨張係数と略等しいことを特徴とするスペーサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169775A JP5807432B2 (ja) | 2011-08-03 | 2011-08-03 | 半導体モジュール及びスペーサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169775A JP5807432B2 (ja) | 2011-08-03 | 2011-08-03 | 半導体モジュール及びスペーサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013033876A JP2013033876A (ja) | 2013-02-14 |
JP5807432B2 true JP5807432B2 (ja) | 2015-11-10 |
Family
ID=47789499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011169775A Expired - Fee Related JP5807432B2 (ja) | 2011-08-03 | 2011-08-03 | 半導体モジュール及びスペーサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5807432B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101755769B1 (ko) * | 2014-10-29 | 2017-07-07 | 현대자동차주식회사 | 양면 냉각 파워 모듈 및 이의 제조 방법 |
JP2019125721A (ja) * | 2018-01-17 | 2019-07-25 | トヨタ自動車株式会社 | 半導体装置 |
KR102418458B1 (ko) * | 2019-12-05 | 2022-07-07 | 주식회사 아모센스 | 전력반도체 모듈 |
KR102211996B1 (ko) * | 2020-06-05 | 2021-02-05 | 삼성전자주식회사 | 반도체 패키지 |
WO2022005099A1 (ko) * | 2020-07-02 | 2022-01-06 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4022758B2 (ja) * | 2003-03-31 | 2007-12-19 | 株式会社デンソー | 半導体装置 |
JP2007165588A (ja) * | 2005-12-14 | 2007-06-28 | Omron Corp | パワーモジュール構造及びこれを用いたソリッドステートリレー |
JP5029078B2 (ja) * | 2006-03-15 | 2012-09-19 | 株式会社日立製作所 | 電力用半導体装置 |
JP4967447B2 (ja) * | 2006-05-17 | 2012-07-04 | 株式会社日立製作所 | パワー半導体モジュール |
-
2011
- 2011-08-03 JP JP2011169775A patent/JP5807432B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013033876A (ja) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120211799A1 (en) | Power semiconductor module and method of manufacturing a power semiconductor module | |
US10217690B2 (en) | Semiconductor module that have multiple paths for heat dissipation | |
WO2014097798A1 (ja) | 半導体装置 | |
JP7091878B2 (ja) | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 | |
JP2012119651A (ja) | 半導体モジュール及び電極部材 | |
JP5807432B2 (ja) | 半導体モジュール及びスペーサ | |
US9299637B2 (en) | Semiconductor module | |
US6906935B2 (en) | Inverter apparatus and method of manufacturing the same | |
JP6003624B2 (ja) | 半導体モジュール | |
JP2012015222A (ja) | 半導体装置 | |
WO2021181831A1 (ja) | 電気回路体、電力変換装置、および電気回路体の製造方法 | |
JPWO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5899952B2 (ja) | 半導体モジュール | |
JP6056286B2 (ja) | 半導体モジュール及び半導体モジュール製造方法 | |
JP5899680B2 (ja) | パワー半導体モジュール | |
JP2013102065A (ja) | 半導体モジュール及び電極部材 | |
JP5909924B2 (ja) | 半導体モジュール | |
JP2018186220A (ja) | 半導体装置 | |
JP2013236035A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2015002273A (ja) | 半導体モジュール | |
JP5100674B2 (ja) | インバータ装置 | |
US20220108941A1 (en) | Semiconductor device, semiconductor device manufacturing method, and power converter | |
JP5724415B2 (ja) | 半導体モジュール | |
JP2015026667A (ja) | 半導体モジュール | |
Waltrich et al. | Novel Design Concept for Modular Multilevel Converter Power Modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5807432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |