Nothing Special   »   [go: up one dir, main page]

JP5807432B2 - 半導体モジュール及びスペーサ - Google Patents

半導体モジュール及びスペーサ Download PDF

Info

Publication number
JP5807432B2
JP5807432B2 JP2011169775A JP2011169775A JP5807432B2 JP 5807432 B2 JP5807432 B2 JP 5807432B2 JP 2011169775 A JP2011169775 A JP 2011169775A JP 2011169775 A JP2011169775 A JP 2011169775A JP 5807432 B2 JP5807432 B2 JP 5807432B2
Authority
JP
Japan
Prior art keywords
spacer
electrode terminal
semiconductor element
semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011169775A
Other languages
English (en)
Other versions
JP2013033876A (ja
Inventor
西口 哲也
哲也 西口
山田 真一
真一 山田
森川 良樹
良樹 森川
敏徳 三浦
敏徳 三浦
剛示 野寄
剛示 野寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2011169775A priority Critical patent/JP5807432B2/ja
Publication of JP2013033876A publication Critical patent/JP2013033876A/ja
Application granted granted Critical
Publication of JP5807432B2 publication Critical patent/JP5807432B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールに関する。
代表的な絶縁形パワー半導体モジュールとして、インバータ等電力変換装置に用いられるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)モジュールがある。また、このIGBTモジュールに代表される「絶緑形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれJEC−2407−2007、IEC60747−15にて規格が制定されている。
一般的な絶緑形パワー半導体モジュールにおいて、スイッチング素子であるIGBTやダイオード等の半導体素子は、半導体素子の下面に設けられた電極層がDBC(Direct Bond Copper)基板(或いはDCB基板)の銅回路箔上にはんだ付けされ、回路上に設けられる(例えば、非特許文献1)。DBC基板とは、セラミックス等からなる絶縁板に銅回路箔を直接接合したものである。
半導体素子の上面に設けられる電極層は、超音波ボンディング等の方法によりアルミワイヤが接続されてDBC基板上の銅回路箔と電気的に結線される。そして、DBC基板の銅回路箔から外部へ電気を接続するための銅端子(リードフレームやブスバー)がはんだ付け等により銅回路箔と接続される。さらに、この周りは(スーパー)エンジニアリングプラスチックのケースで囲まれ、その中を電気絶緑のためのシリコンゲル等が充填される。
近年、半導体素子の動作温度の高温化が進んでいる。動作温度が、175℃〜200℃となると、この温度がはんだ材料の融点に近いため、従来のはんだ材料を用いることができない場合がある。そこで、はんだに置換する材料として、例えば、金属系高温はんだ(Bi、Zn、Au)、化合物系高温はんだ(Sn−Cu)、低温焼結金属(Ag粉、nanoAg)等が提案されている。また、次世代の半導体素子であるSiCは、250〜300℃での動作が報告されている。
一方、はんだを用いない半導体モジュール構造として平型圧接構造パッケージが提案されている(非特許文献1、2)。
平型圧接構造パッケージでは、圧接によりコンタクト端子と半導体素子との接続、及び半導体素子と基板との接続が行われる。一般的な平型圧接構造パッケージでは、半導体素子(例えば、IGBT、ダイオード)の端部に半導体素子及びコンタクト端子の位置決めをするガイドが設けられる。そして、半導体素子の上面電極層がコンタクト端子に接触した状態で半導体素子が基板(Mo基板やDBC基板等)上に設けられる。このように、コンタクト端子と基板とが半導体素子を挟圧した状態で半導体モジュール内に備えられる。
平型圧接構造パッケージは、平型構造であることから半導体素子を両面から冷却できる。このため、一般的に平型圧接構造パッケージの両端をヒートシンクで圧接することで、平型圧接構造パッケージの両面を冷却するとともに、そのヒートシンクを導電部材として用いる。さらに、平型圧接構造パッケージは、圧接により半導体素子や電極端子等を接続するので、はんだを用いることなく半導体素子が電気的、熱的に外部と接続される。
平型圧接構造の半導体モジュールでは、圧接力が各半導体素子等に均等にかかるように半導体モジュールを組み立てる必要がある。例えば、圧接は平型圧接構造パッケージの上下のヒートシンクを電気的に絶緑する必要があること、板バネで平型圧接構造パッケージを圧接するがこの設計の圧接力が平型圧接構造パッケージの電極ポストに均等にかかるようにする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子の破壊の原因となるおそれがある。なお、ヒートシンクと平型圧接構造パッケージの圧接は、主にユーザが実施する。また、回路を構成するのに、このヒートシンクや圧接のための板バネが小型化の妨げとなる等、使いこなすのには熟練が要求される。このことから平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。
半導体モジュールの温度サイクル、パワーサイクル等の信頼性を向上させる課題に対して、半導体モジュールを構成する各部材(半導体、金属、セラミックス等)の熱膨張率の違いより生じる課題を改善する必要がある(例えば、特許文献1〜3)。例えば、基板−銅ベース間、基板−銅端子間において、銅とセラミックスの熱膨張係数の違いによって、銅とセラミックスを接続するはんだにせん断応力が働く。このせん断応力により、はんだに亀裂が生じて熱抵抗が増大したり端子が剥離したりするおそれがある。同様にして、半導体素子−基板間のはんだにも亀裂が生じる場合がある。その他、半導体素子上のアルミワイヤの接続部でもアルミニウムと半導体素子の熱膨張の差で応力が発生してアルミワイヤが疲労破断する場合がある。
電力密度の増加に伴い、半導体素子上の電極とアルミワイヤ間等の接合温度が高くなり、はんだのせん断応力、アルミワイヤの応力が大きくなってきている。これに対して熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に亘って顕在化しないように半導体モジュールの構造を設計する必要がある。SiCやGaNのような高温で使用できるワイドバンドキャップ半導体素子の出現により、さらに熱膨張の影響の低減が要求されている。また、SiC、GaNなどの高温で使用可能な半導体素子の性能を活かす半導体モジュールとしても、半導体モジュールの温度サイクル、パワーサイクル等の信頼性の向上が求められている。
そこで、高信頼性、環境性、利便性を同時に実現するために、はんだ接合やワイヤーボンドを用いず、かつ使い勝手の良い絶縁形パワー半導体モジュールの実現が求められている。
特開平11−17087号公報 特開2004−319991号公報 特開2002−83915号公報
電気学会高性能高機能パワーデバイス・パワーIC調査専門委員会、「パワーデバイス・パワーICハンドブック」、コロナ社、1996年7月、p289、p336 森睦宏、関康和、「大容量IGBTの最近の進歩」、電気学会誌、社団法人電気学会、1998年5月、Vol.118(5)、pp.274−277
しかしながら、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールは、半導体モジュールを構成する構成部材間の接触面全体の接触圧力が均一でない場合、接触圧力が良好に保たれている箇所に電流が集中してしまう場合がある。接触面における局所的な電流の集中は、半導体モジュールを構成する部材の局所的な熱膨張や熱変形の原因となり、半導体モジュールの動作信頼性を損なう要因となるおそれがある。
また、半導体モジュールを構成する各構成部材の熱膨張係数が異なるため、半導体モジュールやこの半導体モジュールに設けられる半導体素子の温度変化により、半導体モジュールを構成する各構成部材にかかる圧接力が変化するおそれがある。
上記事情に鑑み、本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、半導体モジュールの温度によらず、半導体モジュールを構成する構成部材にかかる圧接力が予め定められた範囲となるように維持することに貢献し、以て半導体モジュールの動作信頼性の向上に寄与することを目的としている。
上記目的を達成する本発明の半導体モジュールは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、半導体素子の電極層に接続される電極端子間に、表面を絶縁被覆された金属からなるスペーサを設けることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、電極端子と、半導体素子とを積層した積層部の積層方向と平行に、表面を絶縁被覆された金属からなるスペーサを設けることを特徴としている。
また、上記目的を達成する本発明のスペーサは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、前記半導体素子の電極層に接続される電極端子間に設けられるスペーサであって、前記スペーサは、金属部材の表面を絶縁被覆してなることを特徴としている。
また、上記目的を達成する本発明のスペーサは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、前記半導体素子と前記電極端子とを積層した積層部の積層方向と平行に設けられるスペーサであって、前記スペーサは、金属部材の表面を絶縁被覆してなることを特徴としている。
以上の発明によれば、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、半導体モジュールの温度によらず、半導体モジュールを構成する構成部材にかかる圧接力が予め定められた範囲となるように維持することに貢献することができる。
実施形態1に係る半導体モジュールの断面図である。 実施形態1に係る半導体モジュールのA−A断面図である。 実施形態1に係る放熱器の拡大断面図である。 積層部材の温度と半導体素子にかかる垂直応力との関係を示す特性図である。 実施形態2に係る半導体モジュールの断面図である。
本発明の実施形態に係る半導体モジュール及びスペーサについて、図を参照して詳細に説明する。
(実施形態1)
図1は、本発明の実施形態1に係る半導体モジュール1の要部断面図である。本発明の実施形態1に係る半導体モジュール1は、半導体素子2a〜2d、AC電極端子3、DC電極端子4,5、スペーサ6を備える。
半導体素子2a,2bは、AC電極端子3の下面に応力緩衝板7(コンタクト電極)を介して設けられ、AC電極端子3と半導体素子2a,2bのP側電極層(或いは、N側電極層)が電気的に接続される。半導体素子2c,2dは、AC電極端子3の上面に応力緩衝板7を介して設けられ、AC電極端子3と半導体素子2c,2dのN側電極層(或いは、P側電極層)が電気的に接続される。なお、実施形態の説明では、便宜上、上面及び底面とするが、上下方向は、本発明をなんら限定するものではない(後述の実施形態2も同様である)。図示省略するが、応力緩衝板7と接触する半導体素子2a〜2dの接触面には、電極層(例えば、アルミニウム等)が蒸着等の方法で膜状に形成されている。
半導体素子2a,2bのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子4(−極)が設けられ、DC電極端子4と半導体素子2a,2bのN側電極層(或いは、P側電極層)が電気的に接続される。また、半導体素子2c,2dのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子5(+極)が設けられ、DC電極端子5と半導体素子2c,2dのP側電極層(或いは、N側電極層)が電気的に接続される。
スペーサ6は、AC電極端子3とDC電極端子4(若しくは、DC電極端子5)との間に設けられる。スペーサ6は、金属からなるスペーサ本体の表面に絶縁層を形成して構成される。この絶縁層を形成する絶縁材料としては、例えば、エポキシ樹脂、シリコン樹脂、フッ素樹脂、アラミド繊維等が用いられる。また、絶縁層は、上記絶縁材料をスペーサ本体にコーティングする方法やスペーサ本体を上記絶縁材料からなる紙(シート)で被覆する等の方法で形成される。
図2は、図1に示した半導体モジュール1のA−A部分の断面図である。以後、半導体素子2aの近傍の部分について詳細に説明するが、他の半導体素子2b〜2fの近傍部分についても同様であり、繰り返しを避けるため詳細な説明を省略する。
図2に示すように、スペーサ6は、半導体素子2aを囲むように配置される。スペーサ6は、半導体素子2aにできるだけ近接して設けられる。半導体素子2aの近傍にスペーサ6を設けることで、半導体素子2aの任意の発熱条件(または、放熱条件)においても、半導体素子2aを含む積層部材(半導体素子2a、応力緩衝板7、AC電極端子3、DC電極端子4)とスペーサ6との温度を略等しくすることができる。
スペーサ6の厚みdは、厚いほど放熱性が向上するので好ましいが、半導体素子2aと隣接する半導体素子(例えば、半導体素子2b)との間隔等により制約を受けるので、スペーサ6の厚みdは、半導体モジュール1に形成される空間(半導体モジュール1の大きさ)に応じて適宜選択される。なお、半導体素子2aが、スイッチングデバイスの場合、スペーサ6間に間隙を設け、この間隙にゲート配線14を配設することで、この間隙からゲート信号を取り出すことができる。また、半導体素子2aがスイッチングデバイスでない場合、半導体素子2aの周囲を囲むようにスペーサ6を設けてもよい。
スペーサ6の配置形態は、図2に例示したような半導体素子2aを囲むように配置する形態に限定されるものではなく、複数の半導体素子(例えば、半導体素子2aと半導体素子2b)を囲むように配置する等、半導体素子2aと応力緩衝板7との接触面にかかる圧接力が所定の範囲内となり、且つ半導体素子2aと応力緩衝板7の接触面にかかる圧接力が均一となるように、適宜スペーサ6が半導体モジュール1内に配置される。
スペーサ6を構成する金属(スペーサ本体)は、半導体素子2aの押圧方向にスペーサ6と並列して積層された半導体モジュール1を構成する各構成部材のうちスペーサ6の高さ分積層された部分(以後、積層部とする)の平均熱膨張係数(線膨張係数)と略同じ熱膨張係数(線膨張係数)を有する部材が選択される。平均膨張係数は、半導体モジュール1を構成する各構成部材の厚さとそれら構成部材の熱膨張係数の積を積層部の高さで割ることで求める。
図1に示す半導体モジュール1において、半導体素子2aの積層部とは、半導体素子2a、応力緩衝板7,7、AC電極端子3の一部及びDC電極端子4の一部(AC電極端子3及びDC電極端子4のうち後述の嵌合溝9の深さ分)を示す。例えば、半導体モジュール1を構成する構成部材として、半導体素子2a(シリコン半導体素子、熱膨張係数:3ppm/℃、厚さ:0.3mm)、応力緩衝板7(タングステン製応力緩衝板、熱膨張係数:7ppm/℃、厚さ:0.5mm)、AC電極端子3及びDC電極端子4(銅製電極端子、熱膨張係数:16ppm/℃、厚さ(嵌合溝9の深さ):0.5mm)を用いた場合、半導体素子2aの積層部の平均熱膨張係数kは、(1)式のように算出され、およそ10.4ppm/℃となる。
k=(3×0.3+7×0.5+7×0.5+16×0.5+16×0.5)/(0.3+0.5+0.5+0.5+0.5) …(1)
(1)式により算出された平均熱膨張係数kに近い熱膨張係数を有する材料として、例えば、フェライト系ステンレス鋼(JIS規格 SUS430)が挙げられる。そこで、実施形態では、スペーサ6の一例として、フェライト系ステンレス鋼の表面をアラミド繊維製の絶縁紙で被覆したものを用いる。なお、スペーサ6の表面に形成される絶縁層は、スペーサ6の高さ(半導体素子2aが押圧される方向)と比較して小さいので、スペーサ6の熱膨張係数は、スペーサ本体の熱膨張係数で近似できる。
スペーサ6の表面に形成される絶縁層の厚さは、AC電極端子3とDC電極端子4(若しくは、DC電極端子5)間に印加される電圧により導通しない(電極端子間の電位差に耐えうる)程度の厚さとする。例えば、AC電極端子3とDC電極端子4(DC電極端子5)との間に1000Vの電位差がある場合、絶縁層の厚さを250μm以上とすると電極端子間の電位差に耐えることができる。
なお、スペーサ6はこの実施形態に限定されるものではなく、スペーサ6は、他のステンレス鋼や銅‐モリブデン系複合材料(CuMo)、アルミニウム‐炭化ケイ素系複合材料(AlSiC)等、熱伝導性に優れる材料からなるスペーサ本体の表面に絶縁層を形成したものを用いる。CuMoは、CuとMoの組成比率を変化させることにより、熱膨張係数を7〜10ppm/℃の間で制御することができる。また、AlSiCは、AlとSiCの組成比率を変化させることや、厚み方向におけるAlとSiCの組成を徐々に変化させること(組成のグラデーション)により、その熱膨張係数を6〜15ppm/℃の間で制御することができる。
AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)は、周知の電極材料(銅やアルミニウム等)を用いる。AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)には、スペーサ6が嵌合する嵌合溝9が形成される。この嵌合溝9の深さは、スペーサ6を保持可能な深さとすればよい。この嵌合溝9の深さを調節することで、半導体素子2aの積層部の平均熱膨張係数を、スペーサ6の熱膨張係数により近づけることができる。例えば、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)を構成する材料が銅の場合(熱膨張係数は16ppm/℃)、銅は、他の半導体モジュール1を構成する構成材料よりも熱膨張係数が大きい。その結果、嵌合溝9の深さを深くするほど、スペーサ6に熱膨張係数が大きい材料を用いることができる。さらに、スペーサ6の端面と嵌合溝9の底部とが面接触するように嵌合溝9を形成すると、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)間にかかる圧接力をスペーサ6の端面で支えることができるとともに、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)とスペーサ6の接触面が大きくなり、熱伝導効率を向上させることができる。
AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)のケース10近傍部分には、半導体素子2aとケース10間の温度差による応力を低減するための応力緩衝溝11が形成される。また、図示省略しているが、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)間には、半導体素子2aの位置決めを行うホルダが形成され、半導体素子2aの水平方向の位置決め及び固定が行われる。なお、ホルダを形成せず、スペーサ6が半導体素子2aの位置決めを行う形態としてもよい。
DC電極端子4の半導体素子2a,2bが接続される面の反対側の面及び、DC電極端子5の半導体素子2c,2dが接続される面の反対側の面には、それぞれ絶縁板12を介して放熱器8が設けられる。そして、これら放熱器8,8同士が対向する面の側端部近傍には、それぞれOリングを設ける溝8aが形成され、この溝8aにフッ素ゴム製のOリングを介してケース10が設けられる。放熱器8に絶縁板12やケース10を直接接合することで、半導体モジュール1の放熱性が向上する。また、放熱器8の側端部間にOリングを介してケース10を設けることで、半導体モジュール1の気密性が向上する。なお、Oリングを設ける代わりに接着剤等で放熱器8とケース10間を封止してもよい。また、ケース10を設けず、スペーサ6の周囲をモールドしてもよい。
図3に半導体モジュール1に設けられる放熱器8の拡大断面図を示す。図3に示すように、放熱器8には溝部8bが形成され、この溝部8bに絶縁板12(半導体素子2aの積層部を構成する各構成部材)を半導体素子2a方向に押圧するばね13(弾性部材)が設けられる。そして、この溝部8bにばね13を設けた状態で放熱器8を固定すると、ばね13の弾性力により、絶縁板12、DC電極端子4(若しくは、DC電極端子5)、応力緩衝板7が半導体素子2a方向に押圧される。図1に示すように、半導体モジュール1の上下に放熱器8を設けた場合、それぞれの放熱器8に溝部8bが形成され、この溝部8bにばね13が設けられる。
放熱器8には、冷媒(液体や気体)が流通する冷媒路8cが形成されており、この冷媒路8c間に溝部8bを形成することで、この溝部8bに設けられるばね13が冷媒により冷却される。その結果、半導体モジュール1の動作条件(半導体モジュール1の動作温度や半導体モジュール1の放熱条件)によらず、ばね13の温度を比較的低温且つ温度変動幅が小さい状態に保つことができる。よって、ばね13の熱膨張による弾性力(ばね13が絶縁板12を押圧する圧力)の変動や、放熱器8とばね13の熱膨張の違いにより生じるばね13の弾性力の変動を小さくすることができる。
上記構成からなる半導体モジュール1において、半導体モジュール1の温度を変化させた場合の半導体素子2a表面にかかる圧接力を模擬試験(シミュレーション)した結果を図4に示す。
(実施例1)
実施例1に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6として、スペーサ6の熱膨張係数が、半導体素子2aの積層部の平均熱膨張係数と10%の誤差で一致しているものを用いた。なお、実施例1の半導体モジュールは、20℃において、ばね13により5MPaの圧接力を半導体素子2aに加え半導体モジュール1を構成した。ケース10は、酸化アルミニウム(Al23)製のケース10を用い、絶縁板12として、Si34製セラミック板(厚み、0.3mm)の両面に0.3mmの銅を張り付けたものを用いた。
そして、半導体素子2aの積層部及びスペーサ6の温度を任意の温度に上昇させた(最大180℃)場合に、半導体素子2a表面に作用する圧接力の変化をシミュレーションソフト(ANSYS)によりシミュレートした。ANSYSによる構造解析において、ケース10は室温とし、半導体素子2aの積層部及びスペーサ6は同じ温度と仮定した。
(実施例2)
実施例2に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6として、スペーサ6の熱膨張係数が、半導体素子2aの積層部の熱膨張係数と2%の誤差で一致しているものを用いた。その他の構成及び条件は、実施例1と同様である。
(比較例1)
比較例1に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6を設けない形態のものを用いた。その他の構成及び条件は、実施例1と同様である。
図4に示す特性図の実施例1,2と比較例1とを比較すると、半導体モジュールにスペーサ6を設けることで、半導体素子2a及びスペーサ6の温度上昇に伴う、半導体素子2a表面にかかる圧接力の増加が抑制されることがわかる。例えば、半導体素子2a表面にかかる圧接力が100MPaを超えた場合、半導体素子2aが破損するおそれが生じるが、実施例1,2のように、半導体素子2aの近傍に本発明の実施形態1に係るスペーサ6を設けることで、半導体素子2a(半導体モジュール1)の温度変化に対して、半導体素子2aの表面にかかる圧接力の増大を低減することができる。
また、図4に示す特性図の実施例1と実施例2とを比較すると、スペーサ6の熱膨張係数の値が、スペーサ6近傍の半導体素子2aの積層部の平均熱膨張係数と近いほど、半導体素子2a(スペーサ6)の温度上昇に伴う半導体素子2a表面にかかる押圧力の増大を抑制していることがわかる。
以上より、スペーサ6を構成する金属材料として、スペーサ6近傍の半導体素子2aの積層部の平均熱膨張係数と誤差10%以内の範囲で同じ熱膨張係数を有する材料を用いることで、半導体素子2aの温度上昇に伴う半導体素子2a表面に作用する圧接力の上昇を抑制することができる。さらに、スペーサ6を構成する金属材料に、スペーサ6近傍の半導体素子2aの積層部の平均熱膨張係数と誤差2%以内の範囲で同じ熱膨張係数を有する材料を用いることで、半導体素子2a(スペーサ6)の温度上昇に伴う半導体素子2a表面に作用する圧接力の上昇が顕著に抑制される。
半導体モジュール1(半導体素子2a)の温度が上昇すると、半導体素子2aの積層部は、その高さ方向(すなわち、積層部の積層方向)に熱膨張する。一方、ケース10は、半導体素子2aから離れた位置に設けられており、温度分布も半導体素子2aとは異なると考えられる。ケース10の温度が半導体素子2a周辺の温度と比較して低い場合、ケース10の熱膨張量は、半導体素子2aの積層部の熱膨張量と比較して小さくなる。この場合、放熱器8が変形しないとすると、半導体モジュール1の高さは、ケース10の高さに制限される。その結果、半導体素子2aの積層部の厚さがケース10により制限された状態で、半導体素子2aの積層部が熱膨張し、半導体モジュール1を形成する各構成部材(特に、半導体素子2a表面)間には過大な圧接力がかかることとなる。
そこで、半導体素子2aの近傍にスペーサ6を設けることで、半導体素子2aに作用する押圧力をスペーサ6で分担することができ、半導体素子2aに過大な圧接力がかかることを抑制することができる。半導体素子2aの積層部の平均熱膨張係数とスペーサ6の熱膨張係数が近いと、積層部の熱膨張に応じてスペーサ6も略同じ量だけ熱膨張して高さが増大するので、半導体モジュール1の温度によらず、スペーサ6に積層部にかかる押圧力を分担させることができる。そして、積層部の平均熱膨張係数とスペーサ6の熱膨張係数の値がより近いほど、半導体素子2aの積層部の温度(スペーサ6の温度)上昇に伴う半導体素子2aの積層部とスペーサ6の熱膨張量が略等しくなる。その結果、半導体素子2aの積層部の温度上昇により生じる、半導体モジュール1を形成する各構成部材間(特に、半導体素子2a表面)にかかる圧接力の増大を低減することができる。
(実施形態2)
図5は、本発明の実施形態2に係る半導体モジュール15の要部断面図である。本発明の実施形態2に係る半導体モジュール15は、上記実施形態1に係る半導体モジュール1と比較して、DC電極端子4,5及びAC電極端子3の配置形態が異なるものである。よって、実施形態1に係る半導体モジュール1と同様の構成については、同じ符号を付し、詳細な説明を省略する。
図5に示すように、本発明の実施形態2に係る半導体モジュール15は、半導体素子2a,2c、AC電極端子3、DC電極端子4,5、スペーサ6を備える。
半導体素子2a,2cは、それぞれAC電極端子3の下面に応力緩衝板7(コンタクト電極)を介して設けられ半導体素子2a、2cのP側電極層(或いは、N側電極層)とAC電極端子3が電気的に接続される。
半導体素子2aのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子4(−極)が設けられ、半導体素子2aのN側電極層(或いは、P側電極層)とDC電極端子4が電気的に接続される。一方、半導体素子2cのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子5(+極)が設けられ、半導体素子2cのP側電極層(或いは、N側電極層)とDC電極端子5が電気的に接続される。
スペーサ6は、AC電極端子3とDC電極端子4(若しくは、DC電極端子5)との間に設けられる。AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)には、スペーサ6が嵌合する嵌合溝9が形成され、この嵌合溝9にスペーサ6が嵌合する。
AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)のケース10近傍には、半導体素子2a,2cとケース10間の温度差による応力を低減するための応力緩衝溝11が形成される。
AC電極端子3の上面及びDC電極端子4,5の下面には、それぞれ絶縁板12を介して放熱器8が設けられる。これら放熱器8,8同士が対向する面の側端部近傍には、それぞれOリングを設ける溝8aが形成され、放熱器8,8の側端部間にOリングを介してケース10が設けられる。
放熱器8には、絶縁板12(及び半導体モジュール15を構成する各構成部材)を半導体素子2a(または、半導体素子2c)方向に押圧するばね13(弾性部材)が設けられる溝部(図示省略)が形成される。そして、この溝部にばね13を設け、放熱器8が固定される。その結果、ばね13の弾性力により、絶縁板12、AC電極端子3、DC電極端子4,5、応力緩衝板7が半導体素子2a(または、半導体素子2c)方向に押圧される。放熱器8には、冷媒(液体や気体)が流通する冷媒路8cが形成されており、この冷媒路8c間にばね13を設ける溝部を形成することで、この溝部に設けられるばね13が冷却される。
実施形態2に係る半導体モジュール15は、実施形態1に係る半導体モジュール1と同様に、半導体素子2a,2cの近傍に、絶縁被覆された金属からなるスペーサ6を設けることにより、半導体素子2a,2cに一定の範囲内の押圧力がかかるようにすることができる。また、ばね13を放熱器8内に設けることで、半導体モジュール15の動作条件(半導体素子2a,2cの温度)がばね13の弾性力に与える影響を低減することができる。そして、実施形態2に係る半導体モジュール15は、AC電極端子3が、放熱器8に近い位置に配設されているので、実施形態1に係る半導体モジュール1の有する効果に加えて、AC電極端子3の放熱性が向上する。
以上、具体的な実施形態を例示して説明したように、本発明の半導体モジュールによれば、半導体モジュールに表面を絶縁被覆された金属からなるスペーサを設けることにより、半導体素子の温度上昇に伴いスペーサが熱膨張するので、半導体素子に過大な押圧力がかかることを防止することができる。つまり、半導体モジュール内部の温度分布や半導体素子の動作条件または放熱条件によらず、半導体素子の温度上昇に伴う半導体素子の積層部の熱膨張量(積層部の厚み方向)とこの積層部近傍に配置されるスペーサの熱膨張量が略等しいので、半導体素子等の積層部を形成する各構成部材の界面にかかる圧接力を適切な圧力範囲に維持することができる。よって、半導体モジュールの任意の動作環境、動作温度においても、半導体モジュールを構成する各構成部材に大きな局所的な応力がかかることなく、半導体素子に適切な接触圧(圧接力)をかけることができる。その結果、半導体素子の表面を含む、半導体モジュールを構成する各構成部材の界面での接触熱抵抗、接触電気抵抗の増大を招くことなく、異常な熱暴走の発生を防止することができる。
また、本発明のスペーサによれば、半導体素子に適切な圧接力がかかるように設計することが容易になる。すなわち、スペーサに用いる材料として、樹脂やプラスチック材料等を用いた場合、樹脂やプラスチック材料はクリープ特性(一定の荷重のもとで、材料の変形が時間とともに増加していく特性)を有し、ガラス転移温度前後で熱膨張率が大きく変化する。さらに、樹脂やプラスチック材料は、熱膨張係数等の物性に異方性がある等の理由で、温度変化による変形、物性の変化が予測しにくい。そこで、本発明のスペーサのように、スペーサとして表面に絶縁被覆層を形成した金属からなるスペーサを用いることで、圧接型の半導体モジュールにおいて、半導体素子の積層部の厚み方向の高さを保持するスペーサの材料に樹脂やプラスチックを用いた場合と比較して、半導体モジュールの動作条件(特に、高温環境下)に応じて、半導体素子に適切な圧接力がかかるようにスペーサ6を設計することが容易となる。
また、スペーサを構成する金属材料として、金属材料の熱膨張係数が半導体素子の積層部の平均熱膨張係数を略等しい材料を用いると、半導体モジュール(半導体素子)の温度上昇に伴い、半導体素子の積層部とスペーサの熱膨張量が略等しくなり、半導体モジュール(半導体素子)の温度上昇に伴って発生する半導体素子表面にかかる圧接力の増大を低減することができる。すなわち、半導体素子の積層部とスペーサの熱膨張量を略等しくすることで、半導体素子を含む半導体素子の積層部近傍の温度によらず、半導体素子の積層部とスペーサの高さが略等しくなり、半導体モジュールを構成する各構成部材間(特に、半導体素子の表面)にかかる圧接力を所定の設計値の範囲内とすることができる。つまり、半導体モジュールが高温環境で動作する場合においても、半導体素子の表面(電極面)にかかる圧接力を一定の範囲(例えば、5〜10MPa)におさめることができる。特に、アルミニウム(Al)等の電極層が蒸着等により膜付けされている半導体素子の表裏面において適切な接触圧を維持することができる。その結果、半導体素子への圧接力が過大になることによる半導体素子表裏面(電極層)の損傷を防止することができる。さらに、半導体モジュールを構成する各構成部材間の接触面全体に対しできるだけ均一な接触圧力を確保することができるので、半導体モジュールの信頼性が向上する。
また、半導体モジュール内にスペーサを設けることにより、半導体素子の積層部に並行して圧接方向に放熱パスが形成されるので、半導体モジュールの放熱性が向上する。つまり、スペーサを熱伝導率が大きい金属材料で形成することで、半導体モジュールの放熱性が向上する。このスペーサの表面は、絶縁被覆されているのでスペーサによる短絡の懸念がなく、発熱体である半導体素子近傍に設けることができ、万が一スペーサが脱落した際にも、半導体モジュール内での短絡が防止され、半導体モジュールの安全性が向上する。
一般的に、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールでは、半導体モジュールを構成する各構成部材間の接触圧力が変化すると半導体モジュールの放熱性が変化しやすい。つまり、接触圧が低い箇所は、電気伝導率が低下し、通電によるジュール熱を放熱するパスが狭くなる。一方、良好な接触が保たれている箇所に電流が集中することでジュール熱が発生する。その結果、特定の部材が局所的に温度上昇する。局所的に部材が熱膨張、または熱変形すると、部材間の接触面において、さらに、均一な接触圧を維持するのが困難となる。
本発明の半導体モジュールは、半導体モジュール内に表面を絶縁被覆した金属からなるスペーサを半導体素子近傍に設けることで、部材間の接触圧力を一定圧力(例えば、1MPa)以上に確保することができる。その結果、局所的に応力が集中することを防止し、且つ半導体モジュールの放熱性を維持することができるので、半導体モジュールの信頼性が向上する。
また、AC電極端子(及びDC電極端子)に、スペーサが嵌合する嵌合溝を形成することで、スペーサの横ずれを防止できるとともに、嵌合溝の深さを調節して、半導体素子の積層部の平均熱膨張係数をスペーサの熱膨張係数を略等しくすることができる。積層部の平均熱膨張係数を調節することで、スペーサを構成する材料として、より熱膨張係数大きい材料を用いることができる。その結果、スペーサの材料として、熱伝導性が高く、半導体素子の積層部の実効熱膨張係数に精度よくマッチングする材料を選択することができるので、半導体モジュールの信頼性及び放熱性が向上する。なお、嵌合溝の深さが深いほど、また嵌合溝のスペーサが嵌合する面積(断面積)が大きいほど、AC電極端子及びDC電極端子の機械的強度や剛性が低下するので、AC電極端子(若しくはDC電極端子)の機械的強度やスペーサの熱膨張係数を考慮して嵌合溝の深さや断面積の大きさが適宜設定される。
また、AC電極端子(若しくは、DC電極端子)のケースと半導体素子の積層部(或いは、スペーサ)間に応力緩衝溝を形成することで、半導体素子の積層部(或いは、スペーサ)とケースとの温度差(及び、熱膨張係数の違い)による熱応力の影響を低減させることができる。つまり、AC電極端子(及び、DC電極端子)、ケース、半導体素子等の半導体モジュールを構成する構成部材にかかる応力(せん断応力等)を低減することができる。
また、本発明の半導体モジュールにおいて、絶縁材と放熱器との界面にサーマルグリース等を用いることなく絶縁材と放熱器とを直接接続すると、半導体モジュールの放熱性がより向上する。
また、半導体モジュールに設けられる放熱器に、電極端子を半導体素子方向に押圧する弾性部材(ばね)を設ける溝部を形成することで、半導体モジュール動作中の弾性部材の温度変化(温度上昇)が小さくなり、弾性部材と放熱器の熱膨張係数の差から生じる弾性部材の自然長からの収縮長さ(弾性部材が半導体モジュールを構成する各構成部材に与える押圧力)が半導体モジュールの動作条件により変動することを抑制することができる。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形及び修正が可能であることは、当業者にとって明白なことであり、このような変形及び修正が本発明の半導体モジュール及び本発明のスペーサに属することは当然のことである。
例えば、本発明のスペーサの構造と同様に、半導体モジュールに設けられるケースを、金属で形成し、その表面を絶縁被覆することで、半導体素子の積層部の温度変化に応じて、ケースを熱膨張させることができる。その結果、ケースが熱膨張しない場合は、放熱器やその他半導体モジュールを構成する構成部材の変形により吸収していた、半導体素子の積層部の熱膨張による半導体素子の積層部とケースとの寸法のずれを、ケースの熱膨張により吸収することができる。また、放熱器やその他構成部材の熱膨張による変形差が小さくなるので、半導体モジュールの外部からの異物の侵入を遮断する封止性能が向上する。さらに、半導体素子の積層部の熱膨張をケースの熱膨張により吸収することで、半導体モジュールを構成する各構成部材間の界面にかかる圧接力を所定の範囲とすることができる。つまり、半導体素子の積層部を構成する部材間の界面にかかる圧接力を半導体モジュール内の温度変化にかかわらず所定の範囲とすることができ、半導体モジュールの信頼性が向上する。よって、半導体素子の積層部を構成する部材間の接触圧が低下することによる接触熱抵抗の低下や電気抵抗の増大を防止するとともに、この接触圧が増大することによる、半導体素子表面の損傷を防止することができる。
また、半導体素子の種類や、半導体素子や電極端子の配置形態は適宜半導体モジュールの用途に応じて適宜変更が可能である。半導体モジュールは、インバータやコンバータ等として用いることができ、それぞれの用途に応じて適宜半導体素子(IGBT)、サイリスタ(GTOサイリスタ等)、トランジスタ(MOSFET等)、ダイオード(FWD等))が選択される。例えば、半導体モジュールをインバータとして用いる場合には、スイッチング素子とダイオードが並列に複数組み込まれたインバータ回路が形成される。一方、半導体モジュールをコンバータとして用いる場合には、整流素子(ダイオード)のみでコンバータ回路が構成される。
また、スペーサの配置形態も、実施形態のように電極端子間に設ける形態に限定されるものではなく、例えば、半導体モジュール内であって、半導体素子及び電極端子からなる積層部の積層方向と平行に配置すれば、実施形態と同様の効果を得ることができる。つまり、半導体モジュールにスペーサを設ける目的は、半導体モジュールの厚み方向の機械的強度(振動に対する耐性等)を高めること、隣り合う半導体素子間の水平方向の絶縁を保つこと、半導体モジュールの放熱性を高めること等であるが、いずれの目的で設けられたスペーサであっても、スペーサの熱膨張係数をこのスペーサに近接する箇所に設けられた半導体素子を含む積層部の平均熱膨張係数と略等しくすることで、半導体モジュール(半導体素子)の温度によらず均一な圧接力を半導体素子に与えることができる。
1,15…半導体モジュール
2a〜2f…半導体素子
3…AC電極端子(第1電極端子)
4…DC電極端子(−極)(第2電極端子)
5…DC電極端子(+極)(第2電極端子)
6…スペーサ
7…応力緩衝板
8…放熱器
8b…溝部
9…嵌合溝
10…ケース(筺体)
11…応力緩衝溝
12…絶縁板
13…ばね(弾性部材)

Claims (11)

  1. 半導体素子と、
    前記半導体素子の電極層と電気的に接続される第1電極端子と、
    前記半導体素子の他の電極層と電気的に接続される第2電極端子と、
    前記第1電極端子と、前記第2電極端子との間に設けられる、表面を絶縁被覆された金属からなるスペーサと、
    を有し、
    前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と略等しい
    ことを特徴とする半導体モジュール。
  2. 前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と誤差10%以内で等しい
    ことを特徴とする請求項1に記載の半導体モジュール。
  3. 前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に前記スペーサが嵌合する嵌合溝を形成する
    ことを特徴とする請求項1または請求項2に記載の半導体モジュール。
  4. 前記嵌合溝の深さを調整して、前記スペーサの熱膨張係数と前記積層部の平均熱膨張係数が略等しくなるように、前記積層部の平均熱膨張係数を調整する
    ことを特徴とする請求項3に記載の半導体モジュール。
  5. 前記嵌合溝を、当該嵌合溝の底部と前記スペーサの端面とが面接触するように形成する、
    ことを特徴とする請求項3に記載の半導体モジュール。
  6. 前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に絶縁板を介して放熱器を設け、
    前記放熱器に、前記絶縁板を前記半導体素子方向に押圧する弾性部材を設ける溝部を形成する
    ことを特徴とする請求項1から請求項5のいずれか1項に記載の半導体モジュール。
  7. 前記放熱器の側端部に、Oリングを介して筺体を設ける
    ことを特徴とする請求項6に記載の半導体モジュール。
  8. 前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に応力緩衝溝を形成する
    ことを特徴とする請求項1から請求項7のいずれか1項に記載の半導体モジュール。
  9. 半導体素子と、
    前記半導体素子の電極層と電気的に接続される第1電極端子と、
    前記半導体素子の他の電極層と電気的に接続される第2電極端子と、
    を有する半導体モジュールにおいて、
    前記第1電極端子と、前記半導体素子と、前記第2電極端子とを積層した積層部の積層方向と平行に、表面を絶縁被覆された金属からなるスペーサであって当該スペーサと対向する前記積層部の平均熱膨張係数と略等しい熱膨張係数を有するスペーサを設ける
    ことを特徴とする半導体モジュール。
  10. 請求項1から請求項8のいずれか1項に記載の半導体モジュールに用いられるスペーサであって、
    前記スペーサは、金属部材の表面を絶縁被覆してなり、
    前記スペーサは、半導体素子の電極層と電気的に接続される第1電極端子と、前記半導体素子の他の電極層と電気的に接続される第2電極端子と、の間に設けられ、
    前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と略等しいことを特徴とするスペーサ。
  11. 請求項9に記載の半導体モジュールに用いられるスペーサであって、
    前記スペーサは、金属部材の表面を絶縁被覆してなり、
    前記スペーサは、半導体素子と、当該半導体素子の電極層と電気的に接続される第1電極端子と、前記半導体素子の他の電極層と電気的に接続される第2電極端子と、を積層した積層部の積層方向と平行に設けられ、
    前記スペーサの熱膨張係数は、当該スペーサと対向する前記積層部の平均熱膨張係数と略等しいことを特徴とするスペーサ。
JP2011169775A 2011-08-03 2011-08-03 半導体モジュール及びスペーサ Expired - Fee Related JP5807432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011169775A JP5807432B2 (ja) 2011-08-03 2011-08-03 半導体モジュール及びスペーサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011169775A JP5807432B2 (ja) 2011-08-03 2011-08-03 半導体モジュール及びスペーサ

Publications (2)

Publication Number Publication Date
JP2013033876A JP2013033876A (ja) 2013-02-14
JP5807432B2 true JP5807432B2 (ja) 2015-11-10

Family

ID=47789499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011169775A Expired - Fee Related JP5807432B2 (ja) 2011-08-03 2011-08-03 半導体モジュール及びスペーサ

Country Status (1)

Country Link
JP (1) JP5807432B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP2019125721A (ja) * 2018-01-17 2019-07-25 トヨタ自動車株式会社 半導体装置
KR102418458B1 (ko) * 2019-12-05 2022-07-07 주식회사 아모센스 전력반도체 모듈
KR102211996B1 (ko) * 2020-06-05 2021-02-05 삼성전자주식회사 반도체 패키지
WO2022005099A1 (ko) * 2020-07-02 2022-01-06 주식회사 아모센스 파워모듈 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022758B2 (ja) * 2003-03-31 2007-12-19 株式会社デンソー 半導体装置
JP2007165588A (ja) * 2005-12-14 2007-06-28 Omron Corp パワーモジュール構造及びこれを用いたソリッドステートリレー
JP5029078B2 (ja) * 2006-03-15 2012-09-19 株式会社日立製作所 電力用半導体装置
JP4967447B2 (ja) * 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール

Also Published As

Publication number Publication date
JP2013033876A (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
US20120211799A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
WO2014097798A1 (ja) 半導体装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2012119651A (ja) 半導体モジュール及び電極部材
JP5807432B2 (ja) 半導体モジュール及びスペーサ
US9299637B2 (en) Semiconductor module
US6906935B2 (en) Inverter apparatus and method of manufacturing the same
JP6003624B2 (ja) 半導体モジュール
JP2012015222A (ja) 半導体装置
WO2021181831A1 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP5899952B2 (ja) 半導体モジュール
JP6056286B2 (ja) 半導体モジュール及び半導体モジュール製造方法
JP5899680B2 (ja) パワー半導体モジュール
JP2013102065A (ja) 半導体モジュール及び電極部材
JP5909924B2 (ja) 半導体モジュール
JP2018186220A (ja) 半導体装置
JP2013236035A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2015002273A (ja) 半導体モジュール
JP5100674B2 (ja) インバータ装置
US20220108941A1 (en) Semiconductor device, semiconductor device manufacturing method, and power converter
JP5724415B2 (ja) 半導体モジュール
JP2015026667A (ja) 半導体モジュール
Waltrich et al. Novel Design Concept for Modular Multilevel Converter Power Modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150824

R150 Certificate of patent or registration of utility model

Ref document number: 5807432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees