JP5802534B2

JP5802534B2 - 半導体装置

Info

Publication number: JP5802534B2
Application number: JP2011267085A
Authority: JP
Inventors: 脇田　直樹; 直樹脇田; 早川　誠幸; 誠幸早川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-12-06
Filing date: 2011-12-06
Publication date: 2015-10-28
Anticipated expiration: 2031-12-06
Also published as: US20130140687A1; JP2013120797A; US8558390B2

Description

本発明の実施形態は半導体装置に関する。

多層配線において層間接続を行うため、配線層間の絶縁膜に導電体をマトリックス状に埋め込むことが行われている。この時、上層配線と下層配線との間で電流が折り返されると、導電体間で電流密度が不均一になり、一部の導電体に大きな電流が流れることがあった。

特開平１１−２４３１４４号公報

本発明の一つの実施形態の目的は、多層配線の層間接続を行う導電体の電流集中を低減させることが可能な半導体装置を提供することである。

実施形態の半導体装置によれば、下層配線と、上層配線と、複数の第１の導電体と、複数の第２の導電体と、第３の導電体とが設けられている。上層配線は、２層以上の中間層を介して前記下層配線上に配置され、前記下層配線と同一方向に引き出される。複数の第１の導電体は、前記下層配線とその上の第１の中間層とを接続する。複数の第２の導電体は、前記上層配線とその下の第２の中間層とを接続する。第３の導電体は、前記第１の中間層と前記第２の中間層とを接続し、前記下層配線および前記上層配線の引き出し側において、前記第１の導電体および前記第２の導電体よりも個数が少ない。

図１は、第１実施形態に係る半導体装置の概略構成を配線層ごとに分離して示す斜視図である。図２は、第２実施形態に係る半導体装置の概略構成を配線層ごとに分離して示す斜視図である。図３は、第３実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。図４は、第４実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。図５は、第５実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。図６は、第６実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す斜視図である。

以下、実施形態に係る半導体装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１実施形態）
図１は、第１実施形態に係る半導体装置の概略構成を配線層ごとに分離して示す斜視図である。
図１において、下層配線Ｈ１上には上層配線Ｈ６が形成され、下層配線Ｈ１と上層配線Ｈ６は互いに同一方向に引き出されている。ここで、下層配線Ｈ１と上層配線Ｈ６との間には２層以上の中間層が設けられている。この中間層には、中間配線Ｈ２〜Ｈ５、Ｈ７、Ｈ８が設けられ、中間配線Ｈ２〜Ｈ５は下層配線Ｈ１と上層配線Ｈ６とを接続するために用いられている。また、中間配線Ｈ７、Ｈ８は、下層配線Ｈ１および上層配線Ｈ６と電気的に分離され、下層配線Ｈ１および上層配線Ｈ６と異なる電流経路に用いられている。なお、中間層は、下層配線Ｈ１と上層配線Ｈ６との間に設けられた導電層をいう。例えば、中間層は、配線から構成されていてもよいし、電極から構成されていてもよいし、埋め込み導体から構成されていてもよい。

下層配線Ｈ１と中間配線Ｈ２とは導電体Ｂ１を介して互いに接続され、中間配線Ｈ２と中間配線Ｈ３とは導電体Ｂ２を介して互いに接続され、中間配線Ｈ３と中間配線Ｈ４とは導電体Ｂ３を介して互いに接続され、中間配線Ｈ４と中間配線Ｈ５とは導電体Ｂ４を介して互いに接続され、中間配線Ｈ５と上層配線Ｈ６とは導電体Ｂ５を介して互いに接続されている。

なお、下層配線Ｈ１、上層配線Ｈ６および中間配線Ｈ２〜Ｈ５、Ｈ７、Ｈ８の材料は、例えば、ＡｌまたはＣｕなどの金属を用いることができる。導電体Ｂ５〜Ｂ１の材料は、例えば、Ａｌ、ＣｕまたはＷなどの金属を用いるようにしてもよいし、不純物がドープされた多結晶シリコンなどを用いるようにしてもよい。

また、導電体Ｂ１〜Ｂ５はそれぞれマトリックス状に配置することができ、図１の例では、導電体Ｂ１、Ｂ５は４行４列に渡ってそれぞれ配置されている。また、導電体Ｂ１〜Ｂ５の形状は円柱形であってもよいし、角柱形であってもよい。

ここで、中間配線Ｈ２〜Ｈ５間に接続される導電体Ｂ２〜Ｂ４は、下層配線Ｈ１または上層配線Ｈ６に接続される導電体Ｂ１、Ｂ５に対して、下層配線Ｈ１および上層配線Ｈ６の引き出し側の個数が少なくなっている。例えば、図１の例では、導電体Ｂ２、Ｂ４では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の１列分が除去され、４行３列に渡ってそれぞれ配置されている。導電体Ｂ３では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の２列分が除去され、４行２列に渡って配置されている。

そして、上層配線Ｈ６を流れる電流Ｉは、導電体Ｂ５〜Ｂ１を順次介して下層配線Ｈ１に導かれる。そして、下層配線Ｈ１において、上層配線Ｈ６を流れる電流Ｉが折り返されることで、上層配線Ｈ６を流れる電流と反対の方向に電流Ｉが流れる。

ここで、導電体Ｂ１〜Ｂ５の個数が全て等しいものとすると、下層配線Ｈ１および上層配線Ｈ６の引き出し側の電流パスはＰ１となり、その外側の電流パスはＰ０となる。電流パスＰ１は電流パスＰ０に比べて経路が短いため、抵抗が小さくなり、電流パスＰ０を通る電流に比べて電流パスＰ１を通る電流の方が大きくなる。この時、電流パスＰ１を通る電流が想定値を超えると、ジュール熱によって電流パスＰ１上にある導電体Ｂ１〜Ｂ５が破壊される。

一方、下層配線Ｈ１および上層配線Ｈ６の引き出し側において、導電体Ｂ１、Ｂ５の個数に比べて導電体Ｂ２〜Ｂ４の個数を少なくすると、下層配線Ｈ１および上層配線Ｈ６の引き出し側の電流パスはＰ２となる。このため、電流パスＰ１に比べて電流パスＰ２の経路を長くすることができ、抵抗を増大させることができる。この結果、電流パスＰ２を通る電流を減らすことができ、電流パスＰ２上にある導電体Ｂ１〜Ｂ５がジュール熱によって破壊されるのを防止することができる。

なお、図１の例では、下層配線Ｈ１と上層配線Ｈ６との間に中間配線Ｈ２〜Ｈ５を４層分だけ設ける方法を説明したが、下層配線Ｈ１と上層配線Ｈ６との間の中間配線は２層以上ならいくつでもよい。また、図１の例では、導電体Ｂ１、Ｂ５は４行４列に渡ってそれぞれ配置する方法について説明したが、マトリックス配置における列数と行数はいくつでもよい。

（第２実施形態）
図２は、第２実施形態に係る半導体装置の概略構成を配線層ごとに分離して示す斜視図である。
図２において、この実施形態では、図１の中間配線Ｈ３〜Ｈ４の代わりに中間配線Ｈ３´〜Ｈ４´が設けられている。中間配線Ｈ３〜Ｈ４は中間配線Ｈ１、Ｈ５と同一のサイズであるのに対して、中間配線Ｈ３´、Ｈ４´は中間配線Ｈ１、Ｈ５に比べてサイズが小さくなっている。具体的には、中間配線Ｈ４´では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の１列分の導電体Ｂ４が除去されるとともに、その部分の中間配線Ｈ４´も除去されている。中間配線Ｈ３´では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の２列分の導電体Ｂ３が除去されるとともに、１列分の中間配線Ｈ３´も除去されている。

（３実施形態）
図３は、第３実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。なお、図３では、導電体Ｂ１１〜Ｂ１５が１０列分だけ配置されている例を示した。また、各導電体Ｂ１１〜Ｂ１５内に示した数値は、中間配線Ｈ１２〜Ｈ１５全体に流れる電流を１Ａとした時の各導電体Ｂ１１〜Ｂ１５に個別に流れる電流の値である。

図３において、半導体基板１０上には下層配線Ｈ１１が形成され、下層配線Ｈ１１上には上層配線Ｈ１６が形成されている。ここで、下層配線Ｈ１１と上層配線Ｈ１６は互いに同一方向に引き出されている。また、半導体基板１０には保護素子１１および集積回路１３が形成され、半導体基板１０上にはパッド１２が配置されている。なお、保護素子１１は、例えば、ダイオードなどの静電保護素子であってもよい。そして、下層配線Ｈ１１は保護素子１１に接続され、上層配線Ｈ１６はパッド１２に接続されている。

また、下層配線Ｈ１１と上層配線Ｈ１６との間には中間配線Ｈ１２〜Ｈ１５が４層に渡って設けられている。そして、下層配線Ｈ１１と中間配線Ｈ１２とは導電体Ｂ１１を介して互いに接続され、中間配線Ｈ１２と中間配線Ｈ１３とは導電体Ｂ１２を介して互いに接続され、中間配線Ｈ１３と中間配線Ｈ１４とは導電体Ｂ１３を介して互いに接続され、中間配線Ｈ１４と中間配線Ｈ１５とは導電体Ｂ１４を介して互いに接続され、中間配線Ｈ１５と上層配線Ｈ１６とは導電体Ｂ１５を介して互いに接続されている。

ここで、導電体Ｂ１２、Ｂ１４では、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の１列分が除去されている。導電体Ｂ１３では、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の２列分が除去されている。

この時、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の導電体Ｂ１２〜Ｂ１４を除去しない場合は、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の１列目の導電体Ｂ１１、Ｂ１５に流れる電流は１５２ｍＡである。また、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の導電体Ｂ１２〜Ｂ１４を除去しない場合は、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の１０列目の導電体Ｂ１１、Ｂ１５に流れる電流は７４．３ｍＡである。

これに対して、図３に示すように、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の導電体Ｂ１２〜Ｂ１４を除去した場合は、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の１列目の導電体Ｂ１１、Ｂ１５に流れる電流は１４６ｍＡである。また、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の導電体Ｂ１２〜Ｂ１４を除去した場合は、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の１０列目の導電体Ｂ１１、Ｂ１５に流れる電流は７７．３ｍＡである。

このため、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側では、導電体Ｂ１１、Ｂ１５に流れる電流が減少するのに対して、その外側では導電体Ｂ１１、Ｂ１５に流れる電流が増大する。この結果、下層配線Ｈ１１および上層配線Ｈ１６の引き出し側の導電体Ｂ１２〜Ｂ１４を除去することにより、導電体Ｂ１１、Ｂ１５の各列に流れる電流の均一性を向上させることができ、導電体Ｂ１１、Ｂ１５の引き出し側の一部への電流集中を緩和することが可能となることから、導電体Ｂ１１、Ｂ１５の熱破壊に対する耐性を向上させることができる。

（第４実施形態）
図４は、第４実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。なお、図４の例では、導電体Ｂ２１〜Ｂ２５が１０列分だけ配置されている例を示した。また、各導電体Ｂ２１〜Ｂ２５内に示した数値は、中間配線Ｈ２２〜Ｈ２５全体に流れる電流を１Ａとした時の各導電体Ｂ２１〜Ｂ２５に個別に流れる電流の値である。
図４において、半導体基板１０上には下層配線Ｈ２１が形成され、下層配線Ｈ２１上には上層配線Ｈ２６が形成されている。ここで、下層配線Ｈ２１と上層配線Ｈ２６は互いに同一方向に引き出されている。また、半導体基板１０には保護素子１１および集積回路１３が形成され、半導体基板１０上にはパッド１２が配置されている。そして、下層配線Ｈ２１は保護素子１１に接続され、上層配線Ｈ２６はパッド１２に接続されている。

また、下層配線Ｈ２１と上層配線Ｈ２６との間には中間配線Ｈ２２〜Ｈ２５が４層に渡って設けられている。そして、下層配線Ｈ２１と中間配線Ｈ２２とは導電体Ｂ２１を介して互いに接続され、中間配線Ｈ２２と中間配線Ｈ２３とは導電体Ｂ２２を介して互いに接続され、中間配線Ｈ２３と中間配線Ｈ２４とは導電体Ｂ２３を介して互いに接続され、中間配線Ｈ２４と中間配線Ｈ２５とは導電体Ｂ２４を介して互いに接続され、中間配線Ｈ２５と上層配線Ｈ２６とは導電体Ｂ２５を介して互いに接続されている。

ここで、導電体Ｂ２２〜Ｂ２４では、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の２列分が除去されている。

この時、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の導電体Ｂ２２〜Ｂ２４を除去しない場合は、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の１列目の導電体Ｂ２１、Ｂ２５に流れる電流は１５２ｍＡである。また、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の導電体Ｂ２２〜Ｂ２４を除去しない場合は、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の１０列目の導電体Ｂ２１、Ｂ２５に流れる電流は７４．３ｍＡである。

これに対して、図４に示すように、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の導電体Ｂ２２〜Ｂ２４を除去した場合は、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の１列目の導電体Ｂ２１、Ｂ２５に流れる電流は１４１ｍＡである。また、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の導電体Ｂ２２〜Ｂ２４を除去した場合は、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の１０列目の導電体Ｂ２１、Ｂ２５に流れる電流は８０．０ｍＡである。

この結果、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の導電体Ｂ２２〜Ｂ２４を除去することにより、導電体Ｂ２１、Ｂ２５の各列に流れる電流の均一性を向上させることができ、導電体Ｂ２１、Ｂ２５の引き出し側の一部への電流集中を緩和することが可能となることから、導電体Ｂ２１、Ｂ２５の熱破壊に対する耐性を向上させることができる。また、図３の方法に比べて、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の導電体Ｂ２２〜Ｂ２４の除去する個数を増大させることにより、導電体Ｂ２１、Ｂ２５の各列に流れる電流の均一性をより一層向上させることができる。

（第５実施形態）
図５は、第５実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。なお、図５の例では、導電体Ｂ３１〜Ｂ３５が１６列分だけ配置されている例を示した。また、各導電体Ｂ３１〜Ｂ３５内に示した数値は、中間配線Ｈ３２〜Ｈ３５全体に流れる電流を１Ａとした時の各導電体Ｂ３１〜Ｂ３５に個別に流れる電流の値である。
図５において、半導体基板１０上には下層配線Ｈ３１が形成され、下層配線Ｈ３１上には上層配線Ｈ３６が形成されている。ここで、下層配線Ｈ３１と上層配線Ｈ３６は互いに同一方向に引き出されている。また、半導体基板１０には保護素子１１および集積回路１３が形成され、半導体基板１０上にはパッド１２が配置されている。そして、下層配線Ｈ３１は保護素子１１に接続され、上層配線Ｈ３６はパッド１２に接続されている。

また、下層配線Ｈ３１と上層配線Ｈ３６との間には中間配線Ｈ３２〜Ｈ３５が４層に渡って設けられている。そして、下層配線Ｈ３１と中間配線Ｈ３２とは導電体Ｂ３１を介して互いに接続され、中間配線Ｈ３２と中間配線Ｈ３３とは導電体Ｂ３２を介して互いに接続され、中間配線Ｈ３３と中間配線Ｈ３４とは導電体Ｂ３３を介して互いに接続され、中間配線Ｈ３４と中間配線Ｈ３５とは導電体Ｂ３４を介して互いに接続され、中間配線Ｈ３５と上層配線Ｈ３６とは導電体Ｂ３５を介して互いに接続されている。

ここで、導電体Ｂ３２〜Ｂ３４では、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の４列分が除去されている。

この時、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の導電体Ｂ３２〜Ｂ３４を除去しない場合は、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の１列目の導電体Ｂ３１、Ｂ３５に流れる電流は１３３ｍＡである。また、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の導電体Ｂ３２〜Ｂ３４を除去しない場合は、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の１６列目の導電体Ｂ３１、Ｂ３５に流れる電流は３４．８ｍＡである。

これに対して、図５に示すように、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の導電体Ｂ３２〜Ｂ３４を除去した場合は、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の１列目の導電体Ｂ３１、Ｂ３５に流れる電流は１１７ｍＡである。また、下層配線Ｈ２１および上層配線Ｈ２６の引き出し側の導電体２２〜Ｂ２４を除去した場合は、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の１６列目の導電体Ｂ３１、Ｂ３５に流れる電流は４２．５ｍＡである。

この結果、下層配線Ｈ３１および上層配線Ｈ３６の引き出し側の導電体Ｂ３２〜Ｂ３４を除去することにより、導電体Ｂ３１、Ｂ３５の各列に流れる電流の均一性を向上させることができ、導電体Ｂ３１、Ｂ３５の引き出し側の一部への電流集中を緩和することが可能となることから、導電体Ｂ３１、Ｂ３５の熱破壊に対する耐性を向上させることができる。また、図４の方法に比べて、導電体Ｂ３１〜Ｂ３５のマトリックス配置される個数を増大させることにより、導電体Ｂ３１、Ｂ３５の各列に流れる電流の均一性をより一層向上させることができる。

（第６実施形態）
図６は、第６実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す斜視図である。
図１の導電体Ｂ２、Ｂ４では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の１列分全体を除去し、図１の導電体Ｂ３では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の２列分全体を除去した。

これに対し、図６の導電体Ｂ２〜Ｂ４では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の１列分の一部が除去されている。この時、導電体Ｂ２〜Ｂ４では、各中間層ごとに導電体Ｂ２〜Ｂ４が除去される位置を変えるようにしてもよい。例えば、導電体Ｂ２、Ｂ４では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の１列分の外側の導電体Ｂ２、Ｂ４のみを除去し、導電体Ｂ３では、下層配線Ｈ１および上層配線Ｈ６の引き出し側の１列分の内側の導電体Ｂ３のみおよび２列目全体を除去することができる。

この時、下層配線Ｈ１および上層配線Ｈ６の引き出し側を流れる電流は、導電体Ｂ２〜Ｂ４の位置の違いに応じて蛇行するため、下層配線Ｈ１および上層配線Ｈ６の引き出し側の電流パスはＰ３となる。このため、電流パスＰ１に比べて電流パスＰ３の経路を長くすることができ、抵抗を増大させることができる。この結果、電流パスＰ３を通る電流を減らすことができ、電流パスＰ３上にある導電体Ｂ１〜Ｂ５がジュール熱によって破壊されるのを防止することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Ｈ１、Ｈ１１、Ｈ２１、Ｈ３１下層配線、Ｈ２〜Ｈ５、Ｈ７、Ｈ８、Ｈ２´〜Ｈ４´、Ｈ１２〜Ｈ１５、Ｈ２２〜Ｈ２５、Ｈ３２〜Ｈ３５中間配線、Ｈ６、Ｈ１６、Ｈ２６、Ｈ３６上層配線、Ｂ１〜Ｂ５、Ｂ１１〜Ｂ１５、Ｂ２１〜Ｂ２５、Ｂ３１〜Ｂ３５導電体、１０半導体基板、１１保護素子、１２パッド、１３集積回路

Claims

下層配線と、
２層以上の中間層を介して前記下層配線上に配置され、前記下層配線と同一方向に引き出された上層配線と、
前記下層配線とその上の第１の中間層とを接続し、前記下層配線と前記第１の中間層との間にマトリックス状に配置された第１の導電体と、
前記上層配線とその下の第２の中間層とを接続し、前記上層配線と前記第２の中間層との間にマトリックス状に配置された第２の導電体と、
前記第１の中間層と前記第２の中間層とを接続し、前記第１の導電体および前記第２の導電体のマトリックス配置に対して、前記下層配線および前記上層配線の引き出し側の少なくとも１列分が除去された第３の導電体と、
前記第１の中間層に設けられ、前記第１の導電体と前記第３の導電体を媒介する第１の中間配線と、
前記第２の中間層に設けられ、前記第２の導電体と前記第３の導電体を媒介する第２の中間配線とを備えることを特徴とする半導体装置。
下層配線と、
２層以上の中間層を介して前記下層配線上に配置され、前記下層配線と同一方向に引き出される上層配線と、
前記下層配線とその上の第１の中間層とを接続する複数の第１の導電体と、
前記上層配線とその下の第２の中間層とを接続する複数の第２の導電体と、
前記第１の中間層と前記第２の中間層とを接続し、前記下層配線および前記上層配線の引き出し側において、前記第１の導電体および前記第２の導電体よりも個数が少ない第３の導電体とを備え、
前記第１の導電体、前記第２の導電体および前記第３の導電体はそれぞれマトリックス
状に配置され、前記第３の導電体は、前記第１の導電体および前記第２の導電体に対して
、前記下層配線および前記上層配線の引き出し側の第１列目の個数が第２列目以降の個数よりも少ないことを特徴とする半導体装置。
前記第１の中間層に設けられ、前記第１の導電体と前記第３の導電体を媒介する第１の中間配線と、
前記第２の中間層に設けられ、前記第２の導電体と前記第３の導電体を媒介する第２の中間配線とを備えることを特徴とする請求項２に記載の半導体装置。
前記第３の導電体は、前記第１の導電体および前記第２の導電体に対して、前記下層配線および前記上層配線の引き出し側の少なくとも１列分が除去されていることを特徴とする請求項２または３に記載の半導体装置。
前記上層配線は半導体基板上に形成されたパッドに接続され、前記下層配線は半導体基板に形成された保護素子に接続されていることを特徴とする請求項１から４のいずれか１つに記載の半導体装置。