JP5874501B2 - 高周波モジュール - Google Patents

Description

この発明は、複数の通信信号を共通のアンテナで送受信する高周波モジュールに関する。

通信端末における通信信号のマルチバンド化によって、複数の通信信号を、これら複数の通信信号に共通のアンテナで送受信する高周波モジュールが各種考案されている。

例えば、特許文献１に記載の高周波モジュールは、第１送信信号と第１受信信号からなる第１通信信号と、第２送信信号と第２受信信号からなる第２通信信号とを共通のアンテナで送受信している。

特許文献１の高周波モジュールでは、アンテナ接続端子がスイッチＩＣの共通端子に接続されている。スイッチＩＣの第１切替端子は、受信側ダイプレクサに接続されている。スイッチＩＣの第２切替端子は、送信側ダイプレクサに接続されている。

受信側ダイプレクサには、第１受信端子と第２受信端子とが接続されている。受信側ダイプレクサは、スイッチＩＣから入力された第１受信信号を第１受信端子に出力し、第２受信信号を第２受信信号に出力する。

送信側ダイプレクサには、第１送信端子と第２送信端子とが接続されている。送信側ダイプレクサは、第１送信端子から入力される第１送信信号をスイッチＩＣに出力し、第２送信端子から入力される第２送信信号をスイッチＩＣに出力する。

このような高周波モジュールは、内部導体パターンによりインダクタやキャパシタが形成された積層体を備え、当該積層体の天面に、内蔵されないスイッチＩＣ等が実装された構造からなる。そして、送信側ダイプレクサや受信側ダイプレクサは、インダクタやキャパシタからなるので、その全部もしくは大部分が積層体の内部導体パターンによって形成されることが多く行われている。

特開２００３−３１８７７３号公報

しかしながら、通信端末の小型化に伴って、高周波モジュールも小型化されている。高周波モジュールが小型化されると、積層体内に形成される内部導体パターン間の距離も短くなる。したがって、内部導体パターンで形成されるインダクタ間の距離も短くなる。このため、例えば、送信側ダイプレクサ内において、第１送信信号が伝送するインダクタと、第２送信信号が伝送するインダクタとの間で不要な電磁界結合が生じてしまい、第１送信端子と第２送信端子との間のアイソレーションが劣化してしまうことがある。

このような現象は、受信側ダイプレクサや、送信信号と受信信号とを分波するデュプレクサでも生じる可能性があるが、送信信号は受信信号と比較してパワーが大きいため、第１送信端子と第２送信端子との間のアイソレーションが最も劣化し易い。

本発明の目的は、共通のアンテナを用いて送受信を行うための各送信端子間のアイソレーションを向上させた高周波モジュールを提供することにある。

この発明は、第１送信信号と第２送信信号とをこれらに共通のアンテナで送信するための高周波モジュールにおいて、所定の導体パターンが形成された複数の絶縁体層が積層されてなる積層体を備え、該積層体に次の特徴を有する。

積層体は、共通のアンテナに接続する共通アンテナ端子と、第１送信信号が入力される第１送信端子と、第２送信信号が入力される第２送信端子と、第１送信端子と共通アンテナ端子との間に接続される第１フィルタ回路の少なくとも一部と、第２送信端子と共通アンテナ端子との間に接続される第２フィルタ回路の少なくとも一部とを備える。

積層体の内部には、第１内部導体パターン、第２内部導体パターン、第３内部導体パターンが形成されている。第１内部導体パターンは、第１フィルタ回路を構成し、該第１フィルタ回路における等価回路上で第１送信端子に最も近い第１インダクタを備える。第２内部導体パターンは、第２フィルタ回路を構成し、該第２フィルタ回路における等価回路上で第２送信端子に最も近い第２インダクタを備える。第３内部導体パターンは、第１内部導体パターンと第２内部導体パターンとの間に配置され、第１フィルタ回路および第２フィルタ回路を構成する回路素子とは異なる回路素子を構成する。

この構成では、第１送信信号が伝送される第１インダクタと、第２送信信号が伝送される第２インダクタとの距離が長くなる。したがって、第１インダクタと第２インダクタとの間の電磁界結合が生じ難くなり、第１送信端子と第２送信端子との間のアイソレーションが向上する。

また、この発明の高周波モジュールでは、第１内部導体パターン、第２内部導体パターン、および、第３内部導体パターンは、積層体の主面から平面視したときに、互いに重ならないように配置されていることが好ましい。

この構成では、さらにアイソレーションを向上させることができる。

また、この発明の高周波モジュールでは、第１フィルタ回路の共通アンテナ端子側の端部と、第２フィルタ回路の共通アンテナ端子側の端部とが接続され、第１フィルタ回路と第２フィルタ回路とを含む第１ダイプレクサを備えることが好ましい。

この構成では、本発明の具体的な構成例を示している。通常、このように第１フィルタ回路と第２フィルタ回路とでダイプレクサ（第１ダイプレクサ）を構成する場合、第１フィルタ回路と第２フィルタ回路との間隔が狭くなりやすいが、本発明の構成を用いることで、第１フィルタ回路に接続する第１送信端子と、第２フィルタ回路に接続する第２送信端子との間のアイソレーションを向上させることができる。

また、この発明の高周波モジュールでは、次の構成であることが好ましい。高周波モジュールは、第１送信信号と対をなす第１受信信号を出力する第１受信端子と、第２送信信号と対をなす第２受信信号を出力する第２受信端子と、第１受信端子と共通アンテナ端子との間に接続される第３フィルタ回路と、第２受信端子と共通アンテナ端子との間に接続される第４フィルタ回路と、を備える。第３フィルタ回路の少なくとも一部は積層体の内部に形成された第４内部導体パターンで形成されている。第４フィルタ回路の少なくとも一部は積層体の内部に形成された第５内部導体パターンで形成されている。第３内部導体パターンは第４内部導体パターンと第５内部導体パターンを備える。

この構成では、第１インダクタと第２インダクタとの間に、複数のフィルタ回路を構成する内部導体パターンが配置されるので、第１送信端子と第２送信端子との間のアイソレーションをさらに向上させることができる。

また、この発明の高周波モジュールでは、第４内部導体パターンは、第５内部導体パターンよりも第１内部導体パターン側に形成されていることが好ましい。

第１内部導体パターンと伝送する第１送信信号と、第４内部導体パターンを伝送する第１受信信号は、１種類の通信信号を構成する対の信号であるので、基本周波数帯域および２倍波周波数帯域、３倍波周波数帯域が殆ど重ならない。一方、第５内部導体パターンを伝送する第２受信信号は、第１送信信号と異なる通信信号を構成するため、基本周波数帯域および２倍波周波数帯域、３倍波周波数帯域が重なる可能性がある。しかしながら、この構成を用いることで、周波数帯域が重なる可能性のある２種類の信号を伝送する内部導体パターンと距離を長くすることができ、これら信号を入出力する端子間でのアイソレーションを向上させることができる。

また、この発明の高周波モジュールでは、次の構成であってもよい。高周波モジュールは、第２ダイプレクサ、スイッチ素子、を備える。第２ダイプレクサは、第３フィルタ回路の共通アンテナ端子側の端部と、第４フィルタ回路の共通アンテナ端子側の端部とが接続され、第３フィルタ回路と第４フィルタ回路とを含む。スイッチ素子は、第１ダイプレクサにおける第１フィルタ回路の共通アンテナ端子側の端部と第２フィルタ回路の前記共通アンテナ端子側の端部とが接続される第１接続点と、第２ダイプレクサにおける第３フィルタ回路の共通アンテナ端子側の端部と第４フィルタ回路の共通アンテナ端子側の端部とが接続される第２接続点と、を切り替えて、共通アンテナ端子に接続する。

この構成では、共通のアンテナで、第１、第２送信信号を送信し、第１、第２受信信号を受信する高周波モジュールのより具体的な構成例を示している。

また、この発明の高周波モジュールでは、第２送信信号の基本周波数は、第１送信信号の２倍波周波数または３倍波周波数であることが好ましい。

この構成では、第１送信信号の周波数と第２送信信号の周波数との具体的な関係例を示している。このような構成の場合、第２フィルタ回路の通過帯域と第１送信信号の２倍波周波数、３倍波周波数が重なり合ってしまい、第１送信信号の２倍波信号または３倍波信号が第２送信端子側に漏洩しやすい。したがって、少なくとも上述の構成のように、第１送信端子に近い第１インダクタと第２送信端子に近い第２インダクタとの間の電磁界結合を抑制できていれば、第１送信端子と第２送信端子との間のアイソレーションの向上効果が大きい。

また、この発明の高周波モジュールでは、次の構成であることが好ましい。積層体は、配列形成された複数の導電性ビアホールと内部グランド導体とを備える。導電性ビアホールは、積層体の積層方向に連続する形状からなり、第１フィルタ回路を構成する内部導体パターンが形成される第１の領域と第２フィルタ回路を構成する内部導体パターンが形成される第２の領域との間に形成されている。内部グランド導体は、所定の絶縁体層に形成され、外部のグランドに接続されている。配列形成された複数の導電性ビアホールは内部グランド導体に接続されている。

この構成では、複数の導電性ビアホールにより、第１フィルタ回路を構成する内部導体パターンと、第２フィルタ回路を構成する内部導体パターンとの間の電磁界結合が抑制される。これにより、第１送信端子と第２送信端子との間のアイソレーションをさらに向上させることができる。

この発明によれば、高周波モジュールの各送信端子、受信端子間のアイソレーションを向上させることができる。

本発明の実施形態に係る高周波モジュール１０の回路図である。 本発明の実施形態に係る高周波モジュール１０の外観斜視図である。 本発明の実施形態に係る高周波モジュール１０の積層図である。 本発明の実施形態に係る高周波モジュール１０と従来構成の高周波モジュールのアイソレーション特性図である。

この発明の実施形態に係る高周波モジュールについて、図を参照して説明する。図１は、本実施形態の高周波モジュール１０の等価回路図である。

高周波モジュール１０は、共通アンテナ端子Ｐ（ＡＮＴ）、第１送信端子Ｐ（ＴｘＧ）、第２送信端子Ｐ（ＴｘＡ）、第１受信端子Ｐ（ＲｘＧ）、および第２受信端子Ｐ（ＲｘＡ）を備える。

共通端子Ｐ（ＡＮＴ）は、整合用のキャパシタＣ１を介して、スイッチ素子ＳＷのスイッチ共通端子に接続されている。

スイッチ素子ＳＷは、スイッチ共通端子と、第１切替端子および第２切替端子とを備え、外部からの制御信号によって、スイッチ共通端子を第１切替端子または第２切替端子のいずれかに接続する。

スイッチ素子ＳＷの第１切替端子は、キャパシタＣ２を介してダイプレクサＤＩＰｔに接続されている。スイッチ素子ＳＷの第２切替端子は、キャパシタＣ３を介してダイプレクサＤＩＰｒに接続されている。ダイプレクサＤＩＰｔが本発明の「第１ダイプレクサ」に相当する。ダイプレクサＤＩＰｒが本発明の「第２ダイプレクサ」に相当する。

ダイプレクサＤＩＰｔは、ローパスフィルタＬＰＦ１とバンドパスフィルタＢＰＦ１とを備える。ローパスフィルタＬＰＦ１が本発明の「第１フィルタ回路」に相当する。バンドパスフィルタＢＰＦ１が本発明の「第２フィルタ回路」に相当する。

ローパスフィルタＬＰＦ１は、一方端が第１送信端子Ｐ（ＴｘＧ）に接続されており、他方端がキャパシタＣ２およびバンドパスフィルタＢＰＦ１に接続されている。バンドパスフィルタＢＰＦ１は、一方端が第２送信端子Ｐ（ＴｘＡ）に接続されており、他方端がキャパシタＣ２およびローパスフィルタＬＰＦ１に接続されている。ローパスフィルタＬＰＦ１とバンドパスフィルタＢＰＦ１との接続点が本発明の「第１接続点」に相当する。

ローパスフィルタＬＰＦ１は、第１送信端子Ｐ（ＴｘＧ）と第１接続点との間に直列接続されたインダクタＬ１１，Ｌ１３，Ｌ１５を備える。この際、第１送信端子Ｐ（ＴｘＧ）側から第１接続点に向かって、インダクタＬ１５、インダクタＬ１３、インダクタＬ１１の順に接続されている。

インダクタＬ１１とインダクタＬ１３との接続点は、インダクタＬ１２とキャパシタＣ１１との直列回路を介してグランドに接続されている。インダクタＬ１３とインダクタＬ１５との接続点は、インダクタＬ１４とキャパシタＣ１２との直列回路を介してグランドに接続されている。インダクタＬ１５の第１送信端子Ｐ（ＴｘＧ）側は、インダクタＬ１６とキャパシタＣ１３との直列回路を介してグランドに接続されている。

ローパスフィルタＬＰＦ１における第１送信端子Ｐ（ＴｘＧ）に最も近いインダクタＬ１５，Ｌ１６が本発明の「第１インダクタ」に相当する。

ローパスフィルタＬＰＦ１は、これらインダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６のインダクタンスと、キャパシタＣ１１，Ｃ１２，Ｃ１３のキャパシタンスを適宜設定することで、第１送信端子Ｐ（ＴｘＧ）から入力される第１送信信号の基本周波数帯域を通過させ、２倍波周波数帯域および３倍波周波数帯域で所定の減衰量が得られるローパスフィルタ（低域通過フィルタ）を構成する。

バンドパスフィルタＢＰＦ１は、第２送信端子Ｐ（ＴｘＡ）と第１接続点との間に直列接続されたインダクタＬ２３、キャパシタＣ２２，Ｃ２１を備える。この際、第２送信端子Ｐ（ＴｘＡ）側から第１接続点に向かって、インダクタＬ２３、キャパシタＣ２２、キャパシタＣ２１の順に接続されている。

キャパシタＣ２２には、インダクタＬ２２が並列接続されている。キャパシタＣ２１とキャパシタＣ２２の接続点は、インダクタＬ２１、キャパシタＣ２３の直列回路を介してグランドに接続されている。

バンドパスフィルタＢＰＦ１における第２送信端子Ｐ（ＴｘＡ）に最も近いインダクタＬ２３が本発明の「第２インダクタ」に相当する。

バンドパスフィルタＢＰＦ１は、これらインダクタＬ２１，Ｌ２２，Ｌ２３のインダクタンスと、キャパシタＣ２１，Ｃ２２，Ｃ２３のキャパシタンスを適宜設定することで、第２送信端子Ｐ（ＴｘＡ）から入力される第２送信信号の基本周波数帯域を通過させ、２倍波周波数帯域および３倍波周波数帯域、第１送信信号の基本周波数帯域で所定の減衰量が得られるバンドパスフィルタ（帯域通過フィルタ）を構成する。

ダイプレクサＤＩＰｒは、ローパスフィルタＬＰＦ２とハイパスフィルタＨＰＦ１とを備える。ローパスフィルタＬＰＦ２が本発明の「第３フィルタ回路」に相当する。ハイパスフィルタＨＰＦ１が本発明の「第４フィルタ回路」に相当する。

ローパスフィルタＬＰＦ２は、一方端が第１受信端子Ｐ（ＲｘＧ）に接続されており、他方端がキャパシタＣ３およびハイパスフィルタＨＰＦ１に接続されている。ハイパスフィルタＨＰＦ１は、一方端が第２受信端子Ｐ（ＲｘＡ）に接続されており、他方端がキャパシタＣ３およびローパスフィルタＬＰＦ２に接続されている。ローパスフィルタＬＰＦ２とハイパスフィルタＢＰＦ１との接続点が本発明の「第２接続点」に相当する。

ローパスフィルタＬＰＦ２は、第１受信端子Ｐ（ＲｘＧ）と第２接続点との間に直列接続されたインダクタＬ３１を備える。インダクタＬ３１の第１受信端子（ＲｘＧ）側は、インダクタＬ３２、キャパシタＣ３１の直列回路を介してグランドに接続されている。

ローパスフィルタＬＰＦ２は、これらインダクタＬ３１，Ｌ３２のインダクタンスと、キャパシタＣ３１のキャパシタンスを適宜設定することで、第１受信端子Ｐ（ＲｘＧ）へ出力する第１受信信号の基本周波数帯域を通過させ、第２受信信号の基本周波数帯域に対して所定の減衰量が得られるローパスフィルタ（低域通過フィルタ）を構成する。

ハイパスフィルタＨＰＦ１は、第２受信端子Ｐ（ＲｘＡ）と第２接続点との間に直列接続されたキャパシタＣ４１，Ｃ４２を備える。キャパシタＣ４１とキャパシタＣ４２の接続点は、インダクタＬ４１とキャパシタＣ４３との直列回路を介してグランドに接続されている。

ハイパスフィルタＨＰＦ１は、これらインダクタＬ４１のインダクタンスと、キャパシタＣ４１，Ｃ４２，Ｃ４３のキャパシタンスを適宜設定することで、第２受信端子Ｐ（ＲｘＡ）へ出力する第２受信信号の基本周波数帯域を通過通過させ、第１受信信号の基本周波数帯域に対して所定の減衰量が得られるハイパスフィルタ（高域通過フィルタ）を構成する。

このような回路構成からなる高周波モジュール１０は、次に示すような構造によって実現される。図２は本発明の実施形態に係る高周波モジュール１０の外観斜視図である。図３は本発明の実施形態に係る高周波モジュール１０の積層図である。なお、図３における各絶縁体層の小丸印は導電性ビアホールを示している。

図２に示すように、高周波モジュール１０は、積層体１００、および実装回路部品２０１，２０２，２０３，２０４を備える。

積層体１００は、図３に示すような複数の絶縁体層１０１−１１９を積層してなる。この際、絶縁体層１０１が最下層となり、絶縁体層１１９が最上層となるように、積層されている。

積層体１００の最下層となる絶縁体層１０１の底面側には、高周波モジュール１０を外部回路や外部グランドへ接続するための外部接続用ランド３０１，３０２が、所定の配置パターンで形成されている。

絶縁体層１０２には、内部グランド導体４０１が形成されている。内部グランド導体４０１は、絶縁体層１０２の略全面に形成されている。

絶縁体層１０３には、絶縁体層１０３および積層体１００を積層方向に沿って見て矩形状からなる平板導体５０１，５０２，５０３，５０４が形成されている。以下、積層体１００を積層方向に沿って見て矩形状からなる導体を平板導体と称する。平板導体５０１，５０２，５０３，５０４は所定面積からなり、内部グランド導体４０１および絶縁体層１０４の内部グランド導体４０２と対向するように形成されている。

絶縁体層１０４には、内部グランド導体４０２が形成されている。内部グランド導体４０２は、絶縁体層１０４の略全面に形成されている。

絶縁体層１０５には、平板導体５０４，５０５，５０６，５０７，５０８が形成されている。平板導体５０４，５０５，５０６，５０７，５０８は、内部グランド導体４０２と対向するように形成されている。これら絶縁体層１０２−１０５の導体パターンの構成から、キャパシタＣ１１，Ｃ１２，Ｃ１３，Ｃ２３，Ｃ３１，Ｃ４３が形成されている。

絶縁体層１０６には、線状の導体パターン６０１，６０２が形成されている。

絶縁体層１０７には、線状の導体パターン６０１，６０２，６０３，６０４，６０７が形成されている。

絶縁体層１０８には、線状の導体パターン６０１，６０３，６０４，６０７，６１１が形成されている。

絶縁体層１０９には、線状の導体パターン６０３，６０７，６０８，６０９，６１０，６１１，６１２が形成されている。

絶縁体層１１０には、線状の導体パターン６０３，６０７，６０８，６０９，６１０，６１１，６１２が形成されている。

絶縁体層１１１には、線状の導体パターン６０３，６０７，６０８，６０９，６１０，６１１，６１２が形成されている。

絶縁体層１１２には、線状の導体パターン６０３，６０７，６０８，６０９，６１１，６１２が形成されている。

これら絶縁体層１０６−１１２に形成された導体パターンと導電性ビアホールとにより、高周波モジュール１０を構成する全てのインダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６，Ｌ２１，Ｌ２２，Ｌ２３，Ｌ３１，Ｌ３２，Ｌ４１が形成されている。

絶縁体層１１３には、導電性ビアホールのみが形成されている。

絶縁体層１１４には、内部グランド導体４０３と、平板導体５０９，５１０が形成されている。

絶縁体層１１５には、平板導体５１１，５１２，５１３が形成されている。平板導体５１１は、絶縁体層１１４の平板導体５０９に対向するように形成されている。平板導体５１２は、絶縁体層１１４の内部グランド導体４０３に対向するように形成されている。

絶縁体層１１６には、内部グランド導体４０４と、平板導体５１４，５１５が形成されている。内部グランド導体４０４は、絶縁体層１１５の平板導体５１２と対向するように形成されている。平板導体５１４は、絶縁体層１１５の平板導体５１１と対向するように形成されている。平板導体５１５は、絶縁体層１１５の平板導体５１３と対向するように形成されている。

絶縁体層１１７には、平板導体５１６が形成されている。平板導体５１６は、絶縁体層１１４の平板導体５０９と対向するように形成されている。

これら絶縁体層１１４−１１７の導体パターンの構成から、キャパシタＣ２１，Ｃ２２，Ｃ４１，Ｃ４２が形成されている。

絶縁体層１１８には、接続導体７００が形成されている。絶縁体層１１９の天面（積層体１００の天面）には、実装用ランド８００が所定のパターンで形成されている。接続導体７００は、絶縁体層１１９の天面に形成された実装用ランドに実装されたスイッチ素子や他の回路部品と上述のインダクタやキャパシタとを、図１に示した回路パターンで接続するように形成されている。実装用ランド８００には、実装回路部品２０１，２０２，２０３，２０４が実装されている。

実装回路部品２０１はスイッチ素子ＳＷを形成するスイッチＩＣであり、実装回路部品２０２，２０３，２０４は、それぞれキャパシタＣ１，Ｃ２，Ｃ３を形成する実装型コンデンサである。

より具体的には、各インダクタは次のように形成されている。

インダクタＬ１１は、絶縁体層１０９から絶縁体層１１２に形成された導体パターン６０９と、各層の導体パターン６０９を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ１２は、絶縁体層１０７と絶縁体層１０８に形成された導体パターン６０４と、各層の導体パターン６０４を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ１３は、絶縁体層１０９から絶縁体層１１２に形成された導体パターン６０８と、各層の導体パターン６０８を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ１４は、絶縁体層１０６から絶縁体層１０８まで形成された導体パターン６０１と、各層の導体パターン６０１を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ１５は、絶縁体層１０９から絶縁体層１１２に形成された導体パターン６０３と、各層の導体パターン６０３を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ１６は、絶縁体層１０７から絶縁体層１０９に形成された導体パターン６０３と、各層の導体パターン６０３を順次繋ぐように接続する導電性ビアホールとによって形成されている。このインダクタＬ１５，Ｌ１６を形成する導体パターン６０３が本発明の「第１内部導体パターン」に相当する。

インダクタＬ２１は、絶縁体層１０９から絶縁体層１１１に形成された導体パターン６１０と、各層の導体パターン６１０を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ２２は、絶縁体層１０９から絶縁体層１１２に形成された導体パターン６０７と、各層の導体パターン６０７を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ２３は、絶縁体層１０７から絶縁体層１０９に形成された導体パターン６０７と、各層の導体パターン６０７を順次繋ぐように接続する導電性ビアホールとによって形成されている。このインダクタＬ２３を形成する導体パターン６０７が本発明の「第２内部導体パターン」に相当する。

インダクタＬ３１は、絶縁体層１０９から絶縁体層１１２に形成された導体パターン６１２と、各層の導体パターン６１２を順次繋ぐように接続する導電性ビアホールとによって形成されている。

インダクタＬ３２は、絶縁体層１０６と絶縁体層１０７とに形成された導体パターン６０２と、各層の導体パターン６０２を順次繋ぐように接続する導電性ビアホールとによって形成されている。このインダクタＬ３１，Ｌ３２を形成する導体パターン６０２，６１２が本発明の「第４内部導体パターン（第３内部導体パターン）」に相当する。

インダクタＬ４１は、絶縁体層１０８から絶縁体層１１２に形成された導体パターン６１１と、各層の導体パターン６１１を順次繋ぐように接続する導電性ビアホールとによって形成されている。このインダクタＬ４１を形成する導体パターン６１１が本発明の「第５内部導体パターン（第３内部導体パターン）」に相当する。

このような構成により、インダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６，Ｌ２１，Ｌ２２，Ｌ２３，Ｌ３１，Ｌ３２，Ｌ４１は、積層方向に沿った軸を有し、螺旋状に形成された形状のインダクタとなる。

インダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６が形成される領域（ローパスフィルタＬＰＦ１のインダクタの形成領域）と、インダクタＬ２１，Ｌ２２，Ｌ２３が形成される領域（バンドパスフィルタＢＰＦ１のインダクタ形成領域）とは、積層体１００を平面視して（積層体１００を積層方向に沿って見て）、重ならず、異なる位置となるように配置されている。

そして、ローパスフィルタＬＰＦ１のインダクタＬ１５，Ｌ１６が形成される領域を、積層体１００の一方側面の近傍にし、バンドパスフィルタＢＰＦ１のインダクタＬ２３が形成される領域を、積層体１００の他方側面（一方側面と反対側の側面）の近傍にする。このような配置構成は、インダクタＬ１５，Ｌ１６，Ｌ２３の導体パターンが形成される全ての絶縁体層に亘って実現されている。このような構成とすることで、インダクタＬ１５，Ｌ１６の導体パターンとインダクタＬ２３の導体パターンとの距離が長くなるので、インダクタＬ１５，Ｌ１６とインダクタＬ２３との間の電磁界結合を抑制することができる。これにより、等価回路上でインダクタＬ１５，Ｌ１６に近接する第１送信端子Ｐ（ＴｘＧ）と、等価回路上でインダクタＬ２３に近接する第２送信端子Ｐ（ＴｘＡ）との間のアイソレーションを向上させることができる。

さらに、ローパスフィルタＬＰＦ１のインダクタＬ１５，Ｌ１６が形成される領域と、バンドパスフィルタＢＰＦ１のインダクタＬ２３が形成される領域との間には、積層体１００を平面視して、インダクタＬ３１，Ｌ３２が形成される領域（ローパスフィルタＬＰＦ２のインダクタ形成領域）と、インダクタＬ４１（ハイパスフィルタＨＰＦ１のインダクタ形成領域）とが配置されている。このような配置構成も、インダクタＬ１５，Ｌ１６，Ｌ２３の導体パターンが形成される全ての絶縁体層に亘って実現されている。この構成により、インダクタＬ１５，Ｌ１６の導体パターンと、インダクタＬ２３の導体パターンとの間に、他の回路素子の導体パターンが介在し、インダクタＬ１５，Ｌ１６とインダクタＬ２３との間の電磁界結合をさらに抑制することができる。これにより、等価回路上でインダクタＬ１５，Ｌ１６に近接する第１送信端子Ｐ（ＴｘＧ）と、等価回路上でインダクタＬ２３に近接する第２送信端子Ｐ（ＴｘＡ）との間のアイソレーションをさらに向上させることができる。

また、さらに、図３に示すように、ローパスフィルタＬＰＦ１のインダクタの形成領域と、バンドパスフィルタＢＰＦ１のインダクタの形成領域と、ローパスフィルタＬＰＦ２およびハイパスフィルタＨＰＦ１のインダクタの形成領域との間には、内部グランド導体４０２に導通する導電性ビアホールＶＨＧが複数配列形成されている。なお、図３では、図を見やすくするために、代表の導電性ビアホールにのみ「ＶＨＧ」の記号を付しているが、積層図の導電性ビアホールの配置から、この構成は明らかである。

このように、各フィルタのインダクタ形成領域間に複数の導電性ビアホールＶＨＧを配列形成することで、各領域内の導体パターン間の電磁界結合を抑制できる。これにより、ローパスフィルタＬＰＦ１のインダクタの形成領域と、バンドパスフィルタＢＰＦ１のインダクタの形成領域と間の電磁界結合を抑制できる。したがって、等価回路上でインダクタＬ１５，Ｌ１６に近接する第１送信端子Ｐ（ＴｘＧ）と、等価回路上でインダクタＬ２３に近接する第２送信端子Ｐ（ＴｘＡ）との間のアイソレーションを、さらに向上させることができる。

なお、図３に示すように、ローパスフィルタＬＰＦ１のインダクタの形成領域と、バンドパスフィルタＢＰＦ１のインダクタの形成領域とが近接する箇所も存在することがある。この場合、図３に示すように、等価回路上でローパスフィルタＬＰＦ１における第１接続点に最も近いインダクタＬ１１と、等価回路上でバンドパスフィルタＢＰＦ１における第１接続点に最も近いインダクタＬ２１とが、他のインダクタよりも近くなるように配置するとよい。これにより、たとえこれらのインダクタが電磁界結合して送信信号が漏洩しても、ローパスフィルタＬＰＦ１やバンドパスフィルタＢＰＦ１で減衰されるので、第１送信端子Ｐ（ＴｘＧ）と第２送信端子Ｐ（ＴｘＡ）との間のアイソレーションを所定レベル以上で確保することができる。

図４は、本発明の実施形態に係る高周波モジュール１０と従来構成の高周波モジュールのアイソレーション特性図である。図４は、第１送信端子Ｐ（ＴｘＧ）から第２送信端子Ｐ（ＴｘＡ）への信号の通過特性を示している。また、図４では、第１送信信号の２倍波周波数帯域が第２送信信号の基本周波数帯域と重なることを想定して各回路素子値を設定した場合のシミュレーション結果である。図４に示すように、本実施形態の高周波モジュール１０の構成を用いることで、第１送信信号の２倍波周波数帯域であり、第２送信信号の基本周波数帯域である５．０ＧＨｚ付近の減衰量が増加し、当該帯域での第１送信端子Ｐ（ＴｘＧ）と第２送信端子Ｐ（ＴｘＡ）との間のアイソレーションが向上していることが分かる。

また、さらに、図３に示すように、ローパスフィルタＬＰＦ２のインダクタを形成する導体パターンは、ローパスフィルタＬＰＦ１のインダクタを形成する導体パターンに近く、バンドパスフィルタＢＰＦ１のインダクタを形成する導体パターンから遠く配置する。ハイパスフィルタＨＰＦ１のインダクタを形成する導体パターンは、バンドパスフィルタＢＰＦ１のインダクタを形成する導体パターンに近く、ローパスフィルタＬＰＦ１のインダクタを形成する導体パターンから遠く配置する。すなわち、積層体１００を平面視して、ローパスフィルタＬＰＦ１のインダクタを形成する導体パターン、ローパスフィルタＬＰＦ２のインダクタを形成する導体パターン、ハイパスフィルタＨＰＦ１のインダクタを形成する導体パターン、バンドパスフィルタＢＰＦ１のインダクタを形成する導体パターンの順に並ぶように形成する。

ここで、第１送信信号と第１受信信号とは、第１通信信号を構成する対となるように設定されている。また、第２送信信号と第２受信信号とは、第２通信信号を構成する対となるように設定されている。この場合、第１送信信号の基本周波数帯域と第１受信信号の基本周波数帯域とは、殆ど重ならない。同様に、第２送信信号の基本周波数帯域と第２受信信号の基本周波数帯域とは、殆ど重ならない。一方で、第１送信信号の基本周波数帯域と第２受信信号の基本周波数帯域とは重なる可能性があり、第２送信信号の基本周波数帯域と第１受信信号の基本周波数帯域とは重なる可能性がある。

したがって、このような通信仕様であって、ローパスフィルタＬＰＦ１のインダクタがローパスフィルタＬＰＦ２のインダクタに近接して、ハイパスフィルタＨＰＦ１のインダクタから離間し、バンドパスフィルタＢＰＦ１のインダクタがハイパスフィルタＨＰＦ１のインダクタに近接して、ローパスフィルタＬＰＦ２のインダクタから離間することで、周波数帯域が重なる可能性のある２種類の信号を伝送するインダクタの導体パターン間の距離を長くすることができ、これら信号を入出力する端子間でのアイソレーションを向上させることができる。

なお、上述の実施形態の構成は、第１送信信号の２倍波周波数帯域もしくは３倍波周波数帯域（例えば第１送信信号の基本周波数帯域：約２．４ＧＨｚから約２．５ＧＨｚ）と第２送信信号の基本周波数帯域（例えば約４．９ＧＨｚから約５．０ＧＨｚ）とが重なる場合に、有効であるが、このような場合に限るものではない。第１送信信号の２倍波周波数帯域もしくは３倍波周波数帯域と第２送信信号の基本周波数帯域とが重なる場合、バンドパスフィルタＢＰＦ１の通過帯域と第１送信信号の２倍波周波数、３倍波周波数が重なり合ってしまい、第１送信信号の２倍波信号または３倍波信号が第２送信端子側に漏洩しやすい。したがって、第１送信端子に近い第１インダクタと第２送信端子に近い第２インダクタとの間の電磁界結合を抑制できていれば、第１送信端子Ｐ（ＴｘＧ）と第２送信端子Ｐ（ＴｘＡ）との間のアイソレーションの向上効果が大きくなる。

また、上述の実施形態では、第１送信端子Ｐ（ＴｘＧ）が接続されるローパスフィルタＬＰＦ１と、第２送信端子Ｐ（ＴｘＡ）が接続されるバンドパスフィルタＢＰＦ１とで、ダイプレクサＤＩＰｔを構成する例を示したが、第１送信端子Ｐ（ＴｘＧ）が接続されるローパスフィルタＬＰＦ１と、第２送信端子Ｐ（ＴｘＡ）が接続されるバンドパスフィルタＢＰＦ１とが異なる送受切替用のデュプレクサをそれぞれ構成するような場合にも、上述の導体パターンの構成を適用することができる。

１０：高周波モジュール、
１００：積層体、
１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８，１１９：絶縁体層、
２０１，２０２，２０３，２０４：実装回路部品、
３０１，３０２：外部接続用ランド、
４０１，４０２，４０３，４０４：内部グランド導体、
５０１，５０２，５０３，５０４，５０５，５０６，５０７，５０８，５０９，５１０，５１１，５１２，５１３，５１４，５１５，５１６：平板導体、
６０１，６０２，６０３，６０４，６０７，６０８，６０９，６１０，６１１，６１２：導体パターン、
７００：接続導体、
８００：実装用ランド、
ＢＰＦ１：バンドパスフィルタ、ＬＰＦ１，ＬＰＦ２：ローパスフィルタ、ＨＰＦ１：ハイパスフィルタ、ＤＩＰｔ、ＤＩＰｒ：ダイプレクサ、
Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６，Ｌ２１，Ｌ２２，Ｌ２３，Ｌ３１，Ｌ３２，Ｌ４１：インダクタ、
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ３１，Ｃ４１，Ｃ４２，Ｃ４３：キャパシタ、
ＳＷ：スイッチ素子、
ＶＨＧ：導電性ビアホール、
Ｐ（ＡＮＴ）：共通アンテナ端子、Ｐ（ＴｘＧ）：第１送信端子、Ｐ（ＴｘＡ）：第２送信端子、Ｐ（ＲｘＧ）：第１受信端子、Ｐ（ＲｘＡ）：第２受信端子

Claims (7)

1. 所定の導体パターンが形成された複数の絶縁体層が積層されてなる積層体を備え、第１送信信号と第２送信信号とをこれらに共通のアンテナで送信するための高周波モジュールであって、
   前記積層体は、
   前記共通のアンテナに接続する共通アンテナ端子と、
   前記第１送信信号が入力される第１送信端子と、
   前記第２送信信号が入力される第２送信端子と、
   前記第１送信信号と対をなす第１受信信号を出力する第１受信端子と、
   前記第２送信信号と対をなす第２受信信号を出力する第２受信端子と、
   を備え、
   前記積層体の内部には、
   前記第１送信端子と前記共通アンテナ端子との間に接続される第１フィルタ回路の少なくとも一部を構成し、該第１フィルタ回路における等価回路上で前記第１送信端子に最も近い第１インダクタを形成する第１内部導体パターンと、
   前記第２送信端子と前記共通アンテナ端子との間に接続される第２フィルタ回路の少なくとも一部を構成し、該第２フィルタ回路における等価回路上で前記第２送信端子に最も近い第２インダクタを形成する第２内部導体パターンと、
   前記第１受信端子と前記共通アンテナ端子との間に接続される第３フィルタ回路の少なくとも一部を構成し、前記第１内部導体パターンと前記第２内部導体パターンとの間に配置される第４内部導体パターンと、
   前記第２受信端子と前記共通アンテナ端子との間に接続される第４フィルタ回路の少なくとも一部を構成し、前記第１内部導体パターンと前記第２内部導体パターンとの間に配置される第５内部導体パターンと、
   が形成される、高周波モジュール。
2. 前記第１内部導体パターン、前記第２内部導体パターン、および、前記第４内部導体パターンは、前記積層体の主面から平面視したときに、互いに重ならないように配置され、かつ、前記第１内部導体パターン、前記第２内部導体パターン、および、前記第５内部導体パターンは、前記積層体の主面から平面視したときに、互いに重ならないように配置されている、請求項１に記載の高周波モジュール。
3. 前記第１フィルタ回路の前記共通アンテナ端子側の端部と、前記第２フィルタ回路の前記共通アンテナ端子側の端部とが接続され、前記第１フィルタ回路と前記第２フィルタ回路とを含む第１ダイプレクサを備える、請求項１または請求項２に記載の高周波モジュール。
4. 前記第３フィルタ回路の前記共通アンテナ端子側の端部と、前記第４フィルタ回路の前記共通アンテナ端子側の端部とが接続され、前記第３フィルタ回路と前記第４フィルタ回路とを含む第２ダイプレクサと、
   前記第１ダイプレクサにおける、前記第１フィルタ回路の前記共通アンテナ端子側の端部と前記第２フィルタ回路の前記共通アンテナ端子側の端部とが接続される第１接続点と、前記第３フィルタ回路の前記共通アンテナ端子側の端部と前記第４フィルタ回路の前記共通アンテナ端子側の端部とが接続される第２接続点と、を切り替えて、前記共通アンテナ端子に接続するスイッチ素子と、
   を備えた、請求項３に記載の高周波モジュール。
5. 前記第４内部導体パターンは、前記第５内部導体パターンよりも前記第１内部導体パターン側に形成されている、請求項１乃至請求項４のいずれかに記載の高周波モジュール。
6. 前記第２送信信号の基本周波数は、前記第１送信信号の２倍波周波数または３倍波周波数である、請求項１乃至請求項５のいずれかに記載の高周波モジュール。
7. 前記積層体は、前記積層体の積層方向に連続する形状からなり、前記第１フィルタ回路を構成する内部導体パターンが形成される第１の領域と前記第２フィルタ回路を構成する内部導体パターンが形成される第２の領域との間に、配列形成された複数の導電性ビアホールと、
   所定の絶縁体層に形成され、外部のグランドに接続される内部グランド導体と、を備え、
   前記複数の導電性ビアホールは、前記内部グランド導体に接続されている、請求項１乃至請求項６のいずれかに記載の高周波モジュール。

Images