JP5860670B2 - Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング - Google Patents
Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング Download PDFInfo
- Publication number
- JP5860670B2 JP5860670B2 JP2011241239A JP2011241239A JP5860670B2 JP 5860670 B2 JP5860670 B2 JP 5860670B2 JP 2011241239 A JP2011241239 A JP 2011241239A JP 2011241239 A JP2011241239 A JP 2011241239A JP 5860670 B2 JP5860670 B2 JP 5860670B2
- Authority
- JP
- Japan
- Prior art keywords
- routing
- network
- minimum
- router
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17312—Routing techniques specific to parallel machines, e.g. wormhole, store and forward, shortest path problem congestion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17362—Indirect interconnection networks hierarchical topologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/10—Routing in connection-oriented networks, e.g. X.25 or ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/12—Shortest path evaluation
- H04L45/125—Shortest path evaluation based on throughput or bandwidth
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/58—Association of routers
- H04L45/586—Association of routers of virtual routers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Description
本特許文書の開示の一部には、著作権保護が請求される要素が含まれている。著作権所有者は、本特許文書または本特許開示を任意の人物がファクシミリ複製することについては、これらが米国特許商標庁のファイルあるいは記録に記載されているため異論を唱えないが、その他の権利は全て所有するものである。
信を提供することが課題になっている。
ることができる。ここで記述している本発明の様々な実施形態の特徴または制限は、これらが援用されている例示的な実施形態にとって必須であるが、本発明全体を制限することはなく、また、本発明、およびその要素、操作、用途のいかなる参照も本発明全体を限定することはなく、これら例示的な実施形態を定義するためだけに貢献する。したがって、以下の詳細な説明は、添付の請求の範囲によってのみ定義される本発明の範囲を限定するものではない。
この1つのグローバル直径(global diameter)を達成するには、約2√N(ここで、Nはネットワークのサイズである)という非常に高基数のルータを使用する。基数64のルータは既に導入されており、また基数128(radix−128)も実行可能であるが、従来の非常に高基数のルータ技術を使用して各パケットが1グローバルホップのみに限定される場合には、8K〜1Mノードの規模のマシンを作るために、これよりも遥かに高い数百または数千という基数が必要となる。各ノードにつき数百台または数千台のポートを設けずに、ルータによってこの非常に高基数の恩恵を達成するために、Dragonflyネットワークトポロジーは、サブネットワーク内に接続したルータグループを、非常に高基数の仮想ルータとして使用することを提案する。この非常に高い有効基数によって、全ての最小ルータが最大1本のグローバルチャネルをトラバースするネットワークを構築することが可能になる。さらに先進の光信号通信技術の能力を利用することによって、グローバルチャネルの物理長も増す。
N ネットワーク端末の数、
p 各ルータに接続された端末の数、
a 各グループにおけるルータの数、
k ルータの基数、
k_ グループの有効基数(または仮想ルータ)、
h 他のグループに接続するために使用された各ルータ内のチャネルの数、
g システム内に存在するグループの数、
q 出力ポートのキュー深度、
qvc それぞれの出力VCのキュー深度、
H ホップカウント、
Outi ルータ出力ポートi。
ード間の最小パス上に、最大数の高価なグローバルチャネルを設けている)。最大でg=ah+1までの数のグループ(N=ap(ah+1)個の端末)を1のグローバル直径に接続することができる。これに対し、基数k個のルータで直接構築したシステムレベルネットワークでは、より大きなグローバル直径が必要となる。
等な帯域幅を仮定した。しかしこのような均等な帯域幅が不要な場合には、いくつかのグループからグループ間チャネルを除去することによって、帯域幅のテーパリングを実現することが可能である。
様々な最小および非最小ルーティングアルゴリズムは、Dragonflyトポロジーを使用して実現できる。ローカル情報を使用するグローバル適応型ルーティングの或る実施形態は、中間負荷にて、スループットの制限と非常に高いレイテンシを招く。これらの問題を克服するために、我々はグローバル適応型ルーティングに、理想的なグローバル適応型ルーティングの実現にアプローチするパフォーマンスを提供できる新たなメカニズムを導入する。
ステップ1:Gs_=Gdであり且つRsがGdと接続していない場合、Gs内でRsからRa(Gdへのグローバルチャネルを有するルータ)までをルーティングする。
ステップ3:Rb_=Rdである場合、Gd内でRbからRdまでルーティングする。
ステップ1:Gs_=Giであり且つRsがGiと接続していない場合、Gs内でRsからRa(Giへのグローバルチャネルを有するルータ)までをルーティングする。
ステップ3:Gi_=Gdであり且つRxがGdと接続していない場合、Gi内でRxからRy(Gdへのグローバルチャネルを有するルータ)までをルーティングする。
ステップ5:Rb_=Rdである場合、Gd内でRbからRdまでをルーティングする。
最小(MIN):先述したように最小パスを経る。
ユニバーサルグローバル適応型負荷分散[29]:ネットワークを負荷分散するために、(UGAL−G,UGAL−L)UGALが、MINとVALの中からパケットバイパケットに基づき選択する。この選択は、ネットワーク遅延を推定するためにキュー長とホップカウントを使用し、遅延が最も小さいパスを選択することによって行われる。我々は、次の2つのバージョンのUGALを実現する。
UGAL−G:Gs内の全てのグローバルチャネルのためのキュー情報を使用する(他のルータ上のキュー長がわかっていると仮定する)。ローカルチャネルではなくグローバルチャネルの負荷分散が必要なので、これは実現が困難である一方で、UGALの理想的な実現を表すものである。
同じR1からR2までのローカルチャネルを共用する。両パスが同じローカルキューを共用し(したがって、同じキュー占有率を有する)、最小パスの方が非最小パスよりも短いため(グローバルホップ:1対2)、常に最小チャネルが選択される。これは、たとえパスが飽和状態にある時でも同じである。これによって最小グローバルチャネルが過負荷状態となるため、この最小チャネルと同じルータを共用している非最小グローバルチャネルは、利用されなくなってしまう。UGAL−Gを使用することで、最小チャネルが優先され、負荷は、全ての他のグローバルチャネルにかけて均等に分散される。これに対しUGAL−Lを使用することで、最小グローバルチャネルを含んでいるルータの非最小チャネルが利用されなくなり、その結果、ネットワークスループットは、低下する。
if (qm vcHm ≦ qnm vcHnm )
route minimally;
else
route nonminimally;
ここで、添字mは最小パスを、nmは非最小パスを示す。図5の仮想チャネル割当を使用すれば、qm vc=q(V C1)およびqnm vc=q(V C0)となる。
if (qmHm≦qnmHnm && Outm_=Outnm )||(qm
vcHm≦qnm vcHnm && Outm=Outnm)
route minimally;
else
route nonminimally;
UGAL−LVCと比較すると、UGAL−LVC Hが提供するスループットは、WCトラフィックパターン上のものと同じであるが、URトラフィック上のUGAL−Gのスループットに一致し、それ故に、飽和状態に近い0.8の供給負荷での高い方のレイテンシのほぼ2倍となる。WCトラフィックでは、UGAL−LVCHは、中間レイテンシもUGAL−Gのものと比べて高くなる。
レイテンシが低い大きな分布であり、他の1つは、パケット数が制限されているが、最小パケットについてのレイテンシが遥かに高い分布である。
・tcrtを測定するために個々のクレジットの追跡、
・td値を記憶するためのレジスタ、
・クレジットを戻す際の遅延メカニズム。
ップクレジットレイテンシの測定には単純なキューで十分である。キューの深さはデータバッファの深さに比例していなければならないが、キューサイズは、輻輳の測定に不正確な情報を利用するために縮小されうる(例えば、データバッファサイズの1/4のサイズのキューを設ければ、輻輳の測定を行うために、4個のクレジットのうちの1個のみを追跡すればよくなる)。
ここでは、輻輳リンクまたはダウンしたリンクに基づき複数の正当な経路の中から選択を行うよう動作可能な、デッドロックを回避する適応型ルーティングを提供することによって、Dragonflyプロセッサ相互接続ネットワークのための向上したルーティング方法を提案する。この適応型ルーティング方法は、向上したルーティングパフォーマンスを提供することと、ダウンしたリンクまたはトラフィックの多いリンクを許容することを従来の方法よりも上手く行い、さらに帯域幅に悪影響を与えるクレジットを保留するのではなく、チャネル上の輻輳を明快に通信させる。
非最小経路からさらに選択される。
してさらに相互結合する。これらのグループ間の「青色」リンクは、各グループを他の各グループと接続するものであり、接続可能な数は、この例では各グループにつき最大で240の青色リンク、または各システムにつき241グループである。各リンクは、例えば1つのリンクまたは1本の光ケーブルにつき4ポートというように、複数のポートを備えることができる。したがって4つのポートは、1本のケーブルでグループの各対に接続することになる。グループ数がより少ないシステムでは、各グループにつき240個の青色ポートのうちの未使用ポートを使用することによって、構成グループ間に追加の帯域幅を提供できる。これによって例えば、120個のグループで構成され、且つグループの各対を接続する8個のポートを提供しているネットワーク内部の各グループの対につき2つのリンクを設けることができる。
ができる。ルータまでの最小パスまたは利用可能なパスに輻輳が発生している状況では、さらにホップを追加することによって、ターゲットへのメッセージ伝送速度を向上させる一方で、既に輻輳状態にあるネットワークリンクをさらに輻輳させないようにすることが望ましい。さらなる実施形態では、既に輻輳しているリンク周辺で同じパスを繰り返しルーティングした結果、輻輳したネットワーク領域をさらに作ってしまうことを回避するために、例えばパス選択をランダム化またはハッシュすることによって、トラフィックを利用可能なリンクにかけて拡散するべく試みる。
のタイルに分布される。この例では適応型ルーティングアルゴリズムは、利用可能な2つの最小パスと2つの非最小パスを考慮し、この中から、輻輳値に基づき、また任意で様々に構成したバイアスに基づき選択を行う。
イブ信号は、該当するタイルと接続しているルータとの間にシリアルリンクが確立しているか否か示す。リンクがアライブ状態でないポートは、ポート選択の観点から無効であると考慮される。これによって、ルータは、最近失敗し且つまだソフトウェアによってルーティングテーブルから除去されていないリンクを適応的に回避できるようになる。
ここで挙げるルーティング例では、パケットまたはメッセージをルーティングするために利用できるパスを決定するため、Dragonflyネットワーク構成にルーティングフレキシビリティを提供するために、様々なテーブルを使用する。グループ内またはグループ間にルーティングを提供するために、また、最小および非最小ルーティングパスのために、各種テーブルが存在する。
はグローバル経路を指定する。これらの最小テーブルは、「ダウン」ルーティングする時、または、適応型ルーティングのケースでは、「アップ」過程で最小パスの使用を試みる時に使用される。非最小テーブルは、非最小パスを指定し、「アップ」ルーティングする時のみ使用される。非最小テーブルはまた、「アップ」ルーティングの停止時を決定するための「ルート(root)検出」メカニズムを提供する。
全ポートセットは、グループ内で(pタイルまたは光学nタイルのどちらかにて)他のグループへの最小ルーティングを丁度開始した時に使用されたり、あるいは中間グループ内において非最小でルーティングし且つローカル非最小テーブルにルート(root)が検出された際に任意のタイルにおいて使用されたりする(以下を参照)。テーブルのこのサイドには、インデックスが指定するグループに最小接続している利用可能な光学ポートまでの利用可能なパスが全て挙げられている。規制されたポートセットは、全ポートセットテーブルについて言及するルート(root)検出の場合とルート(root)注入の場合を除いて、グループ内でのルーティングに使用される。テーブルのこの半分は、最小ルーティングを行っていると仮定した場合に、グループネットワーク内の現在地点から正当であるネットワーク内のパスのみを示す。
できないポイントに到着することはあり得ないからである。これが発生した場合には、ルータがエラーフラグを立て、そのパケットを破棄する。)
タイル内でルーティングされた正当な規制されたポートがない場合には、mod値は、任意の値に設定されうる。経路テーブルは、グループ番号に関連した全てのエントリに特別値6’b11xxxxを含んでいなければならない。正当な経路が1つしかない場合には、ポートリストは、少なくとも2回リストされている正当な経路と、これに合わせて2またはそれ以上に設定したmod値とを含んでいなければならない。
ティング」)に使用され、さらにターゲットグループ内で適応的に「アップルーティング」を行う際にも使用される。このテーブルは、128エントリを有する。各エントリは52ビット幅であり、8個の6ビットポート番号と、「分岐」ビットと、テーブルのこのラインで有効なエントリの数を示すmod値とで構成されている。ターゲットグループ内のパスが最小パスから分岐しているため、そのパスは適応型アップルーティングを行う時には最小パスとして使用できず、したがってダウンルーティングにしか使用できないことを、分岐したビットは示す。これは、規制されたセットにおける全てのポートが無効であるグローバル最小テーブルのケースと類似している。
上述した例は、Dragonflyネットワークにおけるルーティングが、ネットワーク輻輳やトラフィックタイプのような要素に基づきネットワークパスを選択することが可能な適応型ルーティングと、最小および非最小ルーティングや、ローカルルーティングおよびグローバルルーティングを含む様々なルーティング用のルーティングテーブルとを使用して、どのように向上させられるか説明する。
Claims (10)
- Dragonflyネットワーク内のターゲットノードから宛先ノードまでの複数のネットワークパスから、1セットのルーティングテーブルに基づきネットワークパスを選択することによって、データを適応的にルーティングするように動作する少なくとも1つのルータを備え、前記Dragonflyネットワークは、複数のルータを備え、前記ルータの各々は、複数のルータグループのうちの対応する1つに含まれており、各ルータグループは、対応するリンクを通じて前記複数のルータグループにおける他のルータグループの各々に接続されており、前記ルーティングテーブルは、前記複数のルータグループにおけるルータグループ内でデータをルーティングするように使用される1以上のローカルテーブルを含み、前記ルーティングテーブルは、前記複数のルータグループにおけるルータグループ間においてデータをルーティングするように使用される1以上のグローバルテーブルをさらに備える、Dragonflyプロセッサ相互接続ネットワークを含むマルチプロセッサコンピュータシステム。
- 前記ルーティングテーブルは、前記ターゲットノードと前記宛先ノードとの間において適応的ルーティングを提供するように用いられる、
請求項1記載のマルチプロセッサコンピュータシステム。 - 前記ルーティングテーブルは、最小テーブルと非最小テーブルを備える、
請求項1記載のマルチプロセッサコンピュータシステム。 - 前記非最小テーブルは、規制されたポートリストを含む、
請求項3記載のマルチプロセッサコンピュータシステム。 - 適応的にルーティングすることは、経路の選択において、近隣ルータからのネットワーク輻輳情報と、前記近隣ルータからのネットワークリンク失敗情報とのうちの1または複数を使用することからなる、
請求項1記載のマルチプロセッサコンピュータシステム。 - マルチプロセッサコンピュータシステムの動作方法であって、前記動作方法は、
Dragonflyネットワーク内のターゲットノードから宛先ノードまでの複数のネットワークパスから、1または複数のルーティングテーブルに基づきネットワークパスを選択することによって、データを適応的にルーティングするステップ
を備え、前記Dragonflyネットワークは、複数のルータを備え、前記ルータの各々は、複数のルータグループのうちの対応する1つに含まれており、各ルータグループは、対応するリンクを通じて前記複数のルータグループにおける他のルータグループの各々に接続されており、前記ルーティングテーブルは、前記複数のルータグループにおけるルータグループ内でデータをルーティングするように使用される1以上のローカルテーブルを含み、前記ルーティングテーブルは、前記複数のルータグループにおけるルータグループ間においてデータをルーティングするように使用される1以上のグローバルテーブルをさらに備える、マルチプロセッサコンピュータシステムの動作方法。 - 前記ルーティングテーブルは、前記ターゲットノードと前記宛先ノードとの間において適応的ルーティングを提供するように用いられる
請求項6記載のマルチプロセッサコンピュータシステムの動作方法。 - 前記ルーティングテーブルは、最小テーブルと非最小テーブルとを備える、
請求項6記載のマルチプロセッサコンピュータシステムの動作方法。 - 前記非最小テーブルは、規制されたポートリストを含む、
請求項8記載のマルチプロセッサコンピュータシステムの動作方法。 - 適応的にルーティングすることは、経路の選択において、近隣ルータからのネットワーク輻輳情報と、前記近隣ルータからのネットワークリンク失敗情報とのうちの1または複数を使用することからなる、
請求項6記載のマルチプロセッサコンピュータシステムの動作方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41064110P | 2010-11-05 | 2010-11-05 | |
US61/410,641 | 2010-11-05 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015012380A Division JP5977383B2 (ja) | 2010-11-05 | 2015-01-26 | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012105265A JP2012105265A (ja) | 2012-05-31 |
JP5860670B2 true JP5860670B2 (ja) | 2016-02-16 |
Family
ID=45065692
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011241239A Expired - Fee Related JP5860670B2 (ja) | 2010-11-05 | 2011-11-02 | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング |
JP2015012380A Active JP5977383B2 (ja) | 2010-11-05 | 2015-01-26 | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015012380A Active JP5977383B2 (ja) | 2010-11-05 | 2015-01-26 | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング |
Country Status (3)
Country | Link |
---|---|
US (3) | US9282037B2 (ja) |
EP (2) | EP2461254B1 (ja) |
JP (2) | JP5860670B2 (ja) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100049942A1 (en) | 2008-08-20 | 2010-02-25 | John Kim | Dragonfly processor interconnect network |
JP5860670B2 (ja) | 2010-11-05 | 2016-02-16 | インテル コーポレイション | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング |
JP5913912B2 (ja) | 2010-11-05 | 2016-04-27 | インテル コーポレイション | Dragonflyプロセッサ相互接続ネットワークにおける革新的な適応型ルーティング |
US8730965B2 (en) * | 2011-01-05 | 2014-05-20 | Google Inc. | Systems and methods for dynamic routing in a multiprocessor network using local congestion sensing |
US8776207B2 (en) * | 2011-02-16 | 2014-07-08 | Fortinet, Inc. | Load balancing in a network with session information |
US8467395B1 (en) * | 2011-07-12 | 2013-06-18 | Qlogic, Corporation | Method and system for link aggregation |
US8488601B1 (en) | 2011-07-12 | 2013-07-16 | Qlogic, Corporation | Method and system for link aggregation |
US9094309B2 (en) * | 2012-03-13 | 2015-07-28 | International Business Machines Corporation | Detecting transparent network communication interception appliances |
US9274299B2 (en) | 2012-08-29 | 2016-03-01 | International Business Machines Corporation | Modular optical backplane and enclosure |
US9577918B2 (en) * | 2012-11-19 | 2017-02-21 | Cray Inc. | Increasingly minimal bias routing |
WO2014092968A1 (en) * | 2012-12-13 | 2014-06-19 | Coherent Logix, Incorporated | Multiprocessor system with improved secondary interconnection network |
US9774498B2 (en) * | 2012-12-21 | 2017-09-26 | Netspeed Systems | Hierarchical asymmetric mesh with virtual routers |
US9634940B2 (en) | 2013-01-31 | 2017-04-25 | Mellanox Technologies, Ltd. | Adaptive routing using inter-switch notifications |
CN103973564B (zh) * | 2013-01-31 | 2017-12-15 | 清华大学 | 互连网络系统的自适应路由方法 |
GB2511089A (en) * | 2013-02-22 | 2014-08-27 | Ibm | All-to-all message exchange in parallel computing systems |
US9471726B2 (en) | 2013-07-25 | 2016-10-18 | Netspeed Systems | System level simulation in network on chip architecture |
US9548960B2 (en) | 2013-10-06 | 2017-01-17 | Mellanox Technologies Ltd. | Simplified packet routing |
US9197536B2 (en) | 2013-11-22 | 2015-11-24 | Dell Products L.P. | Use of alternate paths in forwarding of network packets |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US10320746B2 (en) * | 2014-05-12 | 2019-06-11 | Michael C. Wood | Computer security system and method based on user-intended final destination |
US9729473B2 (en) | 2014-06-23 | 2017-08-08 | Mellanox Technologies, Ltd. | Network high availability using temporary re-routing |
US9806994B2 (en) | 2014-06-24 | 2017-10-31 | Mellanox Technologies, Ltd. | Routing via multiple paths with efficient traffic distribution |
CN104079490B (zh) * | 2014-06-27 | 2017-09-22 | 清华大学 | 多层次的dragonfly互连网络及自适应路由方法 |
WO2015196461A1 (en) * | 2014-06-27 | 2015-12-30 | Tsinghua University | Deadlock-free adaptive routing of interconnect network |
US9519605B2 (en) | 2014-07-08 | 2016-12-13 | International Business Machines Corporation | Interconnection network topology for large scale high performance computing (HPC) systems |
US9699067B2 (en) | 2014-07-22 | 2017-07-04 | Mellanox Technologies, Ltd. | Dragonfly plus: communication over bipartite node groups connected by a mesh network |
US9571341B1 (en) | 2014-10-01 | 2017-02-14 | Netspeed Systems | Clock gating for system-on-chip elements |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US9894005B2 (en) | 2015-03-31 | 2018-02-13 | Mellanox Technologies, Ltd. | Adaptive routing controlled by source node |
US9825809B2 (en) | 2015-05-29 | 2017-11-21 | Netspeed Systems | Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip |
US9864728B2 (en) | 2015-05-29 | 2018-01-09 | Netspeed Systems, Inc. | Automatic generation of physically aware aggregation/distribution networks |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
US9973435B2 (en) | 2015-12-16 | 2018-05-15 | Mellanox Technologies Tlv Ltd. | Loopback-free adaptive routing |
US10819621B2 (en) | 2016-02-23 | 2020-10-27 | Mellanox Technologies Tlv Ltd. | Unicast forwarding of adaptive-routing notifications |
US10178029B2 (en) | 2016-05-11 | 2019-01-08 | Mellanox Technologies Tlv Ltd. | Forwarding of adaptive routing notifications |
US10389636B2 (en) * | 2016-07-01 | 2019-08-20 | Intel Corporation | Technologies for adaptive routing using network traffic characterization |
US10630590B2 (en) * | 2016-07-14 | 2020-04-21 | Mellanox Technologies Tlv Ltd. | Credit loop deadlock detection and recovery in arbitrary topology networks |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US10281659B2 (en) * | 2016-11-03 | 2019-05-07 | Alcatel Lucent | Fiber-management solution for an optical-network node |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10200294B2 (en) | 2016-12-22 | 2019-02-05 | Mellanox Technologies Tlv Ltd. | Adaptive routing based on flow-control credits |
US10313269B2 (en) | 2016-12-26 | 2019-06-04 | Netspeed Systems, Inc. | System and method for network on chip construction through machine learning |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10084725B2 (en) | 2017-01-11 | 2018-09-25 | Netspeed Systems, Inc. | Extracting features from a NoC for machine learning construction |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
US10476780B2 (en) | 2017-09-29 | 2019-11-12 | Hewlett Packard Enterprise Development Lp | Routing packets based on congestion of minimal and non-minimal routes |
US11321136B2 (en) * | 2017-12-28 | 2022-05-03 | Intel Corporation | Techniques for collective operations in distributed systems |
US10644995B2 (en) | 2018-02-14 | 2020-05-05 | Mellanox Technologies Tlv Ltd. | Adaptive routing in a box |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
CN110324249B (zh) * | 2018-03-28 | 2023-05-26 | 清华大学 | 一种蜻蜓网络架构及其组播路由方法 |
US10887217B2 (en) | 2018-06-29 | 2021-01-05 | Hewlett Packard Enterprise Development Lp | Routing packets based on congestion metric thresholds and weights |
US10944843B2 (en) | 2018-11-05 | 2021-03-09 | International Business Machines Corporation | Topology aware computing device to reduce network latency |
US11005724B1 (en) | 2019-01-06 | 2021-05-11 | Mellanox Technologies, Ltd. | Network topology having minimal number of long connections among groups of network elements |
US11792114B2 (en) | 2019-05-23 | 2023-10-17 | Hewlett Packard Enterprise Development Lp | System and method for facilitating efficient management of non-idempotent operations in a network interface controller (NIC) |
US11316713B2 (en) * | 2019-11-25 | 2022-04-26 | International Business Machines Corporation | Virtual drawers in a server |
US11561840B2 (en) | 2020-01-30 | 2023-01-24 | Alibaba Group Holding Limited | Efficient inter-chip interconnect topology for distributed parallel deep learning |
US11575594B2 (en) | 2020-09-10 | 2023-02-07 | Mellanox Technologies, Ltd. | Deadlock-free rerouting for resolving local link failures using detour paths |
US11411911B2 (en) | 2020-10-26 | 2022-08-09 | Mellanox Technologies, Ltd. | Routing across multiple subnetworks using address mapping |
US11870682B2 (en) | 2021-06-22 | 2024-01-09 | Mellanox Technologies, Ltd. | Deadlock-free local rerouting for handling multiple local link failures in hierarchical network topologies |
US11765103B2 (en) | 2021-12-01 | 2023-09-19 | Mellanox Technologies, Ltd. | Large-scale network with high port utilization |
WO2023163858A1 (en) * | 2022-02-28 | 2023-08-31 | Arris Enterprises Llc | Tunable latency with minimum jitter |
US11765041B1 (en) * | 2022-09-15 | 2023-09-19 | Huawei Technologies Co., Ltd. | Methods and systems for implementing a high radix network topology |
KR20240080980A (ko) * | 2022-11-30 | 2024-06-07 | 삼성전자주식회사 | 네트워크 시스템을 위한 장치 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4970658A (en) | 1989-02-16 | 1990-11-13 | Tesseract Corporation | Knowledge engineering tool |
US5079738A (en) | 1989-09-29 | 1992-01-07 | Rockwell International Corporation | Processor interconnect network for printing press system forming a star network |
US5249283A (en) | 1990-12-24 | 1993-09-28 | Ncr Corporation | Cache coherency method and apparatus for a multiple path interconnection network |
EP0702873B1 (en) | 1992-06-15 | 1997-10-01 | BRITISH TELECOMMUNICATIONS public limited company | Service platform |
US5425029A (en) | 1993-09-20 | 1995-06-13 | Motorola, Inc. | Fast packet adaptation method for ensuring packet portability across diversified switching type networks |
US5864738A (en) | 1996-03-13 | 1999-01-26 | Cray Research, Inc. | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller |
JP2998688B2 (ja) | 1997-04-09 | 2000-01-11 | 日本電気株式会社 | 障害回復システム |
US6212636B1 (en) | 1997-05-01 | 2001-04-03 | Itt Manufacturing Enterprises | Method for establishing trust in a computer network via association |
US5970232A (en) * | 1997-11-17 | 1999-10-19 | Cray Research, Inc. | Router table lookup mechanism |
JP3553398B2 (ja) | 1999-01-08 | 2004-08-11 | 日本電信電話株式会社 | ルーティング装置およびルーティング方法 |
US6611872B1 (en) | 1999-01-11 | 2003-08-26 | Fastforward Networks, Inc. | Performing multicast communication in computer networks by using overlay routing |
US6766424B1 (en) | 1999-02-09 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Computer architecture with dynamic sub-page placement |
US6643764B1 (en) * | 2000-07-20 | 2003-11-04 | Silicon Graphics, Inc. | Multiprocessor system utilizing multiple links to improve point to point bandwidth |
US6477618B2 (en) * | 2000-12-28 | 2002-11-05 | Emc Corporation | Data storage system cluster architecture |
US7035202B2 (en) * | 2001-03-16 | 2006-04-25 | Juniper Networks, Inc. | Network routing using link failure information |
US7139926B1 (en) | 2002-08-30 | 2006-11-21 | Lucent Technologies Inc. | Stateful failover protection among routers that provide load sharing using network address translation (LSNAT) |
US8018860B1 (en) * | 2003-03-12 | 2011-09-13 | Sprint Communications Company L.P. | Network maintenance simulator with path re-route prediction |
GB2421158B (en) * | 2003-10-03 | 2007-07-11 | Avici Systems Inc | Rapid alternate paths for network destinations |
US7852836B2 (en) * | 2003-11-19 | 2010-12-14 | Cray Inc. | Reduced arbitration routing system and method |
US20050177344A1 (en) * | 2004-02-09 | 2005-08-11 | Newisys, Inc. A Delaware Corporation | Histogram performance counters for use in transaction latency analysis |
US20050289101A1 (en) * | 2004-06-25 | 2005-12-29 | Doddaballapur Jayasimha | Methods and systems for dynamic partition management of shared-interconnect partitions |
US20070198675A1 (en) * | 2004-10-25 | 2007-08-23 | International Business Machines Corporation | Method, system and program product for deploying and allocating an autonomic sensor network ecosystem |
JP2006185348A (ja) * | 2004-12-28 | 2006-07-13 | Fujitsu Ltd | マルチプロセッサシステム及びロックフラグ操作方法 |
US8260922B1 (en) * | 2005-09-16 | 2012-09-04 | Cisco Technology, Inc. | Technique for using OER with an ECT solution for multi-homed sites |
US7675857B1 (en) | 2006-05-03 | 2010-03-09 | Google Inc. | Method and apparatus to avoid network congestion |
WO2008011712A1 (en) * | 2006-07-28 | 2008-01-31 | Michael Tin Yau Chan | Wide-area wireless network topology |
US7830905B2 (en) * | 2007-04-20 | 2010-11-09 | Cray Inc. | Speculative forwarding in a high-radix router |
US8285789B2 (en) * | 2007-10-05 | 2012-10-09 | Intel Corporation | Flattened butterfly processor interconnect network |
US20100049942A1 (en) * | 2008-08-20 | 2010-02-25 | John Kim | Dragonfly processor interconnect network |
US9100269B2 (en) * | 2008-10-28 | 2015-08-04 | Rpx Clearinghouse Llc | Provisioned provider link state bridging (PLSB) with routed back-up |
US8301654B2 (en) * | 2009-02-24 | 2012-10-30 | Hitachi, Ltd. | Geographical distributed storage system based on hierarchical peer to peer architecture |
US8391303B2 (en) * | 2009-04-16 | 2013-03-05 | Futurewei Technologies, Inc. | Border gateway protocol (BGP) grouped route withdrawals |
US8576715B2 (en) | 2009-10-26 | 2013-11-05 | Mellanox Technologies Ltd. | High-performance adaptive routing |
US8639885B2 (en) | 2009-12-21 | 2014-01-28 | Oracle America, Inc. | Reducing implementation costs of communicating cache invalidation information in a multicore processor |
US20110191088A1 (en) * | 2010-02-01 | 2011-08-04 | Yar-Sun Hsu | Object-oriented network-on-chip modeling |
US8489718B1 (en) | 2010-05-19 | 2013-07-16 | Amazon Technologies, Inc. | Torroidal backbone connections for network deployment |
US20120059938A1 (en) * | 2010-06-28 | 2012-03-08 | Cray Inc. | Dimension-ordered application placement in a multiprocessor computer |
US8495194B1 (en) * | 2010-06-29 | 2013-07-23 | Amazon Technologies, Inc. | Connecting network deployment units |
US20120020349A1 (en) | 2010-07-21 | 2012-01-26 | GraphStream Incorporated | Architecture for a robust computing system |
US8427980B2 (en) | 2010-07-21 | 2013-04-23 | Hewlett-Packard Development Company, L. P. | Methods and apparatus to determine and implement multidimensional network topologies |
US8621111B2 (en) | 2010-09-22 | 2013-12-31 | Amazon Technologies, Inc. | Transpose box based network scaling |
US8837517B2 (en) * | 2010-09-22 | 2014-09-16 | Amazon Technologies, Inc. | Transpose boxes for network interconnection |
JP5913912B2 (ja) | 2010-11-05 | 2016-04-27 | インテル コーポレイション | Dragonflyプロセッサ相互接続ネットワークにおける革新的な適応型ルーティング |
JP5860670B2 (ja) | 2010-11-05 | 2016-02-16 | インテル コーポレイション | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング |
-
2011
- 2011-11-02 JP JP2011241239A patent/JP5860670B2/ja not_active Expired - Fee Related
- 2011-11-04 EP EP11187953.2A patent/EP2461254B1/en active Active
- 2011-11-04 EP EP16180770.6A patent/EP3128438A3/en not_active Ceased
- 2011-11-07 US US13/290,567 patent/US9282037B2/en not_active Expired - Fee Related
-
2014
- 2014-12-26 US US14/583,579 patent/US20150188817A1/en not_active Abandoned
-
2015
- 2015-01-26 JP JP2015012380A patent/JP5977383B2/ja active Active
-
2016
- 2016-03-07 US US15/063,191 patent/US10469380B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2461254B1 (en) | 2020-09-16 |
US20120144065A1 (en) | 2012-06-07 |
US20160294694A1 (en) | 2016-10-06 |
EP3128438A2 (en) | 2017-02-08 |
EP3128438A3 (en) | 2017-02-15 |
JP5977383B2 (ja) | 2016-08-24 |
US20150188817A1 (en) | 2015-07-02 |
US10469380B2 (en) | 2019-11-05 |
EP2461254A1 (en) | 2012-06-06 |
JP2012105265A (ja) | 2012-05-31 |
JP2015080274A (ja) | 2015-04-23 |
US9282037B2 (en) | 2016-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5977383B2 (ja) | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング | |
JP6158860B2 (ja) | Dragonflyプロセッサ相互接続ネットワークにおける革新的な適応型ルーティング | |
US10153985B2 (en) | Dragonfly processor interconnect network | |
JP6093867B2 (ja) | インターコネクトにおける不均一なチャネル容量 | |
US9537772B2 (en) | Flexible routing tables for a high-radix router | |
CN113748652A (zh) | 在自适应路由中使用来自相邻节点的负载信息的算法 | |
US9825844B2 (en) | Network topology of hierarchical ring with recursive shortcuts | |
CN116915708A (zh) | 路由数据包的方法、处理器及可读存储介质 | |
CN117135059B (zh) | 一种网络拓扑结构、构造方法、路由算法、设备及介质 | |
CN117135107B (zh) | 一种网络通信拓扑系统、路由方法、设备及介质 | |
Thamarakuzhi et al. | Adaptive load balanced routing for 2-dilated flattened butterfly switching network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121010 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5860670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |