JP5841098B2 - Zero current switching circuit and full bridge circuit - Google Patents
Zero current switching circuit and full bridge circuit Download PDFInfo
- Publication number
- JP5841098B2 JP5841098B2 JP2013098648A JP2013098648A JP5841098B2 JP 5841098 B2 JP5841098 B2 JP 5841098B2 JP 2013098648 A JP2013098648 A JP 2013098648A JP 2013098648 A JP2013098648 A JP 2013098648A JP 5841098 B2 JP5841098 B2 JP 5841098B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching element
- circuit
- switching
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
Description
本発明は、ゼロカレントスイッチング回路に関し、より詳細には、LC回路の共振特性を利用せずに、スイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路に関する。 The present invention relates to a zero current switching circuit, and more particularly, to a zero current switching circuit that can reduce the switching loss of a switching element without using the resonance characteristics of an LC circuit.
図24に、負荷への供給電力をパルス幅変調(pulse width modulation:PWM)制御する従来の負荷駆動回路の一例を示す。このようなPWM制御用の負荷駆動回路においては、電気負荷Mへの供給電力を制御するために、MOSFET(metal oxide semiconductor field-effect transistor)のようなスイッチング素子Qが高い周波数でON/OFF制御される。通常、スイッチング素子QのON/OFF制御においては、スイッチング素子Qの遷移期間にスイッチング損失が発生する。スイッチング損失は、スイッチング素子の両端間の電圧とスイッチング素子を流れる電流との積によって決まる。 FIG. 24 shows an example of a conventional load drive circuit that controls pulse width modulation (PWM) of power supplied to a load. In such a load control circuit for PWM control, in order to control the power supplied to the electric load M, a switching element Q such as a MOSFET (metal oxide semiconductor field-effect transistor) is ON / OFF controlled at a high frequency. Is done. Normally, in the ON / OFF control of the switching element Q, a switching loss occurs during the transition period of the switching element Q. Switching loss is determined by the product of the voltage across the switching element and the current flowing through the switching element.
図25(A)に、スイッチング素子QがOFF状態からON状態に遷移する場合(ターンオン時)の、電圧及び電流の時間変化を示す。実線Iで示す電圧が低下を開始すると、破線IIで示す電流が急峻に極大値まで上昇し、その後低下する。このように、スイッチング素子QのOFF状態からON状態への遷移時には、電圧が0Vになる前に、電流が上昇している。 FIG. 25A shows temporal changes in voltage and current when the switching element Q transitions from the OFF state to the ON state (when turned on). When the voltage indicated by the solid line I starts to decrease, the current indicated by the broken line II rapidly increases to the maximum value and then decreases. Thus, when the switching element Q transitions from the OFF state to the ON state, the current increases before the voltage becomes 0V.
図25(B)に、スイッチング素子QがON状態からOFF状態に遷移する場合(ターンオフ時)の、電圧及び電流の時間変化を示す。実線IIIで示す電圧がある程度上昇した後で、破線IVで示す電流が低下する。このように、スイッチング素子QのON状態からOFF状態への遷移時には、電流が0Aになる前に、電圧が上昇している。 FIG. 25B shows temporal changes in voltage and current when the switching element Q transitions from the ON state to the OFF state (when turned off). After the voltage indicated by the solid line III rises to some extent, the current indicated by the broken line IV decreases. Thus, when the switching element Q transitions from the ON state to the OFF state, the voltage rises before the current becomes 0A.
このように、スイッチング素子Qの遷移期間には、電圧が0Vでないときに電流が流れるため、スイッチング損失が発生する。そして、パルス幅変調回路においては、スイッチング素子が高い周波数で繰り返しON/OFF制御されるため、スイッチング損失が大きくなる。 As described above, during the transition period of the switching element Q, a current flows when the voltage is not 0 V, so that a switching loss occurs. In the pulse width modulation circuit, since the switching element is repeatedly ON / OFF controlled at a high frequency, the switching loss increases.
スイッチング損失を低減する技術として、スイッチング時間(立上がり又は立下がりの遷移時間)を短縮することが有効である。その場合、ノイズ性能が悪化するという背反事象が発生する。このため、システムとしては目標とするノイズ性能と温度性能の両方の条件を達成するために、スイッチング時間とスイッチング周波数とを調整して決定する必要がある。しかし、一般的には、スイッチング時間とスイッチング周波数とを調整するだけでは、ノイズ性能及び温度性能の両方の目標を達することが困難である。このため、別途対策のために更なる回路を追加する必要があり、システムの価格が上昇する要因となっていた。 As a technique for reducing the switching loss, it is effective to shorten the switching time (rise or fall transition time). In that case, a contradiction occurs that noise performance deteriorates. For this reason, it is necessary for the system to adjust the switching time and the switching frequency in order to achieve both the target noise performance and temperature performance conditions. However, in general, it is difficult to achieve both noise performance and temperature performance goals simply by adjusting the switching time and switching frequency. For this reason, it is necessary to add a further circuit as a separate measure, which causes a rise in the price of the system.
また、スイッチング損失を低減する別の技術として、インダクタ(L)とキャパシタ(C)の共振特性を利用して、スイッチング時に電流又は電圧の立ち上がり又は立ち下がりを遅らせて電圧の位相と電流の位相とを互いにずらすことが知られている。例えば、スイッチング素子がOFF状態からON状態に遷移するときに、電流の立ち上がりは、電圧が0Vに低下してから遅れて上昇を開始する。同様に、スイッチング素子がON状態からOFF状態に遷移するときには、電圧の立ち上がりは、電流が0Aに低下してから遅れて上昇を開始する。 As another technique for reducing switching loss, the resonance characteristics of the inductor (L) and the capacitor (C) are used to delay the rise or fall of the current or voltage at the time of switching and It is known to shift each other. For example, when the switching element transitions from the OFF state to the ON state, the rise of the current starts to rise with a delay after the voltage drops to 0V. Similarly, when the switching element transitions from the ON state to the OFF state, the rising of the voltage starts rising after a delay after the current decreases to 0A.
また、スイッチング素子のスイッチング損失を低減するスイッチング回路として、下記の特許文献1には、スイッチオン時のゼロカレントスイッチング(zero current switching:ZCS)装置が記載されている。また、下記の特許文献2には、スイッチオン時のゼロボルテージスイッチング(zero voltage switching:ZVS)が記載されている。 Further, as a switching circuit for reducing switching loss of a switching element, Patent Document 1 below describes a zero current switching (ZCS) device at the time of switching on. Patent Document 2 below describes zero voltage switching (ZVS) when the switch is turned on.
上記のスイッチング時に電圧の位相と電流の位相とを互いにずらず従来技術では、インダクタ(L)とキャパシタ(C)の共振特性を利用している。しかしながら、このようなLC共振特性を利用する技術では、スイッチング素子のスイッチング周波数と駆動デューティーに限界があり、スイッチング素子の複雑なタイミング制御が必要であった。 The voltage phase and the current phase are not shifted from each other at the time of switching, and the conventional technology uses the resonance characteristics of the inductor (L) and the capacitor (C). However, in the technology using such LC resonance characteristics, the switching frequency and driving duty of the switching element are limited, and complicated timing control of the switching element is necessary.
また、上記の特許文献1に記載の電力変換回路では、スイッチング素子を保護するためにその周辺にスナバ回路を更に設ける必要があり、回路構成が複雑となっていた。また、上記の特許文献2に記載のスイッチング電源装置では、ZVS(zero voltage switching)を実現するために、もう一つのスイッチング素子を更に設ける必要があり、回路構成が複雑となっていた。 Further, in the power conversion circuit described in Patent Document 1, it is necessary to further provide a snubber circuit around the switching element in order to protect the switching element, and the circuit configuration is complicated. Further, in the switching power supply device described in Patent Document 2, it is necessary to further provide another switching element in order to realize ZVS (zero voltage switching), and the circuit configuration is complicated.
そこで、第1の発明は、LC共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路を提供することを目的としている。また、第2の発明は、LC共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路を用いたフルブリッジ回路を提供することを目的としている。 SUMMARY OF THE INVENTION Accordingly, the first aspect of the invention is to provide a zero current switching circuit that can reduce the switching loss of the switching element with a simple circuit configuration without using the LC resonance characteristics. Another object of the second invention is to provide a full bridge circuit using a zero current switching circuit that does not use LC resonance characteristics and can reduce the switching loss of the switching element with a simple circuit configuration. Yes.
上記目的を達成するため第1の発明は、負荷への供給電力を制御するためのゼロカレントスイッチング回路であって、第1電位源に一方の端子が接続された前記負荷と、前記負荷の他方の端子に接続したインダクタを介して一方の端子が接続されるとともに他方の端子が第2電位源との間に接続されたスイッチング素子と、前記負荷、又は、前記スイッチング素子及び前記インダクタと並列接続されたキャパシタと、前記負荷と並列接続された第1還流回路と前記インダクタと並列接続された第2還流回路と、を備えたことを特徴としている。 In order to achieve the above object, a first invention is a zero current switching circuit for controlling power supplied to a load, the load having one terminal connected to a first potential source, and the other of the loads. A switching element in which one terminal is connected via an inductor connected to the other terminal and the other terminal is connected between the second potential source and the load or the switching element and the inductor in parallel. And a first return circuit connected in parallel to the load, and a second return circuit connected in parallel to the inductor.
このように第1の発明によれば、負荷への供給電力を制御する負荷駆動回路をゼロカレントスイッチング回路で構成している。このゼロカレントスイッチング回路では、スイッチング素子のターンオン及びターンオフの際に、電流が電圧よりも遅れる特性を有するインダクタ、及び電流が電圧よりも早まる特性を有するキャパシタが、これら特性でそれぞれ動作する。 As described above, according to the first aspect of the present invention, the load driving circuit that controls the power supplied to the load is configured by the zero current switching circuit. In this zero current switching circuit, when the switching element is turned on and off, an inductor having a characteristic that the current is delayed from the voltage and a capacitor having a characteristic that the current is earlier than the voltage operate with these characteristics.
その結果、スイッチング素子のターンオン時には、スイッチング素子の両端子間の電圧が下降を開始しても、インダクタの働きにより、スイッチング素子を流れる電流量は直ぐには増加せず、電圧が0Vになってから増加を開始する。このように、スイッチング素子のターンオン時に、インダクタの特性により電流の立ち上がりを電圧の立ち下がりよりも遅らせることにより、電流が0Aの状態で電圧が下降し、次いで電圧が0Vの状態で電流が増加する。電圧又は電流が0の場合にはスイッチング損失は発生しないため、スイッチング素子のターンオン時のスイッチング損失を低減することができる。 As a result, when the switching element is turned on, even if the voltage between both terminals of the switching element starts to drop, the amount of current flowing through the switching element does not increase immediately due to the action of the inductor, and the voltage becomes 0V. Start increasing. In this way, when the switching element is turned on, the rise of the current is delayed from the fall of the voltage due to the characteristics of the inductor, so that the voltage drops when the current is 0 A and then increases when the voltage is 0 V. . Since switching loss does not occur when the voltage or current is 0, the switching loss when the switching element is turned on can be reduced.
また、スイッチング素子のターンオフ時には、スイッチング素子を流れる電流が減少を開始しても、キャパシタの働きにより、スイッチング素子の両端間の電圧は直ぐには上昇せず、電流が0Aになってから上昇開始する。このように、スイッチング素子のターンオフ時に、キャパシタの特性により電流の立ち下がりを電圧の立ち上がりよりも早めることにより、電圧が0Vの状態で電流が減少し、次いで電流が0Aの状態で電圧が上昇する。電圧又は電流が0の場合にはスイッチング損失は発生しないため、スイッチング素子のターンオフ時のスイッチング損失も低減することができる。 Also, when the switching element is turned off, even if the current flowing through the switching element starts to decrease, the voltage across the switching element does not increase immediately due to the action of the capacitor, but starts increasing after the current reaches 0A. . In this way, when the switching element is turned off, the current falls faster than the voltage rise due to the characteristics of the capacitor, so that the current decreases when the voltage is 0 V, and then the voltage rises when the current is 0 A. . When the voltage or current is 0, no switching loss occurs, so that the switching loss when the switching element is turned off can be reduced.
このように、第1の発明によれば、LC共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができる。したがって、第1の発明によれば、スイッチング素子のスイッチング速度やスイッチング周波数の制約を受けることなく、スイッチング損失を低減することができる。
また、前記ターンオン時に遅れて発生する電流の遅延時間と前記ターンオフ時に発生する電圧の遅延時間とは、前記インダクタと前記キャパシタの値を調整することによって独立した任意の量に調整可能であるから、スイッチング回路の発生するノイズ特性を容易に所望の限度値以下とすることができる。
Thus, according to the first invention, the switching loss of the switching element can be reduced without using the LC resonance characteristics and with a simple circuit configuration. Therefore, according to the first invention, the switching loss can be reduced without being restricted by the switching speed and switching frequency of the switching element.
In addition, the delay time of the current generated at the time of turn-on and the delay time of the voltage generated at the time of turn-off can be adjusted to independent amounts by adjusting the values of the inductor and the capacitor. Noise characteristics generated by the switching circuit can be easily set to a desired limit value or less.
第1の本発明において好ましくは、前記第1電位源と前記キャパシタとの間に接続された、前記第2電位源側から前記第1電位源側へ選択的に電流を流す第1整流素子と、前記第1整流素子と前記キャパシタとの間の第1ノードと前記スイッチング素子と前記インダクタとの間の第2ノードとの間に接続された、前記第2ノード側から前記第1ノード側へ選択的に電流を流す、互いに直列接続された第2整流素子及び第3整流素子と、前記第2整流素子と前記第3整流素子との間の第3ノードと前記第1又は第2電位源との間に接続された第2キャパシタと、を更に備えたことを特徴としている。 Preferably, in the first aspect of the present invention, a first rectifier element that is connected between the first potential source and the capacitor and selectively passes a current from the second potential source side to the first potential source side; , Connected from a first node between the first rectifier element and the capacitor and a second node between the switching element and the inductor, from the second node side to the first node side. A second rectifier and a third rectifier connected in series with each other, a third node between the second rectifier and the third rectifier, and the first or second potential source And a second capacitor connected between the first and second capacitors.
これにより、スイッチング素子のターンオン時に、インダクタを流れた電流の一部を導いて、キャパシタの充電に充てることができる。このため、ターンオン時に、インダクタに蓄積されたエネルギーをキャパシタに移送し、該キャパシタに移送して蓄積されたエネルギーを前記負荷へ回生することで、さらに効率を向上することができる。 As a result, when the switching element is turned on, a part of the current flowing through the inductor can be guided to charge the capacitor. For this reason, at the time of turn-on, the efficiency can be further improved by transferring the energy stored in the inductor to the capacitor and regenerating the energy transferred to the capacitor and regenerated to the load.
また、第2の本発明は、4つのスイッチング回路を備えたフルブリッジ回路であって、前記4つのスイッチング回路を、請求項1又は2記載のゼロカレントスイッチング回路で構成したことを特徴としている。 According to a second aspect of the present invention, there is provided a full bridge circuit including four switching circuits, wherein the four switching circuits are configured by the zero current switching circuit according to claim 1 or 2.
このように第2の発明によれば、ブリッジを構成する4つのスイッチング回路を、LC共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路で構成したことにより、フルブリッジ全体でのスイッチング損失を大きく低減することができる。 As described above, according to the second invention, the four switching circuits constituting the bridge can reduce the switching loss of the switching element with a simple circuit configuration without using the LC resonance characteristics. With this configuration, switching loss in the entire full bridge can be greatly reduced.
以下、図面を参照して、本発明の実施様態について説明する。
図1に、第1の発明の第1実施形態によるゼロカレントスイッチング回路の回路図を示す。図1に示すゼロカレントスイッチング回路は、負荷Mへの供給電力を制御するための負荷駆動制御回路である。第1電位源としての高電位源VIN(直流電源の高電位側の端子)と、第2電位源としての低電位源(GND)(直流電源の低電位側の端子)との間に、負荷Mと、インダクタ12と、スイッチング素子10とが順次に直列に接続されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a circuit diagram of a zero current switching circuit according to a first embodiment of the first invention. The zero current switching circuit shown in FIG. 1 is a load drive control circuit for controlling the power supplied to the load M. Between the high potential source V IN (the terminal on the high potential side of the DC power supply) as the first potential source and the low potential source (GND) (the terminal on the low potential side of the DC power supply) as the second potential source, A load M, an
より詳細には、負荷Mの一方の端子maは、高電位源VINに接続され、スイッチング素子10の一方の端子10aは、低電位源(GND)に接続されている。そして、負荷Mの他方の端子mbと、スイッチング素子10の他方の端子10bとの間に、インダクタ12が接続されている。
More specifically, one terminal ma of the load M is connected to the high potential source V IN , and one terminal 10a of the switching
負荷Mへの電力供給は、スイッチング素子10のON/OFFによって制御される。スイッチング素子10のMOSFETのゲート電極には、PWM回路(図示せず)からPWM制御信号が入力される。
Power supply to the load M is controlled by ON / OFF of the switching
負荷Mは、例えばモータであり、スイッチング素子10は、例えばMOSFETである。また、スイッチング素子10は、MOSFETの代わりに、バイポーラトランジスタ、又は絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)で構成してもよい。
The load M is, for example, a motor, and the switching
なお、後述するように、スイッチング素子10のターンオン時には、インダクタ12の働きにより、スイッチング素子の両端子間の電圧が低下を開始しても、スイッチング素子を流れる電流量は直ぐには上昇せず、電圧が0Vになってから上昇開始する。
As will be described later, when the switching
また、キャパシタ14が、負荷Mと並列に、即ち、スイッチング素子10及びインダクタ12と直列に接続されている。さらに、キャパシタ14と高電位源VINとの間に、互いに並列接続された抵抗20とダイオード22とが接続されている。
The
なお、後述するように、スイッチング素子10のターンオフ時には、キャパシタ14の働きにより、スイッチング素子を流れる電流が低下を開始しても、キャパシタの働きにより、スイッチング素子の両端間の電圧は直ぐには上昇せず、電流が0Aになってから上昇開始する。
As will be described later, when the switching
第1還流回路としての第1還流ダイオード16が、負荷Mに並列に接続されている。第1還流ダイオード16は、スイッチング素子10のターンオフ時の負荷Mの誘導起電力による回生電流を循環させる。
A
第2還流回路としての第2還流ダイオード18が、インダクタ12に並列に接続されている。第2還流ダイオード18は、スイッチング素子10のターンオフ時のインダクタ12の誘導起電力による電流を循環させる。
A
図2のタイミングチャート、及び図3(A)〜図5(B)を参照して、図1に示したゼロカレントスイッチング回路の動作例を説明する。
図2の曲線Iは、スイッチング素子10のゲート電圧VGの時間変化を示し、曲線IIは、スイッチング素子10の他方の端子10bの電位VQの時間変化を示し、曲線IIIは、負荷Mの他方の端子mbの電位VOUTを示し、曲線IVは、スイッチング素子10を流れる電流IQの時間変化を示し、曲線Vはインダクタ12を流れる電流ILの時間変化を示し、曲線VIは、キャパシタ14を流れる電流ICの時間変化を示し、曲線VIIは、第1還流ダイオード16を流れる電流IDの時間変化を示し、曲線VIIIは、負荷Mを流れる電流IOUTの時間変化を示す。
An operation example of the zero current switching circuit shown in FIG. 1 will be described with reference to the timing chart of FIG. 2 and FIGS. 3A to 5B.
Curve I in Figure 2 shows the time variation of the gate voltage V G of the switching
なお、スイッチング素子10の一方の端子10aが接地(GND)されているため、スイッチング素子10の他方の端子10bの電位VQは、スイッチング素子10の両端子間電圧、即ち、スイッチング素子10を形成するMOSFETのドレイン(D)−ソース(S)間電圧に相当する。また、負荷Mを流れるIOUTは、負荷Mが具備するインダクタンス成分とPWM制御とにより一定となっている。
Since one terminal 10 a of the switching
ここでは、PWM制御のために繰り返されるスイッチング素子10のON/OFF動作のうち、一組のターンオン時とターンオフ時の動作を説明する。図2のタイミングチャートでは、スイッチング素子10は、時刻t0〜t1にターンオンし、時刻t4〜t5にターンオフする。
Here, among the ON / OFF operations of the switching
図3(A)は、図2のタイミングチャートにおける時刻t0〜t1のゼロカレントスイッチング回路の動作を表し、図3(B)は、時刻t1〜t2の動作を表し、図4(A)は、時刻t2〜t3の動作を表し、図4(B)は、時刻t3〜t4の動作を表し、図5(A)は、時刻t4〜t5の動作を表し、図5(B)は、時刻t5〜t6の動作を表す。 3A shows the operation of the zero current switching circuit at time t0 to t1 in the timing chart of FIG. 2, FIG. 3B shows the operation at time t1 to t2, and FIG. 4B shows the operation from time t3 to t4, FIG. 5A shows the operation from time t4 to t5, and FIG. 5B shows the operation from time t5 to time t5. Represents the operation of t6.
まず、図2のタイミングチャートの時刻t0〜t1におけるゼロカレントスイッチング回路の動作を説明する。時刻t0以前に、スイッチング素子10のゲート電圧VGが「L」から「H」へ向けて上昇を開始する。そして、時刻t0に、ゲート電圧VGがスイッチング素子10のMOSFETのターンオン閾値に到達すると、MOSFETのドレイン−ソース間電圧VQが低下を開始する。しかし、インダクタ12の特性のため、時刻t0〜t1において、インダクタ12を流れる電流ILは、0Aのままである。このため、インダクタ12に直列接続されたスイッチング素子10を流れる電流IQも0Aのままである。したがって、時刻t0〜t1におけるスイッチング素子10におけるスイッチング損失は0である。
First, the operation of the zero current switching circuit at times t0 to t1 in the timing chart of FIG. 2 will be described. Prior to time t0, the gate voltage V G of the switching
図3(A)に、時刻t0〜t1のゼロカレントスイッチング回路を流れる電流を示す。時刻t0以前のスイッチング素子10のターンオフ時の負荷Mの誘導起電力による電流IOUTが、第1還流ダイオード16を循環している。時刻t0〜t1では、上述のように、スイッチング素子10にもインダクタ12にも電流は流れていない。
FIG. 3A shows the current flowing through the zero current switching circuit at times t0 to t1. The current I OUT due to the induced electromotive force of the load M when the switching
次に、図2のタイミングチャートの時刻t1〜t2におけるゼロカレントスイッチング回路の動作を説明する。時刻t1までに、スイッチング素子10のMOSFETのドレイン−ソース間電圧VQが、0Vにまで低下する。その後、時刻t1から時刻t2にかけて、インダクタ12を流れる電流IL、及びスイッチング素子10を流れる電流IQが徐々に増加する。時刻t1以降、第1還流ダイオード16を循環する電流が徐々に減少して0Aとなる。続いて、キャパシタ14を充電する電流ICも流れる。このため、電流IQ及び電流ILは、キャパシタ14を充電する電流ICが加算された電流値まで上昇する。しかし、時刻t1〜t2におけるスイッチング素子10のドレイン−ソース間電圧VQは、既に0Vとなっている。したがって、時刻t1〜t2におけるスイッチング素子10におけるスイッチング損失も0である。
Next, the operation of the zero current switching circuit at times t1 to t2 in the timing chart of FIG. 2 will be described. By time t1, the drain-source voltage V Q of the MOSFET of the switching
図3(B)に、時刻t1〜t2のゼロカレントスイッチング回路を流れる電流を示す。負荷Mを流れる電流IOUTとキャパシタ14の充電電流Icとが合流して、インダクタ12を流れる電流ILとなる。さらに、この電流ILは、そのままインダクタ12に直列接続されたスイッチング素子10を流れる電流IQとなる。
このように、時刻t0〜t2にかけて、スイッチング素子10を、実質的にスイッチング損失無しで、OFF状態からON状態へターンオンさせることができる。
FIG. 3B shows a current flowing through the zero current switching circuit at time t1 to t2. And a charging current Ic of current I OUT and
As described above, the switching
次に、図2のタイミングチャートの時刻t2〜t3におけるゼロカレントスイッチング回路の動作を説明する。時刻t2〜t3において、ゼロカレントスイッチング回路は、ON状態である。時刻t2以降、負荷Mの他方の端子mbの電位VOUTが徐々に低下するのと同時に、キャパシタ14の充電電流Icが徐々に減少する。これに伴い、インダクタ12を流れる電流IL、及びスイッチング素子10を流れる電流IQも減少する。そして、電位VOUTが0Vになると、充電電流ICも0Aとなり、電流IL及び電流IQは定常状態となる。
Next, the operation of the zero current switching circuit at times t2 to t3 in the timing chart of FIG. 2 will be described. From time t2 to t3, the zero current switching circuit is in the ON state. After time t2, the potential V OUT of the other terminal mb of the load M gradually decreases, and at the same time, the charging current Ic of the
図4(A)に、時刻t2〜t3のゼロカレントスイッチング回路を流れる電流を示す。インダクタ12を流れる電流IL、及びスイッチング素子10を流れる電流IQは、定常状態であるとき、負荷Mを流れる電流IOUTは、そのまま電流ILとなり、更に電流IQとなる。
なお、スイッチング素子10を構成するMOSFETは、数ミリオームのオン抵抗を有する。このため、スイッチング素子10がON状態のときに、このオン抵抗と電流IQとに起因する僅かな損失が生じる。
FIG. 4A shows the current flowing through the zero current switching circuit at times t2 to t3. Current flowing through the inductor 12 I L, and the current I Q flowing through the switching
The MOSFET constituting the switching
続いて、スイッチング素子10は、時刻t3〜t5にかけてターンオフする。
図2のタイミングチャートの時刻t3〜t4におけるゼロカレントスイッチング回路の動作を説明する。時刻t3以前に、スイッチング素子10のゲート電圧VGが「H」から「L」へ向けて下降を開始する。そして、時刻t3に、ゲート電圧VGがスイッチング素子10のMOSFETのターンオフ閾値に到達すると、スイッチング素子10を流れる電流IQが下降を開始する。しかし、電流IQの下降開始と同時に、キャパシタ14からの放電電流ICが上昇を開始するため、負荷Mの他方の端子mbの電位VOUTは、0Vのままである。同時に、第2還流ダイオード18の働きによってスイッチング素子10のMOSFETのドレイン−ソース間電圧VQは、VOUT以上にはならないので略0Vのままである。したがって、時刻t3〜t4におけるスイッチング素子10におけるスイッチング損失は0である。
Subsequently, the switching
The operation of the zero current switching circuit at times t3 to t4 in the timing chart of FIG. 2 will be described. Prior to time t3, the gate voltage V G of the switching
図4(B)に、時刻t3〜t4のゼロカレントスイッチング回路を流れる電流を示す。スイッチング素子10を流れる電流IQが減少した時、インダクタ12による誘導電流が第2還流ダイオード18を流れるため、インダクタ12を流れる電流ILは、一定に維持される。また、負荷Mを流れる電流IOUTは、キャパシタ14を流れる電流ICとインダクタ12に流れる電流IQとに分割される。
FIG. 4B shows a current flowing through the zero current switching circuit at times t3 to t4. When the current I Q flowing through the switching
次に、図2のタイミングチャートの時刻t4〜t5におけるゼロカレントスイッチング回路の動作を説明する。時刻t4までに、スイッチング素子10流れる電流IQが減少して0Aとなる。その後、時刻t4から時刻t5にかけて、負荷Mを流れる出力電流IOUTを一定に維持したまま、キャパシタ14が充電を開始する。その結果、スイッチング素子10のソース−ドレイン間電圧VQが徐々に上昇するとともに、負荷Mの他方の端子の電位VOUTも徐々に上昇する。しかし、時刻t4〜t5におけるスイッチング素子10を流れる電流IQは、既に0Aである。したがって、時刻t4〜t5におけるスイッチング素子10におけるスイッチング損失も0である。
なお、時刻t4〜時刻t5の期間においても、インダクタ12の誘導起電力が発生するため、インダクタ12を流れる電流ILは緩やかに減少する。
Next, the operation of the zero current switching circuit at times t4 to t5 in the timing chart of FIG. 2 will be described. By time t4, the
In the period from time t4 to time t5, the induced electromotive force of the
図5(A)に、時刻t4〜t5のゼロカレントスイッチング回路を流れる電流を示す。負荷Mを流れる出力電流IOUTは、キャパシタ14の充電電流ICとなる。また、インダクタ12の誘導起電力による電流ILが第2還流ダイオード18を流れている。
このように、時刻t3〜t5にかけて、スイッチング素子10を、スイッチング損失無しで、ON状態からOFF態へターンオフさせることができる。
FIG. 5A shows the current flowing through the zero current switching circuit at times t4 to t5. The output current I OUT flowing through the load M becomes the charging current I C of the
As described above, the switching
次に、図2のタイミングチャートの時刻t5〜t6におけるゼロカレントスイッチング回路の動作を説明する。時刻t5〜t6において、スイッチング素子10は、既にOFF状態である。キャパシタ14が完全に充電されると、キャパシタ14に流れる充電電流ICは徐々に減少する。充電電流ICが減少した分だけ、第1還流ダイオード16を流れる回生電流IDが増加し、その結果、負荷Mの出力電流IOUTが一定に維持される。また、インダクタ12の誘導起電力による電流ILは、時刻t6経過後まで、緩やかに減少しながら流れ続ける。
Next, the operation of the zero current switching circuit at times t5 to t6 in the timing chart of FIG. 2 will be described. At time t5 to t6, the switching
図5(B)に、時刻t5〜t6のゼロカレントスイッチング回路を流れる電流を示す。インダクタ12の誘導起電力による電流ILは、緩やかに減少し、ついには、0Aとなる。また、負荷Mの出力電流IOUTのうち、キャパシタ14に流れる電流ICの割合が減少する一方、第1還流ダイオード16に流れる電流IDが増加する。その結果、ゼロカレントスイッチング回路を流れる電流は、図3(A)に示した状態となる。
FIG. 5B shows the current flowing through the zero current switching circuit at times t5 to t6. Current I L by the induced electromotive force of the
このように、本実施形態のゼロカレントスイッチング回路によれば、LC共振特性を利用せず、かつ簡単な回路構成で、スイッチング素子のターンオン及びターンオフ時のスイッチング損失を低減することができる。 As described above, according to the zero current switching circuit of the present embodiment, the switching loss at the time of turning on and turning off the switching element can be reduced with a simple circuit configuration without using the LC resonance characteristics.
次に、第1の発明の第2実施形態を説明する。
図6は、第2実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図1に示した回路のうち、第1還流ダイオード16を第2スイッチング素子16aに置き換えたものである。そして、これ以外の構成は、図1に示したものと同じである。
Next, a second embodiment of the first invention will be described.
FIG. 6 is a circuit diagram of a zero current switching circuit according to the second embodiment. This zero current switching circuit is obtained by replacing the first
第2スイッチング素子16aも、OFF状態で、第1還流ダイオード16と実質的に同様の機能を果たすため、第2実施形態のゼロカレントスイッチング回路の動作は、第1実施形態によるものと実質的に同じである。
Since the
次に、第1の発明の第3実施形態を説明する。
図7は、第3実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路では、図1に示した回路のうち、キャパシタ14が、負荷Mと並列ではなく、スイッチング素子10及びインダクタ12と並列に接続されている。さらに、キャパシタ14と低電位源GNDとの間に、互いに並列接続された抵抗20とダイオード22とが接続されている。そして、これ以外に構成は、図1に示したものと同じである。
Next, a third embodiment of the first invention will be described.
FIG. 7 is a circuit diagram of a zero current switching circuit according to the third embodiment. In this zero current switching circuit, in the circuit shown in FIG. 1, the
第3実施形態では、スイッチング素子10のターンオン時に、キャパシタ14は、インダクタ12とスイッチング素子10を介して、放電電流が流れる。また、スイッチング素子10のターンオフ時に、キャパシタ14は、高電位源VINから負荷Mとキャパシタ14を介して低電位源GND側へ向けて充電電流が流れる。
In the third embodiment, when the switching
次に、第1の発明の第4実施形態を説明する。
図8は、第4実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図7に示した第3実施形態によるゼロカレントスイッチング回路のうち、第1還流ダイオード16を第2スイッチング素子16aに置き換えたものである。そして、これ以外の構成は、図1に示したものと同じである。
Next, a fourth embodiment of the first invention will be described.
FIG. 8 is a circuit diagram of a zero current switching circuit according to the fourth embodiment. This zero current switching circuit is obtained by replacing the first
第2スイッチング素子16aも、OFF状態で、第1還流ダイオード16と実質的に同様の機能を果たすため、第4実施形態のゼロカレントスイッチング回路の動作は、第3実施形態によるものと実質的に同じである。
Since the
次に、第1の発明の第5実施形態を説明する。
図9は、第5実施形態によるゼロカレントスイッチング回路の回路図である。この実施形態のゼロカレントスイッチング回路は、図1に示した第1実施形態によるものに対して、スイッチング素子10等を、負荷Mのハイサイド駆動回路としたものである。すなわち、この実施形態では、第1実施形態とは逆に、第1の電位源が低電位源GNDであり、第2の電位源が高電位源VINである。
Next, a fifth embodiment of the first invention will be described.
FIG. 9 is a circuit diagram of a zero current switching circuit according to the fifth embodiment. The zero current switching circuit of this embodiment is such that the switching
この実施形態のゼロカレントスイッチング回路は、第1実施形態のものと電流の向きが逆である他は、第1実施形態と同じ動作をする。したがって、この実施形態のゼロカレントスイッチング回路においても、LC共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のターンオン及びターンオフ時のスイッチング損失を低減することができる。 The zero current switching circuit of this embodiment performs the same operation as that of the first embodiment except that the direction of current is opposite to that of the first embodiment. Therefore, also in the zero current switching circuit of this embodiment, it is possible to reduce the switching loss when the switching element is turned on and off with a simple circuit configuration without using the LC resonance characteristics.
次に、第1の発明の第6実施形態を説明する。
図10は、第6実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図9に示した回路のうち、第1還流ダイオード16を第2スイッチング素子16aに置き換えたものである。そして、これ以外の構成は、図9に示したものと同じである。
Next, a sixth embodiment of the first invention will be described.
FIG. 10 is a circuit diagram of a zero current switching circuit according to the sixth embodiment. This zero current switching circuit is obtained by replacing the first
第2スイッチング素子16aも、OFF状態で、第1還流ダイオード16と実質的に同様の機能を果たすため、第6実施形態のゼロカレントスイッチング回路の動作は、第5実施形態によるものと実質的に同じである。
Since the
次に、第1の発明の第7実施形態を説明する。
図11は、第7実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路では、図9に示した回路のうち、キャパシタ14が、負荷Mと並列ではなく、スイッチング素子10及びインダクタ12と並列に接続されている。さらに、キャパシタ14と高電位源VINとの間に、互いに並列接続された抵抗20とダイオード22とが接続されている。そして、これ以外に構成は、図9に示したものと同じである。
Next, a seventh embodiment of the first invention will be described.
FIG. 11 is a circuit diagram of a zero current switching circuit according to the seventh embodiment. In the zero current switching circuit, in the circuit shown in FIG. 9, the
第7実施形態では、スイッチング素子10のターンオン時に、キャパシタ14は、インダクタ12とスイッチング素子10を介して放電電流が流れる。また、スイッチング素子10のターンオフ時には、キャパシタ14は、高電位源VINからキャパシタ14と負荷Mとを介して低電位源GND側へ向けて充電電流が流れる。
In the seventh embodiment, when the switching
次に、第1の発明の第8実施形態を説明する。
図12は、第8実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図11に示した第7実施形態によるゼロカレントスイッチング回路のうち、第1還流ダイオード16を第2スイッチング素子16aに置き換えたものである。そして、これ以外の構成は、図11に示したものと同じである。
Next, an eighth embodiment of the first invention will be described.
FIG. 12 is a circuit diagram of a zero current switching circuit according to the eighth embodiment. This zero current switching circuit is obtained by replacing the first
第2スイッチング素子16aも、OFF状態で、第1還流ダイオード16と実質的に同様の機能を果たすため、第4実施形態のゼロカレントスイッチング回路の動作は、第7実施形態によるものと実質的に同じである。
Since the
次に、第1の発明の第9実施形態を説明する。本実施形態は、特にゼロカレントスイッチングを行う場合にインダクタ及びキャパシタへ蓄積されたエネルギーを負荷へ回生することによって、スイッチング時の電力損失を大幅に改善することを特徴とする。
図13は、第9実施形態によるゼロカレントスイッチング回路の回路図である。図13に示すゼロカレントスイッチング回路は、負荷Mへの供給電力を制御するための負荷駆動制御回路である。第1電位源としての高電位源VIN(直流電源の高電位側の端子)と、第2電位源としての低電位源(GND)(直流電源の低電位側の端子)との間に、負荷Mと、インダクタ12と、スイッチング素子10とが順次に直列に接続されている。
Next, a ninth embodiment of the first invention will be described. This embodiment is characterized in that the power loss at the time of switching is greatly improved by regenerating energy stored in the inductor and the capacitor to the load particularly when performing zero current switching.
FIG. 13 is a circuit diagram of a zero current switching circuit according to the ninth embodiment. The zero current switching circuit shown in FIG. 13 is a load drive control circuit for controlling the power supplied to the load M. Between the high potential source V IN (the terminal on the high potential side of the DC power supply) as the first potential source and the low potential source (GND) (the terminal on the low potential side of the DC power supply) as the second potential source, A load M, an
より詳細には、負荷Mの一方の端子maは、高電位源VINに接続され、スイッチング素子10の一方の端子10aは、低電位源(GND)に接続されている。そして、負荷Mの他方の端子mbと、スイッチング素子10の他方の端子10bとの間に、インダクタ12が接続されている。
More specifically, one terminal ma of the load M is connected to the high potential source V IN , and one terminal 10a of the switching
負荷Mへの電力供給は、スイッチング素子10のON/OFFによって制御される。スイッチング素子10のMOSFETのゲート電極には、PWM回路(図示せず)から任意のデューティーとしたPWM制御信号が入力される。
Power supply to the load M is controlled by ON / OFF of the switching
なお、スイッチング素子10のターンオン時には、インダクタ12の働きにより、スイッチング素子の両端子間の電圧が低下を開始しても、スイッチング素子を流れる電流量は直ぐには上昇せず、電圧が0Vになってから上昇開始する。これにより、スイッチング素子10を、スイッチング損失無しで、OFF状態からON状態へターンオンさせることができる。
Note that when the switching
また、キャパシタ14が、負荷Mと並列に、即ち、スイッチング素子10及びインダクタ12と直列に接続されている。さらに、高電位源VINとキャパシタ14との間に、第1整流素子としてのダイオード22が接続されている。このダイオード22は、キャパシタ14から高電位源VIN側へ選択的に電流を流す。
The
また、ダイオード22とキャパシタ14との間の第1ノードn1と、スイッチング素子10とインダクタ12との間の第2ノードn2との間に、第2及び第3整流素子としてのダイオード24及び26が互いに直列に接続されている。ダイオード24及び26は、第2ノードn2側から第1ノードn1側へ選択的に電流を流す。
Between the first node n1 between the
さらに、ダイオード24とダイオード26との間の第3ノードn3と、低電位源GNDとの間に第2キャパシタ28が接続されている。
キャパシタ28と前記キャパシタ14とは略等しい静電容量値とすることが望ましい。
Further, a
It is desirable that the
なお、スイッチング素子10のターンオフ時には、キャパシタ28の働きにより、スイッチング素子を流れる電流が下降開始しても、スイッチング素子の両端間の電圧は直ぐには上昇せず、電流が0Aになってから上昇開始する。これにより、スイッチング素子10を、スイッチング損失無しで、ON状態からOFF状態へターンオフさせることができる。
When the switching
さらに、本実施形態では、スイッチング素子10のターンオン時に、インダクタ12を流れた電流の一部を導いて、キャパシタ14の充電に充てることができる。このため、ターンオン時に、インダクタ12に直列接続されたスイッチング素子10を流れる電流の増加を抑制することができる。そのうえ、キャパシタ14に蓄えられたエネルギーを負荷Mへ還流させることによって、電力損失を低減し、より高効率のゼロカレントスイッチング回路を構成することができる。
Furthermore, in this embodiment, when the switching
また、第1還流回路としての第1還流ダイオード16が、負荷Mに並列に接続されている。第1還流ダイオード16は、スイッチング素子10のターンオフ時の負荷Mの誘導起電力による回生電流を循環させることにより、サージ電圧の発生を防止している。
A first free-wheeling
第2還流回路として、互いに直列に接続された抵抗30及びキャパシタ31が、インダクタ12に並列に接続されている。抵抗30及びキャパシタ31は、スイッチング素子10のターンオン及びターンオフ時に、インダクタ12とキャパシタ28及びキャパシタ14の電圧と電流とが共振して高周波の交番電流が流れるのを防止するダンパ回路として作用する。
As a second reflux circuit, a
以下、図14のタイミングチャート及び図15A〜図15Eを参照して、図13に示した本実施形態における動作例を説明する。
図15Aは、図14のタイミングチャートにおける時刻t0〜t1のゼロカレントスイッチング回路の動作を表し、図15Bは、時刻t1〜t2の動作を表し、図15Cは、時刻t2〜t3の動作を表し、図15Dは、時刻t3〜t4の動作を表し、図15Eは、時刻t4〜t5の動作を表す。
Hereinafter, with reference to the timing chart of FIG. 14 and FIGS. 15A to 15E, an operation example in the present embodiment illustrated in FIG.
15A shows the operation of the zero current switching circuit at time t0 to t1 in the timing chart of FIG. 14, FIG. 15B shows the operation at time t1 to t2, FIG. 15C shows the operation at time t2 to t3, FIG. 15D represents the operation from time t3 to t4, and FIG. 15E represents the operation from time t4 to t5.
まず、図14のタイミングチャートの時刻t0〜t1におけるゼロカレントスイッチング回路の動作を説明する。時刻t0以前に、スイッチング素子10のゲート電圧VGが「L」から「H」へ向けて上昇を開始する。そして、時刻t0に、ゲート電圧VGがスイッチング素子10のMOSFETのターンオン閾値に到達すると、MOSFETのドレイン−ソース間電圧VQが低下を開始する。しかし、インダクタ12の特性のため、時刻t0〜t1において、インダクタ12を流れる電流ILは、0Aのままである。このため、インダクタ12に直列接続されたスイッチング素子10を流れる電流IQも0Aのままである。したがって、時刻t0〜t1におけるスイッチング素子10におけるスイッチング損失は0である。
First, the operation of the zero current switching circuit at times t0 to t1 in the timing chart of FIG. 14 will be described. Prior to time t0, the gate voltage V G of the switching
次に、時刻t0以前においては、負荷Mの誘導起電力による電流IOUTが第一還流ダイオード16を順方向に還流していることから、スイッチング素子10のMOSFETのドレイン−ソース電圧VQは、概ね高電位源VINの電位と等しい。従って、ダイオード24は順方向にバイアスされてキャパシタ28の電圧VC(28)は高電位源VINの電圧と略等しくなるように充電されている。同時にキャパシタ14とダイオード22とを直列接続した両端の電位差は、第一還流ダイオード16の順方向電圧降下量と等しく、且つダイオード26のアノード側であるノードn3の電位は前記スイッチング素子10のドレイン電位VQと概ね等しいから、キャパシタ14の両端の電圧VC(14)は略0Vである。
Then, at time t0 before, since the current I OUT by the induced electromotive force of the load M is refluxed a
図15Aに、時刻t0〜t1のゼロカレントスイッチング回路を流れる電流を示す。時刻t0以前のスイッチング素子10のターンオフ時の負荷Mの誘導起電力による電流IOUTが、第1還流ダイオード16を循環している。したがって、時刻t0〜t1では、上述のように、スイッチング素子10にもインダクタ12にも電流は流れていない。
FIG. 15A shows the current flowing through the zero current switching circuit at times t0 to t1. The current I OUT due to the induced electromotive force of the load M when the switching
時刻t0〜t1にかけて、スイッチング素子10を、実質的にスイッチング損失無しで、OFF状態からON状態へターンオンさせることができる。
From time t0 to t1, the switching
次に、図14のタイミングチャートの時刻t1〜t2におけるゼロカレントスイッチング回路の動作を説明する。時刻t1までに、スイッチング素子10のMOSFETのドレイン−ソース間電圧VQが、0Vにまで低下する。その後、時刻t1から時刻t2にかけて、インダクタ12を流れる電流IL、及びスイッチング素子10を流れる電流IQが徐々に増加する。時刻t1以降、第1還流ダイオード16を循環する電流が徐々に減少して0Aとなる。続いて、キャパシタ28を放電する電流IC(28)と、ダイオード26を介して直列接続されたことによって、この電流IC(28)と等しい電流値でキャパシタ14を充電する電流IC(14)も流れる。このため、電流IQ及び電流ILは、キャパシタ28を放電する電流IC(28)、及び電流IC(28)と等しい値でキャパシタ14を充電する電流IC(14)とが加算された電流値まで上昇する。しかし、時刻t1〜t2におけるスイッチング素子10のドレイン−ソース間電圧VQは、既に0Vとなっている。したがって、時刻t1〜t2におけるスイッチング素子10におけるスイッチング損失も0である。
Next, the operation of the zero current switching circuit at times t1 to t2 in the timing chart of FIG. 14 will be described. By time t1, the drain-source voltage V Q of the MOSFET of the switching
ここで、インダクタ12とキャパシタ28とキャパシタ14との関係について説明する。キャパシタ28はノードn3においてダイオード26を順方向にしてキャパシタ14の一方の側と接続される。また、キャパシタ14の他方の側はインダクタ12を介してスイッチング素子10のMOSFETのドレインと接続してある。
Here, the relationship among the
スイッチング素子10がターンオンする直前のタイミングにおけるキャパシタ28とキャパシタ14の初期充電状態は前述の如く、それぞれVIN(=キャパシタ28)と0(=キャパシタ14)である。
ここで、スイッチング素子10がターンオンすると、キャパシタ28に充電されていたエネルギー(1/2×C×V2)は電流ILとなってインダクタ12へ移動する。
さらにインダクタ12の電流エネルギーはキャパシタ14を充電して電圧エネルギーとして該キャパシタ14へ蓄電される。
As described above, the initial charge states of the
Here, when the switching
Furthermore, the current energy of the
後述するように、スイッチング素子10がターンオフする際にゼロカレントスイッチングを実現するには、スイッチング素子10がオフする直前までにキャパシタ28が放電されてノードn3の電位が低いことが必要である。
そのため、本実施形態においては、スイッチング素子10がターンオンするときに、キャパシタ28の電荷をインダクタ12の電流に置き換えた後にキャパシタ14を充電するものとした。これをエネルギーの移動で表現すればキャパシタ2→インダクタ12→キャパシタ14の順で移動させることになる。
As will be described later, in order to realize zero current switching when the switching
Therefore, in this embodiment, when the switching
一方、図1に示す第1の発明の第1実施形態においては、スイッチング素子10がターンオンしたときにキャパシタ14を充電した電流はインダクタ12を流れる。しかし、一旦インダクタ12に蓄えられた電流はダイオード18を介して還流するから、このインダクタ12の内部抵抗及びダイオード18の順方向電圧降下と還流電流を掛け合わせた電力損失によって熱エネルギーとして放出されることになる。
これと比較して、本実施の形態によればインダクタ12と並列に還流ダイオードが存在しないから、インダクタの電流エネルギーは損失することなく、キャパシタ14へ移送されるようになっている。
On the other hand, in the first embodiment of the first invention shown in FIG. 1, the current charged in the
Compared with this, according to the present embodiment, since there is no free wheel diode in parallel with the
図15Bに、時刻t1〜t3のゼロカレントスイッチング回路を流れる電流を示す。負荷Mを流れる電流IOUTとキャパシタ28の放電電流IC(28)とキャパシタ14の充電電流IC(14)とが合流して、インダクタ12を流れる電流ILとなる。さらに、この電流ILは、そのままインダクタ12に直列接続されたスイッチング素子10を流れる電流IQとなる。
FIG. 15B shows the current flowing through the zero current switching circuit at times t1 to t3. The current I OUT flowing through the load M, the discharge current I C (28) of the
次に、図14のタイミングチャートの時刻t12におけるゼロカレントスイッチング回路の動作を説明する。時刻t1を起点にインダクタ12の電流が増加し、キャパシタ28を放電する電流がキャパシタ14を充電するから、このキャパシタ14の電圧VC(14)が増加する。このとき、キャパシタ14と接続されたVOUTの電圧は時刻t12において0Vを通過しながら下降する。ところで、負荷Mを流れる電流IOUTの平均値は、通常高電位源VINと低電位源GNDとの間の電圧とスイッチング素子10のPWM駆動デューティーとの掛け算に比例する。
Next, the operation of the zero current switching circuit at time t12 in the timing chart of FIG. 14 will be described. Since the current of the
IOUT平均値 =(VIN−GND)×DUTY/R
Rは負荷Mの直流抵抗分
I OUT average value = (V IN −GND) × DUTY / R
R is the DC resistance of load M
ところが、上記時刻t12以降ではVOUTの電位が低電位源GNDの電位よりも低い電位まで下降するので、負荷Mの電流IOUTの瞬時値は図14に示すように時刻t12から時刻t4に至るまで上記IOUT平均値よりも大きくなる。 However, since the potential of V OUT drops to a potential lower than the potential of the low potential source GND after time t12, the instantaneous value of the current I OUT of the load M reaches from time t12 to time t4 as shown in FIG. It becomes larger than the above I OUT average value.
以上のようにして、スイッチング素子10がターンオンする以前にキャパシタ28へ蓄えられていた電圧(エネルギー)は、スイッチング素子10がターンオンしたあとのプロセスにおいて、キャパシタ14へ移送されて、負荷Mへ印加される電圧が増加する方向へVOUTを変化させる。その結果、負荷Mの電流IOUTが増大することによって前記キャパシタ28のエネルギーが負荷Mの消費電力となるように作用する。
As described above, the voltage (energy) stored in the
次に、図14のタイミングチャートの時刻t2〜t3におけるゼロカレントスイッチング回路の動作を説明する。時刻t2〜t3において、スイッチング素子10は、ON状態である。キャパシタ28の電圧VC(28)は時刻t2において0Vとなる。一方、インダクタ12の電流ILはキャパシタ28を放電したときの電流値を維持しようと働いて、時刻t2以降も流れ続ける。そして、電流IL及び直列に接続されたスイッチング素子10の電流IQはキャパシタ14を充電しながら減少していき、時刻t3において定常状態となる。したがって、時刻t2から時刻t3の間にもキャパシタ14が充電されて、キャパシタ14の電圧VC(14)は高電位源VINの2倍の電圧まで増加を続ける。これによって、負荷Mの他方の端子mbの電位VOUTは下降を続けて、時刻t3では、高電位源VINの電圧×(−1)にまで低下する。この時、負荷Mの電流IOUTは最大値となってキャパシタ28に蓄えられたエネルギーを負荷Mへ回生する。
Next, the operation of the zero current switching circuit at times t2 to t3 in the timing chart of FIG. 14 will be described. From time t2 to t3, the switching
図15Bに、時刻t1〜t3のゼロカレントスイッチング回路を流れる電流を示す。負荷Mを流れる電流IOUTとキャパシタ28の放電電流IC(28)とキャパシタ14の充電電流IC(14)とが合流して、インダクタ12を流れる電流ILとなる。さらに、この電流ILは、そのままインダクタ12に直列接続されたスイッチング素子10を流れる電流IQとなる。
FIG. 15B shows the current flowing through the zero current switching circuit at times t1 to t3. The current I OUT flowing through the load M, the discharge current I C (28) of the
次に、図14のタイミングチャートの時刻t3〜t4におけるゼロカレントスイッチング回路の動作を説明する。時刻t3〜t4においてインダクタ12の電流ILとスイッチング素子10の電流IQは定常状態である。キャパシタ28の電圧VC(28)は既に放電されて0Vであり、キャパシタ14の電圧VC(14)は時刻t3において高電位源VINの2倍の値まで充電された後、時刻t3〜t4の間にキャパシタ14の電流IC(14)が負荷Mを流れながら放電する。そして、時刻t4で高電位源VINの電圧と略等しい電圧にて定常状態となる。
Next, the operation of the zero current switching circuit at times t3 to t4 in the timing chart of FIG. 14 will be described. Current I Q of the current I L and the switching
図15Cに、時刻t3〜t4のゼロカレントスイッチング回路を流れる電流を示す。負荷Mを流れる電流IOUTはスイッチング素子10を流れる電流IQ(=インダクタ12を流れる電流IL)とキャパシタ14を流れる電流IC(14)との合成となる。
FIG. 15C shows the current flowing through the zero current switching circuit at times t3 to t4. The current I OUT flowing through the load M is a combination of the current I Q flowing through the switching element 10 (= current I L flowing through the inductor 12) and the current I C (14) flowing through the
図14のタイミングチャートの時刻t4〜t5におけるゼロカレントスイッチング回路は、スイッチング素子10がON状態であり、各キャパシタ28及び14の電圧が飽和状態にあるから、キャパシタの電流は0Aであり、スイッチング素子10の電流IQとインダクタ12の電流ILとは負荷Mの電流IOUTと等しくなって定常状態にある。
In the zero current switching circuit at times t4 to t5 in the timing chart of FIG. 14, since the switching
図15Dに、時刻t4〜t5のゼロカレントスイッチング回路を流れる電流を示す。負荷Mを流れる電流IOUTは、スイッチング素子10を流れる電流IQ及びインダクタ12を流れる電流ILと等しくなる。
FIG. 15D shows the current flowing through the zero current switching circuit at times t4 to t5. Current I OUT through the load M is equal to the current I L flowing through the current I Q, and the
次に、図14のタイミングチャートの時刻t5〜t7におけるゼロカレントスイッチング回路の動作を説明する。
時刻t5以前に、スイッチング素子10のゲート電圧VGが「H」から「L」へ向けて下降を開始する。そして、時刻t5に、ゲート電圧VGがスイッチング素子10のMOSFETのターンオフ閾値に到達すると、スイッチング素子10を流れる電流IQが下降を開始する。しかし、キャパシタ28の電圧VC(28)が0Vであるため、スイッチング素子10のMOSFETのドレイン−ソース間電圧VQは、略0Vのままである。したがって、時刻t5直後にスイッチング素子10がターンオフしてスイッチング素子10の電流IQが0Aに到達するまでの間、ドレイン−ソース間電圧VQが0Vであるから、スイッチング素子10におけるスイッチング損失は0である。
Next, the operation of the zero current switching circuit at times t5 to t7 in the timing chart of FIG. 14 will be described.
Prior to time t5, the gate voltage V G of the switching
続いて、インダクタ12を介して負荷Mの電流IOUTによって、キャパシタ28が充電され、時刻t6においてキャパシタ28の電圧VC(28)が高電位源VINよりも高くなると、ダイオード24→ダイオード26→ダイオード22→負荷M→インダクタ12の順に電流ILが流れながら、電流ILは徐々に減少していき時刻t7において0Aとなる。同時に、キャパシタ14の電圧VC(14)は時刻t5以前に高電位源VINと略等しいが、インダクタ12の電流ILが減少するのに伴って、負荷Mの電流IOUTがキャパシタ14を充電するように流れ始めるから、該キャパシタ14の電圧VC(14)は徐々に低下して時刻t7において0Vとなる。
Subsequently, when the
負荷Mの他方の端子mbの電位VOUTは、キャパシタ14の電圧VC(14)の減少に伴って上昇し、時刻t7において高電位源VINの電位と略等しくなると同時に、第1還流ダイオード16に負荷Mの還流電流が流れるように作用する。
The potential V OUT of the other terminal mb of the load M rises as the voltage V C (14) of the
図15Eに、時刻t5〜t7のゼロカレントスイッチング回路を流れる電流を示す。スイッチング素子10を流れる電流IQが減少したとき、インダクタ12の電流ILがキャパシタ28を流れてキャパシタ28を充電する。キャパシタ28の電圧VC(28)がダイオード26とダイオード22を順方向にバイアスする電圧に達すると、電流ILはダイオード26とダイオード22と負荷Mを通って、再びインダクタ12へと還流しながら減少する。同時に、負荷Mの端子mbの電圧VOUTが上昇しながらキャパシタ14を充電する電流IC(14)が流れる。
FIG. 15E shows the current flowing through the zero current switching circuit at times t5 to t7. When the current I Q flowing through the switching
やがて、電圧VOUTが高電位源VINの電圧と等しくなるまで上昇すると、インダクタILの電流が0Aとなり、キャパシタ28の電圧VC(28)が高電位源VINの電圧と略等しくなり、キャパシタ14の電圧VC(14)が0Vとなり、スイッチング素子10の電流IQは0Aで、負荷Mの電流は第1還流ダイオード16を通って循環して、図15Aに示した状態となる。
Then, when the voltage V OUT rises to become equal to the voltage of the high potential source V IN, the inductor I L current 0A next, the voltage V C (28) of the
このように、時刻t5〜t7にかけて、スイッチング素子10を、スイッチング損失無しで、ON状態からOFF態へターンオフさせることができる。
In this manner, the switching
このように、本実施形態のゼロカレントスイッチング回路によれば、LC共振特性を利用せず、簡単な回路構成で、かつスイッチング素子のターンオン及びターンオフ時に電流の上昇と電圧の上昇とを抑制するインダクタ及びキャパシタに蓄えられたエネルギーを負荷側へ回生させることができるから、スイッチング素子のスイッチング損失を低減することができると同時に、各素子に蓄えられたエネルギーを損失することなく負荷に消費させることで、高効率のゼロカレントスイッチング回路装置を提供することができる。 As described above, according to the zero current switching circuit of the present embodiment, the inductor that does not use the LC resonance characteristic, has a simple circuit configuration, and suppresses the increase in current and voltage when the switching element is turned on and off. Since the energy stored in the capacitor can be regenerated to the load side, the switching loss of the switching element can be reduced, and at the same time, the energy stored in each element can be consumed by the load without loss. A high-efficiency zero current switching circuit device can be provided.
さらに、本発明のゼロカレントスイッチング回路は図2及び図14に示す如く、出力端子の電圧信号VOUTが0Vから上昇する時間、及び電源電圧から下降する時間をインダクタ及びキャパシタの値によって任意に設定可能であるから、負荷Mへの配線から放出される放射ノイズを低減する手法の一つとしての公知技術における矩形波信号の遷移時間増大に関して、容易に対応可能であるという優れた特徴を有する。 Further, as shown in FIGS. 2 and 14, the zero current switching circuit of the present invention arbitrarily sets the time for the voltage signal VOUT at the output terminal to rise from 0V and the time for the voltage signal VOUT to fall from the power supply voltage depending on the values of the inductor and the capacitor. Since it is possible, it has an excellent feature that it can easily cope with the increase in the transition time of the rectangular wave signal in the known technique as one of the techniques for reducing the radiation noise emitted from the wiring to the load M.
次に、第1の発明の第10実施形態を説明する。
図16は、第10実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図13に示した回路のうち、第1還流ダイオード16を第2スイッチング素子16aに置き換えたものである。そして、これ以外の構成は、図13に示したものと同じである。
Next, a tenth embodiment of the first invention will be described.
FIG. 16 is a circuit diagram of a zero current switching circuit according to the tenth embodiment. This zero current switching circuit is obtained by replacing the first
第2スイッチング素子16aも、OFF状態で、第1還流ダイオード16と実質的に同様の機能を果たすため、第10実施形態のゼロカレントスイッチング回路の動作は、第9実施形態によるものと実質的に同じである。
Since the
次に、第1の発明の第11実施形態を説明する。
図17は、第11実施形態によるゼロカレントスイッチング回路の回路図である。この実施形態のゼロカレントスイッチング回路は、図13に示した第1実施形態によるものに対して、スイッチング素子10等を、負荷Mのハイサイド駆動回路としたものである。すなわち、この実施形態では、第1実施形態とは逆に、第1の電位源が低電位源GNDであり、第2の電位源が高電位源VINである。
Next, an eleventh embodiment of the first invention will be described.
FIG. 17 is a circuit diagram of a zero current switching circuit according to the eleventh embodiment. The zero current switching circuit of this embodiment is such that the switching
この実施形態のゼロカレントスイッチング回路は、第1実施形態のものと電流の向きが逆である他は、第1実施形態と同じ動作をする。したがって、この実施形態のゼロカレントスイッチング回路においても、LC共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のターンオン及びターンオフ時のスイッチング損失を低減することができる。 The zero current switching circuit of this embodiment performs the same operation as that of the first embodiment except that the direction of current is opposite to that of the first embodiment. Therefore, also in the zero current switching circuit of this embodiment, it is possible to reduce the switching loss when the switching element is turned on and off with a simple circuit configuration without using the LC resonance characteristics.
次に、第1の発明の第12実施形態を説明する。
図18は、第12実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図17に示した回路のうち、第1還流ダイオード16を第2スイッチング素子16aに置き換えたものである。そして、これ以外の構成は、図15に示したものと同じである。
Next, a twelfth embodiment of the first invention is described.
FIG. 18 is a circuit diagram of a zero current switching circuit according to the twelfth embodiment. This zero current switching circuit is obtained by replacing the first
第2スイッチング素子16aも、OFF状態で、第1還流ダイオード16と実質的に同様の機能を果たすため、第12実施形態のゼロカレントスイッチング回路の動作は、第11実施形態によるものと実質的に同じである。
Since the
次に、第1の発明の第13実施形態を説明する。
図19は、第13実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図13に示した回路のうち、キャパシタ28の接続先を低電位源GNDから、高電位源VINへ変更したものである。そして、これ以外の構成は、図13に示したものと同じである。
Next, a thirteenth embodiment of the first invention is described.
FIG. 19 is a circuit diagram of a zero current switching circuit according to the thirteenth embodiment. This zero current switching circuit is obtained by changing the connection destination of the
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ28の所定タイミングにおける定常状態の充電電圧が0Vであるか、VINであるかに関わらず、同じ作用をするため、第13実施形態のゼロカレントスイッチング回路の動作は、第9実施形態によるものと実質的に同じである。
Since the function of the capacitor is to integrate the current flowing through the capacitor and replace it with a change in voltage, the same regardless of whether the steady-state charging voltage of the
次に、第1の発明の第14実施形態を説明する。
図20は、第14実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図16に示した回路のうち、キャパシタ28の接続先を低電位源GNDから、高電位源VINへ変更したものである。そして、これ以外の構成は、図16に示したものと同じである。
Next, a fourteenth embodiment of the first invention is described.
FIG. 20 is a circuit diagram of a zero current switching circuit according to the fourteenth embodiment. This zero current switching circuit is obtained by changing the connection destination of the
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ28の所定タイミングにおける定常状態の充電電圧が0Vであるか、VINであるかに関わらず、同じ作用をするため、第13実施形態のゼロカレントスイッチング回路の動作は、第10実施形態によるものと実質的に同じである。
Since the function of the capacitor is to integrate the current flowing through the capacitor and replace it with a change in voltage, the same regardless of whether the steady-state charging voltage of the
次に、第1の発明の第15実施形態を説明する。
図21は、第15実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図17に示した回路のうち、キャパシタ28の接続先を高電位源VINから低電位源GNDへ変更したものである。そして、これ以外の構成は、図17に示したものと同じである。
Next, a fifteenth embodiment of the first invention is described.
FIG. 21 is a circuit diagram of a zero current switching circuit according to the fifteenth embodiment. This zero current switching circuit is obtained by changing the connection destination of the
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ28の所定タイミングにおける定常状態の充電電圧が0Vであるか、VINであるかに関わらず、同じ作用をするため、第13実施形態のゼロカレントスイッチング回路の動作は、第11実施形態によるものと実質的に同じである。
Since the function of the capacitor is to integrate the current flowing through the capacitor and replace it with a change in voltage, the same regardless of whether the steady-state charging voltage of the
次に、第1の発明の第16実施形態を説明する。
図22は、第16実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図13に示した回路のうち、キャパシタ28の接続先を高電位源VINから低電位源GNDへ変更したものである。そして、これ以外の構成は、図18に示したものと同じである。
Next, a sixteenth embodiment of the first invention will be explained.
FIG. 22 is a circuit diagram of a zero current switching circuit according to the sixteenth embodiment. This zero current switching circuit is obtained by changing the connection destination of the
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ28の所定タイミングにおける定常状態の充電電圧が0Vであるか、VINであるかに関わらず、同じ作用をするため、第13実施形態のゼロカレントスイッチング回路の動作は、第12実施形態によるものと実質的に同じである。
Since the function of the capacitor is to integrate the current flowing through the capacitor and replace it with a change in voltage, the same regardless of whether the steady-state charging voltage of the
次に、第2の発明の実施形態を説明する。図23に、第2の発明の実施形態によるフルブリッジ回路の回路図を示す。図23に示すフルブリッジ回路は、第1ローサイドスイッチング回路34及び第2ローサイドスイッチング回路38が、図13に示したゼロカレントスイッチング回路で構成され、第1ハイサイドスイッチング回路32及び第2ハイサイドスイッチング回路36が、図17に示したゼロカレントスイッチング回路で構成されている。
Next, an embodiment of the second invention will be described. FIG. 23 shows a circuit diagram of a full bridge circuit according to an embodiment of the second invention. In the full bridge circuit shown in FIG. 23, the first low-
第1ハイサイドスイッチング回路32及び第2ローサイドスイッチング回路38のスイッチング素子10のFETのゲートには、PWM回路(図示せず)から同期したPWM制御信号VG1及びVG4がそれぞれ入力される。また、第2ハイサイドスイッチング回路36及び第1ローサイドスイッチング回路34のスイッチング素子10のFETのゲートには、PWM回路から、同期して反転したPWM制御信号VG2及びVG3がそれぞれ入力される。
PWM control signals V G1 and V G4 synchronized from a PWM circuit (not shown) are input to the gates of the FETs of the switching
このように、フルブリッジ回路を構成する各スイッチング回路32、34、36及び38が、それぞれスイッチング損失の無いスイッチング回路を含むゼロカレントスイッチング回路で構成されている。このため、フルブリッジ全体でのスイッチング損失が大きく低減される。
As described above, each of the switching
上述した各実施形態においては、本発明を特定の条件で構成した例について説明したが、本発明は種々の変更及び組み合わせを行うことができ、これに限定されるものではない。例えば、上述した実施形態においては、本発明を、負荷への供給電力をPWM制御するための負荷駆動装置としてのゼロカレントスイッチング回路及びフルブリッジ回路として説明したが、本発明の用途はPWM制御用の負荷駆動装置に限定されない。
また、本発明で開示したゼロスイッチング回路に用いた各整流素子は、MOSFETに置き換えることで、ダイオードの順方向電圧降下による電力損失を低減できることは容易に想定されるべきである。
In each embodiment mentioned above, although the example which constituted the present invention on specific conditions was explained, the present invention can perform various change and combination, and is not limited to this. For example, in the above-described embodiments, the present invention has been described as a zero current switching circuit and a full bridge circuit as a load driving device for PWM control of power supplied to a load. It is not limited to the load driving device.
In addition, it should be easily assumed that the power loss due to the forward voltage drop of the diode can be reduced by replacing each rectifier element used in the zero switching circuit disclosed in the present invention with a MOSFET.
10 スイッチング素子
12 インダクタ
14 キャパシタ
16 第1還流ダイオード
16a 第2スイッチング素子
18 第2還流ダイオード
20 抵抗
22、24、26 ダイオード
28 第2キャパシタ
30 抵抗
31 キャパシタ
32 第1ハイサイドスイッチング回路
34 第1ローサイドスイッチング回路
36 第2ハイサイドスイッチング回路
38 第2ローサイドスイッチング回路
DESCRIPTION OF
Claims (3)
第1電位源に一方の端子が接続された前記負荷の他方の端子と第2電位源との間に接続されたスイッチング素子と、
前記第2電位源に一方の端子が接続された前記スイッチング素子の他方の端子と前記負荷の前記他方の端子との間に接続されたインダクタと、
前記負荷、又は、前記スイッチング素子及び前記インダクタと並列接続されたキャパシタと、
前記負荷と並列接続された第1還流回路と、
前記インダクタと並列接続された第2還流回路と、
を備えたことを特徴とするゼロカレントスイッチング回路。 A zero current switching circuit for controlling power supplied to a load,
A switching element connected between the other terminal of the load having one terminal connected to the first potential source and the second potential source;
An inductor connected between the other terminal of the switching element having one terminal connected to the second potential source and the other terminal of the load;
A capacitor connected in parallel with the load or the switching element and the inductor;
A first reflux circuit connected in parallel with the load;
A second reflux circuit connected in parallel with the inductor;
A zero current switching circuit comprising:
第1電位源に一方の端子が接続された前記負荷の他方の端子と第2電位源との間に接続されたスイッチング素子と、
前記第2電位源に一方の端子が接続された前記スイッチング素子の他方の端子と前記負荷の前記他方の端子との間に接続されたインダクタと、
前記負荷と並列接続されたキャパシタと、
前記負荷と並列接続された還流回路と、
前記第1電位源と前記キャパシタとの間に接続された、前記第2電位源側から前記第1電位源側へ選択的に電流を流す第1整流素子と、
前記第1整流素子と前記キャパシタとの間の第1ノードと、前記スイッチング素子と前記インダクタとの間の第2ノードとの間に接続された、前記第2ノード側から前記第1ノード側へ選択的に電流を流す、互いに直列接続された第2及び第3整流素子と、
前記第2整流素子と前記第3整流素子との間の第3ノードと、前記第1又は第2電位源との間に接続された第2キャパシタと、
を備えたことを特徴とするゼロカレントスイッチング回路。 A zero current switching circuit for controlling power supplied to a load,
A switching element connected between the other terminal of the load having one terminal connected to the first potential source and the second potential source;
An inductor connected between the other terminal of the switching element having one terminal connected to the second potential source and the other terminal of the load;
A capacitor connected in parallel with the load;
A reflux circuit connected in parallel with the load;
A first rectifier element connected between the first potential source and the capacitor and configured to selectively pass a current from the second potential source side to the first potential source side;
From the second node side to the first node side connected between a first node between the first rectifier element and the capacitor and a second node between the switching element and the inductor. A second and a third rectifying element connected in series with each other to selectively pass a current;
A second node connected between a third node between the second rectifying element and the third rectifying element and the first or second potential source;
Features and to Ruze Russia current switching circuit that example Bei a.
前記第1及び第2ハイサイドスイッチング回路は、それぞれ、
出力端子と第1電位源との間に接続された第1スイッチング素子と、
前記第1電位源に一方の端子が接続された前記第1スイッチング素子の他方の端子と前記出力端子との間に接続された第1インダクタと、
前記出力端子と第2電位源との間に接続された第1キャパシタと、
前記インダクタと並列接続された第1還流回路と、
を備え、
前記第1ハイサイドスイッチング回路の前記出力端子は、前記負荷の一方の端子に接続され、前記第2ハイサイドスイッチング回路の前記出力端子は、前記負荷の他方の端子に接続され、
前記第1及び第2ローサイドスイッチング回路は、それぞれ、
出力端子と第2電位源との間に接続された第2スイッチング素子と、
前記第2電位源に一方の端子が接続された前記第2スイッチング素子の他方の端子と前記出力端子との間に接続された第2インダクタと、
前記出力端子と第1電位源との間に接続された第2キャパシタと、
前記インダクタと並列接続された第2還流回路と、
を備え、
前記第1ローサイドスイッチング回路の前記出力端子は、前記負荷の一方の端子に接続され、前記第2ローサイドスイッチング回路の前記出力端子は、前記負荷の他方の端子に接続される、
ことを特徴とするフルブリッジ回路。 A full bridge circuit comprising a first high side switching circuit, a first low side switching circuit, a second high side switching circuit, and a second low side switching circuit,
The first and second high-side switching circuits are respectively
A first switching element connected between the output terminal and the first potential source;
A first inductor connected between the other terminal of the first switching element having one terminal connected to the first potential source and the output terminal;
A first capacitor connected between the output terminal and a second potential source;
A first reflux circuit connected in parallel with the inductor;
With
The output terminal of the first high-side switching circuit is connected to one terminal of the load, and the output terminal of the second high-side switching circuit is connected to the other terminal of the load,
The first and second low-side switching circuits are respectively
A second switching element connected between the output terminal and the second potential source;
A second inductor connected between the other terminal of the second switching element having one terminal connected to the second potential source and the output terminal;
A second capacitor connected between the output terminal and a first potential source;
A second reflux circuit connected in parallel with the inductor;
With
The output terminal of the first low side switching circuit is connected to one terminal of the load, and the output terminal of the second low side switching circuit is connected to the other terminal of the load.
A full bridge circuit characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098648A JP5841098B2 (en) | 2013-05-08 | 2013-05-08 | Zero current switching circuit and full bridge circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098648A JP5841098B2 (en) | 2013-05-08 | 2013-05-08 | Zero current switching circuit and full bridge circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014220913A JP2014220913A (en) | 2014-11-20 |
JP5841098B2 true JP5841098B2 (en) | 2016-01-13 |
Family
ID=51938900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013098648A Expired - Fee Related JP5841098B2 (en) | 2013-05-08 | 2013-05-08 | Zero current switching circuit and full bridge circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5841098B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4443733A1 (en) | 2021-11-29 | 2024-10-09 | Imasen Electric Industrial Co., Ltd. | Switching circuit and inverter circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5633793A (en) * | 1995-01-23 | 1997-05-27 | Center For Innovative Technology | Soft switched three-phase boost rectifiers and voltage source inverters |
JPH10127048A (en) * | 1996-10-15 | 1998-05-15 | Matsushita Electric Works Ltd | Power conversion device |
JP2003250275A (en) * | 2002-02-25 | 2003-09-05 | Nissan Motor Co Ltd | Power convertor |
US7142439B2 (en) * | 2002-10-23 | 2006-11-28 | Fairchild Semiconductor Corporation | Zero-voltage-switching single-switched resonant DC link with minimized conduction loss |
JP5145955B2 (en) * | 2008-01-11 | 2013-02-20 | トヨタ自動車株式会社 | Power conversion unit and electric vehicle |
JP5358387B2 (en) * | 2009-10-06 | 2013-12-04 | 日立アプライアンス株式会社 | Power supply |
JP2012016142A (en) * | 2010-06-30 | 2012-01-19 | Denso Corp | Drive circuit for soft switching and method of manufacturing the same |
WO2013035671A1 (en) * | 2011-09-05 | 2013-03-14 | 株式会社MERSTech | Power conversion device, control method, and program |
-
2013
- 2013-05-08 JP JP2013098648A patent/JP5841098B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014220913A (en) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106664020B (en) | Shared bootstrap capacitor and method for multi-phase buck converter circuit | |
US9246387B2 (en) | Output voltage controller, electronic device, and output voltage control method | |
JP6039327B2 (en) | Switching power supply | |
US20170302183A1 (en) | Pulsed linear power converter | |
US20170070152A1 (en) | Control circuits and methods for active-clamp flyback power converters | |
CN101981794B (en) | Method for regulating an output voltage | |
US20100220500A1 (en) | Power converter and method for controlling power converter | |
JP4481879B2 (en) | Switching power supply | |
KR101831371B1 (en) | Buck converter with a stabilized switching frequency | |
JP2010516223A (en) | Power converter with snubber | |
CN107342681B (en) | Method and apparatus for efficient switching in a semi-resonant power converter | |
US20200119635A1 (en) | Resonant switched capacitor dc/dc converter | |
JP2006014559A (en) | Dc/dc converter | |
Kumar et al. | Current source gate driver for SiC MOSFETs in power electronics applications | |
US10523118B2 (en) | Reverse recovery charge elimination in DC/DC power converters | |
JP5841098B2 (en) | Zero current switching circuit and full bridge circuit | |
JP2013135570A (en) | Dc-dc converter | |
CN105917564B (en) | Circuit and method for Operation switch adjuster | |
JP6403524B2 (en) | Power supply device and control method | |
US20060049811A1 (en) | Output voltage ripple reduction technique for burst mode operation of power converter | |
JP2018085873A (en) | Switching power supply device of zero-volt switching system | |
JP6366558B2 (en) | Switching power supply | |
KR101282259B1 (en) | Dc-dc convertor | |
KR102077825B1 (en) | Boost converter | |
CN112152453A (en) | Detection circuit, switching type voltage stabilizer with detection circuit and control method of switching type voltage stabilizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5841098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |