JP5710405B2 - Booster - Google Patents
Booster Download PDFInfo
- Publication number
- JP5710405B2 JP5710405B2 JP2011154437A JP2011154437A JP5710405B2 JP 5710405 B2 JP5710405 B2 JP 5710405B2 JP 2011154437 A JP2011154437 A JP 2011154437A JP 2011154437 A JP2011154437 A JP 2011154437A JP 5710405 B2 JP5710405 B2 JP 5710405B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- boosting
- diode
- capacitor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、昇圧電圧を生成するチャージポンプ部を備えた昇圧装置に関するものである。 The present invention relates to a boosting device including a charge pump unit that generates a boosted voltage.
この種の昇圧装置として、下記の特許文献1に開示されたチャージポンプ回路が知られている。このチャージポンプ回路は、正電圧を発生させる構成においては、前段のダイオードのカソード端子が後段のダイオードのアノード端子に接続されることによって多段に直列接続された複数のダイオードと、各ダイオードのアノード端子に一端が接続されたコンデンサ(容量)と、最後段のダイオードのカソード端子に接続された負荷容量と、オシレータから出力されるパルス信号に基づいて、一対の相補的な第1クロック信号および第2クロック信号を発生させるインバータ回路とを備えている。
As this type of booster, a charge pump circuit disclosed in the following
このチャージポンプ回路では、インバータ回路から出力される第1クロック信号が奇数番目の各ダイオードのアノード端子に接続された各コンデンサの他端に供給され、かつ第1クロック信号と交互に出力される第2クロック信号が偶数番目の各ダイオードのアノード端子に接続された各コンデンサの他端に供給されることにより、最前段のダイオードのアノード端子に供給されている直流電圧を昇圧して負荷容量を充電すると共に、この昇圧電圧を外部に出力可能となっている。 In this charge pump circuit, the first clock signal output from the inverter circuit is supplied to the other end of each capacitor connected to the anode terminal of each odd-numbered diode, and is output alternately with the first clock signal. A 2-clock signal is supplied to the other end of each capacitor connected to the anode terminal of each even-numbered diode, thereby boosting the DC voltage supplied to the anode terminal of the frontmost diode and charging the load capacitance. In addition, this boosted voltage can be output to the outside.
ところが、上記のチャージポンプ回路には、以下のような解決すべき課題が存在している。すなわち、このチャージポンプ回路では、オシレータを別途、用意する必要がある、すなわち、オシレータはチャージポンプ回路とは別体であることから、チャージポンプ回路のオン・オフに連動してオシレータをオン・オフさせることができない。このため、このチャージポンプ回路には、チャージポンプ回路のオン・オフに拘わらずオシレータが常時オン状態となるため、オシレータを含めた回路全体の電力利用効率が低下しているという解決すべき課題が存在している。 However, the above charge pump circuit has the following problems to be solved. That is, in this charge pump circuit, it is necessary to prepare an oscillator separately. That is, since the oscillator is separate from the charge pump circuit, the oscillator is turned on / off in conjunction with the on / off of the charge pump circuit. I can't let you. For this reason, this charge pump circuit has a problem to be solved that the power utilization efficiency of the entire circuit including the oscillator is reduced because the oscillator is always on regardless of whether the charge pump circuit is on or off. Existing.
本発明は、かかる課題を解決すべくなされたものであり、電力利用効率を向上させ得るチャージポンプ部を備えた昇圧装置を提供することを主目的とする。 The present invention has been made to solve such a problem, and a main object of the present invention is to provide a booster device including a charge pump unit that can improve power use efficiency.
上記目的を達成すべく請求項1記載の昇圧装置は、昇圧電圧を生成するチャージポンプ部と、発振動作状態において前記チャージポンプ部に昇圧動作を実行させるためのパルス信号を発振する弛張型発振部とを備えて、前記生成した昇圧電圧を出力可能に構成された昇圧装置であって、前記弛張型発振部は、シュミットトリガインバータ、当該シュミットトリガインバータの入力端子と基準電圧との間に接続された発振用コンデンサ、直列接続された少なくとも2本の抵抗で構成されて前記シュミットトリガインバータの入力端子と出力端子との間に接続された帰還抵抗部、および制御信号が入力されたときに前記2本の抵抗の接続点の電圧を制御して当該弛張型発振部による前記パルス信号の発振を停止状態に制御する制御回路を有する。
In order to achieve the above object, a booster according to
また、請求項2記載の昇圧装置は、請求項1記載の昇圧装置において、前記制御回路は、ダイオードを備えて構成されている。 According to a second aspect of the present invention, in the booster device according to the first aspect, the control circuit includes a diode.
また、請求項3記載の昇圧装置は、請求項1または2記載の昇圧装置において、前記制御信号が入力されたときにオフ状態からオン状態に移行して、前記昇圧用コンデンサの電荷を放電させる放電部を備えている。 According to a third aspect of the present invention, in the step-up device according to the first or second aspect, when the control signal is input, the step-up device shifts from an off state to an on state and discharges the charge of the step-up capacitor. A discharge part is provided.
請求項1記載の昇圧装置によれば、弛張型発振部の帰還抵抗部を構成する2つの抵抗の接続点の電圧を制御回路で制御して弛張型発振部によるパルス信号の発振を停止状態に制御することができるため、弛張型発振部の自励発振動作を停止させることで、チャージポンプ部による昇圧電圧の出力を自動的に停止させることができる。このため、この昇圧装置によれば、昇圧電圧の出力を停止している状態(昇圧動作を停止している状態)において弛張型発振部が作動状態に維持されるという事態を回避することができるため、昇圧装置全体としての電力利用効率を向上させることができる。 According to the booster device of the first aspect, the voltage at the connection point of the two resistors constituting the feedback resistance unit of the relaxation type oscillation unit is controlled by the control circuit to stop the oscillation of the pulse signal by the relaxation type oscillation unit. Since it can be controlled, the output of the boosted voltage by the charge pump unit can be automatically stopped by stopping the self-oscillation operation of the relaxation type oscillation unit. For this reason, according to this boosting device, it is possible to avoid a situation in which the relaxation type oscillation unit is maintained in the operating state in the state where the output of the boosted voltage is stopped (the state where the boosting operation is stopped). Therefore, it is possible to improve the power utilization efficiency of the booster as a whole.
また、請求項2記載の昇圧装置によれば、制御回路を簡易に構成することができる。 Further, according to the booster device of the second aspect, the control circuit can be configured simply.
また、請求項3記載の昇圧装置によれば、制御信号が入力されたときに、放電部が、チャージポンプ部による昇圧動作の停止に合わせて、昇圧用コンデンサの電荷を放電させるため、昇圧装置から出力される昇圧電圧を急速に例えば回路内グランドの電圧に移行させることができる。
According to the boosting device of
以下、チャージポンプ部を備えた昇圧装置の実施の形態について、添付図面を参照して説明する。 Hereinafter, embodiments of a booster device including a charge pump unit will be described with reference to the accompanying drawings.
最初に、正の昇圧電圧Voutを出力する昇圧装置1の構成について、図面を参照して説明する。
First, the configuration of the
昇圧装置1は、図1に示すように、弛張型発振部2、チャージポンプ部3および放電部4を備え、チャージポンプ型の昇圧装置として構成されている。
As shown in FIG. 1, the
弛張型発振部2は、シュミットトリガインバータ11、発振用コンデンサ12、帰還抵抗部13および制御回路14を備えている。シュミットトリガインバータ11は、電源電圧Vddの供給を受けて作動する。
The
発振用コンデンサ12は、シュミットトリガインバータ11の入力端子と基準電圧(電源電圧Vddまたは回路内グランドG。本例では、回路内グランドG)との間に接続されている。帰還抵抗部13は、直列接続された少なくとも2本の抵抗(本例では、一例として、2本の抵抗13a,13b)で構成されている。また、帰還抵抗部13は、シュミットトリガインバータ11の入力端子と出力端子との間に接続されている。制御回路14は、ダイオードを備えて構成されている(以下、「制御用ダイオード14」ともいう)。制御用ダイオード14は、カソード端子が帰還抵抗部13を構成する抵抗13a,13bの接続点Aに接続されている。これにより、制御回路(制御用ダイオード)14は、アノード端子に制御信号としての制御電圧Vc(電源電圧Vddとほぼ同じ電圧値の電圧)が供給(入力)されたときに、接続点Aの電圧を電源電圧Vddとほぼ同じ電圧に制御する。
The
この構成により、弛張型発振部2は、制御用ダイオード14のアノード端子に制御電圧Vcが供給(入力)されていないときには、制御用ダイオード14による接続点Aの電圧の電源電圧Vddとほぼ同じ電圧への制御が行われないため、シュミットトリガインバータ11に予め規定されている入力電圧についての2つのスレショルド電圧と、帰還抵抗部13の抵抗値(抵抗13a,13bの直列抵抗値)と、発振用コンデンサ12の静電容量値とで決定されるデューティ比および周波数のパルス信号S0を生成して出力する。一方、制御用ダイオード14のアノード端子に制御信号としての制御電圧Vcが供給(入力)されているときには、制御用ダイオード14により、接続点Aの電圧が強制的に電源電圧Vddに近い一定の電圧に制御されるため、弛張型発振部2は、パルス信号S0の発振を停止する状態に制御される。
With this configuration, the
チャージポンプ部3は、複数(本例では、一例として4つ)の昇圧用ダイオード21a,21b,21c,21d(以下、特に区別しないときには「昇圧用ダイオード21」ともいう)、複数(本例では、一例として4つ)の昇圧用コンデンサ22a,22b,22c,22d(以下、特に区別しないときには「昇圧用コンデンサ22」ともいう)、複数(本例では、一例として3つ)のインバータ23a,23b,23c(以下、特に区別しないときには「インバータ23」ともいう)、電圧規定用ダイオード24、および平滑コンデンサ25を備えている。
The
昇圧用ダイオード21a,21b,21c,21dは、順接続の状態(前段のカソード端子が後段のアノード端子に接続された状態)で、直列に多段(本例では、一例として4段)接続されている。昇圧用コンデンサ22は、昇圧用ダイオード21のそれぞれに対して、昇圧用ダイオード21のアノード端子に一端が接続された状態で配設されている。具体的には、昇圧用コンデンサ22aは、昇圧用ダイオード21aのアノード端子に一端が接続され、昇圧用コンデンサ22bは、昇圧用ダイオード21bのアノード端子に一端が接続され、昇圧用コンデンサ22cは、昇圧用ダイオード21cのアノード端子に一端が接続され、昇圧用コンデンサ22dは、昇圧用ダイオード21dのアノード端子に一端が接続されている。
The
各インバータ23a,23b,23cは、本例では、一例として、直列に多段(本例では3段)接続されて、電源電圧Vddの供給を受けて作動する。また、各インバータ23a,23b,23cは、弛張型発振部2のシュミットトリガインバータ11と共に、各昇圧用コンデンサ22を駆動する駆動素子として機能する。
In this example, the
具体的には、シュミットトリガインバータ11は、その出力端子が1段目の昇圧用コンデンサ22aの他端およびインバータ23aの入力端子に接続されて、1段目の駆動素子として機能する。つまり、シュミットトリガインバータ11は、出力するパルス信号S0のタイミングに同期して、昇圧用コンデンサ22aの他端の電圧およびインバータ23aの入力端子の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。
Specifically, the Schmitt
最前段のインバータ23aは、その出力端子が2段目の昇圧用コンデンサ22bの他端およびインバータ23bの入力端子に接続されて、2段目の駆動素子として機能する。つまり、インバータ23aは、パルス信号S0と位相が反転する信号のタイミングに同期して、昇圧用コンデンサ22bの他端の電圧およびインバータ23bの入力端子の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。
The front-
次段のインバータ23bは、その出力端子が3段目の昇圧用コンデンサ22cの他端およびインバータ23cの入力端子に接続されて、3段目の駆動素子として機能する。つまり、インバータ23bは、パルス信号S0のタイミングに同期して、昇圧用コンデンサ22cの他端の電圧およびインバータ23cの入力端子の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。
The output terminal of the next-
最後段のインバータ23cは、その出力端子が4段目の昇圧用コンデンサ22dの他端に接続されて、4段目の駆動素子として機能する。つまり、インバータ23cは、パルス信号S0と位相が反転する信号のタイミングに同期して、昇圧用コンデンサ22dの他端の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。
The output terminal of the last-
この構成により、奇数段目のコンデンサ22a,22cの他端は、シュミットトリガインバータ11およびインバータ23bにより、パルス信号S0のタイミングに同期して、電源電圧Vddと回路内グランドGの電圧とに交互に規定される。一方、偶数段目のコンデンサ22b,22dの他端は、インバータ23aおよびインバータ23cにより、奇数段目のコンデンサ22a,22cの他端とは逆の電圧に交互に規定される。つまり、偶数段目のコンデンサ22b,22dの他端は、奇数段目のコンデンサ22a,22cの他端が電源電圧Vddに規定されているときには、回路内グランドGの電圧に規定され、奇数段目のコンデンサ22a,22cの他端が回路内グランドGの電圧に規定されているときには、電源電圧Vddに規定される。すなわち、各駆動素子としてのインバータ23は、パルス信号S0のタイミングに同期して(パルス信号S0の「電源電圧Vdd」、「回路内グランドG」に応じて)、対応するコンデンサ22の他端の電圧を電源電圧Vddおよび回路内グランドGのうちの一方の電圧に規定する。
With this configuration, the other ends of the odd-numbered
電圧規定用ダイオード24は、電源電圧Vddと昇圧用ダイオード21aのアノード端子との間に接続されて、昇圧用ダイオード21aのアノード端子の電圧を電源電圧Vddに規定する。平滑コンデンサ25は、最後段の昇圧用ダイオード21dのカソード端子(チャージポンプ部3での出力端子)と回路内グランドGとの間に接続されている。
The
放電部4は、互いに直列に接続された放電抵抗4aおよびスイッチ素子(電界効果型トランジスタやバイポーラトランジスタ)4bを備えている。また、放電部4は、昇圧用ダイオード21dのカソード端子(チャージポンプ部3での出力端子)と回路内グランドGとの間に接続されている(つまり、平滑コンデンサ25に並列に接続されている)。スイッチ素子4bは、いわゆるハイアクティブに構成されて、制御電圧Vcが供給(入力)されているときにはオン状態に移行して、制御電圧Vcの供給(入力)が停止されているときにはオフ状態に移行する。
The
次いで、昇圧装置1の動作について、図面を参照して説明する。
Next, the operation of the
まず、制御電圧Vcが供給されていないときには、制御用ダイオード14は、接続点Aに接続されているカソード端子側がハイインピーダンスとなる。また、放電部4では、スイッチ素子4bがオフ状態に移行する。
First, when the control voltage Vc is not supplied, the
このため、弛張型発振部2では、2つの抵抗13a,13bの接続点Aの電圧は、シュミットトリガインバータ11の出力電圧に応じて変化可能な状態となる。したがって、弛張型発振部2は、自励発振動作を実行して、パルス信号S0を連続的にチャージポンプ部3に出力する。
For this reason, in the relaxation
これにより、チャージポンプ部3では、上記したように、各インバータ23によって各昇圧用コンデンサ22の他端が駆動されることにより、奇数段目のコンデンサ22a,22cの他端の電圧が、パルス信号S0のタイミングに同期して、電源電圧Vddと回路内グランドGの電圧とに交互に規定され、一方、偶数段目のコンデンサ22b,22dの他端の電圧が、奇数段目のコンデンサ22a,22cの他端の電圧とは逆の電圧に交互に規定される。
Thereby, in the
したがって、チャージポンプ部3が昇圧動作を実行して、各昇圧用ダイオード21および電圧規定用ダイオード24での電圧降下がほぼゼロであるとしたときに、各昇圧用コンデンサ22a,22b,22c,22dが、Vdd,Vdd×2,Vdd×3,Vdd×4の各電圧にチャージされる。このため、最後段の昇圧用ダイオード21dのカソード端子に接続されている平滑コンデンサ25は、電源電圧Vddが昇圧された電圧(Vdd×4)にチャージされると共に、その昇圧された電圧(Vdd×4)を平滑する。これにより、昇圧装置1は、電圧(Vdd×4)を正の昇圧電圧Voutとして出力する。
Therefore, when the
次いで、昇圧電圧Voutの出力状態において、制御用ダイオード14およびスイッチ素子4bに制御電圧Vcを供給(入力)したときの昇圧装置1の動作について説明する。
Next, the operation of the
弛張型発振部2では、制御用ダイオード14を介して電源電圧Vddとほぼ同じ電圧が接続点Aに供給されるため、シュミットトリガインバータ11の入力端子は電源電圧Vddとほぼ同じ電圧に保持される。これにより、弛張型発振部2は、自励発振動作を停止する。また、また、弛張型発振部2が自励発振動作を停止するため、弛張型発振部2からのパルス信号S0の出力が停止する。これにより、チャージポンプ部3も、昇圧動作を停止する。したがって、弛張型発振部2およびチャージポンプ部3が共に動作を停止する。
In the relaxation
また、放電部4では、スイッチ素子4bに制御電圧Vcが供給されることにより、スイッチ素子4bがオン状態に移行する。これにより、放電部4は、チャージポンプ部3での昇圧動作の停止に合わせて放電動作を実行して、平滑コンデンサ25および各昇圧用コンデンサ22にチャージされている電荷を放電させる。したがって、昇圧電圧Voutは、回路内グランドGの電圧まで急速に低下させられる。
Moreover, in the
一方、再度、制御電圧Vcの供給を停止したときには、弛張型発振部2によるパルス信号S0の出力が開始されて、チャージポンプ部3が昇圧動作を開始する。また、これと同時にスイッチ素子4bがオフ状態に移行するため、放電部4による放電動作が停止される。したがって、昇圧装置1は、正の昇圧電圧Voutの出力を再開する。
On the other hand, when the supply of the control voltage Vc is stopped again, the output of the pulse signal S0 by the
次に、負の昇圧電圧Voutを出力する昇圧装置1Aの構成について、図面を参照して説明する。なお、昇圧装置1と同一の構成については同一の符号を付して重複する説明を省略する。
Next, the configuration of the
昇圧装置1Aは、図2に示すように、弛張型発振部2、チャージポンプ部3Aおよび放電部4を備えている。この場合、上記した昇圧装置1とは、チャージポンプ部3Aの構成のみが相違し、弛張型発振部2および放電部4の構成は同一に構成されている。以下、昇圧装置1と相違するチャージポンプ部3Aの構成について説明する。
As shown in FIG. 2, the
チャージポンプ部3Aは、複数(本例では、一例として4つ)の昇圧用ダイオード21a,21b,21c,21d、複数(本例では、一例として4つ)の昇圧用コンデンサ22a,22b,22c,22d、複数(本例では、一例として3つ)のインバータ23a,23b,23c、電圧規定用ダイオード24、および平滑コンデンサ25を備えている。
The
昇圧用ダイオード21a,21b,21c,21dは、順接続の状態(前段のアノード端子が後段のカソード端子に接続された状態)で、直列に多段(本例では、一例として4段)接続されている。昇圧用コンデンサ22は、昇圧用ダイオード21のそれぞれに対して、昇圧用ダイオード21のカソード端子に一端が接続された状態で配設されている。具体的には、昇圧用コンデンサ22aは、昇圧用ダイオード21aのカソード端子に一端が接続され、昇圧用コンデンサ22bは、昇圧用ダイオード21bのカソード端子に一端が接続され、昇圧用コンデンサ22cは、昇圧用ダイオード21cのカソード端子に一端が接続され、昇圧用コンデンサ22dは、昇圧用ダイオード21dのカソード端子に一端が接続されている。
The boosting
なお、昇圧用コンデンサ22に対する1段目の駆動素子として機能する弛張型発振部2のシュミットトリガインバータ11は、その出力端子が1段目の昇圧用コンデンサ22aの他端およびインバータ23aの入力端子に接続されている。また、2段目の駆動素子として機能するインバータ23aは、その出力端子が2段目の昇圧用コンデンサ22bの他端およびインバータ23bの入力端子に接続されている。また、3段目の駆動素子として機能するインバータ23bは、その出力端子が3段目の昇圧用コンデンサ22cの他端およびインバータ23cの入力端子に接続され、4段目の駆動素子として機能するインバータ23cは、その出力端子が4段目の昇圧用コンデンサ22dの他端に接続されている。
Note that the
この構成により、チャージポンプ部3Aにおいても、チャージポンプ部3と同様にして、パルス信号S0に同期して、偶数段目のコンデンサ22b,22dの他端は、奇数段目のコンデンサ22a,22cの他端が電源電圧Vddに規定されているときには、回路内グランドGの電圧に規定され、奇数段目のコンデンサ22a,22cの他端が回路内グランドGの電圧に規定されているときには、電源電圧Vddに規定される。
With this configuration, in the
電圧規定用ダイオード24は、回路内グランドGと昇圧用ダイオード21aのカソード端子との間に接続されて、昇圧用ダイオード21aのカソード端子の電圧を回路内グランドGの電圧に規定する。平滑コンデンサ25は、最後段の昇圧用ダイオード21dのアノード端子(チャージポンプ部3Aでの出力端子)と回路内グランドGとの間に接続されている。
The
次いで、昇圧装置1Aの動作について、図面を参照して説明する。
Next, the operation of the
まず、制御電圧Vcが供給されていないときには、昇圧装置1Aにおいても、昇圧装置1と同様にして、弛張型発振部2が自励発振動作を実行して、パルス信号S0を連続的にチャージポンプ部3Aに出力する。また、放電部4では、スイッチ素子4bがオフ状態に移行して、放電動作を停止する。
First, when the control voltage Vc is not supplied, also in the
これにより、チャージポンプ部3Aでは、各インバータ23によって各昇圧用コンデンサ22の他端が駆動されることにより、奇数段目のコンデンサ22a,22cの他端の電圧が、パルス信号S0のタイミングに同期して、電源電圧Vddと回路内グランドGの電圧とに交互に規定され、一方、偶数段目のコンデンサ22b,22dの他端の電圧が、奇数段目のコンデンサ22a,22cの他端の電圧とは逆の電圧に交互に規定される。
Accordingly, in the
この状態において、昇圧用コンデンサ22aの他端がシュミットトリガインバータ11によって電源電圧Vddに規定されたときには、1段目の昇圧用コンデンサ22aの一端が電圧規定用ダイオード24を介して回路内グランドGの電圧に規定されているため、昇圧用コンデンサ22aは、電源電圧Vddにチャージされる。
In this state, when the other end of the boosting
次いで、昇圧用コンデンサ22aの他端がシュミットトリガインバータ11によって回路内グランドGの電圧に規定されたときには、2段目の昇圧用コンデンサ22bの他端は、インバータ23aによって電源電圧Vddに規定される。これにより、昇圧用コンデンサ22aの一端の電圧は、−Vddとなる。このため、昇圧用コンデンサ22bは、その一端の電圧が昇圧用ダイオード21aを介して−Vddとなり、他端の電圧は上記したように電源電圧Vddに規定されていることから、昇圧用コンデンサ22bには、他端側に対して一端側が負電圧となる−Vdd×2の電圧がチャージされる。
Next, when the other end of the boosting
同様にして、3段目の昇圧用コンデンサ22cには、他端側に対して一端側が負電圧となる−Vdd×3の電圧がチャージされ、4段目の昇圧用コンデンサ22dには、他端側に対して一端側が負電圧となる−Vdd×4の電圧がチャージされる。これにより、チャージポンプ部3Aからは、−Vdd×4の負の電圧が負の昇圧電圧Voutとして出力される。
Similarly, the third-
次いで、昇圧電圧Voutの出力状態において、制御用ダイオード14およびスイッチ素子4bに制御電圧Vcを供給(入力)したときの昇圧装置1の動作について説明する。
Next, the operation of the
弛張型発振部2は、制御用ダイオード14を介して電源電圧Vddとほぼ同じ電圧が接続点Aに供給されるため、自励発振動作を停止する(パルス信号S0の出力を停止する)。また、弛張型発振部2が自励発振動作を停止するため、弛張型発振部2からのパルス信号S0の出力が停止する。これにより、チャージポンプ部3Aも、昇圧動作を停止する。したがって、弛張型発振部2およびチャージポンプ部3Aが共に動作を停止する。
The
また、放電部4では、スイッチ素子4bに制御電圧Vcが供給されることにより、スイッチ素子4bがオン状態に移行する。このため、放電部4は、放電動作を実行して、平滑コンデンサ25および各昇圧用コンデンサ22にチャージされている電荷を放電させる。したがって、昇圧電圧Voutは、回路内グランドGの電圧まで急速に上昇させられる。
Moreover, in the
一方、再度、制御電圧Vcの供給を停止したときには、弛張型発振部2によるパルス信号S0の出力が開始されて、チャージポンプ部3Aが昇圧動作を開始する。また、これと同時にスイッチ素子4bがオフ状態に移行するため、放電部4による放電動作が停止される。したがって、昇圧装置1Aは、負の昇圧電圧Voutの出力を再開する。
On the other hand, when the supply of the control voltage Vc is stopped again, the output of the pulse signal S0 by the
このように、この昇圧装置1,1Aによれば、弛張型発振部2の帰還抵抗部13を構成する2つの抵抗13a,13bの接続点Aの電圧を制御回路14によって制御するように構成したことにより、制御電圧Vcを供給して弛張型発振部2の自励発振動作を停止させることで、チャージポンプ部3,3Aによる昇圧電圧Voutの出力を自動的に停止させることができる。このため、この昇圧装置1,1Aによれば、昇圧電圧Voutの出力を停止している状態(昇圧動作を停止している状態)において弛張型発振部2が作動状態に維持されるという事態を回避することができるため、昇圧装置1,1A全体としての電力利用効率を向上させることができる。
As described above, according to the
また、この昇圧装置1,1Aによれば、ダイオード(制御用ダイオード14)を備えて制御回路14を構成したことにより、制御回路14を簡易に構成することができる。
Further, according to the boosting
また、この昇圧装置1,1Aによれば、制御電圧Vcが入力されたときにオフ状態からオン状態に移行して、昇圧用コンデンサ22および平滑コンデンサ25の電荷を放電させる放電部4を備えたことにより、放電部4が、チャージポンプ部3,3Aによる昇圧動作の停止に合わせて、チャージポンプ部3,3Aの各コンデンサ22,25にチャージされている電荷を放電させるため、昇圧装置1から出力される昇圧電圧Voutを急速に回路内グランドGの電圧に移行させることができる。
Further, according to the boosting
なお、上記の昇圧装置1,1Aでは、昇圧用コンデンサ22a,22b,22c,22d毎に、駆動素子としてのシュミットトリガインバータ11,インバータ23a,インバータ23b,インバータ23cを接続して個別に駆動する構成を採用しているが、1つの駆動素子の駆動能力が十分な場合には、1つの駆動素子で複数の昇圧用コンデンサを駆動する構成を採用することもできる。例えば、図3に示すように、昇圧装置1(1A)のチャージポンプ部3(3A)において、シュミットトリガインバータ11で2つの昇圧用コンデンサ22a,22cを駆動し、インバータ23aで2つの昇圧用コンデンサ22b,22dを駆動する構成を採用することができる。
In the above boosting
また、上記の昇圧装置1,1Aでは、弛張型発振部2の接続点Aに制御信号としての制御電圧Vcを入力する制御回路14を、制御用ダイオード14を使用して構成しているが、図示はしないが、ダイオードに代えて、トランジスタなど種々のスイッチ素子を使用して構成することができる。また、上記の上記の昇圧装置1,1Aでは、電源電圧Vddとほぼ同じ電圧値の電圧を制御電圧Vcとして弛張型発振部2の接続点Aに供給(入力)する構成を採用しているが、弛張型発振部2において、シュミットトリガインバータ11の入力端子と基準電圧としての電源電圧Vddとの間に発振用コンデンサ12を接続する構成を採用することにより、回路内グランドGの電圧を制御電圧Vcとして接続点Aに供給(入力)して、弛張型発振部2の発振動作を停止させるように制御することもできる。
In the above boosting
なお、この場合には、制御回路14を構成する制御用ダイオード14は、アノード端子が接続点Aに接続され、カソード端子に制御電圧Vcが入力される。また、放電部4のスイッチ素子4bについては、いわゆるロウアクティブに構成して、制御電圧Vcが回路内グランドGの電圧のときにオン状態に移行し、制御電圧Vcが電源電圧Vddのときにオフ状態に移行するように構成する。
In this case, the
また、チャージポンプ部は、上記のチャージポンプ部3,3Aの構成に限定されず、公知の各種回路を採用して構成することもできる。
In addition, the charge pump unit is not limited to the configuration of the
1,1A 昇圧装置
2 弛張型発振部
3,3A チャージポンプ部
4 放電部
11 シュミットトリガインバータ
12 発振用コンデンサ
13 帰還抵抗部
14 制御用ダイオード(制御回路)
13a,13b 抵抗
21 昇圧用ダイオード21
22 昇圧用コンデンサ
23 インバータ
Vc 制御電圧
Vout 昇圧電圧
DESCRIPTION OF
13a, 13b Resistance 21 Boosting diode 21
22 Capacitor for boosting 23 Inverter Vc Control voltage Vout Boosting voltage
Claims (3)
発振動作状態において前記チャージポンプ部に昇圧動作を実行させるためのパルス信号を発振する弛張型発振部とを備えて、前記生成した昇圧電圧を出力可能に構成された昇圧装置であって、
前記弛張型発振部は、シュミットトリガインバータ、当該シュミットトリガインバータの入力端子と基準電圧との間に接続された発振用コンデンサ、直列接続された少なくとも2本の抵抗で構成されて前記シュミットトリガインバータの入力端子と出力端子との間に接続された帰還抵抗部、および制御信号が入力されたときに前記2本の抵抗の接続点の電圧を制御して当該弛張型発振部による前記パルス信号の発振を停止状態に制御する制御回路を有する昇圧装置。 A charge pump unit for generating a boosted voltage;
A relaxation type oscillation unit that oscillates a pulse signal for causing the charge pump unit to perform a boost operation in an oscillation operation state, and configured to output the generated boost voltage;
The relaxation oscillation unit includes a Schmitt trigger inverter, an oscillation capacitor connected between an input terminal of the Schmitt trigger inverter and a reference voltage, and at least two resistors connected in series. The feedback resistor connected between the input terminal and the output terminal, and the oscillation of the pulse signal by the relaxation oscillator by controlling the voltage at the connection point of the two resistors when a control signal is input A booster having a control circuit for controlling the motor to a stop state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011154437A JP5710405B2 (en) | 2011-07-13 | 2011-07-13 | Booster |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011154437A JP5710405B2 (en) | 2011-07-13 | 2011-07-13 | Booster |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013021845A JP2013021845A (en) | 2013-01-31 |
JP5710405B2 true JP5710405B2 (en) | 2015-04-30 |
Family
ID=47692734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011154437A Expired - Fee Related JP5710405B2 (en) | 2011-07-13 | 2011-07-13 | Booster |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5710405B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3291430B1 (en) * | 2016-08-29 | 2021-06-30 | Elmos Semiconductor SE | Charge pump for generating an output voltage by multiplying a dc operating voltage |
JP6859668B2 (en) * | 2016-11-11 | 2021-04-14 | 富士電機株式会社 | Load drive circuit |
EP3826183B1 (en) * | 2019-11-21 | 2023-06-21 | Murata Manufacturing Co., Ltd. | A charge-pump circuitry and a method for high voltage generation with improved psrr |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3067721B2 (en) * | 1997-11-14 | 2000-07-24 | 日本電気株式会社 | Charge pump booster circuit |
JP4692327B2 (en) * | 2006-02-24 | 2011-06-01 | 株式会社デンソー | Load drive device |
JP2010110073A (en) * | 2008-10-29 | 2010-05-13 | Oki Data Corp | Piezoelectric transformer inverter, high voltage power supply device using the same and image forming apparatus |
-
2011
- 2011-07-13 JP JP2011154437A patent/JP5710405B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013021845A (en) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4693047B2 (en) | Power circuit | |
JP5039371B2 (en) | Switching regulator control circuit, power supply, and electronic equipment | |
JP2003018822A (en) | Rush current limiting circuit for charge pump | |
TWI540818B (en) | Control circuit, dcdc converter, and driving method | |
JP2009124827A (en) | Charge pump circuit, and circuit and method for controlling the same | |
JP2006325292A (en) | Charge pump system of boosting circuit and antenna switch | |
WO2006043370A1 (en) | Switching power supply control circuit, switching power supply device and electronic apparatus employing the same | |
JP2009146130A (en) | Dropper type regulator | |
JPH07336998A (en) | Capacitive charge pump bicmos circuit for low supply voltage | |
JP2014187764A (en) | Voltage conversion circuit and switching control circuit | |
JP2011223824A (en) | Charge pump type boosting circuit and boosting method | |
JP2006311703A (en) | Electronic apparatus having charge pump circuit | |
JP5710405B2 (en) | Booster | |
TWI492508B (en) | Charge pump and driver integrated circuit using the same | |
JP3905101B2 (en) | Variable output power circuit | |
JP5260142B2 (en) | CHARGE PUMP CIRCUIT AND OVERVOLTAGE PROTECTION CIRCUIT AND ELECTRONIC DEVICE USING THE SAME | |
JP6853332B2 (en) | DC-DC converter for low voltage power supply | |
JP4335132B2 (en) | Charge pump | |
JP6825460B2 (en) | Power supply | |
CN110557005A (en) | Voltage conversion circuit and control circuit thereof | |
JP5475612B2 (en) | Power supply | |
US8644040B2 (en) | Power supply having a charge pump circuit | |
JP4498073B2 (en) | Charge pump circuit | |
JP2019115189A (en) | Power supply apparatus | |
JP2016063648A (en) | Drive device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5710405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |