Nothing Special   »   [go: up one dir, main page]

JP5710405B2 - Booster - Google Patents

Booster Download PDF

Info

Publication number
JP5710405B2
JP5710405B2 JP2011154437A JP2011154437A JP5710405B2 JP 5710405 B2 JP5710405 B2 JP 5710405B2 JP 2011154437 A JP2011154437 A JP 2011154437A JP 2011154437 A JP2011154437 A JP 2011154437A JP 5710405 B2 JP5710405 B2 JP 5710405B2
Authority
JP
Japan
Prior art keywords
voltage
boosting
diode
capacitor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011154437A
Other languages
Japanese (ja)
Other versions
JP2013021845A (en
Inventor
浩一 柳沢
浩一 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2011154437A priority Critical patent/JP5710405B2/en
Publication of JP2013021845A publication Critical patent/JP2013021845A/en
Application granted granted Critical
Publication of JP5710405B2 publication Critical patent/JP5710405B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、昇圧電圧を生成するチャージポンプ部を備えた昇圧装置に関するものである。   The present invention relates to a boosting device including a charge pump unit that generates a boosted voltage.

この種の昇圧装置として、下記の特許文献1に開示されたチャージポンプ回路が知られている。このチャージポンプ回路は、正電圧を発生させる構成においては、前段のダイオードのカソード端子が後段のダイオードのアノード端子に接続されることによって多段に直列接続された複数のダイオードと、各ダイオードのアノード端子に一端が接続されたコンデンサ(容量)と、最後段のダイオードのカソード端子に接続された負荷容量と、オシレータから出力されるパルス信号に基づいて、一対の相補的な第1クロック信号および第2クロック信号を発生させるインバータ回路とを備えている。   As this type of booster, a charge pump circuit disclosed in the following Patent Document 1 is known. In the charge pump circuit, in a configuration for generating a positive voltage, a plurality of diodes connected in series in multiple stages by connecting a cathode terminal of a diode in the previous stage to an anode terminal of a diode in the subsequent stage, and an anode terminal of each diode Based on a capacitor (capacitance) having one end connected to the cathode, a load capacitance connected to the cathode terminal of the last-stage diode, and a pulse signal output from the oscillator, a pair of complementary first clock signal and second And an inverter circuit for generating a clock signal.

このチャージポンプ回路では、インバータ回路から出力される第1クロック信号が奇数番目の各ダイオードのアノード端子に接続された各コンデンサの他端に供給され、かつ第1クロック信号と交互に出力される第2クロック信号が偶数番目の各ダイオードのアノード端子に接続された各コンデンサの他端に供給されることにより、最前段のダイオードのアノード端子に供給されている直流電圧を昇圧して負荷容量を充電すると共に、この昇圧電圧を外部に出力可能となっている。   In this charge pump circuit, the first clock signal output from the inverter circuit is supplied to the other end of each capacitor connected to the anode terminal of each odd-numbered diode, and is output alternately with the first clock signal. A 2-clock signal is supplied to the other end of each capacitor connected to the anode terminal of each even-numbered diode, thereby boosting the DC voltage supplied to the anode terminal of the frontmost diode and charging the load capacitance. In addition, this boosted voltage can be output to the outside.

特開2002−208290号公報(第3頁、第16図)JP 2002-208290 A (page 3, FIG. 16)

ところが、上記のチャージポンプ回路には、以下のような解決すべき課題が存在している。すなわち、このチャージポンプ回路では、オシレータを別途、用意する必要がある、すなわち、オシレータはチャージポンプ回路とは別体であることから、チャージポンプ回路のオン・オフに連動してオシレータをオン・オフさせることができない。このため、このチャージポンプ回路には、チャージポンプ回路のオン・オフに拘わらずオシレータが常時オン状態となるため、オシレータを含めた回路全体の電力利用効率が低下しているという解決すべき課題が存在している。   However, the above charge pump circuit has the following problems to be solved. That is, in this charge pump circuit, it is necessary to prepare an oscillator separately. That is, since the oscillator is separate from the charge pump circuit, the oscillator is turned on / off in conjunction with the on / off of the charge pump circuit. I can't let you. For this reason, this charge pump circuit has a problem to be solved that the power utilization efficiency of the entire circuit including the oscillator is reduced because the oscillator is always on regardless of whether the charge pump circuit is on or off. Existing.

本発明は、かかる課題を解決すべくなされたものであり、電力利用効率を向上させ得るチャージポンプ部を備えた昇圧装置を提供することを主目的とする。   The present invention has been made to solve such a problem, and a main object of the present invention is to provide a booster device including a charge pump unit that can improve power use efficiency.

上記目的を達成すべく請求項1記載の昇圧装置は、昇圧電圧を生成するチャージポンプ部と、発振動作状態において前記チャージポンプ部に昇圧動作を実行させるためのパルス信号を発振する弛張型発振部とを備えて、前記生成した昇圧電圧を出力可能に構成された昇圧装置であって、前記弛張型発振部は、シュミットトリガインバータ、当該シュミットトリガインバータの入力端子と基準電圧との間に接続された発振用コンデンサ、直列接続された少なくとも2本の抵抗で構成されて前記シュミットトリガインバータの入力端子と出力端子との間に接続された帰還抵抗部、および制御信号が入力されたときに前記2本の抵抗の接続点の電圧を制御して当該弛張型発振部による前記パルス信号の発振を停止状態に制御する制御回路を有する。   In order to achieve the above object, a booster according to claim 1 includes a charge pump unit that generates a boosted voltage, and a relaxation oscillation unit that oscillates a pulse signal for causing the charge pump unit to perform a boost operation in an oscillation operation state. And the relaxation type oscillation unit is connected between a Schmitt trigger inverter, an input terminal of the Schmitt trigger inverter, and a reference voltage. The oscillation capacitor, the feedback resistor unit composed of at least two resistors connected in series and connected between the input terminal and the output terminal of the Schmitt trigger inverter, and the 2 when the control signal is inputted. A control circuit that controls the voltage of the connection point of the resistors to control the oscillation of the pulse signal by the relaxation oscillation unit in a stopped state;

また、請求項2記載の昇圧装置は、請求項1記載の昇圧装置において、前記制御回路は、ダイオードを備えて構成されている。   According to a second aspect of the present invention, in the booster device according to the first aspect, the control circuit includes a diode.

また、請求項3記載の昇圧装置は、請求項1または2記載の昇圧装置において、前記制御信号が入力されたときにオフ状態からオン状態に移行して、前記昇圧用コンデンサの電荷を放電させる放電部を備えている。   According to a third aspect of the present invention, in the step-up device according to the first or second aspect, when the control signal is input, the step-up device shifts from an off state to an on state and discharges the charge of the step-up capacitor. A discharge part is provided.

請求項1記載の昇圧装置によれば、弛張型発振部の帰還抵抗部を構成する2つの抵抗の接続点の電圧を制御回路で制御して弛張型発振部によるパルス信号の発振を停止状態に制御することができるため、弛張型発振部の自励発振動作を停止させることで、チャージポンプ部による昇圧電圧の出力を自動的に停止させることができる。このため、この昇圧装置によれば、昇圧電圧の出力を停止している状態(昇圧動作を停止している状態)において弛張型発振部が作動状態に維持されるという事態を回避することができるため、昇圧装置全体としての電力利用効率を向上させることができる。   According to the booster device of the first aspect, the voltage at the connection point of the two resistors constituting the feedback resistance unit of the relaxation type oscillation unit is controlled by the control circuit to stop the oscillation of the pulse signal by the relaxation type oscillation unit. Since it can be controlled, the output of the boosted voltage by the charge pump unit can be automatically stopped by stopping the self-oscillation operation of the relaxation type oscillation unit. For this reason, according to this boosting device, it is possible to avoid a situation in which the relaxation type oscillation unit is maintained in the operating state in the state where the output of the boosted voltage is stopped (the state where the boosting operation is stopped). Therefore, it is possible to improve the power utilization efficiency of the booster as a whole.

また、請求項2記載の昇圧装置によれば、制御回路を簡易に構成することができる。   Further, according to the booster device of the second aspect, the control circuit can be configured simply.

また、請求項3記載の昇圧装置によれば、制御信号が入力されたときに、放電部が、チャージポンプ部による昇圧動作の停止に合わせて、昇圧用コンデンサの電荷を放電させるため、昇圧装置から出力される昇圧電圧を急速に例えば回路内グランドの電圧に移行させることができる。   According to the boosting device of claim 3, when the control signal is input, the discharging unit discharges the charge of the boosting capacitor in accordance with the stop of the boosting operation by the charge pump unit. The boosted voltage output from can be rapidly shifted to, for example, the ground voltage in the circuit.

昇圧装置1の回路図である。1 is a circuit diagram of a booster device 1. FIG. 昇圧装置1Aの回路図である。It is a circuit diagram of booster 1A. 駆動素子の他の構成を示す昇圧装置1(1A)の要部回路図である。It is a principal part circuit diagram of booster 1 (1A) which shows other composition of a drive element.

以下、チャージポンプ部を備えた昇圧装置の実施の形態について、添付図面を参照して説明する。   Hereinafter, embodiments of a booster device including a charge pump unit will be described with reference to the accompanying drawings.

最初に、正の昇圧電圧Voutを出力する昇圧装置1の構成について、図面を参照して説明する。   First, the configuration of the booster 1 that outputs the positive boosted voltage Vout will be described with reference to the drawings.

昇圧装置1は、図1に示すように、弛張型発振部2、チャージポンプ部3および放電部4を備え、チャージポンプ型の昇圧装置として構成されている。   As shown in FIG. 1, the booster 1 includes a relaxation oscillation unit 2, a charge pump unit 3, and a discharge unit 4, and is configured as a charge pump type booster.

弛張型発振部2は、シュミットトリガインバータ11、発振用コンデンサ12、帰還抵抗部13および制御回路14を備えている。シュミットトリガインバータ11は、電源電圧Vddの供給を受けて作動する。   The relaxation oscillation unit 2 includes a Schmitt trigger inverter 11, an oscillation capacitor 12, a feedback resistor unit 13, and a control circuit 14. The Schmitt trigger inverter 11 operates by receiving the supply of the power supply voltage Vdd.

発振用コンデンサ12は、シュミットトリガインバータ11の入力端子と基準電圧(電源電圧Vddまたは回路内グランドG。本例では、回路内グランドG)との間に接続されている。帰還抵抗部13は、直列接続された少なくとも2本の抵抗(本例では、一例として、2本の抵抗13a,13b)で構成されている。また、帰還抵抗部13は、シュミットトリガインバータ11の入力端子と出力端子との間に接続されている。制御回路14は、ダイオードを備えて構成されている(以下、「制御用ダイオード14」ともいう)。制御用ダイオード14は、カソード端子が帰還抵抗部13を構成する抵抗13a,13bの接続点Aに接続されている。これにより、制御回路(制御用ダイオード)14は、アノード端子に制御信号としての制御電圧Vc(電源電圧Vddとほぼ同じ電圧値の電圧)が供給(入力)されたときに、接続点Aの電圧を電源電圧Vddとほぼ同じ電圧に制御する。   The oscillation capacitor 12 is connected between the input terminal of the Schmitt trigger inverter 11 and a reference voltage (power supply voltage Vdd or in-circuit ground G. In this example, in-circuit ground G). The feedback resistor unit 13 includes at least two resistors (in this example, two resistors 13a and 13b as an example) connected in series. Further, the feedback resistor unit 13 is connected between the input terminal and the output terminal of the Schmitt trigger inverter 11. The control circuit 14 includes a diode (hereinafter also referred to as “control diode 14”). The control diode 14 has a cathode terminal connected to a connection point A of the resistors 13 a and 13 b constituting the feedback resistor unit 13. As a result, the control circuit (control diode) 14 is supplied with (inputted to) the control voltage Vc (voltage having substantially the same voltage value as the power supply voltage Vdd) as a control signal to the anode terminal. Is controlled to be substantially the same voltage as the power supply voltage Vdd.

この構成により、弛張型発振部2は、制御用ダイオード14のアノード端子に制御電圧Vcが供給(入力)されていないときには、制御用ダイオード14による接続点Aの電圧の電源電圧Vddとほぼ同じ電圧への制御が行われないため、シュミットトリガインバータ11に予め規定されている入力電圧についての2つのスレショルド電圧と、帰還抵抗部13の抵抗値(抵抗13a,13bの直列抵抗値)と、発振用コンデンサ12の静電容量値とで決定されるデューティ比および周波数のパルス信号S0を生成して出力する。一方、制御用ダイオード14のアノード端子に制御信号としての制御電圧Vcが供給(入力)されているときには、制御用ダイオード14により、接続点Aの電圧が強制的に電源電圧Vddに近い一定の電圧に制御されるため、弛張型発振部2は、パルス信号S0の発振を停止する状態に制御される。   With this configuration, the relaxation oscillation unit 2 is substantially the same voltage as the power supply voltage Vdd of the voltage at the connection point A by the control diode 14 when the control voltage Vc is not supplied (input) to the anode terminal of the control diode 14. Since the control is not performed, the two threshold voltages for the input voltage defined in advance in the Schmitt trigger inverter 11, the resistance value of the feedback resistor section 13 (the series resistance value of the resistors 13a and 13b), and the oscillation voltage A pulse signal S0 having a duty ratio and a frequency determined by the capacitance value of the capacitor 12 is generated and output. On the other hand, when the control voltage Vc as a control signal is supplied (input) to the anode terminal of the control diode 14, the control diode 14 forcibly causes the voltage at the connection point A to be a constant voltage close to the power supply voltage Vdd. Therefore, the relaxation oscillation unit 2 is controlled to stop the oscillation of the pulse signal S0.

チャージポンプ部3は、複数(本例では、一例として4つ)の昇圧用ダイオード21a,21b,21c,21d(以下、特に区別しないときには「昇圧用ダイオード21」ともいう)、複数(本例では、一例として4つ)の昇圧用コンデンサ22a,22b,22c,22d(以下、特に区別しないときには「昇圧用コンデンサ22」ともいう)、複数(本例では、一例として3つ)のインバータ23a,23b,23c(以下、特に区別しないときには「インバータ23」ともいう)、電圧規定用ダイオード24、および平滑コンデンサ25を備えている。   The charge pump unit 3 includes a plurality of (in this example, four as an example) boosting diodes 21a, 21b, 21c, and 21d (hereinafter also referred to as “boosting diode 21” unless otherwise specified), and a plurality of (in this example, boosting diode 21). , Four as an example) boost capacitors 22a, 22b, 22c, 22d (hereinafter also referred to as “boost capacitor 22” unless otherwise specified), and a plurality (three in this example as an example) of inverters 23a, 23b. , 23c (hereinafter also referred to as "inverter 23" unless otherwise specified), a voltage regulating diode 24 and a smoothing capacitor 25 are provided.

昇圧用ダイオード21a,21b,21c,21dは、順接続の状態(前段のカソード端子が後段のアノード端子に接続された状態)で、直列に多段(本例では、一例として4段)接続されている。昇圧用コンデンサ22は、昇圧用ダイオード21のそれぞれに対して、昇圧用ダイオード21のアノード端子に一端が接続された状態で配設されている。具体的には、昇圧用コンデンサ22aは、昇圧用ダイオード21aのアノード端子に一端が接続され、昇圧用コンデンサ22bは、昇圧用ダイオード21bのアノード端子に一端が接続され、昇圧用コンデンサ22cは、昇圧用ダイオード21cのアノード端子に一端が接続され、昇圧用コンデンサ22dは、昇圧用ダイオード21dのアノード端子に一端が接続されている。   The boosting diodes 21a, 21b, 21c, and 21d are connected in series (in the example, four stages as an example) in a forward connection state (a state in which the cathode terminal in the previous stage is connected to the anode terminal in the subsequent stage). Yes. The step-up capacitor 22 is arranged with one end connected to the anode terminal of the step-up diode 21 for each step-up diode 21. Specifically, one end of boost capacitor 22a is connected to the anode terminal of boost diode 21a, one end of boost capacitor 22b is connected to the anode terminal of boost diode 21b, and boost capacitor 22c One end is connected to the anode terminal of the boosting diode 21c, and one end of the boosting capacitor 22d is connected to the anode terminal of the boosting diode 21d.

各インバータ23a,23b,23cは、本例では、一例として、直列に多段(本例では3段)接続されて、電源電圧Vddの供給を受けて作動する。また、各インバータ23a,23b,23cは、弛張型発振部2のシュミットトリガインバータ11と共に、各昇圧用コンデンサ22を駆動する駆動素子として機能する。   In this example, the inverters 23a, 23b, and 23c are connected in series in multiple stages (in this example, three stages) and operate by receiving the supply of the power supply voltage Vdd. The inverters 23 a, 23 b, and 23 c function as drive elements that drive the boost capacitors 22 together with the Schmitt trigger inverter 11 of the relaxation oscillation unit 2.

具体的には、シュミットトリガインバータ11は、その出力端子が1段目の昇圧用コンデンサ22aの他端およびインバータ23aの入力端子に接続されて、1段目の駆動素子として機能する。つまり、シュミットトリガインバータ11は、出力するパルス信号S0のタイミングに同期して、昇圧用コンデンサ22aの他端の電圧およびインバータ23aの入力端子の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。   Specifically, the Schmitt trigger inverter 11 has its output terminal connected to the other end of the first-stage boost capacitor 22a and the input terminal of the inverter 23a, and functions as a first-stage drive element. That is, the Schmitt trigger inverter 11 synchronizes the voltage at the other end of the boosting capacitor 22a and the voltage at the input terminal of the inverter 23a with the power supply voltage Vdd and the voltage of the in-circuit ground G in synchronization with the timing of the output pulse signal S0. It is prescribed alternately.

最前段のインバータ23aは、その出力端子が2段目の昇圧用コンデンサ22bの他端およびインバータ23bの入力端子に接続されて、2段目の駆動素子として機能する。つまり、インバータ23aは、パルス信号S0と位相が反転する信号のタイミングに同期して、昇圧用コンデンサ22bの他端の電圧およびインバータ23bの入力端子の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。   The front-stage inverter 23a has its output terminal connected to the other end of the second-stage boost capacitor 22b and the input terminal of the inverter 23b, and functions as a second-stage drive element. That is, the inverter 23a synchronizes the voltage of the other end of the boosting capacitor 22b and the voltage of the input terminal of the inverter 23b with the power supply voltage Vdd and the in-circuit ground G in synchronization with the timing of the signal whose phase is inverted with the pulse signal S0. It is prescribed alternately with voltage.

次段のインバータ23bは、その出力端子が3段目の昇圧用コンデンサ22cの他端およびインバータ23cの入力端子に接続されて、3段目の駆動素子として機能する。つまり、インバータ23bは、パルス信号S0のタイミングに同期して、昇圧用コンデンサ22cの他端の電圧およびインバータ23cの入力端子の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。   The output terminal of the next-stage inverter 23b is connected to the other end of the third-stage boost capacitor 22c and the input terminal of the inverter 23c, and functions as a third-stage drive element. That is, the inverter 23b alternately defines the voltage at the other end of the boosting capacitor 22c and the voltage at the input terminal of the inverter 23c as the power supply voltage Vdd and the voltage of the in-circuit ground G in synchronization with the timing of the pulse signal S0. To do.

最後段のインバータ23cは、その出力端子が4段目の昇圧用コンデンサ22dの他端に接続されて、4段目の駆動素子として機能する。つまり、インバータ23cは、パルス信号S0と位相が反転する信号のタイミングに同期して、昇圧用コンデンサ22dの他端の電圧を、電源電圧Vddと回路内グランドGの電圧とに交互に規定する。   The output terminal of the last-stage inverter 23c is connected to the other end of the fourth-stage boosting capacitor 22d and functions as a fourth-stage driving element. That is, the inverter 23c alternately regulates the voltage at the other end of the boosting capacitor 22d to the power supply voltage Vdd and the voltage of the in-circuit ground G in synchronization with the timing of the signal whose phase is inverted with respect to the pulse signal S0.

この構成により、奇数段目のコンデンサ22a,22cの他端は、シュミットトリガインバータ11およびインバータ23bにより、パルス信号S0のタイミングに同期して、電源電圧Vddと回路内グランドGの電圧とに交互に規定される。一方、偶数段目のコンデンサ22b,22dの他端は、インバータ23aおよびインバータ23cにより、奇数段目のコンデンサ22a,22cの他端とは逆の電圧に交互に規定される。つまり、偶数段目のコンデンサ22b,22dの他端は、奇数段目のコンデンサ22a,22cの他端が電源電圧Vddに規定されているときには、回路内グランドGの電圧に規定され、奇数段目のコンデンサ22a,22cの他端が回路内グランドGの電圧に規定されているときには、電源電圧Vddに規定される。すなわち、各駆動素子としてのインバータ23は、パルス信号S0のタイミングに同期して(パルス信号S0の「電源電圧Vdd」、「回路内グランドG」に応じて)、対応するコンデンサ22の他端の電圧を電源電圧Vddおよび回路内グランドGのうちの一方の電圧に規定する。   With this configuration, the other ends of the odd-numbered capacitors 22a and 22c are alternately switched to the power supply voltage Vdd and the voltage of the in-circuit ground G in synchronization with the timing of the pulse signal S0 by the Schmitt trigger inverter 11 and the inverter 23b. It is prescribed. On the other hand, the other ends of the even-numbered capacitors 22b and 22d are alternately regulated by the inverters 23a and 23c to a voltage opposite to that of the odd-numbered capacitors 22a and 22c. That is, the other ends of the even-numbered capacitors 22b and 22d are defined as the voltage of the in-circuit ground G when the other ends of the odd-numbered capacitors 22a and 22c are defined as the power supply voltage Vdd. When the other ends of the capacitors 22a and 22c are regulated to the voltage of the in-circuit ground G, they are regulated to the power supply voltage Vdd. That is, the inverter 23 as each drive element is synchronized with the timing of the pulse signal S0 (according to the “power supply voltage Vdd” and “in-circuit ground G” of the pulse signal S0), and the other end of the corresponding capacitor 22 is connected. The voltage is defined as one of the power supply voltage Vdd and the in-circuit ground G.

電圧規定用ダイオード24は、電源電圧Vddと昇圧用ダイオード21aのアノード端子との間に接続されて、昇圧用ダイオード21aのアノード端子の電圧を電源電圧Vddに規定する。平滑コンデンサ25は、最後段の昇圧用ダイオード21dのカソード端子(チャージポンプ部3での出力端子)と回路内グランドGとの間に接続されている。   The voltage regulating diode 24 is connected between the power supply voltage Vdd and the anode terminal of the boosting diode 21a, and regulates the voltage of the anode terminal of the boosting diode 21a to the power supply voltage Vdd. The smoothing capacitor 25 is connected between the cathode terminal (the output terminal of the charge pump unit 3) of the boosting diode 21d at the last stage and the in-circuit ground G.

放電部4は、互いに直列に接続された放電抵抗4aおよびスイッチ素子(電界効果型トランジスタやバイポーラトランジスタ)4bを備えている。また、放電部4は、昇圧用ダイオード21dのカソード端子(チャージポンプ部3での出力端子)と回路内グランドGとの間に接続されている(つまり、平滑コンデンサ25に並列に接続されている)。スイッチ素子4bは、いわゆるハイアクティブに構成されて、制御電圧Vcが供給(入力)されているときにはオン状態に移行して、制御電圧Vcの供給(入力)が停止されているときにはオフ状態に移行する。   The discharge part 4 includes a discharge resistor 4a and a switch element (field effect transistor or bipolar transistor) 4b connected in series with each other. The discharge unit 4 is connected between the cathode terminal of the boosting diode 21d (the output terminal of the charge pump unit 3) and the in-circuit ground G (that is, connected in parallel to the smoothing capacitor 25). ). The switch element 4b is so-called high active, and shifts to an on state when the control voltage Vc is supplied (input), and shifts to an off state when the supply (input) of the control voltage Vc is stopped. To do.

次いで、昇圧装置1の動作について、図面を参照して説明する。   Next, the operation of the booster 1 will be described with reference to the drawings.

まず、制御電圧Vcが供給されていないときには、制御用ダイオード14は、接続点Aに接続されているカソード端子側がハイインピーダンスとなる。また、放電部4では、スイッチ素子4bがオフ状態に移行する。   First, when the control voltage Vc is not supplied, the control diode 14 has a high impedance on the cathode terminal side connected to the connection point A. Moreover, in the discharge part 4, the switch element 4b transfers to an OFF state.

このため、弛張型発振部2では、2つの抵抗13a,13bの接続点Aの電圧は、シュミットトリガインバータ11の出力電圧に応じて変化可能な状態となる。したがって、弛張型発振部2は、自励発振動作を実行して、パルス信号S0を連続的にチャージポンプ部3に出力する。   For this reason, in the relaxation type oscillation unit 2, the voltage at the connection point A of the two resistors 13 a and 13 b can be changed according to the output voltage of the Schmitt trigger inverter 11. Therefore, the relaxation oscillation unit 2 executes a self-excited oscillation operation and continuously outputs the pulse signal S0 to the charge pump unit 3.

これにより、チャージポンプ部3では、上記したように、各インバータ23によって各昇圧用コンデンサ22の他端が駆動されることにより、奇数段目のコンデンサ22a,22cの他端の電圧が、パルス信号S0のタイミングに同期して、電源電圧Vddと回路内グランドGの電圧とに交互に規定され、一方、偶数段目のコンデンサ22b,22dの他端の電圧が、奇数段目のコンデンサ22a,22cの他端の電圧とは逆の電圧に交互に規定される。   Thereby, in the charge pump unit 3, as described above, the other end of each boosting capacitor 22 is driven by each inverter 23, whereby the voltage at the other end of the odd-numbered capacitors 22a and 22c becomes a pulse signal. In synchronization with the timing of S0, the power supply voltage Vdd and the voltage of the in-circuit ground G are alternately defined. On the other hand, the voltages at the other ends of the even-numbered capacitors 22b and 22d are the odd-numbered capacitors 22a and 22c. Are alternately defined as a voltage opposite to the voltage at the other end.

したがって、チャージポンプ部3が昇圧動作を実行して、各昇圧用ダイオード21および電圧規定用ダイオード24での電圧降下がほぼゼロであるとしたときに、各昇圧用コンデンサ22a,22b,22c,22dが、Vdd,Vdd×2,Vdd×3,Vdd×4の各電圧にチャージされる。このため、最後段の昇圧用ダイオード21dのカソード端子に接続されている平滑コンデンサ25は、電源電圧Vddが昇圧された電圧(Vdd×4)にチャージされると共に、その昇圧された電圧(Vdd×4)を平滑する。これにより、昇圧装置1は、電圧(Vdd×4)を正の昇圧電圧Voutとして出力する。   Therefore, when the charge pump unit 3 executes the boosting operation and the voltage drop at each boosting diode 21 and the voltage regulating diode 24 is almost zero, each boosting capacitor 22a, 22b, 22c, 22d. Are charged to voltages of Vdd, Vdd × 2, Vdd × 3, and Vdd × 4. For this reason, the smoothing capacitor 25 connected to the cathode terminal of the boosting diode 21d at the last stage is charged with the boosted voltage (Vdd × 4) of the power supply voltage Vdd, and the boosted voltage (Vdd × 4). Smooth 4). Thereby, the booster 1 outputs the voltage (Vdd × 4) as the positive boosted voltage Vout.

次いで、昇圧電圧Voutの出力状態において、制御用ダイオード14およびスイッチ素子4bに制御電圧Vcを供給(入力)したときの昇圧装置1の動作について説明する。   Next, the operation of the booster 1 when the control voltage Vc is supplied (input) to the control diode 14 and the switch element 4b in the output state of the boost voltage Vout will be described.

弛張型発振部2では、制御用ダイオード14を介して電源電圧Vddとほぼ同じ電圧が接続点Aに供給されるため、シュミットトリガインバータ11の入力端子は電源電圧Vddとほぼ同じ電圧に保持される。これにより、弛張型発振部2は、自励発振動作を停止する。また、また、弛張型発振部2が自励発振動作を停止するため、弛張型発振部2からのパルス信号S0の出力が停止する。これにより、チャージポンプ部3も、昇圧動作を停止する。したがって、弛張型発振部2およびチャージポンプ部3が共に動作を停止する。   In the relaxation type oscillating unit 2, a voltage substantially the same as the power supply voltage Vdd is supplied to the connection point A through the control diode 14, and therefore, the input terminal of the Schmitt trigger inverter 11 is held at a voltage substantially the same as the power supply voltage Vdd. . As a result, the relaxation oscillation unit 2 stops the self-excited oscillation operation. Further, since the relaxation oscillation unit 2 stops the self-excited oscillation operation, the output of the pulse signal S0 from the relaxation oscillation unit 2 is stopped. As a result, the charge pump unit 3 also stops the boosting operation. Therefore, the relaxation oscillation unit 2 and the charge pump unit 3 both stop operating.

また、放電部4では、スイッチ素子4bに制御電圧Vcが供給されることにより、スイッチ素子4bがオン状態に移行する。これにより、放電部4は、チャージポンプ部3での昇圧動作の停止に合わせて放電動作を実行して、平滑コンデンサ25および各昇圧用コンデンサ22にチャージされている電荷を放電させる。したがって、昇圧電圧Voutは、回路内グランドGの電圧まで急速に低下させられる。   Moreover, in the discharge part 4, the switch element 4b shifts to an ON state by supplying the control voltage Vc to the switch element 4b. As a result, the discharging unit 4 performs a discharging operation in accordance with the stop of the boosting operation in the charge pump unit 3, and discharges the charges charged in the smoothing capacitor 25 and each boosting capacitor 22. Therefore, the boosted voltage Vout is rapidly lowered to the voltage of the in-circuit ground G.

一方、再度、制御電圧Vcの供給を停止したときには、弛張型発振部2によるパルス信号S0の出力が開始されて、チャージポンプ部3が昇圧動作を開始する。また、これと同時にスイッチ素子4bがオフ状態に移行するため、放電部4による放電動作が停止される。したがって、昇圧装置1は、正の昇圧電圧Voutの出力を再開する。   On the other hand, when the supply of the control voltage Vc is stopped again, the output of the pulse signal S0 by the relaxation oscillation unit 2 is started, and the charge pump unit 3 starts the boosting operation. At the same time, the switching element 4b shifts to the off state, so that the discharging operation by the discharging unit 4 is stopped. Therefore, the booster 1 restarts the output of the positive boost voltage Vout.

次に、負の昇圧電圧Voutを出力する昇圧装置1Aの構成について、図面を参照して説明する。なお、昇圧装置1と同一の構成については同一の符号を付して重複する説明を省略する。   Next, the configuration of the booster 1A that outputs the negative boost voltage Vout will be described with reference to the drawings. In addition, about the structure same as the pressure | voltage rise apparatus 1, the same code | symbol is attached | subjected and the overlapping description is abbreviate | omitted.

昇圧装置1Aは、図2に示すように、弛張型発振部2、チャージポンプ部3Aおよび放電部4を備えている。この場合、上記した昇圧装置1とは、チャージポンプ部3Aの構成のみが相違し、弛張型発振部2および放電部4の構成は同一に構成されている。以下、昇圧装置1と相違するチャージポンプ部3Aの構成について説明する。   As shown in FIG. 2, the booster 1 </ b> A includes a relaxation oscillation unit 2, a charge pump unit 3 </ b> A, and a discharge unit 4. In this case, only the configuration of the charge pump unit 3A is different from the booster 1 described above, and the configurations of the relaxation oscillation unit 2 and the discharge unit 4 are the same. Hereinafter, the configuration of the charge pump unit 3A different from the booster 1 will be described.

チャージポンプ部3Aは、複数(本例では、一例として4つ)の昇圧用ダイオード21a,21b,21c,21d、複数(本例では、一例として4つ)の昇圧用コンデンサ22a,22b,22c,22d、複数(本例では、一例として3つ)のインバータ23a,23b,23c、電圧規定用ダイオード24、および平滑コンデンサ25を備えている。   The charge pump unit 3A includes a plurality of (in this example, four as an example) boosting diodes 21a, 21b, 21c, and 21d, and a plurality of (in this example as four as an example) boosting capacitors 22a, 22b, 22c, 22d, a plurality of (in this example, three as an example) inverters 23a, 23b, 23c, a voltage regulating diode 24, and a smoothing capacitor 25.

昇圧用ダイオード21a,21b,21c,21dは、順接続の状態(前段のアノード端子が後段のカソード端子に接続された状態)で、直列に多段(本例では、一例として4段)接続されている。昇圧用コンデンサ22は、昇圧用ダイオード21のそれぞれに対して、昇圧用ダイオード21のカソード端子に一端が接続された状態で配設されている。具体的には、昇圧用コンデンサ22aは、昇圧用ダイオード21aのカソード端子に一端が接続され、昇圧用コンデンサ22bは、昇圧用ダイオード21bのカソード端子に一端が接続され、昇圧用コンデンサ22cは、昇圧用ダイオード21cのカソード端子に一端が接続され、昇圧用コンデンサ22dは、昇圧用ダイオード21dのカソード端子に一端が接続されている。   The boosting diodes 21a, 21b, 21c, and 21d are connected in series (in this example, four stages as an example) in a forward connection state (a state in which the anode terminal in the previous stage is connected to the cathode terminal in the subsequent stage). Yes. The step-up capacitor 22 is arranged with one end connected to the cathode terminal of the step-up diode 21 for each step-up diode 21. Specifically, one end of boost capacitor 22a is connected to the cathode terminal of boost diode 21a, one end of boost capacitor 22b is connected to the cathode terminal of boost diode 21b, and boost capacitor 22c One end is connected to the cathode terminal of the boosting diode 21c, and one end of the boosting capacitor 22d is connected to the cathode terminal of the boosting diode 21d.

なお、昇圧用コンデンサ22に対する1段目の駆動素子として機能する弛張型発振部2のシュミットトリガインバータ11は、その出力端子が1段目の昇圧用コンデンサ22aの他端およびインバータ23aの入力端子に接続されている。また、2段目の駆動素子として機能するインバータ23aは、その出力端子が2段目の昇圧用コンデンサ22bの他端およびインバータ23bの入力端子に接続されている。また、3段目の駆動素子として機能するインバータ23bは、その出力端子が3段目の昇圧用コンデンサ22cの他端およびインバータ23cの入力端子に接続され、4段目の駆動素子として機能するインバータ23cは、その出力端子が4段目の昇圧用コンデンサ22dの他端に接続されている。   Note that the Schmitt trigger inverter 11 of the relaxation oscillator 2 that functions as the first-stage driving element for the boosting capacitor 22 has its output terminal connected to the other end of the first-stage boosting capacitor 22a and the input terminal of the inverter 23a. It is connected. The output terminal of the inverter 23a functioning as the second stage driving element is connected to the other end of the second stage boosting capacitor 22b and the input terminal of the inverter 23b. The inverter 23b functioning as a third stage drive element has an output terminal connected to the other end of the third stage boost capacitor 22c and an input terminal of the inverter 23c, and functions as a fourth stage drive element. The output terminal 23c is connected to the other end of the fourth boost capacitor 22d.

この構成により、チャージポンプ部3Aにおいても、チャージポンプ部3と同様にして、パルス信号S0に同期して、偶数段目のコンデンサ22b,22dの他端は、奇数段目のコンデンサ22a,22cの他端が電源電圧Vddに規定されているときには、回路内グランドGの電圧に規定され、奇数段目のコンデンサ22a,22cの他端が回路内グランドGの電圧に規定されているときには、電源電圧Vddに規定される。   With this configuration, in the charge pump unit 3A as well as in the charge pump unit 3, the other ends of the even-numbered capacitors 22b and 22d are connected to the odd-numbered capacitors 22a and 22c in synchronization with the pulse signal S0. When the other end is defined as the power supply voltage Vdd, it is defined as the voltage of the in-circuit ground G. When the other end of the odd-numbered capacitors 22a and 22c is defined as the voltage of the circuit ground G, the power supply voltage Vdd.

電圧規定用ダイオード24は、回路内グランドGと昇圧用ダイオード21aのカソード端子との間に接続されて、昇圧用ダイオード21aのカソード端子の電圧を回路内グランドGの電圧に規定する。平滑コンデンサ25は、最後段の昇圧用ダイオード21dのアノード端子(チャージポンプ部3Aでの出力端子)と回路内グランドGとの間に接続されている。   The voltage regulating diode 24 is connected between the in-circuit ground G and the cathode terminal of the boosting diode 21a, and regulates the voltage of the cathode terminal of the boosting diode 21a to the voltage of the in-circuit ground G. The smoothing capacitor 25 is connected between the anode terminal (the output terminal of the charge pump unit 3A) of the last boosting diode 21d and the in-circuit ground G.

次いで、昇圧装置1Aの動作について、図面を参照して説明する。   Next, the operation of the booster 1A will be described with reference to the drawings.

まず、制御電圧Vcが供給されていないときには、昇圧装置1Aにおいても、昇圧装置1と同様にして、弛張型発振部2が自励発振動作を実行して、パルス信号S0を連続的にチャージポンプ部3Aに出力する。また、放電部4では、スイッチ素子4bがオフ状態に移行して、放電動作を停止する。   First, when the control voltage Vc is not supplied, also in the booster 1A, as in the booster 1, the relaxation oscillation unit 2 performs a self-oscillation operation and continuously applies the pulse signal S0 to the charge pump. Output to part 3A. Moreover, in the discharge part 4, the switch element 4b transfers to an OFF state, and stops discharge operation.

これにより、チャージポンプ部3Aでは、各インバータ23によって各昇圧用コンデンサ22の他端が駆動されることにより、奇数段目のコンデンサ22a,22cの他端の電圧が、パルス信号S0のタイミングに同期して、電源電圧Vddと回路内グランドGの電圧とに交互に規定され、一方、偶数段目のコンデンサ22b,22dの他端の電圧が、奇数段目のコンデンサ22a,22cの他端の電圧とは逆の電圧に交互に規定される。   Accordingly, in the charge pump unit 3A, the other end of each boosting capacitor 22 is driven by each inverter 23, so that the voltage at the other end of the odd-numbered capacitors 22a and 22c is synchronized with the timing of the pulse signal S0. Then, the power supply voltage Vdd and the voltage of the in-circuit ground G are alternately defined. On the other hand, the voltage at the other end of the even-numbered capacitors 22b and 22d is the voltage at the other end of the odd-numbered capacitors 22a and 22c. It is alternately specified to the reverse voltage.

この状態において、昇圧用コンデンサ22aの他端がシュミットトリガインバータ11によって電源電圧Vddに規定されたときには、1段目の昇圧用コンデンサ22aの一端が電圧規定用ダイオード24を介して回路内グランドGの電圧に規定されているため、昇圧用コンデンサ22aは、電源電圧Vddにチャージされる。   In this state, when the other end of the boosting capacitor 22a is regulated to the power supply voltage Vdd by the Schmitt trigger inverter 11, one end of the first boosting capacitor 22a is connected to the in-circuit ground G via the voltage regulating diode 24. Since the voltage is regulated, the boosting capacitor 22a is charged to the power supply voltage Vdd.

次いで、昇圧用コンデンサ22aの他端がシュミットトリガインバータ11によって回路内グランドGの電圧に規定されたときには、2段目の昇圧用コンデンサ22bの他端は、インバータ23aによって電源電圧Vddに規定される。これにより、昇圧用コンデンサ22aの一端の電圧は、−Vddとなる。このため、昇圧用コンデンサ22bは、その一端の電圧が昇圧用ダイオード21aを介して−Vddとなり、他端の電圧は上記したように電源電圧Vddに規定されていることから、昇圧用コンデンサ22bには、他端側に対して一端側が負電圧となる−Vdd×2の電圧がチャージされる。   Next, when the other end of the boosting capacitor 22a is defined as the voltage of the in-circuit ground G by the Schmitt trigger inverter 11, the other end of the second boosting capacitor 22b is defined as the power supply voltage Vdd by the inverter 23a. . As a result, the voltage at one end of the boosting capacitor 22a becomes −Vdd. For this reason, since the voltage at one end of the boosting capacitor 22b becomes −Vdd via the boosting diode 21a and the voltage at the other end is regulated by the power supply voltage Vdd as described above, Is charged with a voltage of −Vdd × 2 where one end side is a negative voltage with respect to the other end side.

同様にして、3段目の昇圧用コンデンサ22cには、他端側に対して一端側が負電圧となる−Vdd×3の電圧がチャージされ、4段目の昇圧用コンデンサ22dには、他端側に対して一端側が負電圧となる−Vdd×4の電圧がチャージされる。これにより、チャージポンプ部3Aからは、−Vdd×4の負の電圧が負の昇圧電圧Voutとして出力される。   Similarly, the third-stage boost capacitor 22c is charged with a voltage of −Vdd × 3, one end of which is a negative voltage with respect to the other end. The fourth-stage boost capacitor 22d has the other end A voltage of −Vdd × 4 in which one end side becomes a negative voltage with respect to the side is charged. Thereby, a negative voltage of −Vdd × 4 is output as the negative boosted voltage Vout from the charge pump unit 3A.

次いで、昇圧電圧Voutの出力状態において、制御用ダイオード14およびスイッチ素子4bに制御電圧Vcを供給(入力)したときの昇圧装置1の動作について説明する。   Next, the operation of the booster 1 when the control voltage Vc is supplied (input) to the control diode 14 and the switch element 4b in the output state of the boost voltage Vout will be described.

弛張型発振部2は、制御用ダイオード14を介して電源電圧Vddとほぼ同じ電圧が接続点Aに供給されるため、自励発振動作を停止する(パルス信号S0の出力を停止する)。また、弛張型発振部2が自励発振動作を停止するため、弛張型発振部2からのパルス信号S0の出力が停止する。これにより、チャージポンプ部3Aも、昇圧動作を停止する。したがって、弛張型発振部2およびチャージポンプ部3Aが共に動作を停止する。   The relaxation oscillation unit 2 stops the self-excited oscillation operation (stops the output of the pulse signal S0) because the voltage almost the same as the power supply voltage Vdd is supplied to the connection point A through the control diode 14. Further, since the relaxation oscillation unit 2 stops the self-excited oscillation operation, the output of the pulse signal S0 from the relaxation oscillation unit 2 is stopped. As a result, the charge pump unit 3A also stops the boosting operation. Therefore, the relaxation oscillation unit 2 and the charge pump unit 3A both stop operating.

また、放電部4では、スイッチ素子4bに制御電圧Vcが供給されることにより、スイッチ素子4bがオン状態に移行する。このため、放電部4は、放電動作を実行して、平滑コンデンサ25および各昇圧用コンデンサ22にチャージされている電荷を放電させる。したがって、昇圧電圧Voutは、回路内グランドGの電圧まで急速に上昇させられる。   Moreover, in the discharge part 4, the switch element 4b shifts to an ON state by supplying the control voltage Vc to the switch element 4b. For this reason, the discharging unit 4 performs a discharging operation to discharge the electric charges charged in the smoothing capacitor 25 and each boosting capacitor 22. Therefore, the boosted voltage Vout is rapidly raised to the voltage of the in-circuit ground G.

一方、再度、制御電圧Vcの供給を停止したときには、弛張型発振部2によるパルス信号S0の出力が開始されて、チャージポンプ部3Aが昇圧動作を開始する。また、これと同時にスイッチ素子4bがオフ状態に移行するため、放電部4による放電動作が停止される。したがって、昇圧装置1Aは、負の昇圧電圧Voutの出力を再開する。   On the other hand, when the supply of the control voltage Vc is stopped again, the output of the pulse signal S0 by the relaxation oscillation unit 2 is started, and the charge pump unit 3A starts the boosting operation. At the same time, the switching element 4b shifts to the off state, so that the discharging operation by the discharging unit 4 is stopped. Therefore, the booster 1A resumes the output of the negative boost voltage Vout.

このように、この昇圧装置1,1Aによれば、弛張型発振部2の帰還抵抗部13を構成する2つの抵抗13a,13bの接続点Aの電圧を制御回路14によって制御するように構成したことにより、制御電圧Vcを供給して弛張型発振部2の自励発振動作を停止させることで、チャージポンプ部3,3Aによる昇圧電圧Voutの出力を自動的に停止させることができる。このため、この昇圧装置1,1Aによれば、昇圧電圧Voutの出力を停止している状態(昇圧動作を停止している状態)において弛張型発振部2が作動状態に維持されるという事態を回避することができるため、昇圧装置1,1A全体としての電力利用効率を向上させることができる。   As described above, according to the booster devices 1 and 1A, the voltage at the connection point A between the two resistors 13a and 13b constituting the feedback resistor unit 13 of the relaxation oscillation unit 2 is controlled by the control circuit 14. Thus, by supplying the control voltage Vc and stopping the self-excited oscillation operation of the relaxation oscillation unit 2, the output of the boosted voltage Vout by the charge pump units 3 and 3A can be automatically stopped. Therefore, according to the boosting devices 1 and 1A, the relaxation oscillation unit 2 is maintained in the operating state in a state where the output of the boosted voltage Vout is stopped (a state where the boosting operation is stopped). Since this can be avoided, it is possible to improve the power utilization efficiency of the booster 1, 1A as a whole.

また、この昇圧装置1,1Aによれば、ダイオード(制御用ダイオード14)を備えて制御回路14を構成したことにより、制御回路14を簡易に構成することができる。   Further, according to the boosting devices 1 and 1A, since the control circuit 14 is configured by including the diode (control diode 14), the control circuit 14 can be configured simply.

また、この昇圧装置1,1Aによれば、制御電圧Vcが入力されたときにオフ状態からオン状態に移行して、昇圧用コンデンサ22および平滑コンデンサ25の電荷を放電させる放電部4を備えたことにより、放電部4が、チャージポンプ部3,3Aによる昇圧動作の停止に合わせて、チャージポンプ部3,3Aの各コンデンサ22,25にチャージされている電荷を放電させるため、昇圧装置1から出力される昇圧電圧Voutを急速に回路内グランドGの電圧に移行させることができる。   Further, according to the boosting devices 1 and 1A, the discharge unit 4 that shifts from the off state to the on state when the control voltage Vc is input and discharges the charges of the boosting capacitor 22 and the smoothing capacitor 25 is provided. As a result, the discharge unit 4 discharges the charges charged in the capacitors 22 and 25 of the charge pump units 3 and 3A in accordance with the stop of the boost operation by the charge pump units 3 and 3A. The output boosted voltage Vout can be rapidly shifted to the voltage of the in-circuit ground G.

なお、上記の昇圧装置1,1Aでは、昇圧用コンデンサ22a,22b,22c,22d毎に、駆動素子としてのシュミットトリガインバータ11,インバータ23a,インバータ23b,インバータ23cを接続して個別に駆動する構成を採用しているが、1つの駆動素子の駆動能力が十分な場合には、1つの駆動素子で複数の昇圧用コンデンサを駆動する構成を採用することもできる。例えば、図3に示すように、昇圧装置1(1A)のチャージポンプ部3(3A)において、シュミットトリガインバータ11で2つの昇圧用コンデンサ22a,22cを駆動し、インバータ23aで2つの昇圧用コンデンサ22b,22dを駆動する構成を採用することができる。   In the above boosting device 1, 1A, the Schmitt trigger inverter 11, the inverter 23a, the inverter 23b, and the inverter 23c as drive elements are connected to each of the boosting capacitors 22a, 22b, 22c, and 22d and driven individually. However, when the drive capability of one drive element is sufficient, it is possible to adopt a configuration in which a plurality of boost capacitors are driven by one drive element. For example, as shown in FIG. 3, in the charge pump unit 3 (3A) of the booster 1 (1A), two boost capacitors 22a and 22c are driven by the Schmitt trigger inverter 11, and two boost capacitors are driven by the inverter 23a. A configuration for driving 22b and 22d can be employed.

また、上記の昇圧装置1,1Aでは、弛張型発振部2の接続点Aに制御信号としての制御電圧Vcを入力する制御回路14を、制御用ダイオード14を使用して構成しているが、図示はしないが、ダイオードに代えて、トランジスタなど種々のスイッチ素子を使用して構成することができる。また、上記の上記の昇圧装置1,1Aでは、電源電圧Vddとほぼ同じ電圧値の電圧を制御電圧Vcとして弛張型発振部2の接続点Aに供給(入力)する構成を採用しているが、弛張型発振部2において、シュミットトリガインバータ11の入力端子と基準電圧としての電源電圧Vddとの間に発振用コンデンサ12を接続する構成を採用することにより、回路内グランドGの電圧を制御電圧Vcとして接続点Aに供給(入力)して、弛張型発振部2の発振動作を停止させるように制御することもできる。   In the above boosting device 1, 1 </ b> A, the control circuit 14 for inputting the control voltage Vc as the control signal to the connection point A of the relaxation type oscillation unit 2 is configured using the control diode 14. Although not shown, it can be configured using various switching elements such as transistors instead of diodes. Further, the above boosting devices 1 and 1A employ a configuration in which a voltage having a voltage value almost the same as the power supply voltage Vdd is supplied (input) to the connection point A of the relaxation oscillation unit 2 as the control voltage Vc. In the relaxation oscillation unit 2, by adopting a configuration in which the oscillation capacitor 12 is connected between the input terminal of the Schmitt trigger inverter 11 and the power supply voltage Vdd as the reference voltage, the voltage of the in-circuit ground G is controlled as the control voltage. It is possible to supply (input) Vc to the connection point A so as to stop the oscillation operation of the relaxation oscillation unit 2.

なお、この場合には、制御回路14を構成する制御用ダイオード14は、アノード端子が接続点Aに接続され、カソード端子に制御電圧Vcが入力される。また、放電部4のスイッチ素子4bについては、いわゆるロウアクティブに構成して、制御電圧Vcが回路内グランドGの電圧のときにオン状態に移行し、制御電圧Vcが電源電圧Vddのときにオフ状態に移行するように構成する。   In this case, the control diode 14 constituting the control circuit 14 has an anode terminal connected to the connection point A and a control voltage Vc input to the cathode terminal. Further, the switch element 4b of the discharge unit 4 is configured to be so-called low active, and is turned on when the control voltage Vc is the voltage of the in-circuit ground G, and is turned off when the control voltage Vc is the power supply voltage Vdd. Configure to transition to the state.

また、チャージポンプ部は、上記のチャージポンプ部3,3Aの構成に限定されず、公知の各種回路を採用して構成することもできる。   In addition, the charge pump unit is not limited to the configuration of the charge pump units 3 and 3A described above, and may be configured by using various known circuits.

1,1A 昇圧装置
2 弛張型発振部
3,3A チャージポンプ部
4 放電部
11 シュミットトリガインバータ
12 発振用コンデンサ
13 帰還抵抗部
14 制御用ダイオード(制御回路)
13a,13b 抵抗
21 昇圧用ダイオード21
22 昇圧用コンデンサ
23 インバータ
Vc 制御電圧
Vout 昇圧電圧
DESCRIPTION OF SYMBOLS 1,1A Booster 2 Relaxation type oscillation part 3, 3A Charge pump part 4 Discharge part 11 Schmitt trigger inverter 12 Oscillator capacitor 13 Feedback resistor part 14 Control diode (control circuit)
13a, 13b Resistance 21 Boosting diode 21
22 Capacitor for boosting 23 Inverter Vc Control voltage Vout Boosting voltage

Claims (3)

昇圧電圧を生成するチャージポンプ部と、
発振動作状態において前記チャージポンプ部に昇圧動作を実行させるためのパルス信号を発振する弛張型発振部とを備えて、前記生成した昇圧電圧を出力可能に構成された昇圧装置であって、
前記弛張型発振部は、シュミットトリガインバータ、当該シュミットトリガインバータの入力端子と基準電圧との間に接続された発振用コンデンサ、直列接続された少なくとも2本の抵抗で構成されて前記シュミットトリガインバータの入力端子と出力端子との間に接続された帰還抵抗部、および制御信号が入力されたときに前記2本の抵抗の接続点の電圧を制御して当該弛張型発振部による前記パルス信号の発振を停止状態に制御する制御回路を有する昇圧装置。
A charge pump unit for generating a boosted voltage;
A relaxation type oscillation unit that oscillates a pulse signal for causing the charge pump unit to perform a boost operation in an oscillation operation state, and configured to output the generated boost voltage;
The relaxation oscillation unit includes a Schmitt trigger inverter, an oscillation capacitor connected between an input terminal of the Schmitt trigger inverter and a reference voltage, and at least two resistors connected in series. The feedback resistor connected between the input terminal and the output terminal, and the oscillation of the pulse signal by the relaxation oscillator by controlling the voltage at the connection point of the two resistors when a control signal is input A booster having a control circuit for controlling the motor to a stop state.
前記制御回路は、ダイオードを備えて構成されている請求項1記載の昇圧装置。   The booster according to claim 1, wherein the control circuit includes a diode. 前記制御信号が入力されたときにオフ状態からオン状態に移行して、前記昇圧用コンデンサの電荷を放電させる放電部を備えている請求項1または2記載の昇圧装置。   3. The booster according to claim 1, further comprising: a discharge unit that shifts from an off state to an on state when the control signal is input, and discharges the charge of the boost capacitor.
JP2011154437A 2011-07-13 2011-07-13 Booster Expired - Fee Related JP5710405B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011154437A JP5710405B2 (en) 2011-07-13 2011-07-13 Booster

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011154437A JP5710405B2 (en) 2011-07-13 2011-07-13 Booster

Publications (2)

Publication Number Publication Date
JP2013021845A JP2013021845A (en) 2013-01-31
JP5710405B2 true JP5710405B2 (en) 2015-04-30

Family

ID=47692734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011154437A Expired - Fee Related JP5710405B2 (en) 2011-07-13 2011-07-13 Booster

Country Status (1)

Country Link
JP (1) JP5710405B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3291430B1 (en) * 2016-08-29 2021-06-30 Elmos Semiconductor SE Charge pump for generating an output voltage by multiplying a dc operating voltage
JP6859668B2 (en) * 2016-11-11 2021-04-14 富士電機株式会社 Load drive circuit
EP3826183B1 (en) * 2019-11-21 2023-06-21 Murata Manufacturing Co., Ltd. A charge-pump circuitry and a method for high voltage generation with improved psrr

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067721B2 (en) * 1997-11-14 2000-07-24 日本電気株式会社 Charge pump booster circuit
JP4692327B2 (en) * 2006-02-24 2011-06-01 株式会社デンソー Load drive device
JP2010110073A (en) * 2008-10-29 2010-05-13 Oki Data Corp Piezoelectric transformer inverter, high voltage power supply device using the same and image forming apparatus

Also Published As

Publication number Publication date
JP2013021845A (en) 2013-01-31

Similar Documents

Publication Publication Date Title
JP4693047B2 (en) Power circuit
JP5039371B2 (en) Switching regulator control circuit, power supply, and electronic equipment
JP2003018822A (en) Rush current limiting circuit for charge pump
TWI540818B (en) Control circuit, dcdc converter, and driving method
JP2009124827A (en) Charge pump circuit, and circuit and method for controlling the same
JP2006325292A (en) Charge pump system of boosting circuit and antenna switch
WO2006043370A1 (en) Switching power supply control circuit, switching power supply device and electronic apparatus employing the same
JP2009146130A (en) Dropper type regulator
JPH07336998A (en) Capacitive charge pump bicmos circuit for low supply voltage
JP2014187764A (en) Voltage conversion circuit and switching control circuit
JP2011223824A (en) Charge pump type boosting circuit and boosting method
JP2006311703A (en) Electronic apparatus having charge pump circuit
JP5710405B2 (en) Booster
TWI492508B (en) Charge pump and driver integrated circuit using the same
JP3905101B2 (en) Variable output power circuit
JP5260142B2 (en) CHARGE PUMP CIRCUIT AND OVERVOLTAGE PROTECTION CIRCUIT AND ELECTRONIC DEVICE USING THE SAME
JP6853332B2 (en) DC-DC converter for low voltage power supply
JP4335132B2 (en) Charge pump
JP6825460B2 (en) Power supply
CN110557005A (en) Voltage conversion circuit and control circuit thereof
JP5475612B2 (en) Power supply
US8644040B2 (en) Power supply having a charge pump circuit
JP4498073B2 (en) Charge pump circuit
JP2019115189A (en) Power supply apparatus
JP2016063648A (en) Drive device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

R150 Certificate of patent or registration of utility model

Ref document number: 5710405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees