JP5782919B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5782919B2 JP5782919B2 JP2011183628A JP2011183628A JP5782919B2 JP 5782919 B2 JP5782919 B2 JP 5782919B2 JP 2011183628 A JP2011183628 A JP 2011183628A JP 2011183628 A JP2011183628 A JP 2011183628A JP 5782919 B2 JP5782919 B2 JP 5782919B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- transformer
- transmission
- semiconductor
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 176
- 230000005540 biological transmission Effects 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 48
- 239000011162 core material Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0239—Signal transmission by AC coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
Description
本発明は、複数の半導体チップが搭載された半導体装置に関する。 The present invention relates to a semiconductor device on which a plurality of semiconductor chips are mounted.
例えば高い電源電圧で駆動される高電圧系の半導体チップと、低い電源電圧で駆動される低電圧系の半導体チップを1つの基体上に搭載することにより、部品数の低減や省スペース化を実現できる。このとき、半導体チップ間の絶縁分離のために、信号伝達にオプティカルデバイスやトランスを使用することが有効であると考えられる。例えば、トランスを用いることによって、信号の伝達速度を高速化し、且つ、耐用年数を長くする方法が提案されている(例えば、特許文献1参照。)。 For example, by mounting a high-voltage semiconductor chip driven by a high power supply voltage and a low-voltage semiconductor chip driven by a low power supply voltage on a single substrate, the number of parts can be reduced and space can be saved. it can. At this time, it is considered effective to use an optical device or a transformer for signal transmission for insulation separation between the semiconductor chips. For example, a method of increasing the signal transmission speed and extending the service life by using a transformer has been proposed (see, for example, Patent Document 1).
しかしながら、信号伝達にトランスを使用する技術については、十分な検討がなされていない。本発明は、信号伝達にトランスが使用され、半導体チップ間の絶縁分離が向上された半導体装置を提供することを目的とする。 However, sufficient studies have not been made on techniques using a transformer for signal transmission. An object of the present invention is to provide a semiconductor device in which a transformer is used for signal transmission and insulation isolation between semiconductor chips is improved.
本発明の一態様によれば、(イ)基体と、(ロ)基体に搭載された第1及び第2の半導体チップと、(ハ)基体に搭載され、第1及び第2の半導体チップの動作を制御する制御信号を出力する第3の半導体チップと、(ニ)基体に搭載され、受信側端子が第3の半導体チップに接続し、送信側端子が第1の半導体チップに接続する第1の送信トランスと、(ホ)基体に搭載され、受信側端子が第3の半導体チップに接続し、送信側端子が第2の半導体チップに接続する第2の送信トランスとを備え、第1の送信トランス及び前記第2の送信トランスが、コア材の対向する2つの主面上にそれぞれ配置され、コア材を貫通する貫通部で互いの端部が接続された2つの導電性薄膜パターンによりそれぞれ構成される第1のインダクタ及び第2のインダクタと、第1のインダクタと第2のインダクタの間に配置された絶縁体層とを備える基板トランスであり、第1の送信トランスと第2の送信トランスをそれぞれ介して、第3の半導体チップから第1の半導体チップと第2の半導体チップに制御信号が送信される半導体装置が提供される。 According to one aspect of the present invention, (a) a base, (b) first and second semiconductor chips mounted on the base, and (c) a first and second semiconductor chip mounted on the base. A third semiconductor chip for outputting a control signal for controlling the operation; and (d) a first semiconductor chip mounted on the base, the reception side terminal connected to the third semiconductor chip, and the transmission side terminal connected to the first semiconductor chip. A first transmission transformer, and (e) a first transmission transformer mounted on the base, having a reception-side terminal connected to the third semiconductor chip and a transmission-side terminal connected to the second semiconductor chip . The transmission transformer and the second transmission transformer are respectively disposed on two opposing main surfaces of the core material, and are formed by two conductive thin film patterns whose ends are connected to each other through the core material. A first inductor and a second inductor respectively configured. And inductor, a substrate transformer and a first inductor and the insulator layer disposed between the second inductor via the first transmission transformer and the second transmission transformer respectively, the third semiconductor chip A semiconductor device in which a control signal is transmitted to the first semiconductor chip and the second semiconductor chip is provided.
本発明によれば、信号伝達にトランスが使用され、半導体チップ間の絶縁分離が向上された半導体装置を提供できる。 According to the present invention, it is possible to provide a semiconductor device in which a transformer is used for signal transmission and insulation isolation between semiconductor chips is improved.
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the lengths of the respective parts, and the like are different from the actual ones. Therefore, specific dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。 The following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention includes the shape, structure, arrangement, etc. of components. It is not specified to the following. The embodiment of the present invention can be variously modified within the scope of the claims.
本発明の実施形態に係る半導体装置1は、図1に示すように、基体10に搭載された第1の半導体チップ11、第2の半導体チップ12、第3の半導体チップ13、第1の送信トランス411、及び第2の送信トランス421を備える。第1の送信トランス411は、受信側端子T1が第3の半導体チップ13に接続し、送信側端子T2が第1の半導体チップ11に接続する。第2の送信トランス421は、受信側端子T1が第3の半導体チップ13に接続し、送信側端子T2が第2の半導体チップ12に接続する。ここで、各トランスにおいて、トランスを伝播する信号が外部から入力する端子を「受信側端子」、外部に信号が出力される端子を「送信側端子」という(以下において同様)。
As shown in FIG. 1, the semiconductor device 1 according to the embodiment of the present invention includes a
第3の半導体チップ13には、第1の半導体チップ11及び第2の半導体チップ12の動作をそれぞれ制御する制御信号SC1、SC2を出力する制御回路(図示略)が形成されている。第1の半導体チップ11の動作を制御する制御信号SC1は、第1の送信トランス411を介して、第3の半導体チップ13から第1の半導体チップ11に送信される。また、第2の半導体チップ12の動作を制御する制御信号SC2は、第2の送信トランス421を介して、第3の半導体チップ13から第2の半導体チップ12に送信される。
The
図1に示した半導体装置1は、受信側端子T1が第1の半導体チップ11に接続し、送信側端子T2が第3の半導体チップ13に接続する第1の受信トランス412と、受信側端子T1が第2の半導体チップ12に接続し、送信側端子T2が第3の半導体チップ13に接続する第2の受信トランス422を更に備える。第1の受信トランス412を介して、制御信号SC1に対応した第1の半導体チップ11からの戻り信号SR1が第3の半導体チップ13に送信される。また、第2の受信トランス422を介して、制御信号SC2に対応した第2の半導体チップ12からの戻り信号SR2が第3の半導体チップ13に送信される。戻り信号SR1及び戻り信号SR2の詳細については後述する。
The semiconductor device 1 shown in FIG. 1 includes a first receiving
第1の受信トランス412は第1の送信トランス411に隣接して配置され、第2の受信トランス422は第2の送信トランス421に隣接して配置されている。図1に示した例では、第1の送信トランス411と第1の受信トランス412は、第1のトランス基板410に形成され、第2の送信トランス421と第2の受信トランス422は、第2のトランス基板420に形成されている。ただし、第1の送信トランス411と第1の受信トランス412とを異なる基板にそれぞれ形成し、第2の送信トランス421と第2の受信トランス422とを異なる基板にそれぞれ形成してもよい。なお、製造工程の効率や省スペース化を考慮すると、第1の送信トランス411と第1の受信トランス412を単一の基板に形成し、第2の送信トランス421と第2の受信トランス422を単一の基板に形成することが好ましい。
The
第1のトランス基板410及び第2のトランス基板420は、構造例は後述するが、導電性薄膜パターンと絶縁体層を積層した構造を有するプリント基板などを採用可能である。例えば、第1の送信トランス411、第1の受信トランス412、第2の送信トランス421、及び第2の受信トランス422は、パルス信号が伝播可能なパルストランスである。
Although the structural examples of the
したがって、半導体装置1において、制御信号SC1が第3の半導体チップ13から第1の半導体チップ11に伝播するチャンネルは、第1の送信トランス411を用いた絶縁構造である。また、戻り号SR1が第1の半導体チップ11から第3の半導体チップ13に伝播するチャンネルは、第1の受信トランス412を用いた絶縁構造である。同様に、制御信号SC2が第3の半導体チップ13から第2の半導体チップ12に伝播するチャンネルは、第2の送信トランス421を用いた絶縁構造であり、戻り号SR2が第2の半導体チップ12から第3の半導体チップ13に伝播するチャンネルは、第2の受信トランス422を用いた絶縁構造である。
Therefore, in the semiconductor device 1, the channel through which the control signal SC <b> 1 propagates from the
図1に示すように、第1の送信トランス411と第1の受信トランス412が形成された第1のトランス基板410と、第2の送信トランス421と第2の受信トランス422が形成された第2のトランス基板420とは、第3の半導体チップ13を挟んで対向するように基体10上に配置されている。
As shown in FIG. 1, a
このため、半導体装置1においては、第1の半導体チップ11又は第2の半導体チップ12において生じる電磁ノイズは、第1の半導体チップ11と第2の半導体チップ12間で分離される。つまり、第1の半導体チップ11と第2の半導体チップ12とが互いに干渉することがない。
Therefore, in the semiconductor device 1, electromagnetic noise generated in the
なお、第1の送信トランス411と第1の受信トランス412が隣接して配置され、第2の送信トランス421と第2の受信トランス422が隣接して配置されているが、相互ノイズによる影響は小さい。
The
第1の半導体チップ11や第2の半導体チップ12には、例えば外部素子31、32を駆動する駆動回路(図示略)がそれぞれ形成されている。そして、半導体装置1から、外部素子31を駆動する駆動信号SD1が外部素子31に出力され、外部素子32を駆動する駆動信号SD2が外部素子32に出力される。外部素子31、32は、例えば絶縁ゲートバイポーラトランジスタ(IGBT)などである。このとき、第1の半導体チップ11と第2の半導体チップの駆動能力は同等でもよいし、異なっていてもよい。第1の半導体チップ11、第2の半導体チップ12、第3の半導体チップ13には、それぞれの半導体チップに電力を供給する個別の電源回路(図示略)が用意されており、第1の半導体チップ11と第2の半導体チップ12にそれぞれ要求される駆動能力に応じて、各電源回路の仕様が設定される。
In the
例えば、10A程度の出力電流を実現するために、第1の半導体チップ11の駆動能力を高く設定し、第1の半導体チップ11が駆動する外部素子31として最大定格の大きな1つのIGBTを用意する。これにより、外部素子31の高速のオン・オフ動作が可能である。
For example, in order to realize an output current of about 10 A, the driving capability of the
半導体装置1は、例えばハイブリッド車の車載電子回路システムの一部として使用することができる。具体的には、第1の半導体チップ11をハイブリッド車の高電圧系回路を駆動する駆動装置として使用し、第2の半導体チップ12をハイブリッド車の低電圧系回路を駆動する駆動装置として使用する。ここで、低電圧系回路は、車載電子回路、ヘッドライトやウィンカーなどの灯光類、ガソリンエンジンやディーゼルエンジンなどの内燃機関の発火装置などの、12V系若しくは24V系バッテリーによって電源が供給される回路である。高電圧系回路は、電気モータを駆動する回路などである。電気モータを駆動するためには、例えば200V系バッテリーの出力を500V〜900Vの高電圧に昇圧する。
The semiconductor device 1 can be used as a part of an in-vehicle electronic circuit system of a hybrid vehicle, for example. Specifically, the
なお、第1の半導体チップ11及び第2の半導体チップ12の動作を制御する制御信号SC1、SC2は、例えばマイクロプロセッサ2から送信される制御信号SCの内容に応じて、第3の半導体チップ13が第1の半導体チップ11と第2の半導体チップ12のいずれかに振り分ける。また、既に述べたように、第3の半導体チップ13は、第1の半導体チップ11からの戻り信号SR1を第1の受信トランス412を介して受信し、第2の半導体チップ12からの戻り信号SR2を第2の受信トランス422を介して受信する。
The control signals SC1 and SC2 for controlling the operations of the
戻り信号SR1は、制御信号SC1を受信した第1の半導体チップ11の動作に応じて値が定まるように発生される。第3の半導体チップ13は、制御信号SC1と戻り信号SR1とを参照して、第1の半導体チップ11が正常に動作しているか否かを判定する。例えば、第1の半導体チップ11が正常動作していれば制御信号SC1の反転信号として戻り信号SR1が発生するようにしておき、第3の半導体チップ13が制御信号SC1と戻り信号SR1の否定排他的論理和(XNOR)信号を生成する。そして、XNOR信号が「0」であれば第1の半導体チップ11は正常動作していると判定され、XNOR信号が「1」であれば第1の半導体チップ11は正常動作していないと判定される。
The return signal SR1 is generated such that the value is determined according to the operation of the
同様にして、第3の半導体チップ13は、制御信号SC2と戻り信号SR2とを参照して、第2の半導体チップ12が正常に動作しているか否かを判定する。
Similarly, the
第1の半導体チップ11と第2の半導体チップ12の少なくともいずれかが正常に動作していないと判断した場合は、第3の半導体チップ13は、例えば半導体装置1の動作を停止させる。
If it is determined that at least one of the
上記のように、制御信号SC1、SC2と戻り信号SR1、SR2とを比較することにより、半導体装置1に低電圧ロックアウト回路、異常負荷検出回路、ソフトシャットダウン回路などを搭載して、異常時の対応についてフェイルセーフ設計とすることができる。 As described above, by comparing the control signals SC1 and SC2 with the return signals SR1 and SR2, the semiconductor device 1 is equipped with an undervoltage lockout circuit, an abnormal load detection circuit, a soft shutdown circuit, etc. It can be a fail-safe design for handling.
次に、第1の送信トランス411、第1の受信トランス412、第2の送信トランス421及び第2の受信トランス422の構造例について説明する。
Next, structural examples of the
上記の各トランスについて、例えば図2に示すような、平面上に渦巻き状の導電性薄膜パターンを配置してなるプレーナインダクタを用いた構造を採用可能である。図2に示した例では、平板状のコア材45の表面45sと裏面45rにプレーナインダクタLa、Lbをそれぞれ形成し、コア材45を貫通する貫通部45hでプレーナインダクタLaの端部とプレーナインダクタLbの端部とを接続することにより、1つのインダクタLを形成する。プレーナインダクタLa、Lbの導電性薄膜パターン材料には、例えば銅箔などを使用できる。また、コア材45にはエポキシ材などを採用可能である。半導体装置1の小型化のためには、インダクタLのサイズは小さいことが好ましく、例えば、プレーナインダクタLa、Lbのラインアンドスペース(L/S)は50μm/50μmである。
For each of the above transformers, for example, a structure using a planar inductor formed by arranging a spiral conductive thin film pattern on a plane as shown in FIG. 2 can be adopted. In the example shown in FIG. 2, planar inductors La and Lb are respectively formed on the
絶縁体層を挟んで2つのインダクタLを積層することにより、第1の送信トランス411、第1の受信トランス412、第2の送信トランス421及び第2の受信トランス422として採用可能な基板トランスが形成される。例えば、図3に示すように、絶縁体層401を介してインダクタL1とインダクタL2とが平面的に見た場合に重なる領域に、基板トランス40が形成される。図3中に示した矢印は、基板トランス40の磁界イメージである。
By laminating two inductors L with an insulator layer in between, a substrate transformer that can be used as the
図3に示した例では、コア材451の表面及び裏面にそれぞれ配置されたプレーナインダクタL1a、L1bからなるインダクタL1と、コア材452の両面にそれぞれ配置されたプレーナインダクタL2a、L2bからなるインダクタL2とが、絶縁体層401を挟んで積層されてトランス基板400が構成されている。結合度向上のために、インダクタL1とインダクタL2の中心は重ならないようにすることが好ましい。
In the example shown in FIG. 3, the inductor L1 composed of the planar inductors L1a and L1b disposed on the front and back surfaces of the
絶縁体層401には、例えばエポキシ材などのプリプレグを採用可能である。なお、インダクタL1、絶縁体層401及びインダクタL2からなる積層体の上下に、例えばソルダーレジスト402、403が配置されて、トランス基板400が形成される。トランス基板400の厚みは、例えば第1の半導体チップ11、第2の半導体チップ12、第3の半導体チップ13の高さと合うように設定される。例えば、トランス基板400の厚みは400μm程度に設定される。また、インダクタL1とインダクタL2間の絶縁体層401の膜厚は、例えば100μm程度に設定される。
For the
プレーナインダクタL1aの一方の端部とプレーナインダクタL1bの一方の端部は接続され、プレーナインダクタL1aの他方の端部はトランス基板400の表面に配置されたパッドP1aに接続され、プレーナインダクタL1bの他方の端部はトランス基板400の表面に配置されたパッドP1bに接続される。同様に、プレーナインダクタL2aの一方の端部とプレーナインダクタL2bの一方の端部は接続され、プレーナインダクタL2aの他方の端部はトランス基板400の表面に配置されたパッドP2aに接続され、プレーナインダクタL2bの他方の端部はトランス基板400の表面に配置されたパッドP2bに接続される。
One end of the planar inductor L1a and one end of the planar inductor L1b are connected, and the other end of the planar inductor L1a is connected to a pad P1a disposed on the surface of the
プレーナインダクタL1a、L1b、L2a、L2bとパッドP1a、P1b、P2a、P2bとは、例えば図3に示すように、トランス基板400を貫通するスルーホールに導電性材料を埋め込んだプラグ405によって、電気的に接続される。
The planar inductors L1a, L1b, L2a, and L2b and the pads P1a, P1b, P2a, and P2b are electrically connected by a
例えば、トランス基板400のパッドP1a、P1bは基板トランス40の受信側端子として使用され、トランス基板400のパッドP2a、P2bは基板トランス40の送信側端子として使用される。このとき、第1の送信トランス411に図3に示した構造を採用した場合に、パッドP1a、P1bに第3の半導体チップ13の出力端子が接続され、パッドP2a、P2bに第1の半導体チップ11の入力端子が接続される。これにより、パルス信号の制御信号SC1が第3の半導体チップ13から第1の半導体チップ11に伝達される。また、パッドP1a、P1bに第1の半導体チップ11の出力端子が接続され、パッドP2a、P2bに第3の半導体チップ13の入力端子が接続されることにより、パルス信号の戻り信号SR1が第1の半導体チップ11から第3の半導体チップ13に伝達される。
For example, the pads P1a and P1b of the
同様に、パッドP1a、P1bに第3の半導体チップ13の出力端子を接続し、パッドP2a、P2bに第2の半導体チップ12の入力端子を接続することにより、制御信号SC2が第3の半導体チップ13から第2の半導体チップ12に伝達される。パッドP1a、P1bに第2の半導体チップ12の出力端子を接続し、パッドP2a、P2bに第3の半導体チップ13の入力端子を接続することにより、戻り信号SR2が第2の半導体チップ12から第3の半導体チップ13に伝達される。
Similarly, by connecting the output terminal of the
なお、既述したように、第1の送信トランス411として使用する基板トランス40と第1の受信トランス412として使用する基板トランス40とは、第1のトランス基板410に形成されることが好ましい。また、第2の送信トランス421として使用する基板トランス40と第2の受信トランス422として使用する基板トランス40とは、第2のトランス基板420に形成されることが好ましい。
As described above, the
図1に示した半導体装置1は、例えばモールド封止などにより、パッケージ化される。なお、基体10には、例えば銅合金フレームなどを採用可能である。
The semiconductor device 1 shown in FIG. 1 is packaged by, for example, mold sealing. For example, a copper alloy frame or the like can be used for the
以上に説明したように、本発明の実施形態に係る半導体装置1によれば、信号が伝播する経路にトランスを使用することにより、半導体チップ間の電磁ノイズが分離される。更に、第1〜第3の半導体チップ11、12、13及び第1、第2のトランス基板410、420が基体10上に搭載されるため、パッケージの小型化が可能である。その結果、半導体チップ間の絶縁分離が向上され、且つ小型化、低価格化、高速化された半導体装置1を提供できる。例えば、出力が大きく、且つ電磁ノイズによる半導体チップ間の干渉が抑制された半導体装置を実現できる。
As described above, according to the semiconductor device 1 according to the embodiment of the present invention, the electromagnetic noise between the semiconductor chips is separated by using the transformer in the path through which the signal propagates. Further, since the first to
本発明の実施形態と異なり、信号伝播経路にオプティカルデバイスを使用した場合には、発光ダイオードなどの発光素子の輝度が劣化することにより受光素子の受光特性が低下し、信号伝達応答性が低くなる。更に、オプティカルデバイスが高温環境下に置かれると発光素子の輝度の劣化や受光素子の受光特性の低下が速くなり、耐用年数が短くなる。 Unlike the embodiment of the present invention, when an optical device is used in the signal propagation path, the light receiving characteristic of the light receiving element is deteriorated due to the deterioration of the luminance of the light emitting element such as a light emitting diode, and the signal transmission response is lowered. . Further, when the optical device is placed in a high temperature environment, the luminance of the light emitting element is deteriorated and the light receiving characteristics of the light receiving element are rapidly deteriorated, and the service life is shortened.
これに対し、本発明の実施形態に係る半導体装置1では、信号伝播経路にオプティカルデバイスではなくトランスを使用するため、信号の伝達応答性が低下することなく、且つ耐用年数が短くなることもない。例えば、環境温度が高温になる車載用としても、実施形態に係る半導体装置1は好適である。 On the other hand, in the semiconductor device 1 according to the embodiment of the present invention, a transformer is used instead of an optical device in the signal propagation path, so that the signal transmission responsiveness does not deteriorate and the service life does not shorten. . For example, the semiconductor device 1 according to the embodiment is suitable for in-vehicle use in which the environmental temperature is high.
なお、基体10に銅合金フレームなどを採用した場合に、銅合金フレームの半導体チップ搭載部であるダイパッドを3分割して、第1〜第3の半導体チップ11、12、13をそれぞれ別個のダイパッドに搭載する。これにより、第1〜第3の半導体チップ11、12、13は、電気的電磁的に互いに絶縁分離される。第1の半導体チップ11を搭載したダイパッドと第3の半導体チップ13を搭載したダイパッドとの間隔を広げ、広げた空間に第1のトランス基板410を跨がせるように配置することによって、銅合金フレームの厚みを抑制できる。同様に、第2の半導体チップ12を搭載したダイパッドと第3の半導体チップ13を搭載したダイパッド間隔を広げ、広げた空間に第2のトランス基板420を跨がせるように配置することによって、銅合金フレームの厚みを抑制できる。その結果、パッケージの厚み方向でも半導体装置1の小型化が可能である。
When a copper alloy frame or the like is adopted for the
(その他の実施形態)
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As mentioned above, although this invention was described by embodiment, it should not be understood that the description and drawing which form a part of this indication limit this invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、上記の実施形態では半導体装置1の制御信号SCが入力される端面と駆動信号SD1、SD2が出力される端面とが対向するように、第1の半導体チップ11や第2の半導体チップ12などが配置された例を示したが、図4に示すように、制御信号SCが入力される端面からみて左右の端面から駆動信号SD1、SD2を出力するようにしてもよい。
For example, in the above embodiment, the
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
1…半導体装置
2…マイクロプロセッサ
10…基体
11…第1の半導体チップ
12…第2の半導体チップ
13…第3の半導体チップ
31、32…外部素子
40…基板トランス
45…コア材
400…トランス基板
401…絶縁体層
402、403…ソルダーレジスト
405…プラグ
410…第1のトランス基板
411…第1の送信トランス
412…第1の受信トランス
420…第2のトランス基板
421…第2の送信トランス
422…第2の受信トランス
La、Lb…プレーナインダクタ
P1a、P1b、P2a、P2b…パッド
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device 2 ...
Claims (6)
前記基体に搭載された第1及び第2の半導体チップと、
前記基体に搭載され、前記第1及び第2の半導体チップの動作を制御する制御信号を出力する第3の半導体チップと、
前記基体に搭載され、受信側端子が前記第3の半導体チップに接続し、送信側端子が前記第1の半導体チップに接続する第1の送信トランスと、
前記基体に搭載され、受信側端子が前記第3の半導体チップに接続し、送信側端子が前記第2の半導体チップに接続する第2の送信トランスと
を備え、
前記第1の送信トランス及び前記第2の送信トランスが、
コア材の対向する2つの主面上にそれぞれ配置され、前記コア材を貫通する貫通部で互いの端部が接続された2つの導電性薄膜パターンによりそれぞれ構成される第1のインダクタ及び第2のインダクタと、
前記第1のインダクタと前記第2のインダクタの間に配置された絶縁体層と
を備える基板トランスであり、
前記第1の送信トランスと前記第2の送信トランスをそれぞれ介して、前記第3の半導体チップから前記第1の半導体チップと前記第2の半導体チップに前記制御信号が送信されることを特徴とする半導体装置。 A substrate;
First and second semiconductor chips mounted on the substrate;
A third semiconductor chip mounted on the substrate and outputting a control signal for controlling the operation of the first and second semiconductor chips;
A first transmission transformer mounted on the substrate, having a reception-side terminal connected to the third semiconductor chip and a transmission-side terminal connected to the first semiconductor chip;
A second transmission transformer mounted on the base body, a reception side terminal connected to the third semiconductor chip, and a transmission side terminal connected to the second semiconductor chip;
The first transmission transformer and the second transmission transformer are:
A first inductor and a second inductor respectively formed by two conductive thin film patterns respectively disposed on two opposing main surfaces of the core material and connected to each other through through portions penetrating the core material Inductors,
An insulator layer disposed between the first inductor and the second inductor;
A board transformer comprising:
The control signal is transmitted from the third semiconductor chip to the first semiconductor chip and the second semiconductor chip via the first transmission transformer and the second transmission transformer, respectively. Semiconductor device.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011183628A JP5782919B2 (en) | 2011-08-25 | 2011-08-25 | Semiconductor device |
US14/240,453 US20140210047A1 (en) | 2011-08-25 | 2012-05-25 | Semiconductor device |
PCT/JP2012/063466 WO2013027454A1 (en) | 2011-08-25 | 2012-05-25 | Semiconductor device |
CN201280041403.XA CN103748680A (en) | 2011-08-25 | 2012-05-25 | Semiconductor device |
KR1020147005836A KR20140058596A (en) | 2011-08-25 | 2012-05-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011183628A JP5782919B2 (en) | 2011-08-25 | 2011-08-25 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013046285A JP2013046285A (en) | 2013-03-04 |
JP5782919B2 true JP5782919B2 (en) | 2015-09-24 |
Family
ID=47746209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011183628A Expired - Fee Related JP5782919B2 (en) | 2011-08-25 | 2011-08-25 | Semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140210047A1 (en) |
JP (1) | JP5782919B2 (en) |
KR (1) | KR20140058596A (en) |
CN (1) | CN103748680A (en) |
WO (1) | WO2013027454A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017013768A1 (en) * | 2015-07-22 | 2017-01-26 | サンケン電気株式会社 | Semiconductor device |
WO2017013769A1 (en) * | 2015-07-22 | 2017-01-26 | サンケン電気株式会社 | Semiconductor device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09275328A (en) * | 1996-04-04 | 1997-10-21 | Hitachi Ltd | Variable capacitance circuit and analog filter circuit using it |
JP4109340B2 (en) * | 1997-12-26 | 2008-07-02 | 株式会社ルネサステクノロジ | Semiconductor integrated circuit device |
JP2004343976A (en) * | 2003-03-14 | 2004-12-02 | Fuji Electric Holdings Co Ltd | Multi-output microminiature power conversion device |
TWI330863B (en) * | 2005-05-18 | 2010-09-21 | Megica Corp | Semiconductor chip with coil element over passivation layer |
DE102005047055A1 (en) * | 2005-09-30 | 2007-04-05 | Infineon Technologies Austria Ag | Control switch for driving a semiconductor element used as a high-side switch comprises a transformer, a first driver switch, a second driver switch and a rectifier element arranged between supply inputs |
US7852186B2 (en) * | 2006-08-28 | 2010-12-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics |
JP2008277485A (en) * | 2007-04-27 | 2008-11-13 | Fuji Electric Device Technology Co Ltd | Transformer unit and power converter |
JP4670853B2 (en) * | 2007-10-16 | 2011-04-13 | 三菱電機株式会社 | Transceiver module |
US20090153229A1 (en) * | 2007-12-14 | 2009-06-18 | Andre Hanke | Method for Signal Transmission between Semiconductor Substrates, and Semiconductor Component Comprising Such Semiconductor Substrates |
US7884444B2 (en) * | 2008-07-22 | 2011-02-08 | Infineon Technologies Ag | Semiconductor device including a transformer on chip |
JP5332374B2 (en) * | 2008-07-25 | 2013-11-06 | サンケン電気株式会社 | Semiconductor device |
-
2011
- 2011-08-25 JP JP2011183628A patent/JP5782919B2/en not_active Expired - Fee Related
-
2012
- 2012-05-25 US US14/240,453 patent/US20140210047A1/en not_active Abandoned
- 2012-05-25 CN CN201280041403.XA patent/CN103748680A/en active Pending
- 2012-05-25 WO PCT/JP2012/063466 patent/WO2013027454A1/en active Application Filing
- 2012-05-25 KR KR1020147005836A patent/KR20140058596A/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US20140210047A1 (en) | 2014-07-31 |
KR20140058596A (en) | 2014-05-14 |
WO2013027454A1 (en) | 2013-02-28 |
JP2013046285A (en) | 2013-03-04 |
CN103748680A (en) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010010769A1 (en) | Semiconductor device | |
US8334747B2 (en) | Coil-integrated switching power supply module | |
CN105051840B (en) | Coil-integrated printed base plate, magnetic device | |
US10608549B2 (en) | Converter module | |
EP1881592A2 (en) | Power converter | |
US8901581B2 (en) | Semiconductor light emitting device having multi-cell array and manufacturing method thereof, light emitting module, and illumination apparatus | |
WO2011030531A1 (en) | High power inductance device | |
CN105144317A (en) | Magnetic device | |
JP5782919B2 (en) | Semiconductor device | |
KR20110010540A (en) | Lighting device implemented through utilizing insulating type piezoelectric transformer in driving light-emitting-diodes | |
WO2022222461A1 (en) | Discrete device and power module package | |
CN102790161A (en) | Light emitting diode carrier | |
JP2011159951A (en) | Led module device and method of manufacturing the same | |
JP4860517B2 (en) | Power module | |
JP5088059B2 (en) | Isolator and method of manufacturing isolator | |
WO2011096164A1 (en) | Semiconductor device | |
WO2018185805A1 (en) | Switching element drive unit | |
JP2011087396A (en) | Power unit and power module | |
WO2017013768A1 (en) | Semiconductor device | |
JP5490775B2 (en) | Power module | |
CN202662441U (en) | Planar transformer for light-emitting diode (LED) lighting tube | |
WO2017013769A1 (en) | Semiconductor device | |
JP2020010435A (en) | Power conversion device | |
JP2003347137A (en) | Igniter for internal combustion engine | |
US20150179620A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5782919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |