JP5607926B2 - 共振電源を動作させる方法及び共振電源 - Google Patents

Description

本発明は、共振電力変換器を動作させる方法、共振電力変換器、コンピュータ読み取り可能な媒体及びプログラムエレメントに関する。特に、本発明は共振型の電源の低損失待機動作方法に関する。

共振電源を用いた、消費者向け又はオフィス用電子機器等の大量生産分野における低電力待機（ＬＰＳ）機能は極めて新しいものである。共振型電源のための待機動作に関する幾つかの思想が従来技術に見られる｛典型的には、ＬＬＣタイプコンバータ（即ち、誘導／誘導／容量コンバータ）、ＬＣＣタイプコンバータ（即ち、誘導／容量／容量コンバータ）又はＬＬＣＣタイプコンバータ（即ち、誘導／誘導／容量／容量コンバータ）である｝。

第１の思想では、電源は無負荷点の近くで動作する。結果的に、共振型電源に対して最大主電圧、最大スイッチング周波数の場合、かなりの無効電流（reactive current）が存在し、ハーフブリッジ及びトランスに損失を生じる（特に、全世界的主電源を狙う設計の場合）。これら損失は、このような電源のドライバ及びトランスにおける損失の周波数依存性によるものである。このモードにおける損失は、所要の待機電力の何倍でもあり得る。

第２の思想では、共振型電源はバーストモード動作で動作する。この場合において、共振型電源は完全に周期的にスイッチオンされる。スイッチオン過程の間において、ハードスイッチングを避けることができず、これは非常に損失性の過程となる。更に、バーストモード動作における制御ループは暫くの間の後にのみロックし、このタイムスロット内では電力が変換され得ない。これは電力変換の効率を更に減少させる一方、一層大きな出力フィルタを必要とする。

最後の思想は、待機モードでのみ動作する追加のコンバータを必要とする。これは、明らかに、追加の部品及び費用をもたらす。

従って、共振電力コンバータを動作させる方法、共振電力コンバータ、コンピュータ読み取り可能な媒体及びプログラムエレメントであって、特に低負荷を駆動する場合に低電力損失を示す待機動作を可能にするような共振電力コンバータを動作させる方法、共振電力コンバータ、コンピュータ読み取り可能な媒体及びプログラムエレメントに対する要求が存在し得る。

このような要求は、独立請求項に記載されたような共振電力コンバータを動作させる方法、共振電力コンバータ、コンピュータ読み取り可能な媒体及びプログラムエレメントにより満たすことができる。

一実施例によれば、共振電源を動作させる方法は、該共振電源を不連続態様で制御するステップを有する。

一実施例によれば、共振電源は、第１スイッチングエレメントと、少なくとも１つのエネルギ蓄積エレメントとを有し、該共振電源は不連続態様で制御される。

一実施例によれば、コンピュータ読み取り可能な媒体が提供され、該媒体には共振電源を制御するプログラムが記憶され、該プログラムは、プロセッサにより実行された場合に、該共振電源を不連続態様で制御するステップを有するような方法を制御する。

一実施例によれば、共振電源を制御するプログラムエレメントが提供され、該プログラムは、プロセッサにより実行された場合に、該共振電源を不連続態様で制御するステップを有するような方法を制御する。

既知の共振電源及び斯かる共振電源の制御方法は、エネルギ伝達期間のサイクルが繰り返されるという事実に依存する。即ち、該方法により制御されるエネルギ伝達の第１期間の後、同様の制御ステップが繰り返される。特に、スイッチ（例えば、トランジスタ）は繰り返し、繰り返しスイッチングされ、その際、当該共振電源の動作の間においては該スイッチングの損失のない停止は不可能である。所謂誘導／誘導／容量コンバータ（ＬＬＣコンバータ）の場合、該ＬＬＣコンバータの一次側ハーフブリッジのスイッチは連続的にスイッチングされ、誘導及び容量に蓄積されるエネルギの和は零に等しくない。

これに反して、一実施例によれば、不連続なスイッチングの方法が提供される。即ち、ＬＬＣコンバータの場合、最初の初期化の後、一次側ハーフブリッジのスイッチングエレメントのスイッチングを無損失で停止させることが可能である。特に、当該制御において、スイッチングを該スイッチングの定められた点で停止させることが可能である。これらの点は、当該共振電源システムの容量の電圧及び電流を示す状態図が原点にある時点である。更に、ＬＬＣコンバータの場合、一般的にエネルギは、当該ＬＬＣコンバータの異なる共振エレメント、例えば該ＬＬＣコンバータの誘導及び容量、の間で連続的に振動する。特に、斯かる誘導及び容量に蓄積されるエネルギの和は、零となり得る。

本方法の上記実施例によれば、非常に小さな（例えば、零の出力電力の）待機負荷に対してさえも、良好な効率値を達成することが可能であり得る。これは、追加の構成部品の実施化をすることなく、一層熟慮された制御方法、即ち当該共振電源のスイッチングエレメントをスイッチングする場合に不連続的であるような制御方法、を選択するだけで可能となり得る。

以下、共振電源を動作させる方法の他の実施例を説明する。しかしながら、これらの実施例は共振電源、コンピュータ読み取り可能な媒体及びプログラムエレメントにも当てはまるものである。

前記方法の他の実施例によれば、共振電源は第１スイッチングエレメントと少なくとも１つのエネルギ蓄積エレメントとを有し、前記不連続的に制御するステップは、エネルギを前記少なくとも１つのエネルギ蓄積エレメントから第１スイッチングエレメントへ該第１スイッチングエレメントのソフトスイッチングが実行可能なように伝達することにより待機動作を初期化するステップを有する。好ましくは、該方法は上記第１スイッチングエレメントをソフトスイッチングする（例えば、零電圧スイッチングする）ステップを更に有する。

上記第１スイッチングエレメントはＬＣＣコンバータにおける一次ハーフブリッジの並列接続されたダイオードを持つ第１トランジスタとすることができ、上記少なくとも１つのエネルギ蓄積エレメントは該ＬＬＣコンバータの出力フィルタとすることができる。特に、上記第１スイッチングエレメントはMOSFETトランジスタとして実施化することができ、その場合、該MOSFETの一体に形成されるダイオードを上述したダイオードとして使用することができる。当該ＬＣＣコンバータの蓄積エレメントから該ＬＣＣコンバータの上記第１トランジスタへエネルギを伝達することにより、該第１トランジスタと並列なダイオードに小さな電流を誘起することが可能であり得る。この電流は、該第１トランジスタの零電圧スイッチングが可能となるほど十分に大きく、上記出力フィルタにおける小さな負荷の場合においてさえ、低損失のシナリオとなる。言い換えると、第１の一次側でのスイッチングイベントに先立ち、第１エネルギ蓄積エレメントから、共振回路の一部であり得る第１スイッチングエレメントへエネルギが伝達される。このエネルギは、一次側をソフトスイッチングさせるのに丁度十分であり得る。

当該方法の他の実施例によれば、上記共振電源は第２スイッチングエレメントを有する整流器と、出力フィルタとを有し、エネルギは該第２スイッチングエレメントをスイッチングすることにより上記出力フィルタから上記第１スイッチングエレメントに伝達される。該整流器は同期整流器とすることができ、上記第２スイッチングエレメントは第２スイッチングトランジスタ（例えば、MOSFET）とすることができる。

上記出力フィルタは、当該共振電源の第１エネルギ蓄積エレメントとすることができ、第１スイッチングエレメントに対して該第１スイッチングエレメントをソフトスイッチングすることができるようにエネルギを供給するために使用される。

他の実施例によれば、当該方法は共振状態転流（commutation）フェーズを更に有し、該共振状態転流において好ましくは当該共振電源を介して流れる電流は反転される。

上記共振状態転流において、待機の初期化の直後に当該共振電源を介して流れる電流ｉＣは−ｉＣに変化する。即ち、このフェーズの持続時間は当該共振電源の周期の半分である。この時間内で、当該共振電源は半周期の自由発振を行うことができる。

他の実施例においては、当該方法は電力パルスを挿入することにより当該共振電源の出力電力を増加させるステップを更に有する。好ましくは、上記電力パルスは前記共振状態転流フェーズの後に挿入される。特に、斯かる電力パルスは連続する共振状態転流フェーズの間に挿入する（埋め込む）ことができる。

所謂電力パルス又は電力フェーズを挿入することにより（当該共振電源に、従って該共振電源の出力に更にエネルギを注入することができる）、当該共振電源の一層高い待機電力要求を提供することができる。これらの電力パルスは、第１スイッチングエレメントの（例えば、当該共振電源における一次側のスイッチングエレメントの）１以上のスイッチングイベントとすることができる。

他の実施例によれば、当該方法は、零状態復帰フェーズを更に有し、該零状態復帰において好ましくは初期状態が再構築される。好ましくは、上記零状態復帰において、初期化において伝達されたエネルギは前記第１エネルギ蓄積エレメントに実質的に戻される。

特に、初期化フェーズにおいて第１エネルギ蓄積エレメントから第１スイッチングエレメントに伝達されたエネルギを実質的に第１エネルギ蓄積エレメントに戻すことができる。即ち、当該共振電源内のインピーダンスによる損失に関係した少量を除き、殆ど全てのエネルギは戻される。特に、ハードスイッチングによる損失は生じることはない。この零状態復帰フェーズは、好ましくは、前記共振状態転流フェーズの終了時に実行され、略全ての共振エネルギが第１エネルギ蓄積エレメントに流れ戻る。ＬＬＣコンバータの場合にはエネルギが出力及び入力フィルタの両方に流れ戻るが、出力への正味のエネルギの流れはタイミングの問題であり得、共振容量電圧から導出される信号により制御することができる。

以下、当該共振電力コンバータの更なる実施例を説明する。しかしながら、これら実施例は共振電源を動作させる方法、コンピュータ読み取り可能な媒体及びプログラムエレメントにも当てはまる。

当該共振電源の他の実施例によれば、該共振電源は、更に、待機動作を初期化するエネルギを前記少なくとも１つのエネルギ蓄積エレメントから前記第１スイッチングエレメントへ、該第１スイッチングエレメントのソフトスイッチングが実行可能なように伝達するように構成される。

他の実施例によれば、該共振電源は、更に、第２スイッチングエレメントを有する整流器と、出力フィルタとを有し、該第２スイッチングエレメントは上記出力フィルタから第１スイッチングエレメントへのエネルギ伝達を開始（initialize）するように構成される。好ましくは、上記整流器は同期型整流器とする。

同期型整流器を用いることにより、当該共振電源の順方向の電圧降下を低減することが可能になり得る。好ましくは、該同期型整流器は、ダイオードを模擬するように駆動されるMOSFETを有する。従来技術のＬＬＣコンバータに使用される同期型整流器とは対照的に、一実施例による共振電源の上記同期型整流器は、一次側のソフトスイッチングを可能にすべく前記出力フィルタから該一次側に電流（即ち、エネルギ）が流れるように駆動される。

当該共振電源の他の実施例によれば、該共振電源はハーフブリッジを有するＬＬＣコンバータとして形成される。代替的に又は付加的に、該ＬＬＣコンバータはフルブリッジを有することもできる。

当該ＬＬＣコンバータにフルブリッジを使用した場合、エネルギは該ＬＬＣコンバータの異なる共振エレメント（例えば、該ＬＬＣコンバータの誘導及び容量）の間で連続的に振動する一方、斯かる誘導及び容量に蓄積されるエネルギの和は零には等しくならないであろう。

他の実施例によれば、当該共振電源は、更に、第２出力フィルタを有し、該共振電源は両出力フィルタに待機給電するように構成される。

即ち、ＬＬＣコンバータは２つの半波整流出力を有することができ、これらは出力電流ｉｏの対応する半波により順次励起される。かくして両出力は、通常及び反転動作の間で周期的にスイッチングするなら、待機給電され得る。

一実施例における一態様によれば、共振電源又は共振コンバータの制御方法が提供される。この方法は修正された待機動作及びその制御法を提供することができ、該方法は当該共振コンバータを大幅に低減された待機負荷において依然として効率的に動作させると共に、追加の部品に依存するものでもない。該方法は、零状態復帰スイッチング及び双方向電力変換を達成することができる。後者は同期整流器スイッチングを利用することにより可能であり得、これは下記を有する。第１の一次側スイッチングイベントに先立ち、エネルギが該同期整流器を介して出力フィルタから共振回路に伝達され、これは一次側をソフトスイッチングし、従って入力フィルタにより依然として該共振容量を更に充電するのに十分である。発振周期の半分を待った後、"零状態復帰"スイッチングイベントが実行され、該イベントにおいて（略）全ての共振エネルギが入力フィルタ及び出力フィルタの両者に流れ戻る。出力への正味のエネルギの流れはタイミングの問題であり、共振コンデンサ電圧から導出される信号により制御することができる。より高い待機電力の要求の場合、１以上の電力パルスを前述した共振状態転流フェーズの間に挿入することができ、これはソフトスイッチング条件下で開始し、次のイベントに対してその様に保つ。

この態様によれば、組み込まれた待機の損失は最小限まで低減することができ、これは如何なる余分な部品又は別個のコンバータも無しで達成することができる。事実上零（例えば、１ｍＷ）から数ワットまでの大きな範囲の待機電力の要求が可能となる。即ち、軽負荷動作をカバーすることができる。また、本発明による共振電源を用いる場合、零又は小さな負の値の待機電力の要求をカバーすることも可能となる。絶縁を介してのエラー信号の伝達も必要とされない。更に、例えば容量電圧のみを感知することによる一次側の駆動及び出力電圧を感知することによる二次側の駆動も可能となり得る。更に、この動作は、１つ又は２つの制御された出力を持つ全てのＬＬＣコンバータにも適用可能である。

共振電源を制御する方法は、携帯ＰＣ又はＬＣＤモニタ用のアダプタ、ＬＣＤ−ＴＶ受信機、ＤＶＤ−Ｘ、セット・トップ・ボックス及び衛星受信機等のようなＣＥ製品の電源ユニットに、及び斯かる電源用のコントローラ／ドライバ／ハーフブリッジＩＣのために使用することができる。

本発明の上記及び他の態様は、以下に述べる実施例から明らかとなり、斯かる実施例を参照して解説されるであろう。ここで述べる全ての実施例及び態様は、互いに混在させ及び組み合わせることが可能である。

以下、本発明を、添付図面を参照して更に詳細に説明する。

尚、全図を通して同一の符号は、同じ構成要素又は実質的に同じ機能を果たす構成要素を示す。

図１は、当該待機動作を適用することができる共振電源１００、即ちＬＬＣコンバータを示す。該ＬＬＣコンバータは、入力フィルタ（又はdcリンク）１０２と、ドライバ／コントローラユニット１０１で発生される信号Drv1及びDrv2により駆動されるハーフブリッジインバータ１０３とを有している。ハーフブリッジインバータ１０３は、第１トランジスタ１０４、第２トランジスタ１０５並びに２つのダイオード１０６及び１０７を有し、一方のダイオードは第１トランジスタ１０４に並列に接続され、他方のダイオードは第２トランジスタ１０５に並列に接続されている。該ハーフブリッジ１０３は共振容量１１２を介してトランス１０８（又は、一群の個別誘導部品）の一次側に接続されている。該ハーフブリッジは、所謂スナッバコンデンサ等の追加の容量を有することができる。二次側において、トランス１０８は整流器ユニット１０９に接続され、該整流器ユニットはダイオードのみか又は、有利には、駆動信号Drv0により駆動される少なくとも１つの同期整流器のいずれかにより形成することができる。更に、整流器ユニット１０９は出力フィルタ１１０、即ち電圧出力端に接続されている。該出力フィルタ１１０は、好ましくは、コンデンサ１１１（Ｃo）を有し、更に所謂πフィルタを有することができる。更に、図１には抵抗１１３が示され、該抵抗は当該ＬＬＣコンバータに印加される負荷を概念的に示している。前記第１及び第２トランジスタとしてMOSFETが使用される場合、２つのダイオード１０６及び１０７は該MOSFETに既に組み込まれているダイオードにより形成することができる。

更に、図１には幾つかの観測可能値が示されている。Ｖinは前記入力フィルタの容量Ｃinにおける電圧を示す。２つの可能性のあるスナッバコンデンサは、Ｃsnにより符号を付され、vsは前記ハーフブリッジの下側におけるスナッバコンデンサの電圧を示す。符号iＣは当該共振コンデンサを形成する容量Ｃを介して流れる電流を示し、vＣは対応する電圧を示す。Ｌmは前記トランスの誘導度（相互誘導度）を示し、iopは該トランスの一次側に反射される出力電流を示す。当該トランスの二次側には、２つの回路が示され、これら回路の一方は該トランスに接続された整流器ユニット１０９を有している。符号io1及びio2は、二次側の各回路に流れる電流を示す。更に、io、Ｃo及びＶoは、前記出力フィルタの電流、容量及び電圧を各々示す。全体として、図１に示すＬＬＣコンバータはエネルギ蓄積エレメントとして機能することが可能な6個のエレメント、即ち該ＬＬＣコンバータの２つの誘導及び容量、入力及び出力フィルタ、並びに前記ハーフブリッジのスイッチングエレメントの容量を有している。

図示のハーフブリッジ以外に、フルブリッジを使用することもできる。当該ＬＬＣコンバータにフルブリッジが使用される場合、図１の接地点に接続される枝路が、ハーフブリッジの所謂スイッチノードに接続されるであろう。更に、該フルブリッジは交差状にスイッチングすることができる。即ち、第１ハーフブリッジの第１トランジスタ（下側枝路）を第２ハーフブリッジの第２トランジスタ（上側枝路）と一緒にスイッチングする（及び、その逆とする）ことができる。この場合、電流は零となり得る一方、斯かる２つのハーフブリッジの対応する電圧は＋Ｖin及び−Ｖinとなり得る。

図２は、連続的な未臨界（sub-critical）待機動作から得られる典型的な波形、即ち従来技術で既知の待機動作の典型的な波形を概略図示している。図２には、２つの例が概略示されている。上の行には高負荷に対する波形が示され、下の行では上側の行で示されたものと比較して待機負荷が減少されている。この既知のモードは、例えば約５００ｍＷなる或る待機負荷までのみ十分な効率を示す。この値は、例えば可聴周波数より上等の許容される最小周波数、あり得るスナッバコンデンサを含むスイッチングエレメントの出力容量、及び電力列（Ｒdson、トランス及び出力回路）における導通損失に依存する。下側の図は、実質的に無負荷の動作であるが、出力電圧を制御されたままに保つような場合を示している。即ち、下側の図は、所与の最小周波数においてパルス持続時間を電力が出力に最早供給されないような値まで減少させることによる、上側の図に対する出力電力の減少を示している。ここでは、全ての入力電力は、主に"ハードスイッチング"により消費される。何故なら、スイッチングパルスに先行する電流iＣが小さくなり過ぎるからである。

詳細に見ると、図２の各行は２つの図に分割されており、右の図は左のものをスイッチングパルスの周辺で時間的に拡大している。全図に示されているのは電圧vＣ及びvs並びに電流iＣであり、これら符号は図１を参照するものである。右の図から、パルス持続時間の減少の結果を探ることができ、該パルス持続時間は上側の図よりも下の図で短くなっている。この結果、電流iＣは、上側の場合おけるよりも下側の場合で一層小さくなると共に、更に幾らかのリップルを有する。一次側の電流を参照する電流iopも大幅に減少される。

図３は、本発明の第１実施例による待機動作シーケンスの概要を、該動作の基本的スイッチングイベントと共に示している。図３は６つの行を示し、これら行から幾つかの物理的パラメータ及びスイッチングイベントを探ることができる。これら全ての行の最初の部分は初期状態、即ち零状態（ＺＳ）を示し、次のフェーズは待機初期化フェーズ（ＳＩ）を示し、これには共振状態転流（ＲＳＣ）フェーズ及び零状態復帰（ＺＳＲ）フェーズが後続する。図３で使用される符号は、図１の符号を参照するものである。図３における最初の３つの行３０１、３０２及び３０３は駆動又は制御信号drv0、drv1及びdrv2を各々示し、ここで、駆動信号drv0は図１の整流器ユニットに供給される駆動信号を示し、drv1は前記ハーフブリッジの第１スイッチングトランジスタ１０４に供給される駆動信号を示し、drv2は該ハーフブリッジの第2スイッチングトランジスタ１０５に供給される駆動信号を示している。次の３つの行は、結果としての電力列の変数の波形を示している。特に、4番目の行３０４はハーフブリッジスイッチノード電圧vs及び共振コンデンサ電圧vＣを示している。5番目の行３０５は、共振コンデンサ電流iＣ及び一次側に反映された出力電流iopを示している。6番目の行３０６は当該共振コンバータの各タンクに関連するエネルギを示す。特に、入力及び出力コンデンサのエネルギに対しeＣin及びeＣoが示され、共振エレメントの相互インダクタンスＬm及び共振容量Ｃのエネルギが、図３でラインeＬmCとして図示されている。

如何なるスイッチング動作の前でも、当該共振コンバータは零状態（ＺＳ）、即ちvＣ＝０及びiＣ＝０であり、前記ハーフブリッジの下側スイッチが導通状態、即ち信号drv2が正でなければならない。後続のフェーズは待機初期化（ＳＩ）である。このイベントは、例えば出力電圧Ｖoが所与の基準値Ｖorefに満たないことを検出することが可能なユニットにより生じる。対応する出力整流器１０９は同期整流器であり、該整流器はこの場合はオンされる（即ち、この場合、信号drv0は正の値を示す）。電流は、出力フィルタ１１０から、共振容量Ｃ及び相互誘導値Ｌmを有する共振回路に流入する。暫くの後（詳細は続く図に示す）、上記ハーフブリッジはオンされる（即ち、この場合、信号drv1は正になる一方、信号drv2は零となる）。その結果、或る不感時間（dead time）を保って、第１トランジスタ１０４はオンし、第２トランジスタ１０５はオフする。これは、ソフトスイッチング動作（ＺＶＳ）であり、従って実質的に無損失である。何故なら、十分な誘導性電流が先行して流れているからである。

暫くの後、上記ハーフブリッジは、再びＺＶＳ条件下でスイッチオフされる（再び、drv２が正となり、drv1が負となる）。何故なら、電流iＣが転流しているからである（5番目の行３０５参照）。エネルギバランス（6番目の行３０６）は、出力フィルタ及び入力フィルタの両者が共振エレメントにエネルギを供給したことを示している。

次のスイッチング動作は、共振状態転流（ＲＳＣ）を検出した後に、即ち共振振動の半振動周期（5番目の行３０５におけるiＣ参照）の後に続く。該ハーフブリッジは再びＺＶＳ条件下でスイッチオン及びスイッチオフされる（上側の３つの行３０１、３０２及び３０３参照）。ここでは、オンタイム零状態復帰（ＺＳＲ）の期間によってのみ可能である。これは、ＳＩ、ＲＳＣ及びＺＳＲフェーズの間における損失により入力フィルタで失う残りの量を除き、全エネルギが出力及び入力フィルタに戻されることを意味する。図２に示した動作に対し、電力列構成部品及び最小スイッチング（繰り返し）周波数に関して同一の条件下で比較すると、これらの損失は約５倍低減されている。

図４は、待機動作の状態空間図の２つの例を概略示している。特に、図４は左側に実質的に無負荷の場合の動作に関する結果的波形を示し、２５μＪ／サイクルの場合を右の図に示している。下側の図には、共振コンデンサの電圧が該コンデンサの電流に対してプロットされている。このように、図４は出力電力が異なる２つの例の待機動作（左及び右の図）を比較している。左側は図３に示した場合、即ち実質的に零の出力電力を有する場合に対応する一方、右側の図は２０ｋＨｚにおいて約５００ｍＷの場合又は２００Ｈｚにおいて約５ｍＷの場合の動作を示している。図４の下側の状態空間図が、該動作を更に示している。対応する状態空間図において、主容量Ｃに対応する電圧vＣ及び電流iＣが、上側の図の異なるフェーズに対して、即ちＺＳ、ＳＩ、ＲＳＣ及びＺＳＲフェーズに対して示されている。零状態は座標vＣ及びiＣの原点に対応する。サイクル当たりに変換されるエネルギの量及び終わりにＺＳを達成することがタイミングの問題であることは明らかである。

図５は、図３の待機初期化フェーズを一層詳細に示す。特に、図５は図４の２つの場合に関して、即ち左側の低出力の場合及び右側の高出力の場合に関して制御信号及び結果としての波形を示す。出力に供給されるエネルギを決定する変数は、図５ではctr1で示されている。

図５は、図４に示された例に関して待機初期化フェーズＳＩにおけるタイミング信号を如何にして導出することができるかを示している。上側の４つのトレース（行）５０１，５０２，５０３及び５０４は、図１の同期整流器ブロック１０９（ＲＳ）を示す。このブロックは、図５の4番目の行５０４に示された信号drv0によりスイッチオン及びオフされるMOSFETを有している。該ブロックは、更に、図５の2番目の行５０２に示された、駆動信号drv0により駆動される通常の同期整流器動作を重ね書きするための追加の信号処理を有している。従って、出力電圧Ｖoが所与の基準値に達しない場合に、最初の行５０１に示されるパルスdrv0sが発生され、この時点が図５には符号１で印されている（イベント１）。信号drv0sは図５の3番目の行５０３に示されたＲＳフリップフロップdrv0rsをセットする。従って、当該同期整流器は通常のＳＲ制御によるか（例えば、ソース／ドレイン電圧が所与のレベルより上昇するのを検出した場合）又は上記ＲＳフリップフロップにより導通される（即ち、信号drv0がハイとなる）。該フリップフロップは2番目の行５０２に示される信号drv0rによりリセットされる。該ＲＳブロックは図６に更に詳細に示す。

信号drv1及びdrv2は、図１に符号１０４及び１０５により示されるハーフブリッジスイッチＳ１及びＳ２を駆動するゲート信号である。これら信号drv1及びdrv2は図５の5番目及び６番目の行５０５及び５０６に各々示されている。フェーズＳＩに先立ち、スイッチＳ２、即ち図１における第２スイッチングトランジスタ１０５は導通している。該トランジスタは、8番目の行５０８に示される一次電流iＣがプリセット値ctr0に達しない場合（この時点はイベント１の結果として図５に符号２により印されている（イベント２））に、図５に符号３で印された時点（イベント３）でスイッチオフされる。この時点で、積分器は上昇を開始し（int1）、これが図５の7番目の行５０７に示されている。例えばプリセットされた不感時間の後、スイッチＳ１（図１における第１スイッチングトランジスタ１０４）はオンされ、これが図５に符号４により印されている（イベント４）。電流iＣが転流する事実により、正方向零交差を検出することができ、これが図５に符号５により印されている（イベント５）。この時点で、上記積分器は傾斜を反転させ（図５に符号６により印されている（イベント６））、閾レベルctr1に到達する（図５に符号７により印されている（イベント７））まで下降する。この時点で、Ｓ１はスイッチオフされ（図５に符号８により印されている（イベント８））、不感時間の後、Ｓ２が再びスイッチオンされる（図５に符号１３により印されている（イベント１３））。当該ＳＲは通常の整流条件を検出し、出力電流は正となり（図５に符号９により印されている（イベント９））、drv0rはハイとなる。これは、フリップフロップdrv0rsをリセットさせ、出力電流が零になると（図５に符号１１により印されている（イベント１１））、ＳＲスイッチは最終的にオフされ、これが図５に符号１２により印されている（イベント１２）。

図５の右側にも同じ波形がプロットされているが、減少された値ctr1、即ちインバータint1の閾レベルからの結果である。これは、待機スイッチング動作の終了時における、即ちＺＳＲフェーズ後の伝達エネルギを一層高くさせる（図８参照）。従って、ctr1を変化させることは、待機電力を制御する第１の方法である。例えば、最小スイッチング周波数がプリセット値未満となってはならない場合、又はスイッチングシーケンスの間の最大時間が超過されてはならない場合、ctr1を、この周波数が得られるまで増加させることができる。

出力電力を制御する他の方法は、ctr1を一定に保つことであり、これはシーケンス当たりに特定のエネルギが供給されることを意味する。スイッチングシーケンスは、"要求に応じて"のみ発生するので、即ち二次側のＳＲ導通により起動されるので、周波数は、ここでは出力電力に依存する。出力電力を制御する第3の方法は、図９に関連して説明する。

図６は、変更された同期整流器ブロックを概略示している。該整流器ブロック６０１はMOSFET６０２を有している。更に、該整流器ブロックは駆動ユニット６０３を有し、該駆動ユニットは当該共振コンバータの出力電圧Ｖoが所与の基準値Ｖorefより低い場合にパルスdrv0sを発生する。該パルス信号drv0sはＲＳフリップフロップ６０４をセットし、該フリップフロップは駆動信号drv0rsを発生し、該駆動信号はＯＲゲート６０５に入力される。該ＯＲゲートの第2入力端は通常ＳＲ制御ユニット６０６に接続され、該制御ユニットは前記フリップフロップにも接続されると共に、drv0r駆動信号を発生する。該駆動信号は通常ＳＲ動作を書き換えることができる。ＯＲゲート６０５の出力信号drv0はMOSFET６０２のゲートに供給される。

図７は、図５の待機動作における全損失をパラメータctr0の関数として概略示している。図示されたグラフは、ctr0の最適値が存在することを示しており、該最適値は図５のイベント２を検出するための電流iＣの閾を決定する（フェーズＳＩ）と共に、主にスイッチＳ１及びＳ２の出力容量並びにあり得るスナッバコンデンサＣsnに依存する。iＣを感知することによりイベント２を検出する代わりに、導関数を処理すべくvＣを感知することもでき、これもiＣに比例する。

図８は、シーケンスの終了時に零状態を達成するために零状態復帰スイッチング動作を行う方法を概略図示している。特に、図９は制御信号及び結果的な波形を示している。ＺＳを達成するために調整される変数は、ctr2である。図８の最初の２つの行８０１及び８０２には、駆動信号drv1及びdrv2が各々示されている。ＺＳＲフェーズは電圧vＣの負方向零交差を検出することにより開始し、該交差は図８では符号１（イベント１）により印され、図８の4番目の行８０４に示されている。更に、一次側に反射された出力電流iop、共振容量電圧vＣ及びハーフブリッジのスイッチノード電圧vsも示されている。次いで、Ｓ２がオフされ、これが図８に符号２（イベント２）により印され、そして、不感時間の後に、Ｓ１がオンされる（図８に符号３（イベント３）により印されている）。イベント２は、更に、積分器を上昇させ、この信号が図８の三番目の行８０３に示され、該信号は、図８に符号４（イベント４）により印されたiＣの正方向の零交差において傾斜を反転させ、これが図８に符号５により印されている（イベント５）。図８に符号６（イベント６）により印された値ctr2への降下の後に、Ｓ１はスイッチオフされ、これが符号７（イベント７）により印され、不感時間の後にＳ２が再びオンされる（図８に符号８（イベント８）により印されている）。ctr2の値は主に上記不感時間に依存する。しかしながら、該値は、イベント８において又はイベント８の直後に電圧vＣをサンプリングすることにより調整される制御手段の内部値とすることもできる。この場合、vＣが零より低い場合、ctr2は増加され、及びその逆となる。

図９は、待機動作において使用することが可能な第3の種類のパルス（フェーズ）を概略図示している。これらの第3の種類のパルスが出力電力を増加させる最も効率的な方法となり得るのは、これら第3の種類のパルス、所謂電力パルス（ＰＰ）又は電力フェーズを待機初期化フェーズ（ＳＩ）と零状態復帰（ＺＳＲ）との間に挿入することである。これらＰＰも、同様に、零電圧スイッチングを示すが、零状態（ＺＳ）では終了せず、或るレベルの電流iＣで終了し（図９の2番目の行９０２に示されている）、この或るレベルはパルス持続時間、即ちＳ１のオン時間により決定される。この時間は、ここでは、一定とすることができる。ここでも、Ｓ２のオン時間、即ちＲＳＣの持続時間はvＣの最初の負方向の零交差を検出することにより与えられる。これらのパルスは、図３に記載したようにＳＩフェーズとＺＳＲフェーズとの間に、同様にctr1に対して固定値を使用して、挿入することができる。この場合、結果としてのシーケンスＳＩ-ＲＳＣ-ｎ回(ＰＰ-ＲＳＣ)-ＺＳＲにより供給されるエネルギは、正の整数又は零であるｎのみにより決定される。

ｎ＞０で動作させる利点は、パルスシーケンスＰＰ-ＲＳＣの効率がＳＩ-ＲＳＣ-ＺＳＲのみからの結果よりも高いことであり、これが図９の状態空間図により示されている。ここでは、振動するのみのものに対する出力に伝達されるエネルギの比は、図４の右側に示される例と比較して増加される。

このシーケンスも二次側におけるＳＲ動作により（図５におけるイベント１）起動されるので、繰り返し周波数は所与の出力電力におけるｎ、出力フィルタの容量及び最大の電圧リップルに依存する。一例が、これらの関係を示すことができる。例えば、Ｖo＝５Ｖ、Ｃo＝１００μＦ、Δvo＝２％（リップル）、Ｐo＝１００ｍＷ（出力電力）の場合、ｎ＝２のシーケンスにより伝達されるエネルギは１００μＪであり得、これは１ｋＨｚの周波数となる。

今まで述べたものと等価の動作を、図１におけるＳ２及びＳＲ１の位置を変更する場合に反転信号drv1及びdrv2で実行することもできる。この場合、零状態はiＣ＝０であるがvＣ＝Ｖinに対応する。

図１０は、一実施例による待機動作を適用することができる他のＬＬＣコンバータを概略図示する。図１０に示す同期整流器を備える該ＬＬＣコンバータは半波整流出力端を有し、これら出力端の一方に同期整流器を備える。更に、図１０に示す共振コンバータには前述した動作を適用することができる。該コンバータは、図１に示したコンバータとは出力整流器構成が相違する。図１においては、出力Ｖoは整流された両半波により駆動されるが、図１０のコンバータは２つの出力Ｖo1及びＶ02を示し、これらは出力電流ioの対応する半波により順次駆動される。好ましい構成においては、一方の出力のみが上述した待機動作の事項となる。しかしながら、通常動作と反転動作との間で周期的に切り換えるなら、両出力を同様に待機給電することもできる。

上述したものは、本発明の原理を解説したものに過ぎない。従って、当業者であれば本明細書では明示的に記載されていないが、本発明の原理を実施化するものであって、本発明の趣旨及び範囲内である種々の構成を着想することができることが分かる。例えば、当業者であれば、図に示した特定の構成は理解を容易にするために提示されたものであり、種々のブロックの機能は他のブロックによっても実行することができると理解するであろう。

特に、上述した実施例は、待機初期化フェーズを、図１に示す上側トランジスタ１０４が待機初期化の前に、即ち零状態においてスイッチオンされ、待機初期化フェーズにおいてソフトスイッチングを用いることにより第２トランジスタ１０５がスイッチオンされる一方、第１トランジスタ１０４がスイッチオフされるように実行することができるように変更することができることに注意すべきである。即ち、一般的に、第１及び第２のトランジスタの機能は入れ換えることができる。これにより、上述した構成及び効果との幾らかの差が得られ得、これらは当業者にとり容易に明らかである。

例えば、図１に示す整流器１０９は前記トランスの二次側の下側の枝路で実施化される。斯かる機能の交換の結果として、状態空間図（例えば、図４）は１８０°回転され、Ｖinだけシフトされる。特に、エネルギは依然として当該ＬＬＣコンバータの異なる共振エレメント（例えば該ＬＬＣコンバータの誘導及び容量）の間で連続的に振動するが、斯かる誘導及び容量に蓄積されるエネルギの和は零に等しくなくなり得る。

尚、用語"有する"は他の構成要素又はステップを排除するものではなく、単数形は複数を排除するものではない。また、異なる実施例との関連で記載される構成要素は組み合わせることができる。また、請求項における符号は斯かる請求項の範囲を限定するものとみなしてはならないことに注意されたい。

これら及び他の実施例は、本開示に鑑みて当業者にとり明らかであり、添付請求項の範囲内に含まれるものである。

図１は、一実施例による待機動作を適用することができるＬＬＣコンバータを示す。 図２は、連続的な待機動作の典型的な波形を概略示す。 図３は、本発明の第１実施例による典型的な波形を概略示す。 図４は、待機動作に関する状態空間図の２つの例を概略示す。 図５は、図３の待機初期化フェーズを更に詳細に示す。 典型的な既知の整流器ブロックと比較して変更された、図１に示すＬＬＣで使用可能な整流器ブロックを概略示す。 図７は、全損失をスイッチング閾の関数として示す。 図８は、図３の零状態復帰フェーズを更に詳細に示す。 図９は、共振電力コンバータを動作させる方法に電力パルスを挿入する一実施例を概略示す。 図１０は、一実施例による待機動作を適用することができる他のＬＬＣコンバータを概略示す。

Claims (14)

1. 第１スイッチングエレメントと少なくとも１つのエネルギ蓄積エレメントとを有する共振電源を動作させる方法であって、前記少なくとも１つのエネルギ蓄積エレメントから前記第１スイッチングエレメントにエネルギを、前記第１スイッチングエレメントのソフトスイッチングが実行可能となるように伝達することにより待機動作を初期化することにより、前記共振電源のスイッチングを不連続に制御するステップを有する、方法において、前記共振電源が第２スイッチングエレメントを有する整流器と出力フィルタとを有し、前記エネルギが前記出力フィルタから前記第１スイッチングエレメントに前記第２スイッチングエレメントをスイッチングすることにより伝達される、方法。
2. 前記第１スイッチングエレメントをソフトスイッチングするステップを更に有する、請求項１に記載の方法。
3. 前記ソフトスイッチングするステップが零電圧スイッチングをするステップである、請求項２に記載の方法。
4. 共振状態転流フェーズを更に有する、請求項１ないし３の何れか一項に記載の方法。
5. 前記共振電源を介して流れる電流が前記共振状態転流フェーズにおいて反転される、請求項４に記載の方法。
6. 電力パルスを挿入することにより前記共振電源の出力電力を増加させるステップを更に有する、請求項１ないし５の何れか一項に記載の方法。
7. 前記電力パルスが前記共振状態転流フェーズの後に挿入される、請求項４に従属する請求項６に記載の方法。
8. 零状態復帰フェーズを更に有する、請求項１ないし７の何れか一項に記載の方法。
9. 初期状態が前記零状態復帰フェーズにおいて回復される、請求項８に記載の方法。
10. 前記初期化において伝達された前記エネルギが前記零状態復帰フェーズにおいて前記少なくとも１つのエネルギ蓄積エレメントに実質的に戻される、請求項８又は９に記載の方法。
11. 第１スイッチングエレメントと、少なくとも１つのエネルギ蓄積エレメントとを有する共振電源において、前記少なくとも１つのエネルギ蓄積エレメントから前記第１スイッチングエレメントにエネルギを、前記第１スイッチングエレメントのソフトスイッチングが実行可能となるように伝達することにより待機動作を初期化することにより、前記共振電源のスイッチングを不連続に制御する、共振電源において、第２スイッチングエレメントを有する整流器と、出力フィルタとを更に有し、前記第２スイッチングエレメントが、前記出力フィルタから前記第１スイッチングエレメントへのエネルギ伝達を開始する、共振電源。
12. 前記整流器が同期整流器である、請求項１１に記載の共振電源。
13. 前記共振電源がハーフブリッジ又はフルブリッジを有するＬＬＣコンバータである、請求項１１又は１２に記載の共振電源。
14. 第２出力フィルタを更に有し、当該共振電源が両出力フィルタを待機給電する、請求項１１ないし１３の何れか一項に記載の共振電源。

Images