JP5690870B2

JP5690870B2 - 表示装置

Info

Publication number: JP5690870B2
Application number: JP2013115065A
Authority: JP
Inventors: 宗広浅見; 長尾　祥; 祥長尾; 棚田　好文; 好文棚田
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2013-05-31
Filing date: 2013-05-31
Publication date: 2015-03-25
Anticipated expiration: 2021-04-27
Also published as: JP2013243675A

Description

本発明は、表示装置の駆動回路に関する。さらに本発明は、前記表示装置の駆動回路を
用いて作製された電子機器を含む。なお本明細書中、表示装置とは、画素に液晶素子を用
いてなる液晶表示装置および、有機エレクトロルミネッセンス（ＥＬ）素子を始めとした
自発光素子を用いてなる発光表示装置を含むものとする。駆動回路とは、表示装置に配置
された画素に映像信号を入力し、映像の表示を行うための処理を行う回路を指し、シフト
レジスタ等を始めとするパルス回路や、アンプ等を始めとする増幅回路を含むものとする
。

近年、絶縁体上、特にガラス基板上に半導体薄膜を形成した表示装置、特に薄膜トラン
ジスタ（以下、ＴＦＴと表記）を用いたアクティブマトリクス型表示装置の普及が顕著と
なっている。ＴＦＴを使用したアクティブマトリクス型表示装置は、マトリクス状に配置
された数十万から数百万の画素を有し、各画素に配置されたＴＦＴによって各画素の電荷
を制御することによって映像の表示を行っている。

さらに最近の技術として、画素を構成する画素ＴＦＴの他に、画素部の周辺領域にＴＦ
Ｔを用いて駆動回路を同時形成するポリシリコンＴＦＴに関する技術が発展してきており
、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大
が著しいモバイル情報端末の表示部等に、表示装置は不可欠なデバイスとなってきている
。

表示装置の駆動回路としては、Ｎ型ＴＦＴとＰ型ＴＦＴを組み合わせたＣＭＯＳ回路が
一般的に使用されている。ＣＭＯＳ回路の特徴として、論理が変わる（Ｈｉ電位からＬｏ
電位へ、あるいはＬｏ電位からＨｉ電位へ）瞬間にのみ電流が流れ、ある論理の保持中に
は電流が流れない（実際には微小なリーク電流の存在がある）ため、回路全体での消費電
流を低く抑えることが可能な点や、高速駆動に有利な点が挙げられる。

液晶や自発光素子を用いた表示装置の需要は、モバイル電子機器の小型化、軽量化に伴
って急速にその需要が増加しているが、歩留まり等の面から、その製造コストを十分に低
く抑えることが難しい。今後の需要はさらに急速に増加することは容易に予測され、その
ため表示装置をより安価に供給できるようにすることが望まれている。

絶縁体上に駆動回路を作製する方法としては、複数のフォトマスクを用いて、活性層、
配線等のパターンを露光、エッチングを行って作りこんでいく方法が一般的であるが、こ
のときの工程数の多さが製造コストに直接影響しているため、可能な限り少ない工程数で
製造することが理想的である。そこで、従来ＣＭＯＳ回路によって構成されていた駆動回
路を、Ｎ型もしくはＰ型のいずれか一方の導電型のみのＴＦＴを用いて構成する。この方
法により、イオンドーピング工程の一部を省略することが出来、さらにフォトマスクの枚
数も削減することが出来る。

（本発明以前の技術の問題点）
図９（Ａ）は、従来一般的に用いられているＣＭＯＳインバータ（I）と、一極性のみ
のＴＦＴを用いて構成したインバータ（II）（III）の例を示している。（II）はＴＦＴ
負荷型のインバータ、（III）は抵抗負荷型のインバータである。以下に、それぞれの動
作について述べる。

図９（Ｂ）は、インバータに入力する信号の波形を示している。ここで、入力信号振幅
はＶＤＤ−ＧＮＤ間（ＧＮＤ＜ＶＤＤ）とする。具体的にはＧＮＤ＝０[Ｖ]として考える
。

回路動作について説明する。なお、説明を明確かつ簡単にするため、回路を構成するＮ
型ＴＦＴのしきい値電圧は、そのばらつきがないものとして一律（ＶｔｈＮ）とする。ま
た、Ｐ型ＴＦＴについても同様に、一律（ＶｔｈＰ）とする。

ＣＭＯＳインバータに図９（Ｂ）のような信号が入力されると、入力信号の電位がＨｉ
（ＶＤＤ）のとき、Ｐ型ＴＦＴ９０１はＯＦＦし、Ｎ型ＴＦＴ９０２がＯＮすることによ
り、出力ノードの電位はＬｏ（ＧＮＤ）となる。逆に、入力信号の電位がＬｏのとき、Ｐ
型ＴＦＴ９０１がＯＮし、Ｎ型ＴＦＴ９０２がＯＦＦすることにより、出力ノードの電位
はＨｉとなる（図９（Ｃ））。

続いて、ＴＦＴ負荷型インバータ（II）の動作について説明する。同じく図９（Ｂ）に
示すような信号が入力される場合を考える。まず、入力信号がＬｏのとき、Ｎ型ＴＦＴ９
０４はＯＦＦする。一方、負荷ＴＦＴ９０３は常に飽和動作していることから、出力ノー
ドの電位はＨｉ方向に引き上げられる。一方、入力信号がＨｉのとき、Ｎ型ＴＦＴ９０４
はＯＮする。ここで、負荷ＴＦＴ９０３の電流能力よりも、Ｎ型ＴＦＴ９０４の電流能力
を十分に高くしておくことにより、出力ノードの電位はＬｏ方向に引き下げられる。

抵抗負荷型インバータ（III）についても同様に、Ｎ型ＴＦＴ９０６のＯＮ抵抗値を、
負荷抵抗９０５の抵抗値よりも十分に低くしておくことにより、入力信号がＨｉのときは
、Ｎ型ＴＦＴ９０６がＯＮすることにより、出力ノードはＬｏ方向に引き下げられる。入
力信号がＬｏのときは、Ｎ型ＴＦＴ９０６はＯＦＦし、出力ノードはＨｉ方向に引き上げ
られる。

ただし、ＴＦＴ負荷型インバータや抵抗負荷型インバータを用いる際、以下のような問
題点がある。図９（Ｄ）は、ＴＦＴ負荷型インバータの出力波形を示したものであるが、
出力がＨｉのときに、９０７で示す分だけＶＤＤよりも電位が低くなる。負荷ＴＦＴ９０
３において、出力ノード側の端子をソース、電源ＶＤＤ側の端子をドレインとすると、ゲ
ート電極とドレイン領域が接続されているので、このときのゲート電極の電位はＶＤＤで
ある。また、この負荷ＴＦＴがＯＮしているための条件は、（ＴＦＴ９０３のゲート−ソ
ース間電圧＞ＶｔｈＮ）であるから、出力ノードの電位は、最大でも（ＶＤＤ−ＶｔｈＮ
）までしか上昇しない。つまり、９０７はＶｔｈＮに等しい。さらに、負荷ＴＦＴ９０３
とＮ型ＴＦＴ９０４の電流能力の比によっては、出力電位がＬｏ電位のとき、９０８で示
す分だけＧＮＤよりも電位が高くなる。これを十分にＧＮＤに近づけるためには、負荷Ｔ
ＦＴ９０３に対し、Ｎ型ＴＦＴ９０４の電流能力を十分に大きくする必要がある。同様に
、図９（Ｅ）は抵抗負荷型インバータの出力波形を示したものであるが、負荷抵抗９０５
の抵抗値とＮ型ＴＦＴ９０６のＯＮ抵抗の比によっては、９０９で示す分だけ電位が高く
なる。つまり、ここに示した一極性のみのＴＦＴを用いて構成したインバータを用いると
、入力信号の振幅に対し、出力信号の振幅減衰が生ずることになる。駆動回路を構成する
には、振幅が減衰することなく出力が得られなければならない。

本発明は、以上のような課題を鑑見てなされたものであり、一極性のみのＴＦＴを用い
て製造工程を削減することにより低コストで作製が可能であり、かつ振幅減衰のない出力
を得ることが出来る表示装置の駆動回路を提供することを目的とする。

先程の図９（Ａ）の（II）に示したＴＦＴ負荷型インバータにおいて、出力信号の振幅
が正常にＶＤＤ−ＧＮＤを取るための条件を考える。第１に、図１（Ａ）のような回路に
おいて、出力信号の電位がＬｏとなるとき、その電位を十分にＧＮＤに近づけるためには
、電源ＶＤＤ−出力ノード間の抵抗値に対し、電源ＧＮＤ−出力ノード間の抵抗値が十分
に低くなっていればよい。すなわち、Ｎ型ＴＦＴ１０２がＯＮしている期間、Ｎ型ＴＦＴ
１０１がＯＦＦしていればよい。第２に、出力信号の電位がＨｉとなるとき、その電位が
ＶＤＤに等しくなるには、Ｎ型ＴＦＴ１０１のゲート−ソース間電圧の絶対値が、Ｖｔｈ
Ｎを常に上回っていればよい。つまり、出力ノードのＨｉ電位がＶＤＤとなる条件を満た
すには、Ｎ型ＴＦＴ１０１のゲート電極の電位は（ＶＤＤ＋ＶｔｈＮ）よりも高くなる必
要がある。回路に供給される電源はＶＤＤ、ＧＮＤの２種類のみであるから、ＶＤＤより
も電位の高い第３の電源がない限り、条件を満たすことは出来ない。

そこで、本発明では以下のような手段を講じた。図１（Ｂ）に示すように、Ｎ型ＴＦＴ
１０１のゲート−ソース間に容量１０３を設ける。Ｎ型ＴＦＴ１０１のゲート電極がある
電位をもって浮遊状態となったとき、出力ノードの電位を上昇させると、この容量１０３
による容量結合によって、出力ノードの電位上昇分に伴って、Ｎ型ＴＦＴ１０１のゲート
電極の電位も持ち上げられる。この効果を利用すれば、Ｎ型ＴＦＴ１０１のゲート電極の
電位をＶＤＤよりも高く（正確には、ＶＤＤ＋ＶｔｈＮよりも高く）することが可能とな
る。よって出力ノードの電位を十分にＶＤＤまで引き上げることが可能となる。

なお、図１（Ｂ）において示した容量１０３は、実際に容量部分を作製しても良いし、
ＴＦＴ１０１のゲート−ソース間に寄生する容量を利用するようにしても良い。

本発明の構成を以下に記す。

請求項１の記載によると、本発明の表示装置の駆動回路は、第１の不純物領域が第１の
電源と電気的に接続された、第１のトランジスタと、第１の不純物領域が第２の電源と
電気的に接続された、第２のトランジスタと、第１の不純物領域が第１の電源と電気的
に接続された、第３のトランジスタと、第１の不純物領域が第２の電源と電気的に接続
された、第４のトランジスタと、容量とを有する表示装置の駆動回路であって、前記第１
乃至第４のトランジスタはいずれも同一導電型であり、前記第１のトランジスタの第２
の不純物領域と、前記第２のトランジスタの第２の不純物領域とはいずれも前記容量の一
方の端子と電気的に接続され、前記第３のトランジスタの第２の不純物領域と、前記第
４のトランジスタの第２の不純物領域と、前記第１のトランジスタのゲート電極とは、い
ずれも前記容量の他の一方の端子と電気的に接続され、前記第２のトランジスタのゲー
ト電極と、前記第４のトランジスタのゲート電極は、入力信号線と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１の電源と電気的に接続されていること
を特徴としている。

請求項２の記載によると、本発明の表示装置の駆動回路は、第１の不純物領域が第１の
電源と電気的に接続された、第１のトランジスタと、第１の不純物領域が第２の電源と
電気的に接続された、第２のトランジスタと、第１の不純物領域が第１の電源と電気的
に接続された、第３のトランジスタと、第１の不純物領域が第２の電源と電気的に接続
された、第４のトランジスタと、容量とを有する表示装置の駆動回路であって、前記第
１乃至第４のトランジスタはいずれも同一導電型であり、前記第１のトランジスタの第
２の不純物領域と、前記第２のトランジスタの第２の不純物領域とはいずれも前記容量の
一方の端子と電気的に接続され、前記第３のトランジスタの第２の不純物領域と、前記
第４のトランジスタの第２の不純物領域と、前記第１のトランジスタのゲート電極とは、
いずれも前記容量の他の一方の端子と電気的に接続され、前記第２のトランジスタのゲ
ート電極と、前記第４のトランジスタのゲート電極は、第１の入力信号線と電気的に接続
され、前記第３のトランジスタのゲート電極は、第２の入力信号線と電気的に接続され
ていることを特徴としている。

請求項３の記載によると、本発明の表示装置の駆動回路は、請求項２において、前
記第２の入力信号線は、前記第１の入力信号線に入力される信号の反転信号が入力される
信号線であることを特徴としている。

請求項４の記載によると、本発明の表示装置の駆動回路は、請求項１もしくは請求項
２において、前記容量は、前記第１のトランジスタのゲート電極と、前記不純物領域の
うちいずれか一方との間の容量を用いることを特徴としている。

請求項５の記載によると、本発明の表示装置の駆動回路は、請求項１もしくは請求項
２において、前記容量は、活性層材料、ゲート電極を構成する材料、あるいは配線材料
のうちのいずれか２つの材料を用いて構成された容量であることを特徴としている。

請求項６の記載によると、本発明の表示装置の駆動回路は、請求項１乃至請求項５の
いずれか１項において、前記一導電型とは、Ｎチャネル型であることを特徴としている
。

請求項７の記載によると、本発明の表示装置の駆動回路は、請求項１乃至請求項５の
いずれか１項において、前記一導電型とは、Ｐチャネル型であることを特徴としている
。

請求項８の記載によると、本発明の表示装置の駆動回路は、請求項６において、前記
入力信号がＨｉ電位のときの電位は第３の電源電位に等しく、Ｌｏ電位のときの電位は第
４の電源電位に等しいとき、第２の電源電位≦第４の電源電位＜第３の電源電位≦第１
の電源電位を満たすことを特徴としている。

請求項９の記載によると、本発明の表示装置の駆動回路は、請求項７において、前記
入力信号がＨｉ電位のときの電位は第３の電源電位に等しく、Ｌｏ電位のときの電位は第
４の電源電位に等しいとき、第１の電源電位≦第４の電源電位＜第３の電源電位≦第２
の電源電位を満たすことを特徴としている。

請求項１０の記載によると、本発明の表示装置の駆動回路は、請求項１乃至請求項９
のいずれか１項において、前記表示装置の駆動回路は、インバータ、バッファ、あるいは
レベルシフタであること、あるいはインバータ、バッファあるいはレベルシフタの構成要
件となっていることを特徴としている。

本発明の表示装置の駆動回路によって、表示装置の駆動回路および画素部を、一導電型
のＴＦＴのみによって構成することが可能となり、表示装置の作製工程を削減することに
よって、低コスト化、歩留まりの向上に寄与し、より安価に表示装置の供給が可能となる
。

本発明の表示装置の駆動回路の動作原理を説明する図。本発明の表示装置の駆動回路の基本的一形態であるインバータとその入出力信号の波形を示す図。本発明の表示装置の駆動回路の基本的一形態であるインバータを複数段接続して用いる場合の接続例を示す図。本発明の表示装置の駆動回路の実施例として示したレベルシフタとその入出力信号の波形を示す図。レベルシフタの動作についての説明図およびレベルシフタの構成例を示す図。反転信号を有する場合の２入力型レベルシフタの構成例を示す図。本発明を適用して作製した表示装置の概略図。本発明の表示装置の駆動回路の電子機器への適用例を示す図。従来型ＣＭＯＳインバータと負荷型インバータの構成と、それぞれの入出力信号の波形を示す図。４ＴＦＴ型のインバータと３ＴＦＴ型のインバータおける入力信号と回路動作を説明する図。

図２（Ａ）は、本発明の表示装置の駆動回路の１形態を示したものであり、インバータ
として機能する回路である。Ｎ型ＴＦＴ２０１〜２０４および容量２０５によって構成さ
れており、点線枠２０６で囲われた部分が、図１（Ａ）に示した回路に相当する。点線枠
２１０で囲われた部分が、出力振幅補償回路を構成している。出力振幅補償回路２１０は
、Ｎ型ＴＦＴ２０３のゲート電極に浮遊状態を作り出すことを目的としたものであり、同
一の機能を有する限り、図２（Ａ）
の構成に限定しない。

図２（Ａ）の回路において、入力信号はＮ型ＴＦＴ２０２およびＮ型ＴＦＴ２０４のゲ
ート電極に入力される。Ｎ型ＴＦＴ２０１は負荷として機能し、Ｎ型ＴＦＴ２０１、２０
２によって構成される回路からの出力（図２（Ａ）中、このノードをαとおく）が、Ｎ型
ＴＦＴ２０３のゲート電極に入力される。

回路の動作詳細について順を追って説明する。なお、電源電位はＶＤＤおよびＧＮＤ、
入力信号の振幅もＶＤＤ（Ｈｉ）−ＧＮＤ（Ｌｏ）とする。まず、入力信号の電位がＨｉ
のとき、Ｎ型ＴＦＴ２０２、２０４がＯＮする。ここで、Ｎ型ＴＦＴ２０１はゲート電極
とドレイン領域とが接続されているため飽和動作しているが、Ｎ型ＴＦＴ２０２の電流能
力をＮ型ＴＦＴ２０１の電流能力よりも十分に高くすることによって、ノードαの電位は
ＧＮＤ側に引き下げられる。これにより、Ｎ型ＴＦＴ２０３がＯＦＦし、出力ノードには
Ｌｏ電位が出力される。

続いて、入力信号の電位がＬｏのとき、Ｎ型ＴＦＴ２０２、２０４がＯＦＦする。これ
により、ノードαの電位は、ＶＤＤ側に引き上げられ、その電位が（ＶＤＤ−ＶｔｈＮ）
となったところで一旦浮遊状態となる。一方、ノードαの電位が上昇を始めると、やがて
Ｎ型ＴＦＴ２０３がＯＮし、出力ノードの電位がＶＤＤ側に引き上げられる。ノードαが
浮遊状態となったとき、依然出力ノードの電位は上昇を続けているため、Ｎ型ＴＦＴ２０
３のゲート−ソース間容量２０５の存在によって、出力ノードの電位上昇に伴い、浮遊状
態にあるノードαの電位も上昇する。これにより、ノードαの電位が、（ＶＤＤ＋Ｖｔｈ
Ｎ）よりも高い電位となることが出来る。よって、出力ノードにはＨｉ電位が出力され、
このときの電位はＶＤＤに等しくなる。

以上のような動作により、出力信号の振幅は、入力信号の振幅に対して減衰なく得られ
る。このように、２点間の容量結合を利用して電位を引き上げる方法をブートストラップ
法という。図２（Ｂ）は、図２（Ａ）に示した回路の入力信号の波形を示したものであり
、図２（Ｃ）は、ノードαにおける電位の波形を示したものであり、図２（Ｄ）は出力信
号の波形を示したものである。図２（Ｃ）中、２０８で示される電位は、ＶＤＤよりもＶ
ｔｈＮだけ低下した電位であり、ブートストラップによって、２０７で示す分だけ、ノー
ドαの電位が引き上げられる。結果、図２（Ｄ）に示すように、出力ノードがＨｉ電位の
とき、その電位はＶＤＤまで上昇し、ＶＤＤ−ＧＮＤ間の振幅を有する出力信号を得るこ
とが出来る。

ところで、本発明の表示装置の駆動回路においては、ブートストラップ法による出力信
号の振幅補償を動作の基本としているが、そのとき、容量結合を利用するＴＦＴのゲート
電極が浮遊状態となっていることが前提となる。図１０は、ブートストラップ法を利用し
た回路の構成例を挙げているが、図１０（Ａ）は本発明の表示装置の駆動回路の基本構成
を示しているが、ノードαが浮遊状態となっていることにより、ＴＦＴ１００３のゲート
−ソース間の容量１００５を利用してノードαの電位を引き上げ、それによって出力信号
の振幅を補償する。図１０（Ｂ）は３個のＴＦＴからなる回路を示しているが、こちらに
ついても同様に、ノードβが浮遊状態となっていることにより、ＴＦＴ１００７のゲート
−ソース間容量１００９を利用してノードβの電位を引き上げ、それによって出力信号の
振幅を補償する。

続いて、入力信号の振幅と電源電位について考える。今、高電位側の電源電位はＶＤＤ
、低電位側の電源電位はＧＮＤであり、入力信号（ｉｎ）の振幅はＶＤＤ−ＧＮＤであり
、ｉｎｂは入力信号の反転信号である。ここで、ｉｎ、ｉｎｂの振幅がそれぞれＶＤＤ３
−ＧＮＤ（ただし、ＧＮＤ＜ＶｔｈＮ＜ＶＤＤ３＜ＶＤＤ−ＶｔｈＮ）である場合のノー
ドα、ノードβの状態について考える。図１０（Ａ）において、ｉｎｂがＨｉのとき、Ｎ
型ＴＦＴ１００１のゲート電極電位はＶＤＤ３となる。ＶｔｈＮ＜ＶＤＤ３であるから、
Ｎ型ＴＦＴ１００１はＯＮし、ノードαの電位はＶＤＤ側に引き上げられ、その電位が（
ＶＤＤ３−ＶｔｈＮ）となったところで浮遊状態となる。つまり、ｉｎｂのＨｉ電位がＶ
ｔｈＮを上回っていれば、ノードαは確実に浮遊状態となることが出来、ブートストラッ
プによってＮ型ＴＦＴ１００３のゲート電極電位を引き上げる動作が可能となる。一方、
図１０（Ｂ）においては、Ｎ型ＴＦＴ１００６のゲート電極電位は常にＶＤＤであるから
、ｉｎｂがＨｉのとき、ノードβの電位はＶＤＤ３まで引き上げられる。ただし今、ＶＤ
Ｄ３＜ＶＤＤ−ＶｔｈＮであるから、Ｎ型ＴＦＴ１００６は入力信号の電位に関わらず常
にＯＮの状態を取る。よってノードβは浮遊状態とはならない。故に、ブートストラップ
によってノードβの電位を引き上げることが出来ないことになる。つまり、図１０（Ｂ）
に示した回路の場合、ノードβが浮遊状態となるためには、ｉｎｂのＬｏ電位がＧＮＤで
あるとき、少なくともＨｉ電位が（ＶＤＤ−ＶｔｈＮ）以上にあるという最低条件がある
ため、低電圧駆動やＴＦＴの特性ばらつきの面を考えると不利である。

このように、入力信号の振幅が電源電圧よりも小さい場合の、ある特定の条件下では、
図１０（Ｂ）のような構成ではノードβに浮遊状態を与えられない可能性が考えられるの
に対し、本発明で示した図１０（Ａ）の構成であれば、確実にノードαを浮遊状態に出来
るメリットがある。

以下に、本発明の実施例について記載する。

図３（Ａ）は、本発明の表示装置の駆動回路の一形態であるインバータを複数段接続し
た回路を示している。表示装置の駆動回路等においては、このような回路をバッファとし
て用いることが多い。ここで、図３（Ａ）のような回路を用いる場合、以下のようなデメ
リットが挙げられる。

図３（Ａ）において、入力信号がＨｉのとき、Ｎ型ＴＦＴ３０２がＯＮする。
ここで、Ｎ型ＴＦＴ３０１は、ゲート−ドレイン間を短絡した負荷として機能しており、
常に飽和動作しているため、Ｎ型ＴＦＴ３０２がＯＮすることによって、ＶＤＤ−ＧＮＤ
間に貫通電流が流れる。これは、各段のＴＦＴ３０３、３０４および３０５、３０６にお
いても同様であり、消費電流が大きくなってしまう。

このような問題を回避するための例として、図３（Ｂ）に示すような、２入力型のイン
バータを用いる方法が挙げられる。このような回路の場合、ＶＤＤ−ＧＮＤ間に配置され
ているＴＦＴは、入力信号の極性が常に逆であることから、排他的動作をするため、貫通
電流が流れない。

ただし、図３（Ｂ）の回路を用いる場合、入力信号として、反転、非反転の２相の信号
を用意する必要がある。

そこで、双方を組み合わせた形として、図３（Ｃ）に示すように、先頭段には本発明の
１入力型インバータを用い、２段目以降は２入力型インバータを用いる。２段目の入力は
、一方には前段の出力信号を、もう一方には前段の入力信号を入力すればよい。これによ
り、１入力型であり、かつ貫通電流を最小限に抑えたバッファとして用いることが出来る
。

本発明の表示装置の駆動回路は、回路に供給する電源電位として、入力信号の振幅電位
と異なる電位を与えることにより、レベルシフタとして機能させることも容易である。以
下にその例を示す。

まず、電源電位として、ＧＮＤ、ＶＤＤ１、ＶＤＤ２の３電位を考え、それぞれの大小
関係は、ＧＮＤ＜ＶＤＤ１＜ＶＤＤ２とする。このとき、ＧＮＤ−ＶＤＤ１間の振幅を有
する信号を入力し、ＧＮＤ−ＶＤＤ２間の振幅に変換して取り出す場合を例として考える
。

図４（Ａ）に例を示す。回路の構成は実施形態および実施例１と同様で良い。
入力信号の振幅がＧＮＤ−ＶＤＤ１間であり、Ｎ型ＴＦＴ４０１、４０３の不純物領域の
一端に接続される電源の電位をＶＤＤ２としている。

回路の動作について説明する。入力信号の波形を図４（Ｂ）に示す。ＧＮＤ−ＶＤＤ１
間の振幅をもった信号が、Ｎ型ＴＦＴ４０２および４０４のゲート電極に入力される。入
力信号がＨｉ電位であるとき、Ｎ型ＴＦＴ４０２、４０４がＯＮし、ノードαにおける電
位がＧＮＤ側に引き下げられ、Ｎ型ＴＦＴ４０３はＯＦＦする。よって出力ノードにおけ
る電位はＬｏ電位となる。

入力信号がＬｏ電位であるとき、Ｎ型ＴＦＴ４０２、４０４がＯＦＦし、ノードαにお
ける電位がＶＤＤ２側に引き上げられる。したがってＮ型ＴＦＴ４０３がＯＮし、出力ノ
ードの電位が上昇する。一方、ノードαにおいては、その電位が（ＶＤＤ２−Ｎ型ＴＦＴ
４０３のしきい値電圧の絶対値）となったところで浮遊状態となる。その後、出力ノード
の電位上昇に伴い、Ｎ型ＴＦＴ４０３のゲート−ソース間に存在する容量結合４０５によ
ってノードαの電位はさらに引き上げられ、ＶＤＤ２よりも高い電位をとる（図４（Ｃ）
）。よって、出力ノードの電位はＨｉ電位となり、ＧＮＤ−ＶＤＤ２間の振幅を持った信
号が出力される（図４（Ｄ）実線）。

本実施例で示した回路がレベルシフタとして容易に扱うことが出来る理由として、高電
位側電源（ＶＤＤ２）に接続されたＴＦＴ４０１、４０３のゲート電極には、低電圧振幅
の信号入力がない点が挙げられる。図５（Ａ）に示す２入力型の回路において、高電位側
電源（ＶＤＤ２）に接続されたＴＦＴ５０１に低電圧振幅の信号を入力しても、ノードβ
の電位はＶＤＤ１付近までしか上昇することができない。したがってＴＦＴ５０３もまた
、十分にＯＮすることが出来ず、容量結合を用いてＴＦＴ５０３のゲート電極電位を持ち
上げることが出来ないため、正常動作が望めない。

よって、本実施例にて示したレベルシフタの直後にかかる負荷が大きく、バッファ等の
構成を必要とする場合には、図５（Ｂ）のように、１入力型の回路を２段用いて、その後
の入力信号の振幅を全て高電圧振幅とする必要がある。図５（Ｂ）においては、低電圧振
幅の信号が入力されるＴＦＴは、点線枠５０６で囲まれた部分のＴＦＴに限られ、１入力
型の回路を２段重ねることによって、３段目の２入力（ＴＦＴ５０７、５０８のゲート電
極への入力）はいずれも高電圧振幅の信号が入力されるため、正常に動作することが出来
る。

また、振幅変換を行う信号が反転信号を有している場合、互いの出力信号を、次段の反
転入力として用いる構成としても良い。図６に例を示す。入力信号はｉｎ、ｉｎｂであり
、それぞれＴＦＴ６０２、６１４のゲート電極に入力される。
レベルシフタ１段目６５０の出力は、２段目のＴＦＴ６０６、６１７に入力され、６６０
の出力は、２段目のＴＦＴ６０５、６１８に入力される。２段目への入力信号は、いずれ
も高電圧振幅の信号であるから、以後は正常にバッファとして機能し、最終段より、出力
信号Ｏｕｔ、ｏｕｔｂを得る。

本実施例においては、本発明の表示装置の駆動回路を用いて表示装置を作製した例につ
いて説明する。

図７は、表示装置の概略図である。基板７００上に、ソース信号線駆動回路７０１、ゲ
ート信号線駆動回路７０２および画素部７０３を一体形成にて作製している。画素部にお
いて、点線枠７１０で囲まれた部分が１画素である。図の例では、液晶表示装置の画素を
示しており、１個のＴＦＴ（以後、画素ＴＦＴと表記する）によって液晶素子の一電極に
印加される電荷の制御を行っている。ソース信号線駆動回路７０１、ゲート信号線駆動回
路７０２への信号入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ
）７０４を介して、外部より供給される。

本実施例にて示す表示装置は、本発明の表示装置の駆動回路を用いて構成することによ
り、画素部を含む表示装置全体を構成する駆動回路を、画素ＴＦＴと同一の極性を有する
一極性のＴＦＴ（例えばＮ型ＴＦＴ）のみを用いて作製している。これにより、半導体層
にＰ型を付与するイオンドーピング工程を省略することが可能となり、製造コストの削減
や歩留まり向上等に寄与することが出来る。

なお、本実施例の表示装置を構成したＴＦＴの極性はＮ型であるが、Ｐ型ＴＦＴのみを
用いて駆動回路および画素ＴＦＴを構成することも、本発明によってもちろん可能となる
。この場合は、省略されるイオンドーピング工程は、半導体層にＮ型を付与する工程であ
ることを付記する。また、本発明は液晶表示装置のみならず、絶縁体上に駆動回路を一体
形成して作製する装置ならばいずれの物にも適用が可能である。

本発明の表示装置の駆動回路は、様々な電子機器に用いられている表示装置の作製に適
用が可能である。このような電子機器には、携帯情報端末（電子手帳、モバイルコンピュ
ータ、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ
、携帯電話等が挙げられる。それらの一例を図８に示す。

図８（Ａ）は液晶ディスプレイ（ＬＣＤ）であり、筐体３００１、支持台３００２、表
示部３００３等により構成されている。本発明の表示装置の駆動回路は、表示部３００３
の作製に適用が可能である。

図８（Ｂ）はビデオカメラであり、本体３０１１、表示部３０１２、音声入力部３０１
３、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６等により構成されてい
る。本発明の表示装置の駆動回路は、表示部３０１２の作製に適用が可能である。

図８（Ｃ）はノート型のパーソナルコンピュータであり、本体３０２１、筐体３０２２
、表示部３０２３、キーボード３０２４等により構成されている。本発明の表示装置の駆
動回路は、表示部３０２３の作製に適用が可能である。

図８（Ｄ）は携帯情報端末であり、本体３０３１、スタイラス３０３２、表示部３０３
３、操作ボタン３０３４、外部インターフェイス３０３５等により構成されている。本発
明の表示装置の駆動回路は、表示部３０３３の作製に適用が可能である。

図８（Ｅ）は音響再生装置、具体的には車載用のオーディオ装置であり、本体３０４１
、表示部３０４２、操作スイッチ３０４３、３０４４等により構成されている。本発明の
表示装置の駆動回路は表示部３０４２の作製に適用が可能である。また、本実施例では車
載用オーディオ装置を例に挙げたが、携帯型もしくは家庭用のオーディオ装置に用いても
良い。

図８（Ｆ）はデジタルカメラであり、本体３０５１、表示部（Ａ）３０５２、接眼部３
０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６等により構
成されている。本発明の表示装置の駆動回路は、表示部（Ａ）
３０５２および表示部（Ｂ）３０５５の作製に適用が可能である。

図８（Ｇ）は携帯電話であり、本体３０６１、音声出力部３０６２、音声入力部３０６
３、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６等により構成されている
。本発明の表示装置の駆動回路は、表示部３０６４の作製に適用が可能である。

なお、本実施例に示した例はごく一例であり、これらの用途に限定しないことを付記す
る。

Claims

画素と、駆動回路と、を有し、
前記駆動回路は、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記画素は、第９のトランジスタを有し、
前記第１のトランジスタの導電型と、前記第２のトランジスタの導電型と、前記第３のトランジスタの導電型と、前記第４のトランジスタの導電型と、前記第５のトランジスタの導電型と、前記第６のトランジスタの導電型と、前記第７のトランジスタの導電型と、前記第８のトランジスタの導電型と、前記第９のトランジスタの導電型と、は同じであり、
前記第１のトランジスタのソース又はドレインは、前記第２のトランジスタのソース又はドレインと電気的に接続され、
前記第２のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインと電気的に接続され、
前記第３のトランジスタのソース又はドレインは、前記第１の容量素子を介して、前記第１のトランジスタのソース又はドレインと電気的に接続され、
前記第３のトランジスタのソース又はドレインは、前記第４のトランジスタのソース又はドレインと電気的に接続され、
前記第５のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインは、前記第６のトランジスタのソース又はドレインと電気的に接続され、
前記第６のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインと電気的に接続され、
前記第７のトランジスタのソース又はドレインは、前記第２の容量素子を介して、前記第５のトランジスタのソース又はドレインと電気的に接続され、
前記第７のトランジスタのソース又はドレインは、前記第８のトランジスタのソース又はドレインと電気的に接続され、
前記第８のトランジスタのゲートは、前記第６のトランジスタのゲートと電気的に接続されることを特徴とする表示装置。
画素と、駆動回路と、を有し、
前記駆動回路は、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記画素は、第９のトランジスタと、ＥＬ素子と、を有し、
前記第１のトランジスタの導電型と、前記第２のトランジスタの導電型と、前記第３のトランジスタの導電型と、前記第４のトランジスタの導電型と、前記第５のトランジスタの導電型と、前記第６のトランジスタの導電型と、前記第７のトランジスタの導電型と、前記第８のトランジスタの導電型と、前記第９のトランジスタの導電型と、は同じであり、
前記第１のトランジスタのソース又はドレインは、前記第２のトランジスタのソース又はドレインと電気的に接続され、
前記第２のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインと電気的に接続され、
前記第３のトランジスタのソース又はドレインは、前記第１の容量素子を介して、前記第１のトランジスタのソース又はドレインと電気的に接続され、
前記第３のトランジスタのソース又はドレインは、前記第４のトランジスタのソース又はドレインと電気的に接続され、
前記第５のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインは、前記第６のトランジスタのソース又はドレインと電気的に接続され、
前記第６のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインと電気的に接続され、
前記第７のトランジスタのソース又はドレインは、前記第２の容量素子を介して、前記第５のトランジスタのソース又はドレインと電気的に接続され、
前記第７のトランジスタのソース又はドレインは、前記第８のトランジスタのソース又はドレインと電気的に接続され、
前記第８のトランジスタのゲートは、前記第６のトランジスタのゲートと電気的に接続されることを特徴とする表示装置。