JP5677791B2 - 信号入力回路及びそれを含む半導体装置 - Google Patents
信号入力回路及びそれを含む半導体装置 Download PDFInfo
- Publication number
- JP5677791B2 JP5677791B2 JP2010206735A JP2010206735A JP5677791B2 JP 5677791 B2 JP5677791 B2 JP 5677791B2 JP 2010206735 A JP2010206735 A JP 2010206735A JP 2010206735 A JP2010206735 A JP 2010206735A JP 5677791 B2 JP5677791 B2 JP 5677791B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- output node
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title description 6
- 230000004044 response Effects 0.000 claims description 41
- 238000007599 discharging Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 17
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 16
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 16
- 230000007704 transition Effects 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
データ信号を伝送する回路の伝送方式に従って、信号入力回路は差動入力回路又は単一入力回路の何れかに構成される。仮に、信号入力回路が差動信号と単一信号の両方を受信できるように設計できれば信号入力回路の適用範囲はさらに拡大される。
この実施形態において、前記イネーブル回路は、第1及び第2動作モード選択信号を入力され、前記第1動作モード選択信号に応じて前記第1及び第2補償回路をイネーブルし、前記第2動作モード選択信号に応じて前記入力部をイネーブルし、前記第1入力信号と前記第2入力信号とは相互反転信号である。
この実施形態において、前記スイッチング回路は、第1及び第2動作モード選択信号を入力され、前記第1動作モード選択信号に応じて前記第1及び第2補償回路等に夫々連結された前記第2及び第3連結ノードを前記接地電圧に連結し、前記第2動作モード選択信号に応じて前記入力部と連結された前記第1連結ノードを前記接地電圧に連結する。
この実施形態において、前記第1補償回路は、前記第2入力信号が第1レベルであるとき前記出力ノードをディスチャージし、前記第2補償回路は、前記第2入力信号が第2レベルであるとき前記出力ノードに電流を供給する。
図1は本発明の好ましい信号伝送システムを示す図である。
図1を参考にすると、本発明の実施形態による信号伝送システム100は伝送器110そして受信器120を含む。伝送器110から受信器120に伝送される信号は差動信号又は単一信号の何れかである。例えば、伝送器110から受信器120に伝送される信号が差動信号であれば、受信器120は伝送器110から伝送された一対の伝送信号を入力し、一対の伝送信号の電圧差を感知して受信信号を復元する差動入力モードまたは疑似−差動入力モードで動作する。また、伝送器110から受信器120に伝送される信号が単一信号であれば、受信器120は伝送器110から伝送された伝送信号を受信信号に復元する単一入力モードで動作する。受信器120はこのように差動信号又は単一信号を入力し、受信信号に復元するための信号入力回路122を含む。
図3を参考にすると、信号入力回路300は差動増幅器310、インバータ320、そしてマルチプレクサ330を含む。差動増幅器310は第1入力信号Aと第2入力信号ABを入力し、第1出力信号OUT1を出力する。インバータ320は第1入力信号Aを入力し、第2出力信号OUT2を出力する。マルチプレクサ330はモード選択信号Cに応じて差動増幅器310からの第1出力信号OUT1とインバータ320からの第2出力信号OUT2の何れか1つを出力信号Yとして出力する。
このような構成を有する差動増幅器310は第1入力信号Aと第2入力信号ABとの差を増幅して第1出力信号OUT1を出力する。
マルチプレクサ330はモード信号Cが第1レベルであるとき差動増幅器310からの第1出力信号OUT1を出力信号Yに出力し、モード選択信号Cが第2レベルであるときインバータ320からの第2出力信号OUT2を出力信号Yに出力する。
図4Aを参考にすると、差動モード(differential mode)のとき第1及び第2入力信号A、ABは相互反転された信号である。差動増幅器310は第1及び第2入力信号A、ABの差を増幅して第1出力信号OUT1を出力する。
図4Bを参考にすると、疑似−差動モード(pseudo−differential mode)であるとき第2入力信号ABは所定レベルの基準信号である。差動増幅器310は第1及び第2入力信号A、ABの差を増幅して第2出力信号OUT2を出力する。
しかし、図3に図示された信号入力回路300によると、マルチプレクサ330によって動作速度が遅くなり、回路面積が増加する。又、動作モードに係わらず差動増幅器310とインバータ320が常に動作状態になるため消費電力が増加する。
図5を参考にすると、信号入力回路500は入力部510、第1補償回路520、第2補償回路530そしてイネーブル回路540を含む。信号入力回路500はPMOSトランジスタMP11とNMOSトランジスタMN12とを含む。PMOSトランジスタMP11とNMOSトランジスタMN12とは電源電圧VDDHと第1連結ノードCN1との間に直列に順に連結される。第1連結ノードCN1は入力部510とイネーブル回路540とを連結するためのノードである。PMOSトランジスタMP11とNMOSトランジスタMN12のゲートは第1入力信号Aと連結される。PMOSトランジスタMP11とNMOSトランジスタMN12の間との連結ノードである出力ノードN3の信号は出力信号Yとして出力される。
第2モード選択信号Dがハイレベルであるとき、NMOSトランジスタMN41がターンオンされる。入力部510はNMOSトランジスタMN41がターンオン状態であるとき第1入力信号Aを入力し、出力信号Yを出力する。このとき、出力信号Yは第1入力信号Aの反転信号である。第1モード選択信号Cはローレベルであり、第2モード選択信号Dだけハイレベルであれば、信号入力回路500は単一入力モードで動作する。
120 受信器
122 信号入力回路
210 メモリ装置
220 コントローラ
222 信号入力回路
211 バイアス回路
330 マルチプレクサ
Claims (10)
- 第1入力信号を受信して出力ノードに出力信号を出力する入力部と、
前記出力ノードと連結され、第2入力信号に応じて前記出力ノードをディスチャージする第1補償回路と、
前記出力ノードと連結され、前記第2入力信号に応じて前記出力ノードに電流を供給する第2補償回路と、
少なくとも1つの動作モード選択信号に応じて前記入力部、前記第1補償回路及び前記第2補償回路の動作状態を転換するためのイネーブル回路とを含む信号入力回路であって、
前記信号入力回路は、単一信号を受信した場合は単一入力モードで動作し、差動信号を受信した場合は差動入力モード又は疑似差動入力モードで動作し、
前記第2入力信号は、前記第1入力信号と対をなす前記差動信号の片方であり、
前記入力部は、複数のトランジスタを含み、
前記差動入力モード又は前記疑似差動入力モードの場合、前記複数のトランジスタの異なる応答速度が補償されることを特徴とする信号入力回路。 - 前記入力部は、
電源電圧と前記出力ノードとの間に連結され、前記第1入力信号によって制御されるPMOSトランジスタと、
前記出力ノードと前記イネーブル回路との間に連結され、前記第1入力信号によって制御されるNMOSトランジスタとを含むことを特徴とする請求項1に記載の信号入力回路。 - 前記第1補償回路は、
電源電圧と第1ノードとの間に連結され、前記第2入力信号によって制御されるPMOSトランジスタと、
前記第1ノードと前記イネーブル回路との間に連結され、前記第1ノードの信号によって制御される第1NMOSトランジスタと、
前記出力ノードと前記イネーブル回路との間に連結され、前記第1ノードの信号によって制御される第2NMOSトランジスタとを含むことを特徴とする請求項1に記載の信号入力回路。 - 前記第2補償回路は、
電源電圧と前記出力ノードとの間に連結され、第2ノードの信号によって制御される第1PMOSトランジスタと、
前記電源電圧と前記第2ノードとの間に連結され、前記第2ノードの信号によって制御される第2PMOSトランジスタと、
前記第2ノードとイネーブル回路との間に連結され、前記第2入力信号によって制御されるNMOSトランジスタとを含むことを特徴とする請求項1に記載の信号入力回路。 - 前記差動入力モードの場合、前記第1入力信号と前記第2入力信号とは相互反転信号であることを特徴とする請求項1に記載の信号入力回路。
- 前記イネーブル回路は、
第1及び第2動作モード選択信号を入力し、前記第1動作モード選択信号に応じて前記第1及び第2補償回路をイネーブルし、前記第2動作モード選択信号に応じて前記入力部をイネーブルすることを特徴とする請求項1に記載の信号入力回路。 - 第1入力信号を受信して出力ノードに出力信号を出力する入力部と、
前記出力ノードと連結され、第2入力信号に応じて前記出力ノードをディスチャージする第1補償回路と、
前記出力ノードと連結され、前記第2入力信号に応じて前記出力ノードに電流を供給する第2補償回路と、
第1、第2及び第3連結ノードの夫々を通じて前記入力部、前記第1補償回路及び前記第2補償回路に連結され、少なくとも1つの動作モード選択信号に応じて前記第1、第2及び第3連結ノードを接地電圧に連結するスイッチング回路とを含む信号入力回路であって、
前記信号入力回路は、単一信号を受信した場合は単一入力モードで動作し、差動信号を受信した場合は差動入力モード又は疑似差動入力モードで動作し、
前記第2入力信号は、前記第1入力信号と対をなす前記差動信号の片方であり、
前記入力部は、複数のトランジスタを含み、
前記差動入力モード又は前記疑似差動入力モードの場合、前記複数のトランジスタの異なる応答速度が補償されることを特徴とする信号入力回路。 - 電源電圧と出力ノードとの間に連結され、第1入力信号によって制御されるPMOSトランジスタと、
前記出力ノードとスイッチング回路との間に連結され、前記第1入力信号によって制御されるNMOSトランジスタと、
前記出力ノードと連結され、第2入力信号に応じて前記PMOSトランジスタの動作遅延を補償する第1補償回路と、
前記出力ノードと連結され、前記第2入力信号に応じて前記NMOSトランジスタの動作遅延を補償する第2補償回路と、
少なくとも1つの動作モード選択信号に応じて前記NMOSトランジスタ、前記第1補償回路及び前記第2補償回路の動作状態を転換するためのイネーブル回路とを含む信号入力回路であって、
前記信号入力回路は、単一信号を受信した場合は単一入力モードで動作し、差動信号を受信した場合は差動入力モード又は疑似差動入力モードで動作し、
前記第2入力信号は、前記第1入力信号と対をなす前記差動信号の片方であることを特徴とする信号入力回路。 - 前記差動入力モードの場合、前記第1入力信号と前記第2入力信号とは相互反転信号であることを特徴とする請求項8に記載の信号入力回路。
- 第1回路と、
前記第1回路からデータ信号を受信する第2回路とを含み、
前記第2回路は前記第1回路から前記データ信号を受信するための信号入力回路を含み、
前記信号入力回路は、
第1入力信号を受信して出力ノードに出力信号を出力する入力部と、
前記出力ノードと連結され、第2入力信号に応じて前記出力ノードをディスチャージする第1補償回路と、
前記出力ノードと連結され、前記第2入力信号に応じて前記出力ノードに電流を供給する第2補償回路と、
少なくとも1つの動作モード選択信号に応じて前記入力部、前記第1補償回路及び前記第2補償回路の動作状態を転換するためのイネーブル回路とを含み、
前記信号入力回路は、前記第2回路が受信した前記データ信号が単一信号である場合は単一入力モードで動作し、前記第2回路が受信した前記データ信号が差動信号である場合は差動入力モード又は疑似差動入力モードで動作し、
前記第2入力信号は、前記第1入力信号と対をなす前記差動信号の片方であり、
前記入力部は、複数のトランジスタを含み、
前記差動入力モード又は前記疑似差動入力モードの場合、前記複数のトランジスタの異なる応答速度が補償されることを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090091930A KR101726429B1 (ko) | 2009-09-28 | 2009-09-28 | 신호 입력 회로 및 그것을 포함하는 반도체 장치 |
KR10-2009-0091930 | 2009-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011071979A JP2011071979A (ja) | 2011-04-07 |
JP5677791B2 true JP5677791B2 (ja) | 2015-02-25 |
Family
ID=43779634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206735A Active JP5677791B2 (ja) | 2009-09-28 | 2010-09-15 | 信号入力回路及びそれを含む半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8786320B2 (ja) |
JP (1) | JP5677791B2 (ja) |
KR (1) | KR101726429B1 (ja) |
CN (1) | CN102035526B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8427223B2 (en) * | 2011-07-19 | 2013-04-23 | Lsi Corporation | Voltage level translator circuit for reducing jitter |
KR20160005535A (ko) * | 2014-07-07 | 2016-01-15 | 에스케이하이닉스 주식회사 | 반도체 장치의 리시버 회로 |
CN106354189B (zh) * | 2016-10-27 | 2017-09-29 | 厦门新页微电子技术有限公司 | 一种具有迟滞功能的低阈值使能电路 |
KR102438388B1 (ko) * | 2017-08-24 | 2022-08-31 | 삼성전자주식회사 | 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8403693A (nl) * | 1984-12-05 | 1986-07-01 | Philips Nv | Adaptief electronisch buffersysteem. |
JP2690760B2 (ja) * | 1988-11-08 | 1997-12-17 | シャープ株式会社 | Cmosインバータ回路 |
SE502429C2 (sv) * | 1994-02-21 | 1995-10-16 | Ellemtel Utvecklings Ab | Signalmottagande och signalbehandlande krets |
JPH08223016A (ja) * | 1995-02-14 | 1996-08-30 | Sony Corp | ドライバ回路 |
US6252432B1 (en) * | 1998-04-14 | 2001-06-26 | Fairchild Semiconductor Corp. | Differential-input/single-ended-output translator |
JP2005045347A (ja) * | 2003-07-23 | 2005-02-17 | Sony Corp | 出力バッファ回路 |
KR100558488B1 (ko) * | 2003-08-26 | 2006-03-07 | 삼성전자주식회사 | 데이터 구동회로 및 이를 이용한 반도체 장치 |
KR100510548B1 (ko) * | 2003-09-25 | 2005-08-26 | 삼성전자주식회사 | 입력 신호의 입력 커패시턴스를 줄일 수 있는 입력 버퍼 |
GB2406924B (en) * | 2003-10-10 | 2006-05-24 | Advanced Risc Mach Ltd | Level shifting in a data processing apparatus |
KR101103375B1 (ko) * | 2004-06-14 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 시프트 레지스터 |
US7091755B1 (en) * | 2004-09-17 | 2006-08-15 | Xilinx, Inc. | Low voltage input circuit with high voltage tolerance capability |
JP4851192B2 (ja) * | 2006-01-27 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 差動信号受信回路 |
KR100715392B1 (ko) | 2006-02-01 | 2007-05-07 | 삼성전자주식회사 | 차동모드 및 싱글모드로 동작하는 출력 구동회로 |
JP2007325156A (ja) | 2006-06-05 | 2007-12-13 | Seiko Epson Corp | 受信装置および送受信システム |
KR101398637B1 (ko) * | 2006-08-03 | 2014-06-20 | 삼성전자주식회사 | 슬루 레이트를 제어할 수 있는 차동 드라이버 |
US7564270B1 (en) * | 2007-05-30 | 2009-07-21 | Cypress Semiconductor Corporation | Differential output driver |
US7961007B2 (en) * | 2009-04-30 | 2011-06-14 | Apple Inc. | Receiver to match delay for single ended and differential signals |
-
2009
- 2009-09-28 KR KR1020090091930A patent/KR101726429B1/ko active IP Right Grant
-
2010
- 2010-07-29 US US12/846,230 patent/US8786320B2/en active Active
- 2010-09-15 JP JP2010206735A patent/JP5677791B2/ja active Active
- 2010-09-21 CN CN201010294410.3A patent/CN102035526B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8786320B2 (en) | 2014-07-22 |
KR20110034417A (ko) | 2011-04-05 |
KR101726429B1 (ko) | 2017-04-12 |
US20110074484A1 (en) | 2011-03-31 |
JP2011071979A (ja) | 2011-04-07 |
CN102035526B (zh) | 2015-05-27 |
CN102035526A (zh) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102234600B1 (ko) | 트랜지스터들 간의 미스매치를 보상할 수 있는 비트라인 센스 증폭기 및 이를 포함하는 반도체 메모리 장치 | |
US7206234B2 (en) | Input buffer for low voltage operation | |
US8917131B2 (en) | Slew rate modulation | |
US9941868B1 (en) | Buffer circuit, receiver and system using the same | |
KR20100116253A (ko) | 입출력 회로 및 이를 포함하는 집적회로 장치 | |
US8879335B2 (en) | Input circuit | |
JP5677791B2 (ja) | 信号入力回路及びそれを含む半導体装置 | |
JP5255244B2 (ja) | 入出力装置 | |
US7629826B2 (en) | Circuit for generating pulses for semiconductor memory apparatus | |
CN105322942B (zh) | 半导体装置的接收器电路 | |
US6704242B2 (en) | Semiconductor integrated circuit | |
KR101935437B1 (ko) | 노이즈를 감소시킬 수 있는 출력 구동 회로 및 이를 포함하는 반도체 메모리 장치 | |
KR101005265B1 (ko) | 레이스 컨디션 문제를 묵인하는 디지털 회로 | |
KR20190116023A (ko) | 리시버 회로 | |
US11972837B2 (en) | Data sampling circuit and data transmitter circuit | |
KR100666484B1 (ko) | 반도체 메모리 장치의 입출력 회로 및 입출력 방법 | |
JP2009284427A (ja) | 半導体装置及び半導体装置の制御方法 | |
KR100703887B1 (ko) | 적어도 두 가지 동작 타입을 가지는 데이터 출력 드라이버및 상기 출력 드라이버를 구비하는 반도체 장치 | |
JP2001143471A (ja) | 半導体装置 | |
US9874892B2 (en) | Internal voltage generation device | |
KR100885487B1 (ko) | 반도체메모리소자의 입력장치 | |
KR20000000993A (ko) | 데이타 입력버퍼 | |
KR100979117B1 (ko) | 고속의 데이터 및 신호 송수신 장치 및 방법 | |
JP2009110317A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム | |
JP2002359548A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5677791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |