JP5641638B2 - 異常検知回路、負荷駆動装置、電気機器 - Google Patents

Description

本発明は、負荷が接続される外部端子の地絡やオープン異常を検知する異常検知回路、並びに、これを用いた負荷駆動装置及び電気機器に関するものである。

従来より、出力段のスイッチ素子に流れる電流を検出し、これを所定の目標値に維持するように前記スイッチ素子のオン期間をチョッピングする機能（いわゆる定電流チョッピング機能）を備えたモータ駆動装置が種々開示・提案されている（特許文献１を参照）。

また、従来より、出力段のスイッチ素子に流れる電流が過大であることを検出し、前記スイッチ素子を強制的にオフさせる機能（いわゆる過電流保護機能）を備えたモータ駆動装置も種々開示・提案されている（特許文献２、３を参照）。

特開平１１−２０６１８９号公報 特開平０５−１１１１４４号公報 特開平０５−１１１１４５号公報

しかしながら、従来のモータ駆動装置では、特定のモータ駆動条件下において、先述の定電流チョッピング機能や過電流保護機能が正常に働かず、モータの異常発熱や破損、或いは、モータ駆動装置の損傷に至るケースがあった。

図１２Ａ及び図１２Ｂは、それぞれ、モータ駆動装置の一従来例（出力段のＨブリッジ回路のみ）を示す図である。なお、図１２Ａに示す第１動作状態では、Ｈブリッジ回路を形成するトランジスタＦＥＴ１〜ＦＥＴ４のうち、トランジスタＦＥＴ１とＦＥＴ４がオンとされ、トランジスタＦＥＴ２とＦＥＴ３がオフとされている。一方、図１２Ｂに示す第２動作状態では、トランジスタＦＥＴ１とＦＥＴ４がオフとされ、トランジスタＦＥＴ２とＦＥＴ３がオンとされている。

例えば、上記従来例のモータ駆動装置を用いて、ステッピングモータ各相のコイル電流を駆動する場合、モータ回転時（ステッピングパルス入力時）には、不図示のステッピングパルスが入力される毎に、Ｈブリッジ回路が第１動作状態と第２動作状態との間で交互に切り換えられる。一方、モータホールド時（ステッピングパルス停止時）には、Ｈブリッジ回路が第１動作状態または第２動作状態のいずれかに保持される。

また、例えば、上記従来例のモータ駆動装置を用いて、ＤＣブラシ付きモータのコイル電流を駆動する場合、モータが第１回転方向（例えば正転方向）に駆動されているときには、Ｈブリッジ回路が第１動作状態に保持される。一方、モータが第１回転方向とは逆向きの第２回転方向（例えば逆転方向）に駆動されているときには、Ｈブリッジ回路が第２動作状態に保持される。

なお、上記従来例のモータ駆動装置において、先述の定電流チョッピング機能は、抵抗ＲＮＦを用いてＨブリッジ回路のシンク電流を検出し、これを所定の目標値に維持するようにトランジスタＦＥＴ１〜ＦＥＴ４のオン期間をチョッピングすることで実現される。

また、上記従来例のモータ駆動装置において、先述の過電流保護機能は、トランジスタＦＥＴ１〜ＦＥＴ４に流れる電流を各々検出し、１つでも所定の上限値（例えば、４．５Ａ）を越えていれば過電流状態が生じていると判断して、トランジスタＦＥＴ１〜ＦＥＴ４を強制的にオフとすることにより実現される。

今、Ｈブリッジ回路が第１動作状態に保持されているときに、図中のＹ点（第１動作状態におけるＨブリッジ回路のローレベル出力端子）が地絡した場合を想定する。なお、本明細書中における「地絡」とは、外部端子が接地端またはこれに準ずる低電位端に短絡した異常状態のことを言う。

Ｈブリッジ回路が第１動作状態に保持されているときに、図中のＹ点が地絡した場合、電源入力端からトランジスタＦＥＴ１を介してコイルＬ１に流入する電流Ｉａは、トランジスタＦＥＴ４と抵抗ＲＮＦを介して接地端に至る電流経路ではなく、地絡により生じた電流経路を介して接地端に流出する。このような地絡状態では、抵抗ＲＮＦにＨブリッジ回路のシンク電流が流れず、先述の定電流チョッピング機能が働かなくなるので、トランジスタＦＥＴ１とＦＥＴ４がいずれもオン状態（非チョッピング状態）に固定される。その結果、図中のＸ点（第１動作状態におけるＨブリッジ回路のハイレベル出力端子）が１８Ｖ（＝ＶＣＣ）の状態となり、Ｙ点が０Ｖ（＝ＧＮＤ）の状態となる。

このとき、電流Ｉａの電流値は、下記の（１）式で示すように、コイルＬ１の巻線抵抗値ＲＬ、トランジスタＦＥＴ１のオン抵抗値Ｒｏｎ１（例えば、Ｒｏｎ１＝０．６Ω）、及び、電源電圧ＶＣＣ（例えば、ＶＣＣ＝１８Ｖ）によって決定される。

Ｉａ＝ＶＣＣ／（ＲＬ＋Ｒｏｎ１） … （１）

ここで、コイルＬ１の巻線抵抗値ＲＬが小さく、電流ＩａがコイルＬ１で制限されずに所定の上限値（例えば４．５Ａ）を上回っている場合には、先述の過電流保護機能が働いて、トランジスタＦＥＴ１〜ＦＥＴ４を強制的にオフさせることができる。このとき、抵抗ＲＮＦに電流が流れているか否かについては不問である。

しかしながら、コイルＬ１の巻線抵抗値ＲＬが比較的大きく、電流ＩａがコイルＬ１で制限されて所定の上限値に達しない場合には、先述の過電流保護機能が働かないので、モータ駆動装置に過電流保護値に満たない電流値（例えば１．２Ａ）の電流Ｉａが連続的に流れ続けてしまい、モータの異常発熱や破損、或いは、モータ駆動装置の損傷に至るケースがあった。特に、絶対最大定格値以上で、かつ、過電流保護値未満の電流値を持つ電流Ｉａが連続的に流れ続けた場合には、最も破壊リスクが大きくなる。

なお、ステッピングモータの回転時やＤＣブラシ付きモータの正転／反転切換時など、Ｈブリッジ回路が第１動作状態から第２動作状態に切り換えられた場合には、電源入力端からトランジスタＦＥＴ２を介して流入する電流Ｉｂは、コイルＬ１、トランジスタＦＥＴ３、及び、抵抗ＲＮＦを介して接地端に至る電流経路ではなく、地絡により生じた電流経路を介して接地端に流出する。

すなわち、電流ＩｂはコイルＬ１に流れないため、電流Ｉｂの電流値は、下記の（２）式で示すように、トランジスタＦＥＴ２のオン抵抗値Ｒｏｎ２（例えば、Ｒｏｎ２＝０．６Ω）と電源電圧ＶＣＣ（例えば、ＶＣＣ＝１８Ｖ）のみによって決定される。

Ｉｂ＝ＶＣＣ／Ｒｏｎ２＝１８／０．６＝３０Ａ … （２）

もちろん、電流Ｉｂの実際の電流値は、電源回路の電流能力やトランジスタＦＥＴ２の電流能力に応じて、上記の（２）式で算出される電流値よりも小さく制限されるが、それでも、電流Ｉｂとしては、所定の上限値（例えば４．５Ａ）を大幅に越える大電流が流れるので、先述の過電流保護機能が働いて、トランジスタＦＥＴ１〜ＦＥＴ４を強制的にオフさせることが可能となる。

以上で説明した通り、上記従来例のモータ駆動装置では、特定のモータ駆動条件下（例えば、Ｈブリッジ回路が第１動作状態に保持されているときに、図中のＹ点が地絡した場合）において、先述の定電流チョッピング機能や過電流保護機能が正常に働かず、モータの異常発熱や破損、或いは、モータ駆動装置の損傷に至るケースがあった。

また、従来のモータ駆動装置では、上記の短絡状態とは別の異常状態として、モータ駆動装置とモータとのコネクタ外れ（オープン異常）を生じる場合がある。このような異常状態に陥ったモータはもはや正常に動作することができなくなるが、電気機器の中には、一のモータが異常停止した後も、しばらくの間は通常動作を継続することが可能なものも存在する。

例えば、コピー機における廃トナー回収用モータにオープン異常が生じた場合であっても、廃トナーの回収ボックスが満タンになるまでは、コピー機として正常に動作する。また、トナー分配用モータにオープン異常が生じた場合であっても、しばらくの間は印字結果に影響を与えることなく、プリント動作を継続することが可能である。

しかしながら、上記のコピー機では、モータの異常停止後しばらくしてから、トナー回収不良や印字不良という形でようやく問題が発覚する。すなわち、上記のコピー機では、モータの異常停止後も継続される通常動作により、機器に致命的なダメージを与えてしまうおそれがあった。

また、多数のモータを備えた電気機器では、異常を生じたモータの特定が困難であるため、メンテナンス作業に長時間を要し、最悪の場合には、故障箇所を特定できずに基板を全交換しなければならないケースもあった。

なお、上記では、モータ駆動装置を例に挙げて従来の課題を説明したが、出力段としてＨブリッジ回路を有する負荷駆動装置全般において、上記と同様の課題があった。

本発明は、上記の問題点に鑑み、負荷が接続される外部端子の地絡やオープン異常を確実に検知することが可能な異常検知回路、並びに、これを用いた負荷駆動装置、及び、電気機器を提供することを目的とする。

上記目的を達成するために、本発明に係る異常検知回路は、Ｈブリッジ回路のシンク電流を監視し、所定時間にわたって前記シンク電流が検出されなければ異常と判断する構成（第１の構成）とされている。

なお、上記第１の構成から成る異常検知回路は、所定周波数のクロックパルスを生成するクロックパルス生成部と；前記クロックパルスの入力毎にカウント値がインクリメントされ、前記シンク電流が検出されたときに前記カウント値がリセットされ、前記カウント値がリセットされずに所定値に達したときに正常時論理レベルから異常時論理レベルとなる第１異常検知信号を生成するカウンタと；を有する構成（第２の構成）にするとよい。

また、上記第２の構成から成る異常検知回路は、前記Ｈブリッジ回路の上側スイッチ素子に流れるハイサイド電流を監視して、第２異常検知信号を生成するハイサイド電流検知部と；前記第１異常検知信号と前記第２異常検知信号に基づいて、前記Ｈブリッジ回路に生じた異常が地絡であるかオープン異常であるかを判別する判別部と；を有する構成（第３の構成）にするとよい。

また、本発明に係る負荷駆動装置は、負荷の両端が各々接続される２つの外部端子に対してＨブリッジ型に接続された４つのスイッチ素子を有するＨブリッジ回路と；前記スイッチ素子のオン／オフ制御を行う制御回路と；上記第２または第３の構成から成る異常検知回路と；を有する構成（第４の構成）とされている。

なお、上記第４の構成から成る負荷駆動装置は、前記シンク電流と所定の目標値を比較して、前記スイッチ素子のオン期間をチョッピングするか否かを決定するチョッピング制御信号を生成し、これを前記制御回路に出力する定電流チョッピング回路を有し、前記カウンタは、前記チョッピング制御信号をリセット信号として流用する構成（第５の構成）にするとよい。

また、上記第５の構成から成る負荷駆動装置にて、前記定電流チョッピング回路は、前記スイッチ素子のオン期間をチョッピングする際のＰＷＭデューティを決定するＰＷＭデューティ制御信号を生成してこれを前記制御回路に出力するＰＷＭタイマを有し、前記クロックパルス生成部は、前記ＰＷＭデューティ制御信号に基づいて前記クロックパルスを生成する構成（第６の構成）にするとよい。

また、上記第４〜第６いずれかの構成から成る負荷駆動装置は、前記スイッチ素子に流れる電流と所定の上限値とを比較して、前記スイッチ素子を強制的にオフするか否かを決定する過電流保護信号を生成し、これを前記制御回路に出力する過電流保護回路を有する構成（第７の構成）にするとよい。

また、上記第４〜第７いずれかの構成から成る負荷駆動装置において、前記異常検知回路は、前記負荷駆動装置の外部に異常検知信号を出力するための出力部を有する構成（第８の構成）にするとよい。

また、本発明に係る電気機器は、負荷と；前記負荷の駆動制御を行う請求項８に記載の負荷駆動装置と；前記負荷駆動装置から異常検知信号を受け付けて報知制御信号を生成するマイコンと；前記報知制御信号に基づいて異常を報知する報知部と；を有する構成（第９の構成）にするとよい。

また、上記第９の構成から成る電気機器において、前記マイコンは、前記負荷駆動装置に対して診断要求信号を出力し、前記負荷駆動装置は、前記診断要求信号を受け付けて前記異常検知信号を出力する構成（第１０の構成）にするとよい。

また、上記第１０の構成から成る電気機器において、前記負荷駆動装置には、前記負荷が複数接続されており、前記異常検知信号には、各負荷毎の異常検知結果がシリアルデータのビット値として含まれている構成（第１１の構成）にするとよい。

本発明に係る異常検知回路、並びに、これを用いた負荷駆動装置及び電気機器であれば負荷が接続される外部端子の地絡やオープン異常を確実に検知することが可能となる。

本発明に係るモータ駆動ＩＣの一構成例を示す図 過電流保護回路３０の一構成例を示す図 ＰＷＭタイマ４１の一構成例を示す図 異常検知動作の一例を示す図 本発明に係る電気機器の第１構成例を示す図 本発明に係る電気機器の第２構成例を示す図 本発明に係る電気機器の第３構成例を示す図 本発明に係る電気機器の第４構成例を示す図 異常検知回路５０の変形例を示す図 ハイサイド電流検知部５４の一構成例を示す図 判別部５５の入出力論理を示す図 モータ駆動装置の一従来例（Ｈブリッジ回路の第１状態）を示す図 モータ駆動装置の一従来例（Ｈブリッジ回路の第２状態）を示す図

図１は、本発明に係るモータ駆動ＩＣの一構成例を示す図である。本図に示すように、本構成例のモータ駆動ＩＣ１は、Ｈブリッジ回路１０と、制御回路２０と、過電流保護回路３０と、定電流チョッピング回路４０と、異常検知回路５０と、を有する半導体集積回路装置である。

また、モータ駆動ＩＣ１は、外部との電気的接続を確立するための手段として、外部端子Ｔ１〜Ｔ８を有しており、モータコイル２、抵抗Ｒ２〜Ｒ５、及び、コンデンサＣ１などが外部接続される。

Ｈブリッジ回路１０は、外部端子Ｔ１と外部端子Ｔ２との間に外部接続されるモータコイル２に流れるコイル電流を駆動するための出力段であり、Ｐチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタ１１及び１２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１３及び１４と、を有する。

トランジスタ１１及び１２のソースは、いずれも電源端に接続されている。トランジスタ１１及び１３のドレインは、いずれも外部端子Ｔ１に接続されている。トランジスタ１２及び１４のドレインは、いずれも外部端子Ｔ２に接続されている。トランジスタ１３及びトランジスタ１４のソースは、いずれも外部端子Ｔ８に接続されている。外部端子Ｔ８は、外付けのセンス抵抗Ｒ５を介して接地端に接続されている。トランジスタ１１〜１４のゲートは、それぞれ、制御回路２０におけるゲート信号Ｇ１〜Ｇ２の出力端に接続されている。すなわち、トランジスタ１１〜１４は、モータコイル２の両端が各々接続される２つの外部端子Ｔ１及びＴ２に対してＨブリッジ型に接続された４つのスイッチ素子に相当する。

なお、本構成例のモータ駆動ＩＣ１を用いて、ＤＣブラシ付きモータの駆動制御を行う場合には、Ｈブリッジ回路１０を１系統だけ用意しておけば足りるが、２相励磁型ステッピングモータの駆動制御を行う場合には、Ｈブリッジ回路１０が２系統必要となる。

制御回路２０は、トランジスタ１１〜１４のゲート信号Ｇ１〜Ｇ４を生成して、各々のオン／オフ制御を行う。例えば、本構成例のモータ駆動ＩＣ１を用いてステッピングモータ各相のコイル電流を駆動する場合、モータ回転時（ステッピングパルス入力時）には、不図示のステッピングパルスが入力される毎に、Ｈブリッジ回路１０が第１動作状態（トランジスタ１１及び１４がオンされ、トランジスタ１２及び１３がオフされた状態）と、第２動作状態（トランジスタ１１及び１４がオフされ、トランジスタ１２及び１３がオンされた状態）との間で交互に切り換えられる。一方、モータホールド時（ステッピングパルス停止時）には、Ｈブリッジ回路１０が上記の第１動作状態、または、第２動作状態のいずれかに保持される。また、例えば、本構成例のモータ駆動ＩＣ１を用いてＤＣブラシ付きモータのコイル電流を駆動する場合、モータが第１回転方向（例えば正転方向）に駆動されているときには、Ｈブリッジ回路１０が上記の第１動作状態に保持される。一方、モータが第１回転方向とは逆向きの第２回転方向（例えば逆転方向）に駆動されているときには、Ｈブリッジ回路１０が上記の第２動作状態に保持される。

また、制御回路２０は、外部端子Ｔ３を介して外部入力されるイネーブル信号Ｓ１に応じて、トランジスタ１１〜１４のオン／オフ制御を行うか否かを決定する。より具体的に述べると、制御回路２０は、イネーブル信号Ｓ１がハイレベル（イネーブル時の論理レベル）であるときに、トランジスタ１１〜１４のオン／オフ制御を行い、イネーブル信号Ｓ１がローレベル（ディセーブル時の論理レベル）であるときに、トランジスタ１１〜１４のオン／オフ制御を停止する。

また、制御回路２０は、過電流保護回路３０から入力される過電流保護信号Ｓ４に応じて、トランジスタ１１〜１４を強制的にオフするか否かを決定する。より具体的に述べると、制御回路２０は、過電流保護信号Ｓ４がハイレベル（異常時の論理レベル）であるときには、イネーブル信号Ｓ１に依ることなくトランジスタ１１〜１４を強制的にオフし、過電流保護信号Ｓ４がローレベル（正常時の論理レベル）であるときには、イネーブル信号Ｓ１に応じてトランジスタ１１〜１４のオン／オフ制御を行うか否かを決定する。

過電流保護回路３０は、トランジスタ１１〜１４に各々流れる電流Ｉ１〜Ｉ４と所定の上限値（過電流保護値）とを比較して、トランジスタ１１〜１４を強制的にオフするか否かを決定する過電流保護信号Ｓ４を生成し、これを制御回路２０に出力する。

図２は、過電流保護回路３０の一構成例を示す図である。図２に示すように、本構成例の過電流保護回路３０は、Ｐチャネル型ＭＯＳ電界効果トランジスタ３１−１及び３１−２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ３１−３及び３１−４と、センス抵抗３２Ｈ及び３２Ｌと、コンパレータ３３Ｈ及び３３Ｌと、論理和演算器３４と、を有する。

トランジスタ３１−１のソースは、センス抵抗３２Ｈを介してトランジスタ１１のソースに接続されている。トランジスタ３１−１のドレインは、トランジスタ１１のドレインに接続されている。トランジスタ３１−１のゲートは、トランジスタ１１のゲートに接続されている。

トランジスタ３１−２のソースは、センス抵抗３２Ｈを介してトランジスタ１２のソースに接続されている。トランジスタ３１−２のドレインは、トランジスタ１２のドレインに接続されている。トランジスタ３１−２のゲートは、トランジスタ１２のゲートに接続されている。

トランジスタ３１−３のソースは、センス抵抗３２Ｌを介してトランジスタ１３のソースに接続されている。トランジスタ３１−３のドレインは、トランジスタ１３のドレインに接続されている。トランジスタ３１−３のゲートは、トランジスタ１３のゲートに接続されている。

トランジスタ３１−４のソースは、センス抵抗３２Ｌを介してトランジスタ１４のソースに接続されている。トランジスタ３１−４のドレインは、トランジスタ１４のドレインに接続されている。トランジスタ３１−４のゲートは、トランジスタ１４のゲートに接続されている。

上記のセンス抵抗３２Ｈには、Ｈブリッジ回路１０のハイサイド側に流れる電流Ｉ１ないし電流Ｉ２と同様の挙動を示すミラー電流ＩＨが流れ、センス抵抗３２Ｌには、Ｈブリッジ回路１０のローサイド側に流れる電流Ｉ３ないし電流Ｉ４と同様の挙動を示すミラー電流ＩＬが流れる。なお、ミラー電流ＩＨと電流Ｉ１及びＩ２との比、並びに、ミラー電流ＩＬと電流Ｉ３及びＩ４との比は、それぞれ、１：１０００程度に設定すればよい。より具体的には、トランジスタ３１−１〜３１−４のゲート面積をトランジスタ１１〜１４のゲート面積の１０００分の１程度に設計すればよい。

コンパレータ３３Ｈの非反転入力端（＋）は、センス抵抗３２Ｈの第１端（高電位端）に接続されている。コンパレータ３３Ｈの反転入力端（−）は、センス抵抗３２Ｈの第２端（低電位端）に接続されている。コンパレータ３３Ｈの出力端は、論理和演算器３４の第１入力端に接続されている。

コンパレータ３３Ｌの非反転入力端（＋）は、センス抵抗３２Ｌの第１端（高電位端）に接続されている。コンパレータ３３Ｌの反転入力端（−）は、センス抵抗３２Ｌの第２端（低電位端）に接続されている。コンパレータ３３Ｌの出力端は、論理和演算器３４の第２入力端に接続されている。

上記構成から成る過電流保護回路３０において、コンパレータ３３Ｈ及び３３Ｌから各々出力される比較信号Ｓ４Ｈ及びＳ４Ｌは、それぞれミラー電流ＩＨ及びＩＬが所定の上限値を上回っているときにハイレベル（異常時の論理レベル）となり、ミラー電流ＩＨ及びＩＬが所定の上限値を下回っているときにローレベル（正常時の論理レベル）となる。

論理和演算器３４の出力端は、過電流保護信号Ｓ４の出力端に相当する。従って、過電流保護信号Ｓ４は、コンパレータ３３Ｈ及び３３Ｌから各々出力される比較信号Ｓ４Ｈ及びＳ４Ｌを論理和演算して得られる信号となる。すなわち、過電流保護信号Ｓ４は、比較信号Ｓ４Ｈ及びＳ４Ｌの少なくとも一がハイレベルであればハイレベルとなり、比較信号Ｓ４Ｈ及びＳ４Ｌが共にローレベルであるときにのみローレベルとなる。

このように、本構成例の過電流保護回路３０は、トランジスタ１１〜１４に流れる電流Ｉ１〜Ｉ４をミラー電流ＩＨ及びＩＬとして検出し、電流Ｉ１〜Ｉ４のうち１つでも所定の上限値を越えていれば過電流状態が生じていると判断して、過電流保護信号Ｓ４をハイレベル（異常時の論理レベル）とする。ただし、過電流保護回路３０の構成はこれに限定されるものではなく、同様の過電流保護信号Ｓ４を生成することができる限り、いかなる構成を採用しても構わない。

再び図１に戻って、モータ駆動ＩＣ１に含まれる回路ブロックの説明を続ける。

定電流チョッピング回路４０は、Ｈブリッジ回路１０のセンス抵抗Ｒ５に流れるシンク電流Ｉｒｎｆを検出し、これを所定の目標値に維持するようにトランジスタ１１〜１４のオン期間をチョッピングするための回路であり、ＰＷＭ［Pulse Width Modulation］タイマ４１と、アンプ４２と、デジタル／アナログ変換器４３（以下、ＤＡＣ４３［Digital Analog Converter］と呼ぶ）と、コンパレータ４４と、を有する。

ＰＷＭタイマ４１は、トランジスタ１１〜１４のオン期間をチョッピングする際のＰＷＭデューティを決定するＰＷＭデューティ制御信号Ｓ２（三角波信号）を生成し、これを制御回路２０に出力する。

図３は、ＰＷＭタイマ４１の一構成例を示す図である。図３に示すように、本構成例のＰＷＭタイマ４１は、コンパレータ４１１及び４１２と、ロジック部４１３と、Ｐチャネル型ＭＯＳ電界効果トランジスタ４１４と、抵抗４１５と、を有する。

コンパレータ４１１及び４１２の非反転入力端（＋）は、いずれも外部端子Ｔ５に接続されている。外部端子Ｔ５と接地端との間には、外付けの抵抗Ｒ２とコンデンサＣ１が並列に接続されている。コンパレータ４１１の反転入力端（−）は、第１閾値電圧Ｖｔｈ１の印加端に接続されている。コンパレータ４１２の反転入力端（−）は、第２閾値電圧Ｖｔｈ２（ただし、Ｖｔｈ２＜Ｖｔｈ１）の印加端に接続されている。コンパレータ４１１の出力端は、ロジック部４１３のオフ信号入力端に接続されている。コンパレータ４１２の出力端は、ロジック部４１３のオン信号入力端に接続されている。トランジスタ４１４のソースは、電源端に接続されている。トランジスタ４１４のドレインは、抵抗４１５を介して外部端子Ｔ５に接続されている。トランジスタ４１４のゲートは、ロジック部４１３のゲート信号出力端に接続されている。なお、外部端子Ｔ５は、ＰＷＭデューティ制御信号Ｓ２の出力端として、制御回路２０に接続される一方、異常検知回路５０のクロックパルス生成部５１にも接続されている。

上記構成から成るＰＷＭタイマ４１において、コンパレータ４１１は、ＰＷＭデューティ制御信号Ｓ２が第１閾値電圧Ｖｔｈ１よりも高いときに、オフ信号Ｓｏｆｆをハイレベルとし、ＰＷＭデューティ制御信号Ｓ２が第１閾値電圧Ｖｔｈ１よりも低いときに、オフ信号Ｓｏｆｆをローレベルとする。一方、コンパレータ４１２は、ＰＷＭデューティ制御信号Ｓ２が第２閾値電圧Ｖｔｈ２よりも高いときに、オン信号Ｓｏｎをハイレベルとし、ＰＷＭデューティ制御信号Ｓ２が第２閾値電圧Ｖｔｈ２よりも低いときに、オン信号Ｓｏｎをローレベルとする。

ロジック部４１３は、コンパレータ４１２から入力されるオン信号Ｓｏｎの立下がりエッジをトリガとしてトランジスタ４１４をオンとし、コンパレータ４１１から入力されるオフ信号Ｓｏｆｆの立上がりエッジをトリガとしてトランジスタ４１４をオフとするように、トランジスタ４１４のゲート信号ＳＧを生成する。このようなトランジスタ４１４のオン／オフ制御により、ＰＷＭデューティ制御信号Ｓ２は、第１閾値電圧Ｖｔｈ１と第２閾値電圧Ｖｔｈ２との間で発振する三角波信号となる。

なお、上記構成から成るＰＷＭタイマ４１において、ＰＷＭデューティ制御信号Ｓ２の発振周波数（スロープの立上がり／立下がり速度）については、抵抗Ｒ２の抵抗値とコンデンサＣ１の容量値を適宜変更することにより、任意に調整することが可能である。

再び図１に戻って、定電流チョッピング回路４０に含まれる回路要素の説明を続ける。

アンプ４２の非反転入力端（＋）は、外部端子Ｔ７に接続されている。外部端子Ｔ７と電源端との間、及び、外部端子Ｔ７と接地端との間には、それぞれ外付けの抵抗Ｒ３及びＲ４が接続されている。アンプ４２の反転入力端（−）は、アンプ４２の出力端に接続されている。アンプ４２の出力端は、ＤＡＣ４３の駆動電圧入力端に接続されている。すなわち、アンプ４２は、外部端子Ｔ７を介して入力されるＤＡＣ駆動電圧Ｖｒｅｆ０をＤＡＣ４３に供給するためのバッファアンプとして機能する。なお、ＤＡＣ駆動電圧Ｖｒｅｆ０については、抵抗Ｒ３及びＲ４の抵抗値を適宜変更することにより、任意に調整することが可能である。

ＤＡＣ４３は、ＤＡＣ駆動電圧Ｖｒｅｆ０の入力を受けて動作し、外部端子Ｔ６を介して入力されるｘビットのデジタル信号Ｓ８をアナログ変換して基準電圧Ｖｒｅｆを生成する。すなわち、基準電圧Ｖｒｅｆの電圧値は、デジタル信号Ｓ８のデータ値Ｘ（０≦Ｘ≦２^x-1）に応じて可変制御される（Ｖｒｅｆ＝Ｖｒｅｆ０×（Ｘ／２^x-1））。

コンパレータ４４の非反転入力端（＋）は、ＤＡＣ４３の出力端に接続されている。コンパレータ４４の反転入力端（−）は、抵抗Ｒ５の一端（高電位端）に接続されている。コンパレータ４４の出力端は、制御回路２０のチョッピング制御信号入力端に接続されている。すなわち、コンパレータ４４は、センス抵抗Ｒ５の一端から引き出される帰還電圧Ｖｒｎｆ（センス抵抗Ｒ５に流れるシンク電流Ｉｒｎｆに応じてその電圧レベルが変動する電圧信号）と、所定の基準電圧Ｖｒｅｆ（シンク電流Ｉｒｎｆの目標値に相当）とを比較して、トランジスタ１１〜１４のオン期間をチョッピングするか否かを決定するチョッピング制御信号Ｓ３を生成し、これを制御回路２０に出力する。

具体的に述べると、コンパレータ４４は、帰還電圧Ｖｒｎｆが基準電圧Ｖｒｅｆよりも高いときに、チョッピング制御信号Ｓ３をローレベル（チョッピング時の論理レベル）とし、帰還電圧Ｖｒｎｆが基準電圧Ｖｒｅｆよりも低いときに、チョッピング制御信号Ｓ３をハイレベル（非チョッピング時の論理レベル）とする。

従って、シンク電流Ｉｒｎｆが所定の目標値を下回っている場合には、帰還電圧Ｖｒｎｆが基準電圧Ｖｒｅｆよりも低くなり、チョッピング制御信号Ｓａがハイレベルとなるため、制御回路２０では、トランジスタ１１〜１４のオン期間をチョッピングする必要がないと判断される。一方、シンク電流Ｉｒｎｆが所定の目標値を上回っている場合には、帰還電圧Ｖｒｎｆが基準電圧Ｖｒｅｆよりも高くなり、チョッピング制御信号Ｓａがローレベルとなるため、制御回路２０では、トランジスタ１１〜１４のオン期間をチョッピングする必要があると判断される。このような定電流チョッピング動作により、シンク電流Ｉｒｎｆは、所定の目標値に維持される。

異常検知回路５０は、Ｈブリッジ回路１０のシンク電流Ｉｒｎｆを監視し、所定時間にわたってシンク電流Ｉｒｎｆが検出されなければ異常と判断する回路ブロックであり、クロックパルス生成部５１と、カウンタ５２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ５３と、を有する。

クロックパルス生成部５１は、ＰＷＭデューティ制御信号Ｓ２に基づいて所定周波数のクロックパルスＳ５を生成する。このような構成とすることにより、後述する異常検知時間Ｔｄを設定するための発振器を別途設ける必要がないので、回路規模を不要に増大せずに済む。また、抵抗Ｒ２の抵抗値とコンデンサＣ１の容量値を適宜変更することにより、モータ時定数に応じて異常検知時間Ｔｄを自由に設定することも可能となる。

カウンタ５２は、クロックパルスＳ５の入力毎にカウント値がインクリメントされ、シンク電流Ｉｒｎｆが検出されたときにカウント値がリセットされ、カウント値がリセットされずに所定値Ｎに達したときにローレベル（正常時の論理レベル）からハイレベル（異常時の論理レベル）となる第１異常検知信号Ｓ６を生成する。

なお、本構成例のカウンタ５２は、イネーブル信号Ｓ１をカウントスタート信号として流用するとともに、チョッピング制御信号Ｓ３をカウントリセット信号として流用している。すなわち、本構成例のカウンタ５２では、所定の目標値を上回るシンク電流Ｉｒｎｆが検出され、チョッピング制御信号がＳ３がローレベルに立ち下げられたときに、カウント値がリセットされる。逆に言うと、本構成例のカウンタ５２では、異常検知時間Ｔｄにわたって所定の目標値を上回るシンク電流Ｉｒｎｆが検出されず、チョッピング制御信号Ｓ３がハイレベルに維持された結果、カウント値がリセットされることなく所定値Ｎに達したときに、第１異常検知信号Ｓ６がローレベルからハイレベルに立ち上げられる。

トランジスタ５３のドレインは、外部端子Ｔ４に接続されている。トランジスタ５３のソースは、接地端に接続されている。トランジスタ５３のゲートは、カウンタ５２の出力端（第１異常検知信号Ｓ６の出力端）に接続されている。トランジスタ５３は、第１異常検知信号Ｓ６がローレベル（正常時の論理レベル）であるときにオフとされ、逆に、第１異常検知信号Ｓ６がハイレベル（異常時の論理レベル）であるときにオンとされる。

なお、上記の外部端子Ｔ４は、モータ駆動ＩＣ１からマイコンなど（不図示）に対して異常検知信号Ｓ７を出力するための外部端子であり、外付けの抵抗Ｒ１を介して電源端にプルアップされている。従って、第１異常検知信号Ｓ６がローレベルであり、トランジスタ５３がオフされているとき、異常検知信号Ｓ７はハイレベル（正常時の論理レベル）となる。逆に、第１異常検知信号Ｓ６がハイレベルであり、トランジスタ５３がオンされているとき、異常検知信号Ｓ７はローレベル（異常時の論理レベル）となる。

このように、トランジスタ５３は、モータ駆動ＩＣ１の外部に異常検知信号Ｓ７を出力するオープンドレイン形式の出力部として機能する。

次に、上記構成から成る異常検知回路５０の動作について、図４を参照しながら詳細に説明する。図４は、異常検知動作の一例を示す図であり、上から順に、イネーブル信号Ｓ１、ゲート信号Ｇ１〜Ｇ４、帰還電圧Ｖｒｎｆ、チョッピング制御信号Ｓ３、カウンタ５２のカウント値、第１異常検知信号Ｓ６、及び、異常検知信号Ｓ７が描写されている。なお、以下では、Ｈブリッジ回路１０が先述の第１動作状態（トランジスタ１１及び１４がオンされ、トランジスタ１２及び１３がオフされた状態）に維持されているときに、外部端子Ｔ２に地絡が発生したケースを想定して説明を行う。

時刻ｔ１において、イネーブル信号Ｓ１がローレベル（ディセーブル時の論理レベル）からハイレベル（イネーブル時の論理レベル）に立ち上げられると、制御回路２０によるトランジスタ１１〜１４のオン／オフ制御が開始される。なお、図４の例では、Ｈブリッジ回路１０を先述の第１動作状態とすべく、トランジスタ１１及び１４をいずれもオンとし、トランジスタ１２及び１３をいずれもオフとするように、制御回路２０でゲート信号Ｇ１〜Ｇ４が生成される。具体的には、時刻ｔ１以降、ゲート信号Ｇ１及びＧ３は原則的にローレベルとされ、ゲート信号Ｇ２及びＧ４は原則的にハイレベルとされる。

このように、時刻ｔ１において、Ｈブリッジ回路１０が先述の第１動作状態になると、電源入力端からトランジスタ１１、モータコイル２、及び、トランジスタ１４を介して接地端に至る電流経路で、抵抗Ｒ５にシンク電流Ｉｒｎｆが流れ始め、帰還電圧Ｖｒｎｆが上昇を開始する。そして、定電流チョッピング回路４０では、先にも説明したように、帰還電圧Ｖｒｎｆが所定の基準電圧Ｖｒｅｆと一致するように、ＰＷＭデューティ制御信号Ｓ２、及び、チョッピング制御信号Ｓ３の生成が行われ、制御回路２０では、これらの制御信号Ｓ２及びＳ３に基づいて、トランジスタ１１及び１４のオン期間をチョッピングするように、ゲート信号Ｇ１及びＧ４がＰＷＭ駆動される。

また、時刻ｔ１において、イネーブル信号Ｓ１がローレベルからハイレベルに立ち上げられると、カウンタ５２によるクロックパルスＳ５のカウントが開始される。ここで、Ｈブリッジ回路１０に地絡やオープン異常が生じていない場合、抵抗Ｒ５には所定の目標値に維持されたシンク電流Ｉｒｎｆが流れるので、チョッピング制御信号Ｓ３が異常検知時間Ｔｄにわたってハイレベルに維持されることはなく、カウンタ５２のカウント値は、所定値Ｎに達するまでにリセットされて、ゼロ値からのインクリメントが再開される。その結果、第１異常検知信号Ｓ６がローレベル（正常時の論理レベル）に維持された状態となり、延いては、ＩＣ外部に出力される異常検知信号Ｓ７がハイレベル（正常時の論理レベル）に維持された状態となる。

一方、時刻ｔ２において、外部端子Ｔ２に地絡が発生した場合、電源入力端からトランジスタ１１を介してモータコイル２に流入する電流は、トランジスタ１４と抵抗Ｒ５を介して接地端に至る電流経路ではなく、地絡により生じた電流経路を介して接地端に流出する。このような地絡状態では、抵抗Ｒ５にシンク電流Ｉｒｎｆが流れず、先述の定電流チョッピング機能が働かなくなるので、トランジスタ１１と１４がいずれもオン状態（非チョッピング状態）に固定される。

また、シンク電流Ｉｒｎｆが流れなくなると、帰還電圧Ｖｒｎｆがゼロ値となるので、チョッピング制御信号Ｓ３は、常にハイレベルに維持された状態となる。従って、カウンタ５２のカウント値は、異常検知期間Ｔｄにわたってリセットされることなく、時刻ｔ３において所定値Ｎに達する。その結果、第１異常検知信号Ｓ６がローレベルからハイレベル（異常時の論理レベル）に立ち上げられて、トランジスタ５３がオンとされ、ＩＣ外部に出力される異常検知信号Ｓ７がハイレベルからローレベル（異常時の論理レベル）に立ち下げられる。

このような異常検知信号Ｓ７の外部出力を行うことにより、その入力を受け付けたマイコンなど（不図示）では、モータ駆動ＩＣ１に異常が生じたことをユーザに報知したり、モータ駆動ＩＣ１へのイネーブル信号Ｓ１をローレベルに立ち下げて、モータ駆動ＩＣ１の動作を強制的にシャットダウンすることが可能となる。また、図１中の破線矢印で示したように、第１異常検知信号Ｓ６を制御回路２０に入力し、マイコンなどからのイネーブル制御を待つことなく、モータ駆動ＩＣ１単独で異常保護動作（トランジスタ１１〜１４の強制オフ）を行う構成としてもよい。

なお、Ｈブリッジ回路１０が正常状態であっても、モータ駆動ＩＣ１の起動時には、シンク電流Ｉｒｎｆが所定の目標値に達するまでの過渡期間中において、帰還電圧Ｖｒｎｆが基準電圧Ｖｒｅｆまで到達せずに、チョッピング制御信号Ｓ３がハイレベルに維持される。そこで、このようなチョッピング制御信号Ｓ３のハイレベル維持状態をもって、Ｈブリッジ回路１０が異常状態であると誤検知してしまわないように、上記の異常検知時間Ｔｄ（モータ時定数に応じて数ｍｓ程度）が設定されている。

また、上記では、Ｈブリッジ回路１０が先述の第１動作状態に維持されているときに、外部端子Ｔ２に地絡が生じた場合を例に挙げて異常検知動作の説明を行ったが、これとは逆に、Ｈブリッジ回路１０が先述の第２動作状態に維持されているときに、外部端子Ｔ１に地絡が生じた場合であっても、抵抗Ｒ５にはシンク電流Ｉｒｎｆが流れなくなるので、上記と同様の異常検知動作並びに異常保護動作を発動することが可能である。

また、Ｈブリッジ回路１０が先述の第１動作状態に維持されているときに、外部端子Ｔ１に地絡が生じた場合や、或いは、Ｈブリッジ回路１０が先述の第２動作状態に維持されているときに、外部端子Ｔ２に地絡が生じた場合であっても、抵抗Ｒ５にはシンク電流Ｉｒｎｆが流れなくなるので、上記と同様の異常検知動作並びに異常保護動作を発動することが可能である。さらに、このような状況下では、トランジスタ１１ないし１２に過大な電流が流れて、過電流保護回路３０による過電流保護動作が発動するため、モータ駆動ＩＣ１を安全にシャットダウンすることも可能である。

このように、本発明に係るモータ駆動ＩＣ１であれば、モータ駆動条件に関わらず、外部端子Ｔ１及びＴ２での地絡発生を確実に検知することができるので、モータの異常発熱や破損、或いは、モータ駆動ＩＣ１の損傷を未然に回避して、モータ駆動ＩＣ１自体、並びに、これを用いたセット全体の信頼性及び安全性を大幅に向上することが可能となる。

また、外部端子Ｔ１及びＴ２に地絡が生じた場合だけでなく、外部端子Ｔ１及びＴ２にコネクタ外れ（オープン異常）が生じた場合であっても、抵抗Ｒ５にはシンク電流Ｉｒｎｆが流れなくなるので、上記と同様の異常検知動作並びに異常保護動作を発動することが可能である。

このように、本発明に係るモータ駆動ＩＣ１であれば、外部端子Ｔ１及びＴ２のオープン異常についても、これを即座に検知してユーザに報知することができるので、遅滞なくメンテナンスを実行することにより、モータ駆動ＩＣ１を用いたセットが致命的な動作不良状態に陥ることを未然に回避することが可能となる。

次に、本発明に係るモータ駆動ＩＣを用いた電気機器の構成例について、図５〜図８を参照しながら詳細に説明する。図５〜図８は、それぞれ、本発明に係るモータ駆動ＩＣを用いた電気機器の第１〜第４構成例を示す図である。

図５に示す第１構成例の電気機器１００は、ｍ個のモータ駆動ＩＣ１−１〜１−ｍと、ｍ個のモータ２−１〜２−ｍと、マイコン３と、報知部４と、を有する。

モータ駆動ＩＣ１−１〜１−ｍは、それぞれ、モータ２−１〜２−ｍの駆動制御を行う半導体集積回路装置であり、それぞれの内部構成は、上記で説明したモータ駆動装置１と同様である。

モータ２−１〜２−ｍは、それぞれ、モータ駆動ＩＣ１−１〜１−ｍによって駆動制御される負荷であり、例えば、ステッピングモータやＤＣブラシ付きモータを用いることができる。なお、電気機器１００がコピー機である場合には、廃トナー回収用モータやトナー分配用モータがモータ２−１〜２−ｍに相当する。

マイコン３は、モータ駆動ＩＣ１−１〜１−ｍからそれぞれ異常検知信号Ｓ７−１〜Ｓ７−ｍを受け付けて報知制御信号Ｓ９を生成する。

報知部４は、マイコン３からの報知制御信号Ｓ９に基づいてユーザに異常を報知する。なお、報知部４としては、電気機器１００の操作パネル、表示部、或いは、スピーカなどを用いることができる。

このように、モータ駆動ＩＣ１−１〜１−ｍからマイコン３に異常検知信号Ｓ７−１〜Ｓ７−ｍをそれぞれ出力する構成であれば、複数のモータ２−１〜２−ｍを有する電気機器１００において、その異常箇所をマイコン３で即座に識別することが可能となり、さらには、操作パネルなどの報知部４を用いて、異常箇所に関する情報をユーザに報知することも可能となる。従って、本構成の電気機器１００であれば、メンテナンスサービスの作業時間短縮、作業効率アップ、コスト低減などを図ることが可能となる。

図６に示す第２構成例の電気機器１００は、第１構成例とほぼ同様の構成であって、ｍ個のモータ駆動ＩＣ１−１〜１−ｍを単一のモータ駆動ＩＣ１に集約した構成とされている。すなわち、本構成例のモータ駆動ＩＣ１には、ｍ個のモータ２−１〜２−ｍが接続されている。ただし、モータ駆動ＩＣ１は、先述の第１構成例と同様、モータ２−１〜２−ｍそれぞれに対応した異常検知信号Ｓ７−１〜Ｓ７−ｍをマイコン３に出力する構成とされている。

このような構成とすることにより、先述の第１構成例と同様の効果を享受し得るだけでなく、基板上におけるモータ駆動ＩＣ１の占有面積を削減して、電気機器１００の小型化を図ることが可能となる。

図７に示す第３構成例の電気機器１００は、第２構成例とほぼ同様の構成であって、ｍ系統の異常検知信号Ｓ７−１〜Ｓ７−ｍを１系統の異常検知信号Ｓ７に集約し、モータ駆動ＩＣ１は、マイコン３からの診断要求信号Ｓ１０を受け付けて異常検知信号Ｓ７を出力する構成とされている。なお、上記の異常検知信号Ｓ７は、ｍビットのシリアルデータであり、モータ２−１〜２−ｍそれぞれに対応した異常検知結果が各桁のビット値として含まれている。

例えば、モータ駆動ＩＣ１に３つのモータ２−１〜２−３が接続されている場合を考える。この場合、異常検知信号Ｓ７は３ビットのシリアルデータとなり、例えば、最上位桁（第３桁）のビット値がモータ駆動ＩＣ１とモータ２−１との間を接続する外部端子の異常検知結果、中位桁（第２桁）のビット値がモータ駆動ＩＣ１とモータ２−２との間を接続する外部端子の異常検知結果、及び、最下位桁（第１桁）のビット値がモータ駆動ＩＣ１とモータ２−３との間を接続する外部端子の異常検知結果を示すものとなる。上記に即した一例を挙げると、モータ駆動ＩＣ１とモータ２−１との間を接続する外部端子にのみ地絡またはオープン異常が生じている場合、異常検知信号Ｓ７は「１００」となる。

このような構成とすることにより、先述の第２構成例と同様の効果を享受し得るほか、モータ駆動ＩＣ１とマイコン３との間に敷設される信号線の本数削減して、電気機器１００の小型化を図ることが可能となる。

図８に示す第４構成例の電気機器１００は、第３構成例をさらに簡略化した構成であって、異常検知信号Ｓ７としてｍビットのシリアルデータではなく、ｍ系統の異常検知信号Ｓ７−１〜Ｓ７−ｍの論理積信号、論理和信号、ないしは、多数決信号を出力する構成とされている。

このような構成とすることにより、マイコン３からの診断要求信号Ｓ１０を待つことなく、異常検知信号Ｓ７を常時出力することが可能となる。ただし、本構成を採用した場合には、モータ２−１〜２−ｍのいずれに接続される外部端子に異常が生じているかを判別できなくなる点に留意が必要である。

次に、地絡とオープン異常を判別するための手法について詳細に説明する。図９は、異常検知回路５０の変形例を示す図である。本変形例の異常検知回路５０は、先出の図１に示した構成要素に加えて、ハイサイド電流検知部５４と判別部５５を有するほか、１系統のトランジスタ５３を２系統のトランジスタ５３ａ及び５３ｂに分離し、ＩＣ外部に地絡検知信号Ｓ７ａとオープン異常検知信号Ｓ７ｂを独立して出力する構成とされている。

ハイサイド電流検知部５４は、Ｈブリッジ回路１０の上側スイッチ素子（トランジスタ１１及び１２）に流れるハイサイド電流Ｉ１及びＩ２を監視して、第２異常検知信号Ｓ１１を生成する。

図１０は、ハイサイド電流検知部５４の一構成例を示す図である。本構成例のハイサイド電流検知部５４は、先出の図２で示した過電流保護回路３０の一部を流用する形で、ハイサイド電流Ｉ１及びＩ２が流れているか否かを検出する回路であり、コンパレータ５４１を有する。

コンパレータ５４１の非反転入力端（＋）は、センス抵抗３２Ｈの第１端（高電位端）に接続されている。コンパレータ５４１の反転入力端（−）は、センス抵抗３２Ｈの第２端（低電位端）に接続されている。コンパレータ５４１の出力端は、第２異常検知信号Ｓ１１の出力端に相当する。

上記構成から成るハイサイド電流検知部５４において、コンパレータ５４１から出力される第２異常検知信号Ｓ１１は、ミラー電流ＩＨが所定の閾値（過電流保護回路３０における所定の上限値よりも十分に小さい値）を上回っているときにハイレベル（電流検出時の論理レベル）となり、ミラー電流ＩＨが前記所定の閾値を下回っているときにローレベル（電流未検出時の論理レベル）となる。

このように、本構成例のハイサイド電流検知部５４は、Ｈブリッジ回路１０の上側スイッチ素子（トランジスタ１１及び１２）に流れるハイサイド電流Ｉ１及びＩ２をミラー電流ＩＨとして検出し、ハイサイド電流Ｉ１及びＩ２のうち、１つでも所定の閾値を越えていれば、ハイサイド電流が流れていると判断して、第２異常検知信号Ｓ１１をハイレベル（電流検出時の論理レベル）とする。ただし、ハイサイド電流検知部５４の構成はこれに限定されるものではなく、同様の第２異常検知信号Ｓ１１を生成することができる限り、いかなる構成を採用しても構わない。

再び図９に戻って、異常検知回路５０に含まれる回路要素の説明を続ける。

判別部５５は、第１異常検知信号Ｓ６と第２異常検知信号Ｓ１１に基づいて、Ｈブリッジ回路１０に生じた異常が地絡であるかオープン異常であるかを判別する。

図１１は、判別部５５の入出力論理を示す図であり、第１異常検知信号Ｓ６、第２異常検知信号Ｓ１１、ゲート信号Ｓ６ａ及びＳ６ｂ、地絡検知信号Ｓ７ａ、オープン異常検知信号Ｓ７ｂ、並びに、判定結果の内容が示されている。

本図に示したように、第１異常検知信号Ｓ６と第２異常検知信号Ｓ１１が共にハイレベルである場合、すなわち、シンク電流Ｉｒｎｆが流れていない状態で、ハイサイド電流Ｉ１またはＩ２が流れている場合、判別部５５は、外部端子Ｔ１ないしＴ２に地絡が生じていると判断して、ゲート信号Ｓ６ａをハイレベルとし、ゲート信号Ｓ６ｂをローレベルとする。その結果、トランジスタ５３ａがオンとなり、トランジスタ５３ｂがオフとなるので、地絡検知信号Ｓ７ａがローレベル（異常時の論理レベル）となり、オープン異常検知信号Ｓ７ｂがハイレベル（正常時の論理レベル）となる。

また、第１異常検知信号Ｓ６がハイレベルであり、第２異常検知信号Ｓ１１がローレベルである場合、すなわち、シンク電流Ｉｒｎｆもハイサイド電流Ｉ１及びＩ２も流れていない場合、判別部５５は、外部端子Ｔ１ないしＴ２にオープン異常が生じていると判断して、ゲート信号Ｓ６ａをローレベルとし、ゲート信号Ｓ６ｂをハイレベルとする。その結果、トランジスタ５３ａがオフとなり、トランジスタ５３ｂがオンとなるので、地絡検知信号Ｓ７ａがハイレベル（正常時の論理レベル）となり、オープン異常検知信号Ｓ７ｂがローレベル（異常時の論理レベル）となる。

また、第１異常検知信号Ｓ６がローレベルである場合、すなわち、シンク電流Ｉｒｎｆが流れている場合、判別部５５は、第２異常検知信号Ｓ１１に依ることなく、外部端子Ｔ１及びＴ２には何ら異常が生じていないと判断して、ゲート信号Ｓ６ａ及びＳ６ｂをいずれもローレベルとする。その結果、トランジスタ５３ａ及び５３ｂがいずれもオフとなるので、地絡検知信号Ｓ７ａ及びオープン異常検知信号Ｓ７ｂがいずれもハイレベル（正常時の論理レベル）となる。

このような異常検知回路５０を用いることにより、Ｈブリッジ回路１０に生じた異常が地絡であるかオープン異常であるかを判別することができるようになるので、より適切なメンテナンスを行うことが可能となる。

なお、上記の実施形態では、モータ駆動ＩＣ１に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、出力段としてＨブリッジ回路を有する負荷駆動装置全般に広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明に係る異常検知回路は、例えば、負荷駆動装置及びこれを用いた電気機器の信頼性並びに安全性を高める手段として利用することが可能である。

１、１−１〜１−ｍ モータ駆動ＩＣ（負荷駆動装置）
２、２−１〜２−ｍ モータコイル（負荷）
３ マイコン
４ 報知部
１０ Ｈブリッジ回路
１１、１２ Ｐチャネル型ＭＯＳ電界効果トランジスタ（ハイサイドスイッチ）
１３、１４ Ｎチャネル型ＭＯＳ電界効果トランジスタ（ローサイドスイッチ）
２０ 制御回路
３０ 過電流保護回路
３１−１、３１−２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
３１−３、３１−４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
３２Ｈ、３２Ｌ センス抵抗
３３Ｈ、３３Ｌ コンパレータ
３４ 論理和演算器
４０ 定電流チョッピング回路
４１ ＰＷＭタイマ
４１１、４１２ コンパレータ
４１３ ロジック部
４１４ Ｐチャネル型ＭＯＳ電界効果トランジスタ
４１５ 抵抗
４２ アンプ
４３ デジタル／アナログ変換器（ＤＡＣ）
４４ コンパレータ
５０ 異常検知回路
５１ クロックパルス生成部
５２ カウンタ
５３、５３ａ、５３ｂ Ｎチャネル型ＭＯＳ電界効果トランジスタ
５４ ハイサイド電流検知部
５４１ コンパレータ
５５ 判別部
１００ 電気機器
Ｔ１〜Ｔ８、Ｔ４ａ、Ｔ４ｂ 外部端子
Ｒ１〜Ｒ４ 抵抗
Ｒ５ センス抵抗
Ｃ１ コンデンサ

Claims (11)

1. Ｈブリッジ回路のシンク電流を監視し、所定時間にわたって前記シンク電流が検出されなければ第１異常検知信号を生成する異常検知回路であって、
   前記Ｈブリッジ回路の上側スイッチ素子に流れるハイサイド電流を監視して、第２異常検知信号を生成するハイサイド電流検知部と；
   前記第１異常検知信号と前記第２異常検知信号に基づいて、前記Ｈブリッジ回路に生じた異常が地絡であるかオープン異常であるかを判別する判別部と；
   を有することを特徴とする異常検知回路。
2. 所定周波数のクロックパルスを生成するクロックパルス生成部と；
   前記クロックパルスの入力毎にカウント値がインクリメントされ、前記シンク電流が検出されたときに前記カウント値がリセットされ、前記カウント値がリセットされずに所定値に達したときに正常時論理レベルから異常時論理レベルとなる前記第１異常検知信号を生成するカウンタと；
   を有することを特徴とする請求項１に記載の異常検知回路。
3. 負荷の両端が各々接続される２つの外部端子に対してＨブリッジ型に接続された４つのスイッチ素子を有するＨブリッジ回路と；
   前記スイッチ素子のオン／オフ制御を行う制御回路と；
   請求項１または請求項２に記載の異常検知回路と；
   を有することを特徴とする負荷駆動装置。
4. 前記シンク電流と所定の目標値とを比較して、前記スイッチ素子のオン期間をチョッピングするか否かを決定するチョッピング制御信号を生成し、これを前記制御回路に出力する定電流チョッピング回路を有し、
   前記カウンタは、前記チョッピング制御信号をリセット信号として流用することを特徴とする請求項３に記載の負荷駆動装置。
5. 負荷の両端が各々接続される２つの外部端子に対してＨブリッジ型に接続された４つのスイッチ素子を有するＨブリッジ回路と；
   前記スイッチ素子のオン／オフ制御を行う制御回路と；
   前記Ｈブリッジ回路のシンク電流を監視し、所定時間にわたって前記シンク電流が検出されなければ異常と判断する異常検知回路と；
   を有し、
   前記異常検知回路は、
   所定周波数のクロックパルスを生成するクロックパルス生成部と；
   前記クロックパルスの入力毎にカウント値がインクリメントされ、前記シンク電流が検出されたときに前記カウント値がリセットされ、前記カウント値がリセットされずに所定値に達したときに正常時論理レベルから異常時論理レベルとなる第１異常検知信号を生成するカウンタと；
   前記シンク電流と所定の目標値とを比較して、前記スイッチ素子のオン期間をチョッピングするか否かを決定するチョッピング制御信号を生成し、これを前記制御回路に出力する定電流チョッピング回路と；
   を有し、
   前記カウンタは、前記チョッピング制御信号をリセット信号として流用することを特徴とする負荷駆動装置。
6. 前記定電流チョッピング回路は、前記スイッチ素子のオン期間をチョッピングする際のＰＷＭデューティを決定するＰＷＭデューティ制御信号を生成し、これを前記制御回路に出力するＰＷＭタイマを有し、
   前記クロックパルス生成部は、前記ＰＷＭデューティ制御信号に基づいて前記クロックパルスを生成することを特徴とする請求項４または請求項５に記載の負荷駆動装置。
7. 前記スイッチ素子に流れる電流と所定の上限値とを比較して、前記スイッチ素子を強制的にオフするか否かを決定する過電流保護信号を生成し、これを前記制御回路に出力する過電流保護回路を有することを特徴とする請求項３〜請求項６のいずれかに記載の負荷駆動装置。
8. 前記異常検知回路は、前記負荷駆動装置の外部に異常検知信号を出力するための出力部を有することを特徴とする請求項３〜請求項７のいずれかに記載の負荷駆動装置。
9. 負荷と；
   前記負荷の駆動制御を行う請求項８に記載の負荷駆動装置と；
   前記負荷駆動装置から異常検知信号を受け付けて報知制御信号を生成するマイコンと；
   前記報知制御信号に基づいて異常を報知する報知部と；
   を有することを特徴とする電気機器。
10. 前記マイコンは、前記負荷駆動装置に対して診断要求信号を出力し、
    前記負荷駆動装置は、前記診断要求信号を受け付けて前記異常検知信号を出力することを特徴とする請求項９に記載の電気機器。
11. 前記負荷駆動装置には、前記負荷が複数接続されており、
    前記異常検知信号には、各負荷毎の異常検知結果がシリアルデータのビット値として含まれていることを特徴とする請求項１０に記載の電気機器。

Images