JP5518087B2 - 範囲検出を行うための命令及びロジック - Google Patents
範囲検出を行うための命令及びロジック Download PDFInfo
- Publication number
- JP5518087B2 JP5518087B2 JP2011534699A JP2011534699A JP5518087B2 JP 5518087 B2 JP5518087 B2 JP 5518087B2 JP 2011534699 A JP2011534699 A JP 2011534699A JP 2011534699 A JP2011534699 A JP 2011534699A JP 5518087 B2 JP5518087 B2 JP 5518087B2
- Authority
- JP
- Japan
- Prior art keywords
- range
- vector
- logic
- input
- vector elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 42
- 239000013598 vector Substances 0.000 claims description 129
- 238000004364 calculation method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000007620 mathematical function Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
Claims (17)
- 複数の入力ベクトル要素のそれぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうちの対応する範囲限界ベクトル要素とを比較して、それぞれの入力ベクトル要素が含まれるスプライン多項式の範囲を比較結果に基づき検出して範囲値を決定する範囲検出命令を実行するロジックを備える装置。
- 前記ロジックは、入力ベクトルの要素それぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうち、対応する範囲限界ベクトル要素とを比較する二分探索ロジックを含む請求項1に記載の装置。
- 前記ロジックは、前記範囲値を含む範囲値ベクトルを格納する範囲ベクトルストレージを含む請求項1または2に記載の装置。
- 前記ロジックは、前記複数の入力ベクトル要素を格納する入力ベクトルストレージを含む請求項1から3のいずれか一項に記載の装置。
- 前記ロジックは、前記複数の入力ベクトル要素に対応する複数の係数ベクトル要素を格納する、少なくとも1つの係数ベクトルストレージを含む請求項1から4のいずれか一項に記載の装置。
- 前記ロジックは、前記複数の入力ベクトル要素に対応する複数のオフセットベクトル要素を格納する、少なくとも1つのオフセットベクトルストレージを含む請求項1から5のいずれか一項に記載の装置。
- 前記ロジックは、前記複数の入力ベクトル要素に対応する複数の出力ベクトル要素を格納する、少なくとも1つの出力ベクトルストレージを含む請求項1から6のいずれか一項に記載の装置。
- コンピュータに設けられた範囲検出ロジックが、スプライン関数の複数の入力値のそれぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうちの対応する範囲限界ベクトル要素とを比較して、複数の入力値のそれぞれが含まれる複数の範囲値のそれぞれを含む範囲ベクトルを比較結果に基づき生成する、範囲検出命令を実行する段階と、
コンピュータが、前記スプライン関数の前記複数の入力値に対応した複数の多項式に対応する複数の係数を生成する係数照合オペレーションを実行する段階と、
コンピュータが、前記複数の入力値に対応する複数の出力値を生成する多項式の値を求める計算を実行する段階と
を備える方法。 - 前記範囲検出ロジックは、前記複数の入力値のそれぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうち、対応する範囲限界ベクトル要素とを比較する二分探索ロジックを含む請求項8に記載の方法。
- 範囲検出命令を格納するストレージと、
前記範囲検出命令の実行に応答して、複数の入力ベクトル要素のそれぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうちの対応する範囲限界ベクトル要素とを比較して、それぞれの入力ベクトル要素が含まれるスプライン多項式の範囲を比較結果に基づき検出して範囲値を決定するプロセッサと
を備えるシステム。 - 前記プロセッサは、入力ベクトルの要素それぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうち、対応する範囲限界ベクトル要素とを比較する二分探索ロジックを含む請求項10に記載のシステム。
- 前記プロセッサは、前記範囲値を含む範囲値ベクトルを格納する範囲ベクトルストレージを含む請求項10または11に記載のシステム。
- 前記プロセッサは、前記複数の入力ベクトル要素を格納する入力ベクトルストレージを含む請求項10から12のいずれか一項に記載のシステム。
- 前記プロセッサは、前記複数の入力ベクトル要素に対応する複数の係数ベクトル要素を格納する、少なくとも1つの係数ベクトルストレージを含む請求項10から13のいずれか一項に記載のシステム。
- 前記プロセッサは、前記複数の入力ベクトル要素に対応する複数のオフセットベクトル要素を格納する、少なくとも1つのオフセットベクトルストレージを含む請求項10から14のいずれか一項に記載のシステム。
- スプライン関数の複数の入力値のそれぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうちの対応する範囲限界ベクトル要素とを比較して、複数の入力値のそれぞれが含まれる複数の範囲値のそれぞれを含む範囲ベクトルを比較結果に基づき生成する、範囲検出命令を実行する第1ロジックと、
前記スプライン関数の前記複数の入力値に対応した複数の多項式に対応する複数の係数を生成する係数照合オペレーションを実行する第2ロジックと、
前記複数の入力値に対応する複数の出力値を生成する多項式の値を求める計算を実行する第3ロジックと
を備えるプロセッサ。 - 前記第1ロジックは、前記複数の入力値のそれぞれと、スプライン関数の複数の範囲を表す複数の範囲限界ベクトル要素のうち、対応する範囲限界ベクトル要素とを比較する二分探索ロジックを含む請求項16に記載のプロセッサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/290,565 | 2008-10-31 | ||
US12/290,565 US8386547B2 (en) | 2008-10-31 | 2008-10-31 | Instruction and logic for performing range detection |
PCT/US2009/062307 WO2010051298A2 (en) | 2008-10-31 | 2009-10-28 | Instruction and logic for performing range detection |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014006991A Division JP5883462B2 (ja) | 2008-10-31 | 2014-01-17 | 範囲検出を行うための命令及びロジック |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012507796A JP2012507796A (ja) | 2012-03-29 |
JP5518087B2 true JP5518087B2 (ja) | 2014-06-11 |
Family
ID=42063259
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011534699A Active JP5518087B2 (ja) | 2008-10-31 | 2009-10-28 | 範囲検出を行うための命令及びロジック |
JP2014006991A Expired - Fee Related JP5883462B2 (ja) | 2008-10-31 | 2014-01-17 | 範囲検出を行うための命令及びロジック |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014006991A Expired - Fee Related JP5883462B2 (ja) | 2008-10-31 | 2014-01-17 | 範囲検出を行うための命令及びロジック |
Country Status (7)
Country | Link |
---|---|
US (1) | US8386547B2 (ja) |
JP (2) | JP5518087B2 (ja) |
KR (1) | KR101105474B1 (ja) |
CN (1) | CN101907987B (ja) |
DE (1) | DE102009051288A1 (ja) |
TW (1) | TWI470545B (ja) |
WO (1) | WO2010051298A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9280347B2 (en) | 2012-03-15 | 2016-03-08 | International Business Machines Corporation | Transforming non-contiguous instruction specifiers to contiguous instruction specifiers |
US9454366B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Copying character data having a termination character from one memory location to another |
US9459864B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Vector string range compare |
US9459868B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a dynamically determined memory boundary |
US9715383B2 (en) | 2012-03-15 | 2017-07-25 | International Business Machines Corporation | Vector find element equal instruction |
US9454367B2 (en) | 2012-03-15 | 2016-09-27 | International Business Machines Corporation | Finding the length of a set of character data having a termination character |
US9588762B2 (en) | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
US9710266B2 (en) | 2012-03-15 | 2017-07-18 | International Business Machines Corporation | Instruction to compute the distance to a specified memory boundary |
US9268566B2 (en) | 2012-03-15 | 2016-02-23 | International Business Machines Corporation | Character data match determination by loading registers at most up to memory block boundary and comparing |
US9459867B2 (en) | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Instruction to load data up to a specified memory boundary indicated by the instruction |
US9513907B2 (en) * | 2013-08-06 | 2016-12-06 | Intel Corporation | Methods, apparatus, instructions and logic to provide vector population count functionality |
US9495155B2 (en) | 2013-08-06 | 2016-11-15 | Intel Corporation | Methods, apparatus, instructions and logic to provide population count functionality for genome sequencing and alignment |
US20190250917A1 (en) * | 2018-02-14 | 2019-08-15 | Apple Inc. | Range Mapping of Input Operands for Transcendental Functions |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918618A (en) * | 1988-04-11 | 1990-04-17 | Analog Intelligence Corporation | Discrete weight neural network |
US6535905B1 (en) | 1999-04-29 | 2003-03-18 | Intel Corporation | Method and apparatus for thread switching within a multithreaded processor |
JP3303835B2 (ja) * | 1999-04-30 | 2002-07-22 | 日本電気株式会社 | 音声の規則合成のためのピッチパタン生成装置及び方法 |
JP3688533B2 (ja) * | 1999-11-12 | 2005-08-31 | 本田技研工業株式会社 | 排ガス浄化用触媒装置の劣化状態評価方法 |
JP3900359B2 (ja) | 2001-08-22 | 2007-04-04 | アデランテ テクノロジーズ ベスローテン フェンノートシャップ | パイプライン化されたプロセッサ及び命令ループ実行方法 |
JP4144378B2 (ja) * | 2003-02-28 | 2008-09-03 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
US7668894B2 (en) | 2003-08-22 | 2010-02-23 | Apple Inc. | Computation of power functions using polynomial approximations |
WO2007049150A2 (en) | 2005-09-28 | 2007-05-03 | Arc International (Uk) Limited | Architecture for microprocessor-based systems including simd processing unit and associated systems and methods |
-
2008
- 2008-10-31 US US12/290,565 patent/US8386547B2/en active Active
-
2009
- 2009-10-28 WO PCT/US2009/062307 patent/WO2010051298A2/en active Application Filing
- 2009-10-28 JP JP2011534699A patent/JP5518087B2/ja active Active
- 2009-10-29 DE DE102009051288A patent/DE102009051288A1/de active Pending
- 2009-10-30 KR KR1020090104031A patent/KR101105474B1/ko active IP Right Grant
- 2009-10-30 TW TW98136966A patent/TWI470545B/zh not_active IP Right Cessation
- 2009-10-31 CN CN200910253082.XA patent/CN101907987B/zh active Active
-
2014
- 2014-01-17 JP JP2014006991A patent/JP5883462B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2010051298A3 (en) | 2010-07-08 |
CN101907987A (zh) | 2010-12-08 |
JP2012507796A (ja) | 2012-03-29 |
US20100115014A1 (en) | 2010-05-06 |
KR101105474B1 (ko) | 2012-01-13 |
JP5883462B2 (ja) | 2016-03-15 |
WO2010051298A2 (en) | 2010-05-06 |
JP2014096174A (ja) | 2014-05-22 |
TW201030607A (en) | 2010-08-16 |
TWI470545B (zh) | 2015-01-21 |
DE102009051288A1 (de) | 2010-05-06 |
US8386547B2 (en) | 2013-02-26 |
KR20100048928A (ko) | 2010-05-11 |
CN101907987B (zh) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518087B2 (ja) | 範囲検出を行うための命令及びロジック | |
CN109643228B (zh) | 用于浮点乘加运算的低能耗尾数乘法 | |
GB2497698B (en) | Performing a multiply-multiply-accumulate instruction | |
TWI471801B (zh) | 降低於一處理器之積和熔加運算(fma)單元中之功率消耗的技術 | |
JP2009140491A (ja) | 融合型積和演算機能ユニット | |
GB2553783A (en) | Vector multiply-add instruction | |
US20090172355A1 (en) | Instructions with floating point control override | |
US8615541B2 (en) | Extended-precision integer arithmetic and logical instructions | |
US5341320A (en) | Method for rapidly processing floating-point operations which involve exceptions | |
TWI455019B (zh) | 執行倒數指令的設備、方法及系統 | |
WO2019141160A1 (zh) | 一种数据处理的方法及装置 | |
US6078940A (en) | Microprocessor with an instruction for multiply and left shift with saturate | |
JP2008527559A (ja) | プロセッサ及びその命令発行方法 | |
CN110750300A (zh) | 一种基于忆阻器存储器内处理的混合计算装置 | |
US10289386B2 (en) | Iterative division with reduced latency | |
US20090070398A1 (en) | Method and Apparatus for an Area Efficient Transcendental Estimate Algorithm | |
US20180046459A1 (en) | Data processing | |
US7580967B2 (en) | Processor with maximum and minimum instructions | |
US20220326956A1 (en) | Processor embedded with small instruction set | |
Arakawa | An embedded processor: is it ready for high-performance computing? | |
US20130132452A1 (en) | Method and Apparatus for Fast Computation of Integral and Fractional Parts of a High Precision Floating Point Multiplication Using Integer Arithmetic | |
JP3773033B2 (ja) | データ演算処理装置及びデータ演算処理プログラム | |
Khalvati et al. | An efficient architecture for hardware implementations of image processing algorithms | |
Le-Huu et al. | A micro-architecture design for the 32-bit VLIW DSP processor core | |
JP2003114795A (ja) | 加算に続く予測比較器システム及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130422 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130430 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130624 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5518087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |