JP5513507B2 - 量子プロセッサ素子の能動的補償のためのシステム、方法および装置 - Google Patents

Description

関連出願の相互参照

本出願は、米国法典第３５編１１９（ｅ）条に基づき、２００８年９月３日出願の米国仮特許出願第６１／０９４，００２号、題名「量子プロセッサ素子の能動的補償のためのシステム、方法および装置」からの優先権を主張しその全体を参照により本明細書に援用する。

本システム、方法および装置は一般的には超伝導装置に関し、特に量子プロセッサ内の超伝導素子の能動的補償に関する。

超伝導量子ビット
量子コンピュータでの使用について検討中の多様なハードウェアとソフトウェア手法が存在する。１つのハードウェア手法は、超伝導量子ビットを規定するためにアルミおよび／またはニオブなどの超伝導材料で形成された集積回路を採用する。情報を符号化するのに使用される物理的性質に応じ超伝導量子ビットをいくつかの範疇に分けることができる。例えば、超伝導量子ビットを電荷装置（charge device）、磁束装置（flux device）および位相装置（phase device）に分けることができる。電荷装置は装置の電荷状態に情報を格納し操作し、磁束装置は装置の一部を通過する磁束と関係する変数に情報を格納し操作し、位相装置は装置の２領域間の超伝導位相の差に関係する変数に情報を格納し操作する。

多様な形式の超伝導磁束量子ビットが当該技術領域では実施されてきたが、成功した実施態様はすべて通常は、少なくとも１つのジョセフソン接合により遮断される超伝導ループ（すなわち「量子ビットループ」）を含む。いくつかの実施態様は、互いに直列および／または並列に結合された複数の超伝導ループを実装する。いくつかの実施態様は、互いに直列または並列に結合された複数のジョセフソン接合を実装する。当該技術領域では、互いに並列に結合された一対のジョセフソン接合は複合ジョセフソン接合（ＣＪＪ：compound Josephson junction）として知られている。ＣＪＪの振る舞いは互いに並列に結合された複数の抵抗器の振る舞いが単独の実効抵抗としてモデル化され得るやり方と同様にして単独の実効ジョセフソン接合としてモデル化され得るものと理解される。

量子プロセッサ
コンピュータプロセッサは、アナログプロセッサ例えば超伝導量子プロセッサなどの量子プロセッサの形式をとることができる。超伝導量子プロセッサは多数の量子ビット（例えば、２以上の超伝導量子ビット）および関連する局所バイアス装置を含むことができる。本システム、方法および装置に関連して使用することができる例示的な量子プロセッサのさらなる詳細と実施形態については、米国特許第７，５３３，０６８号、米国特許出願公開第２００８−０１７６７５０号、米国特許出願公開第２００９−０１２１２１５号および国際出願ＰＣＴ／ＵＳ／２００９／０３７９８４号に記載されている。

量子プロセッサ素子の能動的補償を可能にする様々なシステム、方法および装置について説明する。

少なくとも一実施態様は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む主複合ジョセフソン接合構造を含む回路として要約することができる。ここで、主複合ジョセフソン接合構造の２つの並列電流経路のそれぞれはそれぞれのジョセフソン接合構造を含み、主複合ジョセフソン接合構造の２つの並列電流経路の第１の経路内のジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第１の副複合ジョセフソン接合構造と、それぞれが第１の副複合ジョセフソン接合構造の２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を含む。本回路は、主複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースおよび／または第１の副複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースを含むことができる。主複合ジョセフソン接合構造の２つの並列電流経路の第２の経路内のジョセフソン接合構造は、主複合ジョセフソン接合構造の２つの並列電流経路の第２の経路を遮断する単独のジョセフソン接合を含むことができる。あるいは、主複合ジョセフソン接合構造の２つの並列電流経路の第２の経路内のジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第２の副複合ジョセフソン接合構造と、それぞれが第２の副複合ジョセフソン接合構造の２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を含む。このような実施態様では、プログラミングインターフェースは第２の副複合ジョセフソン接合構造に制御信号を結合するように構成されてもよい。

少なくとも一実施態様は、臨界温度以下で超伝導となる第１の電流経路により形成される量子ビットループと、量子ビットループを遮断する主複合ジョセフソン接合構造であって、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む主複合ジョセフソン接合構造と、を含む超伝導量子ビットとして要約することができる。ここで、主複合ジョセフソン接合構造の２つの並列電流経路のそれぞれはそれぞれのジョセフソン接合構造を含み、主複合ジョセフソン接合構造の２つの並列電流経路の第１の経路内のジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第１の副複合ジョセフソン接合構造と、それぞれが第１の副複合ジョセフソン接合構造の２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を含む。超伝導量子ビットは超伝導磁束量子ビットであってよい。プログラミングインターフェースは量子ビットループに制御信号を結合するように構成されてもよい、および／または、プログラミングインターフェースは主複合ジョセフソン接合構造に制御信号を結合するように構成されてもよい、および／またはプログラミングインターフェースは第１の副複合ジョセフソン接合構造に制御信号を結合するように構成されてもよい。主複合ジョセフソン接合構造の２つの並列電流経路の第２の経路内のジョセフソン接合構造は、主複合ジョセフソン接合構造の２つの並列電流経路の第２の経路を遮断する単独のジョセフソン接合を含むことができる。あるいは、主複合ジョセフソン接合構造の２つの並列電流経路の第２の経路内のジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第２の副複合ジョセフソン接合構造と、それぞれが第２の副複合ジョセフソン接合構造の２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を含むことができる。プログラミングインターフェースは第２の副複合ジョセフソン接合構造に制御信号を結合するように構成されてもよい。

少なくとも一実施態様は、第１の超伝導電流経路により形成される量子ビットループと；第１の対の並列超伝導電流経路により形成される第１の複合ジョセフソン接合構造であって、第１の複合ジョセフソン接合構造は量子ビットループを遮断し、第１の対の並列超伝導電流経路内の各超伝導電流経路は、少なくとも１つのジョセフソン接合により遮断される、第１の複合ジョセフソン接合構造と；超伝導電流経路を介し第１の複合ジョセフソン接合構造と並列に結合された直列ＬＣ回路であって、直列ＬＣ回路はチューニング可能容量を実現する、直列ＬＣ回路と、を含む超伝導量子ビットとして要約することができる。超伝導量子ビットは超伝導磁束量子ビットであってよい。直列ＬＣ回路は、少なくとも１つの容量と、少なくとも１つの容量と直列に結合されるとともに第２の対の並列超伝導電流経路により形成された第２の複合ジョセフソン接合構造と、を含むことができる。ここで、第２の対の並列超伝導電流経路内の各超伝導電流経路は少なくとも１つのジョセフソン接合により遮断される。プログラミングインターフェースは、第２の複合ジョセフソン接合構造に制御信号を結合しこれによりＬＣ回路の容量をチューニングするように構成されてもよい。

少なくとも一実施態様は、超伝導電流経路により形成され少なくとも１つのジョセフソン接合構造により遮断される量子ビットループと、量子ビットループに誘導結合されるように構成された第１のチューニング可能結合器と、を含む超伝導量子ビットを含む量子ビット制御システムとして要約することができる。ここで、第１のチューニング可能結合器のインダクタンスは、第１のチューニング可能結合器に制御信号を誘導結合するように構成されたプログラミングインターフェースにより制御され、第１のチューニング可能結合器は他のいかなる量子ビットにも実質的に結合されない。超伝導量子ビットは超伝導磁束量子ビットであってよい。量子ビット制御システムはさらに、量子ビットループに誘導結合するように構成された少なくとも１つの追加のチューニング可能結合器を含むことができる。ここで、少なくとも１つの追加のチューニング可能結合器のインダクタンスは、少なくとも１つの追加のチューニング可能結合器に制御信号を誘導結合するように構成されたプログラミングインターフェースにより制御され、少なくとも１つの追加のチューニング可能結合器は他のいかなる量子ビットにも実質的に結合されない。

少なくとも一実施態様は、超伝導電流経路により形成され少なくとも１つのジョセフソン接合構造により遮断される量子ビットループと、量子ビットループを遮断する少なくとも１つのＬ−チューナ（L-tuner）複合ジョセフソン接合構造と、Ｌ−チューナ複合ジョセフソン接合構造に制御信号を誘導結合しこれにより量子ビットループのインダクタンスを制御するように構成されたプログラミングインターフェースと、を含む超伝導量子ビットを含む量子ビット制御システムとして要約することができる。超伝導量子ビットは超伝導磁束量子ビットであってよい。

少なくとも一実施態様は、パラメータに関連する第１の特性を有する第１の量子ビットと、同パラメータに関連する第２の特性を有する第２の量子ビットであって、第１の量子ビットの第１の特性は第２の量子ビットの第２の特性とは異なる、第２の量子ビットと、第１の量子ビットと第２の量子ビット間の通信可能結合（communicative coupling）を与えるように選択的に設定可能な結合系と、第１の量子ビットの第１の特性が第２の量子ビットの第２の特性と一致するように第１の量子ビットのパラメータをチューニングするように選択的に動作可能な少なくとも１つの装置と、を含む量子プロセッサとして要約することができる。いくつかの実施態様では、パラメータはインダクタンスと容量からなる群から選択されてもよい。

添付図面において、同一の参照番号は同様の要素または行為を同定する。添付図面における要素の寸法と相対位置は必ずしも原寸に比例して描かれていない。例えば、様々な要素の形状と角度は原寸に比例して描かれていなく、これらの要素のいくつかは図面の読み易さを向上させるために任意に拡大配置される。さらに、描かれた要素の特定形状は、特定の要素の実際の形状に関するいかなる情報も伝えるように意図されていなく、添付図面における認識の容易さのためにもっぱら選択された。

超伝導磁束量子ビットとして実装され得る従来の超伝導回路の概略図である。 図示された一実施形態による、ジョセフソン接合の１つが副複合ジョセフソン接合構造で置換された主複合ジョセフソン接合構造により遮断される量子ビットループを含む超伝導量子ビットの概略図である。 図示された一実施形態による、ジョセフソン接合の両方がそれぞれの副複合ジョセフソン接合構造により置換された主複合ジョセフソン接合構造により遮断される量子ビットループを含む超伝導量子ビットの概略図である。 図示された一実施形態による、量子ビット容量のチューニングを可能にするようにされた超伝導磁束量子ビットの概略図である。 図示された一実施形態による、量子ビットインダクタンスをチューニングするための第１の専用チューニング可能結合器を有する超伝導磁束量子ビットの概略図である。 図示された一実施形態による、量子ビットインダクタンスのチューニングを可能にするために量子ビットループ内で直列に結合されたＬ−チューナＣＪＪ構造を含む超伝導磁束量子ビットの概略図である。

以下の説明では、いくつかの具体的詳細が様々な開示実施形態を完全に理解するために含まれる。しかしながら、本実施形態は、これらの特定の詳細の１つまたは複数が無くても、あるいは他の方法、部品、材料等により、実行され得るということを当業者は認識するだろう。他の事例では、量子装置等の量子プロセッサ、結合装置およびマイクロプロセッサと駆動回路を含む制御システムに関連する周知の構造については、本システム、方法および装置の実施形態の説明を不必要に曖昧にすることを避けるために詳細に示さなかったかあるいは説明しなかった。本明細書と添付の特許請求範囲を通して、用語「要素」と「要素群」は、限定するものではないが量子プロセッサに関連するこのような構造、システムおよび装置、そしてそれらに関連するプログラム可能パラメータのすべてを包含するように使用される。

文脈上必要な場合以外は、以下の明細書と特許請求範囲を通して、用語「含む(comprise)」とその活用形は開かれた包括的な意味、すなわち「含むが限定するものではない」と解釈されるものとする。

本明細書全体にわたる「一実施形態」、「実施形態」、または「別の実施形態」への参照は、その実施形態に関して説明された特定の参照特徴、構造または特性が少なくとも一実施形態に含まれることを意味する。したがって、本明細書の全体にわたる様々な箇所における「一実施形態では」または「実施形態では」または「別の実施形態では」の語句の出現は、必ずしもすべてが同じ実施形態を参照するとは限らない。さらに、特定の特徴、構造または特性は、１つまたは複数の実施形態では任意の好適なやり方で組み合わせられてもよい。

本明細書と添付特許請求範囲において使用されるように、単数冠詞での表現形式は、その内容が明記しない限り、複数の参照を含むということに留意されたい。したがって例えば、「量子プロセッサ」を含む問題解決システムへの参照は、単独の量子プロセッサまたは２つ以上の量子プロセッサを含む。用語「または」は通常、その内容が明らかに規定しない限り「および／または」を含む意味で使用されるということにも留意すべきである。

本明細書に記載される各標題は便宜のためだけであって、実施形態の範囲や意味を解釈するものではない。

本明細書に記載の様々な実施形態は、超伝導量子プロセッサの素子間の望ましくない相違の能動的補償を可能にする機構を提供する。超伝導量子プロセッサは、物理的手段（例えばリソグラフィ、エッチング、蒸着または堆積、マスキング、化学機械平坦化等）により製作される物理的装置であり、これらの製造工程は不完全な場合がある。超伝導量子プロセッサの素子間の望ましくない相違は例えば、様々な構成要素装置（例えば、ジョセフソン接合、量子ビット、結合器等）の正確な組成および構成に若干の変動を生ずるこれら製造工程のうちのいずれかの工程における変動から生じ得る。これらの相違は、これらの装置の振る舞いと、これらの装置がどのように相互に作用するかに影響を与え得る。例えば、２つのジョセフソン接合の寸法に相違があれば２つのジョセフソン接合の振る舞いと特性パラメータに相違が生じ得る。場合によっては、例えば複合ジョセフソン接合（ＣＪＪ）では、特定の振る舞いを与えるために２つのジョセフソン接合の特性（例えば臨界電流）を整合させることが望ましいかもしれない。２つのジョセフソン接合の振る舞いが製造変動のために異なるＣＪＪは、「ジョセフソン接合非対称性」を呈すると言われる。本システム、方法および装置の１つの態様は、超伝導量子プロセッサの素子（例えば量子ビット）のジョセフソン接合非対称性を能動的に補償する機構を提供する。

図１は、超伝導磁束量子ビットとして実施され得る従来の回路１００の概略図である。回路１００は第２の超伝導ループ１０２により遮断される第１の超伝導ループ１０１を含み、第２の超伝導ループ１０２自体は２つのジョセフソン接合１１１と１１２により遮断される。超伝導ループ１０１は以後「量子ビットループ」と呼ばれ、一方、２つのジョセフソン接合１１１と１１２と併せ超伝導ループ１０２は複合ジョセフソン接合（ＣＪＪ）構造と呼ばれる。図示のように、ＣＪＪ構造１０２はそれぞれがジョセフソン接合１１１、１１２により遮断される一対の並列電流経路１３１、１３２を含む。いくつかの用途では、量子ビットパラメータの制御と操作を容易にするために、ＣＪＪ構造１０２内のジョセフソン接合１１１、１１２は互いにほぼ同じであることが望ましいであろう。しかしながら、ジョセフソン接合を製作する物理的処理は、例えばジョセフソン接合１１１と１１２のそれぞれの臨界電流間の望ましくない相違などのジョセフソン接合非対称性を生じる可能性がある。本システム、方法および装置によると、ジョセフソン接合非対称性の能動的補償は、ＣＪＪ構造（例えば１０２）内の少なくとも１つのジョセフソン接合（例えば１１１または１１２）を別のＣＪＪ構造と置換することにより実現され得る。本明細書と添付の特許請求範囲を通して、用語「ＣＪＪ構造」は、それぞれが少なくとも１つのジョセフソン接合構造を含む電気的に互いに並列に結合された少なくとも２つの超伝導電流経路を含む構造を示すために使用される。用語「ジョセフソン接合構造」は、単独の物理的ジョセフソン接合により、あるいは単独の「実効」抵抗を実現するために複数の抵抗器が互いに直列または並列に結合され得るやり方といくつかの点で同様に、電気的に互いに直列または並列に結合された複数の物理的ジョセフソン接合による、かのいずれかにより実現され得る「実効」ジョセフソン接合を示すために使用される。用語「主ＣＪＪ構造」は、回路素子としての実効ジョセフソン接合を与えるために電流経路（例えば量子ビットループ１０１）を直接遮断するＣＪＪ構造（例えばＣＪＪ１０２）を示すために使用される。本システム、方法および装置によると、ジョセフソン接合構造は、単独の物理的ジョセフソン接合により、あるいは物理的ＣＪＪ構造によるかのいずれかにより実現され得る。用語「副ＣＪＪ構造」は、本明細書では、主ＣＪＪ構造内のジョセフソン接合構造の１つを実現するために主ＣＪＪ構造内でネスト化されたＣＪＪ構造を説明するために使用される。

図２Ａは、２つのジョセフソン接合構造２１１ａと２１２ａを含む主ＣＪＪ構造２０２ａにより遮断される量子ビットループ２０１ａを含む超伝導量子ビット２００ａの実施形態の概略図である。主ＣＪＪ構造２０２ａは、それぞれがジョセフソン接合構造２１１ａ、２１２ａにより遮断される１対の並列電流経路２３１ａ、２３２ａを含む。本システム、方法および装置によると、ジョセフソン接合構造２１２ａは副ＣＪＪ構造２１２ａにより物理的に実現される。このようにして、回路１００のジョセフソン接合１１２は量子ビット２００ａ内の副ＣＪＪ構造２１２ａにより置換される。主ＣＪＪ構造２０２ａと同様に、副構造ＣＪＪ２１２ａもまた、それぞれがそれぞれのジョセフソン接合（混雑を減らすためには図ではラベル付けされていない）により遮断される１対の並列電流経路を含む。ＣＪＪ構造は、その振る舞いがＣＪＪ構造を構成する少なくとも２つのジョセフソン接合間の相互作用によりおよびＣＪＪループに結合され得る制御信号をプログラムすることにより少なくとも部分的に定義される単独の「実効ジョセフソン接合」としてモデル化され得るということを当業者は理解するだろう。副ＣＪＪ構造２１２ａにプログラミングインターフェース２２１ａの制御信号を結合することにより、副ＣＪＪ構造２１２ａの少なくともいくつかの特性を単独のジョセフソン接合２１１ａのものと一致するように調整することができる。したがって、図１の回路１００の製造変動はジョセフソン接合１１１と１１２間の望ましくない非対称性を生じ得るが、図２Ａの量子ビット２００ａは、主ＣＪＪ構造２０２ａ内の２つの実効ジョセフソン接合（すなわちジョセフソン接合２１１ａと副ＣＪＪ構造２１２ａ）の能動的整合を可能にするために主ＣＪＪ構造２０２ａが単独のジョセフソン接合（すなわちジョセフソン接合１１２）の１つの代わりに副ＣＪＪ構造２１２ａを含むようにされる。副ＣＪＪ構造２１２ａのチューニングは、副ＣＪＪ構造２１２ａに制御信号を誘導結合するように構成されてよいプログラミングインターフェース２２１ａにより実現される。さらに、量子計算の目的のための量子ビット２００ａのプログラミングと操作は、主ＣＪＪ構造２０２ａと量子ビットループ２０１ａに制御信号を誘導結合するように構成されてよいプログラミングインターフェース２２２ａと２２３ａを介し実現することができる。

いくつかの用途では、量子ビットの主ＣＪＪ構造内の少なくとも２つのジョセフソン接合構造の振る舞いの追加の制御を可能にすることが有利であろう。

図２Ｂは、それぞれがそれぞれのジョセフソン接合構造２１１ｂと２１２ｂにより遮断される１対の並列電流経路を含む主ＣＪＪ構造２０２ｂにより遮断される量子ビットループ２０１ｂを含む超伝導量子ビット２００ｂの実施形態の概略図である。量子ビット２００ｂでは、各ジョセフソン接合構造はそれぞれの副ＣＪＪ構造２１１ｂと２１２ｂにより実現される。このようにして、量子ビット２００ａの単独のジョセフソン接合２１１ａは量子ビット２００ｂ内の別の副ＣＪＪ構造２１１ｂにより置換される。量子ビット２００ｂ内の主ＣＪＪ構造２０２ｂは、それぞれがプログラミングインターフェース２２４ｂと２２１ｂによりそれぞれチューニング可能な２つの副ＣＪＪ構造２１１ｂと２１２ｂにより遮断される。副ＣＪＪ構造２１１ｂと２１２ｂの特性を互いにほぼ一致するようにチューニングすることにより、主ＣＪＪ構造２０２ａ内のジョセフソン接合非対称性の悪影響を緩和することができる。量子計算の目的のための量子ビット２００ｂのプログラミングと操作は、主ＣＪＪ構造２０２ｂと量子ビットループ２０１ｂに制御信号をそれぞれ誘導結合するように構成されてよいプログラミングインターフェース２２２ｂと２２３ｂを介し実現することができる。

本明細書で説明され図２Ａと図２Ｂの実施形態において例示されたジョセフソン接合非対称性を能動的に補償するシステム、方法および装置は、量子計算に先立ってあるいは量子計算中にジョセフソン接合非対称性を低減または生成するために使用され得るということを当業者は理解するだろう。いくつかの実施形態では、量子計算を実行する前に各主ＣＪＪ構造（例えば２０２ａ、２０２ｂ）の非対称性を除去するために各副ＣＪＪ構造（例えば２１２ａ、２１１ｂおよび／または２１２ｂ）をチューニングすることが有利であろう。いくつかの実施形態では、プログラミングインターフェース（例えば、プログラミングインターフェース２２１ａ−２２３ａおよび２２１ｂ−２２４ｂのいずれか）は米国特許出願公開第２００８−０２１５８５０号と国際出願ＰＣＴ／ＵＳ２００９／０４４５３７号に記載されたようなディジタル／アナログ変換器を少なくとも１つ含むことができる。

量子プロセッサ内のすべての量子ビットがほぼ完全に互いに同じように振る舞うことが通常は望ましい。したがって、図２Ａと図２Ｂで説明した主ＣＪＪ構造内の副ＣＪＪ構造の実装は、任意の量子ビット内のジョセフソン接合非対称性の影響を克服するために使用されてもよいが、この手法は多量子ビット量子プロセッサ内のすべての量子ビットの振る舞いのチューニング（すなわち同期）を可能にするということにも留意することが重要である。例えば、図２Ｂの複数の量子ビット２００ｂを含む量子プロセッサでは、プログラミングインターフェース２２１ｂと２２４ｂ（それぞれの量子ビット毎の）は各量子ビット２００ｂ内の２つのジョセフソン接合構造２１１ｂと２１２ｂ間の非対称性を補償するために使用されてよく、プログラミングインターフェース２２１ｂ、２２２ｂおよび２２４ｂ（再びそれぞれの量子ビット毎の）はプロセッサ内のすべての量子ビットの振る舞いを同期させるために一緒に使用されてよい。

ジョセフソン接合非対称性を補償する目的のための主ＣＪＪ構造内の実効ジョセフソン接合として機能する少なくとも１つの副ＣＪＪ構造の利用はＣＪＪ構造の任意の用途に取り込まれてよく、超伝導量子ビットまたは量子計算一般の利用に限定されないということを当業者は理解するだろう。

ジョセフソン接合非対称性に加え、全量子ビット容量は製造変動による望ましくない相違に敏感な別のパラメータである。個々の量子ビットにおいて実現される単独量子ビットトンネル分裂量（single qubit tunnel splitting）Δ_ｉは通常、製造変動により量子ビット間で変動し得る量子ビット容量に敏感である。したがって、本システム、方法および装置の別の態様は、チューニング可能容量を実装することにより量子プロセッサ内の各量子ビット（または量子ビットのサブセット）の量子ビット容量の相違を能動的に補償するための機構を提供する。一実施形態では、これは、量子ビットのＣＪＪ構造（例えば主ＣＪＪ構造）と並列に直列ＬＣ回路を結合することにより量子ビットレベルで実現される（インダクタンスＬ自体はチューニング可能ＣＪＪ構造により具現される）。

図３は、量子ビット容量のチューニングを可能にするようにされた超伝導磁束量子ビット３００の実施形態の概略図である。量子ビット３００は量子ビットループ３０１と第１のＣＪＪ構造３０２を含み、この点では量子ビット３００は図１の回路１００と似ている。しかしながら量子ビット３００内の量子ビット容量のチューニングを可能にするために、直列ＬＣ回路（破線箱３５０により囲まれた）が第１のＣＪＪ構造３０２と並列に結合される。ＬＣ回路３５０では、インダクタンスＬは第２のＣＪＪ構造３５１により実現され、このインダクタンスＬの大きさはプログラミングインターフェース３６１を使用することによりチューニングされてよい。プログラミングインターフェース３６１は第２のＣＪＪ構造３５１に制御信号を誘導結合するように構成されてよく、プログラミングインターフェース３６１はディジタル／アナログ変換器を含んでもよいし、含まなくてもよい。したがって、第２のＣＪＪ構造３５１のインダクタンスは量子ビットのプラズマ周波数（単独量子ビットトンネル分裂量Δ_ｉに影響を与え得る）における実効インピーダンスをチューニングするように調節されてよい。共振周波数が量子ビットプラズマ周波数の上から下に移動されるにつれて、ＣＪＪ構造３０２から見た実効負荷インピーダンスは容量性から誘導性に移ることができる。すなわち、量子ビットプラズマ周波数より高い共振周波数で動作する間、ＬＣ回路３５０は容量３５２により量子ビット３００に容量性インピーダンスを与える。プログラミングインターフェース３６１を使用することにより、共振周波数が量子ビットプラズマ周波数（ＬＣ回路３５０が量子ビット３００に対し誘導性インピーダンスを与えることができる点）より低い周波数になる点までＣＪＪ構造３５１の実効インダクタンスを増加することができる。したがって、あるパラメータ範囲内で、製造変動を補償して所望の単独量子ビットトンネル分裂量Δ_ｉを生ずるように、ＬＣ回路３５０（したがって量子ビット３００）の実効容量を能動的にチューニングすることができる。容量３５２は図３では個別の容量として例示されているが、いくつかの実施形態では、容量３５２は寄生または固有容量の形式をとってもよい。

本明細書で説明され図３の実施形態において例示された量子ビット容量をチューニングするシステム、方法および装置は量子計算に先立ってあるいは量子計算中のいずれかにおいて量子ビットのトンネリング速度を変更するために使用され得るということを当業者は理解するだろう。いくつかの実施形態では、各量子ビットに適用される無秩序項の展開（evolving disorder term）に対しほぼ一様な応答を与えるために量子計算を実行する前に、量子プロセッサ内の各量子ビット容量をチューニングすることが望ましいかもしれない。

量子ビットインダクタンスは、製造変動の結果として量子ビット間で変動し得る別のパラメータである。さらに、各量子ビットのインダクタンスは量子プロセッサのプログラム構成に少なくとも部分的に依存することがあり、したがってこれらのインダクタンスは量子プロセッサの構成が再プログラムされるにつれて変化する可能性がある。したがって、本システム、方法および装置の別の態様は、量子プロセッサ内の各量子ビット（または量子ビットのサブセット）の量子ビットインダクタンスの相違を能動的に補償するための機構を提供する。一実施形態では、これは、量子ビット（例えば量子ビットループ）に結合する少なくとも１つの専用チューニング可能結合器であって、量子ビットインダクタンスのすべての変化および／または相違を補償するためにチューニングされ得る少なくとも１つの専用チューニング可能結合器を導入することにより実現することができる。別の実施形態では、これは、量子ビットループ内に少なくとも１つのＣＪＪ構造（以後、「Ｌ−チューナＣＪＪ構造」と呼ぶ）を導入することにより実現することができる。この構造では、少なくとも１つのＬ−チューナＣＪＪ構造のジョセフソンインダクタンスをチューニングして量子ビットインダクタンスのすべての変化および／または相違を補償することができる。インダクタンスをチューニングするジョセフソン素子の能力については、M. J. Feldman, “The Josephson Junction as a Variable Inductance Tuner”, Extended Abstracts of the Fourth International Superconductive Electronics Conference, pp 32-33, August 1993に記載されている。

図４Ａは、量子ビットインダクタンスをチューニングするための第１の専用チューニング可能結合器４１０ａを有する超伝導磁束量子ビット４００ａの実施形態の概略図である。結合器４１０ａは、これらに限定されないが米国特許出願公開第２００６−０１４７１５４号、米国特許出願公開第２００８−０２３８５３１号および米国特許出願公開第２００８−０２７４８９８号に記載の結合器を含む任意の超伝導量子ビット結合器の形式をとってよい。量子ビット４００ａはＣＪＪ構造４０２ａにより遮断される量子ビットループ４０１ａを含む。また図４Ａに示すのは、それぞれが追加の第１と第２の他の量子ビット（図示せず）のそれぞれの１つに量子ビット４００ａの量子ビットループ４０１ａを通信可能に結合するよう構成されてよい２つの例示的な量子ビット間結合器４５１ａと４５２ａである。図４Ａに示すように、結合器４１０ａは、他のいかなる量子ビットとも実質的に通信可能に結合されることなく単に量子ビット４００ａに通信可能に結合されるように構成される以外は、量子ビット間結合器４５１ａ、４５２ａとして使用される装置と構造的にほぼ同じでよい。すなわち、結合器４１０ａは、他のいかなる量子ビットへも量子ビット４００ａを実質的に通信可能に結合せず、むしろ量子ビット４００ａの実効インダクタンスをチューニングするための量子ビット４００ａの調整可能拡張部として機能する。別の実施形態では、結合器４１０ａに採用される結合器構造は量子ビット間結合器４５１ａと４５２ａに採用されるものと異なってもよい。結合器４１０ａの、およびその拡張による量子ビット４００ａのインダクタンスは、プログラミングインターフェース４３１ａを調節することによりチューニング可能である。したがって、量子ビット間結合（例えば、量子ビット間結合器４５１ａと４５２ａによる）の特定の構成が量子ビット４００ａのインダクタンスに望ましくない影響を及ぼす場合、結合器４１０ａをチューニングしそして量子ビットインダクタンスの望ましくない変化を能動的に補償しこれにより量子ビット４００ａのインダクタンスを所望のレベルに設定するためにプログラミングインターフェース４３１ａを使用することができる。同様に、いくつかの製造変動が量子ビット４０１ａのインダクタンスを量子プロセッサ内の他の量子ビットのインダクタンスと異ならせる場合、この相違を補償して量子ビット４０１ａのインダクタンスを所望のレベルに調節するためにチューニング可能結合器４１０ａを使用することができる。いくつかの実施形態では、プログラミングインターフェース４３１ａは結合器４１０ａと誘導結合するように構成されてもよい。いくつかの実施形態では、プログラミングインターフェース４３１ａは結合器４１０ａ内のＣＪＪ構造４４１ａと誘導結合するように構成されてもよい。量子ビットインダクタンスをチューニングする目的のために、任意の数の結合器４１０ａ等の結合装置が量子ビット４００ａに同様に結合されてもよいということを当業者は理解するだろう。

あるいは、図４Ｂは、量子ビットＣＪＪ構造４１１ｂと、量子ビットインダクタンスのチューニングを可能にするために量子ビットループ４０１ｂ内に直列に結合されたＬ−チューナＣＪＪ構造４２１ｂと、を含む超伝導磁束量子ビット４００ｂの実施形態の概略図である。図４Ｂに示す実施形態では、チューニング可能結合器（すなわち図４Ａの結合器４１０ａ）への間接的な誘導結合によるものとは対照的に、量子ビットインダクタンスが量子ビットループ４０１ｂ内で直接チューニングされることを除き量子ビットインダクタンスのチューニングは図４Ａに示す実施形態について説明されたものとほぼ同様なやり方で実現される。量子ビット４００ｂの量子ビットループ４０１ｂ内のＬ−チューナＣＪＪ構造４２１ｂのジョセフソンインダクタンスは、プログラミングインターフェース４３１ｂを使用することによりチューニングされてもよい。いくつかの実施形態では、プログラミングインターフェース４３１ｂはＬ−チューナＣＪＪ構造４２１ｂに制御信号を誘導結合するように構成されてもよい。これらの制御信号は、Ｌ−チューナＣＪＪ構造４２１ｂのジョセフソンインダクタンスをチューニングしこれにより量子ビット４００ｂのインダクタンスをチューニングするために使用することができる。任意の数のＬ−チューナＣＪＪ構造を量子ビットループ４０１ｂ内に同様に挿入してもよいということを当業者は理解するだろう。いくつかの実施形態（図４Ｂに示すような）では、Ｌ−チューナＣＪＪ構造４２１ｂ内のジョセフソン接合は量子ビットＣＪＪ構造４１１ｂ内のジョセフソン接合より大きいことが好ましい。

本明細書で説明され図４Ａと図４Ｂの実施形態において例示された量子ビットインダクタンスをチューニングするシステム、方法および装置は、量子計算に先立ってあるいは量子計算中のいずれかにおいて量子ビットのインダクタンスを変更するために使用され得るということを当業者は理解するだろう。いくつかの実施形態では、量子ビット間結合器構成がプログラムされた後、量子計算を実行する前に量子プロセッサ内の各量子ビットインダクタンスをチューニングすることが望ましいかもしれない。

量子プロセッサ素子の能動的補償の様々な形式を提供する本明細書に記載の様々な実施形態を様々なやり方で組み合わせて単独システムにできるということを当業者は理解するだろう。例えば、システムは、ジョセフソン接合非対称性、量子ビット容量および量子ビットインダクタンスをチューニングするための機構のすべてまたは任意の組み合わせを取り入れてもよい。すなわち、単独の量子ビットが、本システム、方法および装置において記載された機構のすべてまたは任意の組み合わせを含んでもよい。

本システム、方法および装置は量子プロセッサの任意の実施形態に通常適用され、超伝導実施形態に限定されないということを当業者は理解するだろう。実際の物理装置間の固有パラメータの相違により、たいていの量子計算システムは量子ビット間の望ましくないパラメータ相違を呈することになる。本明細書に記載の様々な実施形態によると、このような相違の悪影響は、パラメータに関連する第１の特性を有する第１の量子ビットと；同パラメータに関連する第２の特性を有する第２の量子ビットであって、第１の量子ビットの第１の特性は第２の量子ビットの第２の特性とは異なる、第２の量子ビットと；第１の量子ビットと第２の量子ビット間の通信可能結合を与えるように選択的に設定可能な結合系と；第１の量子ビットの第１の特性が第２の量子ビットの第２の特性と一致するように第１の量子ビットのパラメータをチューニングするように選択的に動作可能な少なくとも１つの装置と、を含む量子プロセッサを実装することにより緩和することができる。

現在の最先端技術によると、超伝導材料は通常、対象とする特定材料の特性である臨界温度より低い温度で冷却された場合だけ超伝導体として機能することができる。本明細書と添付の特許請求範囲を通して、「超伝導ループ」等の物理構造を説明するために使用される場合の用語「超伝導」は、適切な温度（すなわち臨界温度より低い温度）において超伝導体として振る舞うことができる材料を示すために使用される。超伝導材料は、本システム、方法および装置のすべての実施形態において、必ずしも常に超伝導体として機能しなくてもよい。

本要約書に記載されたものを含む図示された実施形態の上記説明は、網羅的にあるいは実施形態を開示されたまさにその形式に限定するように意図されていない。例示目的のために本明細書では特定の実施形態および実施例について説明したが、当業者により認識されるように本開示の精神と範囲から逸脱することなく様々な同等の修正を行なうことができる。本明細書に記載の様々な実施形態の教示は、必ずしも上に一般的に説明された量子計算の例示的システム、方法および装置に適用されるのではなく、量子計算の他のシステム、方法および装置に適用されてもよい。

上述の様々な実施形態は別の実施形態を提供するために組み合わされてもよい。これらに限定されないが、２００８年９月３日出願の米国仮特許出願第６１／０９４，００２号、題名「量子プロセッサ素子の能動的補償のためのシステム、方法および装置」、米国特許第７，５３３，０６８号、米国特許出願公開第２００８−０１７６７５０号、米国特許出願公開第２００９−０１２１２１５号、国際出願ＰＣＴ／ＵＳ２００９／０３７９８４号、米国特許出願公開第２００８−０２１５８５０号、国際出願ＰＣＴ／ＵＳ２００９／０４４５３７号、米国特許出願公開第２００６−０１４７１５４号、米国特許出願公開第２００８−０２３８５３１号および米国特許出願公開２００８−０２７４８９８号を含む本明細書で参照されたおよび／または用途データシートに記載された米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願および非特許文献のすべてについて、その全体を参照により本明細書に援用する。実施形態の態様は、さらに別の実施形態を提供する様々な特許、出願および刊行物のシステム、回路および概念を採用するために必要に応じ変更されてもよい。

上記詳細説明に照らし、上記実施形態に対しこれらおよび他の変更を行うことができる。一般的に、以下の特許請求範囲では、使用される用語は特許請求の範囲を本明細書と特許請求の範囲に開示された特定の実施形態に限定するものと解釈すべきではなく、このような特許請求範囲の権利を付与される等価物の全範囲と共にすべての可能な実施形態を含むように解釈すべきである。したがって、本特許請求範囲は本開示により限定されない。

Claims (16)

1. ジョセフソン接合非対称を能動的に補償する機構を有する回路であって、
   臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む主複合ジョセフソン接合構造を含み、
   前記主複合ジョセフソン接合構造の前記２つの並列電流経路のそれぞれはそれぞれのジョセフソン接合構造を備え、
   前記ジョセフソン接合非対称を能動的に補償する機構として、
   前記主複合ジョセフソン接合構造の前記２つの並列電流経路の第１の経路内の前記ジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第１の副複合ジョセフソン接合構造と、それぞれが前記第１の副複合ジョセフソン接合構造の前記２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を備える、回路。
2. 前記主複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースを更に含む、請求項１に記載の回路。
3. 前記第１の副複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースを更に含む、請求項１に記載の回路。
4. 前記主複合ジョセフソン接合構造の前記２つの並列電流経路の第２の経路内の前記ジョセフソン接合構造は、前記主複合ジョセフソン接合構造の前記２つの並列電流経路の前記第２の経路を遮断する単独のジョセフソン接合を備える、請求項１に記載の回路。
5. 前記主複合ジョセフソン接合構造の前記２つの並列電流経路の第２の経路内の前記ジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第２の副複合ジョセフソン接合構造と、それぞれが前記第２の副複合ジョセフソン接合構造の前記２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を備える、請求項１に記載の回路。
6. 前記第２の副複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースを更に含む、請求項５に記載の回路。
7. ジョセフソン接合非対称を能動的に補償する機構を有する超伝導量子ビットであって、
   臨界温度以下で超伝導となる第１の電流経路により形成された量子ビットループと、
   前記量子ビットループを遮断する主複合ジョセフソン接合構造であって、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む前記主複合ジョセフソン接合構造と、を含み、
   前記主複合ジョセフソン接合構造の前記２つの並列電流経路のそれぞれはそれぞれのジョセフソン接合構造を備え、
   前記ジョセフソン接合非対称を能動的に補償する機構として、
   前記主複合ジョセフソン接合構造の前記２つの並列電流経路の第１の経路内の前記ジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第１の副複合ジョセフソン接合構造と、それぞれが前記第１の副複合ジョセフソン接合構造の前記２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を備える、超伝導量子ビット。
8. 前記超伝導量子ビットは超伝導磁束量子ビットである、請求項７に記載の超伝導量子ビット。
9. 前記量子ビットループに制御信号を結合するように構成されたプログラミングインターフェースを更に含む、請求項７に記載の超伝導量子ビット。
10. 前記主複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースを更に含む、請求項７に記載の超伝導量子ビット。
11. 前記第１の副複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースを更に含む、請求項７に記載の超伝導量子ビット。
12. 前記主複合ジョセフソン接合構造の前記２つの並列電流経路の第２の経路内の前記ジョセフソン接合構造は前記主複合ジョセフソン接合構造の前記２つの並列電流経路の前記第２の経路を遮断する単独のジョセフソン接合を備える、請求項７に記載の超伝導量子ビット。
13. 前記主複合ジョセフソン接合構造の前記２つの並列電流経路の第２の経路内の前記ジョセフソン接合構造は、臨界温度より低い温度で超伝導となる材料でそれぞれが形成された２つの並列電流経路を含む第２の副複合ジョセフソン接合構造と、それぞれが前記第２の副複合ジョセフソン接合構造の前記２つの並列電流経路のそれぞれの１つを遮断する少なくとも２つのジョセフソン接合と、を備える、請求項７に記載の超伝導量子ビット。
14. 前記第２の副複合ジョセフソン接合構造に制御信号を結合するように構成されたプログラミングインターフェースを更に含む、請求項１３に記載の超伝導量子ビット。
15. 前記第１の副複合ジョセフソン接合構造は、前記主複合ジョセフソン接合構造内でネスト化されている、請求項１記載の回路。
16. 前記第１の副複合ジョセフソン接合構造は、前記主複合ジョセフソン接合構造内でネスト化されている、請求項７に記載の超伝導量子ビット。

Images