Nothing Special   »   [go: up one dir, main page]

JP5573540B2 - Touch panel - Google Patents

Touch panel Download PDF

Info

Publication number
JP5573540B2
JP5573540B2 JP2010212640A JP2010212640A JP5573540B2 JP 5573540 B2 JP5573540 B2 JP 5573540B2 JP 2010212640 A JP2010212640 A JP 2010212640A JP 2010212640 A JP2010212640 A JP 2010212640A JP 5573540 B2 JP5573540 B2 JP 5573540B2
Authority
JP
Japan
Prior art keywords
coordinate detection
pixel
pixel electrode
signal line
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010212640A
Other languages
Japanese (ja)
Other versions
JP2012068405A (en
JP2012068405A5 (en
Inventor
和広 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010212640A priority Critical patent/JP5573540B2/en
Publication of JP2012068405A publication Critical patent/JP2012068405A/en
Publication of JP2012068405A5 publication Critical patent/JP2012068405A5/ja
Application granted granted Critical
Publication of JP5573540B2 publication Critical patent/JP5573540B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)

Description

本発明は、タッチパネルに関する。 The present invention relates to a data touch panel.

図11はタッチパネルの概略構成図を示す。この装置は、液晶表示装置にタッチパネル機能を内蔵した装置であり、画像表示装置でもある。この装置は、第1の基板(TFT基板)と第2の基板(カラーフィルタ基板)とを対向配置し、第1の基板上に複数の画素電極1が第1の方向(X方向)と第2の方向(Y方向)に一定間隔で形成されている。それぞれの画素電極1は矩形状に形成されている。それぞれの画素電極1の一方の端部には、画素用トランジスタとしての薄膜トランジスタ(以下、TFTと称する)2が接続されている。 FIG. 11 shows a schematic configuration diagram of the touch panel. This device is a device in which a touch panel function is built in a liquid crystal display device, and is also an image display device. In this apparatus, a first substrate (TFT substrate) and a second substrate (color filter substrate) are arranged to face each other, and a plurality of pixel electrodes 1 are arranged on the first substrate in the first direction (X direction) and the second direction. They are formed at regular intervals in the second direction (Y-direction). Each pixel electrode 1 is formed in a rectangular shape. A thin film transistor (hereinafter referred to as TFT) 2 as a pixel transistor is connected to one end of each pixel electrode 1.

X方向の各画素電極1の間にはそれぞれ信号線としてのデータ配線3が配線され、かつ画素電極1の所定個数毎の間にはそれぞれX座標検知配線4が配線されている。   Between each pixel electrode 1 in the X direction, a data wiring 3 as a signal line is wired, and between each predetermined number of pixel electrodes 1, an X coordinate detection wiring 4 is wired.

Y方向の各画素電極1の間にはそれぞれ、TFT2が配置されると共に、走査線としてのゲート配線5と、補助容量配線6と、Y座標検知配線7とが配線されている。 Each between each pixel electrode 1 in the Y direction, the TFT2 are arranged, the gate wiring 5 as a scanning line, a storage capacitor lines 6, and Y coordinate detection lines 7 are wiring.

複数のTFT2はそれぞれ、ゲート電極がゲート配線5に接続され、ドレイン電極がデータ配線3に接続され、ソース電極が画素電極1に接続されている。また、画素電極1と補助容量配線6とにより補助容量8が形成されている。   Each of the plurality of TFTs 2 has a gate electrode connected to the gate wiring 5, a drain electrode connected to the data wiring 3, and a source electrode connected to the pixel electrode 1. Further, an auxiliary capacitor 8 is formed by the pixel electrode 1 and the auxiliary capacitor line 6.

X座標検知配線4にはそれぞれX座標検知接点部9が設けられ、Y座標検知配線7にはそれぞれY座標検知接点部10が設けられている。X座標検知接点部9は、第1の基板と第2の基板とにそれぞれ接点を設け、それぞれの接点が導通することによりX座標信号を生じせしめる。Y座標検知接点部10も同様に第1の基板と第2の基板とにそれぞれ接点を設け、それぞれの接点が導通することによりY座標信号を生じせしめる。   Each X coordinate detection wiring 4 is provided with an X coordinate detection contact portion 9, and each Y coordinate detection wiring 7 is provided with a Y coordinate detection contact portion 10. The X-coordinate detection contact portion 9 provides contacts on the first substrate and the second substrate, respectively, and generates X-coordinate signals when the respective contacts are conducted. Similarly, the Y coordinate detection contact portion 10 is provided with a contact on each of the first substrate and the second substrate, and a Y coordinate signal is generated when the respective contacts are conducted.

タッチパネルの技術としては、例えば特許文献1がある。   As a touch panel technology, there is, for example, Patent Document 1.

特開2007−95044号公報JP 2007-95044 A

しかしながら、タッチパネルでは、各画素電極1のY方向の間にそれぞれTFT2と、ゲート配線5と、補助容量配線6と、を配置し、さらにY座標検知配線7と、Y座標検知配線7にX座標検知接点部9またはY座標検知接点部10または土台部11、を配置する構成となる。 However, in the touch panel, the TFT 2, the gate wiring 5, and the auxiliary capacitance wiring 6 are arranged between the Y directions of the pixel electrodes 1, and the X coordinate is arranged on the Y coordinate detection wiring 7 and the Y coordinate detection wiring 7. The detection contact portion 9 or the Y coordinate detection contact portion 10 or the base portion 11 is arranged.

液晶表示装置の表示性能、例えば表示の輝度等の向上に寄与する要因としては、例えば各画素電極1の大きさ、すなわち液晶表示装置としての開口率を大きくすることが挙げられる。ところが、上記液晶表示装置では、各画素電極1の間にそれぞれTFT2と、ゲート配線5と、補助容量配線6と、を配置し、さらにタッチ機能としてY座標検知配線7と、Y座標検知配線7にX座標検知接点部9またはY座標検知接点部10または土台部11、を配置するために、各画素電極1の大きさ、すなわち液晶表示装置としての開口率を大きくすることが出来ない。 As a factor contributing to the improvement of the display performance of the liquid crystal display device, for example, the display brightness, for example, the size of each pixel electrode 1, that is, the aperture ratio of the liquid crystal display device is increased. However, in the liquid crystal display device, the TFT 2, the gate wiring 5, and the auxiliary capacitance wiring 6 are arranged between the pixel electrodes 1, and the Y coordinate detection wiring 7 and the Y coordinate detection wiring 7 are used as touch functions. Since the X-coordinate detection contact portion 9 or the Y-coordinate detection contact portion 10 or the base portion 11 is disposed at the same position, the size of each pixel electrode 1, that is, the aperture ratio as a liquid crystal display device cannot be increased.

本発明の目的は、開口率を大きくすることができ、表示性能を向上できるタッチパネルを提供することにある。 An object of the present invention, it is possible to increase the aperture ratio, it is to provide a filter touch panel can be improved display performance.

記目的を果たすため、本発明のタッチパネルの一態様は、互いに対向配置された第1の基板と第2の基板と、前記第1の基板と前記第2の基板との間に封入された液晶層と、前記第1の基板に設けられ、第1の方向と、当該第1の方向と垂直な第2の方向と、に配列された複数の画素電極と、前記第2の基板に設けられ、前記複数の画素電極に対して対向配置される対向電極と、前記複数の画素電極にそれぞれ接続された複数の画素用トランジスタと、前記複数の画素用トランジスタに走査信号を供給する前記第1の方向に延伸する複数の走査線と、前記複数の画素用トランジスタに表示信号を供給する前記第2の方向に延伸する複数の信号線と、前記複数の画素電極との間に補助容量を形成する前記第1の方向に延伸する複数の補助容量線と、前記第1の方向に延伸された複数の第1の座標検知配線と、前記第2の方向に延伸された複数の第2の座標検知配線と、前記第2の基板にそれぞれ設けられ、前記対向電極を接点電極とする複数の第1の接点突起部及び複数の第2の接点突起部と、前記第2の基板に設けられた複数の柱状スペーサと、前記複数の第1の座標検知配線にそれぞれ接続されており、前記第2基板が外部からの押圧を受けたときに前記複数の第1の接点突起部と導通する複数の第1の座標検知接点部と、前記複数の第2の座標検知配線にそれぞれ接続されており、前記第2基板が外部からの押圧を受けたときに前記複数の第2の接点突起部と導通する複数の第2の座標検知接点部と、前記第2基板が外部からの押圧を受けていないときに、前記複数の第1の接点突起部のそれぞれと前記複数の第1の接点突起部のそれぞれに対応する前記複数の第1の座標検知接点部のそれぞれとの間隔、及び、前記複数の第2の接点突起部のそれぞれと前記複数の第2の接点突起部のそれぞれに対応する前記複数の第2の座標検知接点部のそれぞれとの間隔をそれぞれ保持するために前記複数の柱状スペーサが接触する、複数の土台部と、備え、前記第2の方向に隣接する前記複数の画素電極の複数の間隔のうちの、複数の第1の画素電極間隔には、前記第2の方向に隣接する各画素電極に接続された前記各画素用トランジスタと、前記各画素用トランジスタに接続された前記各走査線と、前記信号線から延出された信号線延出部と、が配置されるとともに、前記各補助容量線と、前記第1の座標検出検知線と、は配置されず、複数の第2の画素電極間隔には、前記第2の方向に隣接する各画素電極に対応した前記各補助容量線と、前記第1の座標検出検知線と、が配置されるとともに、前記各画素用トランジスタと、前記各走査線と、前記信号線延出部と、は配置されず、前記複数の第2の画素電極間隔における前記第1の座標検出検知線上には、前記複数の第1の座標検知接点部、前記複数の第2の座標検知接点部及び前記複数の土台部が形成されている、ことを特徴とする。 To fulfill the pre-Symbol purpose, one embodiment of the touch panel of the present invention is sealed between the first substrate and the second substrate, the first substrate and the second substrate which face each other A liquid crystal layer, a plurality of pixel electrodes provided on the first substrate, arranged in a first direction and a second direction perpendicular to the first direction, and provided on the second substrate is, a counter electrode disposed opposite to the plurality of pixel electrodes, wherein the plurality of a plurality of pixel transistors connected to the pixel electrode, the first supply scanning signals to the plurality of pixels transistors Auxiliary capacitance is formed between the plurality of scanning lines extending in the direction, the plurality of signal lines extending in the second direction for supplying display signals to the plurality of pixel transistors, and the plurality of pixel electrodes. a plurality of auxiliary capacitance extending in the first direction When a plurality of first coordinate detection wires that are stretched in the first direction, and a plurality of second coordinate detection wires that are stretched in the second direction, respectively provided on the second substrate, A plurality of first contact projections and a plurality of second contact projections using the counter electrode as a contact electrode, a plurality of columnar spacers provided on the second substrate, and the plurality of first coordinate detections A plurality of first coordinate detection contact portions which are respectively connected to the wiring and are electrically connected to the plurality of first contact protrusions when the second substrate is pressed from outside; A plurality of second coordinate detection contact portions that are electrically connected to the plurality of second contact protrusions when the second substrate is pressed from the outside, and When the two substrates are not subjected to external pressure, the plurality of first The distance between each of the point protrusions and each of the plurality of first coordinate detection contact parts corresponding to each of the plurality of first contact protrusions, and each of the plurality of second contact protrusions A plurality of base portions that are in contact with the plurality of columnar spacers in order to maintain a distance from each of the plurality of second coordinate detection contact portions corresponding to each of the plurality of second contact protrusions; wherein the one of the plurality of intervals of a second of said plurality of pixel electrodes adjacent in a direction, the plurality of first pixel electrode spacing, connected to each pixel electrode adjacent to the second direction wherein each pixel transistors, said each of the scanning line connected to each pixel transistor, wherein an extending out the signal line extended portion from the signal line, is the arrangement Rutotomoni, and each auxiliary capacitor line, The first coordinate detection detection line; Are not arranged, and each auxiliary capacitance line corresponding to each pixel electrode adjacent in the second direction and the first coordinate detection detection line are arranged in a plurality of second pixel electrode intervals. In addition, the pixel transistors, the scanning lines, and the signal line extending portions are not arranged, and the first coordinate detection detection lines in the plurality of second pixel electrode intervals are The plurality of first coordinate detection contact portions, the plurality of second coordinate detection contact portions, and the plurality of base portions are formed .

本発明によれば、開口率を大きくすることができ、表示性能を向上できるタッチパネルを提供できる。 According to the present invention, it is possible to increase the aperture ratio, it is possible to provide a filter touch panel can be improved display performance.

図1は、本発明に係るタッチパネルの一実施の形態を示す概略構成図である。FIG. 1 is a schematic configuration diagram showing an embodiment of a touch panel according to the present invention. 図2は、本発明に係るタッチパネルの一部具体的な平面構成図である。FIG. 2 is a partial specific plan view of the touch panel according to the present invention. 図3は、本発明に係るタッチパネルにおけるX座標検知接点部、Y座標検知接点部及び土台部を示す、図2中のH−H部分に対応した概略断面図である。FIG. 3 is a schematic cross-sectional view corresponding to the portion H-H in FIG. 2 showing the X coordinate detection contact portion, the Y coordinate detection contact portion, and the base portion of the touch panel according to the present invention. 図4(A)、(B)、(C)、(D)は、図2中のIVA−IVA部分、IVB−IV部分、IVC−IVC部分、そしてIVD−IVD部分に対応した、TFT2、土台部11、X座標検知接点部9、そしてY座標検知接点部10の作成工程の最初の段階を示す概略断面図である。4 (A), (B), (C), and (D) are TFTs 2 and bases corresponding to the IVA-IVA part, IVB-IV part, IVC-IVC part, and IVD-IVD part in FIG. FIG. 6 is a schematic cross-sectional view showing the first stage of the production process of the part 11, the X coordinate detection contact part 9, and the Y coordinate detection contact part 10. 図5(A)、(B)、(C)、(D)は、図2中のIVA−IVA部分、IVB−IV部分、IVC−IVC部分、そしてIVD−IVD部分に対応した、TFT、土台部、X座標検知接点部、そしてY座標検知接点部の作成工程において、オーバーコート絶縁膜が形成される直前の段階を示す概略断面図である。5 (A), (B), (C), and (D) are TFTs and bases corresponding to the IVA-IVA portion, IVB-IV portion, IVC-IVC portion, and IVD-IVD portion in FIG. It is a schematic sectional drawing which shows the stage just before an overcoat insulating film is formed in the creation process of a part, an X coordinate detection contact part, and a Y coordinate detection contact part. 図6(A)、(B)、(C)、(D)は、図2中のIVA−IVA部分、IVB−IV部分、IVC−IVC部分、そしてIVD−IVD部分に対応した、TFT、土台部、X座標検知接点部、そしてY座標検知接点部の作成工程において、オーバーコート絶縁膜が形成された直後の段階を示す概略断面図である。6 (A), (B), (C), and (D) are TFTs and bases corresponding to the IVA-IVA portion, IVB-IV portion, IVC-IVC portion, and IVD-IVD portion in FIG. It is a schematic sectional drawing which shows the stage immediately after an overcoat insulating film was formed in the preparation process of a part, an X coordinate detection contact part, and a Y coordinate detection contact part. 図7(A)、(B)、(C)、(D)は、図2中のIVA−IVA部分、IVB−IV部分、IVC−IVC部分、そしてIVD−IVD部分に対応した、TFT、土台部、X座標検知接点部、そしてY座標検知接点部の作成工程において、透明導電膜の加工前の段階を示す概略断面図である。7 (A), (B), (C), and (D) are TFTs and bases corresponding to the IVA-IVA portion, IVB-IV portion, IVC-IVC portion, and IVD-IVD portion in FIG. It is a schematic sectional drawing which shows the step before the process of a transparent conductive film in the creation process of a part, an X coordinate detection contact part, and a Y coordinate detection contact part. 図8(A)、(B)、(C)、(D)は、図2中のIVA−IVA部分、IVB−IV部分、IVC−IVC部分、そしてIVD−IVD部分に対応した、TFT、土台部、X座標検知接点部、そしてY座標検知接点部の作成工程において、TFT2、X座標検知接点部、そしてY座標検知接点部の完成後に土台部が完成された直後の段階を示す概略断面図である。8 (A), (B), (C), and (D) are TFTs and bases corresponding to the IVA-IVA portion, IVB-IV portion, IVC-IVC portion, and IVD-IVD portion in FIG. Schematic sectional view showing a stage immediately after the base part is completed after the TFT2, the X coordinate detection contact part, and the Y coordinate detection contact part are completed in the process of creating the TFT, X coordinate detection contact part, and Y coordinate detection contact part It is. 図9は、従来のタッチパネルを示す具体的な一部拡大した平面構成図である。FIG. 9 is a specific partially enlarged plan view showing a conventional touch panel. 図10は、本発明に係るタッチパネルの画素電極の面積と従来のタッチパネルの画素電極の面積との対比を示す図である。FIG. 10 is a diagram illustrating a comparison between the area of the pixel electrode of the touch panel according to the present invention and the area of the pixel electrode of the conventional touch panel. 図11は、従来のタッチパネルを示す概略構成図である。FIG. 11 is a schematic configuration diagram showing a conventional touch panel.

以下、本発明の一実施の形態について図面を参照して説明する。なお、図2と同一部分には同一符号を付してその詳しい説明は省略する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. The same parts as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted.

図1はタッチパネルの構成図を示す。本装置200は、液晶表示装置にタッチパネル機能を内蔵した装置であり、画像表示装置でもある。本装置200には、互いに対向配置された第1の基板(TFT基板)と第2の基板(カラーフィルタ基板)が設けられ、このうち第1の基板上に複数の画素電極1が設けられ、第2の基板上にカラーフィルタ層を介して対向電極20が設けられている。これら画素電極1と対向電極20とは、対向配置されている。なお、各画素電極1と対向電極20との間には、液晶が封入されて液晶層Qが形成されている。 FIG. 1 shows a configuration diagram of a touch panel. The device 200 is a device in which a touch panel function is built in a liquid crystal display device, and is also an image display device. This device 200, the first substrate and (TFT substrate) and a second substrate (color filter substrate) is provided which face each other, a plurality of pixel electrodes 1 are provided over the first substrate of this The counter electrode 20 is provided on the second substrate through a color filter layer. The pixel electrode 1 and the counter electrode 20 are disposed to face each other. A liquid crystal is sealed between each pixel electrode 1 and the counter electrode 20 to form a liquid crystal layer Q.

複数の画素電極1はそれぞれ矩形状に形成され、XY方向にそれぞれ一定の間隔で複数配置されている。これら画素電極1のうちY方向に隣接する画素電極1の間には、第1の画素電極間隔W1または第2の画素電極間隔W2が形成されている。これら第1の画素電極間隔W1と第2の画素電極間隔W2とは、Y方向に交互に形成されている。 The plurality of pixel electrodes 1 are each formed in a rectangular shape, and a plurality of pixel electrodes 1 are arranged at regular intervals in the XY direction. Among the pixel electrodes 1, a first pixel electrode interval W1 or a second pixel electrode interval W2 is formed between the pixel electrodes 1 adjacent in the Y direction. The first pixel electrode interval W1 and the second pixel electrode interval W2 are alternately formed in the Y direction.

第1の画素電極間隔W1には、当該画素電極間隔W1で隣接する各画素電極1に接続された2つのTFT2が設けられると共に、これらTFT2に接続された2本のゲート配線5が配線されている。   In the first pixel electrode interval W1, two TFTs 2 connected to the respective pixel electrodes 1 adjacent to each other with the pixel electrode interval W1 are provided, and two gate wirings 5 connected to these TFTs 2 are wired. Yes.

第2の画素電極間隔W2には、2本の補助容量配線6と、Y座標検知配線7とが配線されている。 The second pixel electrode spacing W2, and two storage capacitor line 6, and Y coordinate detection lines 7 are wiring.

また、X座標検知配線4から延出されたX座標検知接点部9がY座標検知配線7に設けられている場合と、Y座標検知接点部10がY座標検知配線7に設けられている場合と、土台部11がY座標検知配線7に設けられている場合と、がある。なお、画素電極1と補助容量配線6とにより補助容量8が画素電極1毎に形成されている。   Further, the case where the X coordinate detection contact portion 9 extending from the X coordinate detection wiring 4 is provided in the Y coordinate detection wiring 7 and the case where the Y coordinate detection contact portion 10 is provided in the Y coordinate detection wiring 7. And the base 11 is provided on the Y coordinate detection wiring 7. A storage capacitor 8 is formed for each pixel electrode 1 by the pixel electrode 1 and the storage capacitor wiring 6.

また、本装置200には、データドライバ(データ駆動回路)21と、走査ドライバ(走査駆動回路)22と、X座標検出部23と、Y座標検出部25とが設けられている。 Further, the apparatus 200 includes a data driver (data driver circuit) 21, a scanning driver (scanning drive circuit) 22, an X-coordinate detection unit 23, a Y-coordinate detection unit 25, is provided.

データドライバ21は、各データ配線3に画像信号をそれぞれ供給する。   The data driver 21 supplies an image signal to each data wiring 3.

走査ドライバ22は、各ゲート配線5に走査信号を予め設定された走査タイミングでY方向に走査させながら送る。この走査信号は、各TFT2を順次オン動作させる。   The scan driver 22 sends a scan signal to each gate line 5 while scanning in the Y direction at a preset scan timing. This scanning signal sequentially turns on the TFTs 2.

ここで、走査ドライバ22から出力される走査信号とデータドライバ21から出力される画像信号とのタイミングは、走査ドライバ22が各ゲート配線5に順次走査信号を出力するとき、これらゲート配線5毎に走査信号を出力している期間毎に、それぞれデータドライバ21から全てのデータ配線3に同時に画像信号を出力する。   Here, the timing of the scanning signal output from the scanning driver 22 and the image signal output from the data driver 21 is determined for each gate wiring 5 when the scanning driver 22 sequentially outputs the scanning signal to each gate wiring 5. Each time a scanning signal is output, an image signal is simultaneously output from the data driver 21 to all the data lines 3.

これにより、複数のTFT2のうち走査信号がゲート配線5によりゲート電極に供給され、かつ画像信号がデータ配線3によりドレイン電極に供給されたTFT2のドレイン電極とソース電極が導通し、当該導通したソース電極に接続した画素電極1に画像信号に対応した電圧が書き込まれることになる。そして画素電極1と対向電極20との間に電圧差が発生して当該液晶層Qが駆動される。 Thus, the scanning signals of the plurality of TFT2 is supplied to the gate electrode by a gate line 5, and the image signal and the TFT2 of the drain electrode and the source electrode supplied to the drain electrode is made conductive by the data lines 3, the continuity The voltage corresponding to the image signal is written to the pixel electrode 1 connected to the source electrode. Then, a voltage difference is generated between the pixel electrode 1 and the counter electrode 20, and the liquid crystal layer Q is driven.

X座標検出部23は、例えば操作者のタッチにより押圧を受けた部分においてX座標検知接点部9が導通したときに生じるX座標信号をX座標検知配線4を経由して入力され、このX座標検知配線4の配置位置からタッチ部分のX座標を検出する。   The X-coordinate detection unit 23 receives an X-coordinate signal generated when the X-coordinate detection contact unit 9 is turned on, for example, in a portion that is pressed by an operator's touch, via the X-coordinate detection wiring 4. The X coordinate of the touch part is detected from the arrangement position of the detection wiring 4.

Y座標検出部25は、上記タッチにより押圧を受けた部分においてY座標検知接点部10が導通したときに生じるY座標信号をY座標検知配線7を経由して入力され、このY座標検知配線7の配置位置からタッチ部分のY座標を検出する。   The Y-coordinate detection unit 25 receives a Y-coordinate signal generated when the Y-coordinate detection contact unit 10 becomes conductive in the portion that is pressed by the touch via the Y-coordinate detection wiring 7. The Y coordinate of the touched part is detected from the arrangement position of.

図2は本装置200の具体的な一部平面構成図を示す。   FIG. 2 shows a specific partial plan view of the apparatus 200.

第1の画素電極間W1には、上記の通り、隣接する各画素電極1に接続された2つのTFT2がY方向に形成され、かつ2本のゲート配線5がX方向に互いに平行に形成されている。データ配線3は、上記の通りY方向に配線され、かつ2本のゲート配線5と交差するところで当該2本のゲート配線5の間のX方向に延出して配置されている。当該延出されたデータ配線(データ配線延出部)3aは、2つのTFT2のドレイン電極に共通接続されている。   As described above, in the first inter-pixel electrode W1, two TFTs 2 connected to the adjacent pixel electrodes 1 are formed in the Y direction, and two gate wirings 5 are formed in parallel with each other in the X direction. ing. The data wiring 3 is wired in the Y direction as described above, and is disposed so as to extend in the X direction between the two gate wirings 5 at the intersection with the two gate wirings 5. The extended data wiring (data wiring extension portion) 3 a is commonly connected to the drain electrodes of the two TFTs 2.

第2の画素電極間W2には、上記の通り、2本の補助容量配線6と、Y座標検知配線7と、が配置されている。 The second inter-pixel electrodes W2, as described above, the two storage capacitor line 6, and Y coordinate detection lines 7, it is arranged.

また、X座標検知配線4から延出されたX座標検知接点部9がY座標検知配線7に設けられている場合と、Y座標検知接点部10がY座標検知配線7に設けられている場合と、土台部11がY座標検知配線7に設けられている場合と、がある。   Further, the case where the X coordinate detection contact portion 9 extending from the X coordinate detection wiring 4 is provided in the Y coordinate detection wiring 7 and the case where the Y coordinate detection contact portion 10 is provided in the Y coordinate detection wiring 7. And the base 11 is provided on the Y coordinate detection wiring 7.

この土台部11は、外部からの押圧を受けていないときのX座標検知接点部9及びY座標検知接点部10の各接点間隔を予め設定された接点間隔に設定する。   The base portion 11 sets the contact intervals of the X coordinate detection contact portion 9 and the Y coordinate detection contact portion 10 when not receiving external pressure to a preset contact interval.

2本の補助容量配線6は隣接する各画素電極1と各補助容量8を形成し、互いに平行に設けられている。   The two auxiliary capacitance lines 6 form adjacent pixel electrodes 1 and auxiliary capacitances 8 and are provided in parallel to each other.

図3はX座標検知接点部9、Y座標検知接点部10及び土台部11に対応した、図2中のH−H部分に対応した断面図である。   FIG. 3 is a cross-sectional view corresponding to the HH portion in FIG. 2 corresponding to the X coordinate detection contact portion 9, the Y coordinate detection contact portion 10, and the base portion 11. As shown in FIG.

第1の基板(TFT基板)にはTFT2が形成されている。後述するようにTFT2は、例えばアルミニウムまたはクロムまたはモリブデンからなるゲート膜と、例えばシリコン窒化膜からなるゲート絶縁膜100と、例えば真性アモルファスシリコンからなる真性シリコン膜と、例えばシリコン窒化膜からなるチャネル保護膜と、例えばnアモルファスシリコンからなるnシリコン膜と、例えばアルミニウムまたはクロムまたはモリブデンからなるソース・ドレイン膜と、例えばシリコン窒化膜からなるオーバーコート絶縁膜101と、を積層して形成されている。 A TFT 2 is formed on the first substrate (TFT substrate). As will be described later, the TFT 2 includes a gate film made of, for example, aluminum, chromium, or molybdenum, a gate insulating film 100 made of, for example, a silicon nitride film, an intrinsic silicon film made of, for example, intrinsic amorphous silicon, and a channel protection made of, for example, a silicon nitride film. a film, and the n + silicon film made of, for example, n + amorphous silicon, for example, a source-drain layer of aluminum or chromium or molybdenum, for example, an overcoat insulating film 101 made of a silicon nitride film, is formed by laminating Yes.

X座標検知接点部9、Y座標検知接点部10及び土台部11には、後述するようにそれぞれTFT2の積層構造と同じ各積層構造102が形成されている。   Each of the X coordinate detection contact portion 9, the Y coordinate detection contact portion 10, and the base portion 11 is formed with each laminated structure 102 that is the same as the laminated structure of the TFT 2 as will be described later.

一方、第2の基板(カラーフィルタ基板)には、カラーフィルタ103と、ブラックマトリックス104と、複数の接点用突起部105とが設けられている。これら接点用突起105は、それぞれX座標検知接点部9、Y座標検知接点部10及び土台部11の各部分に対峙して設けられている。これら接点用突起部105、カラーフィルタ103及びブラックマトリックス104上には、対向電極20が設けられている。 On the other hand, the second substrate (color filter substrate), a color filter 103, a black matrix 104, a plurality of contact protrusions 105, is provided. These contact projections 105 are provided to face the X coordinate detection contact portion 9, the Y coordinate detection contact portion 10, and the base portion 11, respectively. A counter electrode 20 is provided on the contact protrusions 105, the color filter 103, and the black matrix 104.

X座標検知接点部9は、オーバーコート絶縁膜101上に画素電極と同じ材料(例えばITO)を使用してX座標検知接点電極106が形成され、このX座標検知接点電極106が積層構造102中のX座標検知配線4に接続されている。これにより、X座標検知接点部9は、外部からの押圧を受けて対向電極(接点)20とX座標検知接点電極106とが導通すると、X座標検知配線4にX座標信号を生じせしめる。   In the X coordinate detection contact portion 9, an X coordinate detection contact electrode 106 is formed on the overcoat insulating film 101 using the same material (for example, ITO) as the pixel electrode, and the X coordinate detection contact electrode 106 is formed in the laminated structure 102. Are connected to the X coordinate detection wiring 4. As a result, the X coordinate detection contact portion 9 generates an X coordinate signal in the X coordinate detection wiring 4 when the counter electrode (contact) 20 and the X coordinate detection contact electrode 106 are electrically connected by receiving external pressure.

Y座標検知接点部10は、オーバーコート絶縁膜101上に画素電極と同じ材料(例えばITO)を使用してY座標検知接点電極107が形成され、このY座標検知接点電極107が積層構造102中のY座標検知配線7に接続されている。これにより、Y座標検知接点部10は、外部からの押圧を受けて対向電極(接点)20とY座標検知接点電極107とが導通すると、Y座標検知配線7にY座標信号を生じせしめる。   In the Y coordinate detection contact portion 10, a Y coordinate detection contact electrode 107 is formed on the overcoat insulating film 101 using the same material (for example, ITO) as the pixel electrode, and the Y coordinate detection contact electrode 107 is formed in the laminated structure 102. Are connected to the Y coordinate detection wiring 7. As a result, the Y-coordinate detection contact unit 10 generates a Y-coordinate signal in the Y-coordinate detection wiring 7 when the counter electrode (contact) 20 and the Y-coordinate detection contact electrode 107 are electrically connected to each other by receiving external pressure.

土台部11は、オーバーコート絶縁膜101上に画素電極と同じ材料(例えばITO)を使用して電極108が形成され、さらに例えばシリコン窒化膜からなる絶縁体の高さ調整部11aを形成して配置されている。そして、接点用突起部105が柱状スペーサの役割を果たして高さ調整部11aに接触している。これにより、外部からの押圧を受けていないときのX座標検知接点部9とY座標検知接点部10との各接点間隔、すなわちX座標検知接点部9であれば対向電極(接点)20とX座標検知接点電極106との接点間隔K1、Y座標検知接点部10であれば対向電極(接点)20とY座標検知接点電極107との接点間隔K2は、予め設定された同じ接点間隔に設定される。   The base portion 11 is formed by forming an electrode 108 on the overcoat insulating film 101 using the same material (for example, ITO) as the pixel electrode, and further forming an insulator height adjusting portion 11a made of, for example, a silicon nitride film. Has been placed. The contact projection 105 serves as a columnar spacer and is in contact with the height adjusting portion 11a. Thus, each contact interval between the X coordinate detection contact portion 9 and the Y coordinate detection contact portion 10 when no external pressure is applied, that is, if the X coordinate detection contact portion 9 is used, the counter electrode (contact) 20 and the X The contact interval K1 between the coordinate detection contact electrode 106 and the contact interval K2 between the counter electrode (contact) 20 and the Y coordinate detection contact electrode 107 in the case of the Y coordinate detection contact unit 10 is set to the same preset contact interval. The

次に、図4乃至図8を参照しながら、第1の基板上におけるTFT2、X座標検知接点部9、Y座標検知接点部10及び土台部11に共通の作成工程について詳しく説明する。   Next, with reference to FIG. 4 to FIG. 8, a production process common to the TFT 2, the X coordinate detection contact portion 9, the Y coordinate detection contact portion 10 and the base portion 11 on the first substrate will be described in detail.

なお、図4乃至図8(A)では、TFT2が順次形成される様子が、図2のIVA−IVA部分に対応した断面図において示されている。   4A to 8A, the state in which the TFTs 2 are sequentially formed is shown in cross-sectional views corresponding to the IVA-IVA portion of FIG.

また、図4乃至図8(B)では、(A)のTFT2の作成と同時に土台部11が順次形成される様子が、図1のIVB−IVB部分に対応した断面図において示されている。   FIGS. 4 to 8B are cross-sectional views corresponding to the IVB-IVB portion of FIG. 1, showing that the base portion 11 is sequentially formed simultaneously with the creation of the TFT 2 of FIG.

また、図4乃至図8(C)では、(A)のTFT2の作成と同時にX座標検知接点部9が順次形成される様子が、図1のIVC−IVC部分に対応した断面図において示されている。   4 to 8C, a state in which the X coordinate detection contact portion 9 is sequentially formed simultaneously with the creation of the TFT 2 in FIG. 4A is shown in the sectional views corresponding to the IVC-IVC portion in FIG. ing.

また、図4乃至図8(D)では、(A)のTFT2の作成と同時にY座標検知接点部10が順次形成される様子が、図1のIVD−IVD部分に対応した断面図において示されている。   Further, in FIGS. 4 to 8D, a state in which the Y coordinate detection contact portions 10 are sequentially formed simultaneously with the creation of the TFT 2 in FIG. 4A is shown in cross-sectional views corresponding to the IVD-IVD portion in FIG. ing.

最初は図4(A)〜(D)に図示されているように、第1基板上にフォトリソグラフィ法により、例えばアルミニウムまたはクロムまたはモリブデンからなるゲート膜を使用してゲート配線5及びゲート配線5に沿い延伸しているY座標検知配線7が形成される。そして、ゲート配線5においてTFT2に対応した部分はTFT2のためのゲート電極5cを提供している。またY座標検知配線7においてY座標検知接点部10に対応した部分はY座標検知用接点部10のための接続部分7bを提供している。   First, as shown in FIGS. 4A to 4D, the gate wiring 5 and the gate wiring 5 are formed on the first substrate by a photolithography method using a gate film made of, for example, aluminum, chromium, or molybdenum. A Y-coordinate detection wiring 7 extending along the line is formed. A portion of the gate wiring 5 corresponding to the TFT 2 provides a gate electrode 5 c for the TFT 2. Further, the portion corresponding to the Y coordinate detection contact portion 10 in the Y coordinate detection wiring 7 provides a connection portion 7 b for the Y coordinate detection contact portion 10.

次に、図5(A)〜(D)に図示されているように、第1基板上には例えばシリコン窒化膜(SiNx)を使用した透明なゲート絶縁膜100がゲート配線5及びY座標検知配線7を覆うよう形成される。 Next, as illustrated in FIGS. 5A to 5D, a transparent gate insulating film 100 using, for example, a silicon nitride film (SiNx) is formed on the first substrate with the gate wiring 5 and the Y coordinate detection. It is formed so as to cover the wiring 7.

次に、例えば真性アモルファスシリコンからなるa−Si層52及び例えばnアモルファスシリコンからなるna−Si層54が、部分的に例えばSiNxを使用したチャネル保護膜56を間に介して、積層される。 Next, an a-Si layer 52 made of, for example, intrinsic amorphous silicon and an n + a-Si layer 54 made of, for example, n + amorphous silicon are stacked with a channel protective film 56 partially using, for example, SiNx interposed therebetween. Is done.

次に、na−Si層54を覆うように例えばアルミニウムまたはクロムまたはモリブデンからなるソース・ドレイン膜58が形成される。ソース・ドレイン膜58は、TFT2の近傍のデータ配線3及びX座標検知接点部9の近傍のX座標検知配線4を提供している。 Next, a source / drain film 58 made of, for example, aluminum, chromium, or molybdenum is formed so as to cover the n + a-Si layer 54. The source / drain film 58 provides the data wiring 3 in the vicinity of the TFT 2 and the X coordinate detection wiring 4 in the vicinity of the X coordinate detection contact portion 9.

そして、X座標検知配線4においてX座標検知接点部9に対応した部分は、X座標検知接点部9のための接続部分4bを提供している。   The portion corresponding to the X coordinate detection contact portion 9 in the X coordinate detection wiring 4 provides a connection portion 4 b for the X coordinate detection contact portion 9.

a−Si層54及びソース・ドレイン膜58は、図4(A)中に示されているように、画素電極1に近い側と画素電極1から遠い側とで2分割される。 As shown in FIG. 4A, the n + a-Si layer 54 and the source / drain film 58 are divided into two on the side near the pixel electrode 1 and the side far from the pixel electrode 1.

a−Si層52、チャネル保護膜56,そしてこの様に2分割されたna−Si層54の積層の組み合わせは、TFT2のオーミックス層24dを提供している。また、このように2分割されたソース・ドレイン膜58は、画素電極1に近い側がTFT2のソース電極24aを、また画素電極1から遠い側がTFT2においてデータ配線3から延びているドレイン電極24bを提供している。 The laminated combination of the a-Si layer 52, the channel protective film 56, and the n + a-Si layer 54 divided in this way provides the ohmics layer 24d of the TFT2. Further, the source / drain film 58 divided in two provides the source electrode 24a of the TFT 2 on the side close to the pixel electrode 1, and the drain electrode 24b extending from the data wiring 3 in the TFT 2 on the side far from the pixel electrode 1. doing.

次に、図6(A)〜(D)中に図示されているように、ソース・ドレイン膜58を覆う例えばシリコン窒化膜(SiNx)を使用した透明なオーバーコート絶縁膜101が形成される。   Next, as shown in FIGS. 6A to 6D, a transparent overcoat insulating film 101 using, for example, a silicon nitride film (SiNx) covering the source / drain film 58 is formed.

ここで、図6(A)中に図示されているように、オーバーコート絶縁膜101においてTFT2の対応部分においては、ソース・ドレイン膜58のソース電極24aに対応した位置にソース電極24aを露出させるためのコンタクトホール101aが形成される。コンタクトホール101aは、図2中にも図示されている。   Here, as illustrated in FIG. 6A, the source electrode 24 a is exposed at a position corresponding to the source electrode 24 a of the source / drain film 58 in the portion corresponding to the TFT 2 in the overcoat insulating film 101. Contact hole 101a is formed. The contact hole 101a is also illustrated in FIG.

また、図6(C)中に図示されているように、オーバーコート絶縁膜101においてX座標検知配線4のX座標検知接点部9のための接続部分4bに対応した部分に接続部分4bを露出させるためのコンタクトホール101bが形成される。コンタクトホール101bは、図2中にも図示されている。   Further, as shown in FIG. 6C, the connection portion 4b is exposed at a portion corresponding to the connection portion 4b for the X coordinate detection contact portion 9 of the X coordinate detection wiring 4 in the overcoat insulating film 101. A contact hole 101b is formed. The contact hole 101b is also illustrated in FIG.

さらに、図6(D)中に図示されているように、オーバーコート絶縁膜101においてY座標検知配線7のY座標検知接点部10のための接続部分7bに対応した部分に接続部分7bを露出させるためのコンタクトホール101cが形成される。コンタクトホール101cは、オーバーコート絶縁膜101とY座標検知接点部10のための接続部分7bとの間に存在しているゲート絶縁膜100も貫通している。コンタクトホール101cは、図2中にも図示されている。   Further, as shown in FIG. 6D, the connection portion 7b is exposed at a portion corresponding to the connection portion 7b for the Y coordinate detection contact portion 10 of the Y coordinate detection wiring 7 in the overcoat insulating film 101. A contact hole 101c is formed. The contact hole 101 c also penetrates the gate insulating film 100 that exists between the overcoat insulating film 101 and the connection portion 7 b for the Y coordinate detection contact portion 10. The contact hole 101c is also illustrated in FIG.

この段階で、図6(A)中に図示されているTFT2の対応部分においては、ゲート配線5によるゲート電極5c、ゲート電極5cに重なったゲート絶縁膜100の部分、ゲート絶縁膜100の前記部分に重なった、a−Si層52、チャネル保護膜56、そして2分割されたna−Si膜54を含む半導体のためのオーミックス層24d、オーミックス層24dの2分割されたna−Si膜54上のソース電極24a及びドレイン電極24b、そしてソース電極24a及びドレイン電極24bを覆うオーバーコート絶縁膜101が、TFT2を提供している。 At this stage, in the corresponding portion of the TFT 2 shown in FIG. 6A, the gate electrode 5c by the gate wiring 5, the portion of the gate insulating film 100 overlapping the gate electrode 5c, and the portion of the gate insulating film 100 It overlaps the, a-Si layer 52, the channel protection film 56, and two divided n + a-Si film 54 O mix layer 24d for semiconductor including two split n + a Haut mix layer 24d The TFT 2 is provided by the source electrode 24a and the drain electrode 24b on the Si film 54 and the overcoat insulating film 101 that covers the source electrode 24a and the drain electrode 24b.

次に、図7(A)〜(D)中に図示されているように、オーバーコート絶縁膜101を覆うよう例えばITOからなる透明導電膜62が形成される。   Next, as illustrated in FIGS. 7A to 7D, a transparent conductive film 62 made of, for example, ITO is formed so as to cover the overcoat insulating film 101.

透明導電膜62は、図7(A)中に図示されているように、ソース電極24aを露出させるためのコンタクトホール101a中にも形成されてソース電極24aと電気的に接続される。透明導電膜62はまた、図7(C)中に図示されているように、X座標検知接点部9のための接続部分4bを露出させるためのコンタクトホール101b中にも形成されて接続部分4bと電気的に接続される。透明導電膜62はさらに、図7(D)中に図示されているように、Y座標検知接点部10のための接続部分7bを露出させるためのコンタクトホール101c中にも形成されて接続部分7bと電気的に接続される。   As shown in FIG. 7A, the transparent conductive film 62 is also formed in the contact hole 101a for exposing the source electrode 24a and is electrically connected to the source electrode 24a. The transparent conductive film 62 is also formed in the contact hole 101b for exposing the connection portion 4b for the X coordinate detection contact portion 9, as shown in FIG. And electrically connected. As shown in FIG. 7D, the transparent conductive film 62 is also formed in the contact hole 101c for exposing the connection portion 7b for the Y-coordinate detection contact portion 10 to be connected to the connection portion 7b. And electrically connected.

透明導電膜62が形成された時点で、図7(A)〜(D)中に図示されているTFT2の断面の一部、土台部11の断面の一部、X座標検知接点部9の断面の一部、そしてY座標検知接点部10の断面の一部のそれぞれは、TFT2を形成するための前述した作成方法よって第1基板上に共通して同時に形成されているので、第1基板上からの高さは相互に同じである。 When the transparent conductive film 62 is formed, a part of the cross section of the TFT 2 illustrated in FIGS. 7A to 7D, a part of the cross section of the base part 11, and a cross section of the X coordinate detection contact part 9. some of, and each of the cross section of a part of Y coordinate detecting contact portion 10, since it is formed simultaneously in common to the above-described creation method for forming TFT2 Therefore on the first substrate, the first substrate The height from above is the same.

次に、土台部11の断面の一部を示している図7(B)においては、透明導電膜62の上にさらに、所定の高さの例えばシリコン窒化膜(SiNx)を使用した透明な土台部絶縁膜により高さ調整部11aが形成され、その頂点が土台部11の突出端面(先端)311bを提供している。   Next, in FIG. 7B showing a part of the cross section of the base portion 11, a transparent base using, for example, a silicon nitride film (SiNx) having a predetermined height on the transparent conductive film 62. A height adjusting portion 11 a is formed by the partial insulating film, and the apex thereof provides a protruding end surface (tip) 311 b of the base portion 11.

最後に透明導電膜62は、TFT2の対応部分では図7(A)に中に示されているように、ソース電極24aと電気的に接続されたコンタクトホール101a中の部分及びTFT2に隣接した画素電極1を提供する部分を除き削除される。   Finally, as shown in FIG. 7A, the transparent conductive film 62 corresponds to the portion corresponding to the TFT 2 and the pixel adjacent to the portion in the contact hole 101 a electrically connected to the source electrode 24 a and the TFT 2. It is deleted except the part which provides the electrode 1.

また最後に透明導電膜62は、土台部11の対応部分では図7(B)に中に示されているように、高さ調整部11aに覆われている部分108を除き削除される。   Finally, the transparent conductive film 62 is removed except for the portion 108 covered with the height adjusting portion 11a in the corresponding portion of the base portion 11 as shown in FIG. 7B.

また最後に透明導電膜62は、X座標検知接点部9の対応部分及びX座標検知配線4の接続部分4bでは図7(C)中に示されているように、X座標検知接点電極106を提供するX座標検知接点部9の対応部分及びX座標検知接点部9をX座標検知配線4の接続部分4bに電気的に接続させるコンタクトホール101b中の部分を除き削除される。   Finally, as shown in FIG. 7C, the transparent conductive film 62 has an X coordinate detection contact electrode 106 at the corresponding portion of the X coordinate detection contact portion 9 and the connection portion 4b of the X coordinate detection wiring 4. The corresponding portion of the X coordinate detection contact portion 9 to be provided and the portion in the contact hole 101b that electrically connects the X coordinate detection contact portion 9 to the connection portion 4b of the X coordinate detection wiring 4 are deleted.

さらに最後に透明導電膜62は、Y座標検知接点部10の対応部分及びY座標検知配線7の接続部分7bでは図7(D)中に示されているように、Y座標検知接点電極107を提供するY座標検知接点部10の対応部分及びY座標検知接点部10をY座標検知配線7の接続部分7bに電気的に接続させるコンタクトホール101c中の部分を除き除去される。   Finally, the transparent conductive film 62 has the Y coordinate detection contact electrode 107 formed on the corresponding portion of the Y coordinate detection contact portion 10 and the connection portion 7b of the Y coordinate detection wiring 7 as shown in FIG. The corresponding portion of the Y coordinate detection contact portion 10 to be provided and the portion in the contact hole 101c that electrically connects the Y coordinate detection contact portion 10 to the connection portion 7b of the Y coordinate detection wiring 7 are removed.

図7(A)〜(D)を見比べると、以下のことがわかる。即ち、第1基板から図7(C)に示されているX座標検知接点部9の突出端面(先端)までの高さ及び図7(D)に示されているY座標検知接点部10の突出端面(先端)までの高さは相互に同じである。   Comparison of FIGS. 7A to 7D reveals the following. That is, the height from the first substrate to the protruding end surface (tip) of the X coordinate detection contact portion 9 shown in FIG. 7C and the Y coordinate detection contact portion 10 shown in FIG. The height to the protruding end face (tip) is the same.

第1基板から図7(A)に示されているTFT2の突出端面(先端)までの高さは、図7(C)に示されている前述したX座標検知接点部9の突出端面(先端)までの高さ及び図7(D)に示されているY座標検知接点部10の突出端面(先端)までの高さよりも、最後にTFT2の突出端面(先端)から除去された透明導電膜62の厚さ分だけ低い。   The height from the first substrate to the protruding end face (tip) of the TFT 2 shown in FIG. 7A is the protruding end face (tip) of the X-coordinate detection contact portion 9 shown in FIG. 7C. ) And the height to the protruding end surface (tip) of the Y coordinate detection contact portion 10 shown in FIG. 7D, the transparent conductive film finally removed from the protruding end surface (tip) of the TFT 2. Lower by 62 thickness.

さらに、第1基板から土台部11の突出端面(先端)11bまでの高さは、図7(C)に示されている前述したX座標検知接点部9の突出端面(先端)までの高さ及び図7の(D)に示されているY座標検知接点部10の突出端面(先端)までの高さよりも、最後に透明導電膜62の上に形成された高さ調整部11aの突出端面(先端)11bまでの高さ分だけ高い。   Further, the height from the first substrate to the protruding end surface (tip) 11b of the base portion 11 is the height to the protruding end surface (tip) of the X coordinate detection contact portion 9 described above shown in FIG. And the protrusion end surface of the height adjustment part 11a finally formed on the transparent conductive film 62 rather than the height to the protrusion end surface (front end) of the Y coordinate detection contact part 10 shown in FIG. (Tip) It is high by the height to 11b.

これに対して図9は従来のタッチパネルの具体的な一部拡大した平面構成図を示す。Y方向の各画素電極1の間Mにはそれぞれ、TFT2が配置されると共に、ゲート配線5と、補助容量配線6と、Y座標検知配線7と、が配置されている。   On the other hand, FIG. 9 shows a specific partially enlarged plan view of a conventional touch panel. A TFT 2 is disposed between each pixel electrode 1 in the Y direction, and a gate wiring 5, an auxiliary capacitance wiring 6, and a Y coordinate detection wiring 7 are disposed.

また、X座標検知配線4から延出されたX座標検知接点部9がY座標検知配線7に設けられている場合と、Y座標検知接点部10がY座標検知配線7に設けられている場合と、土台部11がY座標検知配線7に設けられている場合と、がある。   Further, the case where the X coordinate detection contact portion 9 extending from the X coordinate detection wiring 4 is provided in the Y coordinate detection wiring 7 and the case where the Y coordinate detection contact portion 10 is provided in the Y coordinate detection wiring 7. And the base 11 is provided on the Y coordinate detection wiring 7.

本装置200と従来装置とを比較すると、本装置200の第1の画素電極間W1のY方向の間隔Laは、従来装置の電極間Mの間隔Lmよりも狭く形成されている(La<Lm)。本装置200の第2の画素電極間W2のY方向の間隔Lbも、従来装置の電極間Mの間隔Lmよりも狭く形成されている(Lb<Lm)。   Comparing the present apparatus 200 with the conventional apparatus, the interval La in the Y direction between the first pixel electrodes W1 of the present apparatus 200 is formed to be narrower than the distance Lm between the electrodes M of the conventional apparatus (La <Lm). ). The distance Lb in the Y direction between the second pixel electrodes W2 of the apparatus 200 is also narrower than the distance Lm between the electrodes M of the conventional apparatus (Lb <Lm).

従って、本装置200の各画素電極1のY方向の長さは、従来装置の各画素電極1のY方向の長さよりも長く形成することができる。これにより、本装置200の各画素電極1の面積Saは、従来装置の各画素電極1の面積Sbよりも広くすることが出来る。   Accordingly, the length in the Y direction of each pixel electrode 1 of the device 200 can be formed longer than the length in the Y direction of each pixel electrode 1 of the conventional device. Thereby, the area Sa of each pixel electrode 1 of the device 200 can be made larger than the area Sb of each pixel electrode 1 of the conventional device.

図10は本装置200の各画素電極1の面積Saと従来装置の各画素電極1の面積Sbとの対比結果を示す。本装置200の各画素電極1のX方向の長さは、従来装置の各画素電極1の同方向の長さと同一であるものの、各画素電極1のY方向の長さは、本装置200の方が従来装置よりも長くなっている。これにより、本装置200の各画素電極1の面積Saは、従来装置の各画素電極1の面積Sbよりも広くなっている。   FIG. 10 shows a comparison result between the area Sa of each pixel electrode 1 of the device 200 and the area Sb of each pixel electrode 1 of the conventional device. The length in the X direction of each pixel electrode 1 of the apparatus 200 is the same as the length in the same direction of each pixel electrode 1 of the conventional apparatus, but the length in the Y direction of each pixel electrode 1 is the same as that of the apparatus 200. It is longer than the conventional device. As a result, the area Sa of each pixel electrode 1 of the apparatus 200 is larger than the area Sb of each pixel electrode 1 of the conventional apparatus.

図10から、本装置200と従来装置とを比較すると、本装置200のY座標検知配線7の総本数とX座標検知接点部9とY座標検知接点部10と土台部11の総数は従来装置の半分である。   From FIG. 10, when comparing the present apparatus 200 with the conventional apparatus, the total number of the Y coordinate detection wiring 7, the X coordinate detection contact portion 9, the Y coordinate detection contact section 10, and the base section 11 of the present apparatus 200 is the conventional apparatus. Half of that.

例えば、奇数行の画素は従来装置のレイアウトのままであり、偶数行の画素は従来装置のレイアウトからY座標検知配線7とX座標検知接点部9とY座標検知接点部10と土台部11を取り去って、その分偶数行の画素の開口率を向上させることは可能であるが、奇数行の画素よりも偶数行の画素の方が大きい開口率になってしまうために全白表示をおこなうと1行置きの横縞表示となってしまう。結局、全白表示の均一性を得るためには偶数行で向上した開口率分をブラックマスクで覆って従来の開口率に合わせることになり、このようなやり方では開口率は向上しない。   For example, the odd-numbered pixels remain in the layout of the conventional device, and the even-numbered pixels have the Y coordinate detection wiring 7, the X coordinate detection contact portion 9, the Y coordinate detection contact portion 10, and the base portion 11 from the layout of the conventional device. It is possible to improve the aperture ratio of even-numbered pixels by removing it, but if the even-numbered pixels have a larger aperture ratio than the odd-numbered pixels, all white display will be performed. It becomes a horizontal stripe display every other line. Eventually, in order to obtain the uniformity of all white display, the aperture ratio improved in the even rows is covered with a black mask to match the conventional aperture ratio, and the aperture ratio is not improved by such a method.

本装置200のY座標検知配線7の総本数が従来装置の半分であることは、本装置200のY座標検知精度が従来装置の半分であることを意味する。しかしながら、携帯電話やデジタルカメラで代表的な対角2.5インチQVGA(240×320画素)及び電子辞書や産業機器等で代表的な対角5.0インチVGA(480×640画素)の画素ピッチは0.159mmであり、2倍にしても0.318mmである。これに対してタッチするのに使うペン先の代表的な直径は0.5mm程度であり、指先でタッチする場合はペン先よりもはるかに直径が大きいことを考えると、本装置200のY座標検知精度が従来装置の半分であることはタッチパネルの検出精度として問題ない。   That the total number of Y coordinate detection wires 7 of the apparatus 200 is half that of the conventional apparatus means that the Y coordinate detection accuracy of the apparatus 200 is half that of the conventional apparatus. However, a diagonal 2.5 inch QVGA (240 × 320 pixels) typical for mobile phones and digital cameras and a 5.0 inch diagonal VGA (480 × 640 pixels) typical for electronic dictionaries and industrial equipment. The pitch is 0.159 mm, which is 0.318 mm even if doubled. On the other hand, the typical diameter of the pen tip used for touching is about 0.5 mm, and considering that the diameter is much larger than the pen tip when touching with the fingertip, That the detection accuracy is half that of the conventional device is satisfactory as the detection accuracy of the touch panel.

このように上記一実施の形態によれば、第1の画素電極間W1に2つのTFT2と2本のゲート配線5とを形成し、かつ第2の画素電極間W2に2本の補助容量配線6とY座標検知配線7とを設け、さらにX座標検知接点部9またはY座標検知接点部10または土台部11、をY座標検知配線7に設ける配線レイアウトにしたので、第1の画素電極間W1の間隔Laと第2の画素電極間W2の間隔Lbとを従来装置の画素電極間の間隔よりも狭くすることができ、この結果として本装置200としての開口率を大きくすることができ、本装置200の表示性能、例えば表示の輝度等の画質を向上することが出来る。   As described above, according to the embodiment, two TFTs 2 and two gate lines 5 are formed in the first inter-pixel electrode W1, and two auxiliary capacitance lines are formed in the second inter-pixel electrode W2. 6 and the Y coordinate detection wiring 7, and the X coordinate detection contact portion 9 or the Y coordinate detection contact portion 10 or the base portion 11 is provided in the Y coordinate detection wiring 7. The interval La between W1 and the interval Lb between the second pixel electrodes W2 can be made narrower than the interval between the pixel electrodes of the conventional device. As a result, the aperture ratio of the device 200 can be increased, The display performance of the apparatus 200, for example, image quality such as display brightness, can be improved.

また、第1の画素電極間W1内において、データ配線3を2本のゲート配線5と交差するところで当該2本のゲート配線5の間に延出して配置し、当該延出されたデータ配線延出部3aを2つのTFT2のドレイン電極に共通接続した配線レイアウトにしたので、データ配線3を2本のゲート配線5と交差するところで当該2本のゲート配線5の間に2つ延出して配置し、当該延出された一方のデータ配線延出部を一方のTFT2のドレイン電極に接続し、当該延出された他方のデータ配線延出部を他方のTFT2のドレイン電極接続した配線レイアウトと比較して、第1の画素電極間W1のY方向における長さを短くでき、開口率を向上できる。   Further, in the first inter-pixel electrode W1, the data wiring 3 is arranged so as to extend between the two gate wirings 5 at the intersection of the two gate wirings 5, and the extended data wiring extension. Since the wiring layout is such that the output portion 3a is commonly connected to the drain electrodes of the two TFTs 2, the two data wirings 3 are extended between the two gate wirings 5 at the intersections of the two gate wirings 5. Compared with the wiring layout in which one extended data wiring portion is connected to the drain electrode of one TFT 2 and the other extended data wiring portion is connected to the drain electrode of the other TFT 2. Thus, the length in the Y direction between the first pixel electrodes W1 can be shortened, and the aperture ratio can be improved.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

1:画素電極、2:薄膜トランジスタ(TFT)、3:データ配線(信号線)、4:X座標検知配線、5:ゲート配線(走査線)、6:補助容量配線、7:Y座標検知配線、8:補助容量、9:X座標検知接点部、10:Y座標検知接点部、11:土台部、200:本装置、20:対向電極、W1:第1の画素電極間隔、W2:第2の画素電極間隔、21:データドライバ(データ駆動回路)、22:走査ドライバ(走査駆動回路)、23:X座標検出部、25:Y座標検出部、Q:液晶層。   1: pixel electrode, 2: thin film transistor (TFT), 3: data wiring (signal line), 4: X coordinate detection wiring, 5: gate wiring (scanning line), 6: auxiliary capacitance wiring, 7: Y coordinate detection wiring, 8: Auxiliary capacitance, 9: X coordinate detection contact part, 10: Y coordinate detection contact part, 11: Base part, 200: This device, 20: Counter electrode, W1: First pixel electrode interval, W2: Second Pixel electrode spacing, 21: data driver (data drive circuit), 22: scan driver (scan drive circuit), 23: X coordinate detection unit, 25: Y coordinate detection unit, Q: liquid crystal layer.

Claims (8)

互いに対向配置された第1の基板と第2の基板と、
前記第1の基板と前記第2の基板との間に封入された液晶層と、
前記第1の基板に設けられ、第1の方向と、当該第1の方向と垂直な第2の方向と、に配列された複数の画素電極と、
前記第2の基板に設けられ、前記複数の画素電極に対して対向配置される対向電極と、
前記複数の画素電極にそれぞれ接続された複数の画素用トランジスタと、
前記複数の画素用トランジスタに走査信号を供給する前記第1の方向に延伸する複数の走査線と、
前記複数の画素用トランジスタに表示信号を供給する前記第2の方向に延伸する複数の信号線と、
前記複数の画素電極との間に補助容量を形成する前記第1の方向に延伸する複数の補助容量線と、
前記第1の方向に延伸された複数の第1の座標検知配線と、
前記第2の方向に延伸された複数の第2の座標検知配線と、
前記第2の基板にそれぞれ設けられ、前記対向電極を接点電極とする複数の第1の接点突起部及び複数の第2の接点突起部と、
前記第2の基板に設けられた複数の柱状スペーサと、
前記複数の第1の座標検知配線にそれぞれ接続されており、前記第2基板が外部からの押圧を受けたときに前記複数の第1の接点突起部と導通する複数の第1の座標検知接点部と、
前記複数の第2の座標検知配線にそれぞれ接続されており、前記第2基板が外部からの押圧を受けたときに前記複数の第2の接点突起部と導通する複数の第2の座標検知接点部と、
前記第2基板が外部からの押圧を受けていないときに、前記複数の第1の接点突起部のそれぞれと前記複数の第1の接点突起部のそれぞれに対応する前記複数の第1の座標検知接点部のそれぞれとの間隔、及び、前記複数の第2の接点突起部のそれぞれと前記複数の第2の接点突起部のそれぞれに対応する前記複数の第2の座標検知接点部のそれぞれとの間隔をそれぞれ保持するために前記複数の柱状スペーサが接触する、複数の土台部と、
備え
前記第2の方向に隣接する前記複数の画素電極の複数の間隔のうちの、
複数の第1の画素電極間隔には、前記第2の方向に隣接する各画素電極に接続された前記各画素用トランジスタと、前記各画素用トランジスタに接続された前記各走査線と、前記信号線から延出された信号線延出部と、が配置されるとともに、前記各補助容量線と、前記第1の座標検出検知線と、は配置されず、
複数の第2の画素電極間隔には、前記第2の方向に隣接する各画素電極に対応した前記各補助容量線と、前記第1の座標検出検知線と、が配置されるとともに、前記各画素用トランジスタと、前記各走査線と、前記信号線延出部と、は配置されず、
前記複数の第2の画素電極間隔における前記第1の座標検出検知線上には、前記複数の第1の座標検知接点部、前記複数の第2の座標検知接点部及び前記複数の土台部が形成されている、
ことを特徴とするタッチパネル
A first substrate and a second substrate disposed opposite to each other;
A liquid crystal layer sealed between the first substrate and the second substrate;
A plurality of pixel electrodes provided on the first substrate and arranged in a first direction and a second direction perpendicular to the first direction;
A counter electrode provided on the second substrate and disposed to face the plurality of pixel electrodes;
A plurality of pixel transistors respectively connected to the plurality of pixel electrodes;
A plurality of scanning lines extending in the first direction for supplying a scanning signal to the plurality of pixel transistors;
A plurality of signal lines extending in the second direction for supplying a display signal to the plurality of pixel transistors;
A plurality of storage capacitor lines extending in the first direction to form storage capacitors between the plurality of pixel electrodes;
A plurality of first coordinate detection wires extending in the first direction;
A plurality of second coordinate detection wires extended in the second direction;
A plurality of first contact protrusions and a plurality of second contact protrusions, each provided on the second substrate and having the counter electrode as a contact electrode;
A plurality of columnar spacers provided on the second substrate;
A plurality of first coordinate detection contacts that are respectively connected to the plurality of first coordinate detection wirings and that are electrically connected to the plurality of first contact protrusions when the second substrate receives an external pressure. And
A plurality of second coordinate detection contacts that are respectively connected to the plurality of second coordinate detection wirings and that are electrically connected to the plurality of second contact protrusions when the second substrate is pressed from outside. And
The plurality of first coordinate detections corresponding to each of the plurality of first contact protrusions and each of the plurality of first contact protrusions when the second substrate is not subjected to external pressure. A distance from each of the contact portions, and each of the plurality of second contact protrusions and each of the plurality of second coordinate detection contact portions corresponding to each of the plurality of second contact protrusions. A plurality of base portions that are in contact with the plurality of columnar spacers in order to maintain the spacing;
Equipped with a,
Of a plurality of intervals between the plurality of pixel electrodes adjacent in the second direction,
The plurality of first pixel electrode intervals include the pixel transistors connected to the pixel electrodes adjacent in the second direction, the scan lines connected to the pixel transistors, and the signal. Rutotomoni a signal line extending portion extending from the line, is arranged, wherein each auxiliary capacitance line, wherein the first coordinate detection detection line, are not disposed,
The auxiliary capacitor lines corresponding to the pixel electrodes adjacent in the second direction and the first coordinate detection detection lines are arranged in the plurality of second pixel electrode intervals, The pixel transistor, each scanning line, and the signal line extending portion are not arranged,
The plurality of first coordinate detection contact portions, the plurality of second coordinate detection contact portions, and the plurality of base portions are formed on the first coordinate detection detection lines in the plurality of second pixel electrode intervals. Being
A touch panel characterized by that.
前記複数の第1の画素電極間隔には、
前記第2の方向に隣接する一方の前記画素電極に接続された一方の前記画素用トランジスタと、当該一方の画素用トランジスタに接続された一方の前記走査線と、が配置され、
前記第2の方向に隣接する他方の前記画素電極に接続された他方の前記画素用トランジスタと、当該他方の画素用トランジスタに接続された他方の前記走査線と、が配置され、
前記一方の走査線と前記他方の走査線との間に前記信号線延出部が配置され、前記信号線延出部が前記一方の画素用トランジスタと前記他方の画素用トランジスタとに共通接続されることで、前記一方の画素用トランジスタと前記他方の画素用トランジスタとが前記第2の方向に隣接する、
ことを特徴とする請求項1に記載のタッチパネル
In the plurality of first pixel electrode intervals,
One pixel transistor connected to one pixel electrode adjacent in the second direction and one scanning line connected to the one pixel transistor are disposed,
The other pixel transistor connected to the other pixel electrode adjacent in the second direction and the other scanning line connected to the other pixel transistor are disposed,
The signal line extending portion is disposed between the one scanning line and the other scanning line, and the signal line extending portion is commonly connected to the one pixel transistor and the other pixel transistor. Thus, the one pixel transistor and the other pixel transistor are adjacent to each other in the second direction.
The touch panel according to claim 1.
前記複数の第2の画素電極間隔には、
前記第2の方向に隣接する一方の前記画素電極に対応する一方の前記補助容量線と、前記第2の方向に隣接する他方の前記画素電極に対応する他方の前記補助容量線と、が配置され
前記一方の補助容量線と前記他方の補助容量線との間に前記第1の座標検出検知線が配置される、
ことを特徴とする請求項1又は2に記載のタッチパネル
In the plurality of second pixel electrode intervals,
The one wherein the storage capacitance line corresponding to a second one of the pixel electrodes of the adjacent direction of the other of the storage capacitor line corresponding to the pixel electrode of the other adjacent to the second direction, is arranged And
The first coordinate detection detection line is disposed between the one auxiliary capacitance line and the other auxiliary capacitance line;
The touch panel according to claim 1 or 2 .
前記第1の画素電極間隔と、前記第2の画素電極間隔と、が前記第2の方向に沿って交互に配置されている、
ことを特徴とする請求項1乃至3のいずれか1項に記載のタッチパネル。
The first pixel electrode interval and the second pixel electrode interval are alternately arranged along the second direction.
The touch panel according to any one of claims 1 to 3, wherein the touch panel is provided.
前記複数の画素電極は、前記第1の方向に連続して配列された第1の画素電極列、第2の画素電極列、第3の画素電極列、第4の画素電極列及び第5の画素電極列を含み、
前記第2の座標検知配線は、前記第3の画素電極列と前記第4の画素電極列との間に配設され、
前記複数の信号線は、第1の信号線、第2の信号線、第3の信号線、第4の信号線を含み、
第1の信号線は、前記第1の画素電極列と前記第2の画素電極列との間に配設され、
第2の信号線は、前記第2の画素電極列と前記第3の画素電極列との間に配設され、
第3の信号線は、前記第2の座標検知配線と前記第4の画素電極列との間に配設され、
第4の信号線は、前記第4の画素電極列と前記第5の画素電極列との間に配設され、
前記複数の第2の画素電極間隔における前記第1の座標検出検知線上には、
前記土台部が前記第1の信号線と前記第2の信号線との間に配置され、
前記第2の座標検知接点部が前記第2の信号線と前記第3の信号線との間に配置され、
前記第1の座標検知接点部が前記第3の信号線と前記第4の信号線との間に配置されている、
ことを特徴とする請求項1乃至のいずれか1項に記載のタッチパネル。
The plurality of pixel electrodes include a first pixel electrode column, a second pixel electrode column, a third pixel electrode column, a fourth pixel electrode column, and a fifth pixel array that are continuously arranged in the first direction. Including pixel electrode rows,
The second coordinate detection wiring is disposed between the third pixel electrode row and the fourth pixel electrode row,
The plurality of signal lines include a first signal line, a second signal line, a third signal line, and a fourth signal line,
The first signal line is disposed between the first pixel electrode column and the second pixel electrode column,
The second signal line is disposed between the second pixel electrode column and the third pixel electrode column,
The third signal line is disposed between the second coordinate detection wiring and the fourth pixel electrode column,
The fourth signal line is disposed between the fourth pixel electrode column and the fifth pixel electrode column,
On the first coordinate detection detection line in the plurality of second pixel electrode intervals,
The base is disposed between the first signal line and the second signal line;
The second coordinate detection contact portion is disposed between the second signal line and the third signal line;
The first coordinate detection contact portion is disposed between the third signal line and the fourth signal line;
The touch panel according to any one of claims 1 to 4 , wherein the touch panel is provided.
前記複数の第1の接点突起部、前記複数の第2の接点突起部及び前記複数の柱状スペーサは、それぞれ同じ材料により形成され、且つ、それぞれ同じ高さに形成され、
前記複数の第1の座標検知接点部及び前記複数の第2の座標検知接点部は、それぞれ同じ高さに形成され、
前記複数の土台部は、前記複数の第1の座標検知接点部及び前記複数の第2の座標検知接点部よりもそれぞれ高く形成されている、
ことを特徴とする請求項1乃至5のいずれか1項に記載のタッチパネル。
The plurality of first contact protrusions, the plurality of second contact protrusions, and the plurality of columnar spacers are each formed of the same material and are formed at the same height,
The plurality of first coordinate detection contact portions and the plurality of second coordinate detection contact portions are respectively formed at the same height,
The plurality of base portions are formed higher than the plurality of first coordinate detection contact portions and the plurality of second coordinate detection contact portions, respectively.
The touch panel according to claim 1 , wherein the touch panel is provided.
前記第1の座標検知接点部及び前記第2の座標検知接点部は、前記画素用トランジスタの複数の材料の少なくとも一部を使用して形成される、
ことを特徴とする請求項1乃至のいずれか1項に記載のタッチパネル。
The first coordinate detection contact portion and the second coordinate detection contact portion are formed using at least a part of a plurality of materials of the pixel transistor.
The touch panel according to any one of claims 1 to 6, characterized in that.
前記土台部は、前記画素用トランジスタの複数の材料の少なくとも一部を使用して形成される土台基部と、前記画素用トランジスタ形成後に形成される高さ調整部と、を含み、積層して形成されている、
ことを特徴とする請求項1乃至のいずれか1項に記載のタッチパネル。
The base portion includes a base portion formed by using at least a part of a plurality of materials of the pixel transistor, and a height adjustment portion formed after the pixel transistor is formed, and is formed by laminating. Being
The touch panel according to any one of claims 1 to 7, characterized in that.
JP2010212640A 2010-09-22 2010-09-22 Touch panel Expired - Fee Related JP5573540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010212640A JP5573540B2 (en) 2010-09-22 2010-09-22 Touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010212640A JP5573540B2 (en) 2010-09-22 2010-09-22 Touch panel

Publications (3)

Publication Number Publication Date
JP2012068405A JP2012068405A (en) 2012-04-05
JP2012068405A5 JP2012068405A5 (en) 2013-10-31
JP5573540B2 true JP5573540B2 (en) 2014-08-20

Family

ID=46165772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212640A Expired - Fee Related JP5573540B2 (en) 2010-09-22 2010-09-22 Touch panel

Country Status (1)

Country Link
JP (1) JP5573540B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10809581B2 (en) 2014-11-21 2020-10-20 Sharp Kabushiki Kaisha Active matrix substrate, and display panel
CN107077035B (en) * 2014-11-21 2021-05-18 夏普株式会社 Active matrix substrate and display panel
KR102509610B1 (en) * 2017-11-08 2023-03-14 삼성디스플레이 주식회사 Fingerprint sensor and display device including the same
CN116700519B (en) * 2021-11-30 2024-04-12 荣耀终端有限公司 Touch display panel, driving method and touch display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473324A (en) * 1987-09-14 1989-03-17 Matsushita Electric Ind Co Ltd Display device and its driving method
JP2714993B2 (en) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 Liquid crystal display
JP2000099268A (en) * 1998-09-21 2000-04-07 Nec Eng Ltd Liquid crystal display device with coordinate position detecting function
KR101297387B1 (en) * 2006-11-09 2013-08-19 삼성디스플레이 주식회사 Liquid crystal display associated with touch panel
KR101349096B1 (en) * 2006-12-27 2014-01-09 삼성디스플레이 주식회사 Display device
WO2010038512A1 (en) * 2008-09-30 2010-04-08 シャープ株式会社 Display device

Also Published As

Publication number Publication date
JP2012068405A (en) 2012-04-05

Similar Documents

Publication Publication Date Title
US10042490B2 (en) Array substrate, display device and driving method
JP5229312B2 (en) Liquid crystal display
CN102841716B (en) A kind of capacitance type in-cell touch panel and display device
US9292139B2 (en) Capacitive in-cell touch screen panel and display device
US9423916B2 (en) In-cell touch panel and display device
JP4811502B2 (en) Liquid crystal display panel and touch panel
WO2019196632A1 (en) Array substrate and preparation method therefor, and display panel and display device
JP4900421B2 (en) Liquid crystal display panel and liquid crystal display device
US9213441B2 (en) In-cell touch panel and liquid crystal device
US11016591B2 (en) Touch-sensitive display device and display panel
US20210151513A1 (en) Display device
US20240061521A1 (en) Array substrate and touch display device
JP5056702B2 (en) Liquid crystal display element and liquid crystal display device
JP5573540B2 (en) Touch panel
CN202711227U (en) Capacitive in-cell touch panel and display device
KR102352750B1 (en) Touch Display Device
TWI439778B (en) Pixel array substrate and display panel
US20120013593A1 (en) Display device
JP2012068405A5 (en)
JP6652901B2 (en) Display device and method of manufacturing the same
JP6564896B2 (en) Display device
US12135848B2 (en) Mini LED touch panel and its driving method and preparation method
JP6800355B2 (en) Display device and its manufacturing method
JP2020140489A (en) In-cell touch panel
CN111505874A (en) Display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees