Nothing Special   »   [go: up one dir, main page]

JP5571381B2 - 垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体 - Google Patents

垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体 Download PDF

Info

Publication number
JP5571381B2
JP5571381B2 JP2009521941A JP2009521941A JP5571381B2 JP 5571381 B2 JP5571381 B2 JP 5571381B2 JP 2009521941 A JP2009521941 A JP 2009521941A JP 2009521941 A JP2009521941 A JP 2009521941A JP 5571381 B2 JP5571381 B2 JP 5571381B2
Authority
JP
Japan
Prior art keywords
wafer
polyimide
dielectric material
metal
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009521941A
Other languages
English (en)
Other versions
JP2009545174A (ja
Inventor
ポッゲ、エイチ、ベルンハルト
ユー、ロイ、アール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2009545174A publication Critical patent/JP2009545174A/ja
Application granted granted Critical
Publication of JP5571381B2 publication Critical patent/JP5571381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体構造体に関し、より具体的には、垂直型ウェハ間相互接続を設けるための信頼性のある金属充填貫通ビア構造体に関する。本発明はまた、垂直型ウェハ間相互接続を設けるためのそのような信頼性のある金属充填貫通ビア構造体を作成する方法に関する。
現在の半導体技術において、二次元（２Ｄ）チップ形式から三次元（３Ｄ）チップ形式に移行することによって半導体チップの性能を向上させる趨勢が続いている。これはウェハ間の垂直型の相互接続を必要とする。垂直型相互接続は、縮小されたはんだバンプ領域アレイの相互接続機構を用いて作成することができ、多くの場合フリップチップはんだ接続又はＣ４と呼ばれる。しかしながら、現在の鉛ベースのＣ４は、それ自体がアルファ線源であり、一般的には、放射線の無い相互接続材料のニーズに合わない。アルファ線は、半導体デバイス内にソフトエラーを生ずる可能性があるので望ましくない。全ての半導体設計がアルファ線によって影響されるわけではないことに留意されたい。
さらに、現在考えられている新しい無鉛Ｃ４は、主にスズ（Ｓｎ）から成り、それ自体がアルファ線源となり得る。それゆえに、これらの新しいＣ４はアルファ線の問題の解消を保証しない。
代替的な相互接続は、金属スタッド・パッドの手法で達成することができる。この方法は、例えば、Ｐｏｇｇｅ他による特許文献１に記述されているが、Ｔ＆Ｊ（移動及び結合）手法と呼ばれる。典型的なＴ＆Ｊ相互接続は、合金形成金属（典型的にはＳｎ）でコーティングされた金属スタッド（好ましくは銅、Ｃｕ）から成る。Ｓｎは対向する金属パッド（典型的にはやはりＣｕ）への金属スタッドの合金形成を助ける。前述のＣ４技術と同様に、Ｔ＆Ｊ手法はアルファ線源となり得るＳｎを含む。
第２の半導体チップを第１の半導体チップに取り付ける機能に対応するには、第１チップから第２チップを通過して第２チップの下に配置される支持基板に至る電気的経路ができるような第２チップ内の垂直貫通ビアを必要とする。貫通ビアの加工は多くの半導体製造業者によって用いられている。しかしながら、効率的な貫通ビアの作成及び貫通ビアの金属充填にはなお課題が残されている。なんらかの波形の付けられた表面を有する貫通ビアではなく、滑らかな垂直貫通ビアの作成を確実にすることが問題となる。前者は、許容できない導電率の変動をもたらし得る金属充填貫通ビア内部の金属ボイドを引き起こす可能性がある。
米国特許第６，４４４，５６０号。
上記を考慮すると、上述の貫通ビアの問題を克服すると同時にＣ４又は可能なＳｎベースの合金形成Ｔ＆Ｊ相互接続によって発生するアルファ線源の問題を回避する、改善された金属充填貫通ビアを作成する代替的な方法を提供する必要性がある。
本発明は、垂直型ウェハ間（さらにはチップ間）相互接続構造体を設けるのに有用な信頼性のある金属貫通ビアを作成する方法を提供する。本発明によると、貫通ビア加工に関する上述の欠点を克服した金属充填貫通ビアを作成する方法が提供される。さらに、本発明の方法は、Ｃ４又はＳｎベースの合金形成Ｔ＆Ｊ相互接続が用いられる場合の典型的な心配事であるアルファ線源の問題を回避する。本発明の方法は、垂直接続用の金属スタッドを用いて上記のことを達成する。即ち、本発明の方法は、本質的には金属からなるスタッドを利用し、本出願の金属スタッドの存在下では、Ｓｎ又は他のアルファ線発生源は用いられない。
本発明によると、金属スタッドは、標準的な相互接続加工法を用いて、第１半導体ウェハ（即ち、デバイス・ウェハ）の下面に電気めっきされる。次に、スタッドの各々は、第２半導体ウェハの対応するポリイミド・コーティングされた貫通ビア内に挿入されて、本発明の３Ｄ相互接続構造体を形成する。本発明によると、第２半導体ウェハは、その上に配置される半導体回路、即ちデバイスを有しても有さなくてもよい。従って、本発明によると、第２半導体ウェハは、外部源からの放射線を吸収することができるスペーサとして機能することができる。本発明のさらに別の実施形態において、第２半導体ウェハはその上に回路を有することができる。この特定の実施形態において、少なくとも１つの相互接続レベルが、典型的には、第１と第２の半導体ウェハの間に配置される。前述の考察において、第１及び第２ウェハはまた、第１及び第２半導体チップを含むように示すこともできることに留意されたい。本発明のこのような実施形態において、本発明の技術は垂直型チップ間相互接続を設けるのに用いることができる。
上述のポリイミド・コーティングは、次の加熱ステップ中に、流動して金属スタッドを包むボンディング材料として機能する。本発明に用いられる各スタッドは、典型的には、必ずしも常にではないが、第２ウェハの最終的な貫通ビアの底面に達するように設計される。しかしながら、そのように達することは全ての状況で必要ではない。即ち、各金属スタッドの高さは、最終的な貫通ビアの深さよりわずかに短くてもよい。一旦、挿入され、次いで加熱されると、ポリイミドは流動して金属スタッドを完全に包み、金属スタッドと誘電体貫通ビア・ライナの間の歪み緩和材として機能する。第２ウェハは、一旦取り付けられた後、次に既存の平坦化プロセスにより薄層化される。
本発明の手法は、金属スタッドの合金形成の必要性を回避するが、なお第１ウェハから第２ウェハを貫通する連続的な金属経路を作成する。
一般的に言えば、本発明の方法は、
表面上に配設された少なくとも１つの金属スタッドを有する第１ウェハと、少なくとも１つのポリイミド・コーティングされた貫通ビアを含む第２ウェハとを準備するステップと、
第１ウェハの少なくとも１つの金属スタッドを第２ウェハの少なくとも１つのポリイミド・コーティングされた貫通ビア内に挿入して連結構造体をもたらすステップと、
連結構造体を加熱して対向するポリイミド表面を結合させ、流動させて各金属スタッドを完全に包むステップと、
第２ウェハを薄層化して、少なくとも１つのポリイミド・コーティングされた貫通ビア内に配置される少なくとも１つの金属スタッドの表面を露出させるステップと、
薄層化された第２ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、少なくとも１つの金属スタッドの露出表面上に金属パッドを形成するステップと、
を含む。
Ｓｉ含有ウェハを用いるときは、例えば、ポリイミド及び金属スタッドの形成のような他の加工プロセスの前に、一般的には酸化物を用いて適切にパターン付けしてウェハを保護することに留意されたい。
本出願の好ましい実施形態において、方法は、
表面上に配設された少なくとも１つのＣｕスタッドを有する第１ウェハと、少なくとも１つのポリイミド・コーティングされた貫通ビアを含む第２ウェハとを準備するステップと、
第１ウェハの少なくとも１つのＣｕスタッドを第２ウェハの少なくとも１つのポリイミド・コーティングされた貫通ビアに挿入して連結構造体をもたらすステップと、
連結構造体を加熱して対向するポリイミド表面を結合させ、流動させて各Ｃｕスタッドを完全に包むステップと、
第２ウェハを薄層化して、少なくとも１つのポリイミド・コーティングされた貫通ビア内に配置された少なくとも１つのＣｕスタッドの表面を露出させるステップと、
薄層化された第２ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、そして少なくとも１つのＣｕスタッドの露出表面上にＣｕパッドを形成するステップと、
を含む。
上述の本発明の方法は、金属パッドに対する金属スタッドの合金形成の必要性を回避するが、なおそれらは第１ウェハ（例えば、デバイス・ウェハ）から第２ウェハ（取付けウェハ又は第２デバイス・ウェハ）を貫通する連続的な金属経路を作成する。
上述の方法に加えて、本発明はまた、垂直型ウェハ間相互接続構造体を提供する。具体的に言えば、本発明の垂直型ウェハ間相互接続構造体は、
第１ウェハと、第１ウェハの表面から延びる少なくとも１つの金属スタッドにより嵌合する第２ウェハとを含み、ここで、前記の少なくとも１つの金属スタッドは第１ウェハの表面から第２ウェハの対応する貫通ビア内へ延び、ポリイミド・コーティングが貫通ビア内、第１及び第２ウェハの嵌合表面上、及び、第１ウェハに嵌合しない第２ウェハの別の表面の上に存在し、そして、少なくとも１つの金属スタッドが第１ウェハから第２ウェハを貫通する連続的な金属経路をもたらす。
本出願は、金属スタッドのみを用いて垂直型ウェハ間相互接続構造体を作成する方法、並びに、その方法によって形成される構造体を説明するものであるが、以下の説明及び本出願に添付の図面を参照しながら、これから詳細に説明する。本出願の図面は例示の目的で提供されるものであり、一定の尺度では描かれていないことに留意された。
以下の説明において、本発明の完全な理解を与えるために、例えば特定の構造体、構成要素、材料、寸法、加工ステップ及び技術など、多くの特定の詳細が説明される。しかし、当業者であれば、本発明をこれらの特定の詳細なしに実行可能な代替プロセスのオプションを用いて実施可能であることを理解するであろう。他の例において、周知の構造体又は加工ステップは、本発明を不明瞭にすることを避けるために詳細には説明しない。
層、領域又は基板のような要素が、別の要素の「上に（ｏｎ）」又は「上方に（ｏｖｅｒ）」にあると言うとき、他の要素の直接上にあってもよく、又は、介在する要素が存在してもよいことを理解されたい。対照的に、要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」又は「直接上方に（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」にあると言うときは、介在する要素は存在しない。要素が、別の要素の「下に（ｂｅｎｅａｔｈ）」又は「下方に（ｕｎｄｅｒ）」にあると言うとき、他の要素の直接下又は下方にあってもよく、又は、介在する要素が存在してもよいことを理解されたい。対照的に、要素が別の要素の「直接下に（ｄｉｒｅｃｔｌｙ ｂｅｎｅａｔｈ）」又は「直接下方に（ｄｉｒｅｃｔｌｙ ｕｎｄｅｒ）」あると言うときは、介在する要素は存在しない。
上述のように、本発明は、金属スタッドの合金形成が回避される修正された移動及び結合プロセスを利用して、垂直型ウェハ間（又はチップ間）相互接続構造体を設けるための信頼性のある金属充填貫通ビアを作成する方法を提供する。本発明において、スタッドは、本質的にアルファ線源ではない導電性金属からなる。一般的に言えば、本発明の方法は、初めに第１ウェハ及び第２ウェハを準備するステップを含む。本発明によると、第１ウェハは、典型的には、必ずしも常にではないが、対向する半導体デバイスの表面への少なくとも１つの金属スタッド相互接続を有し、そして、第２ウェハは、少なくとも１つのポリイミド・コーティングされた貫通ビアを含む。第２ウェハは、その中に半導体回路を有しても有さなくてもよい。次に、第１ウェハの少なくとも１つの金属スタッドが、第２ウェハの少なくとも１つのポリイミド・コーティングされた貫通ビア内に挿入される。完全な挿入の後、ここで連結された第１及び第２ウェハは、対向するポリイミドの表面を結合させ、流動させて金属スタッドの各々を完全に包む温度まで加熱される。次に、第２ウェハに薄層化ステップを実施して少なくとも１つのポリイミド・コーティングされた貫通ビア内に配置された少なくとも１つの金属スタッドの表面を露出させる。次に、薄層化された第２ウェハの表面上のポリイミド・コーティング、及び少なくとも１つの金属スタッドの露出表面上の金属パッドによる裏面加工が実施される。
上で略述した本発明の作成プロセスを、ここで図１−図４に関連して説明する。これらの図面においては、金属スタッドが貫通ビアの底面に完全に達するように示されていることに留意されたい。この特定の実施形態を示すが、本発明はまた、図５−図７に示される実施形態をも企図する。これらの図面において及び本出願のその実施形態において、金属スタッドは貫通ビアの底面に完全には達しないように設計される。さらに、本発明はまた、少なくとも１つの相互接続レベルが、典型的には両ウェハが半導体デバイスを含む第１ウェハと第２ウェハの間に配設される実施形態を企図している。
全てのプロセスの詳細が本出願の添付図面に示されているのではないことに留意されたい。例えば、酸化物を用いた第１ウェハ及び第２ウェハの表面の絶縁は必ずしもここで図示され又は説明されるとは限らない。さらに、第１ウェハ上及び随意に第２ウェハ上のデバイスの形成は、本出願においては図示又は説明されない。さらに、本発明の種々の加工ステップを実施した後、付加的な加工（詳細には図示又は説明しない）を第２ウェハの下面上に実施することができる。例えば、コンタクト・パッドを形成する前に、普通、パターン付けされた酸化物が第２ウェハの下面上に形成される。幾つかの実施形態においては、優れた金属コンタクトを保証するように、及び基板のより大きなパッケージング・パッド取付けの必要性に対してより大きな面積を保証するように、幅広のコンタクト・パッドが金属スタッドの周りに形成される。
ここで本発明の第１の実施形態を示す図１−図４を参照する。この実施形態において、金属スタッドは、貫通ビアの底面に完全に達するように設計される。「完全に達する」という語句は、金属スタッドが、金属スタッドの上面が貫通ビアの底壁部分と直接接触することを保証する高さを有するように設計されることを示す。底壁部分は、典型的には、誘電体材料及びポリイミドを含む貫通ビア・ライナで裏打ちされる。
図１は、第１ウェハ（以後デバイス・ウェハ）１０及び第２ウェハ（以後取付けウェハ）２０を準備する本発明の第１のステップを示す。本発明のこの実施形態によると、デバイス・ウェハ１０は、少なくとも１つの半導体デバイス（図示せず）が形成されるウェハであり、一方、取付けウェハ２０は、例えばＣ４及び／又はセラミック基板などの外部源からのアルファ線を吸収するのに用いることができるスペーサである。図１に示すように、デバイス・ウェハ１０は、その表面上に配置されたパターン付けされた第１誘電体材料１４を有する第１半導体基板１２を含む。パターン付けされた第１誘電体材料１４は、その上に配置されるポリイミド・コーティング１６又は他の類似のボンディング材料と同様にパターン付けされる。図示するように、デバイス・ウェハ１０はまた、第１半導体基板１２の表面上に配置され、パターン付けされた第１誘電体材料１４及びポリイミド・コーティング１６の間に配設される少なくとも１つの金属スタッド１８を含む。
取付けウェハ２０は、内部に形成された少なくとも１つの貫通ビア２４を有する第２半導体基板２２を含む。少なくとも１つの貫通ビア２４は、典型的には、本出願のこの段階では取付けウェハを完全に貫通しては延びていないことに留意されたい。取付けウェハ２０はまた、少なくとも１つの貫通ビア２４の露出表面（底面及び側壁を含む）、並びに、隣り合う貫通ビア間に位置する第２半導体基板２２の表面を裏打ちする第２誘電体材料２６を含む。ポリイミド・コーティング２８は、少なくとも１つの貫通ビア２４の側壁上及び貫通ビア２４に隣接する第２基板２２の露出表面上に存在する誘電体材料を覆うように、第２誘電体材料２６の上に配設される。
デバイス・ウェハ１０は、当業者には周知の技術を用いて作成される。例えば、基板及びデバイス加工の後、第１誘電体材料１４が、典型的には、半導体デバイスに対向する第１半導体基板１２の表面に塗布される。第１半導体基板１２は、それらに限定されないが、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｇａ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ及び全ての他のＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物半導体を含む任意の半導体材料を含む。第１半導体基板１２はまた、有機半導体、又は、Ｓｉ／ＳｉＧｅ、シリコン・オン・インシュレータ（ＳＯＩ）又はＳｉＧｅ・オン・インシュレータ（ＳＧＯＩ）のような層状半導体を含むことができる。本発明のいくつかの実施形態においては、第１半導体基板１２はＳｉ含有半導体材料、即ち、シリコンを含む半導体材料を含むことが好ましい。第１半導体基板１２は、ドープ型、非ドープ型、或いは、内部にドープ領域及び非ドープ領域を含む型とすることができる。
ＳＯＩ基板を用いるとき、これらの基板は、埋め込み絶縁層により少なくとも一部分において分離された上部及び底部半導体、例えば、Ｓｉ層を含む。埋め込み絶縁層は、例えば、結晶又は非結晶酸化物、窒化物又はそれらの任意の組合せを含む。埋め込み絶縁層は酸化物であることが好ましい。典型的には、埋め込み絶縁層は、層移動プロセスの初期段階の間に、又は、例えば、ＳＩＭＯＸ（酸素のイオン注入による分離）のようなイオン注入及びアニール・プロセス中に形成される。
第１半導体基板１２は、単一の結晶配向を有することができ、又は代替的に、異なる結晶配向の表面領域を有する複合半導体基板を用いることもできる。複合基板は、形成される特定のデバイスの性能を向上させる特定の結晶配向の上にデバイスを作成することを可能にする。例えば、複合基板は、ｐＦＥＴを（１１０）結晶配向上に形成することができ、一方、ｎＦＥＴは（１００）結晶配向上に形成することができる構造体を提供することを可能にする。複合基板を用いるとき、それはＳＯＩ類似の性質、バルク類似の性質、又は、ＳＯＩ類似及びバルク類似性質の組合せを有する可能性がある。
第１誘電体材料１４は、酸化物、酸窒化物、窒化物又はそれらの多層を含む。本発明の一実施形態において、第１誘電体材料１４は、例えば、ＳｉＯ２のような酸化物を含む。第１誘電材料１４は、例えば、化学気相付着（ＣＶＤ）、プラズマ強化化学気相付着（ＰＥＣＶＤ）、原子層付着（ＡＬＤ）、蒸着、化学溶液付着及び他の類似の付着技術のような通常の付着プロセスによって形成する。代替的に、第１誘電体材料１４は、例えば、酸化、窒化又はそれらの組合せのような熱プロセスによって形成することができる。
第１誘電体材料１４の厚さは、それを形成するのに用いる技術、並びに、用いる誘電体材料の種類によって変えることができる。典型的には、第１誘電体材料１４は約１００ｎｍから約２０００ｎｍまでの厚さを有し、約５００ｎｍから約１０００ｎｍまでの厚さが非常に好ましい。
熱可塑性ポリイミド（以後単に「ポリイミド」）コーティング１６は、第１誘電体材料１４の上に形成する。ポリイミド・コーティング１６は、例えば、ＣＶＤ、ＰＥＣＶＤ、蒸着及びスピン・オン・コーティングを含む通常の付着プロセスを用いて形成する。ポリイミド・コーティング１６は、デバイス・ウェハ１０を取付けウェハ２０に取り付けるための接着又はボンディング剤として機能する。ポリイミド・コーティング１６は、典型的には、約５００ｎｍから約１０，０００ｎｍまでの付着時厚さを有し、約１０００ｎｍから３０００ｎｍまでの厚さがより典型的である。
熱可塑性ポリイミドは、展性があり、ひずみを吸収することができ、且つ、本出願において用いられる半導体基板の熱膨張率（ＣＴＥ）よりも大きなＣＴＥを有する傾向があるので、本発明において用いるのに好ましい材料である。
第１誘電体材料１４及びポリイミド・コーティング１６を形成した後、パターン付けされたフォトレジスト（図示せず）を、第１誘電体材料１４の露出表面上（ポリイミド・コーティングが存在しない場合）又はポリイミド・コーティング１６の上（ポリイミド・コーティングが存在する場合）に付着する。パターン付けされたフォトレジストは、付着及びリソグラフィによって形成する。付着ステップは、例えば、ＣＶＤ、ＰＥＣＶＤ、スピン・オン・コーティング及び蒸着を含んだ通常の付着プロセスを含む。リソグラフィ・プロセスは、塗布されたフォトレジストを放射のパターンに露光するステップと、通常のレジスト現像液を用いて露光されたレジストを現像するステップとを含む。パターン付けされたフォトレジストは、層１６又は層１４の上面を露出させる開口部を含む。次に、これらの開口部内の露出された材料は、エッチング・プロセスを用いて除去する。乾式エッチング（反応性イオ・ンエッチング、イオン・ビーム・エッチング、プラズマ・エッチング及びレーザ・アブレーションを含む）、湿式エッチング又はそれらの任意の組合せを用いることができる。エッチングは、第１半導体基板１２に、内部に少なくとも金属スタッド１８が形成される開口部を設ける。エッチングの後、パターン付けされたフォトレジストは、通常のレジスト現像液を用いて剥離する。
次に金属スタッド１８が、当業者に周知の任意の通常の電気めっきプロセスを用いて開口部内に形成される。当業者には既知のように、金属スタッド１８は、デバイス・ウェハ１０上に存在し得るＣｕパッド又はパターン付けされた保護層のいずれかと接触する。Ｃｕパッドもパターン付けされた保護材料も本出願の図面には図示されていない。本発明によると、金属スタッド１８は、アルファ線源ではない導電性金属から成る。非アルファ線源の材料である導電性金属の例は、例えば、Ｃｕ、Ａｌ、Ｗ及びＡｕを含む。上に列挙された種々の導電性金属のうち、幾つかの実施形態においては導電性金属がＣｕから成ることが好ましい。
形成された金属スタッド１８の高さは、取付け基板の貫通ビアの底壁部分に達するか、或いは、貫通ビアの底壁部分に達しないように設計することができる。本発明の前者の実施形態は、これらの図面（図１−図４）に示し、一方、図５−図７は本発明の後者の実施形態を示す。
上述し、図１に示したように、取付けウェハ２０は、少なくとも１つのポリイミド・コーティングされた貫通ビアを有する第２半導体基板２２を含む。第２半導体基板２２は、デバイス・ウェハ１０の第１半導体基板１２と同じ又は異なる半導体材料を含むことができる。典型的には、第２半導体基板２２はＳｉ含有半導体基板である。
次に、少なくとも１つの貫通ビア２４を、上記の通常のリソグラフィ及びエッチングを用いて、取付けウェハ２０の第２半導体基板２２内に形成する。前述のように、本発明のこの段階で形成される貫通ビア２４は、典型的には、第２半導体基板２２の厚さ全体を貫通しては延びない。貫通ビアの形成後、これを形成するのに用いたレジストは当業者に周知の通常のレジスト剥離プロセスを用いて剥離する。
少なくとも１つの貫通ビア２４を設けた後、次に、誘電体材料２６を、貫通ビア２４の全ての露出表面（側壁及び底壁）、並びに、貫通ビア２４に隣接した第２基板２２の露出表面の上に形成する。取付けウェハ２０内の貫通ビア・ライナとして機能する誘電体材料２６は、デバイス・ウェハの第１誘電体材料１４と同じ又は異なる誘電体材料を含むことができる。幾つかの実施形態において、誘電体材料２６は、例えば、ＳｉＯ２のような酸化物から成ることが好ましい。誘電体材料２６は、第１誘電体材料１４に関して説明した上述の技術のうちの１つを用いて形成することができること、及び誘電体材料の２６の厚さは、第１誘電体材料１４に関して上に示した範囲内とすることができることに留意されたい。
次に、熱可塑性ポリイミド（以後単に「ポリイミド」）コーティング２８を、少なくとも１つの貫通ビア２４内に配置された誘電体材料２６の側壁面上、並びに、貫通ビア２４に隣接する第２半導体基板２２の部分の上に配置された誘電体材料２６の上に形成する。ポリイミド・コーティング２８は上述のように形成され、その厚さは同じく上に示した範囲内になる。
上述し図１に示したように、デバイス・ウェハ１０及び取付けウェハ２０を準備した後、これらの２つのウェハは、少なくとも１つの金属スタッド１８が少なくとも１つの貫通ビア２４内に挿入されるように連結する。挿入後に形成された結果として生じる連結構造体は、例えば図２に示す。本発明のこの特定の実施形態において、金属スタッド１８は、貫通ビア２４の底壁部分にまで達することに注意されたい。即ち、金属スタッド１８の各々の上面は、貫通ビア２４内に存在する第２誘電体材料２６と直接接触するようになる。挿入プロセスは、デバイス・ウェハ１０又は取付けウェハ２０のうちの少なくとも１つ、又はより好ましくは両方のウェハに外力を加えることにより実行する。
図２に示した連結構造体を準備した後、対向するポリイミド表面の結合及び同時にポリイミドの流動を引き起こす温度まで加熱して金属スタッド１８の各々を完全に包む。本出願のこの加熱ステップは、デバイス・ウェハ１０内に存在するデバイスを損傷せずに、ポリイミドの流動及び金属スタッドの包み込みを達成することができる温度で実行する。具体的には、デバイス・ウェハ１０内に存在するデバイスを損傷せずに、ポリイミドの流動及び金属スタッドの包み込みは、図２に示した構造体を約４００℃より低い温度に加熱することによって達成される。より典型的には、本発明の加熱ステップは約２５０℃から約３７５℃までの温度で実行する。この加熱ステップの時間は変えることができて、用いる加熱技術の型に依存する。
本発明によると、加熱ステップは不活性雰囲気中で、及びその後に加圧下で実行される。本発明において用いることができる不活性雰囲気の例は、Ｈｅ、Ａｒ、Ｎｅ、Ｘｅ、及びそれらの混合物、例えばＨｅとＡｒの混合物を含む。
加熱ステップ中に、外力を１つ又は両方のウェハに加えて移動及び結合させることができることに留意されたい。
加熱の後、ポリイミドのコーティングは硬化し、第２ウェハの少なくとも１つの貫通ビア内にある少なくとも１つの金属スタッドを封じ込める。
上述の加工ステップを用いて２つのウェハを結合した後、次に、取付けウェハの裏面を通常の平坦化プロセスを用いて薄層化し、例えば、図３に示す構造体をもたらす。図３に示すように、取付けウェハ２０を薄化することにより、少なくとも１つのポリイミド・コーティング２８された貫通ビア２４の内部に配置された少なくとも１つの金属スタッド１８の表面が露出する。取付けウェハ２０を薄化するのに本発明において使用できる通常の平坦化プロセスは、研削及び／又は化学機械研磨（ＣＭＰ）を含む。また湿式化学エッチング・プロセスを単独で又は研削及び／又はＣＭＰと共に用いて、取付けられたウェハ２０を薄層化することもできる。
図４は、別のポリイミド・コーティング３０及び金属パッド３２による裏面加工後に形成される構造体を示す。ポリイミド・コーティング３０は上述のように形成される。好ましくはＣｕ又は別の類似金属を含む金属パッド３２は、種々の付着法、リソグラフィ及びエッチングによって形成される。
裏面のポリイミド・コーティング３０は、貫通ビア内のスタッドの側壁に沿ってあらゆる可能な残留ボイドを埋める補助となることに注意されたい。スタッド及び貫通ビアの特定の幾何学的形状もまた修正して、「じょうご状」ビア（図示せず）及びテーパー状金属スタッド（やはり図示せず）を作成することができる。プロセスの順序の詳細はまた、特定の必要性及び設計に応じて変更することができる。
次に、本出願の別の実施形態を示す図５−図７を参照する。この実施形態において金属スタッド１８は、貫通ビア２４の底壁部分に達しない高さを有するように設計される。図５は、挿入及び結合の後の最初の２つのウェハ１０及び２０のそれぞれを示す。図６は、取付けウェハ２０の薄化後の構造体を示す。図７は、別のポリイミド・コーティング３０及び金属パッド３２による裏面加工後に形成される構造体を示す。ポリイミド・コーティング３０は上述のように形成される。この第２の実施形態の全ての材料及び加工の詳細は、金属スタッドの高さが図１−図４に示した実施形態に用いられるものより低く設計されることを除けば、前述のものと同じであることに留意されたい。この特定の実施形態は、本発明に用いる最初の金属スタッド１８の高さは、垂直型相互接続構造体を形成するのに決定的に重要ではないことを示す。
上の２つの実施形態において第２ウェハ２０は、その上に半導体回路即ちデバイスをなにも含まない。これらの実施形態において、第２ウェハ２０は、単に、第１ウェハ１０とモジュール（図示せず）の間のスペーサとして機能する。スペーサ、即ち第２ウェハ２０の目的は、モジュールを本発明の構造体に相互接続するのに用いられる直接接触した及び／又は近接したＣ４接続から発せられる可能性のある、あらゆるアルファ線を吸収することである。
次に、本出願の別の実施形態を表す図８−図１１を参照する。本発明のこの実施形態において、本発明の構造体は、両方が半導体デバイスを含む第１ウェハと第２ウェハの間に配設される少なくとも１つの相互接続レベルを含む。図８は、半導体基板１２の表面上に配置されるデバイス領域５０を含む第１ウェハ１０を示す。デバイス領域５０は、１つ又は複数の半導体デバイスを含む。第１ウェハ１０はまた、金属スタッド１８、第１誘電体層１４及びポリイミド・コーティング１６を含む。金属コンタクト５２もまた、層１４及び１６の内部に示される。金属コンタクト５２は、半導体デバイスの選択的な領域、例えば、電界効果トランジスタのソース／ドレイン領域及びゲートと接触する。図８に示す第１ウェハ１０は、初めに基板１２上に半導体デバイス（図示せず）を形成することによって作成する。次に、第１誘電体層１４、ポリイミド・コーティング１６及びコンタクト・スタッド１８を上述のように形成し、その後、金属コンタクト開口部をリソグラフィ及びエッチングによって形成する。次に、Ｃｕ、Ａｌ、Ｗ又はＡｌＣｕのようなコンタクト金属を通常の付着プロセスを用いてコンタクト開口部内に形成する。コンタクト金属は、典型的には、コンタクト開口部の外側に延びる。或いは、金属コンタクト５２は、金属スタッド１８の前に作成することができる。
図８はまた、その表面に配置された半導体デバイス領域５４を有する第２半導体基板２２を含む第２ウェハ２０の存在を示す。第２ウェハ２０はまた、少なくとも１つの貫通ビア２４、第２誘電体材料２６、ポリイミド・コーティング２８、コンタクト開口部５６及びコンタクト・パッド５８を含む。コンタクト・パッド５８は、当技術分野で周知の通常の金属、例えば、Ｃｕを含む。図８に示す第２ウェハ２０は、初めに第２基板２２上に半導体デバイス領域５４及び金属コンタクト・パッド５８を形成し、次いで上述のように少なくとも１つのビア開口部２４を形成することによって作成される。本発明の幾つかの実施形態においては、前述の加工順序を逆にすることができる。次に、層２６及び２８は、本明細書で前述した技術をこれらの層に用いて形成し、次に、コンタクト開口部５６をリソグラフィ及びエッチングによって形成する。
図９は、図８に示した２つのウェハを上述のように連結し加熱した後の構造体を示す。コンタクト・パッド５８、金属コンタクト５２、及び、第１及び第２誘電体１４及び２６を含む相互接続レベルが、第１ウェハと第２のウェハの間に配設されることに注意されたい。本発明のこの実施形態において、コンタクト・パッド５８を金属コンタクト５２に同時にボンディングすることは上述のＴ＆Ｊ相互接続技術によって達成され、続いて金属スタッド１８の包み込みが挿入される。
図１０は、第２ウェハ２０が上記の加工法を用いて薄層化された後の構造体を示す。
図１１は、上記の方法を用いた、別のポリイミド・コーティング３０及び金属パッド３２による裏面加工の後の構造体を示す。
本発明は、その好ましい実施形態に関して特に図示し、説明したが、当業者であれば、形態、構造体、プロセスの順序及び詳細における前述及び他の変更を、本発明の精神及び範囲から逸脱せずに施すことができることを理解するであろう。それゆえに、本発明は説明し図示した通りの形態及び詳細には限定されず、添付の特許請求の範囲内にあることが意図されている。
本発明は、半導体構造体の製造において、より具体的には、ウェハ間又はチップ間の相互接続を付設する分野において産業上の利用可能を有する。
本発明において用いられる第１ウェハ及び第２ウェハを示す図的記述（断面図による）である。 第１ウェハの裏面に配設された金属スタッドを第２ウェハ内に形成されたポリイミド・コーティングされた貫通ビア内に挿入した後の構造体を示す図的記述（断面図による）である。 取付け及び薄層化後の図２の構造体を示す図的記述（断面図による）である。 ポリイミド及び金属パッドによる裏面加工後の図３の構造体を示す図的記述（断面図による）である。 金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述（断面図による）である。 金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述（断面図による）である。 金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述（断面図による）である。 相互接続レベルが第１ウェハと第２ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述（断面図による）である。 相互接続レベルが第１ウェハと第２ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述（断面図による）である。 相互接続レベルが第１ウェハと第２ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述（断面図による）である。 相互接続レベルが第１ウェハと第２ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述（断面図による）である。
１０：第１ウェハ（デバイス・ウェハ）
１２：第１半導体基板
１４：第１誘電体材料
１６、２８、３０：ポリイミド・コーティング
１８：金属スタッド
２０：第２ウェハ（取付けウェハ）
２２：第２半導体基板
２４：貫通ビア
２６：第２誘電体材料
３２：金属パッド
５０、５４：デバイス領域
５２：金属コンタクト
５６：コンタクト開口部
５８：コンタクト・パッド

Claims (12)

  1. 垂直型ウェハ間相互接続構造体を作成する方法であって、
    表面上に配設された少なくとも１つの金属スタッドを有し、表面がポリイミド・コーティングされた第１半導体基板の第１ウェハと、少なくとも１つのポリイミド・コーティングされポリイミドのライナが形成された貫通ビアを含み、表面がポリイミド・コーティングされた第２半導体基板の第２ウェハとを準備するステップと、
    前記第１ウェハの前記少なくとも１つの金属スタッドを前記第２ウェハの前記少なくとも１つのポリイミド・コーティングされポリイミドのライナが形成された貫通ビア内に挿入して連結構造体をもたらすステップと、
    前記連結構造体を加熱して、前記第１半導体基板及び前記第２半導体基板の対向する前記ポリイミド・コーティングされた表面を結合させ且つ流動させて各金属スタッドを完全に包むステップと、
    前記第２ウェハを薄層化して、前記少なくとも１つのポリイミド・コーティングされポリイミドのライナが形成された貫通ビア内に配置された前記少なくとも１つの金属スタッドの表面を露出させるステップと、
    前記薄層化された第２ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、前記少なくとも１つの金属スタッドの前記露出表面上に金属パッドを形成するステップと、
    を含む方法。
  2. 前記第１ウェハを前記準備するステップは、前記第１半導体基板の表面上に誘電体材料を付着するステップと、前記誘電体材料の上にポリイミド・コーティングを形成するステップと、前記誘電体材料及び前記ポリイミド・コーティングの中に開口部を設けるステップと、前記開口部を通して導電性金属を電気めっきするステップとを含む、請求項１に記載の方法。
  3. 前記第２ウェハを前記準備するステップは、前記第２半導体基板内に少なくとも１つの貫通ビアを形成するステップと、前記貫通ビアの露出表面及び前記第２半導体基板の部分を誘電体材料で裏打ちするステップと、前記誘電体材料の全ての露出表面上にポリイミド・コーティングを形成するステップとを含む、請求項１に記載の方法。
  4. 前記挿入するステップの後で、前記金属スタッドの各々は前記各貫通ビアの底壁部分を裏打ちする前記誘電体材料と直接接触する、請求項３に記載の方法。
  5. 前記挿入するステップの後で、前記金属スタッドの各々は前記各貫通ビアの底壁部分を裏打ちする前記誘電体材料と直接接触しない、請求項３に記載の方法。
  6. 垂直型ウェハ間相互接続構造体を作成する方法であって、
    表面上に配設された少なくとも１つのＣｕスタッドを有し、表面がポリイミド・コーティングされた第１ウェハと、少なくとも１つのポリイミド・コーティングされポリイミドのライナが形成された貫通ビアを含み、表面がポリイミド・コーティングされた第２ウェハとを準備するステップと、
    前記第１ウェハの前記少なくとも１つのＣｕスタッドを前記第２ウェハの前記少なくとも１つのポリイミド・コーティングされポリイミドのライナが形成された貫通ビアに挿入して連結構造体をもたらすステップと、
    前記連結構造体を加熱して、前記第１ウェハ及び前記第２ウェハの対向する前記ポリイミド・コーティングされた表面を結合させ且つ流動させて各Ｃｕスタッドを完全に包むステップと、
    前記第２ウェハを薄層化して、前記少なくとも１つのポリイミド・コーティングされポリイミドのライナが形成された貫通ビア内に配置された前記少なくとも１つのＣｕスタッドの表面を露出させるステップと、
    前記薄層化された第２ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、前記少なくとも１つのＣｕスタッドの前記露出表面上にＣｕパッドを形成するステップと、
    を含む方法。
  7. 前記第１ウェハを前記準備するステップは、半導体基板の表面上に誘電体材料を付着するステップと、前記誘電体材料の上にポリイミド・コーティングを形成するステップと、前記誘電体材料及び前記ポリイミド・コーティング内に開口部を設けるステップと、前記開口部を通してＣｕを電気めっきするステップとを含む、請求項６に記載の方法。
  8. 前記第２ウェハを前記準備するステップは、半導体基板内に少なくとも１つの貫通ビアを形成するステップと、前記貫通ビアの露出表面及び前記半導体基板の部分を誘電体材料で裏打ちするステップと、前記誘電体材料の上にポリイミド・コーティングを形成するステップとを含む、請求項６に記載の方法。
  9. 前記挿入するステップの後で、前記Ｃｕスタッドの各々は前記各貫通ビアの底壁部分を裏打ちする前記誘電体材料と直接接触する、請求項８に記載の方法。
  10. 前記挿入するステップの後で、前記Ｃｕスタッドの各々は前記各貫通ビアの底壁部分を裏打ちする前記誘電体材料と直接接触しない、請求項８に記載の方法。
  11. 前記加熱するステップは、４００℃より低い温度で実行される、請求項１又は６に記載の方法。
  12. 前記薄層化するステップは、研削、化学機械研磨又はそれらの組合せによって実行される、請求項１又は６に記載の方法。
JP2009521941A 2006-07-25 2007-07-24 垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体 Active JP5571381B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/459,784 2006-07-25
US11/459,784 US7344959B1 (en) 2006-07-25 2006-07-25 Metal filled through via structure for providing vertical wafer-to-wafer interconnection
PCT/US2007/074170 WO2008030665A1 (en) 2006-07-25 2007-07-24 Metal filled through via structure for providing vertical wafer-to wafer interconnection

Publications (2)

Publication Number Publication Date
JP2009545174A JP2009545174A (ja) 2009-12-17
JP5571381B2 true JP5571381B2 (ja) 2014-08-13

Family

ID=39157563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009521941A Active JP5571381B2 (ja) 2006-07-25 2007-07-24 垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体

Country Status (7)

Country Link
US (2) US7344959B1 (ja)
EP (1) EP2047500A4 (ja)
JP (1) JP5571381B2 (ja)
KR (1) KR101120805B1 (ja)
CN (1) CN101496138B (ja)
TW (1) TWI417990B (ja)
WO (1) WO2008030665A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011277A (ko) * 2016-05-27 2019-02-01 레이던 컴퍼니 웨이퍼용 파운드리-애그노스틱 후-처리 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
US7645701B2 (en) * 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
US7696064B2 (en) * 2007-10-11 2010-04-13 Skyworks Solutions, Inc. Methods for forming a through via
DE102008038946A1 (de) * 2008-03-10 2009-09-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer halbleiterbasierten Schaltung und halbleiterbasierte Schaltung mit dreidimensionaler Schaltungstopologie
US8138577B2 (en) * 2008-03-27 2012-03-20 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Pulse-laser bonding method for through-silicon-via based stacking of electronic components
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US7973416B2 (en) * 2008-05-12 2011-07-05 Texas Instruments Incorporated Thru silicon enabled die stacking scheme
US8932906B2 (en) 2008-08-19 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via bonding structure
US8097525B2 (en) * 2008-08-29 2012-01-17 International Business Machines Corporation Vertical through-silicon via for a semiconductor structure
US9064717B2 (en) * 2008-09-26 2015-06-23 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced thereby
US8093099B2 (en) * 2008-09-26 2012-01-10 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced
US7855455B2 (en) * 2008-09-26 2010-12-21 International Business Machines Corporation Lock and key through-via method for wafer level 3 D integration and structures produced
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
TWI394247B (zh) * 2010-01-26 2013-04-21 Powertech Technology Inc 免用焊料之金屬柱晶片連接構造與方法
KR101107627B1 (ko) * 2010-02-22 2012-01-25 (주)실리콘화일 3차원 구조를 갖는 웨이퍼의 패드 형성 방법
US8076177B2 (en) * 2010-05-14 2011-12-13 International Business Machines Corporation Scalable transfer-join bonding lock-and-key structures
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
FR2964048B1 (fr) * 2010-08-30 2012-09-21 Commissariat Energie Atomique Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère
KR101475852B1 (ko) 2010-11-02 2014-12-23 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 절연된 관통 실리콘 비아를 가지는 반도체 구조
US8299567B2 (en) * 2010-11-23 2012-10-30 International Business Machines Corporation Structure of metal e-fuse
US8735260B2 (en) * 2010-12-13 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent metal pad damage in wafer level package
FR2978869A1 (fr) * 2011-08-03 2013-02-08 St Microelectronics Crolles 2 Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante
CN103782379A (zh) * 2011-09-09 2014-05-07 日本特殊陶业株式会社 半导体模块，电路基板
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US9177914B2 (en) * 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
KR101395235B1 (ko) 2013-10-31 2014-05-16 (주)실리콘화일 배면광 포토다이오드를 이용한 이미지 센서 및 그 제조방법
KR102258739B1 (ko) 2014-03-26 2021-06-02 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
US9257396B2 (en) 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
US9947635B1 (en) * 2016-10-14 2018-04-17 Advanced Semiconductor Engineering, Inc. Semiconductor package, interposer and semiconductor process for manufacturing the same
CN110010478B (zh) * 2018-10-10 2021-01-26 浙江集迈科微电子有限公司 一种具有电磁屏蔽功能的射频微系统及成型工艺
DE102018125901A1 (de) 2018-10-18 2020-04-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements, Halbleiterchip, elektronisches Bauelement und Verfahren zur Herstellung eines Halbleiterchips
US11201136B2 (en) 2020-03-10 2021-12-14 International Business Machines Corporation High bandwidth module

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US6821888B2 (en) * 2000-07-07 2004-11-23 Chartered Semiconductor Manufacturing Ltd. Method of copper/copper surface bonding using a conducting polymer for application in IC chip bonding
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6444560B1 (en) 2000-09-26 2002-09-03 International Business Machines Corporation Process for making fine pitch connections between devices and structure made by the process
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US7329563B2 (en) 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
WO2004059720A1 (en) * 2002-12-20 2004-07-15 International Business Machines Corporation Three-dimensional device fabrication method
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050110131A1 (en) * 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
JP4492196B2 (ja) * 2004-04-16 2010-06-30 セイコーエプソン株式会社 半導体装置の製造方法、回路基板、並びに電子機器
JP3873994B2 (ja) 2004-07-14 2007-01-31 コニカミノルタフォトイメージング株式会社 撮像装置、及び画像取得方法
US7279407B2 (en) * 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
JP4803993B2 (ja) * 2004-11-09 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7262622B2 (en) * 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7605019B2 (en) * 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011277A (ko) * 2016-05-27 2019-02-01 레이던 컴퍼니 웨이퍼용 파운드리-애그노스틱 후-처리 방법
KR102274804B1 (ko) 2016-05-27 2021-07-07 레이던 컴퍼니 웨이퍼용 파운드리-애그노스틱 후-처리 방법

Also Published As

Publication number Publication date
WO2008030665A1 (en) 2008-03-13
TW200822284A (en) 2008-05-16
CN101496138A (zh) 2009-07-29
EP2047500A4 (en) 2009-08-26
EP2047500A1 (en) 2009-04-15
KR101120805B1 (ko) 2012-03-26
US20080105976A1 (en) 2008-05-08
KR20090031903A (ko) 2009-03-30
TWI417990B (zh) 2013-12-01
CN101496138B (zh) 2011-03-16
JP2009545174A (ja) 2009-12-17
US7821120B2 (en) 2010-10-26
US7344959B1 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
JP5571381B2 (ja) 垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体
JP7007496B2 (ja) 多層３ｄ集積化のダイスタック
KR101738786B1 (ko) 반도체 다이 패키지 형성 방법
CN103972191B (zh) 具有环绕封装通孔端部的开口的管芯封装件及层叠封装件
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
TWI533423B (zh) 包含形成在低ｋ金屬化系統上之應力緩衝材料的半導體裝置
US8691691B2 (en) TSV pillar as an interconnecting structure
TWI718722B (zh) 接合結構及其形成方法
TWI254425B (en) Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
CN110739229A (zh) 芯片封装体结构的制造方法
TW202002095A (zh) 半導體內連線結構及方法
US20130154112A1 (en) Method for Forming Isolation Trenches in Micro-Bump Interconnect Structures and Devices Obtained Thereof
US11830837B2 (en) Semiconductor package with air gap
US20230282582A1 (en) Semiconductor device and semiconductor package including the same
CN111883507B (zh) 半导体元件及其制备方法
CN113611685A (zh) 半导体封装结构及其制备方法
US9461017B1 (en) Electronic package that includes a plurality of integrated circuit devices bonded in a three-dimensional stack arrangement
TWI828513B (zh) 積體電路封裝及其形成方法
CN117238774A (zh) 半导体封装及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131008

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R150 Certificate of patent or registration of utility model

Ref document number: 5571381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150