Nothing Special   »   [go: up one dir, main page]

JP5564785B2 - 貼り合わせ基板の製造方法 - Google Patents

貼り合わせ基板の製造方法 Download PDF

Info

Publication number
JP5564785B2
JP5564785B2 JP2008311813A JP2008311813A JP5564785B2 JP 5564785 B2 JP5564785 B2 JP 5564785B2 JP 2008311813 A JP2008311813 A JP 2008311813A JP 2008311813 A JP2008311813 A JP 2008311813A JP 5564785 B2 JP5564785 B2 JP 5564785B2
Authority
JP
Japan
Prior art keywords
wafer
side wafer
active layer
bonding
support side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008311813A
Other languages
English (en)
Other versions
JP2010135662A (ja
Inventor
辰己 草場
昭彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008311813A priority Critical patent/JP5564785B2/ja
Priority to US12/631,478 priority patent/US20100144119A1/en
Publication of JP2010135662A publication Critical patent/JP2010135662A/ja
Application granted granted Critical
Publication of JP5564785B2 publication Critical patent/JP5564785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Description

本発明は、貼り合わせ基板の製造方法に際し、特に活性層側ウェーハのテラス部品質に優れた貼り合わせ基板を、省工程の下に安価に製造しようとするものである。
一般的な貼り合わせ基板の製造方法としては、酸化膜(絶縁膜)が形成された一枚のシリコンウェーハに、もう一枚のシリコンウェーハを貼り合わせ、この貼り合わせたシリコンウェーハの一方を研削・研磨してSOI層を形成する方法(研削研磨法)や、SOI層側となるシリコンウェーハ(活性層側ウェーハ)の表層部に、水素イオン等を打ち込んでイオン注入層を形成したのち、支持基板用のシリコンウェーハと貼り合わせ、ついで熱処理により上記のイオン注入層で剥離することによって、SOI層を形成する方法〔スマートカット(商標登録)法〕等が知られている。
ところで、上記した貼り合わせ法によって貼り合わせ基板を製造する場合、貼り合わせ基板の外周部に不可避に残存する未接着部を除去する処理、すなわちテラス部形成処理が必要となる。というのは、このような未接着部分を事前に除去しておかないと、剥離・離脱によるパーティクルの発生の原因になるからである。
なお、上記した未接着部の生成要因は、ウェーハの面取り部や鏡面研磨の面だれと考えられる。かような未接着部分の幅は、ウェーハ形状にも依存するが、通常0.5〜3.0mm程度である。
そこで、従来から、以下に述べるような種々の、未接着部の除去方法すなわちテラス部形成方法が提案されている。
(1) 貼り合わせ基板を平面研削した後、外周部を残してテープを貼って、露出した外周部をエッチングによって除去する方法。
(2)外周部を10〜100μm まで研削によって減厚したのち、エッチングして除去する方法(特許文献1)。
(3) 貼り合わせ基板外周部に溝をつけた後、研削エッチングを行う方法(特許文献2)。
(4) エッチピットの抑制およびウェーハに存在するオリエンテーションフラット(オリフラ)部を含めて研削・エッチングを省くことを可能するために、表面研削後にウェーハ中央部のみ残す外周除去研磨をする方法(特許文献3)。
特開2000-223452号公報 特開2006-339302号公報 WO2003/098695号明細書
しかしながら、上掲した(1)〜(4)の従来法にはいずれも、以下に述べるような問題を残していた。
すなわち、上記(1),(2)の方法では、研削時の剥がれがテラス部にキズをつけ、その後のエッチングでテラス部微小くぼみ(エッチピット)ができ、デバイス工程で発塵の原因になるという問題があった。また、面取り形状が崩れるという不利もあった。
また、上記(3)の方法は、溝付けにコストがかかるだけでなく、面取り部にキズが入るおそれがあった。
さらに、上記(4)の方法では、特殊な研磨装置が必要となるという不利があった。
本発明は、上記の問題を有利に解決するもので、面取り部におけるキズの発生や面取り形状の崩れなしに、活性層側ウェーハのテラス部品質を改善した貼り合わせ基板を、特殊な研磨装置の必要なく安価に得ることができる、貼り合わせ基板の製造方法を提案することを目的とする。
さて、発明者らは、上記の問題を解決すべく鋭意検討を重ねた結果、貼り合わせた後の強化熱処理後、平面研磨またはエッチングにより活性層側ウェーハを薄膜化した段階で、テラス加工を行い、このテラス加工に、支持側ウェーハの鏡面面取り加工を兼務させることにより、所期した目的が有利に達成されることの知見を得た。
すなわち、貼り合わせ後のテラス加工と支持側ウェーハの鏡面面取り加工を兼用することで、
(1) プロセス全体の低コスト化が可能になる、
(2) 貼り合わせ工程や強化熱処理工程、平面研削工程などで発生する面取り面のキズを効果的に除去できるため、品質が向上する、
(3) 面取り形状を崩すことなくテラス加工ができる
ことが判明したのである。
本発明は上記の知見に立脚するものである。
すなわち、本発明の要旨構成は次のとおりである。
1.研磨ストップ層としての酸素イオン注入層を有する活性層側ウェーハと支持側ウェーハとを貼り合わせ、貼り合わせ強化熱処理後、活性層側ウェーハを薄膜化し、ついで酸素イオン注入層を露出させたのち、露出した該酸素イオン注入層を除去することからなる貼り合わせ基板の製造方法において、
上記貼り合わせ強化熱処理後、研削により、該酸素イオン注入層の表面側の活性層側ウェーハを1〜20μm 厚まで薄膜化したのち、支持側ウェーハに対し、該支持側ウェーハ端面との接触面が該支持側ウェーハの端面形状に一致するように成形したクロスを、該支持側ウェーハ端面に押し付けて、該支持側ウェーハ端面を研磨することにより、鏡面面取り加工とテラス加工を同時に施すことを特徴とする貼り合わせ基板の製造方法。
2.前記活性層側ウェーハと前記支持側ウェーハのうち、少なくとも活性層側ウェーハとして、鏡面面取り加工を施していないウェーハを使用することを特徴とする請求項1記載の製造方法。
本発明によれば、活性層側ウェーハのテラス部品質に優れた、すなわち面内厚さ均一性に優れかつボイドが少なく、さらには面取り形状の崩れもない貼り合わせ基板を、安価に得ることができる。
以下、本発明を具体的に説明する。
貼り合わせ基板を作製するには、活性層側ウェーハと支持層用ウェーハの2枚のシリコンウェーハを貼り合わせるわけであるが、本発明は、両ウェーハの貼り合わせに際し、絶縁膜(酸化膜)を介する場合は勿論のこと、かような絶縁膜を介さずに直接貼り合わせる場合にも適用することができる。
なお、通常の加工ウェーハは、鏡面面取り加工を施されており、貼り合わせするウェーハの活性層側ウェーハおよび支持側ウェーハも鏡面面取りされたウェーハを使用するのが一般的であるが、本発明では、活性層側ウェーハは貼り合わせ加工後に研削・エッチング・研磨等で除去するので、鏡面面取り加工まで施されたウェーハを使用しなくても製造は可能であり、その分コストを低減することができる。
従って、本発明では、活性層側ウェーハおよび支持層用ウェーハの両者とも、または少なくとも活性層側ウェーハとしては、鏡面面取り加工を施していないウェーハを使用することができる。
ついで、研磨ストップ層の形成を目的として、活性層側ウェーハに酸素イオンを注入する。この酸素イオンの注入は、1度で行うこともできるが、2度に分けて行うことが好ましい。また、酸素イオン注入条件については特に制限はなく、従来公知の条件で行えば良い。
なお、上記のようにして活性層内に酸素イオン注入層を形成した活性層側ウェーハに対して、1000℃以上の温度で熱処理(プレアニール)を施してもよい。この時、還元雰囲気中で処理することにより、酸素イオン注入時に最表面近傍に注入された酸素を外方拡散させて酸素濃度を下げることができ、その結果、貼り合わせ強化熱処理時の最表面近傍の酸素析出物の生成を抑制して、欠陥密度の一層の低減が可能になる。還元雰囲気として、ArまたはH2またはその混合雰囲気などが好適である。
さらに、埋め込み酸化膜(BOX)を形成するために、ドライ酸化雰囲気で900℃以上の高温熱処理でも良いが、酸化速度が大きい水蒸気を含む酸化雰囲気中にて、800〜1100℃、0.5〜5時間程度の熱処理を施すことが生産性の面で有利である。
ついで、活性層側ウェーハと支持側ウェーハを貼り合わせるわけであるが、この貼り合わせに先立ち、パーティクルによるボイドの発生を抑制するため、洗浄処理を施すことが有利である。洗浄方法として、従来公知のシリコンウェーハの一般的な洗浄方法で十分である。
また、貼り合わせ強度を高めるために、貼り合わせ前のシリコン表面を、予め酸素、窒素、He、H2、Arまたはその混合雰囲気を使ったプラズマによる活性化処理を施すことが有利である。
ついで、活性層側ウェーハと支持側ウェーハを貼り合わせる。この貼り合わせに際しては、絶縁膜を介してもよいし、絶縁膜を介さずに直接、貼り合わせることもできる。
この貼り合わせ条件についても特に制限はなく、従来公知の条件で行えば良い。
ついで、貼り合わせ強度を向上させるための熱処理(貼り合わせ強化熱処理)を施す。
この貼り合わせ強化熱処理は、結合強度を十分上げるために、1100℃以上の温度で1h以上保持することが好ましい。雰囲気については特に制限されないが、次工程の研削工程でのウェーハ裏面保護のために、酸化雰囲気として、150nm以上の酸化膜をつけることが好ましい。
また、貼り合せ時に酸素または窒素、またはその混合ガスを原料ガスとして用いたプラズマ中に貼り合せ面を曝すことで、貼り合せ強度を改善し、その後の強化熱処理温度を500℃以下の低温で1〜5時間保持することで、通常貼り合せの場合の1100℃以上の強化熱処理と同等の貼り合せ強度を達成してもよい。このプラズマ処理は、単純に二枚の基板を貼り合せるのではなく、活性側にデバイスを形成し、それを支持基板に貼り合せを行い、活性側基板のデバイス形成面とは反対の面を薄膜化する裏面照射型CMOSイメージセンサーなどのデバイス作成などに有効である。これは500℃以上高温熱処理プロセスにより、先に形成されたデバイス機能の破壊することを回避することができるためである。
ついで、活性層側ウェーハの一部分を残して研削処理を施す。貼り合わせ基板の活性層側ウェーハの研削は、機械式の加工で実施される。この研削では、酸素イオン注入層の表面側に活性層側ウェーハの一部を残す。
ここに、残される活性層側ウェーハの膜厚は1〜20μm の範囲とすることが重要である。というのは、この厚みが1μm に満たないと、研削加工の精度現状±0.5μm 程度あること、および研削加工による機械的ダメージが0.5μm 程度入るため、活性層または事前に形成されたデバイスにダメージを与えるためであり、一方20μm を超えると、その後の工程で所定の活性層膜厚、一般的には0.05〜10μm まで薄膜化するための加工に負荷が懸かりコスト増加になるからである。
ついで、本発明では、支持側ウェーハに対し、鏡面面取り加工と貼り合わせ未接着部を除去するためのテラス加工とを同時に施す。すなわち、活性層側ウェーハの膜厚を1〜20μm まで薄膜化しておくことにより、支持側ウェーハに対して、鏡面面取り加工とテラス部の加工とを同時に施すことが可能になり、この点が本発明の最大の特徴である。そして、この方法によれば、面取り形状を崩すことなく、鏡面面取り加工した貼り合わせ基板を得ることができる。
具体的な面取りおよびテラス加工方法としては、図3に示すように、支持側ウェーハ端面との接触面支持側ウェーハの端面形状に一致するように成形したクロスを、支持側ウェーハ端面に押し付けて、ウェーハ端面を研磨する方法が好適であり、これにより、鏡面面取り加工とテラス加工を同時に達成することができる。
なお、テラス研磨幅は、デバイス作成領域をできるだけ広くとるためには小さい方が好ましい。具体的には、ウェーハ外周から1〜5mm程度、好ましくは2mm以下である。
ついで、さらに活性層側ウェーハに研磨またはエッチングを施して、酸素イオン注入層を露出させる。
上記の研磨法(研磨ストップ法)としては、砥粒濃度が1質量%以下の研磨剤を供給しながら行うことが好ましい。かような研磨液としては、砥粒(例えばシリカ)濃度が1質量%以下の砥粒を含むアルカリ性溶液が挙げられる。
また、エッチング法(エッチングストップ法)に用いるアルカリ性エッチング液としては、例えばKOHやNaOHなどが使用される。
また、これらの研磨法とエッチング法とを組み合わせて使用することもできる。
上記のようにして酸素イオン注入層を露出させたのち、これを除去する。
酸素イオン注入層の除去方法として、以下に述べるエッチング法や酸化法などがある。
・エッチング法
このエッチング法は、HF溶液に浸漬してSiO2を除去する方法であり、ウェーハを3〜50%HF溶液に1〜30分程度浸漬する。
・酸化法
この方法は、酸素イオン注入層の露出面に所定厚さの酸化膜を形成する工程と、この酸化膜を除去する工程からなる。
この酸化処理は、酸化性雰囲気中で行えばよく、処理温度は特に限定されないが、好適には600〜1100℃の酸化性雰囲気中での処理である。また、酸化処理される酸化膜の厚さも限定されない。
この酸化膜を除去するには、HF液による洗浄でもよいし、水素ガスやArガスまたはHFを含むガスを使ったアニールによるエッチングでもよい。ここに、上記の酸化処理および除去処理は、複数回行ってもよい。これにより、平坦化された表面粗さを維持したまま、活性層の一層の薄膜化が可能となる。
その後、必要に応じて、活性層側ウェーハ表面を、さらに平坦化または薄膜化する処理を施してもよい。
そして、上記の熱処理により、研磨法の場合と同様に、表面ラフネス(RMS)を0.5nm以下にすることが可能である。
かくして、膜厚均一性に優れ、しかも平坦化された表面粗さを有し、さらには欠陥も少ない貼り合わせ基板を得ることができる。
さらに、本発明によれば、結晶方位の異なるシリコンウェーハを直接貼り合わせた(例えば、110結晶と100結晶の貼り合わせや111結晶と100結晶の貼り合わせ等)貼り合わせ基板を作製することも可能である。
また、前述したように、貼り合せ前にデバイスを形成した活性側基板の貼り合せにも適用可能である。
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした直径:300mmで結晶方位(100)のシリコンウェーハを2枚準備した。このシリコンウェーハはP型で、比抵抗は1〜20Ωcmであった。
2枚のシリコンウェーハのうち活性層側ウェーハとして用いる(100)ウェーハの表面から、酸素イオン注入を加速電圧:200keVで実施した。この酸素イオン注入は2段階に分けて行い、1回目のイオン注入は、基板温度:400℃、ドーズ量:1×1017atoms/cm2で行った。また、2回目のイオン注入は、基板温度を室温とし、ドーズ量:4×1015atoms/cm2で行った。
その後、Ar雰囲気中にて1100℃、12hのプレアニール後、酸化性雰囲気中にて950℃、2hの熱処理を施し、活性層側ウェーハの内部に厚み:150nmの埋め込み酸化膜(BOX)を形成した。
ついで、両ウェーハにSC1洗浄、HFおよびオゾン洗浄を施し、貼り合わせ面上のパーティクルを除去した後、両ウェーハを貼り合わせた。
その後、貼り合わせ界面を強固に結合するための貼り合わせ熱処理を行った。熱処理条件は、酸化性雰囲気中で1100℃、2hとし、これにより貼り合わせ基板の裏面に約400nm厚の酸化膜を形成し、後加工時の裏面保護膜とした。
次に、♯300砥石を用いて、貼り合わせ基板の活性層側ウェーハを、その表面から残部膜厚が10μm となるまで研削した。
ついで、貼り合わせ未接着部除去のために、図1、図2、図3に示した方法によりテラス加工を実施した。
図1は、研磨法を利用した従来例1、図2は、粘着テープを利用した従来例2であり、図3が本発明に従うテラス加工法である。
ついで、砥粒を含む研磨剤を供給しながら、研削後の貼り合わせウェーハの表面を研磨し、酸素イオン注入層を露出させた。研磨剤としては、砥粒濃度が1質量%未満であるアルカリ性溶液を使用した。
その後、貼り合わせウェーハに対し、酸化性雰囲気中にて、温度:850℃、1時間のウェット酸化処理を施した。その結果、酸素イオン注入層の露出面に所定厚さの酸化膜が形成され、酸素原子を含んだSiアモルファス層が全て酸化膜(SiO2)になった。次に、この酸化膜を、10分間のHF洗浄(HF液組成:20%)により除去した。
かくして得られた貼り合わせ基板のテラス部外観および面取り形状について調べた結果を、表1に示す。
Figure 0005564785
同表に示したとおり、従来例1,2では、テラス外周部に凹凸が生じたり、鏡面面取り部にキズや面取り形状の崩れが生じた。
これに対し、本発明に従い、活性層側ウェーハを薄膜化したのち、鏡面面取り加工とテラス加工を同時に施した場合には、テラス外周部の凹凸やテラスキズの発生は勿論のこと、面取り形状の崩れもなく、またテラス幅も2mmと微少であった。
研磨法を利用した従来のテラス加工法(従来例1)を示した図である。 粘着テープを利用した従来のテラス加工法(従来例2)を示した図である。 本発明に従うテラス加工法を示した図である。

Claims (2)

  1. 研磨ストップ層としての酸素イオン注入層を有する活性層側ウェーハと支持側ウェーハとを貼り合わせ、貼り合わせ強化熱処理後、活性層側ウェーハを薄膜化し、ついで酸素イオン注入層を露出させたのち、露出した該酸素イオン注入層を除去することからなる貼り合わせ基板の製造方法において、
    上記貼り合わせ強化熱処理後、研削により、該酸素イオン注入層の表面側の活性層側ウェーハを1〜20μm 厚まで薄膜化したのち、支持側ウェーハに対し、該支持側ウェーハ端面との接触面が該支持側ウェーハの端面形状に一致するように成形したクロスを、該支持側ウェーハ端面に押し付けて、該支持側ウェーハ端面を研磨することにより、鏡面面取り加工とテラス加工を同時に施すことを特徴とする貼り合わせ基板の製造方法。
  2. 前記活性層側ウェーハと前記支持側ウェーハのうち、少なくとも活性層側ウェーハとして、鏡面面取り加工を施していないウェーハを使用することを特徴とする請求項1記載の製造方法。
JP2008311813A 2008-12-08 2008-12-08 貼り合わせ基板の製造方法 Active JP5564785B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008311813A JP5564785B2 (ja) 2008-12-08 2008-12-08 貼り合わせ基板の製造方法
US12/631,478 US20100144119A1 (en) 2008-12-08 2009-12-04 Method of producing bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008311813A JP5564785B2 (ja) 2008-12-08 2008-12-08 貼り合わせ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010135662A JP2010135662A (ja) 2010-06-17
JP5564785B2 true JP5564785B2 (ja) 2014-08-06

Family

ID=42231547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008311813A Active JP5564785B2 (ja) 2008-12-08 2008-12-08 貼り合わせ基板の製造方法

Country Status (2)

Country Link
US (1) US20100144119A1 (ja)
JP (1) JP5564785B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2960340B1 (fr) * 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat
US10643853B2 (en) 2012-02-10 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer thinning apparatus having feedback control and method of using

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
JP3524009B2 (ja) * 1999-01-27 2004-04-26 信越半導体株式会社 Soiウェーハおよびその製造方法
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Sumco 張り合わせ誘電体分離ウェーハの製造方法
KR100577627B1 (ko) * 2002-05-20 2006-05-10 주식회사 사무코 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
US7102206B2 (en) * 2003-01-20 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
JP4415588B2 (ja) * 2003-08-28 2010-02-17 株式会社Sumco 剥離ウェーハの再生処理方法
JP2007042748A (ja) * 2005-08-01 2007-02-15 Hitachi Cable Ltd 化合物半導体ウェハ
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer

Also Published As

Publication number Publication date
US20100144119A1 (en) 2010-06-10
JP2010135662A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4828230B2 (ja) Soiウェーハの製造方法
JP5780234B2 (ja) Soiウェーハの製造方法
KR101229760B1 (ko) Soi 웨이퍼의 제조방법 및 이 방법에 의해 제조된soi 웨이퍼
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
KR20090037319A (ko) 접합 웨이퍼의 제조 방법
JP2009032972A (ja) 貼り合わせウエーハの製造方法
KR20160002814A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
US8048769B2 (en) Method for producing bonded wafer
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP5499428B2 (ja) 貼り合わせウェーハの製造方法
JP5261960B2 (ja) 半導体基板の製造方法
JP5028845B2 (ja) 貼り合わせウェーハ及びその製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP4581349B2 (ja) 貼合せsoiウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP2005072072A (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2010045345A (ja) 貼り合わせウェーハの製造方法
JP2007243038A (ja) 貼り合わせウェーハ及びその製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
CN118633150A (zh) 用于制造双绝缘体上半导体结构的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5564785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250