JP5438599B2

JP5438599B2 - Wireless communication receiver

Info

Publication number: JP5438599B2
Application number: JP2010130376A
Authority: JP
Inventors: 弘樹本間; 寛羽賀; 善己新田; 勝彦伊藤
Original assignee: 株式会社五洋電子
Priority date: 2010-06-07
Filing date: 2010-06-07
Publication date: 2014-03-12
Anticipated expiration: 2030-06-07
Also published as: JP2011259103A

Description

本発明は、ダイレクトコンバージョン受信方式を用いた無線通信受信機に関する。 The present invention relates to a wireless communication receiver using a direct conversion reception system.

従来、変調帯域が広い（数ＭＨｚ程度）ＣＤＭＡ（Code Division Multiple Access）、Ｗ−ＣＤＭＡ（Wideband CDMA）方式を用いた携帯電話機等の移動体通信機器では、Ｑ値の高いイメージ抑圧フィルタを必要としないダイレクトコンバージョン方式の受信技術が使用されている。ダイレクトコンバージョン受信方式は、高周波受信信号を直交復調器により被変調信号である直交したベースバンドのＩ／Ｑ信号に直接周波数変換を行う受信方式であり、ＩＣ化しやすく、小型化・低価格のメリットがある。 Conventionally, mobile communication devices such as mobile phones using a CDMA (Code Division Multiple Access) or W-CDMA (Wideband CDMA) system with a wide modulation band (about several MHz) require an image suppression filter with a high Q value. No direct conversion reception technology is used. The direct conversion reception method is a reception method in which high-frequency received signals are directly converted into orthogonal baseband I / Q signals, which are modulated signals, by an orthogonal demodulator. There is.

図１１は、従来のダイレクトコンバージョン受信機の回路構成例を示すブロック図である。従来のダイレクトコンバージョン受信機は、高周波受信部１０、直交復調器２０、受信ベースバンド部３０、ソフト処理制御部５０により構成される。
高周波受信部１０は、アンテナ１１で受信した高周波信号をバンドパスフィルタ（ＢＰＦ）１２を介して取り出し、低雑音増幅器１３及び可変利得増幅器１４で増幅して直交復調器２０へ出力する。 FIG. 11 is a block diagram showing a circuit configuration example of a conventional direct conversion receiver. The conventional direct conversion receiver includes a high frequency receiver 10, a quadrature demodulator 20, a reception baseband unit 30, and a software processing control unit 50.
The high frequency receiving unit 10 takes out a high frequency signal received by the antenna 11 through a band pass filter (BPF) 12, amplifies it by the low noise amplifier 13 and the variable gain amplifier 14, and outputs the amplified signal to the quadrature demodulator 20.

直交復調器２０は、ミキサ２１、２２及び０／９０°位相器２３からなり、外部の局部発振器２４から送られてくる局部発振信号が０／９０°位相器２３に入力される。０／９０°位相器２３は、局部発振器２４からの局部発振信号を９０°の位相差を持たせてミキサ２１、２２に供給する。ミキサ２１、２２は、高周波受信部１０で受信された高周波信号と０／９０°位相器２３により位相制御された局部発振信号とを混合し、Ｉｃｈの直交復調ベースバンド信号及びＱｃｈの直交復調ベースバンド信号に周波数変換して受信ベースバンド部３０へ出力する。 The quadrature demodulator 20 includes mixers 21 and 22 and a 0/90 ° phase shifter 23, and a local oscillation signal sent from an external local oscillator 24 is input to the 0/90 ° phase shifter 23. The 0/90 ° phase shifter 23 supplies the local oscillation signal from the local oscillator 24 to the mixers 21 and 22 with a phase difference of 90 °. The mixers 21 and 22 mix the high-frequency signal received by the high-frequency receiving unit 10 and the local oscillation signal whose phase is controlled by the 0/90 ° phase shifter 23 to obtain an Ich quadrature demodulation baseband signal and a Qch quadrature demodulation base. The frequency is converted into a band signal and output to the reception baseband unit 30.

受信ベースバンド部３０は、直交復調器２０で直交復調されたＩｃｈのベースバンド信号を増幅するＩｃｈ信号系、直交復調器２０で直交復調されたＱｃｈのベースバンド信号を増幅するＱｃｈ信号系、及び自動利得制御（ＡＧＣ）ＤＡＣ（ＤＡコンバータ）３５を備えている。上記Ｉｃｈ信号系は、Ｉｃｈのベースバンド信号を増幅する第１可変利得増幅器３１ａ、加算器３２、第１ローパスフィルタ（ＬＰＦ）３３ａ、第２可変利得増幅器３１ｂ、第２ローパスフィルタ３３ｂ、第３可変利得増幅器３１ｃ、アンチエイリアシングフィルタ３３ｃにより構成される。 The reception baseband unit 30 includes an Ich signal system that amplifies the Ich baseband signal quadrature demodulated by the quadrature demodulator 20, a Qch signal system that amplifies the Qch baseband signal quadrature demodulated by the quadrature demodulator 20, and An automatic gain control (AGC) DAC (DA converter) 35 is provided. The Ich signal system includes a first variable gain amplifier 31a that amplifies an Ich baseband signal, an adder 32, a first low-pass filter (LPF) 33a, a second variable gain amplifier 31b, a second low-pass filter 33b, and a third variable. A gain amplifier 31c and an anti-aliasing filter 33c are included.

また、上記Ｑｃｈ信号系は、Ｑｃｈのベースバンド信号を増幅する第４可変利得増幅器４１ａ、加算器４２、第３ローパスフィルタ（ＬＰＦ）４３ａ、第５可変利得増幅器４１ｂ、第４ローパスフィルタ４３ｂ、第６可変利得増幅器４１ｃ、アンチエイリアシングフィルタ４３ｃにより構成される。 The Qch signal system includes a fourth variable gain amplifier 41a that amplifies a Qch baseband signal, an adder 42, a third low-pass filter (LPF) 43a, a fifth variable gain amplifier 41b, a fourth low-pass filter 43b, 6 variable gain amplifier 41c and anti-aliasing filter 43c.

上記自動利得制御ＤＡＣ３５は、ソフト処理制御部５０の制御命令に従って上記Ｉｃｈ信号系の可変利得増幅器３１ａ、３１ｂ、３１ｃ及び上記Ｑｃｈ信号系の可変利得増幅器４１ａ、４１ｂ、４１ｃの利得を制御すると共に、高周波受信部１０に設けられている可変利得増幅器１４の利得を制御する。 The automatic gain control DAC 35 controls the gains of the variable gain amplifiers 31a, 31b, 31c of the Ich signal system and the variable gain amplifiers 41a, 41b, 41c of the Qch signal system according to a control command of the software processing control unit 50, The gain of the variable gain amplifier 14 provided in the high frequency receiving unit 10 is controlled.

ソフト処理制御部５０は、受信ベースバンド部３０で増幅されたＩｃｈの信号をデジタル信号に変換するＲＸＡＤＣ５１、Ｑｃｈの信号をデジタル信号に変換するＲＸＡＤＣ５２及び制御部５３を備えている。
制御部５３は、ＩｃｈのＲＸＡＤＣ５１及びＱｃｈのＲＸＡＤＣ５２から出力されるデジタル信号に対する復調処理を行うと共に、受信ベースバンド部３０におけるＩｃｈ信号系の加算器３２及びＱｃｈ信号系の加算器４２に対するＤＣオフセット補正処理、自動利得制御ＤＡＣ３５に対する制御処理を行う。 The software processing control unit 50 includes an RX ADC 51 that converts an Ich signal amplified by the reception baseband unit 30 into a digital signal, an RX ADC 52 that converts a Qch signal into a digital signal, and a control unit 53.
The control unit 53 performs demodulation processing on the digital signals output from the Ich RX ADC 51 and the Qch RX ADC 52, and performs DC processing on the adder 32 of the Ich signal system and the adder 42 of the Qch signal system in the reception baseband unit 30. Control processing for offset correction processing and automatic gain control DAC 35 is performed.

上記のように構成されたダイレクトコンバージョン受信機において、高周波受信部１０のアンテナ１１で受信された高周波信号は、バンドパスフィルタ１２、低雑音増幅器１３及び可変利得増幅器１４を介して直交復調器２０へ送られ、Ｉｃｈ及びＱｃｈのベースバンド信号に直交変換される。この直交復調器２０で直交変換されたＩｃｈのベースバンド信号は、受信ベースバンド部３０のＩｃｈ信号系の可変利得増幅器３１ａ、３１ｂ、３１ｃで増幅されると共にローパスフィルタ３３ａ、３３ｂにより帯域制限され、アンチエイリアシングフィルタ３３ｃを通過後にソフト処理制御部５０のＲＸＡＤＣ５１に入力されてデジタル化される。 In the direct conversion receiver configured as described above, the high-frequency signal received by the antenna 11 of the high-frequency receiving unit 10 is sent to the quadrature demodulator 20 via the bandpass filter 12, the low noise amplifier 13, and the variable gain amplifier 14. And is orthogonally transformed into Ich and Qch baseband signals. The Ich baseband signal orthogonally transformed by the quadrature demodulator 20 is amplified by the Ich signal system variable gain amplifiers 31a, 31b, 31c of the reception baseband unit 30 and band-limited by the low-pass filters 33a, 33b. After passing through the anti-aliasing filter 33c, it is input to the RX ADC 51 of the software processing control unit 50 and digitized.

また、直交復調器２０で直交変換されたＱｃｈのベースバンド信号は、受信ベースバンド部３０のＱｃｈ信号系の可変利得増幅器４１ａ、４１ｂ、４１ｃで増幅されると共にローパスフィルタ４３ａ、４３ｂで帯域制限され、アンチエイリアシングフィルタ４３ｃを通過後にソフト処理制御部５０のＲＸＡＤＣ５２に入力されてデジタル化される。 The Qch baseband signal orthogonally transformed by the quadrature demodulator 20 is amplified by the variable gain amplifiers 41a, 41b and 41c of the Qch signal system of the reception baseband unit 30 and band-limited by the low pass filters 43a and 43b. After passing through the anti-aliasing filter 43c, it is input to the RX ADC 52 of the software processing control unit 50 and digitized.

上記ＩｃｈのＲＸＡＤＣ５１及びＱｃｈのＲＸＡＤＣ５２でデジタル化された信号は、ソフト処理制御部５０のソフト処理により、復調処理、ＡＧＣ処理、ＤＣオフセット補正処理等が行われる。
受信電界レベルの検出は、ソフト処理制御部５０の制御部５３がソフト処理にて行う。この際、制御部５３は、ＲＸＡＤＣ５１から出力されるＩｃｈ信号とＲＸＡＤＣ５２から出力されるＱｃｈ信号のベクトル合成値より電界レベルを検出し、受信電界レベルが最適になるよう多段に設けられた可変利得増幅器１４、３１ａ、３１ｂ、３１ｃ、４１ａ、４１ｂ、４１ｃの利得を制御する。 The signals digitized by the Ich RX ADC 51 and the Qch RX ADC 52 are subjected to demodulation processing, AGC processing, DC offset correction processing, and the like by software processing of the software processing control unit 50.
Detection of the received electric field level is performed by software processing by the control unit 53 of the software processing control unit 50. At this time, the control unit 53 detects the electric field level from the vector composite value of the Ich signal output from the RX ADC 51 and the Qch signal output from the RX ADC 52, and is provided in multiple stages so as to optimize the reception electric field level. The gain of the gain amplifiers 14, 31a, 31b, 31c, 41a, 41b and 41c is controlled.

また、本発明に関連する公知技術として、変調された搬送波信号が一定周期でパワーコントロールされ、連続受信するＣＤＭＡ受信機において、受信した搬送波信号からパワーコントロールの周期を検出し、パワーコントロールの切替えタイミングで受信ＡＧＣのステップ制御を行うことにより連続受信途中の不連続な制御が行われず安定に受信することができる技術が知られている（例えば、特許文献１参照。）。 Further, as a known technique related to the present invention, a modulated carrier signal is power-controlled at a constant period, and in a CDMA receiver that continuously receives power, a power control period is detected from the received carrier signal, and power control switching timing is detected. A technique is known in which the reception AGC step control is performed so that discontinuous control during continuous reception is not performed and stable reception is possible (see, for example, Patent Document 1).

特開２００２−２６１６３８号公報JP 2002-261638 A

上記ダイレクトコンバージョン受信機では、高周波受信部１０で受信した高周波信号を直交復調器２０により、被変調波信号であるベースバンド信号に直交で周波数変換している。従って、受信機のダイナミックレンジを確保するために、受信ベースバンド部３０に複数の可変利得増幅器３１ａ、３１ｂ、３１ｃ、４１ａ、４１ｂ、４１ｃを設けるか、もしくは高周波受信部１０に可変利得増幅器１４を設けて利得を可変させることにより、受信機のダイナミック性能を上げている。 In the direct conversion receiver, the high-frequency signal received by the high-frequency receiver 10 is orthogonally converted by the quadrature demodulator 20 to a baseband signal that is a modulated wave signal. Therefore, in order to secure the dynamic range of the receiver, a plurality of variable gain amplifiers 31a, 31b, 31c, 41a, 41b, and 41c are provided in the reception baseband unit 30, or the variable gain amplifier 14 is provided in the high frequency receiving unit 10. By providing and varying the gain, the dynamic performance of the receiver is increased.

ＡＧＣ制御に使用される信号はベースバンド信号であり、ダイレクトコンバージョン受信方式の特徴となっている。また、ベースバンド信号には、ＤＣ（直流）成分があることと直交成分Ｉ／Ｑｃｈの利得を均一にＡＧＣ制御することも特徴の一つである。
携帯電話機等の移動体通信機器は常に移動しているので受信電界レベルが変動し、また、強力な妨害波、フェージング等の外的要因や、温度特性による受信利得増減のような内的要因により受信電界レベルが変動する。従って、ＡＧＣ回路は、受信機の利得を常に監視し、受信機内部利得を制御し、システム上問題がない程度に受信波の電界レベルを調整する必要がある。 The signal used for AGC control is a baseband signal, which is a feature of the direct conversion reception method. Another feature is that the baseband signal has a DC (direct current) component and the gain of the quadrature component I / Qch is uniformly AGC-controlled.
Since mobile communication devices such as mobile phones are constantly moving, the received electric field level fluctuates, and also due to external factors such as strong interference waves and fading, and internal factors such as increase or decrease in reception gain due to temperature characteristics The received electric field level fluctuates. Therefore, it is necessary for the AGC circuit to constantly monitor the gain of the receiver, control the internal gain of the receiver, and adjust the electric field level of the received wave to such an extent that there is no problem in the system.

従来のＡＧＣ回路は、前述の一連の制御ループを自動化した構成となっている。利得が最適化された受信信号には、Ｉ／Ｑｃｈ信号の直交確度、妨害波に対する十分な減衰、ＲＸＡＤＣ５１、５２のサンプリングクロックノイズに対する十分な減衰性能が要求される。また、受信帯域内での強電界受信中は、高い線形性能も要求され、受信システムによっては加えて高速な応答性能が求められる。 A conventional AGC circuit has a configuration in which the above-described series of control loops are automated. The received signal with the optimized gain is required to have the quadrature accuracy of the I / Qch signal, sufficient attenuation with respect to the disturbing wave, and sufficient attenuation performance with respect to the sampling clock noise of the RX ADCs 51 and 52. Further, during reception of a strong electric field within the reception band, high linear performance is also required, and depending on the reception system, high-speed response performance is also required.

以上のような要求事項より、従来のＡＧＣ回路には次の構成上の特徴がある。
（１）妨害波干渉特性の要求よりローパスフィルタ３３ａ、３３ｂ、４３ａ、４３ｂを通過後のベースバンド信号を検波する構成。
（２）直交確度性能要求よりＩ／Ｑｃｈを合成する構成（ＲＸＡＤＣ５１、５２でデジタル変換後、ソフト処理制御部５０のソフト処理にて行う。）。
（３）ＩｃｈのＲＸＡＤＣ５１及びＱｃｈのＲＸＡＤＣ５２のサンプリングクロックノイズ抑圧の要求より、アンチエイリアシングフィルタ３３ｃ、４３ｃ通過後の信号を検波する構成。
（４）高い線形性の要求より、可変利得制御部（１４、３１ａ、３１ｂ、３１ｃ、４１ａ、４１ｂ、４１ｃ）を多段とする構成。
（５）高速応答性の要求より、ＩｃｈのＲＸＡＤＣ５１及びＱｃｈのＲＸＡＤＣ５２のサンプリングクロックと制御部５３の処理速度が高速である構成。 From the above requirements, the conventional AGC circuit has the following structural features.
(1) A configuration for detecting a baseband signal after passing through the low-pass filters 33a, 33b, 43a, and 43b based on a request for interference wave interference characteristics.
(2) Configuration to synthesize I / Qch based on orthogonal accuracy performance requirement (performed by software processing of software processing control unit 50 after digital conversion by RX ADCs 51 and 52).
(3) A configuration in which signals after passing through the anti-aliasing filters 33c and 43c are detected in response to a request for suppressing the sampling clock noise of the RX ADC 51 of the Ich and the RX ADC 52 of the Qch.
(4) A configuration in which the variable gain control units (14, 31a, 31b, 31c, 41a, 41b, 41c) are multi-staged due to a demand for high linearity.
(5) A configuration in which the sampling clock of the Ich RX ADC 51 and the Qch RX ADC 52 and the processing speed of the control unit 53 are faster than the request for high-speed response.

上記ダイレクトコンバージョン受信方式は、一般に変調帯域が数ＭＨｚ程度の広帯域無線に使用されているが、変調帯域が数ＫＨｚ程度の狭帯域無線においても、小型化、低価格化を図るためにダイレクトコンバージョン受信方式の採用が要望されている。
しかし、狭帯域無線においてダイレクトコンバージョン受信方式を採用する場合、
（１）ＡＧＣの高速応答性
（２）直交復調確度（利得制御確度）
（３）高い線形性
を満たすことが困難である。このため狭帯域無線においては、ダイレクトコンバージョン受信方式を簡易に採用することができないという問題がある。 The above-mentioned direct conversion reception method is generally used for wideband radio with a modulation band of about several MHz, but direct conversion reception is also required to reduce the size and price of narrowband radio with a modulation band of about several KHz. Adoption of the method is desired.
However, when adopting the direct conversion reception method in narrowband radio,
(1) AGC high-speed response (2) Quadrature demodulation accuracy (gain control accuracy)
(3) It is difficult to satisfy high linearity. For this reason, in narrowband radio, there is a problem that the direct conversion reception method cannot be easily adopted.

本発明は上記の課題を解決するためになされたもので、変調帯域が数ＫＨｚ程度の狭帯域無線においてダイレクトコンバージョン受信方式を採用し、高速応答性、高安定性及び高線形性の自動利得制御が可能な無線通信受信機を提供することを目的とする。 The present invention has been made in order to solve the above-mentioned problems, and adopts a direct conversion reception system in a narrowband radio having a modulation band of about several KHz, and performs automatic gain control with high-speed response, high stability, and high linearity. An object of the present invention is to provide a wireless communication receiver capable of performing the above.

第１の発明は、ダイレクトコンバージョン受信方式を用いた無線通信受信機において、高周波信号を受信して増幅する高周波受信部と、前記高周波受信部で受信された高周波信号を直交復調し、Ｉ成分及びＱ成分のベースバンド信号に変換する直交復調器と、前記直交復調器から出力されるＩ／Ｑ成分のベースバンド信号をそれぞれ増幅する増幅器及び可変減衰器からなるベースバンド信号増幅部と、前記ベースバンド信号増幅部から出力されるＩ／Ｑ成分のベースバンド信号を該ベースバンド信号の周波数成分よりも高い周波数に変換するアップコンバージョン乗算器と、前記アップコンバージョン乗算器の出力信号レベルに基づいて前記ベースバンド信号増幅部の各可変減衰器の減衰量を制御する自動利得制御手段とを具備することを特徴とする。 According to a first aspect of the present invention, in a wireless communication receiver using a direct conversion reception method, a high-frequency receiving unit that receives and amplifies a high-frequency signal, orthogonally demodulates the high-frequency signal received by the high-frequency receiving unit, A quadrature demodulator for converting to a Q-component baseband signal; a baseband signal amplifying unit comprising an amplifier and a variable attenuator for amplifying the I / Q component baseband signal output from the quadrature demodulator; An up-conversion multiplier that converts a baseband signal of an I / Q component output from a band signal amplifier to a frequency higher than a frequency component of the baseband signal, and the output signal level of the up-conversion multiplier based on the output signal level Automatic gain control means for controlling the amount of attenuation of each variable attenuator of the baseband signal amplifier. To.

第２の発明は、前記第１の発明に係る無線通信受信機において、前記ベースバンド信号増幅部の各可変減衰器としてＲ−２Ｒラダー減衰器を使用し、前記ベースバンド信号増幅部から出力されるＩ／Ｑ成分のベースバンド信号の利得相対偏差が最小となるように前記自動利得制御手段により前記各Ｒ−２Ｒラダー減衰器を制御することを特徴とする。 According to a second aspect of the invention, in the wireless communication receiver according to the first aspect of the invention, an R-2R ladder attenuator is used as each variable attenuator of the baseband signal amplifying unit, and is output from the baseband signal amplifying unit. The R-2R ladder attenuators are controlled by the automatic gain control means so that the gain relative deviation of the baseband signal of the I / Q component is minimized.

第３の発明は、前記第２の発明に係る無線通信受信機において、前記自動利得制御手段は、受信電界レベルの変化に応じて前記Ｒ−２Ｒラダー減衰器へのデジタル制御信号を出力するＡＤコンバータ及び該ＡＤコンバータから出力されるデジタル制御信号に基づいて前記各Ｒ−２Ｒラダー減衰器を制御するラダー制御回路を備え、前記ラダー制御回路は、前記ＡＤコンバータの出力値が予め設定した規定ビット以下の場合は一定レベルのデジタル制御信号を出力して前記各Ｒ−２Ｒラダー減衰器を制御し、前記ＡＤコンバータの出力値が前記規定ビット以上の場合は受信電界レベルの変化に応じて前記ＡＤコンバータから出力される前記規定ビットから最大ビットまでのデジタル制御信号により前記各Ｒ−２Ｒラダー減衰器を制御することを特徴とする。 According to a third aspect of the present invention, in the radio communication receiver according to the second aspect, the automatic gain control means outputs an AD control signal to the R-2R ladder attenuator in response to a change in the received electric field level. A ladder control circuit that controls each of the R-2R ladder attenuators based on a converter and a digital control signal output from the AD converter, the ladder control circuit including a predetermined bit in which an output value of the AD converter is set in advance In the following cases, a digital control signal of a constant level is output to control each R-2R ladder attenuator. When the output value of the AD converter is equal to or more than the specified bit, the AD signal is changed according to the change in the received electric field level. The R-2R ladder attenuator is controlled by a digital control signal from the specified bit to the maximum bit output from the converter. And butterflies.

本発明によれば、狭帯域無線においてダイレクトコンバージョン受信方式を採用でき、簡易な構成でＬＳＩ化が容易であり、部品点数を削減して小型化、低価格化を図ることができ、且つ高速性、高安定性、高線形性の自動利得制御が可能で、高い受信機性能を確保することができる。 According to the present invention, it is possible to adopt a direct conversion reception system in narrowband radio, it is easy to make an LSI with a simple configuration, the number of parts can be reduced, the size and price can be reduced, and high speed performance can be achieved. High-stability, high-linearity automatic gain control is possible, and high receiver performance can be ensured.

本発明の実施例１に係るダイレクトコンバージョン受信機の回路構成例を示すブロック図である。It is a block diagram which shows the circuit structural example of the direct conversion receiver which concerns on Example 1 of this invention. 同実施例１における第１自動利得制御ループの構成を示すブロック図である。It is a block diagram which shows the structure of the 1st automatic gain control loop in the Example 1. FIG. 同実施例１における第２自動利得制御ループの構成を示すブロック図である。It is a block diagram which shows the structure of the 2nd automatic gain control loop in the Example 1. FIG. 同実施例１におけるガードタイム付き減衰器切替制御回路の制御状態を示す図である。It is a figure which shows the control state of the attenuator switching control circuit with a guard time in the Example 1. FIG. 本発明の実施例２に係るダイレクトコンバージョン受信機の自動利得制御ループ部分の構成を示すブロック図である。It is a block diagram which shows the structure of the automatic gain control loop part of the direct conversion receiver which concerns on Example 2 of this invention. 同実施例２におけるＡＧＣ／ＡＤＣの入力電圧に応じた可変利得制御部の利得の変化を示す図である。It is a figure which shows the change of the gain of the variable gain control part according to the input voltage of AGC / ADC in the Example 2. FIG. 同実施例２におけるＡＧＣ／ＡＤＣ入力電圧に応じた可変利得制御部の利得切替制限あり／なしの場合の利得の変化を示す図である。It is a figure which shows the change of the gain in the case of the gain switching restriction | limiting with / without the gain switching of the variable gain control part according to the AGC / ADC input voltage in the second embodiment. 同実施例２において、設定値を用いて可変利得制御部の利得を制御する場合の例を示す図である。In the same Example 2, it is a figure which shows the example in the case of controlling the gain of a variable gain control part using a setting value. 同実施例２において、可変利得制御部における有効ビット数可変時のＡＧＣ／ＡＤＣ入力電圧対利得の関係を示す図である。In the Example 2, it is a figure which shows the relationship of AGC / ADC input voltage versus gain at the time of variable effective bit number in the variable gain control part. 同実施例２において、可変利得制御部におけるＡＧＣ／ＡＤＣ入力電圧対利得の関係を示す図である。In the Example 2, it is a figure which shows the relationship of AGC / ADC input voltage versus gain in a variable gain control part. 従来のダイレクトコンバージョン受信機の回路構成例を示すブロック図である。It is a block diagram which shows the circuit structural example of the conventional direct conversion receiver.

以下、本発明の実施の形態について、詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.

図１は本発明の実施例１に係るダイレクトコンバージョン受信方式を用いた無線通信受信機の回路構成例を示すブロック図である。この無線通信受信機は、高周波受信部１００、直交復調器１１０、受信ベースバンド部１２０、ソフト処理制御部１５０により構成される。 FIG. 1 is a block diagram showing a circuit configuration example of a wireless communication receiver using a direct conversion reception system according to Embodiment 1 of the present invention. This wireless communication receiver includes a high frequency receiver 100, a quadrature demodulator 110, a reception baseband unit 120, and a software processing control unit 150.

高周波受信部１００は、アンテナ１０１で受信した高周波信号をバンドパスフィルタ（ＢＰＦ）１０２により取り出し、低雑音増幅器１０３及び２段切替高周波減衰器（ＲＦ−ＡＴＴ）１０４を介して直交復調器１１０へ出力する。上記２段切替高周波減衰器１０４は、受信ベースバンド部１２０から与えられる制御信号により減衰量が例えば０ｄＢと３０ｄＢの２段階に切替えられるようになっている。 The high frequency receiving unit 100 extracts a high frequency signal received by the antenna 101 by a band pass filter (BPF) 102 and outputs the high frequency signal to the quadrature demodulator 110 via the low noise amplifier 103 and the two-stage switching high frequency attenuator (RF-ATT) 104. To do. The two-stage switching high frequency attenuator 104 is configured to switch the attenuation amount to, for example, two stages of 0 dB and 30 dB by a control signal given from the reception baseband unit 120.

直交復調器１１０は、ミキサ１１１、１１２及び０／９０°位相器１１３からなり、外部の局部発振器１１４から送られてくる局部発振信号が０／９０°位相器１１３に入力される。０／９０°位相器１１３は、局部発振器１１４からの局部発振信号を９０°の位相差を持つ２つの信号に分岐してミキサ１１１、１１２に供給する。ミキサ１１１、１１２は、高周波受信部１００で受信された高周波信号と０／９０°位相器１１３により位相制御された局部発振信号とを混合し、Ｉｃｈ（Ｉ成分）の直交復調ベースバンド信号及びＱｃｈ（Ｑ成分）の直交復調ベースバンド信号に周波数変換して受信ベースバンド部１２０へ出力する。 The quadrature demodulator 110 includes mixers 111 and 112 and a 0/90 ° phase shifter 113, and a local oscillation signal sent from an external local oscillator 114 is input to the 0/90 ° phase shifter 113. The 0/90 ° phase shifter 113 branches the local oscillation signal from the local oscillator 114 into two signals having a phase difference of 90 ° and supplies them to the mixers 111 and 112. The mixers 111 and 112 mix the high-frequency signal received by the high-frequency receiving unit 100 and the local oscillation signal whose phase is controlled by the 0/90 ° phase shifter 113, and provide an Ich (I component) quadrature demodulation baseband signal and Qch. The frequency is converted into a quadrature demodulated baseband signal of (Q component) and output to the reception baseband unit 120.

受信ベースバンド部１２０は、直交復調器１１０で直交復調されたＩｃｈのベースバンド信号を処理するＩｃｈ信号系、直交復調器１１０で直交復調されたＱｃｈのベースバンド信号を処理するＱｃｈ信号系、及び自動利得制御部（ＡＧＣ）を備えている。
上記Ｉｃｈ信号系は、直交復調器１１０から出力されるＩｃｈのベースバンド信号を増幅する直流増幅器１２１ａ、加算器１２２、ローパスフィルタ（ＬＰＦ）１２３ａ、直流増幅器１２１ｂ、ローパスフィルタ１２３ｂ、Ｒ−２Ｒラダー減衰器１２４、電流（Ｉ）の信号を電圧（Ｖ）の信号に変換するＩ／Ｖ変換器１２５、直流増幅器１２１ｃ、バイアス補正回路１２６、ローパスフィルタ１２３ｃ、上記直流増幅器１２１ｃの出力信号に基づき上記加算器１２２に対してＤＣオフセット補正処理を行うＤＣオフセット回路１２７により構成される。上記Ｒ−２Ｒラダー減衰器１２４は、例えば０〜４０ｄＢの範囲で減衰量を可変することができる。 The reception baseband unit 120 processes an Ich signal system that processes the Ich baseband signal orthogonally demodulated by the orthogonal demodulator 110, a Qch signal system that processes the Qch baseband signal orthogonally demodulated by the orthogonal demodulator 110, and An automatic gain control unit (AGC) is provided.
The Ich signal system includes a DC amplifier 121a that amplifies the Ich baseband signal output from the quadrature demodulator 110, an adder 122, a low-pass filter (LPF) 123a, a DC amplifier 121b, a low-pass filter 123b, and an R-2R ladder attenuation. 124, the I / V converter 125 for converting the current (I) signal into the voltage (V) signal, the DC amplifier 121c, the bias correction circuit 126, the low-pass filter 123c, and the addition based on the output signal of the DC amplifier 121c. The DC offset circuit 127 performs DC offset correction processing on the device 122. The R-2R ladder attenuator 124 can vary the attenuation in a range of 0 to 40 dB, for example.

また、上記Ｑｃｈ信号系は、直交復調器１１０から出力されるＱｃｈのベースバンド信号を増幅する直流増幅器１３１ａ、加算器１３２、ローパスフィルタ（ＬＰＦ）１３３ａ、直流増幅器１３１ｂ、ローパスフィルタ１３３ｂ、Ｒ−２Ｒラダー減衰器１３４、電流（Ｉ）の信号を電圧（Ｖ）の信号に変換するＩ／Ｖ変換器１３５、直流増幅器１３１ｃ、バイアス補正回路１３６、ローパスフィルタ１３３ｃ、上記直流増幅器１３１ｃの出力信号に基づき上記加算器１３２に対してＤＣオフセット補正処理を行うＤＣオフセット回路１３７により構成される。上記Ｒ−２Ｒラダー減衰器１３４は、Ｉｃｈ信号系のＲ−２Ｒラダー減衰器１２４と同様に０〜４０ｄＢの範囲で減衰量を可変することができる。 The Qch signal system includes a DC amplifier 131a that amplifies the Qch baseband signal output from the quadrature demodulator 110, an adder 132, a low-pass filter (LPF) 133a, a DC amplifier 131b, a low-pass filter 133b, and R-2R. A ladder attenuator 134, an I / V converter 135 that converts a current (I) signal into a voltage (V) signal, a DC amplifier 131c, a bias correction circuit 136, a low-pass filter 133c, and an output signal of the DC amplifier 131c. The adder 132 includes a DC offset circuit 137 that performs DC offset correction processing. The R-2R ladder attenuator 134 can vary the attenuation in the range of 0 to 40 dB, like the RchR 124 of the Ich signal system.

また、上記バイアス補正回路１２６、１３６の出力信号は、自動利得制御部を構成するアップコンバージョン乗算器１４０に入力される。このアップコンバージョン乗算器１４０は、ミキサ１４１ａ、１４１ｂ及び０／９０°位相器１４２からなり、パルス発振器１４３から出力されるアップバージョンクロックが０／９０°位相器１４２に入力される。０／９０°位相器１４２は、パルス発振器１４３から出力されるアップバージョンクロックを９０°の位相差を持つ２つの信号に分岐してミキサ１４１ａ、１４１ｂに供給する。ミキサ１４１ａ、１４１ｂは、バイアス補正回路１２６、１２７から出力される信号と０／９０°位相器１４２により位相制御されたアップバージョンクロックとを混合し、Ｉ／Ｑｃｈ信号の周波数成分より高い周波数に変換する。上記ミキサ１４１ａ、１４１ｂから出力されるＩ／Ｑｃｈの信号は、合成されてＩＱ検波器１４４へ送られる。 The output signals of the bias correction circuits 126 and 136 are input to an up-conversion multiplier 140 that constitutes an automatic gain control unit. The up-conversion multiplier 140 includes mixers 141 a and 141 b and a 0/90 ° phase shifter 142, and an up-version clock output from the pulse oscillator 143 is input to the 0/90 ° phase shifter 142. The 0/90 ° phase shifter 142 branches the up-version clock output from the pulse oscillator 143 into two signals having a phase difference of 90 °, and supplies them to the mixers 141a and 141b. The mixers 141a and 141b mix the signals output from the bias correction circuits 126 and 127 and the up-version clock whose phase is controlled by the 0/90 ° phase shifter 142, and convert them to a frequency higher than the frequency component of the I / Qch signal. To do. The I / Qch signals output from the mixers 141a and 141b are combined and sent to the IQ detector 144.

ＩＱ検波器１４４は、ミキサ１４１ａ、１４１ｂから出力されるＩ／Ｑｃｈの合成信号の包絡線を検波し、直流電圧として誤差増幅器１４５の一方の入力端子に入力する。この誤差増幅器１４５の他方の入力端子には、ＡＧＣ動作のスレッシュ点を決める基準電圧ＶＲＥＦが供給される。上記誤差増幅器１４５の出力信号は、ラグリードフィルタ１４６を介してＡＧＣ／ＡＤＣ１４７に入力され、デジタル信号に変換されてラダー制御回路１４８へ送られる。このラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７から出力されるデジタル信号に基づいてＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４、及びＱｃｈ信号系のＲ−２Ｒラダー減衰器１３４を制御する。また、ＡＧＣ／ＡＤＣ１４７から出力されるデジタル信号は、ガードタイム付き減衰器切替制御回路（RF-ATT）１４９へ送られる。このガードタイム付き減衰器切替制御回路（RF-ATT）１４９は、ＡＧＣ／ＡＤＣ１４７の出力信号に基づいて高周波受信部１００に設けられている２段切替高周波減衰器１０４の減衰量を切替え制御する。 The IQ detector 144 detects the envelope of the I / Qch composite signal output from the mixers 141a and 141b, and inputs the detected envelope to one input terminal of the error amplifier 145 as a DC voltage. The other input terminal of the error amplifier 145 is supplied with a reference voltage VREF that determines the threshold point of the AGC operation. The output signal of the error amplifier 145 is input to the AGC / ADC 147 via the lag lead filter 146, converted into a digital signal, and sent to the ladder control circuit 148. The ladder control circuit 148 controls the R-2R ladder attenuator 124 of the Ich signal system and the R-2R ladder attenuator 134 of the Qch signal system based on the digital signal output from the AGC / ADC 147. The digital signal output from the AGC / ADC 147 is sent to the attenuator switching control circuit (RF-ATT) 149 with guard time. This guard time-equipped attenuator switching control circuit (RF-ATT) 149 switches and controls the attenuation amount of the two-stage switching high-frequency attenuator 104 provided in the high-frequency receiving unit 100 based on the output signal of the AGC / ADC 147.

そして、上記受信ベースバンド部１２０のローパスフィルタ１２３ｃ、１３３ｃから出力される信号がソフト処理制御部１５０へ送られる。このソフト処理制御部１５０は、受信ベースバンド部１２０で処理されたＩｃｈの信号をデジタル信号に変換するＲＸＡＤＣ１５１及びＱｃｈの信号をデジタル信号に変換するＲＸＡＤＣ１５２を備えると共に制御部１５３を備えている。この制御部１５３は、ＲＸＡＤＣ１５１で変換されたＩｃｈのデジタル信号及びＲＸＡＤＣ１５２で変換されたＱｃｈのデジタル信号を復調処理する。 Then, signals output from the low-pass filters 123 c and 133 c of the reception baseband unit 120 are sent to the software processing control unit 150. The software processing control unit 150 includes an RX ADC 151 that converts an Ich signal processed by the reception baseband unit 120 into a digital signal, an RX ADC 152 that converts a Qch signal into a digital signal, and a control unit 153. . The control unit 153 demodulates the Ich digital signal converted by the RX ADC 151 and the Qch digital signal converted by the RX ADC 152.

上記ダイレクトコンバージョン受信機は、受信信号に対する可変利得部と、該可変利得部の利得を制御する利得制御部との組み合わせにより、図２に示す第１自動利得制御（ＡＧＣ）ループ１６１と、図３に示す第２自動利得制御ループ１６２を構成している。 The direct conversion receiver includes a first automatic gain control (AGC) loop 161 shown in FIG. 2 and a combination of a variable gain unit for a received signal and a gain control unit for controlling the gain of the variable gain unit, and FIG. The second automatic gain control loop 162 shown in FIG.

図２に示す第１自動利得制御ループ１６１は、受信ベースバンド部１２０において、Ｒ−２Ｒラダー減衰器１２４、直流増幅器１２１ｃ、バイアス補正回路１２６からなるＩｃｈ可変利得部と、Ｒ−２Ｒラダー減衰器１３４、Ｉ／Ｖ変換器１３５、直流増幅器１３１ｃ、バイアス補正回路１３６からなるＱｃｈ可変利得部と、上記Ｉｃｈ可変利得部及びＱｃｈ可変利得部の利得を制御するアップコンバージョン乗算器１４０、ＩＱ検波器１４４、誤差増幅器１４５、ラグリードフィルタ１４６、ＡＧＣ／ＡＤＣ１４７、ラダー制御回路１４８からなる利得制御部により構成している。 The first automatic gain control loop 161 shown in FIG. 2 includes an Ich variable gain unit including an R-2R ladder attenuator 124, a DC amplifier 121c, and a bias correction circuit 126 in the reception baseband unit 120, and an R-2R ladder attenuator. 134, an I / V converter 135, a DC amplifier 131c, a bias correction circuit 136, a Qch variable gain unit, an up-conversion multiplier 140 for controlling the gain of the Ich variable gain unit and the Qch variable gain unit, and an IQ detector 144. , A gain control unit including an error amplifier 145, a lag lead filter 146, an AGC / ADC 147, and a ladder control circuit 148.

図３に示す第２自動利得制御ループ１６２は、高周波受信部１００の２段切替高周波減衰器１０４、直交復調器１１０、受信ベースバンド部１２０における直流増幅器１３１ａ、ローパスフィルタ１３３ａ、直流増幅器１３１ｂ、ローパスフィルタ１３３ｂ、Ｒ−２Ｒラダー減衰器１３４、Ｉ／Ｖ変換器１３５、直流増幅器１３１ｃバイアス補正回路１３６からなるＱｃｈ可変利得部と、このＱｃｈ可変利得部における２段切替高周波減衰器１０４を切替制御するアップコンバージョン乗算器１４０、ＩＱ検波器１４４、誤差増幅器１４５、ラグリードフィルタ１４６、ＡＧＣ／ＡＤＣ１４７、ガードタイム付き減衰器切替制御回路（RF-ATT）１４９からなる利得制御部により構成している。なお、図３はＱｃｈ側の第２自動利得制御ループ１６２について示したが、Ｉｃｈ側においても同様にしてＱｃｈ可変利得部と利得制御部との組み合わせにより構成される。 The second automatic gain control loop 162 shown in FIG. 3 includes a two-stage switching high-frequency attenuator 104, a quadrature demodulator 110, a DC amplifier 131a, a low-pass filter 133a, a DC amplifier 131b, and a low-pass filter in the reception baseband unit 120. A Qch variable gain unit including a filter 133b, an R-2R ladder attenuator 134, an I / V converter 135, a DC amplifier 131c bias correction circuit 136, and a two-stage switching high-frequency attenuator 104 in the Qch variable gain unit are switched. The gain control unit includes an up-conversion multiplier 140, an IQ detector 144, an error amplifier 145, a lag lead filter 146, an AGC / ADC 147, and an attenuator switching control circuit (RF-ATT) 149 with guard time. Although FIG. 3 shows the second automatic gain control loop 162 on the Qch side, the Ich side is similarly configured by a combination of a Qch variable gain unit and a gain control unit.

次に上記のように構成されたダイレクトコンバージョン受信機の全体の動作を説明する。
高周波受信部１００のアンテナ１０１により受信された高周波信号は、バンドパスフィルタ１０２を介して取り出され、低雑音増幅器１０３にて増幅された後、２段切替高周波減衰器１０４で信号レベルが調整されて直交復調器１１０へ送られる。 Next, the overall operation of the direct conversion receiver configured as described above will be described.
The high-frequency signal received by the antenna 101 of the high-frequency receiving unit 100 is taken out through the band-pass filter 102, amplified by the low noise amplifier 103, and then the signal level is adjusted by the two-stage switching high-frequency attenuator 104. It is sent to the quadrature demodulator 110.

直交復調器１１０は、高周波受信部１００で受信された高周波信号をベースバンド周波数帯の同相成分（Ｉｃｈ）の信号と９０度の位相差がある成分（Ｑｃｈ）の信号に変換して受信ベースバンド部１２０へ出力する。
受信ベースバンド部１２０に入力されたＩｃｈのベースバンド信号は、直流増幅器１２１ａ、１２１ｂで増幅されると共にローパスフィルタ１２３ａ、１２３ｂにより帯域制限された後、Ｒ−２Ｒラダー減衰器１２４でレベル調整される。このＲ−２Ｒラダー減衰器１２４からは、Ｉｃｈの信号が電流Ｉの形態で出力され、Ｉ／Ｖ変換器１２５により電圧Ｖに変換されて直流増幅器１２１ｃで増幅される。この直流増幅器１２１ｃの出力信号は、ＤＣオフセット回路１２７へ送られる共に、バイアス補正回路１２６を介してアップコンバージョン乗算器１４０に入力される。上記ＤＣオフセット回路１２７は、直流増幅器１２１ｃの出力信号に基づいて加算器１２２にオフセット信号を供給し、直流増幅器１２１ａの出力信号に対してＤＣオフセット補正処理を行う。また、バイアス補正回路１２６の出力信号は、ローパスフィルタ１２３ｃを介してソフト処理制御部１５０のＲＸＡＤＣ１５１へ送られ、デジタル信号に変換されて復調処理される。 The quadrature demodulator 110 converts a high-frequency signal received by the high-frequency receiving unit 100 into a signal (Qch) having a phase difference of 90 degrees from a signal having an in-phase component (Ich) in the baseband frequency band, and receiving baseband. To the unit 120.
The Ich baseband signal input to the reception baseband unit 120 is amplified by the DC amplifiers 121a and 121b, band-limited by the low-pass filters 123a and 123b, and then level-adjusted by the R-2R ladder attenuator 124. . From this R-2R ladder attenuator 124, an Ich signal is output in the form of current I, converted to a voltage V by an I / V converter 125, and amplified by a DC amplifier 121c. The output signal of the DC amplifier 121 c is sent to the DC offset circuit 127 and is input to the up-conversion multiplier 140 via the bias correction circuit 126. The DC offset circuit 127 supplies an offset signal to the adder 122 based on the output signal of the DC amplifier 121c, and performs DC offset correction processing on the output signal of the DC amplifier 121a. The output signal of the bias correction circuit 126 is sent to the RX ADC 151 of the software processing control unit 150 via the low-pass filter 123c, converted into a digital signal, and demodulated.

一方、直交復調器１１０から受信ベースバンド部１２０に入力されたＱｃｈのベースバンド信号は、直流増幅器１３１ａ、１３１ｂで増幅されると共にローパスフィルタ１３３ａ、１３３ｂにより帯域制限された後、Ｒ−２Ｒラダー減衰器１３４でレベル調整される。このＲ−２Ｒラダー減衰器１３４からは、Ｑｃｈの信号が電流Ｉの形態で出力され、Ｉ／Ｖ変換器１３５により電圧Ｖに変換されて直流増幅器１３１ｃで増幅される。この直流増幅器１３１ｃの出力信号は、ＤＣオフセット回路１３７へ送られる共に、バイアス補正回路１３６を介してアップコンバージョン乗算器１４０に入力される。上記ＤＣオフセット回路１３７は、直流増幅器１３１ｃの出力信号に基づいて加算器１３２にオフセット信号を供給し、直流増幅器１３１ａの出力信号に対してＤＣオフセット補正処理を行う。また、バイアス補正回路１３６の出力信号は、ローパスフィルタ１３３ｃを介してソフト処理制御部１５０のＲＸＡＤＣ１５２へ送られ、デジタル信号に変換されて復調処理される。 On the other hand, the Qch baseband signal input from the quadrature demodulator 110 to the reception baseband unit 120 is amplified by the DC amplifiers 131a and 131b and band-limited by the low-pass filters 133a and 133b, and then attenuated by the R-2R ladder. The level is adjusted by the device 134. The R-2R ladder attenuator 134 outputs a Qch signal in the form of a current I, which is converted to a voltage V by an I / V converter 135 and amplified by a DC amplifier 131c. The output signal of the DC amplifier 131c is sent to the DC offset circuit 137 and input to the up-conversion multiplier 140 via the bias correction circuit 136. The DC offset circuit 137 supplies an offset signal to the adder 132 based on the output signal of the DC amplifier 131c, and performs DC offset correction processing on the output signal of the DC amplifier 131a. The output signal of the bias correction circuit 136 is sent to the RX ADC 152 of the software processing control unit 150 via the low pass filter 133c, converted into a digital signal, and demodulated.

そして、上記アップコンバージョン乗算器１４０は、バイアス補正回路１２６、１２７から出力されるＩ／Ｑｃｈのベースバンド信号を、ベースバンド信号の周波数成分より高い周波数に変換すると同時に、ハード回路にて合成する。このアップコンバージョン乗算器１４０から出力されるＩ／Ｑｃｈの合成信号は、ＩＱ検波器１４４により包絡線検波されて直流電圧となる。この直流電圧は誤差増幅器１４５に入力されて基準電圧ＶＲＥＦによりＡＧＣ動作スレッシュ点が決められ、ラグリードフィルタ１４６にて安定化される。このラグリードフィルタ１４６から出力される信号は、ＡＧＣ／ＡＤＣ１４７によりデジタルデータに変換されてラダー制御回路１４８へ送られる。このラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７から出力されるデジタルデータに基づいてＲ−２Ｒラダー減衰器１２４、１３４の減衰量を制御すると共に、高周波受信部１００の２段切替高周波減衰器１０４の減衰量を切替制御する。 The up-conversion multiplier 140 converts the I / Qch baseband signal output from the bias correction circuits 126 and 127 into a frequency higher than the frequency component of the baseband signal, and simultaneously synthesizes it with a hardware circuit. The I / Qch composite signal output from the up-conversion multiplier 140 is envelope-detected by the IQ detector 144 to become a DC voltage. This DC voltage is input to the error amplifier 145, the AGC operation threshold point is determined by the reference voltage VREF, and is stabilized by the lag lead filter 146. The signal output from the lag lead filter 146 is converted into digital data by the AGC / ADC 147 and sent to the ladder control circuit 148. The ladder control circuit 148 controls the attenuation amount of the R-2R ladder attenuators 124 and 134 based on the digital data output from the AGC / ADC 147, and also attenuates the two-stage switching high frequency attenuator 104 of the high frequency receiver 100. Switch the amount.

上記ラダー制御回路１４８によるＲ−２Ｒラダー減衰器１２４、１３４及び２段切替高周波減衰器１０４の制御動作を更に詳細に説明する。
（１）まず、高速応答のＡＧＣ回路について説明する。
従来技術の広帯域無線では、ベースバンド信号の帯域幅が数ＭＨｚ程度と狭帯域無線より１０００倍程度広い。このことは、狭帯域無線のＡＧＣ応答性では遅延する方向に作用する。 The control operation of the R-2R ladder attenuators 124 and 134 and the two-stage switching high frequency attenuator 104 by the ladder control circuit 148 will be described in more detail.
(1) First, a fast response AGC circuit will be described.
In the conventional broadband radio, the bandwidth of the baseband signal is about several MHz, which is about 1000 times wider than that of the narrowband radio. This acts in the direction of delay in the AGC response of narrowband radio.

ＡＧＣ収束時間に変調帯域幅が関連するのは、受信ベースバンド部１２０におけるＩｃｈ信号系のローパスフィルタ１２３ａ、１２３ｂ、Ｑｃｈ信号系のローパスフィルタ１３３ａ、１３３ｂの帯域制限での遅延量増大、ローパスフィルタ１２３ｃ、１３３ｃの折り返しノイズ制限での遅延量増大、ＲＸＡＤＣ１５１、１５２でデジタル変換時のサンプリングクロック時間での遅延量増大であるが、フィルタの帯域を広帯域にする変更や、ＲＸＡＤＣ１５１、１５２のサンプリングクロック周波数を高速に変更することは、受信性能上できない。 The modulation bandwidth is related to the AGC convergence time because the Ich signal system low-pass filters 123a and 123b and the Qch signal system low-pass filters 133a and 133b in the reception baseband unit 120 increase the delay amount due to the band limitation, and the low-pass filter 123c. The delay amount increases due to the aliasing noise limitation of 133c, and the delay amount increases during the sampling clock time at the time of digital conversion by the RX ADCs 151 and 152. However, the filter band is changed to a wide band, and the sampling clocks of the RX ADCs 151 and 152 Changing the frequency to high speed is impossible in terms of reception performance.

また、ＩＱ検波器１４４の検波時間も狭帯域無線では、ベースバンド信号の１波長周期が数百μｓ〜数十ｍｓ程度となり、検波時間が数百ｍｓ程度になる。これはＴＤＭＡ（Time Division Multiple Access：時分割多元接続）等の高速ＡＧＣ応答性（数百μｓ程度）が要求されるシステムでは問題となる。 In addition, the detection time of the IQ detector 144 is also a narrowband radio, and one wavelength period of the baseband signal is about several hundred μs to several tens ms, and the detection time is about several hundred ms. This becomes a problem in a system that requires high-speed AGC responsiveness (about several hundred μs) such as TDMA (Time Division Multiple Access).

本発明の実施例１では、上記の問題を図２に示す第１自動利得制御ループ１６１及び図３に示す第２自動利得制御ループ１６２により解決している。
図２に示すように第１自動利得制御ループ１６１にローパスフィルタ１２３ａ、１２３ｂ、１３３ａ、１３３ｂの帯域制限フィルタを入れないことにより、フィルタによる遅延を避けることができる。また、バイアス補正回路１２６、１２７の出力側に設けられているローパスフィルタ１２３ｃ、１３３ｃ及びソフト処理制御部１５０のＲＸＡＤＣ１５１、１５２も制御ループに入れないことによりフィルタ遅延及びサンプリング時間遅延の問題を解決できる。 In the first embodiment of the present invention, the above problem is solved by the first automatic gain control loop 161 shown in FIG. 2 and the second automatic gain control loop 162 shown in FIG.
As shown in FIG. 2, by not including the low-pass filters 123a, 123b, 133a, and 133b in the first automatic gain control loop 161, delay due to the filter can be avoided. In addition, the low-pass filters 123c and 133c provided on the output side of the bias correction circuits 126 and 127 and the RX ADCs 151 and 152 of the software processing control unit 150 are not included in the control loop, thereby solving the problem of filter delay and sampling time delay. it can.

また、ＩＱ検波器１４４の検波時間と検波信号の合成（Ｉ／Ｑｃｈ）の問題は、アップコンバージョン乗算器１４０を用いて解決する。バイアス補正回路１２６から出力されるベースバンド信号をアップコンバージョン乗算器１４０により、より高い周波数に変換すると同時に、そのＩ／Ｑｃｈの出力信号のハード回路にて合成する。その後、ＩＱ検波器１４４により包絡線検波して直流電圧とし、誤差増幅器１４５における基準電圧ＶＲＥＦによりＡＧＣ動作スレッシュ点を決め、ラグリードフィルタ１４６にて安定化する。その後、ＡＧＣ／ＡＤＣ１４７によりデジタルデータに変換してラダー制御回路１４８に供給し、このラダー制御回路１４８によりＲ−２Ｒラダー減衰器１２４、１３４を制御する。 Further, the problem of the detection time and detection signal synthesis (I / Qch) of the IQ detector 144 is solved by using the up-conversion multiplier 140. The baseband signal output from the bias correction circuit 126 is converted to a higher frequency by the up-conversion multiplier 140, and at the same time, synthesized by the hardware circuit of the output signal of the I / Qch. Thereafter, the envelope detection is performed by the IQ detector 144 to obtain a DC voltage, the AGC operation threshold point is determined by the reference voltage VREF in the error amplifier 145, and the lag lead filter 146 is used for stabilization. Thereafter, the AGC / ADC 147 converts the data into digital data and supplies the digital data to the ladder control circuit 148. The ladder control circuit 148 controls the R-2R ladder attenuators 124 and 134.

第１自動利得制御ループ１６１の収束時間は、仮にパルス発振器１４３から出力されるアップコンバージョンクロックを１ＭＨｚとすると、１波が１μｓとなり、ＩＱ検波器１４４で包絡線検波を安定に行う時定数τを１０波長分とし、
τ＝１μｓ×１０＝１０μｓ
とすると、目標検波電圧の９５％に到達する時間ｔは
ｔ＝１−ｅ（−ｔ／τ）≒９５％
より、
ｔ＝３τ＝３０μｓ
となる。収束時間としては、ループの安定性を保つためにラグリードフィルタ１４６を挿入するので、その分の遅延と、ＡＧＣ／ＡＤＣ１４７、ラダー制御回路１４８の遅延分が加えられるが、この遅延分はアップコンバージョンクロックの周波数や制御ループの最適化にて解決でき、ＴＤＭＡの収束要求（数百μｓ程度）を満たすことができる。また、変調帯域及び変調波周波数成分に応答性能の依存がなくなり、高速化が可能となる。 The convergence time of the first automatic gain control loop 161 is 1 μs per wave when the up-conversion clock output from the pulse oscillator 143 is 1 MHz, and the time constant τ for stably performing envelope detection by the IQ detector 144 is 10 wavelengths,
τ = 1 μs × 10 = 10 μs
Then, the time t to reach 95% of the target detection voltage is t = 1−e (−t / τ) ≈95%
Than,
t = 3τ = 30 μs
It becomes. As the convergence time, since the lag lead filter 146 is inserted in order to maintain the stability of the loop, the delay of that amount and the delay of the AGC / ADC 147 and the ladder control circuit 148 are added. This can be solved by optimizing the clock frequency and the control loop, and the TDMA convergence requirement (about several hundred μs) can be satisfied. In addition, the dependence of the modulation band and the modulation wave frequency component on the response performance is eliminated, and the speed can be increased.

（２）次に直交復調確度（利得制御偏差）について説明をする。
受信ベースバンド部１２０における可変利得部の構成としては、Ｒ−２Ｒラダー減衰器１２４、１３４を設けている。これはベースバンド周波数（直流〜数ｋＨｚ）領域での周波数に対する利得偏差を最小にする場合、可変利得増幅器では複雑な回路が必要とされるが、Ｒ−２Ｒラダー減衰器１２４、１３４は抵抗値周波数特性に依存しないので、ベースバンド周波数が直流〜数ｋＨｚ程度と低い領域では、抵抗値の周波数特性が系に与える影響は少なく、可変利得増幅器よりも優位性があり、簡単な回路となる。 (2) Next, the orthogonal demodulation accuracy (gain control deviation) will be described.
As a configuration of the variable gain unit in the reception baseband unit 120, R-2R ladder attenuators 124 and 134 are provided. This is because when a gain deviation with respect to a frequency in the baseband frequency (DC to several kHz) region is minimized, a complicated circuit is required in the variable gain amplifier, but the R-2R ladder attenuators 124 and 134 have resistance values. Since it does not depend on the frequency characteristics, in the region where the baseband frequency is as low as about DC to several kHz, the frequency characteristics of the resistance value have little influence on the system, which is superior to the variable gain amplifier and becomes a simple circuit.

また、Ｉ／Ｑｃｈの各信号系において、単一の可変利得部とすることにより、Ｉ／Ｑｃｈの利得制御偏差を多段の可変利得増幅器よりも少なくできる。単一可変部としてのダイナミック性能は、可変利得増幅器よりも線形性が良く、仮に１４ｂｉｔ制御とすると、８４ｄＢもの高ダイナミックレンジがとれる。当然、単一の可変利得増幅器で８４ｄＢのダイナミックレンジを確保し、かつ線形性能も確保するとなると、本実施例１の方がより簡単な構成で実現でき、ＬＳＩ化もしやすい。また、直交復調確度はＩ／Ｑｃｈの相対利得偏差に依存するので、ＬＳＩ化する場合、ラダー減衰器のような回路性質は特に優位になる。ラダー減衰器の回路性質は、相対抵抗値偏差に減衰量偏差が依存し、絶対抵抗値偏差に依存しない性質であり、ＬＳＩ上の抵抗偏差特性と整合がとれる。 In addition, by using a single variable gain unit in each I / Qch signal system, the I / Qch gain control deviation can be reduced as compared with a multistage variable gain amplifier. The dynamic performance as a single variable section has better linearity than a variable gain amplifier, and if a 14-bit control is used, a dynamic range as high as 84 dB can be obtained. Naturally, if a dynamic range of 84 dB is secured with a single variable gain amplifier and linear performance is also secured, the first embodiment can be realized with a simpler configuration and can be easily made into an LSI. In addition, since the quadrature demodulation accuracy depends on the relative gain deviation of I / Qch, circuit characteristics such as a ladder attenuator are particularly advantageous when LSI is used. The circuit characteristic of the ladder attenuator is a characteristic in which the attenuation amount deviation depends on the relative resistance value deviation and does not depend on the absolute resistance value deviation, and can be matched with the resistance deviation characteristic on the LSI.

実際の回路では、Ｉ／Ｖ変換器１２５、１２６と直流増幅器１２１ｃ、１３１ｃの利得分が主ＡＧＣループ利得となるため、Ｒ−２Ｒラダー減衰器１２４、１３４を０〜４０ｄＢ程度可変することになる。直交復調器１１０からローパスフィルタ１２３ｂ、１３３ｂまでの線形性の確保について、次項にて説明する。 In an actual circuit, since the gains of the I / V converters 125 and 126 and the DC amplifiers 121c and 131c become the main AGC loop gain, the R-2R ladder attenuators 124 and 134 are varied by about 0 to 40 dB. . The securing of linearity from the quadrature demodulator 110 to the low-pass filters 123b and 133b will be described in the next section.

（３）高い線形性能のＡＧＣ回路について説明する。
前述で述べたとおり、高い線形性を確保するには、第１自動利得制御ループ１６１より前の回路のダイナミックレンジを確保する必要がある。
図３に示す第２自動利得制御ループ１６２（Ｑｃｈの信号系）において、直交復調器１１０〜ローパスフィルタ１３３ｂまでの系にて、飽和もしくは、各ブロックにて歪が発生しないレベルに受信電界レベルを制御する必要がある。このため高周波受信部１００の２段切替高周波減衰器１０４の減衰量を受信電界レベルに応じて２段階（例えば０ｄＢｏｒ３０ｄＢ）に切替える構成とする。これにより、図１における低雑音増幅器１０３の出力〜制御部１５３間のダイナミックレンジを略１１０ｄＢ（実回路値）とすることができ、高い線形性を確保できる。 (3) A high linear performance AGC circuit will be described.
As described above, in order to ensure high linearity, it is necessary to ensure the dynamic range of the circuit before the first automatic gain control loop 161.
In the second automatic gain control loop 162 (Qch signal system) shown in FIG. 3, in the system from the quadrature demodulator 110 to the low-pass filter 133b, the received electric field level is set to a level at which saturation or distortion does not occur in each block. Need to control. Therefore, the amount of attenuation of the two-stage switching high-frequency attenuator 104 of the high-frequency receiving unit 100 is switched to two stages (for example, 0 dBor 30 dB) according to the received electric field level. Thereby, the dynamic range between the output of the low noise amplifier 103 in FIG. 1 and the control unit 153 can be set to approximately 110 dB (actual circuit value), and high linearity can be ensured.

次に、上記２段切替高周波減衰器１０４の切替制御部である、ガードタイム付き減衰器切替制御回路（RF-ATT）１４９について、図３に示す第２自動利得制御ループ１６２と図４を参照して説明する。図４はガードタイム付き減衰器切替制御回路（RF-ATT）１４９の制御状態を示している。 Next, for the attenuator switching control circuit with guard time (RF-ATT) 149, which is the switching control unit of the two-stage switching high frequency attenuator 104, refer to the second automatic gain control loop 162 shown in FIG. 3 and FIG. To explain. FIG. 4 shows a control state of the attenuator switching control circuit (RF-ATT) 149 with guard time.

ガードタイム付き減衰器切替制御回路（RF-ATT）１４９には、２段切替高周波減衰器１０４を切替制御するためにハード回路にて、図４に示す制御値、すなわち「上限値」、「下限値」、「ガードタイム１」、「ガードタイム２」、「ガードタイム３」が設定されている。なお、図４では２段切替高周波減衰器１０４をＲＦ−ＡＴＴとして示している。ガードタイム付き減衰器切替制御回路（RF-ATT）１４９において、上限値と下限値を設定し判定レベルにヒステリシスを設定している理由は、微弱な電界強度変化に対して、２段切替高周波減衰器１０４が頻繁に切り替わることを避けるためである。具体的には、２段切替高周波減衰器１０４の最大減衰量「３０ｄＢ＋１０ｄＢ」とし、上限値と下限値の差異を４０ｄＢとしている。 In the attenuator switching control circuit (RF-ATT) 149 with guard time, the control values shown in FIG. Value, “guard time 1”, “guard time 2”, and “guard time 3” are set. In FIG. 4, the two-stage switching high-frequency attenuator 104 is shown as RF-ATT. In the attenuator switching control circuit with guard time (RF-ATT) 149, the upper limit value and the lower limit value are set and the hysteresis is set to the judgment level. This is to prevent the device 104 from switching frequently. Specifically, the maximum attenuation amount of the two-stage switching high frequency attenuator 104 is “30 dB + 10 dB”, and the difference between the upper limit value and the lower limit value is 40 dB.

・上限値は、ＡＧＣ／ＡＤＣ１４７の出力データが第１自動利得制御ループ１６１の制御範囲の上限と判断し、２段切替高周波減衰器１０４をＯＮ（３０ｄＢ）に切替える判定値である。
・下限値は、ＡＧＣ／ＡＤＣ１４７の出力データが第１自動利得制御ループ１６１の制御範囲の下限と判断し、２段切替高周波減衰器１０４をＯＦＦ（０ｄＢ）に切替える判定値である。
・ガードタイム１は、２段切替高周波減衰器１０４がＯＦＦ（減衰器：０ｄＢ）の際、上限値を一定時間連続で上回った場合、２段切替高周波減衰器１０４をＯＮ（減衰器：３０ｄＢ）に切替える。
・ガードタイム２は、２段切替高周波減衰器１０４がＯＮ（減衰器：３０ｄＢ）の際、下限値を一定時間連続で下回った場合、２段切替高周波減衰器１０４をＯＦＦ（減衰器：０ｄＢ）に切替える。
・ガードタイム３は、２段切替高周波減衰器１０４がＯＮからＯＦＦ、ＯＦＦからＯＮへと切替わった際、２段切替高周波減衰器１０４の切替えを一定時間禁止する。 The upper limit value is a determination value for determining that the output data of the AGC / ADC 147 is the upper limit of the control range of the first automatic gain control loop 161 and switching the two-stage switching high frequency attenuator 104 to ON (30 dB).
The lower limit value is a determination value for determining that the output data of the AGC / ADC 147 is the lower limit of the control range of the first automatic gain control loop 161 and switching the two-stage switching high-frequency attenuator 104 to OFF (0 dB).
When the 2-stage switching high frequency attenuator 104 is OFF (attenuator: 0 dB), the guard time 1 is ON (attenuator: 30 dB) when the upper limit value is continuously exceeded for a certain period of time. Switch to.
When the 2-stage switching high-frequency attenuator 104 is ON (attenuator: 30 dB), the guard time 2 is OFF (attenuator: 0 dB) if the lower-limit value is continuously below the lower limit for a certain period of time. Switch to.
Guard time 3 prohibits switching of the two-stage switching high-frequency attenuator 104 for a certain period of time when the two-stage switching high-frequency attenuator 104 is switched from ON to OFF and from OFF to ON.

上記ＡＧＣ／ＡＤＣ１４７の出力データは、第１自動利得制御ループ１６１と第２自動利得制御ループ１６２にほぼ遅延なく同時に受け渡しされるため、双方同時制御すると第２自動利得制御ループ１６２のローパスフィルタ１３３ａ、１３３ｂによる遅延時間のため、制御ループが不安定になる。このため上記のように３つのガードタイム１、２、３（時間的な判断）を設定し、第２自動利得制御ループ１６２を制御することにより、ＡＧＣ応答性を時間的に安定させている。具体的には、第１自動利得制御ループ１６１の１００μｓ程度の遅れにて第２自動利得制御ループ１６２が追従するように設定する。この際、双方の自動利得制御ループ１６１、１６２を合わせたＡＧＣ応答性が、ＴＤＭＡ等の高速応答性が要求されるシステムにおいても問題ないようにガードタイム１、２、３を設定する。 Since the output data of the AGC / ADC 147 is passed to the first automatic gain control loop 161 and the second automatic gain control loop 162 at the same time with almost no delay, when both are controlled simultaneously, the low-pass filter 133a of the second automatic gain control loop 162, Due to the delay time due to 133b, the control loop becomes unstable. Therefore, by setting the three guard times 1, 2, and 3 (temporal judgment) as described above and controlling the second automatic gain control loop 162, the AGC responsiveness is temporally stabilized. Specifically, the second automatic gain control loop 162 is set to follow with a delay of about 100 μs of the first automatic gain control loop 161. At this time, the guard times 1, 2, and 3 are set so that there is no problem with the AGC responsiveness combining both automatic gain control loops 161 and 162 even in a system that requires high-speed responsiveness such as TDMA.

上記実施例１によれば、変調帯域が数ＫＨｚ程度の狭帯域無線においてダイレクトコンバージョン受信方式を採用でき、イメージ抑圧フィルタを不要としてＬＳＩ化が容易であり、部品点数を削減して小型化、低価格化を図ることができ、且つ高速応答性、高安定性、高線形性の自動利得制御が可能で、高い受信機性能を確保することができる。 According to the first embodiment, a direct conversion reception method can be adopted in a narrowband radio having a modulation band of about several KHz, and an image suppression filter is not required, and thus LSI can be easily formed. The price can be increased, and automatic gain control with high speed response, high stability, and high linearity is possible, and high receiver performance can be ensured.

次に、本発明の実施例２について説明する。
この実施例２は、図１に示した実施例１に係るダイレクトコンバージョン受信機において、受信ベースバンド部１２０におけるＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４、Ｉ／Ｖ変換器１２５、Ｑｃｈ信号系のＲ−２Ｒラダー減衰器１３４、Ｉ／Ｖ変換器１３５、利得制御系のＡＧＣ／ＡＤＣ１４７、及び論理回路からなるラダー制御回路１４８を図５に示すように可変利得制御部１７０として構成したものである。 Next, a second embodiment of the present invention will be described.
The second embodiment is the direct conversion receiver according to the first embodiment shown in FIG. 1, in which the R-2R ladder attenuator 124 of the Ich signal system, the I / V converter 125, and the Qch signal system in the reception baseband unit 120. R-2R ladder attenuator 134, I / V converter 135, gain control system AGC / ADC 147, and ladder control circuit 148 comprising a logic circuit are configured as variable gain control section 170 as shown in FIG. is there.

上記可変利得制御部１７０におけるＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４は、複数の抵抗Ｒ及び２Ｒを用いたラダー網にそれぞれ切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａが接続された構成となっている。切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａは、可動接点及び該可動接点により切替接続される固定接点Ｈ、Ｌを備え、ラダー制御回路１４８により切替制御される。上記切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａは、可動接点がラダー網を構成している各ラダー抵抗２Ｒと接続され、固定接点Ｈが共通接続ライン１７１により共通に接続されて接地される。また、各固定接点Ｌは共通接続ライン１７２により共通に接続され、更にラダー網の最終段のラダー抵抗２Ｒと共にＩ／Ｖ変換器１２５に接続される。 The R-2R ladder attenuator 124 of the Ich signal system in the variable gain control unit 170 includes a changeover switch SW1, SW2,..., SW (a-1), SWa in a ladder network using a plurality of resistors R and 2R, respectively. It is a connected configuration. The change-over switches SW1, SW2,..., SW (a-1), SWa include a movable contact and fixed contacts H and L that are switched and connected by the movable contact, and are switched and controlled by a ladder control circuit 148. In the change-over switches SW1, SW2,..., SW (a-1), SWa, the movable contact is connected to each ladder resistor 2R constituting the ladder network, and the fixed contact H is connected in common by the common connection line 171. Grounded. The fixed contacts L are connected in common by a common connection line 172, and further connected to the I / V converter 125 together with the ladder resistor 2R at the final stage of the ladder network.

上記Ｒ−２Ｒラダー減衰器１２４には、前段のローパスフィルタ１２３ｂ（図１参照）から電流Ｉ_ＲｉｎＩが供給され、ラダー網を介して切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａに電流Ｉ１、Ｉ２、Ｉ３、…、Ｉａ−１、Ｉａが流れる。また、ラダー網の最終段のラダー抵抗２Ｒには、電流Ｉａが流れる。上記切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａの固定接点Ｈの共通接続ライン１７１には接地電流Ｉ_Ｇが流れ、各固定接点Ｌとラダー網の最終段のラダー抵抗２Ｒの共通接続ライン１７２には出力電流Ｉ_{ＲｏｕｔＩ}が流れ、Ｉ／Ｖ変換器１２５に入力される。 The R-2R ladder attenuator 124 is supplied with a current I _RinI from the preceding low-pass filter 123b (see FIG. 1), and switches SW1, SW2,..., SW (a-1), SWa via a ladder network. , Currents I1, I2, I3,..., Ia-1, Ia flow. The current Ia flows through the ladder resistor 2R at the final stage of the ladder network. The changeover switch SW1, SW2, ..., SW ( a-1), a ground current _{I G} flows through the common connection line 171 of the fixed contact H of SWa, the ladder resistor 2R in the final stage of the fixed contacts L and ladder network An output current I _RoutI flows through the common connection line 172 and is input to the I / V converter 125.

上記Ｉ／Ｖ変換器１２５は、差動増幅器１２５ａ及びこの差動増幅器１２５ａの出力端子と（−）入力端子間に接続される抵抗Ｒ_ＩＶからなり、（−）入力端子にＲ−２Ｒラダー減衰器１２４の出力電流が入力され、（＋）入力端子に基準電圧１（ＶＲＥＦ１）が供給される。
上記Ｉ／Ｖ変換器１２５から出力される信号は、可変利得制御部１７０のＩｃｈ側の出力信号Ｖ_ｏｕｔＩとして出力端子１７３ａから図１に示す直流増幅器１２１ｃへ送られる。 The I / V converter 125, an output terminal of the differential amplifier 125a and the differential amplifier 125a (-) a resistor _{R IV} is connected between an input terminal (-) input terminal R-2R ladder attenuation The output current of the device 124 is input, and the reference voltage 1 (VREF1) is supplied to the (+) input terminal.
The signal output from the I / V converter 125 is sent from the output terminal 173a to the DC amplifier 121c shown in FIG. 1 as the output signal _VoutI on the Ich side of the variable gain controller 170.

また、Ｑｃｈ側のＲ−２Ｒラダー減衰器１３４は、Ｉｃｈ側のＩ／Ｖ変換器１２５と同様の構成であるので、詳細な説明は省略する。
上記Ｑｃｈ側のＲ−２Ｒラダー減衰器１３４には、前段のローパスフィルタ１３３ｂ（図１参照）から電流Ｉ_ＲｉｎＱが供給され、出力端から電流Ｉ_{ＲｏｕｔＱ}が出力される。この出力電流Ｉ_{ＲｏｕｔＱ}は、Ｉ／Ｖ変換器１３５に入力される。このＩ／Ｖ変換器１３５は、差動増幅器１３５ａ及びこの差動増幅器１３５ａの出力端子と（−）入力端子間に接続される抵抗Ｒ_ＩＶからなり、（−）入力端子にＲ−２Ｒラダー減衰器１３４の出力電流が入力され、（＋）入力端子に基準電圧１（ＶＲＥＦ１）が供給される。 Further, the RchR attenuator 134 on the Qch side has the same configuration as that of the I / V converter 125 on the Ich side, and thus detailed description thereof is omitted.
The Qch R-2R ladder attenuator 134 is supplied with the current I _RinQ from the low-pass filter 133b (see FIG. 1) in the _previous stage, and outputs the current I _RoutQ from the output terminal. This output current I _RoutQ is input to the I / V converter 135. The I / V converter 135, an output terminal of the differential amplifier 135a and the differential amplifier 135a (-) a resistor _{R IV} is connected between an input terminal (-) input terminal R-2R ladder attenuation The output current of the device 134 is input, and the reference voltage 1 (VREF1) is supplied to the (+) input terminal.

上記Ｉ／Ｖ変換器１３５から出力される信号は、可変利得制御部１７０のＱｃｈ側の出力信号Ｖ_ｏｕｔＱとして出力端子１７３ｂから図１に示す直流増幅器１３１ｃへ送られる。
そして、上記出力端子１７３ａ、１７３ｂ間にＩＱ検波器１４４が接続される。このＩＱ検波器１４４は、可変利得制御部１７０のＩ／Ｖ変換器１２５、１３５の出力信号Ｖ_ｏｕｔＩ、Ｖ_ｏｕｔＱの包絡線を検波し、直流電圧として誤差増幅器１４５の一方の入力端子に入力する。この誤差増幅器１４５の他方の入力端子には、ＡＧＣ動作のスレッシュ点を決める基準電圧２Ｖ_ＲＥＦ２が供給される。上記誤差増幅器１４５の出力信号は、ＡＧＣ／ＡＤＣ１４７にＶ_ＡＤｉｎとして入力され、デジタル信号に変換されてラダー制御回路１４８へ送られる。このラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７から出力されるデジタル信号に基づいてＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４、及びＱｃｈ信号系のＲ−２Ｒラダー減衰器１３４の切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａを切替制御する。 The signal output from the I / V converter 135 is sent from the output terminal 173b to the DC amplifier 131c shown in FIG. 1 as an output signal _VoutQ on the Qch side of the variable gain controller 170.
An IQ detector 144 is connected between the output terminals 173a and 173b. The IQ detector 144 detects the envelopes of the output signals V _outI and V _outQ of the I / V converters 125 and 135 of the variable gain control unit 170 and inputs them to one input terminal of the error amplifier 145 as a DC voltage. . The other input terminal of the error amplifier 145 is supplied with a reference voltage 2V _REF2 that determines the threshold point of the AGC operation. The output signal of the error amplifier 145 is input to the AGC / ADC 147 as V _ADin , converted into a digital signal, and sent to the ladder control circuit 148. Based on the digital signal output from the AGC / ADC 147, the ladder control circuit 148 is configured to change over the switches SW1, SW2, and R-2R ladder attenuator 124 for the Ich signal system and the R-2R ladder attenuator 134 for the Qch signal system. ..., SW (a-1) and SWa are controlled to be switched.

上記のように構成された可変利得制御部１７０では、ラダー制御回路１４８によりＡＧＣ／ＡＤＣ１４７の出力信号を常に監視し、Ｒ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールしている。携帯電話機等の移動体通信機器では受信電界レベルが常に変動しており、それに伴ってＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが変動するので、この変動をラダー制御回路１４８により常に監視し、Ｒ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールすることでスイッチングノイズの発生を抑え、受信品質の劣化を抑えている。 In the variable gain control unit 170 configured as described above, the ladder control circuit 148 constantly monitors the output signal of the AGC / ADC 147 and controls the control signals to the R-2R ladder attenuators 124 and 134. In mobile communication devices such as mobile phones, the received electric field level constantly fluctuates, and the input voltage V _ADin of the AGC / ADC 147 fluctuates accordingly. Therefore, this fluctuation is constantly monitored by the ladder control circuit 148, and R-2R By controlling the control signals to the ladder attenuators 124 and 134, the generation of switching noise is suppressed and the deterioration of reception quality is suppressed.

図６はＡＧＣ／ＡＤＣ１４７の入力電圧値に応じた可変利得制御部１７０の利得の変化を示している。ＡＧＣ／ＡＤＣ１４７のある入力電圧値を設定値Ａとし、この設定値Ａ以下の入力電圧の場合はＲ−２Ｒラダー減衰器１２４、１３４への制御信号を一定値として固定の利得とする。設定値Ａ以上の入力電圧の場合は、入力電圧に応じて利得を可変するように制御する。これにより、受信電界レベルが低い場合にはＲ−２Ｒラダー減衰器１２４、１３４への制御信号の更新を停止させるため、スイッチングノイズの発生を抑え、受信品質の低下を防ぐことができる。 FIG. 6 shows a change in the gain of the variable gain controller 170 according to the input voltage value of the AGC / ADC 147. A certain input voltage value of the AGC / ADC 147 is set to a set value A, and in the case of an input voltage equal to or lower than the set value A, the control signal to the R-2R ladder attenuators 124 and 134 is set to a constant value to have a fixed gain. When the input voltage is equal to or higher than the set value A, the gain is controlled to be variable according to the input voltage. Thereby, when the reception electric field level is low, the update of the control signal to the R-2R ladder attenuators 124 and 134 is stopped, so that the generation of switching noise can be suppressed and the deterioration of the reception quality can be prevented.

図７はＡＧＣ／ＡＤＣ入力電圧値に応じた可変利得制御部１７０の利得の変化（利得切替制限あり／なし）を示している。図７において、実線ａは利得切替制限なしの場合の特性を示し、破線ｂは利得切替制限ありの場合の特性を示している。
利得の切替制限がない場合、ある電位差Ｖａにおける利得の変化量はＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎによって変化し、α＜βの関係のように入力電圧Ｖ_ＡＤｉｎが小さくなる程、利得の変化量が小さくなる。そのため、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが小さくなるに従い利得の切替頻度を下げても、本来得られる利得の変化と同等となる。 FIG. 7 shows a change in the gain of the variable gain control unit 170 (with / without gain switching limitation) according to the AGC / ADC input voltage value. In FIG. 7, a solid line “a” indicates a characteristic when there is no gain switching restriction, and a broken line “b” indicates a characteristic when there is a gain switching restriction.
When there is no gain switching limitation, the amount of change in gain at a certain potential difference Va changes depending on the input voltage V _ADin of the AGC / ADC 147, and the amount of change in gain decreases as the input voltage V _ADin decreases as in the relationship of α <β. Becomes smaller. Therefore, even if the gain switching frequency is lowered as the input voltage V _ADin of the AGC / ADC 147 becomes smaller, the gain change is equivalent to the originally obtained gain change.

また、利得の切替頻度を下げることは、Ｒ−２Ｒラダー減衰器１２４、１３４の制御信号の下位ビットを制御しないことになるため、スイッチングノイズの発生頻度を下げることができる。そこで、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎに応じＲ−２Ｒラダー減衰器１２４、１３４への制御信号の有効ビットを可変（上位ビットから有効）にし、有効ビット以外のビットは制御を行わないようにする。これにより、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが高いときに比べて入力電圧Ｖ_ＡＤｉｎが低いときは有効ビット数が少なくなるため、スイッチングノイズの発生頻度が低下する。 Further, reducing the frequency of switching the gain does not control the lower bits of the control signals of the R-2R ladder attenuators 124 and 134, so the frequency of occurrence of switching noise can be reduced. Therefore, the effective bits of the control signal to the R-2R ladder attenuators 124 and 134 are made variable (effective from the upper bits) according to the input voltage V _ADin of the AGC / ADC 147, and bits other than the effective bits are not controlled. To do. As a result, the number of effective bits is reduced when the input voltage V _ADin is lower than when the input voltage V _ADin of the AGC / ADC 147 is high, so that the frequency of occurrence of switching noise is reduced.

また、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが小さいときは、受信電界レベルが低いことを示しているため、受信電界レベルが低くなるほどスイッチングノイズの発生頻度を抑えることができ、受信品質の低下を防ぐことになる。
次に、受信電界レベルに応じてＲ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールする方法の詳細について説明する。 In addition, when the input voltage V _ADin of the AGC / ADC 147 is small, it indicates that the reception electric field level is low. Therefore, the lower the reception electric field level, the more the switching noise can be generated and the lowering of the reception quality can be prevented. It will be.
Next, details of a method for controlling the control signals to the R-2R ladder attenuators 124 and 134 in accordance with the received electric field level will be described.

（１）設定値を使用してＲ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールする方法
システム上、ＡＧＣ回路を用いてベースバンド信号のレベルを４０ｄＢ減衰させるには８ビット以上のＡＧＣ／ＡＤＣ１４７を用いる必要があり、図１０に８ビットのＡＧＣ／ＡＤＣ１４７を使用した際の可変利得制御部１７０における「ＡＧＣ／ＡＤＣ入力電圧Ｖ_ＡＤｉｎ対利得」の関係を示す。なお、ＡＧＣ／ＡＤＣ１４７の分解能が高くデータ量が多いため、図１０では一部の入力電圧のみ抜粋して示している。 (1) Method of controlling control signals to R-2R ladder attenuators 124 and 134 using set values In order to attenuate the baseband signal level by 40 dB using an AGC circuit on the system, an AGC of 8 bits or more FIG. 10 shows the relationship of “AGC / ADC input voltage V _ADin vs. gain” in the variable gain control unit 170 when the 8-bit AGC / ADC 147 is used. Since the AGC / ADC 147 has a high resolution and a large amount of data, only a part of the input voltage is extracted and shown in FIG.

受信システムの構成によりダイナミック性能を確保するためのベースバンド信号レベルが決まるが、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎの増加に対し、その入力電圧に応じた利得が必要とされる。
ＡＧＣ／ＡＤＣ１４７に対し、
入力電圧値Ｖ_ＡＤｉｎ＝３．０３Ｖ
を設定値Ａとした場合、設定値Ａ以下の入力電圧において一定の利得が確保できていればダイナミック性能に影響がない。 Although the baseband signal level for ensuring dynamic performance is determined by the configuration of the receiving system, a gain corresponding to the input voltage is required with respect to an increase in the input voltage V _ADin of the AGC / ADC 147.
For AGC / ADC147
Input voltage value V _ADin = 3.03V
Is a set value A, the dynamic performance is not affected if a certain gain can be secured at an input voltage equal to or lower than the set value A.

そこで、図８に示すようにＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが設定値Ａより低い場合は、ラダー制御回路１４８から固定の制御信号をＲ−２Ｒラダー減衰器１２４、１３４へ送り、例えば「−８．０８ｄＢ」の一定の利得とする。ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが設定値Ａより高い場合は、ラダー制御回路１４８からＡＧＣ／ＡＤＣ出力値をそのまま制御信号としてＲ−２Ｒラダー減衰器１２４、１３４へ送り、ＡＧＣ／ＡＤＣ１４７の入力電圧に応じた利得とする。これにより、設定値Ａ以下のＡＧＣ／ＡＤＣ入力電圧のときは制御信号の更新がなく、Ｒ−２Ｒラダー減衰器１２４、１３４のスイッチ切替が発生しないため、スイッチングノイズの発生を抑えることができる。また、設定値Ａは使用する環境やシステムに応じて自由に設定を変更することができる。 Therefore, as shown in FIG. 8, when the input voltage V _ADin of the AGC / ADC 147 is lower than the set value A, a fixed control signal is sent from the ladder control circuit 148 to the R-2R ladder attenuators 124 and 134, for example, “− A constant gain of “8.08 dB” is assumed. When the input voltage V _ADin of the AGC / ADC 147 is higher than the set value A, the AGC / ADC output value is directly sent from the ladder control circuit 148 to the R-2R ladder attenuators 124 and 134 as control signals, and the input voltage of the AGC / ADC 147 Gain according to As a result, when the AGC / ADC input voltage is equal to or lower than the set value A, the control signal is not updated, and switching of the R-2R ladder attenuators 124 and 134 does not occur, so that the generation of switching noise can be suppressed. The setting value A can be freely changed according to the environment and system to be used.

（２）ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎに応じてＲ−２Ｒラダー減衰器１２４、１３４への制御信号の有効ビットを可変する方法
図９は８ビットのＡＧＣ／ＡＤＣ１４７を使用した場合の可変利得制御部１７０における「有効ビット数可変時のＡＧＣ／ＡＤＣ入力電圧対利得」の関係を示している。 (2) Method of varying effective bits of control signal to R-2R ladder attenuators 124 and 134 according to input voltage V _ADin of AGC / ADC 147 FIG. 9 shows variable gain when 8-bit AGC / ADC 147 is used. The relationship of “AGC / ADC input voltage versus gain when the number of effective bits is variable” in the control unit 170 is shown.

図９において、ａは有効ビット数「８（全ビット使用）」、ｂは有効ビット数「７」、ｃは有効ビット数「６」、ｄは有効ビット数「５」、ｅは有効ビット数「４」、ｆは有効ビット数「３」、ｇは有効ビット数「２」、ｈは有効ビット数「１」の特性を示している。
全ビット有効時の利得と有効ビット数を制限したときの利得を比較すると、有効ビット数が少なくなるにつれ、利得の差が大きくなる。 In FIG. 9, a is the number of effective bits “8 (use all bits)”, b is the number of effective bits “7”, c is the number of effective bits “6”, d is the number of effective bits “5”, and e is the number of effective bits. “4” and f indicate the characteristics of the effective bit number “3”, g indicates the effective bit number “2”, and h indicates the effective bit number “1”.
Comparing the gain when all bits are valid and the gain when the number of valid bits is limited, the difference in gain increases as the number of valid bits decreases.

ここで、２種類の電圧範囲のテーブルＡ（３．１３Ｖ以上、３．４４Ｖ未満）、テーブルＢ（３．４４Ｖ以上、３．７５Ｖ未満）を用意し、システム上必要となる減衰量を
テーブルＡ：−９．０ｄＢ以上
テーブルＢ：−１０．０ｄＢ以上
とする。必要な減衰量が得られ、有効ビット数が少ない程スイッチングノイズ低減に効果があるため、例えば
テーブルＡの有効ビット数：５ビット
テーブルＢの有効ビット数：６ビット
というように設定する。 Here, table A (3.13 V or more and less than 3.44 V) and table B (3.44 V or more and less than 3.75 V) of two types of voltage ranges are prepared, and the attenuation required for the system is shown in Table A. : -9.0 dB or more Table B: Set to -10.0 dB or more. Since the necessary attenuation is obtained and the smaller the number of effective bits, the more effective the switching noise is reduced. For example, the number of effective bits of Table A: 5 bits The number of effective bits of Table B: 6 bits is set.

また、テーブル数、テーブル範囲、各テーブルにおける有効ビット数の設定は、使用する環境やシステムに応じて自由に設定変更することができる。
上記実施例２に示したように、Ｒ−２Ｒラダー減衰器１２４、１３４を用いた自動利得制御部において、受信電界レベルに応じてＲ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールすることで、スイッチングノイズの発生頻度を抑えることができ、受信品質の劣化を抑えることができる。 The number of tables, the table range, and the number of effective bits in each table can be freely changed according to the environment and system to be used.
As shown in the second embodiment, the automatic gain control unit using the R-2R ladder attenuators 124 and 134 controls the control signals to the R-2R ladder attenuators 124 and 134 according to the received electric field level. As a result, the occurrence frequency of switching noise can be suppressed, and deterioration of reception quality can be suppressed.

なお、上記実施例２では、Ｉ／Ｖ変換器１２５、１３５の出力信号をＩＱ検波器１４４に入力して検波する場合について示したが、図１に示した実施例１と同様にアップコンバージョン乗算器１４０により高い周波数に変換したベースバンド信号をＩＱ検波器１４４に入力して検波するようにしてもよい。 In the second embodiment, the case where the output signals of the I / V converters 125 and 135 are input to the IQ detector 144 and detected is shown. However, as in the first embodiment shown in FIG. The baseband signal converted to a higher frequency by the detector 140 may be input to the IQ detector 144 for detection.

また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。 Further, the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying constituent elements without departing from the scope of the invention in the implementation stage.

１００…高周波受信部、１０１…アンテナ、１０２…バンドパスフィルタ、１０３…低雑音増幅器、１０４…２段切替高周波減衰器、１１０…直交復調器、１１１、１１２…ミキサ、１１３…０／９０°位相器、１１４…局部発振器、１２０…受信ベースバンド部、１２１ａ、１２１ｂ、１２１ｃ…直流増幅器、１２２…加算器、１２３ａ、１２３ｂ、１２３ｃ…ローパスフィルタ、１２４…Ｒ−２Ｒラダー減衰器（Ｉ）、１２５…Ｉ／Ｖ変換器、１２５ａ…差動増幅器、１２６…バイアス補正回路、１２７…ＤＣオフセット回路、１３１ａ、１３１ｂ、１３１ｃ、…直流増幅器、１３２…加算器、１３３ａ、１３３ｂ、１３３ｃ…ローパスフィルタ、１３４…Ｒ−２Ｒラダー減衰器（Ｑ）、１３５…Ｉ／Ｖ変換器、１３５ａ…差動増幅器、１３６…バイアス補正回路、１３７…ＤＣオフセット回路、１４０…アップコンバージョン乗算器、１４１ａ、１４１ｂ…ミキサ、１４２…０／９０°位相器、１４３…パルス発振器、１４４…ＩＱ検波器、１４５…誤差増幅器、１４６…ラグリードフィルタ、１４７…ＡＧＣ／ＡＤＣ、１４８…ラダー制御回路、１４９…ガードタイム付き減衰器切替制御回路、１５０…ソフト処理制御部、１５３…制御部、１６１…第１自動利得制御ループ、１６２…第２自動利得制御ループ、１７０…可変利得制御部、１７１、１７２…共通接続ライン、１７３ａ、１７３ｂ…出力端子。 DESCRIPTION OF SYMBOLS 100 ... High frequency receiving part, 101 ... Antenna, 102 ... Band pass filter, 103 ... Low noise amplifier, 104 ... Two-stage switching high frequency attenuator, 110 ... Quadrature demodulator, 111, 112 ... Mixer, 113 ... 0/90 degree phase 114 ... local oscillator, 120 ... reception baseband part, 121a, 121b, 121c ... DC amplifier, 122 ... adder, 123a, 123b, 123c ... low-pass filter, 124 ... R-2R ladder attenuator (I), 125 ... I / V converter, 125a ... differential amplifier, 126 ... bias correction circuit, 127 ... DC offset circuit, 131a, 131b, 131c, ... DC amplifier, 132 ... adder, 133a, 133b, 133c ... low pass filter, 134 ... R-2R ladder attenuator (Q), 135 ... I / V converter, 135a ... differential amplifier, 36 ... Bias correction circuit, 137 ... DC offset circuit, 140 ... Upconversion multiplier, 141a, 141b ... Mixer, 142 ... 0/90 ° phase shifter, 143 ... Pulse oscillator, 144 ... IQ detector, 145 ... Error amplifier, 146: Lag-lead filter, 147: AGC / ADC, 148: Ladder control circuit, 149: Attenuator switching control circuit with guard time, 150 ... Software processing control unit, 153 ... Control unit, 161 ... First automatic gain control loop, 162, second automatic gain control loop, 170, variable gain control unit, 171, 172, common connection line, 173a, 173b, output terminal.

Claims

A high-frequency receiving unit that receives and amplifies a high-frequency signal, a quadrature demodulator that orthogonally demodulates the high-frequency signal received by the high-frequency receiving unit, and converts the high-frequency signal into a baseband signal of I component and Q component; A baseband signal amplifying unit comprising an amplifier and a variable attenuator for amplifying each of the output I / Q component baseband signals, and an I / Q component baseband signal output from the baseband signal amplifying unit An up-conversion multiplier for converting to a frequency higher than the frequency component of the band signal, and an automatic gain control for controlling the attenuation amount of each variable attenuator of the baseband signal amplifier based on the output signal level of the up-conversion multiplier A wireless communication receiver using a direct conversion reception system.

An R-2R ladder attenuator is used as each variable attenuator of the baseband signal amplifier so that the relative gain gain of the baseband signal of the I / Q component output from the baseband signal amplifier is minimized. The radio communication receiver according to claim 1, wherein each of the R-2R ladder attenuators is controlled by the automatic gain control means.

The automatic gain control means outputs an AD converter that outputs a digital control signal to the R-2R ladder attenuator in accordance with a change in the received electric field level, and the R-R based on the digital control signal output from the AD converter. A ladder control circuit that controls the 2R ladder attenuator is provided.
The ladder control circuit controls each of the R-2R ladder attenuators by outputting a digital control signal at a constant level when the output value of the AD converter is equal to or less than a preset specified bit, and outputs the output value of the AD converter. Each of the R-2R ladder attenuators is controlled by a digital control signal from the specified bit to the maximum bit output from the AD converter in response to a change in the received electric field level. The wireless communication receiver according to claim 2.