Nothing Special   »   [go: up one dir, main page]

JP5437109B2 - Semiconductor laser device - Google Patents

Semiconductor laser device Download PDF

Info

Publication number
JP5437109B2
JP5437109B2 JP2010040557A JP2010040557A JP5437109B2 JP 5437109 B2 JP5437109 B2 JP 5437109B2 JP 2010040557 A JP2010040557 A JP 2010040557A JP 2010040557 A JP2010040557 A JP 2010040557A JP 5437109 B2 JP5437109 B2 JP 5437109B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
laser device
semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010040557A
Other languages
Japanese (ja)
Other versions
JP2011176221A (en
Inventor
智久 鈴木
浩志 守谷
裕隆 井上
進 反町
英樹 原
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2010040557A priority Critical patent/JP5437109B2/en
Publication of JP2011176221A publication Critical patent/JP2011176221A/en
Application granted granted Critical
Publication of JP5437109B2 publication Critical patent/JP5437109B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は半導体レーザ装置に関し、特に、マルチビーム半導体レーザ装置に適用して有効な技術に関するものである。   The present invention relates to a semiconductor laser device, and more particularly to a technique effective when applied to a multi-beam semiconductor laser device.

PPC(Plain Paper Copier)やレーザプリンタに対する印字の高速化の要求に伴い、マルチビーム半導体レーザ装置への需要が、急速に、高まっている。かかるマルチビーム半導体レーザ装置は、一次元又は二次元に配列された複数の発光部を有していることから、1個の装置でも走査ビーム数を増やすことができ、そのため、高速印字が可能になるという利点がある。   With the demand for higher printing speed for PPC (Plain Paper Copier) and laser printers, the demand for multi-beam semiconductor laser devices is rapidly increasing. Since such a multi-beam semiconductor laser device has a plurality of light emitting units arranged one-dimensionally or two-dimensionally, the number of scanning beams can be increased even with a single device, thereby enabling high-speed printing. There is an advantage of becoming.

ここで、かかるマルチビーム半導体レーザ装置の一般的な構造を、添付した図8を用いて説明する。なお、この図8は、上述したマルチビーム半導体レーザ装置の一例として、特に、4ビーム構造の半導体レーザ装置の例を示したものである。   Here, a general structure of the multi-beam semiconductor laser device will be described with reference to FIG. FIG. 8 shows an example of a semiconductor laser device having a 4-beam structure as an example of the multi-beam semiconductor laser device described above.

図にも示すように、半導体基板(以下、単に「基板」という)9と、アレイ状の発光部7を有する半導体層2と、n型電極1と、そして、ストライプ状に分離されたp型電極3とから構成される半導体レーザ素子アレイ(レーザチップ)8は、サブマウント6上に形成されたストライプ状のサブマウント電極5の上に、半田4によって接合されている。また、p型電極3の表面には、Auメッキなどからなる放熱用の金属層10が形成されている。   As shown in the figure, a semiconductor substrate (hereinafter simply referred to as “substrate”) 9, a semiconductor layer 2 having an array of light emitting portions 7, an n-type electrode 1, and a p-type separated in stripes A semiconductor laser element array (laser chip) 8 composed of the electrodes 3 is joined to the stripe-shaped submount electrodes 5 formed on the submount 6 by solder 4. Further, a heat radiating metal layer 10 made of Au plating or the like is formed on the surface of the p-type electrode 3.

一方、サブマウント6は、半田などを介して、例えば、Cuからなるヒートシンク(図示せず)に接合されている。このサブマウント6は、ヒートシンクと半導体レーザ素子アレイ8との線膨張係数差による熱応力を緩和し、かつ、装置の放熱性を向上させる役割がある。そのため、一般的に、かかるサブマウント6の材料としては、熱伝導性がよく、かつ、熱膨張係数が基板9のそれに近い材料、例えば、SiC、Si、CuW、AlNなどが用いられる。   On the other hand, the submount 6 is joined to a heat sink (not shown) made of, for example, Cu via solder or the like. The submount 6 has a role of relieving thermal stress due to a difference in linear expansion coefficient between the heat sink and the semiconductor laser element array 8 and improving heat dissipation of the apparatus. Therefore, in general, as the material of the submount 6, a material having good thermal conductivity and a thermal expansion coefficient close to that of the substrate 9, for example, SiC, Si, CuW, AlN, or the like is used.

そして、基板9の発光部7をサブマウント6側に向けて実装する上記の方式は、一般に、ジャンクションダウン方式と呼ばれ、発光部7で発生した熱を効率よくサブマウント6に逃がすことができるという利点を有している。しかしながら、このジャンクションダウン方式は、基板9とサブマウント6との接合部に応力が加わり易いことから、実装時における熱応力によって、当該発光部7に歪みが加わり、そのため、発光部の光特性に不均一(所謂、ばらつき)が生じることが知られている。特に、マルチビーム半導体レーザ装置では、各発光部の波長、偏光角、発光効率、光出力といった、ビーム毎の特性において、ビーム間差を抑え、均一な光特性を持ったレーザ素子を実現することが要求される。そのため、かかるジャンクションダウン方式のマルチビーム半導体レーザ装置では、実装時の熱応力を低減し、各発光部に加わる歪みのビーム間差を低減することが重要な課題となる。   The above-described method of mounting the light emitting portion 7 of the substrate 9 toward the submount 6 side is generally called a junction down method, and heat generated in the light emitting portion 7 can be efficiently released to the submount 6. It has the advantage that. However, in this junction down method, since stress is easily applied to the joint portion between the substrate 9 and the submount 6, the light emitting portion 7 is distorted by the thermal stress at the time of mounting. It is known that non-uniformity (so-called variation) occurs. In particular, in a multi-beam semiconductor laser device, a laser element having uniform light characteristics can be realized by suppressing the difference between beams in the characteristics for each beam such as the wavelength, polarization angle, light emission efficiency, and light output of each light emitting section. Is required. For this reason, in such a junction-down multi-beam semiconductor laser device, it is important to reduce the thermal stress during mounting and to reduce the difference between the distortion beams applied to each light emitting portion.

なお、従来、上述した課題を解決する方法として、例えば、以下の特許文献1には、半導体レーザ素子とサブマウントの間に空間を形成し、メサ形状の半導体層に対応する位置に溝を形成する構造が提案されている。   Conventionally, as a method for solving the above-described problem, for example, in Patent Document 1 below, a space is formed between a semiconductor laser element and a submount, and a groove is formed at a position corresponding to a mesa-shaped semiconductor layer. A structure has been proposed.

また、以下の特許文献2には、活性層と基板の間を空隙とし、活性層の両側に切り欠きを設けることで、ひずみの影響を減少させる手法が提案されている。   Patent Document 2 below proposes a method of reducing the influence of strain by providing a gap between the active layer and the substrate and providing notches on both sides of the active layer.

また、半導体レーザにおいて、発光部にひずみが発生すると、波長、偏光角などの発光特性に対し、様々な影響を与えることは、以下の特許文献3や非特許文献1によっても、既に知られている。   In addition, it is already known from Patent Document 3 and Non-Patent Document 1 that the semiconductor laser has various effects on the light emission characteristics such as the wavelength and the polarization angle when distortion occurs in the light emitting portion. Yes.

特開2003−163402号公報JP 2003-163402 A 特開2002−314184号公報JP 2002-314184 A 特開2009−141094号公報JP 2009-144094 A

伊賀健一 応用物理学シリーズ 半導体レーザ オーム社 1994年10月24 p.113-131Kenichi Iga Applied Physics Series Semiconductor Laser Ohmsha Oct. 1994 p.113-131

ところで、上記特許文献2に示されるような、即ち、リッジ部周辺に空間を持たせる構造を持つ半導体レーザ素子では、当該リッジ部分がサブマウントと直接接合されていないため、放熱性が悪化するという問題点がある。これに対して、かかる構造において放熱性を改善するためには、上記特許文献1で示されるような、金属メッキ層による放熱経路を確保する必要がある。なお、この金属メッキ層は、例えば、蒸着等によって、半導体層の上に形成される。しかし、この金属メッキ層には、その蒸着時に、下地材料との格子定数差に起因する応力(以降、「膜応力」と呼ぶ)や、隣接する材料との線膨張係数差に起因して、熱応力が発生する。即ち、このような金属メッキ層によって発生する応力により、発光部には、ひずみ分布が存在していることとなる。   By the way, in the semiconductor laser device having a structure as shown in the above-mentioned Patent Document 2, that is, having a space around the ridge portion, the heat dissipation is deteriorated because the ridge portion is not directly joined to the submount. There is a problem. On the other hand, in order to improve heat dissipation in such a structure, it is necessary to secure a heat dissipation path by the metal plating layer as shown in Patent Document 1 above. In addition, this metal plating layer is formed on a semiconductor layer by vapor deposition etc., for example. However, in this metal plating layer, due to the stress caused by the lattice constant difference with the underlying material (hereinafter referred to as “film stress”) and the linear expansion coefficient difference with the adjacent material, Thermal stress is generated. That is, due to the stress generated by such a metal plating layer, a strain distribution exists in the light emitting portion.

このように、特に、上記特許文献1により知られるように、発光部の真横に金属メッキ層が存在する構造では、当該金属メッキ層の膜応力や熱応力が発光部のひずみに与える影響が大きくなる。そのため、金属メッキ層の応力により、半導体レーザの発光特性は変化してしまう。   As described above, in particular, as is known from Patent Document 1, in the structure in which the metal plating layer is present beside the light emitting portion, the film stress or thermal stress of the metal plating layer greatly affects the strain of the light emitting portion. Become. For this reason, the light emission characteristics of the semiconductor laser change due to the stress of the metal plating layer.

一方、特に、マルチビーム半導体レーザでは、広範囲にわたってレーザ素子が並列に並んで配置されるため、各レーザ毎に、蒸着される金属メッキ層の膜厚や膜応力が不均一となる(ばらつく)ことがある。このような膜質の不均一(ばらつき)により、それぞれの半導体レーザの発光特性にも不均一(ばらつき)が生じることがある。前述したように、マルチビーム半導体レーザでは、各発光部において、均一な発光特性が要求されるため、このような膜質の不均一(ばらつき)による発光特性の不均一(ばらつき)を抑えることが必要となる。   On the other hand, in particular, in a multi-beam semiconductor laser, since laser elements are arranged in parallel over a wide range, the film thickness and film stress of the metal plating layer to be deposited are nonuniform (variable) for each laser. There is. Such non-uniformity (variation) in film quality may cause non-uniformity (variation) in the emission characteristics of each semiconductor laser. As described above, since a multi-beam semiconductor laser requires uniform light emission characteristics in each light emitting section, it is necessary to suppress such non-uniformity (variation) of light emission characteristics due to such non-uniformity (variation) of film quality. It becomes.

そこで、本発明では、上述した従来技術における問題点に鑑み、即ち、形成される金属メッキ層などの膜厚による膜応力の不均一(ばらつき)により発生する発光特性の不均一(ばらつき)を低減することが可能な構造を備えた半導体レーザ装置を提供することをその目的とする。   Therefore, in the present invention, in view of the above-described problems in the prior art, that is, the nonuniformity (variation) of the light emission characteristics caused by the nonuniformity (variation) of the film stress due to the film thickness of the formed metal plating layer or the like is reduced. It is an object of the present invention to provide a semiconductor laser device having a structure that can be used.

上述した目的を達成するため、本発明によれば、半導体基板と、前記半導体基板の第一の面に形成された第一の電極と、前記半導体基板の第二の面に形成された半導体層と、前記半導体層の表面に形成された絶縁層と、前記絶縁層の表面に形成された第二の電極と、前記絶縁層の表面に形成された金属層と、前記半導体層内部に形成され、発光部を形成する活性層とを有する半導体レーザ装置であって、前記半導体層には、前記発光部の中心位置に対し、その両側の少なくとも一方の側に溝が形成されており、かつ、当該溝は、その底部に形成される前記第二の電極の表面が、前記半導体基板と前記半導体層との間の界面よりも前記第一の電極側に位置する深さまで形成されている半導体レーザ装置が提供される。   To achieve the above object, according to the present invention, a semiconductor substrate, a first electrode formed on a first surface of the semiconductor substrate, and a semiconductor layer formed on a second surface of the semiconductor substrate. An insulating layer formed on the surface of the semiconductor layer, a second electrode formed on the surface of the insulating layer, a metal layer formed on the surface of the insulating layer, and formed inside the semiconductor layer. A semiconductor laser device having an active layer forming a light emitting portion, wherein the semiconductor layer has a groove formed on at least one side of both sides of the center position of the light emitting portion, and The groove is formed so that the surface of the second electrode formed at the bottom of the groove is deep enough to be located closer to the first electrode than the interface between the semiconductor substrate and the semiconductor layer. An apparatus is provided.

また、本発明では、前記に記載した半導体レーザ装置において、前記溝は、更に、その底部に形成された前記第二の電極の表面に形成される前記金属層の表面が、前記半導体基板と前記半導体層との間の界面よりも前記第一の電極側に位置する深さまで形成されていることが好ましく、更に、サブマウントを有し、前記半導体レーザ素子の前記発光部と前記サブマウントとの間に空隙を有することが好ましい。更には、前記発光部の中心位置に対し、前記溝が形成された側に、前記半導体基板と前記サブマウントを機械的に支持するテラス構造部を有することが好ましい。   According to the present invention, in the semiconductor laser device described above, the groove further includes a surface of the metal layer formed on a surface of the second electrode formed on a bottom portion of the groove. Preferably, it is formed to a depth located on the first electrode side with respect to the interface between the semiconductor layer, and further has a submount, and the light emitting portion of the semiconductor laser element and the submount It is preferable to have a space between them. Furthermore, it is preferable to have a terrace structure portion that mechanically supports the semiconductor substrate and the submount on the side where the groove is formed with respect to the center position of the light emitting portion.

また、本発明によれば、前記に記載した半導体レーザ装置において、前記半導体層内に複数の発光部が形成されていることが好ましく、更には、前記複数の発光部は複数の列に沿って形成されており、かつ、前記溝が当該列に沿って形成されていることが好ましい。   According to the present invention, in the semiconductor laser device described above, it is preferable that a plurality of light emitting portions are formed in the semiconductor layer, and further, the plurality of light emitting portions are arranged along a plurality of rows. It is preferable that the groove is formed and the groove is formed along the row.

上述した本発明によれば、応力による影響が少なく、即ち、形成される金属メッキ層などの膜厚による膜応力の不均一(ばらつき)により発生する発光特性の不均一(ばらつき)を低減することが可能な半導体レーザ装置を提供することが可能となるという実用的にも優れた効果を発揮する。   According to the present invention described above, the influence of the stress is small, that is, the non-uniformity (variation) of the light emission characteristics caused by the nonuniformity (variation) of the film stress due to the film thickness of the formed metal plating layer or the like is reduced. It is possible to provide a semiconductor laser device capable of providing a practically excellent effect.

本発明の基礎となる、金属メッキの膜厚の不均一(ばらつき)により発生する発光特性に不均一(ばらつき)のメカニズムを説明する図である。It is a figure explaining the mechanism of the nonuniformity (variation) in the light emission characteristic which arises by the nonuniformity (variation) of the film thickness of metal plating which becomes the foundation of this invention. 本発明の第一の実施例(実施例1)になるマルチビーム半導体レーザ装置の構造を示す断面図である。It is sectional drawing which shows the structure of the multi-beam semiconductor laser apparatus used as the 1st Example (Example 1) of this invention. 上記実施例1の半導体レーザ素子の製造方法を示す図であり、特に、多層成長から溝形成までの各工程における半導体基板の摸式的断面図である。It is a figure which shows the manufacturing method of the semiconductor laser element of the said Example 1, and is a typical sectional drawing of the semiconductor substrate in each process from multilayer growth to groove | channel formation especially. 上記実施例1の半導体レーザ素子の製造方法を示す図であり、特に、絶縁膜形成から金属電極形成までの各工程における半導体基板の摸式的断面図である。It is a figure which shows the manufacturing method of the semiconductor laser element of the said Example 1, and is a typical sectional drawing of the semiconductor substrate in each process especially from insulating film formation to metal electrode formation. 本発明になる半導体レーザ装置における金属層の膜厚ばらつきによるせん断ひずみのばらつきの発生を、従来構造のそれと比較して示す図である。It is a figure which shows generation | occurrence | production of the dispersion | variation in the shear strain by the film thickness dispersion | variation in the metal layer in the semiconductor laser device which becomes this invention compared with that of the conventional structure. 本発明の実施例1になる半導体レーザ素子の構造と、従来構造との相対温度比を表わした図である。It is a figure showing the relative temperature ratio of the structure of the semiconductor laser device which becomes Example 1 of this invention, and the conventional structure. 本発明の他の実施例(実施例2)になるマルチビーム半導体レーザ装置の構造を示す断面図である。It is sectional drawing which shows the structure of the multi-beam semiconductor laser apparatus used as the other Example (Example 2) of this invention. 従来技術になるマルチビーム半導体レーザ装置の構造を示す断面図である。It is sectional drawing which shows the structure of the multi-beam semiconductor laser apparatus used as a prior art.

以下、本発明の実施の形態を示す前に、まず、添付の図1(a)及び(b)を参照して、金属メッキの膜厚の不均一(ばらつき)により、発光特性に不均一(ばらつき)が発生するメカニズムについて説明する。   Hereinafter, before showing an embodiment of the present invention, first, referring to FIGS. 1 (a) and 1 (b), non-uniformity (variation) in the film thickness of metal plating causes non-uniformity in light emission characteristics (see FIG. The mechanism of occurrence of variation will be described.

図1(a)は、金属メッキが薄い場合における、金属メッキによる引張り領域を説明したものであり、図1(b)は金属メッキが厚い場合における、金属メッキによる引張り領域を説明したものである。これらの図1(a)及び(b)に示すように、発光部の横に掘られた溝により、金属メッキの膜厚が変動する(ばらつく)と、当該金属メッキ層によって半導体層が引張られる領域(図の「引張領域」を参照)が変化する。これにより、発光部におけるせん断ひずみが変化する。即ち、発光部にせん断ひずみが加わると、当該せん断ひずみに比例して、ビームの偏光方向が回転することが既に知られており(上記の特許文献3を参照)、これにより、発光特性には、不均一(ばらつき)が発生する。   FIG. 1 (a) illustrates the tension region due to metal plating when the metal plating is thin, and FIG. 1 (b) illustrates the tension region due to metal plating when the metal plating is thick. . As shown in FIGS. 1 (a) and 1 (b), when the thickness of the metal plating varies (varies) due to the groove dug beside the light emitting portion, the semiconductor layer is pulled by the metal plating layer. The region (see “Tensile region” in the figure) changes. Thereby, the shear strain in the light emitting portion changes. That is, it is already known that when a shear strain is applied to the light emitting portion, the polarization direction of the beam rotates in proportion to the shear strain (see Patent Document 3 above). , Non-uniformity (variation) occurs.

本発明は、発明者等により検討された、金属メッキの膜厚の不均一による、発光特性における不均一の発生のメカニズムに基づいて達成されたものであり、以下にその実施例について、詳細に説明する。   The present invention has been achieved on the basis of the mechanism of occurrence of non-uniformity in light emission characteristics due to non-uniformity of the metal plating film thickness, which has been studied by the inventors and the like. explain.

即ち、金属層の引張応力による発光部分への応力の影響をなくすためには、少なくとも金属層が、発光部の真横に位置しないようにする必要がある。また、金属層の膜厚によるせん断応力のばらつきを抑えるためには、更に、リッジ部とテラス構造部の間に形成された溝部に蒸着された金属層の表面部分を半導体基板と半導体層の界面に対して、半導体層よりも線膨張係数の大きな半導体基板側に位置するように形成する。これによれば、金属層と金属層周辺部材の線膨張係数差を小さくすることができるため、膜厚のばらつきによるせん断ひずみのばらつき発生を抑えることが可能となる。   That is, in order to eliminate the influence of the stress on the light emitting portion due to the tensile stress of the metal layer, it is necessary that at least the metal layer is not located directly beside the light emitting portion. In addition, in order to suppress variation in shear stress due to the film thickness of the metal layer, the surface portion of the metal layer deposited in the groove formed between the ridge portion and the terrace structure portion is further disposed at the interface between the semiconductor substrate and the semiconductor layer. On the other hand, it is formed so as to be located on the semiconductor substrate side having a larger linear expansion coefficient than the semiconductor layer. According to this, since the difference in linear expansion coefficient between the metal layer and the metal layer peripheral member can be reduced, it is possible to suppress the occurrence of variations in shear strain due to variations in film thickness.

図2は、本発明の第一の実施例(実施例1)になる半導体レーザ装置の構成の概要を示しており、特に、2ビームのマルチビームレーザを搭載した半導体レーザ装置の構成を示したものである。本実施例1の半導体レーザ装置は、その構成において、半導体基板の線膨張係数が、サブマウントの線膨張係数よりも大きい半導体レーザ装置であり、例えば、半導体基板にはGaAs(線膨張係数=6.4×10−6/K)が選択され、サブマウントにはSiC(線膨張係数=4.0×10−6/K)、又は、AlN(線膨張係数=4.8×10−6/K)が選択されている。また、クラッド層には、半導体基板に比べ線膨張係数の小さい、例えば、AlGaInP(線膨張係数=4.7×10−6/K)が選択されている。   FIG. 2 shows an outline of the configuration of the semiconductor laser device according to the first embodiment (Embodiment 1) of the present invention. In particular, the configuration of the semiconductor laser device equipped with a two-beam multi-beam laser is shown. Is. The semiconductor laser device of the first embodiment is a semiconductor laser device having a configuration in which the linear expansion coefficient of the semiconductor substrate is larger than the linear expansion coefficient of the submount. For example, the semiconductor substrate has GaAs (linear expansion coefficient = 6). .4 × 10 −6 / K) is selected, and SiC (linear expansion coefficient = 4.0 × 10 −6 / K) or AlN (linear expansion coefficient = 4.8 × 10 −6 /) is used for the submount. K) is selected. Further, for example, AlGaInP (linear expansion coefficient = 4.7 × 10 −6 / K) having a smaller linear expansion coefficient than that of the semiconductor substrate is selected for the cladding layer.

本実施例1の半導体レーザ素子は、共通電極であるn型電極(カソード電極)1が形成された基板9上に、2個の凸状のリッジ部13を有する半導体層2が積層された構造を有しており、更に、半導体層2内に発光部7を有する。これら2個のリッジ部13は、基板9の中心位置に対して左右対称となるように配置されている。なお、これらのリッジ部13は、半導体レーザ素子の共振器方向に延びて形成されており、これにより、電流が狭窄されて供給される給電部を構成している。   The semiconductor laser device of Example 1 has a structure in which a semiconductor layer 2 having two convex ridges 13 is stacked on a substrate 9 on which an n-type electrode (cathode electrode) 1 that is a common electrode is formed. In addition, the semiconductor layer 2 has a light emitting portion 7. These two ridge portions 13 are arranged so as to be symmetrical with respect to the center position of the substrate 9. These ridge portions 13 are formed so as to extend in the direction of the resonator of the semiconductor laser element, thereby constituting a power feeding portion to which a current is constricted and supplied.

上記リッジ部13の両側面、及び、その近傍の半導体層2上には、絶縁層12が形成されており、この絶縁層12の上部には、独立電極であるp型電極(アノード電極)3が、上記リッジ部13の上面と接するように形成されている。また、p型電極3の表面には、放熱用のAuメッキ層(金属層)14が形成されている。   An insulating layer 12 is formed on both side surfaces of the ridge portion 13 and on the semiconductor layer 2 in the vicinity thereof. A p-type electrode (anode electrode) 3 which is an independent electrode is formed on the insulating layer 12. Is formed in contact with the upper surface of the ridge portion 13. Further, a heat-dissipating Au plating layer (metal layer) 14 is formed on the surface of the p-type electrode 3.

次に、サブマウント6の下面には、p型電極3と対向するように、2個のサブマウント電極5が形成されている。Auメッキとサブマウント電極5は、上記リッジ部13の直下では非接合となし、他方、中心位置に対して外側に形成したテラス構造部11上においては、Au−Snなどの半田4によって、互いに接合されている。ここでの図示は省略するが、サブマウント6の上面には、Cuからなるヒートシンクが、例えば、半田により接合されている。   Next, two submount electrodes 5 are formed on the lower surface of the submount 6 so as to face the p-type electrode 3. The Au plating and the submount electrode 5 are not joined immediately below the ridge portion 13. On the other hand, on the terrace structure portion 11 formed on the outer side with respect to the center position, the solder 4 such as Au—Sn is used. It is joined. Although illustration is omitted here, a heat sink made of Cu is joined to the upper surface of the submount 6 by, for example, solder.

この図2に示すように、各リッジ部13とテラス構造部11の間には、溝17が形成されている。また、この溝17の内部に形成した放熱用のAuメッキ層14は、活性層と平行な面を有しており、そして、Auメッキ層14は、その表面が、半導体層2と基板9との界面に対して、カソード電極1側に位置するように形成されている。   As shown in FIG. 2, a groove 17 is formed between each ridge portion 13 and the terrace structure portion 11. The heat-dissipating Au plating layer 14 formed in the groove 17 has a surface parallel to the active layer, and the Au plating layer 14 has the surfaces thereof that are the semiconductor layer 2 and the substrate 9. It is formed so as to be located on the cathode electrode 1 side with respect to the interface.

次に、上記実施例1になる半導体レーザ素子1の製造方法の一例について、添付の図3及び図4を参照して説明する。   Next, an example of a manufacturing method of the semiconductor laser device 1 according to the first embodiment will be described with reference to FIGS.

まず、図3(a)に示すように、数百μmの厚さの半導体基板(n−GaAs基板)9を準備した後、n−GaAs基板9の第二の面9bの側に、n−AlGaInPクラッド層2a、多重量子井戸構造の活性層2b、p−AlGaInP第一クラッド層2c、エッチングストップ層2d、p−AlGaInP第二クラッド層2e、及び、p−GaAsコンタクト層2fを、その順に、MOCVD(有機金属気相成長法)の多層成長によって形成する。なお、この多重量子井戸構造の活性層2bの一部が、所謂、発光部7を形成している。   First, as shown in FIG. 3A, after preparing a semiconductor substrate (n-GaAs substrate) 9 having a thickness of several hundreds μm, the n-GaAs substrate 9 has n − An AlGaInP cladding layer 2a, an active layer 2b having a multiple quantum well structure, a p-AlGaInP first cladding layer 2c, an etching stop layer 2d, a p-AlGaInP second cladding layer 2e, and a p-GaAs contact layer 2f in this order, It is formed by MOCVD (metal organic chemical vapor deposition) multilayer growth. A part of the active layer 2b having the multiple quantum well structure forms a so-called light emitting portion 7.

続いて、図3(b)に示すように、p−GaAsコンタクト層2f上に、幅約2μm及び幅約40μmの、シリコン酸化膜(SiO2膜)などによるマスク15を形成する。その後、ドライエッチにより、p−GaAsコンタクト層2f、及び、p−AlGaInP第二クラッド層2eをエッチングし、もって、リッジストライプ部13とテラス構造部11を形成する。   Subsequently, as shown in FIG. 3B, a mask 15 made of a silicon oxide film (SiO 2 film) having a width of about 2 μm and a width of about 40 μm is formed on the p-GaAs contact layer 2f. Thereafter, the p-GaAs contact layer 2f and the p-AlGaInP second cladding layer 2e are etched by dry etching to form the ridge stripe portion 13 and the terrace structure portion 11.

更に、図3(c)に示すように、n−GaAs基板9の第二の面9bの全域にエッチングマスク素材を形成した後、このエッチングマスク素材を選択的にエッチング除去して、所謂、マスク16を形成する。なお、このエッチング除去部は、リッジストライプ部13とテラス構造部11の間に設けられる。続いて、マスク16をエッチング用マスクとして使用して多層成長層をエッチングし、その底面が、図にも示すように、少なくとも、n−GaAs基板9の表層(界面)に到達し、更には、その内部に達するまで、溝17を形成する。なお、リッジストライプ部13の側面から当該溝17の縁までの距離は、3.5μmとなる。   Further, as shown in FIG. 3C, after forming an etching mask material over the entire second surface 9b of the n-GaAs substrate 9, this etching mask material is selectively removed by etching, so-called mask. 16 is formed. The etching removal portion is provided between the ridge stripe portion 13 and the terrace structure portion 11. Subsequently, the multilayer growth layer is etched using the mask 16 as an etching mask, and the bottom surface thereof reaches at least the surface layer (interface) of the n-GaAs substrate 9 as shown in the figure. The groove 17 is formed until reaching the inside. The distance from the side surface of the ridge stripe portion 13 to the edge of the groove 17 is 3.5 μm.

次に、マスク16を除去する。その後、図4(a)に示すように、n−GaAs基板9の第二の面9bの全体に、絶縁層12を形成し、次いで、リッジストライプ部13(p−GaAsコンタクト層2f)の上面部分の絶縁層12をエッチング除去する。絶縁層12は、例えば、熱CVD(気相化学成長法)で成膜されたシリコン酸化膜(SiO2膜)等、で形成されている。なお、リッジストライプ部13の上面は、電流注入領域となっており、電極に電圧を印加した際には、電流は、p−GaAsコンタクト層2f及びp−AlGaInP第二クラッド層2eを通って流れることとなる。   Next, the mask 16 is removed. Thereafter, as shown in FIG. 4A, the insulating layer 12 is formed on the entire second surface 9b of the n-GaAs substrate 9, and then the upper surface of the ridge stripe portion 13 (p-GaAs contact layer 2f). A portion of the insulating layer 12 is removed by etching. The insulating layer 12 is formed of, for example, a silicon oxide film (SiO 2 film) formed by thermal CVD (vapor chemical deposition). The upper surface of the ridge stripe portion 13 is a current injection region, and when a voltage is applied to the electrodes, the current flows through the p-GaAs contact layer 2f and the p-AlGaInP second cladding layer 2e. It will be.

次に、図4(b)に示すように、n−GaAs基板9の第二の面9bの全域に、電極素材を形成した後、その一部をエッチング除去する。この第二の面9bには、例えば、チタン、白金、金からなる、所謂、金属多層膜を蒸着する。これにより形成された第二の電極3は、p−GaAsコンタクト層2fに接続されており、かつ、リッジストライプ部13とテラス構造部11の間に形成された溝17を覆っている(図2を参照)。なお、この時、上述した溝17は、この状態、即ち、以下に述べるメッキ処理を行う前の状態において、その底面が、半導体層2と基板9との界面に対し、n−GaAs基板9の第一の面9a側に位置するように形成されている。このことによれば、以下に述べるメッキ処理におけるメッキ層の位置ずれによる歪みの不均一(ばらつき)を低減することが可能となる。   Next, as shown in FIG. 4B, an electrode material is formed over the entire area of the second surface 9b of the n-GaAs substrate 9, and then a part thereof is removed by etching. A so-called metal multilayer film made of, for example, titanium, platinum, or gold is deposited on the second surface 9b. The second electrode 3 thus formed is connected to the p-GaAs contact layer 2f and covers the groove 17 formed between the ridge stripe portion 13 and the terrace structure portion 11 (FIG. 2). See). At this time, the groove 17 described above is in this state, that is, in a state before performing the plating process described below, the bottom surface of the n-GaAs substrate 9 with respect to the interface between the semiconductor layer 2 and the substrate 9. It is formed so as to be located on the first surface 9a side. According to this, it becomes possible to reduce non-uniformity (variation) of distortion due to the displacement of the plating layer in the plating process described below.

続いて、図4(c)に示すように、第二の電極3上にn−GaAs基板9よりも熱伝導率の高い金属、例えば、金(Au)を蒸着し、もって、金属メッキ層14を形成する。その際、上述のように形成された溝17の底部18が、n−AlGaInPクラッド層2aとn−GaAs基板9との界面19に対し、基板9の第一の面9a側に位置するように形成する。即ち、これによれば、メッキ処理におけるメッキ層の膜厚に不均一(ばらつき)に対する歪みの不均一(ばらつき)を低減することが可能となる。   Subsequently, as shown in FIG. 4C, a metal having a higher thermal conductivity than the n-GaAs substrate 9, for example, gold (Au) is vapor-deposited on the second electrode 3, so that the metal plating layer 14. Form. At that time, the bottom 18 of the groove 17 formed as described above is positioned on the first surface 9 a side of the substrate 9 with respect to the interface 19 between the n-AlGaInP cladding layer 2 a and the n-GaAs substrate 9. Form. That is, according to this, it is possible to reduce non-uniformity (variation) of distortion with respect to non-uniformity (variation) in the thickness of the plating layer in the plating process.

最後に、やはり、図4(c)に示すように、n−GaAs基板9の第1の面9a上に、例えば、チタン、白金、金などからなる金属多層膜を蒸着を形成して、第一の電極1を形成する。   Finally, as shown in FIG. 4C, a metal multilayer film made of, for example, titanium, platinum, gold or the like is formed on the first surface 9a of the n-GaAs substrate 9 by vapor deposition. One electrode 1 is formed.

続いて、添付の図5を参照しながら、上記に詳細な構造を述べた本発明の半導体レーザ装置が、金属メッキ層の膜厚のずれや不均一(ばらつき)による発光特性の不均一(ばらつき)を低減することが可能であることを示す。   Subsequently, with reference to FIG. 5 attached, the semiconductor laser device of the present invention whose detailed structure has been described above has a non-uniformity (variation) in light emission characteristics due to a deviation or nonuniformity (variation) in the thickness of the metal plating layer. ) Can be reduced.

この図5は、横軸にメッキ層の膜厚(メッキ膜厚)を示す共に、その縦軸には、発光部に発生するせん断ひずみを示したものである。即ち、この図のグラフに示した特性曲線からも明らかなように、従来構造では、メッキ層にずれが発生した場合には、その有無により、発光部に発生するせん断ひずみに大きな差異が発生していたが、これに対して、本発明の構造によれば、メッキ層のずれの発生の有無にかかわらず、発光部に発生するせん断ひずみには、ほぼ差異が生じないことが分かる。また、金属メッキ層の膜厚の変化に対しても、発光部に発生するせん断ひずみはほぼ一定となることが分かる。   In FIG. 5, the horizontal axis indicates the thickness of the plating layer (plating thickness), and the vertical axis indicates the shear strain generated in the light emitting portion. That is, as is apparent from the characteristic curve shown in the graph of this figure, in the conventional structure, when the plating layer is displaced, there is a large difference in the shear strain generated in the light emitting portion depending on the presence or absence. On the other hand, according to the structure of the present invention, it can be seen that there is almost no difference in the shear strain generated in the light emitting portion regardless of whether or not the plating layer is displaced. In addition, it can be seen that the shear strain generated in the light emitting portion is substantially constant even when the thickness of the metal plating layer is changed.

次に、添付の図6を用いて、本発明の構造が、従来構造と比較して、ほぼ同等の放熱性を維持できることを示す。この図6では、上述した本発明の発光部における最大温度を、上記溝17に形成された金属層表面の最深部が活性層とサブマウントの間に位置する上記特許文献1に記載の構造を従来構造とし、かつ、当該従来構造の発光部における最大温度を1として、相対温度比として示した。この結果より、本発明の構造は、従来構造とほぼ同等の放熱性を有していることが分かる。   Next, using FIG. 6 attached, it will be shown that the structure of the present invention can maintain substantially the same heat dissipation as compared with the conventional structure. In FIG. 6, the maximum temperature in the above-described light emitting portion of the present invention is the structure described in Patent Document 1 in which the deepest portion of the surface of the metal layer formed in the groove 17 is located between the active layer and the submount. The relative temperature ratio is shown assuming that the conventional structure has a maximum temperature of 1 in the light emitting part of the conventional structure. From this result, it can be seen that the structure of the present invention has almost the same heat dissipation as the conventional structure.

また、添付の図は、本発明の他の実施例(実施例2)になる半導体レーザ装置の構造を示す断面図であり、この図の実施例2の構造では、溝17内部の金属層の厚さを、特に、金属メッキ層14を選択的に厚くし、もって、放熱性の向上を図っている。かかる本実施例2の構造では、金属層の膜厚を厚くした際のひずみの変化率が小さいことから、従来構造に対して膜厚を厚くすることができる。このように、金属層の膜厚を厚くすると、放熱経路の断面積が大きくなるため、その放熱性が向上することとなる。即ち、上述した本発明の構造を半導体レーザ装置、特に、マルチビーム半導体レーザ装置に適用することによれば、従来構造に比べて放熱性の良い装置を得ることが可能となる。 FIG. 7 attached herewith is a cross-sectional view showing the structure of a semiconductor laser device according to another embodiment (embodiment 2) of the present invention. In the structure of embodiment 2 in this figure, the metal layer inside the groove 17 is shown. In particular, the metal plating layer 14 is selectively thickened to improve heat dissipation. In the structure of the second embodiment, since the rate of change in strain when the thickness of the metal layer is increased is small, the film thickness can be increased compared to the conventional structure. As described above, when the thickness of the metal layer is increased, the cross-sectional area of the heat dissipation path is increased, and thus the heat dissipation performance is improved. That is, by applying the above-described structure of the present invention to a semiconductor laser device, particularly a multi-beam semiconductor laser device, it is possible to obtain a device having better heat dissipation than the conventional structure.

また、上述した実施例では、マルチビームレーザとして、特に、2ビームレーザの場合を例にして説明したが、しかしながら、本発明はこれに限定されることなく、例えば、3個以上のビームを備えたマルチビームレーザに適用することも可能であり、かかる場合にも、膜厚の不均一(ばらつき)によるせん断ひずみの不均一(ばらつき)の発生が抑えられ、これにより、ビーム間での光特性の不均一(ばらつき)の発生を抑えることが可能となる。   In the above-described embodiments, the case of a two-beam laser is described as an example of a multi-beam laser. However, the present invention is not limited to this, and includes, for example, three or more beams. In this case, the occurrence of non-uniformity (variation) in shear strain due to non-uniformity (variation) in the film thickness can be suppressed, and as a result, the optical characteristics between the beams can be reduced. It is possible to suppress the occurrence of non-uniformity (variation).

また、上述した実施例において、基板9の厚さが数百μm程度であるのに対し、想定される溝17の深さは数μm〜十数μm程度である。このため、当該溝17を掘ることによる基板の機械的強度に対する悪影響の問題はない。   In the embodiment described above, the thickness of the substrate 9 is about several hundreds μm, whereas the assumed depth of the groove 17 is about several μm to several tens of μm. For this reason, there is no problem of adverse effects on the mechanical strength of the substrate due to the digging of the grooves 17.

以上、本発明について、その実施の形態に基づき、具体的に説明したが、しかしながら、本発明は前述した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において、種々、変更可能であることはいうまでもない。   The present invention has been specifically described above based on the embodiment. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

1…第2の電極、2…半導体層、2a…第1導電型クラッド層、2b…活性層、2c…第2導電型第1クラッド層(p−AlGaInP第1クラッド層)、2d…エッチングストップ層、2e…第2導電型第2クラッド層(p−AlGaInP第2クラッド層)、2f…コンタクト層(p−GaAsコンタクト層)、3…第1の電極、4…半田、5…サブマウント電極、6…サブマウント、7…発光部、8…半導体レーザ素子アレイ(レーザチップ)、9…半導体基板(n−GaAs基板)、9a…半導体基板の第一の面、10…金属層、11…テラス構造部、12…絶縁層、13…リッジストライプ(リッジ)、14…Auメッキ層(金属層)、15…SiO2マスク、16…マスク、17…溝、18…底部、19…界面。 DESCRIPTION OF SYMBOLS 1 ... 2nd electrode, 2 ... Semiconductor layer, 2a ... 1st conductivity type cladding layer, 2b ... Active layer, 2c ... 2nd conductivity type 1st cladding layer (p-AlGaInP 1st cladding layer), 2d ... Etching stop Layers, 2e ... second conductivity type second cladding layer (p-AlGaInP second cladding layer), 2f ... contact layer (p-GaAs contact layer), 3 ... first electrode, 4 ... solder, 5 ... submount electrode , 6 ... Submount, 7 ... Light emitting part, 8 ... Semiconductor laser element array (laser chip), 9 ... Semiconductor substrate (n-GaAs substrate), 9a ... First surface of semiconductor substrate, 10 ... Metal layer, 11 ... terrace structure, 12 ... insulating layer, 13 ... ridge stripe (ridge), 14 ... Au plated layer (metal layer), 15 ... SiO 2 mask, 16 ... mask, 17 ... groove, 18 ... bottom, 19 ... interface.

Claims (5)

半導体基板と、
前記半導体基板の第一の面に形成された第一の電極と、
前記半導体基板の第二の面に形成された半導体層と、
前記半導体層の表面に形成された絶縁層と、
前記絶縁層の表面に形成された第二の電極と、
前記第二の電極の表面に形成された金属層と、
前記半導体層内部に形成され、発光部を形成する活性層と、
を有する半導体レーザ装置において、
前記半導体層には、前記発光部の中心位置に対し、その両側の少なくとも一方の側に溝が形成されており、かつ、当該溝は、その底部に形成される前記金属層の表面が、前記半導体基板と前記半導体層との間の界面よりも前記第一の電極側に位置する深さまで形成されていることを特徴とする半導体レーザ装置。
A semiconductor substrate;
A first electrode formed on a first surface of the semiconductor substrate;
A semiconductor layer formed on the second surface of the semiconductor substrate;
An insulating layer formed on the surface of the semiconductor layer;
A second electrode formed on the surface of the insulating layer;
A metal layer formed on the surface of the second electrode ;
An active layer formed inside the semiconductor layer and forming a light emitting portion;
In a semiconductor laser device having
In the semiconductor layer, a groove is formed on at least one side of both sides with respect to the center position of the light emitting unit, and the groove has a surface of the metal layer formed on the bottom thereof. A semiconductor laser device, wherein the semiconductor laser device is formed to a depth located closer to the first electrode than an interface between a semiconductor substrate and the semiconductor layer.
前記請求項1に記載した半導体レーザ装置において、更に、サブマウントを有し、前記発光部と前記サブマウントとの間に空隙を有することを特徴とする半導体レーザ装置。 In the semiconductor laser device according to claim 1, further comprising a submount, the semiconductor laser device characterized by having an air gap between the front Symbol emitting portion and the submount. 前記請求項に記載した半導体レーザ装置において、前記発光部の中心位置に対し、前記溝が形成された側に、前記半導体基板と前記サブマウントを機械的に支持するテラス構造部を有することを特徴とする半導体レーザ装置。 3. The semiconductor laser device according to claim 2 , further comprising a terrace structure portion that mechanically supports the semiconductor substrate and the submount on a side where the groove is formed with respect to a center position of the light emitting portion. A semiconductor laser device. 前記請求項1〜の何れか一項に記載した半導体レーザ装置において、前記半導体層内に複数の発光部が形成されていることを特徴とする半導体レーザ装置。 The claims in the semiconductor laser device according to any one of claim 1 to 3, a semiconductor laser device wherein a plurality of light emitting portions on the semiconductor layer is formed. 前記請求項に記載した半導体レーザ装置において、前記複数の発光部は複数の列に沿って形成されており、かつ、前記溝が当該列に沿って形成されていることを特徴とする半導体レーザ装置。 5. The semiconductor laser device according to claim 4 , wherein the plurality of light emitting portions are formed along a plurality of rows, and the grooves are formed along the rows. apparatus.
JP2010040557A 2010-02-25 2010-02-25 Semiconductor laser device Active JP5437109B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010040557A JP5437109B2 (en) 2010-02-25 2010-02-25 Semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010040557A JP5437109B2 (en) 2010-02-25 2010-02-25 Semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2011176221A JP2011176221A (en) 2011-09-08
JP5437109B2 true JP5437109B2 (en) 2014-03-12

Family

ID=44688803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010040557A Active JP5437109B2 (en) 2010-02-25 2010-02-25 Semiconductor laser device

Country Status (1)

Country Link
JP (1) JP5437109B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6125166B2 (en) * 2012-07-17 2017-05-10 ウシオオプトセミコンダクター株式会社 Multi-beam semiconductor laser device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163402A (en) * 2001-11-26 2003-06-06 Denso Corp Semiconductor laser element and sub-mount for loading semiconductor laser element
JP4762729B2 (en) * 2006-01-13 2011-08-31 シャープ株式会社 Mounting structure of semiconductor laser element
JP5103008B2 (en) * 2006-11-29 2012-12-19 日本オクラロ株式会社 Semiconductor laser device and semiconductor laser device
JP2010093127A (en) * 2008-10-09 2010-04-22 Sumitomo Electric Ind Ltd Semiconductor light emitting device

Also Published As

Publication number Publication date
JP2011176221A (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP7191167B2 (en) semiconductor laser diode
JP5465514B2 (en) Optical semiconductor device
US11923662B2 (en) Edge-emitting laser bar
JP2020524407A (en) Semiconductor laser diode
US7653110B2 (en) Semiconductor laser apparatus and method for mounting semiconductor laser apparatus
JP5259166B2 (en) Semiconductor laser device
US8619829B2 (en) Semiconductor laser device
JP4697488B2 (en) Multi-beam semiconductor laser
JP5701296B2 (en) Broad area laser with epitaxial laminate and method for manufacturing broad area laser
JP5380135B2 (en) Multi-beam semiconductor laser device
JP2013501347A5 (en)
JP5437109B2 (en) Semiconductor laser device
JP2010010509A (en) Semiconductor laser device
JP2012054474A (en) Semiconductor laser device
JP6173994B2 (en) Optical semiconductor device
JP2023078395A (en) semiconductor laser diode
JP6037484B2 (en) Manufacturing method of semiconductor laser device
JP2013219238A (en) Superconductive device
US10707651B2 (en) Semiconductor laser element
JP4964027B2 (en) Nitride semiconductor laser device fabrication method
JP2011035432A (en) Semiconductor element, semiconductor device and its manufacturing method
JP2010067869A (en) Semiconductor laser element
JP2008235820A (en) Semiconductor laser device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120912

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130412

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131211

R150 Certificate of patent or registration of utility model

Ref document number: 5437109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250