Nothing Special   »   [go: up one dir, main page]

JP5412093B2 - 半導体ウェハ製造方法及び半導体装置製造方法 - Google Patents

半導体ウェハ製造方法及び半導体装置製造方法 Download PDF

Info

Publication number
JP5412093B2
JP5412093B2 JP2008297068A JP2008297068A JP5412093B2 JP 5412093 B2 JP5412093 B2 JP 5412093B2 JP 2008297068 A JP2008297068 A JP 2008297068A JP 2008297068 A JP2008297068 A JP 2008297068A JP 5412093 B2 JP5412093 B2 JP 5412093B2
Authority
JP
Japan
Prior art keywords
nitride
semiconductor layer
layer
based semiconductor
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008297068A
Other languages
English (en)
Other versions
JP2010123800A (ja
Inventor
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008297068A priority Critical patent/JP5412093B2/ja
Priority to US12/620,008 priority patent/US20100123139A1/en
Publication of JP2010123800A publication Critical patent/JP2010123800A/ja
Application granted granted Critical
Publication of JP5412093B2 publication Critical patent/JP5412093B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体ウェハ及び半導体装置に関し、特に、支持基板の上に窒化物系半導体の半導体層を有する半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法に関する。
パワー素子（ＨＥＭＴやショットキーバリアダイオードなど）、発光ダイオード（ＬＥＤ）等の材料として、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）等の窒化物系化合物半導体を用いるのが一般的である。これらの窒化物系化合物半導体は、シリコン（Ｓｉ）基板、炭化ケイ素（ＳｉＣ）基板、サファイア基板等の異種材料の基板を用い、有機金属気相成長（ＭＯＶＰＥ）法、分子線結晶成長（ＭＢＥ）法、ハイドライド気相成長（ＨＶＰＥ）法等の例えば気相エピタキシャル成長法により得ることができる。
しかし、エピタキシャル成長等によって形成されるＧａＮ等の窒化物系半導体の半導体層とその土台となるシリコン基板や炭化ケイ素基板等の支持基板とでは、格子定数や熱膨張係数に大きな差がある。そのため、支持基板上に設けられる半導体層は、格子定数や熱膨張係数の差に基づいて生じる応力等によってエピタキシャル成長層にクラックが発生することにより、結晶性及び平坦性の高いエピタキシャル成長層を形成させることが困難であった。
そこで、シリコンの支持基板と窒化物系半導体の半導体層との間に、支持基板と半導体層の間の格子定数を有するバッファ層を配置することで、支持基板の結晶方位を半導体層に引き継いで半導体層の結晶方位を揃える半導体装置の提案がなされている（例えば、特許文献１参照）。
しかしながら、上述した半導体装置では、まだ半導体層の結晶性及び平坦性が十分に満足できるものであるとはいえない。
国際公開第２００４／０６６３９３号パンフレット
本発明は、支持基板の上に結晶性及び平坦性が高い窒素とガリウムを含む半導体層を有する半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法を提供することを目的とする。
本願発明の一態様によれば、シリコン系基板である支持基板の（１１１）面上に直接、Ａｌを含む窒化物系半導体からなる単結晶の第１の窒化物系半導体層を成長させ、第１の窒化物系半導体層の上面に、窒素とガリウムを含む第２の窒化物系半導体層を成長させる工程を含み、第１の窒化物系半導体層の形成過程において成長温度に温度傾斜を設けることによって、第１の窒化物系半導体層は、第２の窒化物系半導体層側に比べて支持基板側の結晶性が低く形成される半導体ウェハ製造方法であることを要旨とする。
本願発明の他の態様によれば、シリコン系基板である支持基板の（１１１）面上に直接、、Ａｌを含む窒化物系半導体からなる単結晶の第１の窒化物系半導体層を成長させ、第１の窒化物系半導体層の上面に、窒素とガリウムを含む第２の窒化物系半導体層を成長させる工程と、第２の窒化物系半導体層に電界を印加する複数の電極を形成する工程とを含み、第１の窒化物系半導体層の形成過程において成長温度に温度傾斜を設けることによって、第１の窒化物系半導体層は、第２の窒化物系半導体層側に比べて支持基板側の結晶性が低く形成される半導体装置製造方法であることを要旨とする。
本発明によれば、支持基板の上に結晶性及び平坦性が高い窒素とガリウムを含む半導体層を有する半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法を提供することができる。
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（半導体ウェハ）
本発明の実施の形態に係る半導体ウェハは、図１に示すように、支持基板１と、支持基板１上に設けられ、支持基板１に接する面（下面）２ａと対向する面（上面）２ｂが少なくとも単結晶となっている第１の窒化物系半導体層２と、第１の窒化物系半導体層２の上面側２ｂに設けられ、窒素とガリウムを含む第２の窒化物系半導体層３とを備える。
支持基板１は、その上に形成される第１の窒化物系半導体層２及び第２の窒化物系半導体層３などをエピタキシャル成長するための機械的に保持する支持基板としての機能を有する。支持基板１は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）等のシリコン系で形成されている。支持基板１は、例えば、３５０μｍ〜１０００μｍの厚みを有するシリコン系の単結晶からなる。
第１の窒化物系半導体層２は、支持基板１と第２の窒化物系半導体層３の間の格子定数を有する窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）等のアルミニウム（Ａｌ）を含む窒化物系化合物半導体であり、且つ、第１の窒化物系半導体層２の上面２ｂが少なくとも単結晶となっている。ここで、第１の窒化物系半導体層２の上面２ｂは第１の窒化物系半導体層２の下面２ａ側に比べて結晶性が高く、更に、第１の窒化物系半導体層２の下面２ａ側が例えば多結晶など結晶性が低く形成されており、第１の窒化物系半導体層２の下面２ａから第１の窒化物系半導体層２の上面２ｂに向かって結晶性が高くなっていることが望ましい。第１の窒化物系半導体層２は、支持基板１の格子定数に近く、第２の窒化物系半導体層３よりも格子定数が小さい窒化物であるので、支持基板１の結晶方位を第２の窒化物系半導体層３に引き継ぎ、第２の窒化物系半導体層３の結晶方位を一様に揃えることができる。第１の窒化物系半導体層２は、支持基板１に接する面２ａと対向する面側２ｂだけが単結晶であることに限らず、全体が単結晶であっても構わない。第１の窒化物系半導体層２の厚さは、安定して第２の窒化物系半導体層３を形成するために、１０ｎｍ〜６００ｎｍで形成される。
また、第１の窒化物系半導体層２は、支持基板１にシリコン系基板を採用した場合にシリコンとガリウム（Ｇａ）が反応して生じるメルトバックエッチングを防ぐために、支持基板１の表面全体に設けられる。メルトバックエッチングとは、シリコン系基板である支持基板１とガリウム（Ｇａ）が反応し、支持基板１の表面に穴を開けるほどの強いエッチング反応である。
第２の窒化物系半導体層３は、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等により形成される。つまり、第２の窒化物系半導体層３は、アルミニウム、インジウム、ガリウム、ホウ素等のいずれかと窒素を含む窒化物系半導体からなり、素子形成領域として機能する。例えば、第２の窒化物系半導体層３は、発光領域（活性層）を有するダブルへテロ構造である発光素子構造とすること、又はヘテロ構造であるＨＥＭＴ等の電子デバイス構造にすることができる。
以下に、本発明の実施の形態に係る半導体ウェハ１０の製造方法について説明する。
（イ）まず、シリコン及び炭化ケイ素等のシリコン系基板からなる支持基板１を用意する。
（ロ）次に、支持基板１の表面の酸化膜を取り除いた後、支持基板１をＭＯＣＶＤ装置（図示略）の処理室に導入し、加熱及び回転可能なサセプタ上に配置する。なお、処理室内は、１／１０気圧〜常圧になるように、処理室内の雰囲気が排気されている。そして、支持基板１の（１１１）面上にＭＯＣＶＤ法を用いて第１の窒化物系半導体層２をエピタキシャル成長させることで形成する。ここで、第１の窒化物系半導体層２の上面２ｂは少なくとも単結晶となっている。なお、第１の窒化物系半導体層２の形成過程において、支持基板１の温度を最初１０００℃とし、そこから１３００℃程度へ温度傾斜を設けることによって、第１の窒化物系半導体層２の下面２ａ側が例えば多結晶などで結晶性が低く、第１の窒化物系半導体層２の下面２ａから第１の窒化物系半導体層２の上面２ｂに向かって結晶性が高くなるようにすることが可能となる。
（ハ）次に、単結晶である第１の窒化物系半導体層２の上面２ｂに、例えばＧａＮ等の第２の窒化物系半導体層３を積層する。ＧａＮの第２の窒化物系半導体層３を積層する場合は、具体的には、キャリアガスによりアンモニアガス及びトリメチルガリウム（ＴＭＧ）ガスを処理室内に供給してエピタキシャル成長させて積層する。
以上の工程により、エピタキシャル成長基板としての実施の形態に係る半導体ウェハ１０が提供される。
本発明の実施の形態に係る半導体ウェハによれば、第１の窒化物系半導体層２の単結晶となっている上面２ｂに第２の窒化物系半導体層３が設けられることにより、第２の窒化物系半導体層３の結晶の質が整えられ、第２の窒化物系半導体層３の結晶性及び平坦性が高くすることができる。
また、本発明の実施の形態に係る半導体ウェハによれば、第１の窒化物系半導体層２の支持基板１に接する下面側２ａが上面２ｂ側に比べて結晶性の低い結晶であれば、結晶性の低い結晶の個所が応力緩和をすることができ、エピタキシャル成長層である第２の窒化物系半導体層３に生じる反りやクラックを抑制することができる。
また、本発明の実施の形態に係る半導体ウェハによれば、第１の窒化物系半導体層２が比較的厚く上面２ｂの結晶性が高いことによって、支持基板１へのＧaの拡散を防ぎ、メルトバックエッチングを防ぐとともに、縦方向の耐圧を向上させることで高い耐圧を有する電子デバイスを作成することができる。
（半導体装置）
実施の形態に係る半導体ウェハ１０には、図２に示すように、複数の半導体チップ１２が形成される。半導体チップ１２は、所定の機能を奏する半導体装置を集積したものである。以下に、上記の製造方法によって製造された半導体ウェハ１０を用いて形成された半導体装置の実施例を示す。
（第１実施例）
本発明の実施の形態に係る半導体装置の第１実施例は、図３に示すように、支持基板１と、支持基板１上に設けられ、支持基板１に接する面（下面）２ａと対向する面（上面）２ｂが少なくとも単結晶となっている第１の窒化物系半導体層２と、第１の窒化物系半導体層２の上面２ｂに設けられ、窒素とガリウムを含む第２の窒化物系半導体層３と、第２の窒化物系半導体層３に電界を印加する複数の電極４ａ，４ｂ，４ｃとを備える高電子移動度トランジスタ（ＨＥＭＴ）である。
第２の窒化物系半導体層３は、第１の窒化物系半導体層２の上面２ｂ上に設けられた電子走行層（チャネル層）３０と、電子走行層３０上に設けられたスペーサ層３１と、スペーサ層３１上に設けられた電子供給層３２とを積層させた構造である。電子走行層３０は、例えば、不純物がドーピングされていないＧａＮ等であり、５００ｎｍ程度の厚みを有する。スペーサ層３１は、電子走行層３０の内部での二次元電子がイオン化不純物散乱により妨害されないように、電子走行層３０と電子供給層３２とを空間的に分離するために設ける機能層である。スペーサ層３１は、ＡｌＮ又はＡｌＧａＮ等によって形成される。なお、このスペーサ層３１は、省いた構成にすることも可能である。電子供給層３２はドナー不純物（ｎ型不純物）から発生した電子を電子走行層３０に供給するＡｌＧａＮ等であって、例えば３０ｎｍの厚みを有する。電子供給層３２は、電子走行層３０よりもバンドギャップエネルギーが広いことで、電子走行層３０の表面近傍に二次元電子ガス層を生じさせる。
電極４ａ，４ｂ，４ｃは、電子供給層３２上に設けられる。電極４ａはソース電極であり、電極４ｂはドレイン電極であり、電極４ｃはゲート電極である。電極４ａ，４ｂは二次元電子ガス層にオーミック接続しており、電極４ｃは、二次元電子ガス層にショットキー障壁を有している。絶縁膜５は、電子供給層３２の表面において電極４ａ，４ｂ，４ｃと接触する個所以外を絶縁するためのシリコン酸化膜（ＳｉＯ2）等である。
以下に、本発明の実施の形態の第１実施例に係る半導体装置の製造方法について説明する。
（イ）まず、シリコン及び炭化ケイ素等からなるシリコン系基板を用意する。
（ロ）次に、支持基板１の表面の酸化膜を取り除いた後、支持基板１をＭＯＣＶＤ装置（図示略）の処理室に導入し、加熱及び回転可能なサセプタ上に配置する。なお、処理室内は、１／１０気圧〜常圧になるように、処理室内の雰囲気が排気されている。そして、支持基板１上にＭＯＣＶＤ法を用いて、例えばＡｌＮで構成され少なくとも上面２ｂが単結晶となる第１の窒化物系半導体層２をエピタキシャル成長させることで形成する。具体的には、キャリアガスによりアンモニアガス及びトリメチルアルミニウム（ＴＭＡ）ガスを処理室に供給して、支持基板１上にＡｌＮ層からなる第１の窒化物系半導体層２を成長させる。第１の窒化物系半導体層２の形成過程において、支持基板１の温度を最初１０００℃とし、そこから１３００℃程度への温度傾斜を設けることによって、第１の窒化物系半導体層２の下面２ａ側が例えば多結晶などで結晶性が低く、第１の窒化物系半導体層２の下面２ａから第１の窒化物系半導体層２の上面２ｂに向かって結晶性が高くなるようにすることが可能となる。
（ハ）次に、単結晶である第１の窒化物系半導体層２の上面２ｂに、不純物がドーピングされていないＧａＮ層からなる電子走行層３０をエピタキシャル成長させる。具体的には、キャリアガスによってアンモニアガス及びＴＭＧガスを処理室に供給して、第１の窒化物系半導体層２の単結晶となっている上面２ｂにノンドープのＧａＮ層からなる電子走行層３０を成長させる。
（ニ）次に、キャリアガスによってアンモニアガス、ＴＭＧガス及びＴＭＡガスを処理室に供給して、電子走行層３０上に不純物がドーピングされていないＡｌＧａＮ層からなるスペーサ層３１を成長させる。
（ホ）次に、キャリアガスによってアンモニアガス、ＴＭＧガス、ＴＭＡガス及びシランガスを供給して、スペーサ層３１上にシリコンがドープされたｎ型ＡｌＧａＮ層からなる電子供給層３２をエピタキシャル成長させる。
（ヘ）次に、第１の窒化物系半導体層２、電子走行層３０、スペーサ層３１、及び電子供給層３２をエピタキシャル成長させた支持基板１をＭＯＣＶＤ装置から取り出し、周知のプラズマ化学気相成長法（プラズマＣＶＤ）等によって電子供給層３２の全面にＳｉＯ2からなる絶縁膜５を形成する。
（ト）次に、周知のフォトリソグラフィー技術を用いて、絶縁膜５にソース電極及びドレイン電極形成用の開口を形成した後、電子ビーム蒸着等を用いてチタン（Ｔｉ）とＡｌを順次積層形成し、蒸着層の不要部分をリフトオフした後、アニールを施してソース電極４ａ、ドレイン電極４ｂを形成する。ゲート電極４ｃを形成するときも、同様な手順で絶縁膜５に開口を形成し、電子ビーム蒸着によって例えばニッケル（Ｎｉ）及び金（Ａｕ）、又は、パラジウム（Ｐｄ）、Ｔｉ、及びＡｕを蒸着し、蒸着層の不要部分をリフトオフしてショットキーバリア電極としての機能を有するゲート電極４ｃを形成する。
（チ）次に、周知のダイシング工程等により、エピタキシャルウェハを素子分離部分で切断分離して個別化した半導体装置（ＨＥＭＴ）を完成させる。
本発明の実施の形態の第１実施例に係る半導体装置によれば、第１の窒化物系半導体層２の単結晶となっている面側２ｂに第２の窒化物系半導体層３である電子走行層３０、スペーサ層３１、及び電子供給層３２が設けられることにより、第２の窒化物系半導体層３の結晶の質が整えられ、第２の窒化物系半導体層３の結晶性及び平坦性が高くすることができる。そして、縦（厚み）方向に耐圧を必要する半導体装置において、エピタキシャル成長層である第２の窒化物系半導体層３の結晶の質を向上させることによって、半導体装置の縦方向の耐圧を向上することができる。更に、第１の窒化物系半導体層２の支持基板１に接する下面側２ａが上面２ｂ側に比べて結晶性の低い結晶であれば、結晶性の低い結晶の個所が応力緩和をすることができ、第２の窒化物系半導体層３に生じる反りやクラックを抑制することができ、第２の窒化物系半導体層３を高い結晶性を保ちながら厚く形成することができる。また、第１の窒化物系半導体層２が比較的厚く上面２ｂの結晶性を高くすることによって、支持基板１へのＧaの拡散を防ぎ、メルトバックエッチングを防ぐとともに、縦方向に高い耐圧を得ることができる。
（第２実施例）
本発明の実施の形態に係る半導体装置の第２実施例は、図４に示すように、支持基板１と第１の窒化物系半導体層２の間に少なくとも一部が多結晶状である中間層６を更に設けている点が、図３に示した第１実施例としての半導体装置と比して異なる。他は図３に示した半導体装置と実質的に同様であるので、重複した記載を省略する。
中間層６は多結晶であるために、中間層６上に設けられる第１の窒化物系半導体層２は、中間層６上において新たな核生成及び２次元成長の過程を経て形成される。したがって、第１の窒化物系半導体層２は、中間層６により支持基板１に干渉されずに形成することができるため、支持基板１との結晶方位差等に起因する問題は回避される。
中間層６の形成方法としては、例えば、キャリアガスによってアンモニアガス、ＴＭＧガス及びＴＭＡガスを処理室に供給して、支持基板１上にＡｌＧａＮ層からなる中間層６を成長させることによって形成する。
発明の実施の形態の第２実施例に係る半導体装置によれば、第２の窒化物系半導体層３は、第１の窒化物系半導体層２の単結晶となっている面側２ｂに設けられているので、第２の窒化物系半導体層３の結晶の質が整えられ、第２の窒化物系半導体層３の結晶性及び平坦性が高くすることができる。
また、第２実施例に係る半導体装置によれば、支持基板１と第１の窒化物系半導体層２の間に中間層６を設けることによって、支持基板１と第２の窒化物系半導体層３との結晶方位差等に起因する問題は更に抑制されるので、第２の窒化物系半導体層３の結晶性及び平坦性をより高くすることができる。
（第３実施例）
本発明の実施の形態に係る半導体装置の第３実施例は、図５に示すように、第１の窒化物系半導体層２の単結晶となっている面側２ｂにバッファ層７を更に設けている点が、図３に示した第１実施例としての半導体装置と比して異なる。他は図３に示した半導体装置と実質的に同様であるので、重複した記載を省略する。
バッファ層７は、支持基板１とその上に成長させる第２の窒化物系半導体層３との間の相互作用の強さを調整するための緩衝層である。バッファ層７は、例えば、ＡｌＧａＮ層のＡｌ組成を上方に向かって徐々に減らしたバッファ層や、図６に示すように、ＧａＮで形成された第１バッファ層７ａと、ＡｌＮで形成された第２バッファ層７ｂとが繰り返し形成された多層バッファ層とすることができる。
バッファ層７の形成方法としては、第１の窒化物系半導体層２の少なくとも上面２ｂが単結晶となっている面２ｂ上に、ＭＯＣＶＤ法等の気相エピタキシャル成長法により第１バッファ層７ａを形成する。具体的には、キャリアガスによってアンモニアガス及びＴＭＧガスを処理室に供給して、第１の窒化物系半導体層２の単結晶となっている面側２ｂにノンドープのＧａＮ層からなる第１バッファ層７ａを成長させる。そして、第１バッファ層７ａ上に、ＭＯＣＶＤ法等の気相エピタキシャル成長法により第２バッファ層７ｂを形成する。具体的には、キャリアガスによりアンモニアガス及びＴＭＡガスを処理室に供給して、第１バッファ層７ａ上にＡｌＮ層からなる第２バッファ層７ｂを成長させる。更に、第１バッファ層７ａと第２バッファ層７ｂを順次積層することで多層バッファ層（バッファ層）７が形成される。多層のバッファ層７における、第１バッファ層７ａと第２バッファ層７ｂのペア数は、適宜決定することができるが、ペア数が少なすぎる又は多すぎる場合でも結晶性が悪くなってしまうので、ペア数は２〜１００程度が好ましい。また、第１バッファ層７ａと第２バッファ層７ｂの少なくとも一方の抵抗値をさげるために、第１バッファ層７ａと第２バッファ層７ｂの少なくとも一方にＳｉ等の不純物を添加しても良い。
発明の実施の形態の第３実施例に係る半導体装置によれば、バッファ層７は、第１の窒化物系半導体層２の単結晶となっている面側２ｂに設けられているので、バッファ層７の結晶の質が整えられて、バッファ層７の結晶性及び平坦性が高くなっている。そして、バッファ層７上に設けられた第２の窒化物系半導体層３は、バッファ層７の結晶性及び平坦性に基づいて成長するために、第２の窒化物系半導体層３の結晶性及び平坦性も高くすることができる。
また、第３実施例に係る半導体装置によれば、支持基板１と第１の窒化物系半導体層２の間にバッファ層７を設けることによって、バッファ層７が支持基板１とその上に成長させる第２の窒化物系半導体層３との間の相互作用の強さを調整するために、第２の窒化物系半導体層３の結晶性及び平坦性をより高くすることができる。
（第４実施例）
本発明の実施の形態に係る半導体装置の第４実施例は、図７に示すように、支持基板１と、支持基板１上に設けられ、上面２ｂが少なくとも単結晶となっている第１の窒化物系半導体層２と、第１の窒化物系半導体層２の上面２ｂに設けられ、窒素とガリウムを含む第２の窒化物系半導体層３と、第２の窒化物系半導体層３に電界を印加する複数の電極４ｅ，４ｄとを備える半導体発光素子である。
第２の窒化物系半導体層３は、第１の窒化物系半導体層２の単結晶となっている面２ｂ上に設けられた第１半導体層（ｎ型クラッド層）３３と、第１半導体層３３上に設けられた活性層３４と、活性層３４上に設けられた第２半導体層（ｐ型クラッド層）３５とが積層された構造である。第１半導体層３３は、ｎ型のドーパントとしてシリコンがドープされたｎ型のＧａＮ層等であり、３μｍ程度の厚みを有する。活性層３４は、シリコンがドープされたＩｎＧａＮ層とＧａＮ層とが交互に５周期程度積層された多重量子井戸構造（ＭＱＷ）を採用することができる。なお、活性層３４の量子井戸構造は、多重化していなくて井戸層が１つでも良く、単一量子井戸構造（ＳＱＷ）にすることもできる。第２半導体層３５は、ｐ型のドーパントとしてマグネシウムがドープされたｐ型のＧａＮ層等であり、７０ｎｍ程度の厚みを有する。
活性層３４は、第１半導体層３３から第１導電型のキャリア、第２半導体層３５から第２導電型のキャリアがそれぞれ供給される。第１導電型がｎ型、第２導電型がｐ型である場合、第１半導体層３３から供給される電子と第２半導体層３５から供給される正孔が活性層３４において再結合し、活性層３４から光を発生する。
電極４ｄは、第１半導体層３３に電圧を印加するカソード電極であり、電極４ｅは、第２半導体層３５に電圧を印加するアノード電極である。絶縁膜５は、第２半導体層３５の表面において電極４ｅと接触する個所以外を絶縁するためのシリコン酸化膜等である。
以下に、本発明の実施の形態の第４実施例に係る半導体装置の製造方法について説明する。
（イ）まず、シリコン及び炭化ケイ素等からなるシリコン系基板を用意する。
（ロ）次に、支持基板１の表面の酸化膜を取り除いた後、支持基板１をＭＯＣＶＤ装置（図示略）の処理室に導入し、加熱及び回転可能なサセプタ上に配置する。なお、処理室内は、１／１０気圧〜常圧になるように、処理室内の雰囲気が排気されている。そして、支持基板１上にＭＯＣＶＤ法を用いて、例えばＡｌＮで構成される第１の窒化物系半導体層２をエピタキシャル成長させることで形成する。具体的には、キャリアガスによりアンモニアガス及びＴＭＡガスを処理室に供給して、支持基板１上に上面２bが少なくとも単結晶であるＡｌＮ層からなる第１の窒化物系半導体層２を成長させる。第１の窒化物系半導体層２の形成過程において、支持基板１の温度を最初１０００℃とし、そこからから１３００℃程度へ温度傾斜を設けることによって、第１の窒化物系半導体層２の下面２ａ側が例えば多結晶などで結晶性が低く、第１の窒化物系半導体層２の下面２ａから第１の窒化物系半導体層２の上面２ｂに向かって結晶性が高くなるようにすることが可能となる。
（ハ）次に、単結晶である第１の窒化物系半導体層２の支持基板１に接する面２ａと対向する面側２ｂに、ｎ型のＧａＮ層からなる第１半導体層３３をエピタキシャル成長させる。具体的には、キャリアガスによってアンモニア、トリメチルガリウム及びシランを処理室に供給して、シリコンがドープされたｎ型ＧａＮ層からなる第１半導体層３３を成長させる。
（ニ）次に、キャリアガスによってアンモニア、トリメチルガリウムを処理室に供給してノンドープのＧａＮ層を成長させた後、上述のガスとともにシラン及びトリメチルインジウムを供給することによりシリコンがドープされたＩｎＧａＮ層を成長させる。そして、これらノンドープのＧａＮ層とシリコンがドープされたＩｎＧａＮ層を成長させる工程を交互に所望の回数繰り返すことによって量子井戸構造を有する活性層３４を形成する。その後、キャリアガスによってアンモニア及びトリメチルガリウムを処理室に供給して、活性層３４上にＧａＮ層からなるファイナルバリア層（図示略）を成長させる。
（ホ）次に、キャリアガスによってアンモニアガス、トリメチルガリウム、トリメチルアルミニウム及びエチルシクロペンタジエニルマグネシウムを処理室に供給して、ファイナルバリア層上にマグネシウムがドープされたｐ型のＡｌＧａＮ層からなるｐ型電子阻止層（図示略）を成長させる。
（へ）次に、キャリアガスによってアンモニアガス、トリメチルガリウム及びエチルシクロペンタジエニルマグネシウムを処理室に供給して、マグネシウムがドープされたＧａＮ層からなるｐ型の第２半導体層３５を成長させる。これによって半導体層（発光部）３が完成する。
（ト）次に、スパッタリング法や真空蒸着法により、ＺｎＯからなる電極４ｅを第２半導体層３５の上面に形成する。
（チ）次に、レジストを所望のパターンに形成して、電極４ｅ及び第２の窒化物系半導体層３をエッチングすることにより、第１半導体層３３の一部領域がメサエッチングされて電極面が露出する。そして、露出された電極面において、抵抗加熱法または電子ビーム法等の真空蒸着法によりＴｉ層及びＡｌ層を順に積層して電極４ｄを形成する。
（リ）次に、周知のダイシング工程等により、エピタキシャルウェハを素子分離部分で切断分離して個別化した半導体装置（半導体発光素子）を完成させる。
本発明の実施の形態の第４実施例に係る半導体装置によれば、第１の窒化物系半導体層２の単結晶となっている面側２ｂに第２の窒化物系半導体層３である第１半導体層３３、活性層３４、及び第２半導体層３５が設けられることにより、第２の窒化物系半導体層３の結晶の質が整えられ、第２の窒化物系半導体層３の結晶性及び平坦性が高くすることができる。
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
例えば、第２実施例で示した中間層６と、第３実施例で示したバッファ層７の両方を有する半導体装置とすることも可能である。
また、第４実施例において、第１半導体層３３をｐ型クラッド層、第２半導体層３５をｎ型クラッド層としたが、第１半導体層３３をｎ型クラッド層、第２半導体層３５をｐ型クラッド層として逆に配置しても良い。
この様に、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
本発明の実施の形態に係る半導体ウェハの模式的断面図である。 本発明の実施の形態に係る半導体ウェハの模式的平面図である。 本発明の実施の形態に係る半導体装置である第１実施例の高電子移動度トランジスタの模式的断面図である。 本発明の実施の形態に係る半導体装置である第２実施例の高電子移動度トランジスタの模式的断面図である。 本発明の実施の形態に係る半導体装置である第３実施例の高電子移動度トランジスタの模式的断面図である。 本発明の実施の形態に係る半導体装置である第３実施例のバッファ層の拡大図である。 本発明の実施の形態に係る半導体装置である第４実施例の半導体発光素子の模式的断面図である。
符号の説明
１…支持基板
１０…半導体ウェハ
１２…半導体チップ
２…第１の窒化物系半導体層
３…第２の窒化物系半導体層
３０…電子走行層
３１…スペーサ層
３２…電子供給層
３３…第１半導体層
３４…活性層
３５…第２半導体層
４ａ〜４ｅ…電極
５…絶縁膜
６…中間層
７…バッファ層
７ａ…第１バッファ層
７ｂ…第２バッファ層

Claims (2)

  1. シリコン系基板である支持基板の（１１１）面上に直接、Ａｌを含む窒化物系半導体からなる単結晶の第１の窒化物系半導体層を成長させ、前記第１の窒化物系半導体層の上面に、窒素とガリウムを含む第２の窒化物系半導体層を成長させる工程
    とを含み、前記第１の窒化物系半導体層の形成過程において成長温度に温度傾斜を設けることによって、前記第１の窒化物系半導体層は、前記第２の窒化物系半導体層側に比べて前記支持基板側の結晶性が低く形成されることを特徴とする半導体ウェハ製造方法。
  2. シリコン系基板である支持基板の（１１１）面上に直接、Ａｌを含む窒化物系半導体からなる単結晶の第１の窒化物系半導体層を成長させ、前記第１の窒化物系半導体層の上面に、窒素とガリウムを含む第２の窒化物系半導体層を成長させる工程と、
    前記第２の窒化物系半導体層に電界を印加する複数の電極を形成する工程
    とを含み、前記第１の窒化物系半導体層の形成過程において成長温度に温度傾斜を設けることによって、前記第１の窒化物系半導体層は、前記第２の窒化物系半導体層側に比べて前記支持基板側の結晶性が低く形成されることを特徴とする半導体装置製造方法。
JP2008297068A 2008-11-20 2008-11-20 半導体ウェハ製造方法及び半導体装置製造方法 Active JP5412093B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008297068A JP5412093B2 (ja) 2008-11-20 2008-11-20 半導体ウェハ製造方法及び半導体装置製造方法
US12/620,008 US20100123139A1 (en) 2008-11-20 2009-11-17 Semiconductor wafer, semiconductor device, semiconductor wafer manufacturing method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008297068A JP5412093B2 (ja) 2008-11-20 2008-11-20 半導体ウェハ製造方法及び半導体装置製造方法

Publications (2)

Publication Number Publication Date
JP2010123800A JP2010123800A (ja) 2010-06-03
JP5412093B2 true JP5412093B2 (ja) 2014-02-12

Family

ID=42171267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008297068A Active JP5412093B2 (ja) 2008-11-20 2008-11-20 半導体ウェハ製造方法及び半導体装置製造方法

Country Status (2)

Country Link
US (1) US20100123139A1 (ja)
JP (1) JP5412093B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146908A (ja) * 2011-01-14 2012-08-02 Sanken Electric Co Ltd 半導体ウェハ及び半導体装置
KR101761638B1 (ko) 2011-01-19 2017-07-27 삼성전자주식회사 질화물 반도체 발광소자
US9691855B2 (en) * 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
JP6261437B2 (ja) * 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
JP6499481B2 (ja) * 2015-03-17 2019-04-10 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP7071893B2 (ja) * 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法
US11309177B2 (en) * 2018-11-06 2022-04-19 Stmicroelectronics S.R.L. Apparatus and method for manufacturing a wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964477A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
JP4375972B2 (ja) * 2003-01-28 2009-12-02 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
KR100616619B1 (ko) * 2004-09-08 2006-08-28 삼성전기주식회사 질화물계 이종접합 전계효과 트랜지스터
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP5025168B2 (ja) * 2006-06-08 2012-09-12 昭和電工株式会社 Ｉｉｉ族窒化物半導体積層構造体の製造方法
JP4584293B2 (ja) * 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器

Also Published As

Publication number Publication date
US20100123139A1 (en) 2010-05-20
JP2010123800A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
TWI230978B (en) Semiconductor device and the manufacturing method thereof
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
KR100706952B1 (ko) 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US8981382B2 (en) Semiconductor structure including buffer with strain compensation layers
US8928000B2 (en) Nitride semiconductor wafer including different lattice constants
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
WO2005074019A1 (ja) 半導体装置
JP5163045B2 (ja) エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
WO2010125850A1 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP5412093B2 (ja) 半導体ウェハ製造方法及び半導体装置製造方法
US20130307024A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2008012877A1 (fr) DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
US20130112939A1 (en) New iii-nitride growth method on silicon substrate
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
WO2012137781A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP4725763B2 (ja) 半導体素子形成用板状基体の製造方法
JP5460751B2 (ja) 半導体装置
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
CN117561614A (zh) 铝氮化物层的制造方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP7540714B2 (ja) 半導体素子構造の製造方法
US9680055B2 (en) Hetero-substrate, nitride-based semiconductor light emitting device, and method for manufacturing the same
WO2024085243A1 (ja) 半導体基板、テンプレート基板、並びにテンプレート基板の製造方法および製造装置
US20230022774A1 (en) Manufacturing method for semiconductor element, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130130

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Ref document number: 5412093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250