JP5486784B2 - 液晶表示装置 - Google Patents

Description

本発明は液晶表示装置に係り、特に、表示領域部の周囲に形成される信号配線等を絶縁膜を介して被う導電膜（シールド膜）を備える液晶表示装置に関する。

アクティブ・マトリックス型の液晶表示装置（パネル）は、液晶を挟持して対向配置される一対の基板を外囲器とし、マトリックス状に配置された複数の画素の集合からなる表示領域部が形成されている。液晶層は前記表示領域部を囲んで形成される環状のシール材によって一対の基板の間に封入されて構成されている。

また、シール材に囲まれた領域内であって表示領域部の外周には、シール材の外方の領域から引き回される複数の信号配線（引き回し配線）が形成され、これら信号配線は、表示領域部のたとえばゲート信号線、ドレイン信号線、基準信号線等と電気的に接続されるようになっている。

この場合、たとえばゲート信号線と電気的に接続される引き回し配線からは、比較的大きな漏れ電界が発生し、この漏れ電界が引き回し配線に隣接する表示領域部の液晶に悪影響を及ぼすことが知られている。このため、絶縁膜を介して前記引き回し配線を被って導電膜を形成し、該導電膜を前記電界のシールド膜として機能させる技術がたとえば下記特許文献１に開示されている。また、該特許文献１には、いわゆるＩＰＳ（In Plane Switching）型の液晶表示装置において、前記導電膜を対向電極と同電位にするように構成して、フローティングを回避している。

図６（ａ）、（ｂ）は、ＩＰＳ型の液晶表示装置であって、表示領域部ＡＲ内の各ゲート信号線ＧＬにおいて、一方の側の端部から信号が供給されるものと、他方の側の端部から信号が供給されるものとが存在する従来の液晶表示装置を示す構成図である。ここで、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のｂ−ｂ線における断面図を示し、それぞれ、本発明の実施例である図１（ａ）、（ｂ）に対応した図となっている。このため、以下の説明においては、従来の技術の不都合な説明に必要な構成の説明だけに止める。他の部分の詳細な構成については、図１（ａ）、（ｂ）における説明を参照されたい。

図６（ａ）、（ｂ）において、液晶ＬＣを挟持して配置される基板ＳＵＢ１、基板ＳＵＢ２があり、該液晶ＬＣはシール材ＳＬによって封入されている。基板ＳＵＢ１のシール材ＳＬに囲まれた液晶ＬＣ側の面には、該シール材ＳＬとの間に若干の隙間を有して表示領域部ＡＲが形成されている。表示領域部ＡＲにはマトリックス状に配置された複数の画素（図示せず）が形成され、これら各画素の駆動に必要なゲート信号線ＧＬ、ドレイン信号線ＤＬ、コモン信号線ＣＬを備えている。

なお、ここで、コモン信号線ＣＬは、各画素に形成される対向電極ＣＴと一体に形成され、表示領域部ＡＲのほぼ全域において該対向電極とともに面状導電膜で形成されたものとなっている。コモン信号線ＣＬには、ドレイン信号線ＤＬに供給される映像信号に対して基準となる信号（基準信号）が供給され、少なくとも１フレーム表示において各画素の対向電極ＣＴには同一の電位が印加されるように駆動される。

ゲート信号線ＧＬは、図中ｙ方向に並設され、たとえば一つおきに、表示領域部ＡＲの図中左側に配置される引き回し配線ＷＬ（図中符号ＷＬ（１）で示す）に電気的に接続され、他の残りのゲート信号線ＧＬは表示領域部ＡＲの図中右側に配置される引き回し配線ＷＬ（図中符号ＷＬ（２）で示す）に電気的に接続されている。

引き回し配線ＷＬ（１）の形成領域には、絶縁膜ＩＮを介して該引き回し配線ＷＬ（１）を被って導電膜ＣＥＬ（図中符号ＣＥＬ（１）で示す）が形成され、引き回し配線ＷＬ（２）の形成領域には、絶縁膜ＩＮを介して該引き回し配線ＷＬ（２）を被って導電膜ＣＥＬ（図中符号ＣＥＬ（２）で示す）が形成されている。導電膜ＣＥＬ（１）、ＣＥＬ（２）は、たとえば表示領域部ＡＲの上側に配置された配線ＷＬＣを介して、互いに電気的に接続されているとともに、コモン信号線ＣＬにも電気的に接続され、対向電極ＣＴと同電位にするように構成して、フローティングを回避している。これら導電膜ＣＥＬ（１）、ＣＥＬ（２）は、いずれも、引き回し配線ＷＬ（１）、引き回し配線ＷＬ（２）から発生する漏れ電界ＬＥＦが表示領域部ＡＲ上の液晶ＬＣに至って分布してしまうのを回避する電界のシールド膜として機能する。

なお、前記導電膜ＣＥＬ（１）、導電膜ＣＥＬ（２）は、それぞれ別個に、シール材ＳＬの外方の領域の基板ＳＵＢ１面に形成された端子ＴＭ（１）、ＴＭ（２）から基準信号が供給されるようになっている。
特開２００５−２７５０５４号公報

一方、上述した構成において、コモン信号線ＣＬを、隣接する一対のゲート信号線ＧＬの間に該ゲート信号線ＧＬに沿って形成するとともに、これら各コモン信号線ＣＬにおいて、一方の側の端部から信号が供給されるものと、他方の側の端部から信号が供給されるものとを存在させて構成しようとした（いわゆる２系統とした）場合に、新たな課題を見いだすに至った。

すなわち、図６（ｂ）に対応する図７に示すように、たとえば導電膜ＣＥＬ（１）の形成にともなって、引き回し配線ＷＬ（１）と該導電膜ＣＥＬ（１）との間に比較的大きな寄生容量Ｃが発生することになる。

この場合、前記各コモン信号線ＣＬに２系統の基準信号を供給する場合において、たとえば、導電膜ＣＥＬ（１）と導電膜ＣＥＬ（２）とを接続したまま、一方のコモン信号線ＣＬに前記導電膜ＣＥＬ（たとえば導電膜ＣＥＬ（１））を通して一方の基準信号を供給し、他方のコモン信号線ＣＬに前記導電膜ＣＥＬ（たとえば導電膜ＣＥＬ（２））を通すことなく他方の基準信号を供給する接続形態を採用しようとすると、一方のコモン信号線ＣＬにおける寄生容量と他方のコモン信号線ＣＬにおける寄生容量に大きな差が生じてくる。

このことから、前記寄生容量とコモン信号線ＣＬの抵抗値との積で定まる時定数に相違が生じ、この時定数の相違が該コモン信号線ＣＬに供給される基準信号の波形歪みの相違を生じさせ、表示領域部ＡＲにおける輝度むらを発生させる不都合が生じる。

本発明の目的は、表示領域部の周囲に形成される信号配線等を絶縁膜を介して被って形成される複数の導電膜において、それぞれの導電膜とこれら導電膜によって被われる信号配線等との間の寄生容量の差を低減できる構成とした液晶表示装置を提供することにある。

本発明の液晶表示装置は、並設される各コモン信号線の一部を一方の導電膜に接続させ、他の残りのコモン信号線を他方の導電膜に接続させ、これら導電膜を、それぞれ電気的に分離させて、独立に信号を供給する構成としたものである。これにより、一方の導電膜に起因する寄生容量と他方の導電膜に起因する寄生容量の差を低減させるように構成することができる。

本発明の構成は、たとえば、以下のようなものとすることができる。

（１）本発明の液晶表示装置は、第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持された液晶とを有し、マトリックス状に配置された複数の画素の集合からなる表示領域部を備えたアクティブ・マトリックス型の液晶表示装置であって、
前記第１基板の前記液晶側の面に、前記表示領域部の外周に配置された複数の信号配線と、絶縁膜を介して前記信号配線を被って形成され、前記信号配線で発生する電界が前記表示領域部に分布することを遮蔽する導電膜とを有し、
前記第１基板は、前記表示領域部内に、前記複数の画素に走査信号を供給する複数のゲート信号線と、前記複数の画素に基準信号を供給する複数の基準信号線とを備え、
前記複数の信号配線は、前記表示領域部の第１辺側に配置された第１信号配線と、前記表示領域部の前記第１辺側と対向する第２辺側に配置された第２信号配線とから構成され、
前記複数のゲート信号線は、前記第１信号配線を通して信号が供給される第１ゲート信号線と、前記第２信号配線を通して信号が供給される第２ゲート信号線とから構成され、
前記導電膜は、少なくとも前記第１信号配線を被って配置される第１導電膜と、少なくとも前記第２信号配線を被って配置される第２導電膜とから構成され、
前記複数の基準信号線は、前記第１導電膜側において前記第１導電膜と電気的に接続された第１基準信号線と、前記第２導電膜側において前記第２導電膜と電気的に接続された第２基準信号線とから構成され、
前記第１導電膜および前記第２導電膜は、それぞれ電気的に分離されて、信号が供給されることを特徴とする。

（２）本発明の液晶表示装置は、（１）において、前記第１導電膜は、前記表示領域部の前記第１辺側に配置され、前記第２導電膜は、前記表示領域部の前記第２辺側に配置されていることを特徴とする。

（３）本発明の液晶表示装置は、（１）において、前記第１導電膜は、一部が前記表示領域部の前記第１辺側に配置されているとともに、他の一部が前記表示領域部の前記第２辺側に前記第２導電膜と電気的に分離されて並設されて形成され、
前記第１辺側に配置された前記第１導電膜と前記第２辺側に配置された前記第１導電膜とが電気的に接続されていることを特徴とする。

（４）本発明の液晶表示装置は、（１）において、前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、コモン信号線を通して信号が供給される対向電極とを備え、
前記基準信号線は、前記コモン信号線であり、
前記液晶は、前記画素電極と前記対向電極との間の電位差によって発生する電界によって駆動されることを特徴とする。

（５）本発明の液晶表示装置は、（４）において、前記導電膜は、前記画素電極あるいは前記対向電極と同層に形成され、前記画素電極あるいは前記対向電極と同材料から形成されていることを特徴とする。

（６）本発明の液晶表示装置は、（１）において、前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、前記画素電極との間に容量を形成する容量信号線とを備え、
前記基準信号線は、前記容量信号線であることを特徴とする。

（７）本発明の液晶表示装置は、（６）において、前記導電膜は、前記画素電極と同層に形成され、前記画素電極と同材料から形成されていることを特徴とする。

（８）本発明の液晶表示装置は、（１）において、前記第１導電膜に電気的に接続された第１基準信号線および前記第２導電膜に電気的に接続された第２基準信号線は、前記複数の基準信号線の長手方向に交差する方向に交互に配置されていることを特徴とする。

（９）本発明の液晶表示装置は、第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持された液晶とを有し、マトリックス状に配置された複数の画素の集合からなる表示領域部を備えたアクティブ・マトリックス型の液晶表示装置であって、
前記第１基板の前記液晶側の面に、前記表示領域部の第１辺側に配置された第１走査信号駆動回路と、前記表示領域部の前記第１辺側と対向する第２辺側に配置された第２走査信号駆動回路と、絶縁膜を介して前記第１走査信号駆動回路と前記第２走査信号駆動回路とを被って形成され、前記第１走査信号駆動回路と前記第２走査信号駆動回路とで発生する電界が前記表示領域部に分布することを遮蔽する導電膜とを有し、
前記第１基板は、前記表示領域部内に、前記複数の画素に走査信号を供給する複数のゲート信号線と、前記複数の画素に基準信号を供給する複数の基準信号線とを備え、
前記複数のゲート信号線は、前記第１走査信号駆動回路側の端部から信号が供給される第１ゲート信号線と、前記第２走査信号駆動回路側の端部から信号が供給される第２ゲート信号線とから構成され、
前記導電膜は、少なくとも前記第１走査信号駆動回路を被って配置される第１導電膜と、少なくとも第２走査信号駆動回路を被って配置される第２導電膜とから構成され、
前記複数の基準信号線は、前記第１導電膜側において前記第１導電膜と電気的に接続された第１基準信号線と、前記第２導電膜側において前記第２導電膜と電気的に接続された第２基準信号線とから構成され、
前記第１導電膜および前記第２導電膜は、それぞれ電気的に分離されて、信号が供給されることを特徴とする。

（１０）本発明の液晶表示装置は、（９）において、前記第１導電膜は、前記表示領域部の前記第１辺側に配置され、前記第２導電膜は、前記表示領域部の前記第２辺側に配置されていることを特徴とする。

（１１）本発明の液晶表示装置は、（９）において、前記第１導電膜は、一部が前記表示領域部の前記第１辺側に配置されているとともに、他の一部が前記表示領域部の前記第２辺側に前記第２導電膜と電気的に分離されて並設されて形成され、
前記第１辺側に配置された前記第１導電膜と前記第２辺側に配置された前記第１導電膜とが電気的に接続されていることを特徴とする。

（１２）本発明の液晶表示装置は、（９）において、前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、コモン信号線を通して信号が供給される対向電極とを備え、
前記基準信号線は、前記コモン信号線であり、
前記液晶は、前記画素電極と前記対向電極との間の電位差によって発生する電界によって駆動されることを特徴とする。

（１３）本発明の液晶表示装置は、（１２）において、前記導電膜は、前記画素電極あるいは前記対向電極と同層に形成され、前記画素電極あるいは前記対向電極と同材料から形成されていることを特徴とする。

（１４）本発明の液晶表示装置は、（９）において、前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、前記画素電極との間に容量を形成する容量信号線とを備え、
前記基準信号線は、前記容量信号線であることを特徴とする。

（１５）本発明の液晶表示装置は、（１４）において、前記導電膜は、前記画素電極と同層に形成され、前記画素電極と同材料から形成されていることを特徴とする。

（１６）本発明の液晶表示装置は、（９）において、前記第１導電膜に電気的に接続された第１基準信号線および前記第２導電膜に電気的に接続された第２基準信号線は、前記複数の基準信号線の長手方向に交差する方向に交互に配置されていることを特徴とする。

なお、上述した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。

本発明の液晶表示装置によれば、表示領域部の周囲に形成される信号配線等を絶縁膜を介して被って形成される複数の導電膜において、それぞれの導電膜とこれら導電膜によって被われる信号配線等との間の寄生容量の差を低減できるようになる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。

〈実施例１〉
（全体の構成）
図１は、本発明の液晶表示装置の実施例１の構成を示す平面図である。図１（ａ）は平面図を、図１（ｂ）は図１（ａ）のｂ−ｂ線における断面図を示している。図１に示す液晶表示装置（パネル）ＰＮＬはたとえばＩＰＳ型の液晶表示装置を例に挙げて示している。

図１（ａ）において、液晶ＬＣを挟持して対向配置される基板ＳＵＢ１、ＳＵＢ２があり、これら基板ＳＵＢ１、ＳＵＢ２は液晶表示装置（パネル）ＰＮＬの外囲器を構成するようになっている。

基板ＳＵＢ２は、基板ＳＵＢ１よりも小さな面積を有し、基板ＳＵＢ１のたとえば図中下側の領域を露出させるようにして配置されている。基板ＳＵＢ１の基板ＳＵＢ２からの露出された前記領域には画素を駆動する回路からなる半導体チップＣＨがその電極が形成された面をフェースダウンさせて実装されるようになっている。

基板ＳＵＢ１に対する基板ＳＵＢ２の固着は、基板ＳＵＢ２の周辺に配置されるシール材ＳＬによってなされ、このシール材ＳＬは基板ＳＵＢ１、ＳＵＢ２の間の液晶ＬＣの封入を兼ねるようになっている。

シール材ＳＬによって囲まれた領域は、その僅かな周辺を除く中央部において表示領域部ＡＲ（図中点線枠Ａ内）を構成している。表示領域部ＡＲには、図中ｘ方向に延在しｙ方向に並設される複数のゲート信号線ＧＬ、および図中ｙ方向に延在しｘ方向に並設される複数のドレイン信号線ＤＬが形成されている。そして、隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれた領域（図中点線枠Ｂ内）は画素ＰＩＸが形成される領域を構成し、これにより、表示領域部ＡＲにはマトリックス状に配置された複数の画素ＰＩＸが形成されるようになっている。この画素ＰＩＸの構成については、後に、図２を用いて説明をする。また、隣接する一対のゲート信号線ＧＬの間には、該ゲート信号線ＧＬに沿ってコモン信号線ＣＬが形成されている。このコモン信号線ＣＬは、後述の画素電極ＰＸに供給される映像信号に対して基準となる電位を有する信号（基準信号）が供給されるようになっている。なお、図１（ａ）において、コモン信号線ＣＬは、たとえばゲート信号線ＧＬ等と比較すると線幅が大きく描かれている。これは、後に説明するように、該コモン信号線ＣＬが対向電極（図２に符号ＣＴで示す）を兼備した構成となっているからである。

図中ｙ方向に並設される前記ゲート信号線ＧＬは、それぞれ、その一方の端部から信号（走査信号）が供給されるゲート信号線ＧＬと、他方の端部から信号（走査信号）が供給されるゲート信号線ＧＬとが存在し、それらは、たとえば、一つおきに交互に配置されるようになっている。すなわち、表示領域部ＡＲの図中左側におけるシール材ＳＬ内の領域に該表示領域部ＡＲの図中左辺側に沿って複数の引き回し配線ＷＬ（図中符号ＷＬ（１）で示す）が配置され、これら引き回し配線ＷＬ（１）は、その一端が前記半導体チップＣＨの出力電極（図示せず）に電気的に接続されているともに、他端は前記ゲート信号線ＧＬのうち対応するゲート信号線ＧＬに電気的に接続されている。また、表示領域部ＡＲの図中右側におけるシール材ＳＬ内の領域に該表示領域部ＡＲの図中右辺側に沿って複数の引き回し配線ＷＬ（図中符号ＷＬ（２）で示す）が配置され、これら引き回し配線ＷＬ（２）は、その一端が前記半導体チップＣＨの出力電極（図示せず）に電気的に接続されているともに、他端は前記ゲート信号線ＧＬのうち対応するゲート信号線ＧＬに電気的に接続されている。

前記引き回し配線ＷＬ（１）は、図１（ｂ）に示すように、その上層に絶縁膜ＩＮが形成され、この絶縁膜ＩＮの表面に形成された導電膜ＣＥＬ（図中符号ＣＥＬ（１）で示す）によって被われるようになっている。これにより、引き回し配線ＷＬ（１）から発生する電界ＬＥＦが表示領域部ＡＲ上の液晶ＬＣに至って分布（漏れ電界）してしまうのを回避するようになっている。また、図示していないが、前記引き回し配線ＷＬ（２）においても、その近傍は図１（ｂ）に示すと同様の構成となっており、導電膜ＣＥＬ（図１（ａ）中符号ＣＥＬ（２）で示す）によって、引き回し配線ＷＬ（２）から発生する電界ＬＥＦが表示領域部ＡＲ上の液晶ＬＣに至って分布してしまうのを回避するようになっている。

図中ｙ方向に並設される前記コモン信号線ＣＬは、それぞれ、その一方の端部から信号が供給されるコモン信号線と、他方の端部から信号が供給されるコモン信号線とが存在し、それらは、たとえば、一つおきに交互に配置されるようになっている。このように２系統のコモン信号線ＣＬを形成することにより、たとえば、互いに逆相関係となる基準信号を供給することができるようになる。

図１（ａ）に示すように、図中左端から信号が供給されるコモン信号線ＣＬは、それぞれ、表示領域部ＡＲの図中左側に配置される導電膜ＣＥＬ（１）に電気的に接続され、該導電膜ＣＥＬ（１）はシール材ＳＬの外側における基板ＳＵＢ１上に形成された端子ＴＭ（図中符号ＴＭ（１）で示す）と電気的に接続されている。これらにより、前記各コモン信号線ＣＬには導電膜ＣＥＬ（１）を通して端子ＴＭ（１）から第１基準信号が供給されるようになっている。また、図中右端から信号が供給されるコモン信号線ＣＬは、それぞれ、表示領域部ＡＲの図中右側に配置される導電膜ＣＥＬ（２）に電気的に接続され、該導電膜ＣＥＬ（２）はシール材ＳＬの外側における基板ＳＵＢ１上に形成された端子ＴＭ（図中符号ＴＭ（２）で示す）と電気的に接続されている。これらにより、前記各コモン信号線ＣＬには導電膜ＣＥＬ（２）を通して端子ＴＭ（２）から第２基準信号が供給されるようになっている。尚、導電膜ＣＥＬ（１）および導電膜ＣＥＬ（２）は、互いに電気的に分離されている。

また、前記ドレイン信号線ＤＬは、図中下側の端部がシール材ＳＬを超えて延在され、前記半導体チップＣＨの出力電極（図示せず）に電気的に接続されている。

なお、前記基板ＳＵＢ２の液晶側の面には、たとえば表示領域部ＡＲに形成されたブラックマトリックス（遮光膜）ＢＭがシール材ＳＬの形成領域にまで形成され、該ブラックマトリックスＢＭを被うようにして平坦化膜ＯＣが形成されている。また、基板ＳＵＢ１、ＳＵＢ２の少なくとも表示領域部ＡＲにおける液晶ＬＣと当接する面には、それぞれ配向膜ＯＲＩ１、ＯＲＩ２が形成されている。

（画素の構成）
図２（ａ）、（ｂ）は、前記画素ＰＩＸの例を示す構成図である。図２（ａ）は平面図、図２（ｂ）は図２（ａ）のｂ−ｂ線における断面図である。

まず、基板ＳＵＢ１の液晶側の面（表面）に、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは、たとえば、表示領域部ＡＲの外方の領域において前記引き回し配線ＷＬ（１）、ＷＬ（２）と一体に形成されるようになっている。

基板ＳＵＢ１の表面には、ゲート信号線ＧＬを被って絶縁膜ＧＩが形成され、この絶縁膜ＧＩは後述の薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになっている。

絶縁膜ＧＩの表面であってゲート信号線ＧＬの一部に重畳する薄膜トランジスタＴＦＴの形成領域に、たとえばアモルファスＳｉからなる半導体層ＡＳが島状に形成されている。前記薄膜トランジスタＴＦＴは、前記半導体層ＡＳの表面に、互いに対向配置されたドレイン電極ＤＴ、ソース電極ＳＴが形成されることにより、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ（Metal Insulator Semiconductor）型トランジスタが構成されるようになる。

前記基板ＳＵＢ１の表面には図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬの一部を前記半導体層ＡＳの表面に延在させることにより、該延在部を薄膜トランジスタＴＦＴの前記ドレイン電極ＤＴとするようになっている。また、ドレイン信号線ＤＬの形成の際に、薄膜トランジスタＴＦＴの前記ソース電極ＳＴが形成され、このソース電極ＳＴは半導体層ＡＳの形成領域を超えて画素領域に延在するパッド部ＰＤを具備するように構成されている。このパッド部ＰＤは後述の画素電極ＰＸと電気的に接続される部分として構成される。

前記基板ＳＵＢ１の表面にはドレイン信号線ＤＬ等を被って保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは薄膜トランジスタＴＦＴの液晶との直接の接触を回避するための絶縁膜からなり、たとえば、無機絶縁膜および有機絶縁膜の積層構造から構成される。有機絶縁膜を用いるのはたとえば保護膜ＰＡＳの表面を平坦化する効果を奏するためである。

保護膜ＰＡＳの表面であって隣接する一対のゲート信号線ＧＬの間には、該ゲート信号線ＧＬの走行方向に沿って形成されるコモン信号線ＣＬが形成されている。このコモン信号線ＣＬは図中ｘ方向に並設される各画素領域のほぼ全域を被って形成され、各画素領域における対向電極ＣＴを兼備した構成となっている。このコモン信号線ＣＬ（対向電極ＣＴ）は、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成されている。

基板ＳＵＢ１の表面には、コモン信号線ＣＬ（対向電極ＣＴ）を被って層間絶縁膜ＬＩが形成され、この層間絶縁膜ＬＩの上面には各画素領域ごとに画素電極ＰＸが形成されている。画素電極ＰＸは、たとえば図中ｙ方向に延在されｘ方向に並設された複数（図ではたとえば３個）の線状の電極からなり、これら各電極は、前記薄膜トランジスタＴＦＴ側の端部において互いに接続された接続部ＪＮを備えている。画素電極ＰＸは、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成されている。画素電極ＰＸの接続部ＪＮの一部は、層間絶縁膜ＬＩおよび保護膜ＰＡＳに形成されたスルーホールＴＨを通して前記ソース電極ＳＴのパッド部ＰＤに電気的に接続されるようになっている。また、この場合において、コモン信号線ＣＬ（対向電極ＣＴ）において、予め、前記スルーホールＴＨとほぼ同軸で該スルーホールＴＨよりも充分に径の大きな開口ＯＰが形成され、前記画素電極ＰＸが対向電極ＣＴと電気的にショートしてしまうのを回避させている。

また、基板ＳＵＢ１の表面には、画素電極ＰＸを被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶ＬＣと当接する膜からなり、液晶ＬＣの分子の初期配向方向を決定するように機能する。

そして、液晶ＬＣは、画素電極ＰＸと対向電極ＣＴとの間の電位差によって発生する電界によって駆動される。

ここで、図１（ａ）、（ｂ）に示した導電膜ＣＥＬ（１）、ＣＥＬ（２）は、たとえば画素電極ＰＸの形成の際に形成され、これにより、該画素電極ＰＸと同じ材料（たとえばＩＴＯ）で形成されている。前記導電膜ＣＥＬ（１）、ＣＥＬ（２）を液晶ＬＣにできるだけ近い層で形成し、しかも製造工程数が増えないようにするためである。しかし、画素電極ＰＸに限ることはなく、対向電極ＣＴの形成の際に、該対向電極ＣＴと同じ材料で形成するようにしてもよい。なお、図１（ｂ）に示した絶縁膜ＩＮは、図２（ｂ）に示す絶縁膜ＧＩ、保護膜ＰＡＳ、層間絶縁膜ＬＩの積層体として構成されている。

上述した構成では、コモン信号線ＣＬは対向電極ＣＴを兼備した構成としたものである。しかし、これらは互いに別個のものとして形成するように構成してもよい。この場合、たとえば、対向電極ＣＴは各画素領域に該画素領域の大部分を被って形成される面状の透明電極とし、コモン信号線ＣＬはこれら対向電極ＣＴを共通に接続する線状の金属層で形成するようにしてもよい。

〈比較例〉
図３（ａ）は、実施例１の場合と同様に、コモン信号線ＣＬにおいて、一方の側の端部から信号が供給されるものと、他方の側の端部から信号が供給されるものとを存在させて構成したものであるが、導電膜ＣＥＬ（たとえば導電膜ＣＥＬ（１））との結線を異ならしめた場合に不都合が生じる構成を比較例として挙げたものである。図３（ａ）は図１（ａ）に対応して描いた図となっている。

図３（ａ）において、図１（ａ）の場合と比較して異なる構成は、導電膜ＣＥＬ（１）は表示領域部ＡＲのたとえば上側に引き回した配線ＷＬＣによって導電膜ＣＥＬ（２）と電気的に接続されている点である。そして、前記導電膜ＣＥＬ（２）と電気的に接続されたコモン信号線ＣＬ以外の他のコモン信号線は、導電膜ＣＥＬ（１）を介さずに端子ＴＭ（１）と電気的に接続されている点でも図１（ａ）と異なる。このように構成しても、基準信号が供給される導電膜ＣＥＬ（１）、導電膜ＣＥＬ（２）において、それぞれ、引き回し配線ＷＬ（１）、引き回し配線ＷＬ（２）からの電界（漏れ電界）に対して安定したシールド機能をもたせることができる。

しかし、導電膜ＣＥＬ（２）に接続される各コモン信号線ＣＬには、該導電膜ＣＥＬ（２）と引き回し配線ＷＬ（２）との寄生容量ばかりでなく、導電膜ＣＥＬ（１）と引き回し配線ＷＬ（１）との寄生容量も付加されることになる。このため、図３（ｂ）に示すように、端子ＴＭ（１）に電気的に直接に接続されたコモン信号線ＣＬには点線に示す信号波形の基準信号αが印加されるのに対し、導電膜ＣＥＬ（２）に電気的に接続された他のコモン信号線には実線に示す信号波形の基準信号βが印加され、この基準信号βの信号波形は基準信号αの信号波形よりも波形歪みが大きくなってしまうようになる。波形歪みの程度は信号線が有する容量と抵抗の積に比例する関係にあるからである。なお、図３（ｂ）は、その横軸に時間（Ｔ）を、縦軸に基準信号の電圧（Ｖ）をとっている。このような場合、図３（ｃ）に示すように、液晶表示装置ＰＮＬの表示領域部ＡＲには、各コモン信号線ＣＬが形成されている各ラインにおいて、たとえば奇数のラインと偶数のラインとで波形歪みの相違に起因する輝度差が生じる表示がなされることになる。

これに対して実施例１に示した構成は、並設される各コモン信号線ＣＬの一部を一方の導電膜（たとえば導電膜ＣＥＬ（１））に接続させ、他の残りのコモン信号線ＣＬを他方の導電膜（たとえば導電膜ＣＥＬ（２））に接続させ、これら導電膜ＣＥＬ（１）、ＣＥＬ（２）を、それぞれ電気的に分離させて、独立に信号を供給する構成としたものである。これにより、一方の導電膜に起因する寄生容量と、他方の導電膜に起因する寄生容量とを独立に調整でき、これら各寄生容量の差を低減させるように構成できる。

〈実施例２〉
図４は、本発明の液晶表示装置の実施例２を示す構成図である。図４は、図１（ａ）と対応させて描いている。

図４において、図１（ａ）の場合と比較して異なる構成は、まず、たとえば表示領域部ＡＲの図中左側において、導電膜ＣＥＬ（１）と、この導電膜ＣＥＬ（１）と電気的に分離された導電膜ＣＥＬ（３）が並設されて配置され、この導電膜ＣＥＬ（３）は、表示領域ＡＲの図中右側に配置されている導電膜ＣＥＬ（２）と、たとえば表示領域部ＡＲの図中上側に配置される配線ＷＬＣによって電気的に接続されていることにある。

前記導電膜ＣＥＬ（３）は、導電膜ＣＥＬ（２）と電気的に接続されているコモン信号線ＣＬの寄生容量を増加させ、また、導電膜ＣＥＬ（１）に電気的に接続されているコモン信号線ＣＬの寄生容量を減少させるように機能させるようにしたものである。

したがって、導電膜ＣＥＬ（３）は、導電膜ＣＥＬ（２）とは分離された箇所に配置されるが、電気的には該導電膜ＣＥＬ（２）と同一の機能を有する。この実施例では、図４に示すように、導電膜ＣＥＬ（３）は直接にはコモン信号線ＣＬと接続されておらず、導電膜ＣＥＬ（３）に近接して配置されるコモン信号線ＣＬであって導電膜ＣＥＬ（２）に電気的に接続されていないコモン信号線ＣＬは、導電膜ＣＥＬ（２）を迂回させて導電膜ＣＥＬ（１）に電気的に接続させるようにしている。

例えば、導電膜ＣＥＬ（１）および導電膜ＣＥＬ（２）の下に形成されている配線や回路が左右対称ではない場合などに、実施例１のように構成しただけでは左右の寄生容量のバランスが取れない場合でも、このように構成することにより、それぞれ発生する寄生容量の調整を容易に行うことができるようになる。

〈実施例３〉
図５は、本発明の液晶表示装置の実施例３を示す構成図である。図５は、図１（ａ）と対応させて描いている。

図５において、図１（ａ）の場合と比較して異なる構成は、表示領域部ＡＲの図中左側および右側に、それぞれ、走査信号駆動回路Ｖ（図中符号Ｖ（１）で示す）、走査信号駆動回路Ｖ（図中符号Ｖ（２）で示す）が形成されていることにある。表示領域部ＡＲ内の各ゲート信号線ＧＬは、走査信号駆動回路Ｖ（１）側の端部において該走査信号駆動回路Ｖ（１）に電気的に接続されるものと、走査信号駆動回路Ｖ（２）側の端部において該走査信号駆動回路Ｖ（２）に電気的に接続されるものとがあり、それらはたとえば交互に配列されている。

そして、走査信号駆動回路Ｖ（１）、Ｖ（２）は、それぞれ、半導体チップＣＨからの信号で駆動し、各ゲート信号線ＧＬに走査信号を供給するようになっている。走査信号駆動回路Ｖ（１）、Ｖ（２）は、基板ＳＵＢ１上に表示領域部ＡＲの形成の際に並行して形成される回路で、複数の薄膜トランジスタを備えて構成される。このような走査信号駆動回路Ｖ（１）、Ｖ（２）を備えることで、半導体チップＣＨを小さなものに構成することができるようになる。

そして、走査信号駆動回路Ｖ（１）上には、絶縁膜を介して、該走査信号駆動回路Ｖ（１）を被って導電膜ＣＥＬ（１）が形成され、走査信号駆動回路Ｖ（２）上には、絶縁膜を介して、該走査信号駆動回路Ｖ（２）を被って導電膜ＣＥＬ（２）が形成されている。

導電膜ＣＥＬ（１）、ＣＥＬ（２）は、それぞれ、走査信号駆動回路Ｖ（１）、Ｖ（２）からの電界が表示領域部ＡＲ上の液晶ＬＣ内に分布してしまうのを遮蔽するように機能し、それぞれ、走査信号駆動回路Ｖ（１）、Ｖ（２）との間の寄生容量の差を低減させるために、それらの結線方法は図１（ａ）に説明したものと同様となっている。

〈実施例４〉
上述した実施例では、横電界方式の液晶表示装置について説明したものである。しかし、縦電界方式の液晶表示装置についても適用することができる。この場合、縦電界方式の液晶表示装置は、画素電極が形成される基板ＳＵＢ１と液晶を介して対向する他の基板ＳＵＢ２側に対向電極を備えることとから、基板ＳＵＢ１側に前述したコモン信号線ＣＬは形成されることがない構成となる。しかし、各画素において、画素電極との間に容量を構成するため、基板ＳＵＢ１に、たとえば、図１（ａ）に示したコモン信号線ＣＬに代えて容量信号線を形成し、この容量信号線を、前記コモン信号線ＣＬと同様に２系統で構成する場合がある。したがって、この場合においても、本発明を適用することができる。この容量信号線の場合でも、供給される信号は基準信号に相当する。

〈実施例５〉
上述した実施例では、導電膜ＣＥＬは、ゲート信号線ＧＬの引き回し配線ＷＬ、あるいはゲート信号線ＧＬに走査信号を供給する走査信号駆動回路Ｖを被うように構成したものである。しかし、ドレイン信号線ＤＬの引き回し配線を被うように形成しても、あるいは該ドレイン信号線ＤＬに接続されるＲＧＢ切り替え回路（映像信号時分割回路）等を形成した場合には、該ＲＧＢ切り替え回路等を被うように形成してもよい。また、表示領域部ＡＲの周辺に静電保護回路が形成されている場合には、この静電保護回路を被うようにして形成するようにしてもよい。

本発明の液晶表示装置の実施例１の構成を示す構成図である。 本発明の液晶表示装置の画素の構成の例を示す図である。 本発明の効果を説明するための比較例となる構成を示す図である。 本発明の液晶表示装置の実施例２の構成を示す構成図である。 本発明の液晶表示装置の実施例３の構成を示す構成図である。 従来の液晶表示装置の例の構成を示す構成図である。 導電膜と引き回し配線との間に寄生容量が生じることを説明する図である。

符号の説明

ＰＮＬ……液晶表示装置（パネル）、ＳＵＢ１、ＳＵＢ２……基板、ＳＬ……シール材、ＬＣ……液晶、ＡＲ……表示領域部、ＰＩＸ……画素、ＣＨ……半導体チップ、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……コモン信号線、ＷＬ（１）、ＷＬ（２）……引き出し配線、ＣＥＬ（１）、ＣＥＬ（２）、ＣＥＬ（３）……導電膜、ＴＭ（１）、ＴＭ（２）……端子、ＬＥＦ……電界、ＢＭ……ブラックマトリックス、ＯＣ……平坦化膜、ＯＲＩ１、ＯＲＩ２……配向膜、ＴＦＴ……薄膜トランジスタ、ＡＳ……半導体層、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部、ＰＸ……画素電極、ＣＴ……対向電極、ＧＩ……絶縁膜（ゲート絶縁膜）、ＰＡＳ……保護膜、ＬＩ……層間絶縁膜、ＩＮ……絶縁膜、Ｖ（１）、Ｖ（２）……走査信号駆動回路、Ｃ……寄生容量，ＴＨ……スルーホール，ＯＰ……開口。

Claims (16)

1. 第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持された液晶とを有し、マトリックス状に配置された複数の画素の集合からなる表示領域部を備えたアクティブ・マトリックス型の液晶表示装置であって、
   前記第１基板の前記液晶側の面に、前記表示領域部の外周に配置された複数の信号配線と、絶縁膜を介して前記信号配線を被って形成され、前記信号配線で発生する電界が前記表示領域部に分布することを遮蔽する導電膜とを有し、
   前記第１基板は、前記表示領域部内に、前記複数の画素に走査信号を供給する複数のゲート信号線と、前記複数の画素に基準信号を供給する複数の基準信号線とを備え、
   前記複数の信号配線は、前記表示領域部の第１辺側に配置された第１信号配線と、前記表示領域部の前記第１辺側と対向する第２辺側に配置された第２信号配線とから構成され、
   前記複数のゲート信号線は、前記第１信号配線を通して信号が供給される第１ゲート信号線と、前記第２信号配線を通して信号が供給される第２ゲート信号線とから構成され、
   前記導電膜は、少なくとも前記第１信号配線を被って配置される第１導電膜と、少なくとも前記第２信号配線を被って配置される第２導電膜とから構成され、
   前記複数の基準信号線は、前記第１導電膜側において前記第１導電膜と電気的に接続された第１基準信号線と、前記第２導電膜側において前記第２導電膜と電気的に接続された第２基準信号線とから構成され、
   前記第１導電膜および前記第２導電膜は、それぞれ電気的に分離されて、信号が供給されることを特徴とする液晶表示装置。
2. 前記第１導電膜は、前記表示領域部の前記第１辺側に配置され、前記第２導電膜は、前記表示領域部の前記第２辺側に配置されていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１導電膜は、一部が前記表示領域部の前記第１辺側に配置されているとともに、他の一部が前記表示領域部の前記第２辺側に前記第２導電膜と電気的に分離されて並設されて形成され、
   前記第１辺側に配置された前記第１導電膜と前記第２辺側に配置された前記第１導電膜とが電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置。
4. 前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、コモン信号線を通して信号が供給される対向電極とを備え、
   前記基準信号線は、前記コモン信号線であり、
   前記液晶は、前記画素電極と前記対向電極との間の電位差によって発生する電界によって駆動されることを特徴とする請求項１に記載の液晶表示装置。
5. 前記導電膜は、前記画素電極あるいは前記対向電極と同層に形成され、前記画素電極あるいは前記対向電極と同材料から形成されていることを特徴とする請求項４に記載の液晶表示装置。
6. 前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、前記画素電極との間に容量を形成する容量信号線とを備え、
   前記基準信号線は、前記容量信号線であることを特徴とする請求項１に記載の液晶表示装置。
7. 前記導電膜は、前記画素電極と同層に形成され、前記画素電極と同材料から形成されていることを特徴とする請求項６に記載の液晶表示装置。
8. 前記第１導電膜に電気的に接続された第１基準信号線および前記第２導電膜に電気的に接続された第２基準信号線は、前記複数の基準信号線の長手方向に交差する方向に交互に配置されていることを特徴とする請求項１に記載の液晶表示装置。
9. 第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持された液晶とを有し、マトリックス状に配置された複数の画素の集合からなる表示領域部を備えたアクティブ・マトリックス型の液晶表示装置であって、
   前記第１基板の前記液晶側の面に、前記表示領域部の第１辺側に配置された第１走査信号駆動回路と、前記表示領域部の前記第１辺側と対向する第２辺側に配置された第２走査信号駆動回路と、絶縁膜を介して前記第１走査信号駆動回路と前記第２走査信号駆動回路とを被って形成され、前記第１走査信号駆動回路と前記第２走査信号駆動回路とで発生する電界が前記表示領域部に分布することを遮蔽する導電膜とを有し、
   前記第１基板は、前記表示領域部内に、前記複数の画素に走査信号を供給する複数のゲート信号線と、前記複数の画素に基準信号を供給する複数の基準信号線とを備え、
   前記複数のゲート信号線は、前記第１走査信号駆動回路側の端部から信号が供給される第１ゲート信号線と、前記第２走査信号駆動回路側の端部から信号が供給される第２ゲート信号線とから構成され、
   前記導電膜は、少なくとも前記第１走査信号駆動回路を被って配置される第１導電膜と、少なくとも第２走査信号駆動回路を被って配置される第２導電膜とから構成され、
   前記複数の基準信号線は、前記第１導電膜側において前記第１導電膜と電気的に接続された第１基準信号線と、前記第２導電膜側において前記第２導電膜と電気的に接続された第２基準信号線とから構成され、
   前記第１導電膜および前記第２導電膜は、それぞれ電気的に分離されて、信号が供給されることを特徴とする液晶表示装置。
10. 前記第１導電膜は、前記表示領域部の前記第１辺側に配置され、前記第２導電膜は、前記表示領域部の前記第２辺側に配置されていることを特徴とする請求項９に記載の液晶表示装置。
11. 前記第１導電膜は、一部が前記表示領域部の前記第１辺側に配置されているとともに、他の一部が前記表示領域部の前記第２辺側に前記第２導電膜と電気的に分離されて並設されて形成され、
    前記第１辺側に配置された前記第１導電膜と前記第２辺側に配置された前記第１導電膜とが電気的に接続されていることを特徴とする請求項９に記載の液晶表示装置。
12. 前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、コモン信号線を通して信号が供給される対向電極とを備え、
    前記基準信号線は、前記コモン信号線であり、
    前記液晶は、前記画素電極と前記対向電極との間の電位差によって発生する電界によって駆動されることを特徴とする請求項９に記載の液晶表示装置。
13. 前記導電膜は、前記画素電極あるいは前記対向電極と同層に形成され、前記画素電極あるいは前記対向電極と同材料から形成されていることを特徴とする請求項１２に記載の液晶表示装置。
14. 前記複数の画素の各画素は、前記第１基板側に、前記ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、オンされた前記薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極と、前記画素電極との間に容量を形成する容量信号線とを備え、
    前記基準信号線は、前記容量信号線であることを特徴とする請求項９に記載の液晶表示装置。
15. 前記導電膜は、前記画素電極と同層に形成され、前記画素電極と同材料から形成されていることを特徴とする請求項１４に記載の液晶表示装置。
16. 前記第１導電膜に電気的に接続された第１基準信号線および前記第２導電膜に電気的に接続された第２基準信号線は、前記複数の基準信号線の長手方向に交差する方向に交互に配置されていることを特徴とする請求項９に記載の液晶表示装置。

Images