Nothing Special   »   [go: up one dir, main page]

JP5471379B2 - 圧電デバイスの製造方法 - Google Patents

圧電デバイスの製造方法 Download PDF

Info

Publication number
JP5471379B2
JP5471379B2 JP2009276488A JP2009276488A JP5471379B2 JP 5471379 B2 JP5471379 B2 JP 5471379B2 JP 2009276488 A JP2009276488 A JP 2009276488A JP 2009276488 A JP2009276488 A JP 2009276488A JP 5471379 B2 JP5471379 B2 JP 5471379B2
Authority
JP
Japan
Prior art keywords
piezoelectric
substrate
ion
ion implantation
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009276488A
Other languages
English (en)
Other versions
JP2011120062A (ja
Inventor
敬 岩本
始 神藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009276488A priority Critical patent/JP5471379B2/ja
Publication of JP2011120062A publication Critical patent/JP2011120062A/ja
Application granted granted Critical
Publication of JP5471379B2 publication Critical patent/JP5471379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

この発明は、圧電単結晶の薄膜を用いた圧電デバイス、特に圧電薄膜とこれを支持する支持体を備える圧電デバイスの製造方法に関するものである。
現在、圧電性を有する単結晶材料を用いた圧電デバイスが製造及び使用されている。その中で、圧電デバイスとしてSAWやF−BAR等があるが、高周波のラム波デバイスに対応する等の理由により、圧電体をさらに薄膜化してなる極薄膜型圧電デバイスが多く開発されている。このような極薄膜型圧電デバイスを形成するための圧電薄膜の製造方法は複数あるが、例えば、特許文献1に示すように方法が考案されている。
特許文献1に記載の複合圧電基板の製造方法は、いわゆるスマートカット法を用いたものである。スマートカット法では、圧電材料として、例えば、LiTaO[タンタル酸リチウム]の基板(以下、LT基板と称する。)またはLiNbO[ニオブ酸リチウム]の基板(以下、LN基板と称する。)を用いて、以下の工程により複合圧電基板を生成する。
(1)圧電基板に所定条件でイオン注入を行うことで、圧電基板の表面から圧電薄膜を形成したい深さの位置にイオン注入層を形成する。
(2)イオン注入層が形成された圧電基板に支持体を接合する。
(3)この圧電基板と支持体とからなる複合部材を加熱することで、当該イオン注入層を剥離面として圧電薄膜を圧電基板から剥離する。
(4)その後、圧電薄膜に対して各種のパターン電極を形成する。
国際公開第2009/081651号パンフレット
図1は、従来の圧電デバイスの製造工程図である。スマートカット法では、圧電基板301にイオンビーム321を照射してイオン注入を行う前に、図1(A)に示すように圧電基板301の周囲の数箇所(図では3箇所)を固定治具311A〜固定治具311Cで固定する。このように圧電基板301を治具で固定すると、図1(B)に示すように、イオン注入時には、圧電基板301内には、その大半にイオン注入層302が形成される。しかし、固定治具311A〜固定治具311Cにより圧電基板301の一部においてイオンビーム321が遮蔽されてイオンを注入できず、その部分はイオン非注入部304となる。そのため、図1(C)に示すように支持体305に圧電基板301を接合してから、圧電薄膜303を剥離する際には、イオン注入層302は問題なく剥離する。しかし、イオン非注入部304は剥離しないため、図1(D)に示すように圧電基板301が支持体305とともに破損したり、図1(E)に示すように圧電薄膜303が途中で折れて端部301Aが凸状になったりするという問題があった。
そこで、この発明は、スマートカット法で圧電複合基板を製造する際に、圧電基板の周囲の数箇所を固定治具で固定してイオン注入層を形成しても、圧電基板から圧電薄膜を問題なく分離できる圧電デバイスの製造方法を提供することを目的とする。
この発明は、支持体に支持された圧電薄膜を備える圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法は、イオン注入工程と、膜形成工程と、接合工程と、分離工程と、を有する。イオン注入工程は、圧電基板のイオン注入面からイオンを注入して、圧電基板内にイオン注入層を形成する。膜形成工程は、イオン注入面において、イオンが注入されないイオン非注入部に対応する領域を除く他の領域に、絶縁膜を形成する。接合工程は、絶縁膜に支持体を接合する。分離工程は、加熱を行うことで支持体が接合された圧電基板から圧電薄膜を剥離・分離する。
圧電基板を治具で固定すると、イオン注入時には、圧電基板の注入面の一部が固定治具で遮蔽されるため、この部分はイオンを注入できずイオン非注入部となる。この製造方法では、圧電基板のイオン注入面におけるイオンが注入されないイオン非注入部に対応する領域を除く他の領域に、絶縁膜を形成し、絶縁膜を挟んで圧電基板と支持体を接合して、複合圧電体を生成する。このため、複合圧電体を加熱することで、イオン注入層に、マイクロキャビティが発生する。また、イオン注入層の端部とイオン非注入部の端部との境界部と、絶縁膜と形成領域と絶縁膜の非形成領域である凹部との境界部と、の間にクラックが発生して分離面が生成される。これにより、圧電基板が制御できないような劈開を引き起こすことなく圧電薄膜を剥離できる。また、圧電基板がそのような劈開を引き起こさないので、剥離後に残る基板の再利用が可能となる。
この発明においては、膜形成工程は、フォトリソグラフィ法によりイオン非注入部に相当する領域にレジスト膜を形成する工程と、イオン注入面のイオン非注入部を除く他の領域に絶縁膜を形成する工程と、イオン非注入部に形成したレジスト膜を除去する工程と、を備えている。この製造方法では、フォトリソグラフィ法を用いることで、イオン非注入部に相当する領域にレジスト膜を精度良く形成できる。また、この製造方法では、絶縁膜の表面にはレジスト膜を形成しないので、絶縁膜の表面を清浄に保つことができる。これにより、接合界面におけるレジスト残渣などの不純物に起因した接合不良や圧電デバイス特性不良の発生を抑制できる。
この発明においては、圧電基板は、タンタル酸リチウムまたはニオブ酸リチウムを材料とする。タンタル酸リチウムまたはニオブ酸リチウムを材料とする圧電基板は、もろく割れやすいが、この製造方法では、イオン注入層の端部と絶縁膜の端部との間にクラックが発生して分離面が生成される。これにより、イオン注入後の加熱剥離する際に圧電基板が割れることが無く、スムーズに剥離できる。また、剥離後の圧電基板を再利用できるので、1枚の圧電基板から複数の圧電デバイスを製造でき、高価な圧電基板を節約できる。
この発明によれば、スマートカット法で圧電複合基板を製造する際に、圧電基板の周囲の数箇所を固定治具で固定してイオン非注入部ができたとしても、圧電基板を問題なく剥離できる。
従来の圧電デバイスの製造工程図である。 本発明の第1の実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。 図2に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図2に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 本発明の第2実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。 図5に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図5に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。
本発明の第1実施形態に係る圧電デバイスの製造方法について、フローチャート図に示す工程に沿って、圧電デバイスの製造過程の模式図を参照して説明する。以下の説明では、圧電デバイスとして、圧電単結晶性材料(以下、圧電単結晶基板と称する。)を用いた表面波デバイスを例に説明する。
図2は、本発明の第1実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。図3、図4は、図2に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。
まず、所定の厚みの圧電単結晶基板1を用意する。この際、圧電単結晶基板1としては、基板の一方の表面12が鏡面研磨され、薄膜型圧電デバイス単体が複数配列可能なマルチ状態の基板を用いる。また、圧電単結晶基板1としては、脆性・劈開性が非常に強くまた難加工材でもあるLiTaO[タンタル酸リチウム]の単結晶基板(以下、LT基板と称する。)を用いた例を示す。
図3(A)に示すように、ウエハホルダ22で圧電単結晶基板1を保持し、基板の一方の表面12の外周部において複数箇所を固定治具で固定する(図2:S101)。同図では、一例として基板の一方の表面12における外周部の2箇所に固定治具21Aと固定治具21Bを取り付けて、圧電単結晶基板1を固定する例を示しているが、治具数はこれに限るものではない。イオン注入装置で圧電単結晶基板1にイオンを注入する際には、冷却や注入イオンビームのスキャンを目的として、圧電単結晶基板1をセットしたディスクやステージを回転または往復運動させるので、圧電単結晶基板1の落下を防ぐために、圧電単結晶基板1の上面(基板の一方の表面12)側から押さえる。
そして、基板の一方の表面12(イオン注入面に相当)側から水素イオンを注入して、圧電単結晶基板1内にイオン注入層100を形成する(図2:S102)。このとき、圧電単結晶基板1の一方の表面12の固定治具21Aと固定治具21Bを取り付けた部分は、固定治具21A,21Bによって遮蔽されるのでイオンを注入できず、イオン非注入部14A,14Bとなる。
圧電単結晶基板1にLT基板を用いて、注入エネルギー150keV、ドーズ量(イオン注入密度)1.0×1017atom/cmで水素イオン注入を行うと、基板の一方の表面12から深さ約1μmの位置に水素イオンが分布するイオン注入層100が形成される。なお、圧電単結晶基板1には、LT基板以外に、LN基板、LBO(Li)基板やランガサイト(LaGaSiO14)基板を用いても良く、それぞれの基板に応じた条件でイオン注入を行う。なお、これらの基板は、脆性が高くクラックなどを起点として劈開が伸展しやすく割れやすいという特徴がある。また、基板の種類に応じて、注入イオンをヘリウムイオンやアルゴンイオンなどに変更すると良い。
次に絶縁層を、リフトオフ工法によりパターニングする。
図3(C)に示すように、圧電単結晶基板1の一方の表面12において、固定治具21Aと固定治具21Bを取り付けた部分(イオン非注入部14A,14Bに相当する領域)に、フォトリソグラフィ法によりレジスト膜15Aとレジスト膜15Bを形成する(図2:S103)。フォトリソグラフィ法は、精度良くパターニングができるため、イオン非注入部とほぼ同形状のパターンを形成することができる。
図3(D)に示すように、圧電単結晶基板1の一方の表面12に、絶縁膜32を形成する(図2:S104)。絶縁膜32の材料としては、SiO、SiN、Al、マグネシアなどを、スパッタリングやCVDを用いて形成すると良い。絶縁膜32のパターンは、イオン非注入部のみ凹となるように形成しておくことで、後述の圧電薄膜の分離工程での安定性を増すことができる。
図3(E)に示すように、レジスト剥離液に浸漬して、レジスト膜15A,15Bおよびレジスト膜15A,15B上の絶縁膜32を除去する(図2:S105)。これにより、圧電単結晶基板1の一方の表面12におけるレジスト膜15Aとレジスト膜15Bを形成していない部分(イオン注入層100に相当する領域)に、絶縁膜32を形成したことになる。
このようにして、圧電単結晶基板1の一方の表面12にレジスト膜15A,15Bと絶縁膜32を形成することで、絶縁膜32の表面にレジスト膜を形成することが無く、後述の接合工程においても接合面の清浄度を維持できる。これにより、接合界面におけるレジスト残渣などの不純物に起因した接合不良や圧電デバイス特性不良の発生を抑制できる。
なお、絶縁膜32は、後述の接合工程において、レジスト膜15Aとレジスト膜15Bを除去した絶縁膜の非形成領域である凹部16Aと凹部16Bが支持体と接触しない程度の厚みにしておく必要がある。
続いて、絶縁膜32の表面を平坦化するためにポリッシングを行う(図2:S106)。後述のように、支持体と活性化接合などの直接接合をするのに備えて、絶縁膜32の表面は鏡面研磨することが好ましい。
支持体30を準備する。支持体30の材料としては、LT(LiTaO)、LN(LiNbO)、Si、ガラス、アルミナ等を用いる。そして、図3(F)に示すように、圧電単結晶基板1の一方の表面12に形成した絶縁膜32と、支持体30を、清浄化接合技術を用いて真空中で直接接合する(図2:S107)。清浄化接合とは、真空中でArイオン等を照射して接合面を活性化させた状態で接合するものであり、加熱を必要としない接合方法である。このような接合方法では、常温で接合できるため圧電膜と線膨張差のある支持基板を用いても接合後に反りが生じず、また親水化接合のように水素を抜くための加熱工程が不要であるため、圧電基板の圧電性劣化や、支持体と圧電基板との線膨脹差による応力発生が問題とならないので好ましい。
前述のように、絶縁膜32は、凹部16A,凹部16Bにはパターン形成していないので、凹部16A,凹部16Bにおいて圧電単結晶基板1と支持体30は接合されない。
なお、この接合される面には、パーティクルや、接合前の鏡面処理時のスラリー残渣や活性化処理や親水化処理時に、有機物や金属系の不純物が接合界面に存在してしまう可能性が高いが、本プロセスでは圧電基板には絶縁膜が形成されており、直接接合界面が圧電基板とは接することの無い構造であるため、不純物やパーティクルに起因した圧電デバイスの特性不良は抑制できる。
次に、図4(A)に示すように、支持体30と、絶縁膜32が形成された圧電単結晶基板1と、を接合した複合圧電体を加熱し、イオン注入層100を剥離面とした剥離を行う(図2:S108)。これにより、支持体30、絶縁膜32及び圧電薄膜10からなる複合圧電基板2と、圧電単結晶基板(LT基板)1(不図示)に分離する。この際、減圧雰囲気下で加熱すれば、加熱温度を低くすることができる。
LT基板は、前記のように脆性が高くクラックなどを起点として劈開が伸展しやすい。しかし、上記のような工程により、水素イオンを注入したイオン注入層(LT基板の表面から1μmの深さ)100は、加熱により表面に沿ってマイクロキャビティが発生する。分離する圧電薄膜の厚みを5μm以下にした場合、イオン注入層100の端部とイオン非注入部14Aとの境界部100Aと、絶縁膜32と凹部16Aの境界部32Aとの間、及びイオン注入層100の端部とイオン非注入部14Bとの境界部100Bと、絶縁膜32と凹部16Bの境界部32Bとの間にクラックが発生して分離面が生成される。これにより、1μmの厚みの圧電薄膜10を含む複合圧電基板2と、圧電単結晶基板(LT基板)(不図示)に分離する。なお、実験によれば、分離するLT基板の厚みが5μmの場合で、分離面は、境界部100B及び境界部32Bから2μm以内の範囲に生成された。
次に、このように剥離形成した圧電薄膜10の表面13と、圧電薄膜10を剥離した圧電単結晶基板の表面をCMP(Chemical Mechanical Planarization:化学機械研磨)処理等により研磨して表面粗さRaが1nm以下となるように平坦化する(図2:S109)。これにより、圧電デバイスの特性を良化させることができる。
圧電薄膜10を分離した圧電単結晶基板は、別の複合圧電基板2を作成するための素材として再利用する。
続いて、複合圧電基板2には、圧電性回復のための基板加熱処理を行う(図2:S110)。イオン注入により受けた結晶のひずみを緩和するためには、450℃以上での加熱が望ましい。この工程によって、イオン注入時にLT単結晶内に残留していた水素元素によってひずんでいた結晶が、注入水素イオンが抜けることによりその結晶性回復し、Liも本来の分極された状態のサイトに復帰することで圧電性が回復する。
次に、図4(C)に示すように、圧電薄膜10の表面13上に、上部電極60やパッド電極61等の上面電極パターンを形成する(図2:S111)。電極材料は、要求されるデバイスの特性に合わせ選択すると良い。
次に、図4(D)に示すように、パッド電極61上にバンプ90を形成する(図2:S112)。そして、図4(E)に示すように、マルチ状態の複合圧電基板2を切断して個別の薄膜型圧電デバイスを切り出す(図2:S113)。このような製造工程により、表面波デバイスを製造できる。
次に、本発明の第2実施形態に係る圧電デバイスの製造方法について、フローチャート図に示す工程に沿って、圧電デバイスの製造過程の模式図を参照して説明する。以下の説明では、圧電デバイスとして、圧電単結晶基板を用いたF−BAR用の薄膜型圧電デバイスを例に説明する。
図5は、本発明の第1の実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。図6,図7は、図5に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。
第2実施形態に係る圧電デバイスの製造方法では、イオン注入層100を形成するまでの工程(ステップS201〜S202)が、第1実施形態に係る圧電デバイスの製造方法のステップS101〜S102と同じである。
すなわち、図3(A)に示すように、ウエハホルダ22で圧電単結晶基板1を保持し、基板の一方の表面12の外周部において複数箇所を固定治具で固定する。同図では、一例として基板の一方の表面12における外周部の2箇所に固定治具21Aと固定治具21Bを取り付けて、圧電単結晶基板1を固定する(図5:S201)。
そして、基板の一方の表面12(イオン注入面に相当)側から水素イオンを注入して、圧電単結晶基板1内にイオン注入層100を形成する(図5:S202)。
図6(A)に示すように、イオン注入層100を形成後の圧電単結晶基板1の一方の表面12に所定の厚みの下部電極20、パッド電極51A及びパッド電極51Bを形成する(図5:S203)。電極材料は、要求されるデバイスの特性に合わせて、Mo、W、Al、Ni、またはそれらの多層構造にすると良い。また、電極材料の種類に応じて、EB蒸着、スパッタリング、CVD等を用いて形成すると良い。
図6(A)に示すように、下部電極20の上部に犠牲層40を形成する(図5:S204)。犠牲層40には、後述の工程で行う犠牲層除去時に下部電極と選択性を得られるようなエッチングガスもしくはエッチング液を選択できる材料を選ぶと良い。Ni・Cu・Alなどの金属や、SiO・ZnO・PSG(フォスフォシリケートグラス)などの絶縁膜や有機膜などが、犠牲層材料として用いることができる。犠牲層40は、材料の種類に応じて、EB蒸着、スパッタリング、CVD等により形成すると良い。
次に、圧電単結晶基板1の一方の表面12にメンブレン支持層33を形成する。メンブレン支持層33は、後述する支持体との貼り合わせ時に凹部18Aと凹部18Bが支持体と接触しないような凹部となるようにパターンを形成する。メンブレン支持層33は、第1実施形態における絶縁膜32を兼ねている。
メンブレン支持層33は、第1実施形態におけるステップS103〜ステップS105と同様に形成する。すなわち、図6(B)に示すように、圧電単結晶基板1の一方の表面12において固定治具21Aと固定治具21Bを取り付けた部分(イオン非注入部14A,14Bに相当する領域)に、フォトリソグラフィ法によりレジスト膜17Aとレジスト膜17Bを形成する(図5:S205)。
図6(C)に示すように、圧電単結晶基板1の一方の表面12に、メンブレン支持層(絶縁膜)33を形成する(図5:S206)。図3(D)に示すように、レジスト剥離液に浸漬して、レジスト膜17Aとレジスト膜17Bおよびレジスト膜17A,17B上のメンブレン支持層33を除去する(図5:S207)。これにより、圧電単結晶基板1の一方の表面12におけるレジスト膜17Aとレジスト膜17Bを形成していない部分(イオン注入層100に相当する領域)に、メンブレン支持層(絶縁膜)33を形成したことになる。
メンブレン支持層33の材料としては、SiO、SiN、Al、マグネシアなどを、スパッタリングやCVDを用いて形成すると良い。また、膜剥がれの要因となる薄膜の応力はできるだけ低く抑えると良い。
次に、メンブレン支持層33の表面をCMP処理等により平坦化する(図5:S208)。
支持体30を準備する。支持体30の材料としては、LT(LiTaO)、LN(LiNbO)、Si、ガラス、アルミナ等を用いる。そして、図6(E)に示すように、メンブレン支持層33と支持体30を、清浄化接合技術を用いて真空中で直接接合する(図5:S209)。レジスト膜17Aとレジスト膜17Bを除去した凹部18A,18Bにはメンブレン支持層33は形成されていないので、凹部18A,18Bでは圧電単結晶基板1と支持体30は接合しない。
図7(A)に示すように、圧電単結晶基板1と支持体30を接合した基板を加熱し、イオン注入層100を剥離面とした剥離を行う(図5:S210)。図4(A)に基づいて説明したように、圧電単結晶基板1では、分離する圧電薄膜の厚みを5μm以下にした場合、イオン注入層100の端部とイオン非注入部14Aとの境界部100Aと、絶縁膜32と凹部16Aの境界部32Aとの間、及びイオン注入層100の端部とイオン非注入部14Bとの境界部100Bと、絶縁膜32と凹部16Bの境界部32Bとの間にクラックが発生して分離面が生成される。これにより、安定して複合圧電基板3を生成できる。また、メンブレン構造とするため、メンブレン支持層33、下部電極20、パッド電極51A、パッド電極51B、及び犠牲層40がある状態でも、イオン非注入部に相当する領域が凹となり支持体30と貼り合わされないようにしておけば、圧電単結晶基板1、支持体30のいずれも割れや欠けの問題が起こらない。
次に、図7(B)に示すように、剥離形成した圧電薄膜10の表面13と、圧電薄膜10を剥離した圧電単結晶基板(不図示)の表面をCMP処理等により研磨して表面粗さRaが1nm以下となるように平坦化する(図5:S211)。
圧電薄膜10を分離した圧電単結晶基板1は、別の複合圧電基板3を作成するための素材として再利用する。
続いて、複合圧電基板3には、圧電性回復のための基板加熱処理を行う(図5:S212)。
次に、圧電薄膜10の表面13上に、上部電極50やパッド電極52A,52B等の上面電極パターンを形成する(図5:S213)。電極材料は下部電極20と同様に、要求されるデバイスの特性に合わせ選択すると良い。
続いて、上部電極50が形成された圧電薄膜10の表面にレジスト膜(不図示)を形成する(図5:S214)。そして、フォトリソグラフィ技術を用いて、図5(B)に示すように、レジスト膜に、犠牲層を除去するためのエッチング窓を形成する(図5:S215)。同時に下部電極配線の取り出し窓の形成も行う。
次に、エッチング窓からエッチングガスまたはエッチング液を導入することで、犠牲層40を除去する(図5:S216)。これにより、単体の薄膜型圧電デバイスの下部電極20及び上部電極50が形成される領域に対応する犠牲層40が形成された空間は、空隙層80となる。ウエットエッチング液またはエッチングガスは、メンブレン支持層33や上部電極60や下部電極20に対して影響を与えないものを選択すると良い。
犠牲層40の除去を行った後、レジスト膜の除去を行う(図5:S217)。
次に、図7(C)に示すように、パッド電極52A,52B上にバンプ91を形成する(図5:S218)。そして、図7(D)に示すように、マルチ状態の複合圧電基板3を切断して個別の薄膜型圧電デバイスを切り出す(図5:S219)。このような製造工程により、F−BARタイプの薄膜型圧電デバイスを製造できる。
なお、本発明の実施形態に係る圧電デバイスの製造方法は、F−BARや表面波デバイスの他にも、各種圧電デバイスに適用することが可能である。例えば、圧電振動モーター、ジャイロ等にも適用できる。
なお、圧電単結晶基板側に絶縁膜を形成する例を示したが、これに限らず、支持体側に絶縁膜を形成し、圧電単結晶基板の裏面におけるイオン注入層に相当する領域に絶縁膜を接合しても良い。
また、圧電単結晶基板の裏面において、絶縁膜を全体に形成し、非イオン注入部に相当する領域ついて、絶縁膜をエッチングにより除去しても良い。
1−圧電単結晶基板、2,3−複合圧電基板、10−圧電薄膜、14A,14B−イオン非注入部、15A〜15B−レジスト膜、16A,16B,18A,18B−凹部、20−下部電極、21A,21B−固定治具、30−支持体、32−絶縁膜、33−メンブレン支持層(絶縁膜)、40−犠牲層、51A,51B,61A,61B−パッド電極、60−上部電極、70−レジスト膜、71−エッチング窓、80−空隙層、90,91−パンプ、100−イオン注入層

Claims (2)

  1. 支持体に支持された圧電薄膜を備える圧電デバイスの製造方法であって、
    圧電基板のイオン注入面からイオンを注入して、前記圧電基板内にイオン注入層を形成するイオン注入工程と、
    前記イオン注入面において、イオンが注入されないイオン非注入部に対応する領域を除く他の領域に、絶縁膜を形成する膜形成工程と、
    前記絶縁膜に支持体を接合する接合工程と、
    加熱を行うことで前記支持体が接合された圧電基板から圧電薄膜を剥離・分離する分離工程と、
    を備え
    前記膜形成工程は、
    フォトリソグラフィ法により前記イオン非注入部に相当する領域にレジスト膜を形成する工程と、
    前記イオン注入面の前記イオン非注入部を除く他の領域に絶縁膜を形成する工程と、
    前記イオン非注入部に形成したレジスト膜を除去する工程と、
    を備えた圧電デバイスの製造方法。
  2. 前記圧電基板は、タンタル酸リチウムまたはニオブ酸リチウムを材料とする請求項1に記載の圧電デバイスの製造方法。
JP2009276488A 2009-12-04 2009-12-04 圧電デバイスの製造方法 Active JP5471379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009276488A JP5471379B2 (ja) 2009-12-04 2009-12-04 圧電デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276488A JP5471379B2 (ja) 2009-12-04 2009-12-04 圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2011120062A JP2011120062A (ja) 2011-06-16
JP5471379B2 true JP5471379B2 (ja) 2014-04-16

Family

ID=44284823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276488A Active JP5471379B2 (ja) 2009-12-04 2009-12-04 圧電デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5471379B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5850137B2 (ja) * 2012-03-23 2016-02-03 株式会社村田製作所 弾性波装置及びその製造方法
JP6358341B2 (ja) * 2014-12-18 2018-07-18 株式会社村田製作所 弾性波装置及びその製造方法
CN110085736A (zh) * 2019-04-28 2019-08-02 厦门市三安集成电路有限公司 一种薄膜单晶压电材料复合基板的制造方法和应用
CN116721966B (zh) * 2023-08-11 2023-10-31 青禾晶元(天津)半导体材料有限公司 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
FR2876498B1 (fr) * 2004-10-12 2008-03-14 Commissariat Energie Atomique Procede de realisation d'heterostructures resonnantes a transport planaire
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
EP2226934B1 (en) * 2007-12-25 2016-11-30 Murata Manufacturing Co. Ltd. Composite piezoelectric substrate manufacturing method

Also Published As

Publication number Publication date
JP2011120062A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
CN108781064B (zh) 接合方法
CN108886347B (zh) 接合方法
JP5569537B2 (ja) 圧電デバイスの製造方法
KR101251031B1 (ko) 복합 압전기판의 제조방법 및 압전 디바이스
JP6396853B2 (ja) 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5522263B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP5152410B2 (ja) 圧電デバイスの製造方法
JP2015188253A (ja) 圧電デバイス
JP5471379B2 (ja) 圧電デバイスの製造方法
US8764998B2 (en) Method for manufacturing composite substrate
JP5277999B2 (ja) 複合基板の製造方法
JP2011124738A (ja) 圧電デバイスの製造方法
JP5783252B2 (ja) 弾性波デバイスの製造方法
JP2010161671A (ja) 圧電デバイスの製造方法
JP2023087907A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150