Nothing Special   »   [go: up one dir, main page]

JP5456113B2 - 樹脂封止パッケージ - Google Patents

樹脂封止パッケージ Download PDF

Info

Publication number
JP5456113B2
JP5456113B2 JP2012179403A JP2012179403A JP5456113B2 JP 5456113 B2 JP5456113 B2 JP 5456113B2 JP 2012179403 A JP2012179403 A JP 2012179403A JP 2012179403 A JP2012179403 A JP 2012179403A JP 5456113 B2 JP5456113 B2 JP 5456113B2
Authority
JP
Japan
Prior art keywords
resin
electronic component
terminal
support
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012179403A
Other languages
English (en)
Other versions
JP2012216878A (ja
Inventor
裕治 国本
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012179403A priority Critical patent/JP5456113B2/ja
Publication of JP2012216878A publication Critical patent/JP2012216878A/ja
Application granted granted Critical
Publication of JP5456113B2 publication Critical patent/JP5456113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体パッケージに関し、特に、半導体集積回路の全般のパッケージとして使用可能な樹脂封止パッケージに関する。
通常、樹脂封止パッケージにおいては、単体又は複数の能動素子又は受動素子等の電子部品が封止樹脂等によって固定されている。そして個々の能動素子又は受動素子上には、配線層と絶縁樹脂層が積層されている。
このような、単体又は複数の能動素子又は受動素子を搭載した樹脂封止パッケージを製造する場合において、支持体を用い、この支持体上に接着剤層を介して各素子を搭載し、樹脂で各素子を封止した後、配線層と絶縁樹脂層とを積層し、しかる後に、支持体を除去して、樹脂封止パッケージを完成させる製造方法がある。
上記のように支持体を用いた樹脂封止パッケージの製造方法において、複数の能動素子又は受動素子を支持体に搭載する場合に、各素子の端子面を同一面に揃えて封止することが必要となる場合がある。かかる場合において、従来の一般的な樹脂封止パッケージの製造方法を次に説明する。
図１（ａ）〜図１（ｆ）は、複数の能動素子又は受動素子等の電子部品を支持体に搭載し、樹脂封止して、パッケージに組み込む場合の従来技術であって、各能動素子又は受動素子の端子面側を基準として同一面に揃える場合の例である。
まず、図１（ａ）において、支持体１０上に接着剤２０を介して受動素子１２、能動素子１４、１６等を搭載する。受動素子１２、能動素子１４、１６の端子１２ａ、１４ａ、１６ａは、支持体の上面で位置合わせされる。
次に、図１（ｂ）において、支持体１０上の受動素子１２、能動素子１４、１６等の部品は、樹脂２２で封止する。樹脂２２の注入時の圧力により、部品が位置ずれを起こしたり、樹脂２２が混入することにより端子１２ａ、１４ａ、１６ａが汚染されたりする虞がある。
次に、図１（ｃ）において、樹脂２２が硬化収縮して後、支持体１０が剥離される。封止樹脂の硬化により収縮により、正面に凹凸が発生したり、支持体１０の剥離による樹脂表面の反りが生じたりする虞がある。
次に、図１（ｄ）において、樹脂層２４にビア２６を形成し、樹脂層２４上には、ビア２６に接続する配線パターン（配線層）２８を形成する。そして、図１（ｅ）に示すように、樹脂層２４及び配線層２８を交互に積層し、パッケージを多層に形成する。
図１（ｅ）において、パッケージの最表面は、ソルダレジスト３０等を形成し、外部接続用の外部端子３２を形成し、パッケージを完成する。
完成された樹脂封止パッケージを示す図１（ｅ）において、各受動素子１２、能動素子１４、１６の端子１２ａ、１４ａ、１６ａの表面は、支持体１０により規定される所定の面に整合されることとなる。なお、受動素子１２、能動素子１４、１６の中に放熱部品が含まれる場合は、このような放熱性のある電子部品は、その背面における封止樹脂２２を剥離し、部品の背面を露出させる。封止樹脂を剥離した部品の背面には必要によりヒートシンク（図示せず）等を接続する。
上記のような従来の樹脂封止パッケージの製造方法において、一般に次のような問題がある。
支持体と素子との間の仮接着を、後の工程で支持体を素子を含むパッケージから剥離する必要があることを考慮して、予め弱くしておくと、素子を支持体に仮接着した後樹脂封止する際に、端子と支持体との間に樹脂が混入して端子が汚染されたり、樹脂の注入時の圧力によって素子の位置が支持体に対して所定の位置からずれることがある。
逆に支持体と素子との間の仮接着を強くすると、接着剤そのものが端子に付着する。封止樹脂の硬化収縮等により端子面に凹凸が発生し、端子面が平坦にならない。支持体を剥離するため、パッケージに反りが発生し、端子面が平坦にならない。素子の背面に放熱部品を付加する場合は、当該背面における封止樹脂を研磨等により除去して素子の背面をあらためて露出させる必要がある。
本発明に関連する先行技術として、米国特許第６，５８３，８３６号明細書（特許文献１）がある。これによると、樹脂封止パッケージの製造方法において、少なくとも樹脂封止された微細電子部品を具備し、能動面とその背面を有する第１の封止構造体と、同様の構造を有する第２の封止構造体とを、互いに背面同士を接着剤を用いて互いに接合し、各封止構造体の能動面側に絶縁層と配線層から成る積層体をビルドアップ方式で同時に形成する。そして、必要があれば、その後、第１の封止構造体と第２の封止構造体とを分離する。この方法によれば、第１の封止構造体と第２の封止構造体とが背面同士で互いに接合された状態で、それらの能動面側にて絶縁層と配線層から成る積層体がビルドアップ方式で形成されるため、積層体の形成工程で、反りやひずみ等を生ずることなく、パッケージが安定して保持される。
米国特許第６，５８３，８３６号明細書
上記のように、従来の樹脂封止パッケージの製造方法によると、支持体と素子との間の仮接着を、後の工程で支持体を素子を含むパッケージから剥離する必要があることを考慮して、予め弱くしておくと、素子を支持体に仮接着した後樹脂封止する際に、端子と支持体との間に樹脂が混入して端子が汚染されたり、樹脂の注入時の圧力によって素子の位置が支持体に対して所定の位置からずれることがある。
逆に支持体と素子との間の仮接着を強くすると、接着剤そのものが端子に付着する。封止樹脂の硬化収縮等により端子面に凹凸が発生し、端子面が平坦にならない。支持体を剥離するため、パッケージに反りが発生し、端子面が平坦にならない、等の問題がある。
また、従来の樹脂封止パッケージの製造方法では、支持体の構造が上下対称な構造となっていないため、パッケージに反りが発生する。そして、反りは支持体を剥離した後においても、樹脂内に残留応力が存在することにより、反りが解消されない、という問題がある。
また、従来の封止樹脂パッケージの製造方法によると、樹脂の凹凸や反りによって後に形成される絶縁樹脂を平坦に形成できず、精度の良い配線形成が困難となり、配線のファインピッチ化が妨げられる、という問題がある。
そこで、本発明は上記のような問題を解決するもので、パッケージを構成する複数の電子部品の端子面を均一な高さに設定すると共に、各電子部品を上下から支持体で挟んだ状態で固定して、樹脂封止することにより、封止樹脂の反りやひずみの発生をなくし或いは低減して、各電子部品の位置ずれ、ひずみ等を解消した樹脂封止パッケージを提供することを課題とする。
上記の課題を達成するために、本発明の樹脂封止パッケージは、電子部品は、複数の端子を有する第一面と、該第一面とは反対側の第二面と、該第一面及び該第二面間を連接する側面と、からなり、高さの異なる複数の前記電子部品を備え、複数の前記電子部品の端子の表面を所定の平面上に揃えるように、前記電子部品の端子の表面を露出し、且つ表面が前記電子部品の端子の表面と同一面となるように形成され、前記電子部品の側面の一部及び前記第二面を露出して封止する封止樹脂と、前記電子部品及び前記封止樹脂上に形成され、絶縁樹脂層と前記電子部品の端子に電気的に接続する配線層とからなる積層構造体と、前記積層構造体と前記封止樹脂の間において、前記封止樹脂に埋め込まれ、前記積層体の対向面が、前記電子部品の端子の表面及び前記封止樹脂の表面と同一面となり、且つ複数の前記電子部品の間に配置された補強部材と、を有することを特徴とする。
本発明では、複数の電子部品の端子側を第１の接着剤層により第１の支持体の表面に仮固定し、電子部品の背面側を第２の接着剤層を有する第２の支持体で固定し、これら第１及び第２の支持体間で電子部品を挟むようにして樹脂に注入を行うので、各部品が上下対称構造に近くなり、比較的反りの少ないパッケージを得ることができる。パッケージの反りが少ないため、電子部品の端子面を平坦化しやすく、微細の配線層を形成することができる。また、電子部品の背面が封止樹脂から露出された構造であるので、ヒートシンク等の放熱部品を設置することが可能である。また、本発明では、厚さの異なる電子部品の背面を露出した状態であっても、第２の支持体により平坦が確保され、良好な封止樹脂の形成が可能となる。
従来の樹脂封止パッケージの製造方法を示す工程図である。 本発明の樹脂封止パッケージの製造方法を示す工程図である。 本発明の樹脂封止パッケージの製造方法であって、図２に示す工程に続く工程を示す。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｃ）は、本発明の樹脂封止パッケージの製造方法の実施形態を示す。
これらの図において、各受動素子１２や能動素子１４、１６等の電子部品は、それぞれ、平坦な一方の面（第一の面）に複数の電極端子１２ａ、１４ａ、１６ａを有し、背面である他方の面（第二の面）も第一の面と平行な平坦面に形成されている。各電子部品の電極端子１２ａ、１４ａ、１６ａの表面も部品毎に一定の平面上に位置するように形成されている。
図２（ａ）において、第１の支持体１０上に接着剤層２０を介して受動素子１２、能動素子１４、１６等を搭載する。受動素子１２、能動素子１４、１６の電極端子１２ａ、１４ａ、１６ａは、支持体１０の上面の平坦な面において位置合わせされる。接着剤層２０は、各電子部品の電極端子１２ａ、１４ａ、１６ａの表面位置を揃えるために、極力薄いもの（例えば、数μｍ〜数十μｍ程度）であり、且つ硬いものであることが好適である。また、接着剤層２０の接着強度としては、やや強く、且つ電極端子１２ａ、１４ａ、１６ａの表面を汚染しない材質であるのが好ましい。このような接着剤層２０として、例えば、日東電工株式会社製のＴＲＭテープ、又は同社製のリバアルファ（登録商標）等を使用することができる。
次に、図２（ｂ）において、一方の面に接着剤層４２を有する第２の支持体４０を、接着剤層４２が第１の支持体１０上の電子部品の電極端子１２ａ、１４ａ、１６ａの反対側である電子部品の背面に圧着するように配置する。ここで接着剤層４２は、各受動素子１２や能動素子１４、１６等の電子部品の厚さ、即ち電子部品の背面の高さの差異を吸収するために、ある程度厚いものが好ましい（例えば厚さが数十μｍ〜数百μｍ程度）。接着剤層４０はまた、部品に圧着する時点では、半液化状（常温又は加熱して）で接着力はや強いものが好ましい。また、紫外線（ＵＶ）の適用又は加熱等によりで剥離可能なものを使用する。
次に、図２（ｃ）において、第１の支持体１０の接着剤層２０及び第２の支持体３０の接着剤層４間の間隙に樹脂２２を注入して、受動素子１２、能動素子１４、１６等の電子部品を封止する。封止に使用する樹脂２２は、液状樹脂で充填性の良好なものを使用する。また、部品間や端子間も樹脂２２で充填できるモールド材、又はアンダーフィル材等を用いる。また、封止に使用する樹脂２２は、硬化収縮性、熱膨張率が小さく、封止力が強いものが好ましい。
なお、必要により、図２（ｃ）の工程において、電子部品が配置されていない第１の支持体１０上の箇所に、予め、接着剤層２０を介して導体補強層や補強板４４を接合しておいて、樹脂２２を注入して封止する際に、封止樹脂２２に一体化する。これにより、封止樹脂２２による受動素子１２、能動素子１４、１６等の電子部品の保持をより強固なものとすることができる。
次に、図２（ｄ）において、封止樹脂２２が硬化した後、第１の支持体１０及び第２の支持体４０を電子部品や封止樹脂２２からなるパッケージから剥離する。この場合において、第１の支持体１０上の接着剤層２０及び第２の支持体４０上の接着剤層４２も同時に剥離する。
これにより、受動素子１２、能動素子１４、１６等の電子部品の電極端子１２ａ、１４ａ、１６ａは封止樹脂２２の一方に面において露出し、各電子部品の背面は封止樹脂２２の他方の面から露出した構造となる。また、各電子部品の電極端子１２ａ、１４ａ、１６ａの表面は、封止樹脂２２の一方に面上に同一面に整然と揃えられた構造となる。
次に、図３（ａ）において、電子部品の電極端子１２ａ、１４ａ、１６ａの側に樹脂層２４を形成すると共に、この樹脂層２４にビア２６を形成し、更に、樹脂層２４及び配線層２８を交互に積層し、パッケージを多層に形成する。
図３（ｂ）において、パッケージの最表面は、ソルダレジスト層３０等を形成する。また、ソルダレジスト層３０を貫通する外部接続用の端子３２を形成し、パッケージを完成する。なお、必要により、封止樹脂２２を補強する導体補強層又は補強板４４を設けてもよい。このような導体補強層又は補強板４４は、図２（ｃ）の樹脂封止時の樹脂注入工程で挿入することにより形成することができる。
受動素子１２、能動素子１４、１６等の電子部品の中に放熱部品が含まれる場合は、必要により、図３（ｃ）に示すように、露出している発熱部品（この場合、能動素子１４、１６）の背面に接着剤層５４を介してヒートシンク５２等を接続する。これにより、このパッケージに搭載されている発熱部品の放熱性が良好なものとなる。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
例えば、上記の実施形態においては、パッケージに受動素子１２、能動素子１４、１６等の複数の電子部品が搭載される場合について説明したが、本発明においては、受動素子１２又は能動素子１４、１６のいずれか１個の電子部品で構成することも可能である。
以上に説明したように、本発明は微細配線パッケージは、複数の能動素子又は受動素子を有するあらゆる半導体パッケージに応用することができ、電子部品におけるファインピッチ化を達成することができる。
１０ 第１の支持体
１２、１４、１６ 電子部品
１２ａ、１４ａ、１６ａ 端子
２０ 第１の接着剤層
２２ 封止樹脂
２４ 絶縁樹脂層
２６ ビア
２８ 配線層
３０ ソルダレジスト
３２ 外部端子
４０ 第２の支持体
４２ 第２の接着剤層

Claims (4)

  1. 電子部品は、複数の端子を有する第一面と、該第一面とは反対側の第二面と、該第一面及び該第二面間を連接する側面と、からなり、高さの異なる複数の前記電子部品を備え、
    複数の前記電子部品の端子の表面を所定の平面上に揃えるように、前記電子部品の端子の表面を露出し、且つ表面が前記電子部品の端子の表面と同一面となるように形成され、前記電子部品の側面の一部及び前記第二面を露出して封止する封止樹脂と、
    前記電子部品及び前記封止樹脂上に形成され、絶縁樹脂層と前記電子部品の端子に電気的に接続する配線層とからなる積層構造体と、
    前記積層構造体と前記封止樹脂の間において、前記封止樹脂に埋め込まれ、前記積層体の対向面が、前記電子部品の端子の表面及び前記封止樹脂の表面と同一面となり、且つ複数の前記電子部品の間に配置された補強部材と、
    を有することを特徴とする樹脂封止パッケージ。
  2. 前記補強部材は補強板であることを特徴とする請求項１に記載の樹脂封止パッケージ。
  3. 前記補強部材は、導電性補強層であることを特徴とする請求項１又は２に記載の樹脂封止パッケージ。
  4. 封止樹脂から露出している電子部品の第二面に接着剤を介してヒートシンクが接続され、該ヒートシンクの電子部品の第二面に対向する面と前記各電子部品の第二面との間の距離は、各電子部品ごとに異なることを特徴とする請求項１〜３のいずれか１項に記載の樹脂封止パッケージ。
JP2012179403A 2012-08-13 2012-08-13 樹脂封止パッケージ Active JP5456113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012179403A JP5456113B2 (ja) 2012-08-13 2012-08-13 樹脂封止パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012179403A JP5456113B2 (ja) 2012-08-13 2012-08-13 樹脂封止パッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008328365A Division JP5147677B2 (ja) 2008-12-24 2008-12-24 樹脂封止パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2012216878A JP2012216878A (ja) 2012-11-08
JP5456113B2 true JP5456113B2 (ja) 2014-03-26

Family

ID=47269280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012179403A Active JP5456113B2 (ja) 2012-08-13 2012-08-13 樹脂封止パッケージ

Country Status (1)

Country Link
JP (1) JP5456113B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615103B2 (en) 2018-03-23 2020-04-07 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712051B2 (ja) * 2016-06-22 2020-06-17 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008502158A (ja) * 2004-06-03 2008-01-24 インターナショナル レクティファイアー コーポレイション 平面性と放熱性の良好な高出力マルチチップモジュールパッケージ
JP2006278771A (ja) * 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615103B2 (en) 2018-03-23 2020-04-07 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2012216878A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
JP5147677B2 (ja) 樹脂封止パッケージの製造方法
JP5147678B2 (ja) 微細配線パッケージの製造方法
US8318543B2 (en) Method of manufacturing semiconductor device
JP4510020B2 (ja) 電子モジュールの製造方法
JP6542616B2 (ja) 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
KR20060028748A (ko) 반도체 장치 및 그 제조방법
JP2010165940A5 (ja)
JP2007165888A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
JP2013239660A (ja) 半導体装置及びその製造方法
JP5296636B2 (ja) 半導体パッケージの製造方法
JP4158714B2 (ja) 電子部品実装済基板の製造方法
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP5456113B2 (ja) 樹脂封止パッケージ
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2017157739A (ja) 電子部品付き配線板の製造方法
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
JP4203031B2 (ja) 積層型電子部品の製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP5484532B2 (ja) 微細配線パッケージ
JP5633096B2 (ja) 半導体パッケージ
WO2010104001A1 (ja) 電子装置の製造方法及び電子装置の製造装置
JP4408015B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140107

R150 Certificate of patent or registration of utility model

Ref document number: 5456113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150