JP5441625B2 - Busbar protection device - Google Patents
Busbar protection device Download PDFInfo
- Publication number
- JP5441625B2 JP5441625B2 JP2009254953A JP2009254953A JP5441625B2 JP 5441625 B2 JP5441625 B2 JP 5441625B2 JP 2009254953 A JP2009254953 A JP 2009254953A JP 2009254953 A JP2009254953 A JP 2009254953A JP 5441625 B2 JP5441625 B2 JP 5441625B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- suppression
- circuit
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 claims description 128
- 238000009795 derivation Methods 0.000 claims description 41
- 238000004364 calculation method Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 21
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 9
- 230000004907 flux Effects 0.000 description 6
- 230000006698 induction Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 230000005284 excitation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000819 phase cycle Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、電力系統を保護する母線保護装置、特に電力系統の母線を保護する母線保護装置に関するものである。 The present invention relates to a busbar protection device that protects a power system, and more particularly to a busbar protection device that protects a power system bus.
従来の母線保護装置は、事故相では計器用変流器(以下「CT」と称する)飽和対策によって、誤差差動電流に対して誤動作を防止する対策を行っている。 Conventional bus bar protection devices take measures to prevent malfunctions due to error differential currents by measures against saturation of current transformers (hereinafter referred to as “CT”) in the accident phase.
例えば、下記特許文献1は、母線保護装置のCT飽和対策に関するものであり、当該文献の図3には当該発明の実施例が示され、また当該文献の図6には当時の従来発明の実施例が示されている。本願発明と従来技術との差異を明確にすると、これらの従来技術では、事故相の抑制電流を、当該相の入力電流を用いて生成している点である。 For example, Patent Document 1 below relates to a countermeasure against CT saturation of a busbar protection device. FIG. 3 of the document shows an embodiment of the invention, and FIG. 6 of the document shows an implementation of the conventional invention at that time. An example is shown. When the difference between the present invention and the prior art is clarified, in these conventional techniques, the suppression current of the accident phase is generated using the input current of the phase.
また、下記特許文献2は、変圧器保護に使用される電流差動母線保護装置に関するものである。当該文献の図面には、他相での第二高調波の含有率が一定値を超えたことによる自相の動作に関する論理回路による干渉方法のみが示されているが、当該文献の請求項3には、アナログ量を通過可能な電界効果トランジスタによる他相の遮断器引きはずし抑制電気量(請求項1および2でこの抑制量は、高周波成分であることを明記している)の突き合わせに言及しており、変圧器突入電流による誤動作対策として、他相の抑制量(高調波成分)を自相に取り込むことを示している。 Patent Document 2 below relates to a current differential bus protection device used for transformer protection. In the drawing of the document, only the interference method by the logic circuit regarding the operation of the own phase due to the content ratio of the second harmonic in the other phase exceeding a certain value is shown. Refers to the matching of the circuit breaker tripping suppression electrical quantity of the other phase by the field effect transistor that can pass through the analog quantity (this suppression quantity is specified in claims 1 and 2 as a high frequency component). It shows that the suppression amount (harmonic component) of the other phase is taken into the own phase as a countermeasure against malfunction due to the inrush current of the transformer.
しかしながら、従来の母線保護装置は、事故相では誤差差動電流に対して対策を行っているが、抑制電流の少ない健全相では特段の対策を行っておらず、例えば、無負荷送電線回線等では、抑制電流が0となることがあり、この場合に、事故相の事故電流による誘導等で、健全相に誤差差動電流が発生すると、単純内部事故と誤認する可能性があるなどの問題点があった。 However, the conventional busbar protection device takes measures against the error differential current in the accident phase, but does not take any special measures in the healthy phase with a small suppression current, such as a no-load transmission line In this case, the suppression current may become 0. In this case, if an error differential current occurs in the healthy phase due to induction by the accident current of the accident phase, there is a possibility that it may be mistaken for a simple internal accident. There was a point.
本発明は、上記に鑑みてなされたものであって、事故の発生していない健全相に誤差差動電流が発生しても、健全相が安定に不動作を保持することが可能な母線保護装置を得ることを目的とする。 The present invention has been made in view of the above, and is capable of maintaining a stable operation of a healthy phase even if an error differential current is generated in a healthy phase where no accident has occurred. The object is to obtain a device.
上述した課題を解決し、目的を達成するために、本発明は、母線につながる複数の回線の各相に設置される計器用変流器からの相電流を入力して前記母線を保護する母線保護装置において、前記各回線における各相電流のベクトル和をとる差動量導出回路と、前記各相電流のスカラー和をとる抑制量導出回路と、自相の差動量導出回路で導出された差動電流と、当該自相の抑制量導出回路で導出された抑制電流と、他相の少なくとも1つの抑制量導出回路で導出された抑制電流と、を用いて比率差動演算を行う比率差動演算回路と、を備えたことを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention provides a bus that protects the bus by inputting a phase current from an instrumental current transformer installed in each phase of a plurality of lines connected to the bus. In the protective device, the differential amount derivation circuit that takes the vector sum of the phase currents in each line, the suppression amount derivation circuit that takes the scalar sum of the phase currents, and the differential amount derivation circuit of the own phase A ratio difference in which a differential differential operation is performed using a differential current, a suppression current derived by the suppression amount derivation circuit for the own phase, and a suppression current derived by at least one suppression amount derivation circuit for the other phase And a dynamic operation circuit.
この発明によれば、事故相からの抑制量に一定の係数をかけて得られた所定値を健全相の抑制量として導入するようにしたので、当該健全相に誤差差動電流が発生しても、健全相が安定に不動作を保持することができるという効果を奏する。 According to this invention, since the predetermined value obtained by multiplying the suppression amount from the accident phase by a certain coefficient is introduced as the suppression amount of the healthy phase, an error differential current is generated in the healthy phase. In addition, there is an effect that the healthy phase can stably keep the malfunction.
以下に、本発明にかかる母線保護装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of a busbar protection device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
図1は、本発明の実施の形態1にかかる母線保護装置17を中心とする全体構成を示す図である。図1には、母線保護装置17の保護対象である3相母線の各相の母線1a、1b、1cが示されている。母線1a、1b、1cからの引き出し線(「回線」と称してもよい)2a、2b、2c、3、4には、遮断器5、6、7と、CT8a、8b、8c、9、10とが設置されている。各CTには、ケーブル11a、11b、11c、12、13の一端が接続され、ケーブル11a、ケーブル12、およびケーブル13の他端は、母線保護装置17aに設置された入力変換器群(図示せず)に接続されている。なお、母線保護装置17bには、ケーブル11bの他端が接続させていると共に、図示を省略しているが、母線1bからの引き出し線に設置されたCTに接続されたケーブルの他端が接続されているものとする。また同様に、母線保護装置17cには、ケーブル11cの他端が接続させていると共に、母線1cからの引き出し線に設置されたCTに接続されたケーブルの他端が接続されているものとする。
Embodiment 1 FIG.
FIG. 1 is a diagram showing an overall configuration centering on the
母線保護装置17aは、主たる構成として、各CTで検出された各回線電流を演算する回線電流演算回路(以下単に「演算回路」と称する))14と、演算回路14で演算された電流に基づいて抑制電流(抑制量)を演算する抑制量導出回路15と、演算回路14で演算された電流に基づいて差動電流(差動量)を導出する差動量導出回路16と、を有して構成されている。なお、図1では、母線保護装置17b、17cの内部構成は、母線保護装置17aと基本的に同様であるから、その図示を省略している。以下の説明では、特に説明する場合を除き、母線保護装置17a、17b、17cを単に母線保護装置17と称する。以下同様に、CT8a、8b、8cをCT8と称し、ケーブル11a、11b、11cをケーブル11と称し、演算回路14a、14b、14cを演算回路14と称し、抑制量導出回路15a、15b、15cを抑制量導出回路15と称し、差動量導出回路16a、16b、16cを差動量導出回路16と称する。
The bus
まず、母線保護装置17の全体像について説明する。例えば、a相にかかる母線保護装置17aは、保護対象である母線1aに事故が発生したが否かを、引き出し線2a、3、4に設けられたCT8a、9、10で検出された電流によって判定する。より詳細には、差動量導出回路16は、全ての引き出し線2a、3、4を介して検出された電流によって、その全体のベクトル和を求める。母線1a内に事故が発生していない場合、キリヒホフの第1法則により、差動量は0となり、母線1a内に事故が発生している場合、事故点電流が即ち差動量となる。
First, an overall image of the
母線1aの外に事故が発生している場合、CT誤差やCT飽和などにより、必ずしも差動量が0とはならない場合がある。そのため、抑制量導出回路15によって全ての引き出し線2a、3、4からの電流のスカラー和または最大値を求める。
If an accident has occurred outside the
後に詳述するが、本実施の形態にかかる母線保護装置17は、抑制量導出回路15の出力と差動量導出回路16の出力とを比較して、差動量の方が一定比率を超える場合に所定のリレー動作指令を出力し、各遮断器5、6、7を付勢することにより、事故除去を行う。また、後の説明で各相の抑制量のやりとりに言及するわけであるが、ここでは、母線保護装置17が各相に独立に設けられていることを示すため、主要部分に各相を示す添え字である「a」、「b」、「c」を添え、相区分を明確にしている。
As will be described in detail later, the
図2は、事故の発生していない相に誤差差動電流が生じる状況を説明するための図である。図2(a)には、各CT8の励磁インピーダンス18a、18b、18cが示されている。さらに図2(a)には、CT二次電流iと、その電流の誘導により誘起される誘導電圧vとが示されている。CTケーブル(ケーブル11)の接続先である入力変換器群28のインピーダンスは、CTの励磁インピーダンス18に比してきわめて小さいため、図2(a)では線として表現している。図2(b)には、CTの鉄心19a、19bが示され、さらにCT飽和により鉄心19aから漏洩した磁束20aが示されている。
FIG. 2 is a diagram for explaining a situation in which an error differential current occurs in a phase where no accident has occurred. FIG. 2A shows the
次に、本願が対象としている、事故の発生していない相に誤差差動電流が生じる状況を詳述する。図2(a)において、CT8に接続されるケーブル11は、一般に多芯ケーブルであるので、例えば、CT8aのa相に大電流iが流れると、ケーブルシースや他相芯線に誘導電圧が誘起される。図2(a)の例では、CT8bに接続されるケーブル11bとCT8cに接続されるケーブル11cに、誘導電圧vが誘起されている。一般にCT8の励磁インピーダンスは非常に大きいため、誘導電圧vによる電流は微少であり、問題とはならないが、CT8に性能の劣る(励磁インピーダンスの低い)仕様のものを適用した場合、誘導電圧vにより、無視できない電流が流れることとなる。すなわち、図2(a)の例では、ケーブル11bおよびケーブル11cに、誘導電圧vによる電流が流れることになる。
Next, a situation in which an error differential current occurs in a phase in which no accident has occurred, which is the subject of the present application, will be described in detail. In FIG. 2A, since the
別の事例としては、図2(b)において、大電流iによりCT8aが飽和した事例を示している。CT8aが飽和していない普通の状態の場合、図に示される電流iによる磁束20aは、鉄心19aの中に補足され、CT8bの鉄心19bには到達していない。しかしながら、CT8aが飽和状態の場合、CT8aの鉄心19aにはそれ以上の磁束を補足できなくなり、鉄心19aから漏洩した磁束20aが鉄心19bに到達することとなる。鉄心19bには、CT8bの二次コイル(図示せず)が巻かれているが、このコイルが不均一に巻かれていると、コイルに沿った磁束の周回積分が0とならず、CT8bにも電流が流れることとなる。
As another example, FIG. 2B shows a case where CT8a is saturated by a large current i. In the normal state where CT8a is not saturated, the
図2(b)のケースでは、CT8aとCT8bの物理的位置関係や、被誘導側のCT8bの二次コイルの不均一巻き状況により、誘導される電流量が決定される。 In the case of FIG. 2B, the induced current amount is determined by the physical positional relationship between CT8a and CT8b and the non-uniform winding state of the secondary coil of CT8b on the induced side.
図3は、本発明の実施の形態1にかかる母線保護装置17の構成図である。図3に示される各母線保護装置17は、上述した演算回路14、抑制量導出回路15、および差動量導出回路16に加えて、係数回路(整定回路)21と、加算回路22と、比率差動演算回路23と、出力回路24と、を有して構成されている。係数回路21は、他相の抑制量導出回路15で導出された抑制電流を所定量に整定するものであり、例えば、他相からの抑制電流に一定の係数をかけて得られた所定値を、後述する加算回路22あるいは選択回路26、28に対して出力する。加算回路22は、上記係数回路21からの出力と、自相の抑制量導出回路15からの出力とを加算し、比率差動演算回路23は、差動量導出回路16からの出力と、加算回路22からの出力と、により比率差動演算を行う。出力回路24は、比率差動演算回路23の演算結果に基づき、遮断器に対するトリップ信号を生成して出力する。
FIG. 3 is a configuration diagram of the
図4は、本発明の実施の形態1にかかる母線保護装置17の動作を説明のための比率特性を示す図である。図4(a)は、事故相での電流分布を示す図であり、図4(b)および図4(c)は、比較のための従来技術である。図4(b)は、上記特許文献1の第4図に相当する事故相の図であり、図4(c)は、上記段落「0019」で説明したように、電流が事故なし相に流れた場合の特性図上の動きを示している。図に示される文字「i1」、「i2」などは、回線電流を示すものである。
FIG. 4 is a diagram showing ratio characteristics for explaining the operation of the
以下、動作について説明する。まず従来の母線保護装置の動作に関して説明すると以下の通りである。図4(a)において、例えば回線(引き出し線)2で事故が発生した場合、図4(a)に示す事故点に向かい電流が流れる。回線2の電流をi1、回線3の電流をi2、回線4の電流をi3とした場合、この電流は、一般にi1+i2+i3=差動量id=0である。このとき、例えば、抑制量ir=|i1|+|i2|+|i3|であれば、図4(b)の横軸上に電流が存在することとなり、母線保護装置は不動作である。 The operation will be described below. First, the operation of the conventional busbar protection device will be described as follows. In FIG. 4A, for example, when an accident occurs in the line (leader line) 2, a current flows toward the accident point shown in FIG. When the current of the line 2 is i1, the current of the line 3 is i2, and the current of the line 4 is i3, this current is generally i1 + i2 + i3 = differential amount id = 0. At this time, for example, if the suppression amount ir = | i1 | + | i2 | + | i3 |, current exists on the horizontal axis of FIG. 4B, and the busbar protection device does not operate.
上記特許文献1に記載されている通り、母線保護装置ではCTの飽和が起こりやすいため、例えば、図4(a)に示されるCT8が飽和した場合、差動量idは、零とはならず、図4(b)のように、特性図上の矢印の通りとなる。なお、事故相については、このような差動量idが生じた場合であっても、比率特性他、各種対策により、母線保護装置が安定に不動作を保つよう対策がなされている。 As described in the above-mentioned Patent Document 1, CT saturation is likely to occur in the busbar protection device. For example, when CT8 shown in FIG. 4A is saturated, the differential amount id does not become zero. As shown in FIG. 4B, the arrows in the characteristic diagram are shown. For the accident phase, even if such a differential amount id occurs, measures are taken to keep the busbar protection device stably inoperative by various measures such as ratio characteristics.
ところが、事故なし相では、i1=i2=i3=0であり、一般には安定であるが、図2で示すごとく誤差差動電流ieが流れる事態となると、図4(c)のごとくid=ir=ieとなり、動作特性によっては、誤動作を呈することとなる。このことを具体的に説明すると、図4(c)左側に示される図は、id=ir=ieのときの軌跡を示すものであり、差動電流ieに対する抑制電流ieの比率が相対的に小さくなり、差動電流ieと抑制電流ieによる軌跡(a点)が動作域に達していることが分かる。一方、図4(c)右側に示される図は、本実施の形態にかかる母線保護装置17による比率特性を示すものである。例えば、自相の抑制量導出回路15から導出された抑制電流を上述した抑制電流ieとした場合、本実施の形態にかかる母線保護装置17では、他相の抑制量導出回路15から導出された抑制電流に所定の係数を乗じて得られた抑制電流ir′と、上述した抑制電流ieとを加算することによって、差動電流ieに対する抑制電流(ir′+ie)の比率が相対的に大きくなるように構成されている。その結果、差動電流ieと抑制電流(ir′+ie)による軌跡(b点)が不動作域に設定され、母線保護装置が安定に不動作を保持することが可能となる。
However, in the accident-free phase, i1 = i2 = i3 = 0, which is generally stable. However, when the error differential current ie flows as shown in FIG. 2, id = ir as shown in FIG. = Ie, and malfunction may occur depending on the operating characteristics. Specifically, the diagram shown on the left side of FIG. 4C shows a locus when id = ir = ie, and the ratio of the suppression current ie to the differential current ie is relatively high. It becomes small and it turns out that the locus | trajectory (point a) by differential current ie and suppression current ie has reached the operating region. On the other hand, the diagram shown on the right side of FIG. 4C shows the ratio characteristics of the bus
次に、本実施の形態にかかる母線保護装置17の動作を図3を用いて説明する。例えば、事故相をa相とした場合、事故相にかかる母線保護装置17aにおいて、回線電流回路14aにより各回線電流が演算され、抑制量導出回路15aにより抑制電流が演算される。この抑制電流は、比率差動演算回路23aにおいて差動量導出回路16aの出力即ち差動電流と共に、比率差動演算が行われる。
Next, operation | movement of the bus-
一方、抑制量導出回路15aの出力は、事故なし相であるb相にかかる母線保護装置17bに出力され、当該抑制電流は、係数回路21bにより適切な大きさにされ、加算回路22bにより抑制量導出回路15bの出力と加算され、比率差動演算回路23bに差動量導出回路16bの出力と共に印加され、比率差動演算が行われる。なお、上記説明では、事故なし相(自相)をb相として、係数回路21bは、事故相(他相)の抑制量導出回路15aからの抑制量を導入する構成を示しているが、これに限定されるものではなく、例えば、係数回路21bは、事故相(他相)の抑制量導出回路15cからの抑制量を導入する構成であってもよい。また、例えば、事故なし相(自相)をa相とした場合、係数回路21aは、事故相(他相)の抑制量導出回路15bまたは15cからの抑制電流を導入する構成であってもよいし、事故なし相(自相)をc相とした場合、係数回路21cは、事故相(他相)の抑制量導出回路15aまたは15bからの抑制電流を導入する構成であってもよいことは言うまでもない。この場合における比率差動演算動作などに関しては、上述同様であり、以下その説明を省略する。
On the other hand, the output of the suppression
以上説明したように、本実施の形態にかかる母線保護装置17は、事故相からの抑制量に一定の係数をかけて得られた所定値を、事故なし相の抑制量として導入するようにしたので、事故相からの誘導等により、事故なし相で誤差差動電流が発生するような事態においても、安定に不動作を保つことが可能である。その結果、事故なし相にかかる遮断器の不要な動作が抑制され、遮断器の長期使用、耐久性の向上を図ることが可能である。
As described above, the
実施の形態2.
実施の形態1では、事故相の説明をa相で行っているが、事故相が固定的に定まるものではないので、この実施の形態2では、事故なし相に対し、他の2相にかかる抑制量導出回路からの抑制量を導入するようにしている。このようにすれば、事故相に対し普遍的な対策が可能である。なお、実施の形態1と同一部分には同一符号を付してその説明を省略し、異なる部分についてのみ述べる。
Embodiment 2. FIG.
In the first embodiment, the accident phase is described in phase a. However, since the accident phase is not fixedly fixed, in this second embodiment, the other two phases are applied to the phase without accident. The suppression amount from the suppression amount derivation circuit is introduced. In this way, universal measures against the accident phase are possible. The same parts as those in the first embodiment are denoted by the same reference numerals, description thereof is omitted, and only different parts are described.
図5は、本発明の実施の形態2にかかる母線保護装置17の構成図である。母線保護装置17は、新たな構成要素として、他相の抑制量導出回路15からの出力に対して、一定の係数を乗ずる係数回路25を有して構成されている。
FIG. 5 is a configuration diagram of the
次に、本実施の形態にかかる母線保護装置17の動作を図5を用いて説明する。例えば、事故相をa相、c相とした場合、事故相にかかる母線保護装置17a、17cにおいて、各回線電流回路14a、14cにより各回線電流が演算され、抑制量導出回路15aより、例えば第1の抑制電流が演算され、抑制量導出回路15cにより第2の抑制電流が演算される。これらの抑制電流は、比率差動演算回路23a、23cにおいて差動量導出回路16a、16cの出力即ち差動電流と共に、比率差動演算が行われる。
Next, operation | movement of the bus-
一方、抑制量導出回路15a、15cの出力は、事故なし相であるb相にかかる母線保護装置17bに出力され、係数回路21b、25bにより適切な大きさとなり、加算回路22bにより抑制量導出回路15bの出力と加算され、比率差動演算回路23bに差動量導出回路16bの出力と共に印加され、比率差動演算が行われる。
On the other hand, the outputs of the suppression
以上説明したように、本実施の形態にかかる母線保護装置17は、事故相である他の2相からの抑制量に一定の係数をかけて得られた所定値を、事故なし相の抑制量として導入するようにしたので、事故相からの誘導等により、事故なし相で誤差差動電流が発生するような事態においても、普遍的に安定に不動作を保つことが可能である。
As described above, the
実施の形態3.
実施の形態1、2では、事故相の説明をa相あるいはc相で行っているが、上記段落「0017」、「0018」、「0019」、「0020」にて説明の通り、事故相からの誘導がどのように他の相に影響するかは、物理的配置による影響が大きい。母線保護装置を設置した時点では、このような物理的配置は決まっていることが多い。したがって、他相に対する不要な抑制を排除するには、選択機能を持たせることが有効である。本実施の形態にかかる母線保護装置17は、この選択機能を有しているため、事故相に対しもっとも効率的な対策が可能である。なお、実施の形態2と同一部分には同一符号を付してその説明を省略し、異なる部分についてのみ述べる。
Embodiment 3 FIG.
In the first and second embodiments, the accident phase is described in phase a or phase c, but as described in the paragraphs “0017”, “0018”, “0019”, “0020” above, The influence of the physical arrangement has a great influence on how other inductions affect other phases. At the time of installing the busbar protection device, such physical arrangement is often determined. Therefore, it is effective to provide a selection function in order to eliminate unnecessary suppression for other phases. Since the
図6は、本発明の実施の形態3にかかる母線保護装置17の構成図である。図6に示される母線保護装置17bは、係数回路21b、25bからの出力を取り込み、これらの出力を選択して加算回路22bに送出する選択回路26bを有して構成されている。
FIG. 6 is a configuration diagram of the
次に、本実施の形態にかかる母線保護装置17の動作を図6を用いて説明する。まず、事故相にかかる母線保護装置17a、17cにおいて、各回線電流回路14a、14cで各回線電流が演算され、抑制量導出回路15aより、例えば、第1の抑制電流が演算され、抑制量導出回路15cにより第2の抑制電流が演算される。これらの抑制電流は、事故相にかかる母線保護装置17a、17cにおいて差動量導出回路16a、16cの出力即ち差動電流と共に、比率差動演算が行われる。
Next, the operation of the
一方、抑制量導出回路15a、15cの出力は、事故なし相にかかる母線保護装置17bに出力され、係数回路21b、25bにより適切な大きさとされたのち、選択回路26bによって何れかあるいは両方が選択され加算回路22bに送出される。さらに、選択回路26bからの出力は、加算回路22bにより抑制量導出回路15bの出力と加算され、比率差動演算回路23bに差動量導出回路16bの出力と共に印加され、比率差動演算が行われる。
On the other hand, the output of the suppression
以上説明したように、本実施の形態にかかる母線保護装置17は、事故相である他の2相からの抑制量(抑制量導出回路15a、15cの出力)に一定の係数をかけて得られた所定値の何れかあるいは両方を選択し、事故なし相の抑制量として導入するようにしたので、事故相からの誘導等により、事故なし相で差動電流が発生するような事態においても、事故相に対し効率的な対策が可能である。
As described above, the
なお、上記選択回路26bは、整定可能であることにより、より大きな効果を示すことができる。このことを説明すると、例えば、機器配置が固定的に決まっている場合には、影響を受ける相順が定まってしまうことが多い。この場合には、上記選択回路26bが、進み相あるいは遅れ相を選択するよう予め設定されていると、整定の手間を経るなどより、大きな効果を示すことができる。
Note that the
なお、機器配置が固定的に決まっている場合には、影響を受ける相順と受ける量とが定まってしまうことが多い。この場合、上記選択回路26bが進み相あるいは遅れ相を選択するよう予め設定されているだけでなく、上述した係数回路21b、26bの係数が個別に整定可能であると、より安全に運用できるなどより大きな効果を示すことができる。
When the device arrangement is fixed, the affected phase sequence and the amount received are often determined. In this case, the
実施の形態4.
実施の形態1〜3では、事故の影響が出る場合を、図2(a)、図2(b)を限定せずに説明しているが、上記段落「0017」、「0019」にて説明の通り、事故相からの誘導が出やすい場合として、CT飽和が発生する場合がある。この場合、CT飽和検出機能の出力により他相の抑制を導入するかどうかを選択できれば、他相に対する不要な抑制を排除することができる。このようにすれば、事故相に対しもっとも効率的な対策が可能である。なお、実施の形態3と同一部分には同一符号を付してその説明を省略し、異なる部分についてのみ述べる。
Embodiment 4 FIG.
In the first to third embodiments, the case where the influence of an accident occurs is described without limiting FIG. 2 (a) and FIG. 2 (b), but is described in the above paragraphs “0017” and “0019”. As described above, CT saturation may occur as a case where guidance from the accident phase is likely to occur. In this case, if it is possible to select whether or not to introduce the suppression of the other phase by the output of the CT saturation detection function, unnecessary suppression for the other phase can be eliminated. In this way, the most efficient countermeasure against the accident phase is possible. Note that the same parts as those of the third embodiment are denoted by the same reference numerals, description thereof is omitted, and only different parts are described.
図7は、本発明の実施の形態4にかかる母線保護装置17の構成図である。図7に示される母線保護装置17aは、CT飽和検出回路27aを有し、母線保護装置17cは、母線保護装置17aと同様に、CT飽和検出回路27cを有して構成されている。母線保護装置17bは、CT飽和検出回路27からの信号に基づいて、係数回路21a、25bからの出力を選択する選択回路28bを有して構成されている。
FIG. 7 is a configuration diagram of the
次に、本実施の形態にかかる母線保護装置17の動作を図7を用いて説明する。まず、事故相にかかる母線保護装置17a、17cにおいて、各回線電流回路14a、14cで各回線電流が演算され、抑制量導出回路15a、15cにより抑制電流が演算される。その後の動きは、段落「0026」と同様であり、以下説明を省略する。
Next, operation | movement of the bus-
一方、抑制量導出回路15a、15cの出力は、事故なし相にかかる母線保護装置17bに出力され、係数回路21b、25bにより適切な大きさとされたのち、選択回路28bにより何れかあるいは両方が選択され加算回路22bに送出される。さらに、選択回路28bからの出力は、加算回路22bにより抑制量導出回路15bの出力と加算され、比率差動演算回路23bに差動量導出回路16bの出力と共に印加され、比率差動演算が行われる。
On the other hand, the outputs of the suppression
以上説明したように、本実施の形態にかかる母線保護装置17は、事故相である他の2相からの抑制量(抑制量導出回路15a、15cの出力)に一定の係数をかけて得られた所定値の何れかあるいは両方を、CT飽和発生相からの信号によって選択し、事故なし相の抑制量として導入するようにしたので、事故相からの誘導等により、事故なし相で差動電流が発生するような事態においても、適切に安定に不動作を保つことが可能である。
As described above, the
なお、上記説明では、CT飽和が発生した相からの信号によって、CT飽和が発生した相の抑制量を事故なし相に導入するように説明している。なお、CT飽和が発生した場合、CT飽和が発生した相の抑制量が減ることが知られている。従って、CT飽和が発生した場合、CT飽和が発生していない相の抑制量を事故なし相に導入するようすれば、より効果の高い安定化を図ることが可能である。すなわち、CT飽和が発生した場合、選択回路28bは、CT飽和検出回路27からの信号に基づいて、CT飽和が発生していない相からの抑制量を選択し、加算回路22bに送出する。
In the above description, the suppression amount of the phase in which CT saturation has occurred is introduced to the phase without accident by the signal from the phase in which CT saturation has occurred. In addition, when CT saturation generate | occur | produces, it is known that the suppression amount of the phase in which CT saturation generate | occur | produced will reduce. Therefore, when CT saturation occurs, more effective stabilization can be achieved by introducing the suppression amount of the phase in which CT saturation has not occurred into the accident-free phase. That is, when CT saturation occurs, the
また、上記説明では、この発明の用途として、CT飽和対策付きの母線保護装置の場合を例に説明したが、その他のCT飽和対策のついていない母線保護装置(例えば、実施の形態1〜3に示した母線保護装置)にも適用可能である。 In the above description, as an application of the present invention, the case of a bus protection device with a countermeasure against CT saturation has been described as an example. However, other bus protection devices without a countermeasure against CT saturation (for example, in Embodiments 1 to 3) It can also be applied to the bus bar protection device shown).
なお、上記の実施の形態2〜4では、事故なし相(自相)をb相とし、事故相(他相)をa相あるいはc相とした場合に、係数回路21b、25bが、抑制量導出回路15a、15cからの抑制電流を導入する構成例を説明しているが、例えば、事故なし相(自相)をa相とし、事故相(他相)をb相あるいはc相とした場合、係数回路21a、25aは、抑制量導出回路15b、15cからの抑制電流を導入する。また、事故なし相(自相)をc相とし、事故相(他相)をa相あるいはb相とした場合、係数回路21c、25cは、抑制量導出回路15a、15bからの抑制電流を導入する。なお、この場合における選択回路26a、26c、28a、28cの選択動作や、比率差動演算回路23a、23cの比率差動演算動作などに関しては、上述同様であり、以下その説明を省略する。
In the above-described Embodiments 2 to 4, when the accident-free phase (own phase) is the b-phase and the accident phase (other phase) is the a-phase or the c-phase, the
なお、実施の形態1〜4に示される母線保護装置17は、係数回路21、25を有して構成されているが、これに限定されるものではなく、例えば、事故相からの抑制電流そのものを比率差動演算回路23に導入する構成であってもよい。
The
以上のように、本発明は、電力系統の母線を保護する母線保護装置に適用可能であり、特に、事故のない健全相に誤差差動電流が発生しても、健全相が安定に不動作を保持することができる発明として有用である。 As described above, the present invention can be applied to a bus protection device that protects a power system bus. In particular, even if an error differential current is generated in an accident-free healthy phase, the healthy phase is not stably operated. It is useful as an invention that can hold
1a,1b,1c 母線
2a,2b,2c,3,4 引き出し線
5,6,7 遮断器
8a,8b,8c,9,10 CT
11a,11b,11c,12,13 ケーブル
14,14a,14b,14c 回線電流演算回路
15,15a,15b,15c 抑制量導出回路
16,16a,16b,16c 差動量導出回路
17,17a,17b,17c 母線保護装置
18a,18b,18c 励磁インピーダンス
19a,19b 鉄心
20a 磁束
21a,21b,21c,25a,25b,25c 係数回路(整定回路)
22a,22b,22c 加算回路
23a,23b,23c 比率差動演算回路
24a,24b,24c 出力回路
26a,26b,26c,28a,28b,28c 選択回路
27a,27b,27c CT飽和検出回路
28 入力変換器群
i CT二次電流
i1,i2,i3 回線電流
id 差動量
ie 誤差差動電流
ir 抑制量
v 誘導電圧
1a, 1b,
11a, 11b, 11c, 12, 13
22a, 22b,
Claims (11)
前記各回線における各相電流のベクトル和をとる差動量導出回路と、
前記各相電流のスカラー和をとる抑制量導出回路と、
自相の差動量導出回路で導出された差動電流と、当該自相の抑制量導出回路で導出された抑制電流と、他相の少なくとも1つの抑制量導出回路で導出された抑制電流と、を用いて比率差動演算を行う比率差動演算回路と、
を備えたことを特徴とする母線保護装置。 In the busbar protection device that protects the busbar by inputting a phase current from an instrumental current transformer installed in each phase of a plurality of lines connected to the busbar,
A differential amount derivation circuit for taking a vector sum of each phase current in each line;
A suppression amount derivation circuit for taking a scalar sum of the currents of the respective phases;
A differential current derived by the differential phase derivation circuit for the own phase, a suppression current derived by the suppression amount derivation circuit for the own phase, and a suppression current derived by at least one suppression amount derivation circuit for the other phase; , And a ratio differential arithmetic circuit that performs ratio differential arithmetic using
A bus bar protection device comprising:
前記自相の差動量導出回路で導出された差動電流と、前記自相の抑制量導出回路で導出された抑制電流と、他相の何れかの抑制量導出回路で導出された抑制電流と、を用いて比率差動演算を行うことを特徴とする請求項1に記載の母線保護装置。 The ratio differential arithmetic circuit is:
The differential current derived by the self-phase differential amount derivation circuit, the suppression current derived by the self-phase suppression amount derivation circuit, and the suppression current derived by any of the other-phase suppression amount derivation circuits The bus bar protection device according to claim 1, wherein a ratio differential operation is performed using
前記自相の差動量導出回路で導出された差動電流と、前記自相の抑制量導出回路で導出された抑制電流と、他の2相の抑制量導出回路で導出された第1の抑制電流および第2の抑制電流と、を用いて比率差動演算を行うことを特徴とする請求項1または2に記載の母線保護装置。 The ratio differential arithmetic circuit is:
The differential current derived by the self-phase differential amount deriving circuit, the suppression current derived by the self-phase suppression amount deriving circuit, and the first phase derived by the other two-phase suppression amount deriving circuit 3. The busbar protection device according to claim 1 or 2, wherein a ratio differential operation is performed using the suppression current and the second suppression current.
前記比率差動演算回路は、
前記自相の差動量導出回路で導出された差動電流と、前記自相の抑制量導出回路で導出された抑制電流と、前記選択回路で選択された抑制電流と、を用いて比率差動演算を行うことを特徴とする請求項3に記載の母線保護装置。 A selection circuit that selects either or both of the first suppression current and the second suppression current;
The ratio differential arithmetic circuit is:
A ratio difference using the differential current derived by the differential phase derivation circuit of the self phase, the suppression current derived by the suppression amount derivation circuit of the self phase, and the suppression current selected by the selection circuit 4. The bus bar protection device according to claim 3 , wherein a dynamic calculation is performed.
前記第1の抑制電流と前記第2の抑制電流との導入比率を整定可能に構成されていることを特徴とする請求項4に記載の母線保護装置。 The selection circuit includes:
The bus bar protection device according to claim 4 , wherein an introduction ratio between the first suppression current and the second suppression current is settable.
前記第1の抑制電流と前記第2の抑制電流との内、進み相の抑制電流を選択することを特徴とする請求項4に記載の母線保護装置。 The selection circuit includes:
5. The busbar protection device according to claim 4, wherein a lead phase suppression current is selected from the first suppression current and the second suppression current. 6.
前記第1の抑制電流と前記第2の抑制電流との内、遅れ相の抑制電流を選択することを特徴とする請求項4に記載の母線保護装置。 The selection circuit includes:
5. The busbar protection device according to claim 4, wherein a delayed-phase suppression current is selected from the first suppression current and the second suppression current. 6.
前記導入比率を、進み相と遅れ相とで別々に整定可能に構成されていることを特徴とする請求項5に記載の母線保護装置。 The selection circuit includes:
6. The busbar protection device according to claim 5 , wherein the introduction ratio is configured to be separately settable for a leading phase and a lagging phase.
前記選択回路は、
他相の何れかの計器用変流器飽和検出回路から出力された飽和検出信号に基づいて、計器用変流器飽和が検出された他相の抑制量導出回路で導出された抑制電流を選択することを特徴とする請求項4〜8のいずれか1つに記載の母線保護装置。 A current transformer saturation detection circuit for detecting the saturation of the current transformer and outputting a saturation detection signal;
The selection circuit includes:
Based on the saturation detection signal output from one of the current transformer saturation detection circuits for the other phase, select the suppression current derived by the other phase suppression amount derivation circuit where the current transformer saturation was detected. The busbar protection device according to any one of claims 4 to 8, wherein:
前記選択回路は、
他相の何れかの計器用変流器飽和検出回路から出力された飽和検出信号に基づいて、計器用変流器飽和が検出されていない他相の抑制量導出回路で導出された抑制電流を選択することを特徴とする請求項4〜8のいずれか1つに記載の母線保護装置。 A current transformer saturation detection circuit for detecting the saturation of the current transformer and outputting a saturation detection signal;
The selection circuit includes:
Based on the saturation detection signal output from one of the current transformer saturation detection circuits for the other phase, the suppression current derived by the suppression amount deriving circuit for the other phase where the current transformer saturation for the instrument is not detected is calculated. The busbar protection device according to any one of claims 4 to 8, wherein the busbar protection device is selected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009254953A JP5441625B2 (en) | 2009-11-06 | 2009-11-06 | Busbar protection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009254953A JP5441625B2 (en) | 2009-11-06 | 2009-11-06 | Busbar protection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011101518A JP2011101518A (en) | 2011-05-19 |
JP5441625B2 true JP5441625B2 (en) | 2014-03-12 |
Family
ID=44192217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009254953A Active JP5441625B2 (en) | 2009-11-06 | 2009-11-06 | Busbar protection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5441625B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5645578B2 (en) * | 2010-10-04 | 2014-12-24 | 三菱電機株式会社 | Current differential protection relay |
JP5697551B2 (en) * | 2011-06-06 | 2015-04-08 | 三菱電機株式会社 | Current differential protection relay |
CN103326329B (en) * | 2013-07-04 | 2016-02-03 | 南华大学 | The guard method of CT asymmetric broken string quick lock bus |
CN105467264B (en) * | 2016-01-04 | 2018-04-17 | 许继集团有限公司 | CT broken string method for quickly identifying based on 3/2nds mode of connection bus protections |
CN107069673B (en) * | 2017-03-30 | 2019-01-01 | 南京南瑞继保电气有限公司 | A kind of method that quick identification branch CT breaks and is latched bus differential protection |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54116654A (en) * | 1978-03-03 | 1979-09-11 | Toshiba Corp | Current differential relay device |
DE3346744A1 (en) * | 1983-12-23 | 1985-07-04 | MEDEL Medizinische Elektronik Handelsges. mbH, 2000 Hamburg | CIRCUIT ARRANGEMENT FOR CHECKING THE POSITION OF ELECTRODES |
JPH0681417B2 (en) * | 1988-12-16 | 1994-10-12 | 三菱電機株式会社 | Digital bus protection relay |
JPH10271661A (en) * | 1997-03-25 | 1998-10-09 | Hitachi Ltd | Protective relay device for transmission line |
JP3768441B2 (en) * | 2001-12-25 | 2006-04-19 | 三菱電機株式会社 | Busbar protection relay |
-
2009
- 2009-11-06 JP JP2009254953A patent/JP5441625B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011101518A (en) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487051B2 (en) | Excitation current suppression device | |
JP5441625B2 (en) | Busbar protection device | |
CN103532108B (en) | Differential protection in electric power networks | |
WO2011035053A1 (en) | Transformer differential protection | |
JP2011154974A (en) | Transformer inrush current suppression apparatus | |
JP2010073666A (en) | Exciting inrush current suppression device for transformer and its control method | |
JP5472920B2 (en) | Excitation current suppression device | |
JP2016144297A (en) | Ratio differential relay device | |
CN103370632B (en) | Method and apparatus for detecting earth fault | |
JP5444162B2 (en) | Excitation current suppression device | |
Aktaibi et al. | Digital differential protection of power transformer using matlab | |
JP2019030073A (en) | Zero-phase current differential relay | |
EP4431958A1 (en) | Measurement device for measuring operation current and fault current of circuit breaker by using single rogowski coil | |
JP2009089505A (en) | Transformer protection relay | |
KR100895018B1 (en) | A neutral current eliminating apparatus under a unbalanced condition | |
JP6369775B2 (en) | Earth leakage detector | |
JP5645578B2 (en) | Current differential protection relay | |
JP2005065423A (en) | Controller for self-excitation converter | |
JP2013030301A (en) | Excitation inrush current suppression device | |
JP2010148269A (en) | Protective relay system | |
Bouchahdane et al. | Maintenance testing of numerical differential protection relay | |
KR20200038164A (en) | Protection relay device | |
JP4836663B2 (en) | Loop system protection device and method | |
JP5697551B2 (en) | Current differential protection relay | |
SE531559C2 (en) | Method and apparatus for electrically protecting connections downstream of a transformer, as well as a transformer station equipped with such a device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5441625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |