JP5318055B2

JP5318055B2 - 半導体装置、及び半導体装置の製造方法

Info

Publication number: JP5318055B2
Application number: JP2010212794A
Authority: JP
Inventors: 晋吾小崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-09-22
Filing date: 2010-09-22
Publication date: 2013-10-16
Anticipated expiration: 2030-09-22
Also published as: US20120068176A1; JP2012069705A; US8492763B2

Description

本発明の実施形態は、半導体装置、及び半導体装置の製造方法に関する。

半導体の製造工程で不良がないかどうかを判定するために抵抗素子、コンタクト素子、トランジスタ素子の特性をＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔＧｒｏｕｐ）として製造し、製品テスト（ＤｉｅＳｏｒｔ）とは別に、そのＴＥＧを用いて製造工程での不良の有無を確認するテスト（検査）を実施している。このようなＴＥＧ及びその電極となるＴＥＧ用パッドは多くの場合直接製品には必要ないことから、ダイシングライン上にＴＥＧ及びＴＥＧ用パッドを形成し電気特性をモニター管理している。

ＴＥＧ用パッドにコンタクトを取るプロービング技術は、これまで廉価なカンチ式プローブピンカードを用いてきたものの、最近ではダイシングライン幅縮小の要求から垂直式プローブカードへと移行することも検討されはじめている。だが垂直式では高価かつピン配置ピッチとして１００μｍが限界で、従来技術のカンチ式プローブを延命させることが結局コストよく、安定したコンタクト特性を得ることができるのが現状である。ただしカンチ式でも最近では１００μｍを下回るようなパッドピッチだと製作自体に技術を要するようになり、安定したコンタクトを保つことが難しくなってきている。少しでもコンタクトマージンを確保しようとピンの材質を変えてみたり、角度、太さを調整したり、隣り合うピンの配置を互い違いにすることで安定したコンタクト特性を確保しようという開発は各プローブカードメーカーで行われている。

一方、コンタクトされる側のパッドには本来の半導体としての機能に注目されているため縮小される以外の特別な対策は施されることはないのが現状である。微細化のロードマップが示すとおり一つのウェハから多くのチップを取得しようとすると、ダイシングライン幅自体も縮小することが必要となってくる。ダイシングライン幅が縮小されると、ダイシングライン上に形成されるＴＥＧ用パッドの幅（面積）も縮小され、ＴＥＧ用パッドのピッチも縮小される。ＴＥＧ用パッドとプローブピンがコンタクトできて始めてＴＥＧのテスト（検査）が可能となる。このとき、プローブピンをＴＥＧ用パッドへ物理的に接触させるためには、ある程度押さないといけないが、押しすぎるとＴＥＧ用パッドからプローブピンの先端が滑り出して、隣の導電パターンとショートしてしまうことがある。すなわち、微細化を進めることでスクライブライン幅が狭くなり、検査工程においてＴＥＧ用パッド（検査用パッド）へのコンタクトが困難になる傾向にある。

特開２００９−３８１３７号公報特開２００６−２２２１４７号公報特開平６−２０４２８０号公報特開平５−２９３７６号公報特開平８−１３９１８９号公報

１つの実施形態は、例えば、検査工程における検査用パッドへのコンタクトを容易化することに適した半導体装置、及び半導体装置の製造方法を提供することを目的とする。

１つの実施形態によれば、表面に垂直な方向から見た場合にチップエリアを内側に含む半導体基板と、前記チップエリアを保護するように、前記表面上における前記チップエリアの周囲に配されたエッジシールと、前記表面上における縁部に配された複数のパッド片と、前記表面上における前記チップエリアに対して第１の方向の少なくとも片側と第２の方向の少なくとも片側とのいずれかにおいて、前記エッジシールにおける前記パッド片の側の縁部と前記パッド片における前記エッジシールの側の縁部とを覆う絶縁膜パターンとを備えたことを特徴とする半導体装置が提供される。

第１の実施形態にかかる半導体装置の構成を示す図。第１の実施形態にかかる半導体装置の製造方法を示す図。第１の実施形態にかかる半導体装置の製造方法を示す図。第１の実施形態にかかる半導体装置の製造方法を示す図。第２の実施形態にかかる半導体装置の構成を示す図。第３の実施形態にかかる半導体装置の構成を示す図。第４の実施形態にかかる半導体装置の構成を示す図。比較例にかかる半導体装置について説明するための図。

以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
第１の実施形態にかかる半導体装置１００について図１を用いて説明する。図１（ａ）は、半導体装置１００のレイアウト構成を示す平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿って切った場合の断面を拡大して示す図である。

半導体装置１００は、半導体基板１０、エッジシール２０、複数の検査用パッド片３１Ｌ〜３４Ｕ、及び絶縁膜パターン４０を備える。

半導体基板１０は、図１（ａ）に示すように、表面１０ａ（図１（ｂ）参照）に垂直な方向から見た場合にチップエリア１１を内側に含む。チップエリア１１は、半導体装置１００における所定の回路素子が形成される領域であり、表面１０ａ上に形成された所定の多層配線構造と半導体基板１０内の表面１０ａ近傍に形成された所定の半導体領域とを含む領域である。また、半導体基板１０の側面１０ｂは、スクライビング工程で半導体ウエハから半導体装置１００が切り出された際の切断面になっている。半導体基板１０は、例えば、シリコンなどの半導体で形成されている。

半導体基板１０は、例えば、矩形状である。チップエリア１１は、例えば、半導体基板１０より小さい矩形状である。チップエリア１１は、例えば、４つの辺１１Ｌ〜１１Ｄを有する。辺（第１の辺）１１Ｌは、図１（ａ）中におけるチップエリア１１の左辺である。辺１１Ｒは、図１（ａ）中におけるチップエリア１１の右辺である。辺１１Ｕは、図１（ａ）中におけるチップエリア１１の上辺である。辺（第２の辺）１１Ｄは、図１（ａ）中におけるチップエリア１１の下辺である。

エッジシール２０は、半導体基板１０の表面１０ａ上におけるチップエリア１１の周囲に配されている。エッジシール２０は、例えば、チップエリア１１を囲むようにチップエリア１１の外周近傍を環状に延びている。これにより、エッジシール２０は、スクライビング工程で半導体基板から半導体装置１００が切り出される際に切断面（側面１０ｂ）から伝達された応力を吸収してクラックがチップエリア１１内まで延びないように、チップエリア１１を保護している。エッジシール２０は、例えば、アルミニウムなどの金属で形成されている。

エッジシール２０は、例えば、４つの部分２０Ｌ〜２０Ｕを有する。部分（第１の部分）２０Ｌは、チップエリア１１の辺１１Ｌに沿って延びた部分である。部分２０Ｒは、チップエリア１１の辺１１Ｒに沿って延びた部分である。部分２０Ｕは、チップエリア１１の辺１１Ｕに沿って延びた部分である。部分（第２の部分）２０Ｄは、チップエリア１１の辺１１Ｄに沿って延びた部分である。

複数の検査用パッド片３１Ｌ〜３４Ｕは、半導体基板１０の表面１０ａ上における縁部に配されている。各検査用パッド片３１Ｌ〜３４Ｕは、後述のＴＥＧに電気的に接続され電極として機能する（図４参照）、スクライビング工程より前の検査工程においてＴＥＧをテスト（検査）するために用いられた検査用パッドの一部であり、その検査用パッドにおけるスクライビング工程で半導体基板から半導体装置１００が切り出される際に除去されずに残った部分である。なお、ＴＥＧは、その大部分が、スクライビング工程で除去される。各検査用パッド片３１Ｌ〜３４Ｕは、例えば、アルミニウムなどの金属で形成されている。

複数の検査用パッド片３１Ｌ〜３４Ｕは、複数の検査用パッド片（複数の第１のパッド片）３１Ｌ〜３４Ｌ、複数の検査用パッド片３１Ｒ〜３４Ｒ、複数の検査用パッド片３１Ｕ〜３４Ｕ、及び複数の検査用パッド片（複数の第２のパッド片）３１Ｄ〜３４Ｄを有する。

複数の検査用パッド片３１Ｌ〜３４Ｌは、半導体基板１０の表面１０ａ上における辺１１Ｌに沿った縁部に配されている。複数の検査用パッド片３１Ｌ〜３４Ｌは、辺１１Ｌに沿った方向に配列されている。

複数の検査用パッド片３１Ｒ〜３４Ｒは、半導体基板１０の表面１０ａ上における辺１１Ｒに沿った縁部に配されている。複数の検査用パッド片３１Ｒ〜３４Ｒは、辺１１Ｒに沿った方向に配列されている。

複数の検査用パッド片３１Ｕ〜３４Ｕは、半導体基板１０の表面１０ａ上における辺１１Ｕに沿った縁部に配されている。複数の検査用パッド片３１Ｕ〜３４Ｕは、辺１１Ｕに沿った方向に配列されている。

複数の検査用パッド片３１Ｄ〜３４Ｄは、半導体基板１０の表面１０ａ上における辺１１Ｄに沿った縁部に配されている。複数の検査用パッド片３１Ｄ〜３４Ｄは、辺１１Ｄに沿った方向に配列されている。

絶縁膜パターン４０は、半導体基板１０の表面１０ａ上におけるチップエリア１１に対して辺１１Ｄに沿った方向（第１の方向）の両側と辺１１Ｌに沿った方向（第２の方向）の両側とのそれぞれにおいて、エッジシール２０における検査用パッド片３１Ｌ〜３４Ｕの側の縁部と検査用パッド片３１Ｌ〜３４Ｕにおけるエッジシール２０の側の縁部に沿って配されている。絶縁膜パターン４０は、例えば、ポリイミドなどの絶縁物で形成されている。

具体的には、絶縁膜パターン４０は、パターン４０Ｌ〜４０Ｄを有する。

パターン（第１のパターン）４０Ｌは、辺１１Ｄに沿った方向の辺１１Ｌ側において、エッジシール２０の部分２０Ｌと複数の検査用パッド片３１Ｌ〜３４Ｌとの間を中心として辺１１Ｌに沿って直線状に延びたパターンである。パターン４０Ｌは、複数の検査用パッド片３１Ｌ〜３４Ｌに渡って直線状に延びている。これにより、パターン４０Ｌは、エッジシール２０の部分２０Ｌにおける検査用パッド片３１Ｌ〜３４Ｌ側の縁部２０Ｌ１に沿って配されている。また、パターン４０Ｌは、検査用パッド片３１Ｌ〜３４Ｌにおける部分２０Ｌの側の縁部３１Ｌ１〜３４Ｌ１を覆っている（図１（ｂ）参照）。

パターン４０Ｒは、辺１１Ｄに沿った方向の辺１１Ｒ側において、エッジシール２０の部分２０Ｒと複数の検査用パッド片３１Ｒ〜３４Ｒとの間を中心として辺１１Ｒに沿って直線状に延びたパターンである。パターン４０Ｒは、複数の検査用パッド片３１Ｒ〜３４Ｒに渡って直線状に延びている。これにより、パターン４０Ｒは、エッジシール２０の部分２０Ｒにおける検査用パッド片３１Ｒ〜３４Ｒ側の縁部２０Ｒ１に沿って配されている。またパターン４０Ｒは、検査用パッド片３１Ｒ〜３４Ｒにおける部分２０Ｒの側の縁部３１Ｒ１〜３４Ｒ１を覆っている。

パターン４０Ｕは、辺１１Ｌに沿った方向の辺１１Ｕ側において、エッジシール２０の部分２０Ｕと複数の検査用パッド片３１Ｕ〜３４Ｕとの間を中心として辺１１Ｕに沿って直線状に延びたパターンである。パターン４０Ｕは、複数の検査用パッド片３１Ｕ〜３４Ｕに渡って直線状に延びている。これにより、パターン４０Ｕは、エッジシール２０の部分２０Ｕにおける検査用パッド片３１Ｕ〜３４Ｕ側の縁部２０Ｕ１に沿って配されている。またパターン４０Ｕは、検査用パッド片３１Ｕ〜３４Ｕにおける部分２０Ｕの側の縁部３１Ｕ１〜３４Ｕ１を覆っている。

パターン（第２のパターン）４０Ｄは、辺１１Ｌに沿った方向の辺１１Ｄ側において、エッジシール２０の部分２０Ｄと複数の検査用パッド片３１Ｄ〜３４Ｄとの間を中心として辺１１Ｄに沿って直線状に延びたパターンである。パターン４０Ｄは、複数の検査用パッド片３１Ｄ〜３４Ｄに渡って直線状に延びている。これにより、パターン４０Ｄは、エッジシール２０の部分２０Ｄにおける検査用パッド片３１Ｄ〜３４Ｄ側の縁部２０Ｄ１に沿って配されている。またパターン４０Ｄは、検査用パッド片３１Ｄ〜３４Ｄにおける部分２０Ｄの側の縁部３１Ｄ１〜３４Ｄ１を覆っている。

次に、半導体装置１００の製造方法について図２及び図３を用いて説明する。図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）は、それぞれ、半導体装置１００の製造方法を示す工程断面図であり、図１（ｂ）に対応した断面を示している。図４は、検査工程（図３（ｂ）に示す工程）における検査方法を示す平面図である。

図２（ａ）に示す工程では、複数の半導体装置１００、１００ａ（図３（ｃ）参照）を形成すべき半導体基板１０ｉを準備する。半導体基板１０ｉは、例えば、シリコンなどの半導体で形成されたものを準備する。

図２（ｂ）に示す工程では、半導体基板１０ｉに、複数の半導体装置１００、１００ａに対応した複数のチップエリア１１、１１ａのそれぞれに、所定の回路素子を形成する。すなわち、半導体基板１０ｉ内の表面１０ｉａ近傍に所定の半導体領域を形成するとともに、半導体基板１０ｉの表面１０ｉａ上に所定の多層配線構造を形成する。半導体基板１０ｉには、その表面１０ｉａに垂直な方向から見た場合に、複数のチップエリア１１、１１ａが例えば２次元状に配列されている。そして、半導体基板１０ｉでは、複数のチップエリア１１、１１ａの間を（複数のチップエリア１１、１１ａを区画するように）スクライブラインＳＬが格子状に延びている。

図２（ｃ）に示す工程では、半導体基板１０ｉにおけるスクライブラインＳＬ上に複数のＴＥＧ５１、５２と複数の検査用パッド３１ｉ〜３４ｉとを形成する（図４参照）。それとともに、スクライブラインＳＬの両側にスクライブラインＳＬに沿って延びたエッジシール２０の部分２０Ｌ、２０Ｒａを形成する。ＴＥＧ５１は、例えば、検査用パッド３１ｉ、３２ｉに接続されている。ＴＥＧ５２は、例えば、検査用パッド３３ｉ、３４ｉに接続されている。

具体的には、複数のチップエリア１１、１１ａを覆うとともに各検査用パッド３１ｉ〜３４ｉ及びエッジシール２０、２０ａとなるべき領域を選択的に覆うレジストパターンＲＰをリソグラフィによる露光で形成し、そのレジストパターンＲＰをマスクとしてＲＩＥもしくはＷＥＴのエッチングを行う。これにより、各検査用パッド３１ｉ〜３４ｉとエッジシール２０（２０Ｌ）、２０ａ（２０Ｒａ）とのパターンニングを行う。各検査用パッド３１ｉ〜３４ｉとエッジシール２０、２０ａとは、それぞれ、例えば、アルミニウムなどの金属で形成する。

図３（ａ）に示す工程では、検査用パッド片におけるエッジシールの側の縁部を覆う絶縁膜パターン４０、４０ａを形成する。例えば、エッジシール２０の部分２０Ｌにおける検査用パッド片３１ｉ〜３４ｉの側の縁部２０Ｌ１に沿って、検査用パッド片３１ｉ〜３４ｉにおけるエッジシール２０の部分２０Ｌの側の縁部３１Ｌ１〜３４Ｌ１を覆うパターン４０Ｌを形成する。あるいは、例えば、エッジシール２０ａの部分２０Ｒａにおける検査用パッド片３１ｉ〜３４ｉの側の縁部２０Ｒａ１に沿って、検査用パッド片３１ｉ〜３４ｉにおけるエッジシール２０ａの部分２０Ｒａの側の縁部３１Ｒａ１〜３４Ｒａ１を覆うパターン４０Ｒａを形成する。絶縁膜パターン４０、４０ａは、例えば、ポリイミドなどの絶縁物で形成する。このとき、絶縁膜パターン４０、４０ａの厚さＤは、隣接するパターン４０Ｌ、４０Ｒａの間隔Ｇよりも小さくなっている。すなわち、検査用プローブの先端が検査用パッドの表面となすべき角度をθ（図３（ｂ）参照）とすると、絶縁膜パターン４０、４０ａの厚さＤは、例えば、
ｔａｎθ≧Ｄ／（Ｇ／２）、かつ、Ｄ≧Ｄｔｈ
Ｄｔｈ≦Ｄ≦（Ｇ／２）ｔａｎθ
を満たす値である。Ｄｔｈは、検査用プローブの先端が絶縁膜パターンの側面に接触した際にその側面に引っかかり絶縁膜パターンの表面に乗り上げないようにするために必要な絶縁膜パターンの厚さであり、検査用プローブの先端の直径、丸みの曲率半径等に応じて決定されている。また、隣接するパターン４０Ｌ、４０Ｒａの間隔Ｇは、スクライブラインＳＬの幅Ｗよりもアライメントマージンを考慮した分広くなっている。

図３（ｂ）に示す工程では、エッジシール２０の部分２０Ｌ、２０Ｒａ及び絶縁膜パターン４０、４０ａと交差する方向から検査用プローブ６１〜６４の先端を検査用パッド３１ｉ〜３４ｉに接触させてＴＥＧ５１、５２の検査を行う（図４参照）。ＴＥＧ５１は、検査用パッド３１ｉ、３２ｉから所定の信号が供給されて検査される。ＴＥＧ５２は、検査用パッド３３ｉ、３４ｉから所定の信号が供給されて検査される。

図３（ｃ）に示す工程では、スクライブラインＳＬ（図４参照）に沿って半導体基板１０ｉを切断し、半導体基板を複数の半導体装置１００、１００ａに分割する。このとき、検査用パッド３３ｉは、半導体装置１００の一部となる検査用パッド片３３Ｌと、半導体装置１００ａの一部となる検査用パッド片３３Ｒａとに分割される。これにより、それぞれ図１（ａ）に示すような複数の半導体装置１００、１００ａが得られる。

ここで、仮に、図３（ａ）に示す工程で絶縁膜パターン４０、４０ａを形成しない場合について考える。この場合、例えば、図８に示すように、スクライブラインＳＬの幅Ｗが縮小されると、検査用パッド９３１ｉ〜９３４ｉの幅Ｗｐも縮小される。図３（ｂ）に示す工程（検査工程）では、検査用パッド９３１ｉ〜９３４ｉと検査用プローブ９６１〜９６４の先端とがコンタクトできて始めてテストが可能となる。物理的に接触させるためにある程度検査用プローブ９６１〜９６４を押さないといけないが、例えば、図８に白抜きの矢印で示すように、押しすぎると検査用プローブ９６１、９６３の先端がそれぞれ検査用パッド９３１ｉ、９３３ｉから滑り出して破線で示した状態になる。すなわち、図３（ｂ）に示す工程（検査工程）において検査用プローブ９６１〜９６４の先端の検査用パッド９３１ｉ〜９３４ｉへのコンタクトが困難になる傾向にある。この結果、ＴＥＧ９５１、９５２のテスト（検査）を行うことが困難になる。

それに対して、第１の実施形態では、図３（ａ）に示す工程で、エッジシールにおける検査用パッド片の側の縁部に沿って、検査用パッド片におけるエッジシールの側の縁部を覆う絶縁膜パターン４０、４０ａを形成する。これにより、図３（ｂ）に示す工程（検査工程）において、検査用パッド３１ｉ〜３４ｉへ物理的に接触させるために検査用プローブ６１〜６４を押しすぎた際に、例えば、図４に白抜きの矢印で示すように、検査用プローブ６３の先端がずれても検査用パッド３３ｉから滑り出さずに破線で示した状態になる。すなわち、絶縁膜パターン４０、４０ａが、スクライブラインＳＬの両側において、それぞれ、検査用プローブの先端の検査用パッドからの滑り出しを防止するための堤防として機能する。これにより、図３（ｂ）に示す工程（検査工程）において検査用プローブ６１〜６４の先端の検査用パッド３１ｉ〜３４ｉへのコンタクトが容易になる。この結果、ＴＥＧ５１、５２のテスト（検査）を行うことができる。

このように、図２（ａ）〜図３（ｃ）に示す工程により形成された半導体装置１００は、検査工程における検査用パッドへのコンタクトを容易化することに適したものである。すなわち、第１の実施形態によれば、検査工程における検査用パッドへのコンタクトを容易化することに適した半導体装置１００を提供することができる。

また、図３（ａ）に示す工程で絶縁膜パターン４０、４０ａを形成しない場合では、図３（ｂ）に示す工程（検査工程）において、例えば図８に示すように、検査用プローブ９６１、９６３を押しすぎると検査用プローブ９６１、９６３の先端がそれぞれエッジシール９２０の部分９２０Ｌ（導電パターン）に接触することがある。すなわち、エッジシール９２０の部分９２０Ｌを介して検査用プローブ９６１の先端と検査用プローブ９６３の先端とがショートしてしまい、ＴＥＧ９５１、９５２の特性を誤って不良としてしまうなど、適正なテスト（検査）を行うことが困難になる。

それに対して、第１の実施形態では、絶縁膜パターン４０、４０ａを形成するので、上記のように、検査用プローブ６１〜６４を押しすぎた場合でも、検査用プローブ６３の先端が検査用パッド３３ｉにコンタクトした状態を維持することが容易である。これにより、エッジシールを介して検査用プローブの先端が他の検査用プローブの先端とショートする状態になりにくいので、適正なテスト（検査）を行うことが容易である。

あるいは、仮に、図２（ｃ）に示す工程でエッジシール２０の部分２０Ｌ、２０Ｒａを形成せず、かつ、図３（ａ）に示す工程で絶縁膜パターン４０、４０ａを形成しない場合について考える。この場合、図３（ｂ）に示す工程（検査工程）においてエッジシールを介して検査用プローブの先端が他の検査用プローブの先端とショートしないようにすることができるが、図３（ｃ）に示す工程（スクライビング工程）において切断面から伝達された応力によりクラックがチップエリア１１内まで延びる傾向にある。

それに対して、第１の実施形態では、図２（ｃ）に示す工程でエッジシール２０の部分２０Ｌ、２０Ｒａを形成するので、図３（ｃ）に示す工程（スクライビング工程）において切断面から伝達された応力をエッジシールにより吸収してクラックがチップエリア１１内まで延びないように、チップエリア１１を保護することができる。

また、図３（ａ）に示す工程では、エッジシールにおける検査用パッド片の側の縁部に沿って、検査用パッド片におけるエッジシールの側の縁部を覆うように、絶縁膜パターン４０、４０ａを形成する。これにより、絶縁膜パターン４０、４０ａは、アライメントズレの影響を受けにくい構造を有している。

さらに、図３（ａ）に示す工程では、絶縁膜パターン４０、４０ａを、スクライブラインＳＬの両側にスクライブラインＳＬに沿って直線状に形成する。例えば、絶縁膜パターン４０におけるパターン４０Ｌを、エッジシール２０の部分２０Ｌと複数の検査用パッド３１ｉ〜３４ｉとの間を中心としてチップエリア１１の辺１１Ｌに沿って直線状に延びたパターンとして形成する。あるいは、例えば、絶縁膜パターン４０ａにおけるパターン４０Ｒａを、エッジシール２０ａの部分２０Ｒａと複数の検査用パッド３１ｉ〜３４ｉとの間を中心としてチップエリア１１ａの辺１１Ｒａに沿って直線状に延びたパターンとして形成する。これにより、絶縁膜パターン４０、４０ａは、エッジシール２０、２０ａと複数の検査用パッド３１ｉ〜３４ｉとの間における位置合わせ（アライメント）が容易なパターンになっている。

また、図３（ｂ）に示す工程（検査工程）においてエッジシール２０の部分２０Ｌ、２０Ｒａ及び絶縁膜パターン４０、４０ａと交差する方向から検査用プローブ６１〜６４の先端を検査用パッド３１ｉ〜３４ｉに接触させてＴＥＧ５１、５２の検査を行う（図４参照）。これにより、例えば、図４に白抜きの矢印で示すように、検査用プローブ６３の先端がずれても、絶縁膜パターン４０、４０ａにより、検査用パッド３３ｉから滑り出さずに破線で示した状態になる。すなわち、絶縁膜パターン４０、４０ａが、検査用プローブ６３の先端の検査用パッド３３ｉからの滑り出しを防止するための堤防として機能するのに適したパターンになっている。

このように形成された絶縁膜パターン４０、４０ａは、切断後の半導体装置１００において、図１（ａ）に示すように、チップエリア１１に対して辺１１Ｄに沿った方向（第１の方向）の両側と辺１１Ｌに沿った方向（第２の方向）の両側とのそれぞれにおいて、エッジシールにおける検査用パッド片の側の縁部に沿って、検査用パッド片におけるエッジシールの側の縁部を覆ったものになる。すなわち、第１の実施形態によれば、上記のように、位置合わせ（アライメント）が容易であるとともに検査用プローブの先端の検査用パッドからの滑り出しを防止するための堤防として機能するのに適した絶縁膜パターンを実現できる。

（第２の実施形態）
次に第２の実施形態にかかる半導体装置２００について図５を用いて説明する。図５（ａ）は、半導体装置２００のレイアウト構成を示す平面図である。図５（ｂ）は、図３（ｂ）に示す工程（検査工程）における検査方法を示す平面図である。以下では、第１の実施形態と異なる部分を中心に説明する。

半導体装置２００は、絶縁膜パターン２４０を備える。絶縁膜パターン２４０は、複数のパターン（複数の第１のパターン）２４１Ｌ〜２４４Ｌ、複数のパターン２４１Ｒ〜２４４Ｒ、複数のパターン２４１Ｕ〜２４４Ｕ、及び複数のパターン（複数の第２のパターン）２４１Ｄ〜２４４Ｄを有する。

複数のパターン２４１Ｌ〜２４４Ｌは、パターン４０Ｌ（図１（ａ）参照）を複数の検査用パッド片３１Ｌ〜３４Ｌに対応して（検査用パッド片の大きさ程度に刻んだ単位で）分離させたものである。これにより、複数のパターン２４１Ｌ〜２４４Ｌは、それぞれ、エッジシール２０の部分２０Ｌ（図１（ａ）参照）における検査用パッド片３１Ｌ〜３４Ｌの側の縁部２１Ｌ１〜２４Ｌ１に沿って、検査用パッド片３１Ｌ〜３４Ｌにおける部分２０Ｌの側の縁部３１Ｌ１〜３４Ｌ１を覆う。

複数のパターン２４１Ｒ〜２４４Ｒは、パターン４０Ｒ（図１（ａ）参照）を複数の検査用パッド片３１Ｒ〜３４Ｒに対応して（検査用パッド片の大きさ程度に刻んだ単位で）分離させたものである。これにより、複数のパターン２４１Ｒ〜２４４Ｒは、それぞれ、エッジシール２０の部分２０Ｒ（図１（ａ）参照）における検査用パッド片３１Ｒ〜３４Ｒの側の縁部２１Ｒ１〜２４Ｒ１に沿って、検査用パッド片３１Ｒ〜３４Ｒにおける部分２０Ｒの側の縁部３１Ｒ１〜３４Ｒ１を覆う。

複数のパターン２４１Ｕ〜２４４Ｕは、パターン４０Ｕ（図１（ａ）参照）を複数の検査用パッド片３１Ｕ〜３４Ｕに対応して（検査用パッド片の大きさ程度に刻んだ単位で）分離させたものである。これにより、複数のパターン２４１Ｕ〜２４４Ｕは、それぞれ、エッジシール２０の部分２０Ｕ（図１（ａ）参照）における検査用パッド片３１Ｕ〜３４Ｕの側の縁部２１Ｕ１〜２４Ｕ１に沿って、検査用パッド片３１Ｕ〜３４Ｕにおける部分２０Ｕの側の縁部３１Ｕ１〜３４Ｕ１を覆う。

複数のパターン２４１Ｄ〜２４４Ｄは、パターン４０Ｄ（図１（ａ）参照）を複数の検査用パッド片３１Ｄ〜３４Ｄに対応して（検査用パッド片の大きさ程度に刻んだ単位で）分離させたものである。これにより、複数のパターン２４１Ｄ〜２４４Ｄは、それぞれ、エッジシール２０の部分２０Ｄ（図１（ａ）参照）における検査用パッド片３１Ｄ〜３４Ｄの側の縁部２１Ｄ１〜２４Ｄ１に沿って、検査用パッド片３１Ｄ〜３４Ｄにおける部分２０Ｄの側の縁部３１Ｄ１〜３４Ｄ１を覆う。

この半導体装置２００の製造方法では、図３（ａ）に示す工程で、絶縁膜パターン２４０、２４０ａが、図５（ｂ）に示すようにパターニングされる。そして、図３（ｂ）に示す工程（検査工程）において、検査用パッド３１ｉ〜３４ｉへ物理的に接触させるために検査用プローブ６１〜６４を押しすぎた際に、例えば、図５（ｂ）に白抜きの矢印で示すように検査用プローブ６３の先端がずれても、検査用パッド３３ｉから滑り出さずに破線で示した状態になる。すなわち、絶縁膜パターン２４０、２４０ａが、スクライブラインＳＬの両側において、それぞれ、検査用プローブの先端の検査用パッドからの滑り出しを防止するための堤防として機能する。これにより、図３（ｂ）に示す工程（検査工程）において検査用プローブ６１〜６４の先端の検査用パッド３１ｉ〜３４ｉへのコンタクトが容易になる。この結果、ＴＥＧ５１、５２のテスト（検査）を行うことができる。

このように、第２の実施形態によっても、検査工程における検査用パッドへのコンタクトを容易化することに適した半導体装置２００を提供することができる。

（第３の実施形態）
次に第３の実施形態にかかる半導体装置３００について図６を用いて説明する。図６（ａ）は、半導体装置３００のレイアウト構成を示す平面図である。図６（ｂ）は、図３（ｂ）に示す工程（検査工程）における検査方法を示す平面図である。以下では、第１の実施形態と異なる部分を中心に説明する。

半導体装置３００は、絶縁膜パターン３４０を備える。絶縁膜パターン３４０は、半導体基板１０の表面１０ａ（図１（ｂ）参照）上におけるチップエリア１１に対して辺１１Ｄに沿った方向（第１の方向）の片側（例えば、辺１１Ｌ側）と辺１１Ｌに沿った方向（第２の方向）の片側（例えば、辺１１Ｄ側）とのそれぞれにおいて、エッジシール２０における検査用パッド片３１Ｌ〜３４Ｕの側の縁部に沿って、検査用パッド片３１Ｌ〜３４Ｕにおけるエッジシール２０の側の縁部を覆っている。例えば、絶縁膜パターン３４０は、パターン４０Ｌ及びパターン４０Ｄを有するが、パターン４０Ｒ及びパターン４０Ｕ（図１（ｂ）参照）を有しない。

この半導体装置３００の製造方法では、図３（ａ）に示す工程で、絶縁膜パターン３４０が、図６（ｂ）に示すようにスクライブラインＳＬの片側にパターニングされる。そして、図３（ｂ）に示す工程（検査工程）において、検査用パッド３１ｉ〜３４ｉへ物理的に接触させるために検査用プローブ３６１〜３６４を押しすぎた際に、例えば、図６（ｂ）に白抜きの矢印で示すように検査用プローブ３６３の先端がずれても、検査用パッド３３ｉから滑り出さずに破線で示した状態になる。すなわち、検査用プローブ３６１〜３６４がスクライブラインＳＬに対して片側から検査用パッドへ接触させるタイプであれば、絶縁膜パターン３４０は、スクライブラインＳＬの片側において、検査用プローブの先端の検査用パッドからの滑り出しを防止するための堤防として機能する。これにより、図３（ｂ）に示す工程（検査工程）において検査用プローブ３６１〜３６４の先端の検査用パッド３１ｉ〜３４ｉへのコンタクトが容易になる。この結果、ＴＥＧ５１、５２のテスト（検査）を行うことができる。

このように、第３の実施形態によれば、検査用プローブ３６１〜３６４がスクライブラインＳＬに対して片側から検査用パッドへ接触させるタイプである場合に、検査工程における検査用パッドへのコンタクトを容易化することに適した半導体装置３００を提供することができる。

なお、絶縁膜パターン３４０は、パターン４０Ｒ及びパターン４０Ｕを有するが、パターン４０Ｌ及びパターン４０Ｄ（図１（ｂ）参照）を有しないものでもよい。

（第４の実施形態）
次に第４の実施形態にかかる半導体装置４００について図７を用いて説明する。図７（ａ）は、半導体装置４００のレイアウト構成を示す平面図である。図７（ｂ）は、図３（ｂ）に示す工程（検査工程）における検査方法を示す平面図である。以下では、第３の実施形態と異なる部分を中心に説明する。

半導体装置４００は、絶縁膜パターン４４０を備える。絶縁膜パターン４４０は、複数のパターン２４１Ｌ〜２４４Ｌ及び複数のパターン２４１Ｄ〜２４４Ｄを有するが、複数のパターン２４１Ｒ〜２４４Ｒ及び複数のパターン２４１Ｕ〜２４４Ｕ（図５（ａ）参照）を有しない。

この半導体装置４００の製造方法では、図３（ａ）に示す工程で、絶縁膜パターン４４０が、図７（ｂ）に示すようにスクライブラインＳＬの片側にパターニングされる。そして、図３（ｂ）に示す工程（検査工程）において、検査用パッド３１ｉ〜３４ｉへ物理的に接触させるために検査用プローブ３６１〜３６４を押しすぎた際に、例えば、図６（ｂ）に白抜きの矢印で示すように検査用プローブ３６３の先端がずれても、検査用パッド３３ｉから滑り出さずに破線で示した状態になる。すなわち、検査用プローブ３６１〜３６４がスクライブラインＳＬに対して片側から検査用パッドへ接触させるタイプであれば、絶縁膜パターン４４０は、スクライブラインＳＬの片側において、検査用プローブの先端の検査用パッドからの滑り出しを防止するための堤防として機能する。これにより、図３（ｂ）に示す工程（検査工程）において検査用プローブ３６１〜３６４の先端の検査用パッド３１ｉ〜３４ｉへのコンタクトが容易になる。この結果、ＴＥＧ５１、５２のテスト（検査）を行うことができる。

このように、第４の実施形態によれば、検査用プローブ３６１〜３６４がスクライブラインＳＬに対して片側から検査用パッドへ接触させるタイプである場合に、検査工程における検査用パッドへのコンタクトを容易化することに適した半導体装置４００を提供することができる。

なお、絶縁膜パターン４４０は、複数のパターン２４１Ｒ〜２４４Ｒ及び複数のパターン２４１Ｕ〜２４４Ｕを有するが、複数のパターン２４１Ｌ〜２４４Ｌ及び複数のパターン２４１Ｄ〜２４４Ｄ（図５（ａ）参照）を有しないものでもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０、１０ｉ半導体基板、１１、１１ａチップエリア、１１Ｌ〜１１Ｄ辺、２０、２０ａ、９２０エッジシール、２０Ｌ〜２０Ｕ、２０Ｒａ、９２０Ｌ部分、２０Ｌ１〜２０Ｕ１、２０Ｒａ１縁部、３１ｉ〜３４ｉ、９３１ｉ〜９３４ｉ検査用パッド、３１Ｌ〜３４Ｕ、３３Ｒａ検査用パッド片、３１Ｌ１〜３４Ｕ１、３３Ｒａ１縁部、４０、２４０、３４０、４４０絶縁膜パターン、４０Ｌ〜４０Ｄ、２４１Ｌ〜２４４Ｄパターン、５１、５２、９５１、９５２ＴＥＧ、６１〜６４、３６１〜３６４、９６１〜９６４検査用プローブ、１００、１００ａ、２００、３００、４００半導体装置、ＳＬスクライブライン。

Claims

表面に垂直な方向から見た場合にチップエリアを内側に含む半導体基板と、
前記チップエリアを保護するように、前記表面上における前記チップエリアの周囲に配されたエッジシールと、
前記表面上における縁部に配された複数のパッド片と、
前記表面上における前記チップエリアに対して第１の方向の少なくとも片側と第２の方向の少なくとも片側とのいずれかにおいて、前記パッド片における前記エッジシールの側の縁部を覆う絶縁膜パターンと、
を備え、
前記半導体基板及び前記チップエリアは、それぞれ、矩形状であり、
前記エッジシールは、
前記チップエリアの第１の辺に沿って延びた第１の部分と、
前記チップエリアの前記第１の辺に隣接する第２の辺に沿って延びた第２の部分と、
を有し、
前記複数のパッド片は、
前記第１の辺に沿った前記縁部に配された複数の第１のパッド片と、
前記第２の辺に沿った前記縁部に配された複数の第２のパッド片と、
を有し、
前記絶縁膜パターンは、
前記複数の第１のパッド片に対応するように互いに分離されており、前記第１のパッド片における前記第１の部分の側の縁部をそれぞれ覆う複数の第１のパターンと、
前記複数の第２のパッド片に対応するように互いに分離されており、前記第２のパッド片における前記第２の部分の側の縁部をそれぞれ覆う複数の第２のパターンと、
を有する
ことを特徴とする半導体装置。
前記複数の第１のパッド片は、前記第１の辺に沿って配列されており、
前記複数の第２のパッド片は、前記第２の辺に沿って配列されている
ことを特徴とする請求項１に記載の半導体装置。
前記複数の第１のパターンは、前記複数の第１のパッド片に対応して配列されており、
前記複数の第２のパターンは、前記複数の第２のパッド片に対応して配列されている
ことを特徴とする請求項２に記載の半導体装置。
前記複数の第１のパターンは、前記第１の部分における前記複数の第１のパッド片の側の縁部を覆わずに、前記複数の第１のパッド片における前記第１の部分の側の縁部を覆っており、
前記複数の第２のパターンは、前記第２の部分における前記複数の第２のパッド片の側の縁部を覆わずに、前記複数の第２のパッド片における前記第２の部分の側の縁部を覆っている
ことを特徴とする請求項１に記載の半導体装置。
前記エッジシールは、
前記チップエリアの第３の辺に沿って延びた第３の部分と、
前記チップエリアの前記第３の辺に隣接する第４の辺に沿って延びた第４の部分と、
をさらに有し、
前記複数のパッド片は、
前記第３の辺に沿った前記縁部に配された複数の第３のパッド片と、
前記第４の辺に沿った前記縁部に配された複数の第４のパッド片と、
をさらに有し、
前記絶縁膜パターンは、
前記複数の第３のパッド片に対応するように互いに分離されており、前記第３のパッド片における前記第３の部分の側の縁部をそれぞれ覆う複数の第３のパターンと、
前記複数の第４のパッド片に対応するように互いに分離されており、前記第４のパッド片における前記第４の部分の側の縁部をそれぞれ覆う複数の第４のパターンと、
をさらに有する
ことを特徴とする請求項１に記載の半導体装置。
前記複数の第３のパターンは、前記第３の部分における前記複数の第３のパッド片の側の縁部を覆わずに、前記複数の第３のパッド片における前記第３の部分の側の縁部を覆っており、
前記複数の第４のパターンは、前記第４の部分における前記複数の第４のパッド片の側の縁部を覆わずに、前記複数の第４のパッド片における前記第４の部分の側の縁部を覆っている
ことを特徴とする請求項５に記載の半導体装置。
半導体基板におけるスクライブライン上に複数のＴＥＧと前記複数のＴＥＧに接続された複数のパッドとを形成するとともに、前記スクライブラインの両側に前記スクライブラインに沿って延びたエッジシールを形成し、
前記パッドにおける片側の前記エッジシールの側の縁部を覆う絶縁膜パターンを形成し、
前記エッジシールと交差する方向であって前記片側のエッジシールと反対側からプローブの先端を前記パッドに接触させて前記ＴＥＧの検査を行い、
前記検査の後に、前記スクライブラインに沿って前記半導体基板を切断し、前記半導体基板を複数の半導体装置に分割する
ことを特徴とする半導体装置の製造方法。