Nothing Special   »   [go: up one dir, main page]

JP5358089B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5358089B2
JP5358089B2 JP2007331183A JP2007331183A JP5358089B2 JP 5358089 B2 JP5358089 B2 JP 5358089B2 JP 2007331183 A JP2007331183 A JP 2007331183A JP 2007331183 A JP2007331183 A JP 2007331183A JP 5358089 B2 JP5358089 B2 JP 5358089B2
Authority
JP
Japan
Prior art keywords
connection terminal
semiconductor device
semiconductor
connection
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007331183A
Other languages
English (en)
Other versions
JP2009152503A (ja
Inventor
淳二 田中
耕治 田谷
雅彦 原山
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2007331183A priority Critical patent/JP5358089B2/ja
Priority to US12/341,863 priority patent/US8097961B2/en
Publication of JP2009152503A publication Critical patent/JP2009152503A/ja
Priority to US13/323,370 priority patent/US8361857B2/en
Application granted granted Critical
Publication of JP5358089B2 publication Critical patent/JP5358089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に積層型の半導体装置に用いられる半導体装置及びその製造方法に関する。
近年、電子機器の小型化・高機能化に伴い、電子機器に実装される半導体装置の実装密度を高めることが要求されている。実装密度を高めた半導体装置として、チップ・オン・チップ技術やパッケージ・オン・パッケージ技術を用いた積層型の半導体装置が開発されている。
特許文献１には、半導体チップを固定する擬似ウェハに貫通孔を設け、該貫通孔に導電性樹脂を埋め込むことにより上下方向の電気的接続を可能にした半導体装置が開示されている。特許文献２には、半導体チップが実装された基板上に、上下方向への電気的接続を行うための突起電極を設けた半導体装置が開示されている。
特開２００５−１１８５６号公報 特開２００３−２１８２８３号公報
積層型の半導体装置においては、積層時に他の半導体チップまたは半導体パッケージと電気的接続を行うための接続端子を形成する必要がある。従来は、接続端子を形成するために特殊な製造工程（例えば、貫通孔及び貫通電極の形成等）を必要とする場合が多く、製造歩留まりの向上や製造コストの低減が難しいという課題があった。
本発明は上記課題に鑑みなされたものであり、製造工程を簡略化し、製造歩留まりの向上及び製造コストの低減が可能な半導体装置及びその製造方法を提供することを目的とする。
本発明は、導電性の材料からなる半導体チップと、前記半導体チップの周辺領域に設けられ、前記半導体チップと同じ材料からなる接続端子と、前記半導体チップと前記接続端子とを電気的に絶縁する絶縁部材と、前記半導体チップと前記接続端子とを電気的に接続する第１接続部材と、を具備することを特徴とする半導体装置である。本発明によれば、接続端子の製造工程を簡略化することにより、半導体装置の製造工程を簡略化することができる。
上記構成において、前記絶縁部材は、前記半導体チップと前記接続端子とが直接接触しないように、前記半導体チップ及び前記接続端子の側面を覆って設けられている構成とすることができる。
上記構成において、前記接続端子は、前記半導体チップの少なくとも１以上の辺に沿って複数配列して設けられ、前記絶縁部材は、前記複数の接続端子同士が直接接触しないように、前記複数の接続端子のそれぞれの側面を覆って設けられている構成とすることができる。
上記構成において、前記接続端子の表面は金属層で覆われており、前記接続部材は、前記金属層を介して前記接続端子と電気的に接続されている構成とすることができる。この構成によれば、接続部材と接続端子との接続信頼性を向上させることができる。
上記構成において、前記半導体チップ及び前記接続端子は、導電性のシリコンからなる構成とすることができる。
上記構成において、前記接続部材は、再配線層またはボンディングワイヤである構成とすることができる。
上記構成において、前記半導体装置を複数積層し、複数積層された前記半導体装置のうち、上下に隣接する２つの半導体装置は、上側の前記半導体装置における前記接続端子の下面と、下側の前記半導体装置における前記接続端子の上面とが、第２接続部材により電気的に接続されている積層型の半導体装置とすることができる。
上記構成において、前記半導体装置を複数積層し、複数積層された前記半導体装置のうち、上下に隣接する２つの半導体装置は、上側の前記半導体装置における前記接続端子の側面と、下側の前記半導体装置における前記接続端子の側面とが、第３接続部材により電気的に接続されている積層型の半導体装置とすることができる。
本発明は、切断後に半導体チップとなる第１領域と、前記第１領域の周辺領域であって切断後に前記半導体チップとならない第２領域と、を有する導電性の材料からなる半導体ウェハに対し、前記第２領域の一部を少なくとも１以上の接続端子に形成する工程と、前記第１領域と前記接続端子とを電気的に絶縁する工程と、前記第１領域と前記接続端子とを電気的に接続する工程と、を具備することを特徴とする半導体装置の製造方法。本発明によれば、接続端子の製造工程を簡略化することにより、半導体装置の製造工程を簡略化することができる。
上記構成において、前記第２領域の一部を少なくとも１以上の接続端子に形成する工程は、前記半導体ウェハにおける前記第１領域と前記第２領域との間に、前記第１領域と前記第２領域とが直接接触しないように溝部を形成する工程を含み、前記第１領域と前記接続端子とを電気的に絶縁する工程は、前記溝部に絶縁部材を充填し、前記半導体チップ及び前記接続端子の側面を前記絶縁部材で覆う工程を含む構成とすることができる。この構成によれば、絶縁部材により、第１領域と第２領域とを機械的に接続しつつ電気的に絶縁することができる。
本発明によれば、接続端子の製造工程を簡略化することにより、半導体装置の製造工程を簡略化することができる。
以下、図面を用い本発明に係る実施例について説明する。
図１及び図２（ａ）〜（ｄ）を参照に、実施例１に係る半導体装置１００の製造方法について説明する。図１は半導体装置１００が切り出される前の半導体ウェハ１０の上面図である。図１を参照に、半導体ウェハ１０は導電性の材料（例えば、導電性のシリコン）からなり、所定のダイシングライン１２に沿って切断されることで複数の半導体装置１００へと個片化される。半導体ウェハ１０のうち、切断後に半導体チップとなる第１領域をチップ領域１４、その他の領域（切断後に半導体チップとならない第２領域）をダイシング領域１６と定義する。ダイシング領域１６は、半導体ウェハ１０の切断時にチップ領域１４を傷つけずに切断を行うための余剰部分であり、ダイシングライン１２に沿って、例えば１６０μｍ程度の幅で設けられる。図示するように、チップ領域１４は半導体ウェハ１０上に、縦横方向に規則的に配列して設けられており、ダイシング領域１６はそれぞれのチップ領域１４の周辺に設けられている。
図２（ａ）〜（ｄ）は図１のＡ−Ａ１線に沿った断面図である。図２（ａ）を参照に、半導体ウェハ１０の上面に絶縁層２１を形成する。その後、絶縁層２１上の一部に、第１接続部材である再配線２０を形成し、チップ領域１４とダイシング領域１６とを電気的に接続する。再配線２０は、例えばＡｌやＣｕなどの金属からなり、チップ領域１４の上面に設けられた外部接続端子（不図示）を介して、チップ領域１４に形成された集積回路と電気的に接続される。ダイシング領域１６には、集積回路は形成されていない。
図２（ｂ）を参照に、半導体ウェハ１０の下面（再配線２０を形成した面と反対側の面）からエッチングを行い、チップ領域１４とダイシング領域１６との間に溝部２２を形成する。溝部２２は、チップ領域１４とダイシング領域１６とが直接接触しないように、ウェハ１０を貫通して形成される。ダイシング領域１６に複数の接続端子３２（図３（ａ）を参照）を形成する場合には、接続端子３２となるべき複数の領域のそれぞれの間に溝部２２を形成する。なお、溝部２２の形成は、エッチングの代わりにダイシングにより行ってもよい。
図２（ｃ）を参照に、溝部２２に絶縁部材である絶縁性樹脂２４（例えば、エポキシ系接着剤）を充填する。絶縁性樹脂２４はチップ領域１４及びダイシング領域１６の側面を覆うように充填する。絶縁性樹脂２４を溝部２２に充填することで、チップ領域１４及びダイシング領域１６の側面が絶縁性樹脂２４を介して機械的に接続されるため、切断後もチップ領域１４及びダイシング領域１６が分離することはない。以上の工程により、チップ領域１４とダイシング領域１６とが（再配線２０により電気的に接続された部分を除き）電気的に絶縁される。
図２（ｄ）を参照に、半導体ウェハ１０を所定のダイシングライン１２に沿って切断する。このとき、ダイシング領域１６のうち切断されなかった残りの部分は、積層時に他の半導体装置と接続するための接続端子３２となる。換言すれば、図２（ｂ）〜（ｄ）に示した工程により、半導体ウェハ１０におけるダイシング領域１６の一部が接続端子３２に形成される。以上の工程により、実施例１に係る半導体装置１００が完成する。
図１を参照に、例えば半導体ウェハ１０のダイシング領域１６の幅を１６０μｍとし、図２（ｄ）における切断に用いるブレードの幅を３０μｍとした場合、接続端子３２はそれぞれ約５０μ角の矩形の形状に形成することができる。
図３は実施例１に係る半導体装置１００の上面図であり、図３（ｂ）は図３（ａ）のＢ−Ｂ１線に沿った断面図である。図３（ａ）を参照に、半導体チップ３０は導電性の材料からなるロジックチップまたはメモリチップであり、内部に集積回路（不図示）が形成されている。半導体チップ３０の周辺領域には、接続端子３２が設けられている。接続端子３２は、半導体チップ３０と同一の半導体ウェハ１０（図１参照）から切り出されたものであり、半導体チップ３０と同じ導電性の材料からなる。このため、半導体チップ３０及び接続端子３２は同一平面上に位置し、厚みもほぼ同じである。
図３（ａ）及び（ｂ）を参照に、半導体チップ３０と接続端子３２とは、絶縁性樹脂２４により電気的に絶縁されている。具体的には、絶縁性樹脂２４は、半導体チップ３０と接続端子３２とが直接接触しないように、半導体チップ３０及び接続端子３２の側面を覆って設けられている。また、図示するように半導体装置１００は複数の接続端子３２を備える。このため、絶縁性樹脂２４は、複数の接続端子３２同士が直接接触しないように、複数ある接続端子３２のそれぞれの側面を覆って設けられている。
図３（ａ）及び（ｂ）を参照に、半導体チップ３０と接続端子３２とは、第１接続部材である再配線２０により電気的に接続されている。再配線２０は、例えば半導体チップ３０の上面に設けられた外部接続端子（不図示）を介して、半導体チップ３０の内部に形成された集積回路と電気的に接続されている。このため、例えば半導体装置１００を他の半導体装置や中継基盤に実装する際には、再配線２０及び接続端子３２を介して、半導体チップ３０を外部と電気的に接続することができる。半導体チップ３０及び接続端子３２の上面において、再配線２０との接触部分以外は、絶縁層２１で覆われている。
再配線２０及び接続端子３２は直接接触していてもよいが、接続端子３２における接触部分の表面はめっきが施されていることが好ましい。図４は実施例１に係る半導体装置１００の接続端子３２付近（図３（ｂ）における領域３４）の詳細な構成を示した図である。図４を参照に、接続端子３２の上面にはＴｉ層４１及びＡｕ層４２からなる金属層４０が形成されている。Ｔｉ層４１及びＡｕ層４２は、例えば図３（ａ）に示した再配線２０を形成する工程の前に、スパッタリング法により接続端子３２の表面に蒸着して形成される。再配線２０は、金属層４０を介して接続端子３２と電気的に接続されている。金属層４０は、接続端子３２の表面の少なくとも一部を覆うように設けられていればよい。また、Ｔｉ及びＡｕに代えて、ＮｉやＰａ等の金属を用いることもできる。
実施例１に係る半導体装置１００によれば、接続端子３２が半導体チップ３０と同じ導電性の材料から構成される。このため、接続端子３２の上下面及び側面を利用して、他の半導体装置や中継基盤等との電気的接続を図ることができる。その結果、例えば半導体装置１００を複数積層し、半導体装置の実装密度を高めることができる。なお、接続端子３２の材質は半導体であるため、電気的な抵抗率は金属電極に比べ大きいが、半導体ウェハ１０の厚みを十分に薄くし（例えば、３０μｍ）、かつ、接続端子３２の断面積を十分に大きくすることで、全体の電気抵抗を十分に小さくすることができる。
従来の積層型の半導体装置における接続端子の形成は、例えば最初に貫通孔を形成し、次に貫通孔の内壁に絶縁部材（例えば、絶縁性樹脂）を塗布し、最後に貫通孔内部に導電部材（例えば、銅などの金属）を充填することにより貫通電極を形成する、という３段階の工程を含むものであった。貫通電極の形成工程においては、気泡の混入等により製造不良が発生する場合があった。これに対し実施例１では、図２（ａ）〜（ｄ）を参照に、半導体ウェハ１０のダイシング領域１６の一部を接続端子３２として利用している。このため、従来技術における、貫通孔内部に導電部材を充填することにより貫通電極を形成する、という工程を省略することができる。
また、図２（ａ）〜（ｄ）に示すように、半導体装置１００の製造工程では、エッチング（またはダイシング）技術及び再配線技術により接続端子３２を形成している。実施例１に係る接続端子３２の製造工程は、貫通電極を形成する場合に比べ技術的に容易であり、かつ、短時間で行うことが可能である。以上のことから、実施例１に係る半導体装置１００によれば、従来に比べて製造工程を簡略化することができ、製造歩留まりの向上及び製造コストの抑制を図ることができる。また、接続端子３２は、従来不要部分であったダイシング領域１６（図１参照）を利用して形成するため、完成品の半導体装置が大型化することもない。
また、実施例１では接続端子３２の表面の少なくとも一部が金属層４０で覆われ、金属層４０を介して再配線２０及び接続端子３２が電気的に接続されている。これにより、再配線２０と接続端子３２との接続信頼性が向上するため、半導体装置１００の製造歩留まりを向上させることができる。接続端子３２において、再配線２０と接続される領域は、他の領域より不純物濃度が高いことが好ましい。これにより、再配線２０と接続端子３２との電気的な接続信頼性をさらに向上させることができる。
実施例１では、半導体チップ３０と接続端子３２とを電気的に接続する第１接続部材として再配線２０を用いたが、第１接続部材の構成はこれに限定されるものではない。例えば、再配線２０の代わりに、ボンディングワイヤを用いて接続を行うことができる。
また、実施例１では半導体ウェハ１０として導電性のシリコンを材料に用いたが、半導体ウェハ１０は導電性の半導体材料であれば他の材料を用いてもよい。例えば、ゲルマニウム半導体やガリウムヒ素半導体を代わりに用いることができる。
また、実施例１では接続端子３２を半導体チップ３０の４辺に沿って複数配列して設けたが、接続端子３２の数及び配置はこれに限定されるものではない。例えば、接続端子３２は、例えば半導体チップ３０の少なくとも１以上の辺に沿って設けられる構成とすることができる。また、図３（ａ）を参照に、実施例１では半導体チップ３０は上面から見て矩形の形状をしているが、それ以外の形状であっても良い。
実施例２は、実施例１に係る半導体装置１００を複数積層した例である。図５及び図６は実施例２に係る積層型半導体装置１１０の構成を示した断面図である。
図５を参照に、実施例１に係る半導体装置１００と同一の半導体装置１００ａ〜１００ｄが、中継基板５０の上面に、接着剤６２を介して積層して実装されている。半導体装置１００ａ〜１００ｄは、中継基板５０の上面に設けられた封止樹脂５２により封止されている。中継基板５０の下面には外部接続用の半田ボール５４が複数設けられ、中継基板５０の上面における配線（不図示）と電気的に接続されている。
半導体装置１００ａ〜１００ｄは、それぞれの接続端子３２の上面及び下面に接合して設けられた、第２接続部材である金属ペースト６０により電気的に接続されている。すなわち、上下に隣接する２つの半導体装置（例えば、１００ａ及び１００ｂ）は、上側の半導体装置１００ａにおける接続端子３２の下面と、下側の半導体装置１００ｂにおける接続端子３２の上面とが、金属ペースト６０により電気的に接続されている。一番下の半導体装置１００ｄにおける接続端子３２の側面は、中継基板５０上の配線パターン（不図示）と金属ペースト６０により電気的に接続されている。
図６は、図５における積層型半導体装置１１０の接続端子付近（領域５６）の拡大図である。上側の接続端子３２ａの下面には、第２接続部材である金属ペースト６０が設けられ、下側の接続端子３２ｂの上面（再配線２０及び金属層４０）と接続されている。金属ペースト６０には、例えばＡｇペーストや半田を用いることができる。
図６では、接続端子同士を電気的に接続する第２接続部材として金属ペースト６０を用いたが、金属ペースト６０の代わりに他の部材（例えば、導電性樹脂等）を用いてもよい。また、上側の接続端子３２の下面を例えばＡｕ等の金属によりめっきし、その表面に金属ペーストを設ける構成としてもよい。
実施例２に係る積層型半導体装置１１０によれば、実施例１に係る半導体装置１００が複数積層され、それぞれの半導体装置１００における接続端子３２同士が、金属ペースト６０により電気的に接続されている。このため、半導体装置の実装密度を高めることができる。また、他の半導体装置との電気的な接続には、接続端子３２の上面及び下面を用いている。接続端子３２の上面及び下面は、側面に比べ面積を大きくすることが容易である。さらに、第２接続部材である金属ペースト６０を上下方向に挟み込むため、接続端子３２の側面を利用して接続を行う場合のように金属が剥離するおそれがない。以上のことから、電気的な接続信頼性の向上を図ることができる。
図５及び図６では、接続端子３２の上面及び下面を用いて積層された半導体装置１００同士の電気的接続を行ったが、接続端子３２の側面を用いて半導体装置１００同士の電気的接続を行ってもよい。
図７は実施例２の変形例に係る積層型半導体装置１００ａの構成を示した図である。中継基板５０の上面に半導体装置１００ａ〜１００ｄが積層され、封止樹脂５２により覆われている。半導体装置１００ａ〜１００ｄは、それぞれの接続端子３２の側面に設けられた第３接続部材である側面配線６４により電気的に接続されている。一番上の半導体装置１００ａにおける接続端子３２は、ボンディングワイヤ５６により中継基板５０上の配線パターン（不図示）と電気的に接続されている。その他の構成は実施例２（図５）と共通である。
すなわち、図７を参照に、上下に隣接する２つの半導体装置（例えば、１００ａ及び１００ｂ）は、上側の半導体装置１００ａにおける接続端子３２の側面と、下側の半導体装置１００ｂにおける接続端子３２の側面とが、側面配線６４により電気的に接続されている。
第３接続部材である側面配線６４には、例えば銅やアルミを用いることができる。第３接続部材は、上下に隣接する半導体装置１００における接続端子３２の側面同士を電気的に接続するものであればよく、側面配線６４の代わりに、例えば導電性樹脂や半田を用いることができる。
実施例２の変形例に係る積層型半導体装置１１０ａによれば、半導体装置１００ａ〜１００ｄを、接続端子３２の側面を利用して接続することができる。これにより、側面配線の技術を採用して積層型の半導体装置を構成することができる。なお、上記の実施例では、接続端子３２の側面同士、または上下面同士を電気的に接続する例について説明したが、これらを組み合わせた構成とすることも可能である。すなわち、一の半導体装置１００における接続端子３２の上面または下面と、他の半導体装置における側面とを、電気的に接続する構成としてもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は実施例１に係る半導体装置の製造工程を示した上面図である。 図２（ａ）〜（ｄ）は実施例１に係る半導体装置の製造工程を示した断面図である。 図３（ａ）は実施例１に係る半導体装置の上面図であり、図３（ｂ）は図３（ａ）のＢ−Ｂ１線に沿った断面図である。 図４は実施例１に係る半導体装置の詳細断面図である。 図５は実施例２に係る半導体装置の断面図である。 図６は実施例２に係る半導体装置の詳細断面図である。 図７は実施例２の変形例に係る半導体装置の断面図である。
符号の説明
１０ 半導体ウェハ
１２ ダイシングライン
１４ チップ領域
１６ ダイシング領域
２０ 再配線
２１ 絶縁層
２２ 溝部
２４ 絶縁性樹脂
３０ 半導体チップ
３２ 接続端子
４０ 金属層
４１ Ｔｉ層
４２ Ａｕ層
５０ 中継基板
５２ 封止樹脂
５４ 半田ボール
５６ ボンディングワイヤ
６０ 金属ペースト
６２ 接着剤
６４ 側面配線
１００ 半導体装置
１１０ 積層型半導体装置

Claims (5)

  1. 導電性の材料からなる半導体チップと、
    前記半導体チップの周辺領域に設けられ、前記半導体チップと同じ材料からなる接続端子と、
    前記半導体チップと前記接続端子とを電気的に絶縁する絶縁部材と、
    前記半導体チップと前記接続端子とを電気的に接続する第１接続部材と、
    を具備し、
    前記接続端子は、前記半導体チップの少なくとも１以上の辺に沿って、それらの各辺に対して複数配列して設けられており、
    前記絶縁部材は、前記半導体チップと前記接続端子とが直接接触しないように、前記半導体チップ及び前記接続端子の側面を覆って設けられており、かつ、前記複数の接続端子同士が直接接触しないように、前記複数の接続端子のそれぞれの側面を覆って設けられており、
    前記接続端子の表面は、金属層で覆われており、
    前記接続部材は、前記金属層を介して前記接続端子と電気的に接続されている、
    ことを特徴とする半導体装置。
  2. 前記半導体チップ及び前記接続端子は、導電性のシリコンからなることを特徴とする請求項１に記載の半導体装置。
  3. 前記接続部材は、再配線層またはボンディングワイヤであることを特徴とする請求項１または２に記載の半導体装置。
  4. 請求項１から３のうちいずれか１項に記載の半導体装置が複数積層され、
    複数積層された前記半導体装置のうち、上下に隣接する２つの半導体装置は、上側の前記半導体装置における前記接続端子の下面と、下側の前記半導体装置における前記接続端子の上面とが、第２接続部材により電気的に接続されていることを特徴とする積層型の半導体装置。
  5. 請求項１から３のうちいずれか１項に記載の半導体装置が複数積層され、
    複数積層された前記半導体装置のうち、上下に隣接する２つの半導体装置は、上側の前記半導体装置における前記接続端子の側面と、下側の前記半導体装置における前記接続端子の側面とが、第３接続部材により電気的に接続されていることを特徴とする積層型の半導体装置。
JP2007331183A 2007-12-21 2007-12-21 半導体装置 Active JP5358089B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007331183A JP5358089B2 (ja) 2007-12-21 2007-12-21 半導体装置
US12/341,863 US8097961B2 (en) 2007-12-21 2008-12-22 Semiconductor device having a simplified stack and method for manufacturing thereof
US13/323,370 US8361857B2 (en) 2007-12-21 2011-12-12 Semiconductor device having a simplified stack and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331183A JP5358089B2 (ja) 2007-12-21 2007-12-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2009152503A JP2009152503A (ja) 2009-07-09
JP5358089B2 true JP5358089B2 (ja) 2013-12-04

Family

ID=40921276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331183A Active JP5358089B2 (ja) 2007-12-21 2007-12-21 半導体装置

Country Status (2)

Country Link
US (2) US8097961B2 (ja)
JP (1) JP5358089B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8304917B2 (en) * 2009-12-03 2012-11-06 Powertech Technology Inc. Multi-chip stacked package and its mother chip to save interposer
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
EP2557593A1 (en) * 2010-04-30 2013-02-13 Wavenics, Inc. Integrated-terminal-type metal base package module and a method for packaging an integrated terminal for a metal base package module
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1486855A (ja) * 1965-07-17 1967-10-05
US3372070A (en) * 1965-07-30 1968-03-05 Bell Telephone Labor Inc Fabrication of semiconductor integrated devices with a pn junction running through the wafer
JPS5144391B1 (ja) * 1967-04-19 1976-11-27
US3590479A (en) * 1968-10-28 1971-07-06 Texas Instruments Inc Method for making ambient atmosphere isolated semiconductor devices
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JP3717597B2 (ja) * 1996-06-26 2005-11-16 三洋電機株式会社 半導体装置
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2000012589A (ja) * 1998-06-18 2000-01-14 Toyota Motor Corp バンプ電極形成方法
JP2000114516A (ja) * 1998-10-02 2000-04-21 Toshiba Corp 半導体装置およびその製造方法
JP3692874B2 (ja) * 1999-12-10 2005-09-07 カシオ計算機株式会社 半導体装置およびそれを用いた接合構造
JP2003229502A (ja) * 2002-02-01 2003-08-15 Mitsubishi Electric Corp 半導体装置
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
JP2007503721A (ja) * 2003-08-26 2007-02-22 アドバンスド インターコネクト テクノロジーズ リミテッド リバーシブル・リードレス・パッケージとその製造および使用方法
US20050248041A1 (en) * 2004-05-05 2005-11-10 Atm Technology Singapore Pte Ltd Electronic device with high lead density
US7671451B2 (en) * 2004-11-12 2010-03-02 Chippac, Inc. Semiconductor package having double layer leadframe
JP4863665B2 (ja) * 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法
JP2006032985A (ja) * 2005-09-26 2006-02-02 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
JP4714049B2 (ja) * 2006-03-15 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US7683461B2 (en) * 2006-07-21 2010-03-23 Stats Chippac Ltd. Integrated circuit leadless package system
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ

Also Published As

Publication number Publication date
US20090321958A1 (en) 2009-12-31
US8361857B2 (en) 2013-01-29
US8097961B2 (en) 2012-01-17
JP2009152503A (ja) 2009-07-09
US20120083096A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
JP5118942B2 (ja) スルーシリコンビアスタックパッケージ及びその製造方法
JP6263573B2 (ja) 積層電子デバイスとその製造方法
JP5042591B2 (ja) 半導体パッケージおよび積層型半導体パッケージ
US8110910B2 (en) Stack package
US8143716B2 (en) Semiconductor device with plate-shaped component
JP5358089B2 (ja) 半導体装置
JP5091221B2 (ja) 半導体装置
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
JP2006019433A (ja) 半導体装置およびその製造方法
WO2007026392A1 (ja) 半導体装置およびその製造方法
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP2010147070A (ja) 半導体装置
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
JP2009176978A (ja) 半導体装置
US20190214367A1 (en) Stacked package and a manufacturing method of the same
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP5171726B2 (ja) 半導体装置
US10269774B2 (en) Semiconductor device
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
JP2010087403A (ja) 半導体装置
JP2006202997A (ja) 半導体装置およびその製造方法
JP2007073826A (ja) ３次元半導体集積回路装置、その製造方法、それを用いたパッケージ化３次元半導体集積回路装置及びその実装方法。
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120813

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5358089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250