Nothing Special   »   [go: up one dir, main page]

JP5230145B2 - Method for manufacturing display device - Google Patents

Method for manufacturing display device Download PDF

Info

Publication number
JP5230145B2
JP5230145B2 JP2007219312A JP2007219312A JP5230145B2 JP 5230145 B2 JP5230145 B2 JP 5230145B2 JP 2007219312 A JP2007219312 A JP 2007219312A JP 2007219312 A JP2007219312 A JP 2007219312A JP 5230145 B2 JP5230145 B2 JP 5230145B2
Authority
JP
Japan
Prior art keywords
layer
mask
film
opening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007219312A
Other languages
Japanese (ja)
Other versions
JP2008085313A (en
JP2008085313A5 (en
Inventor
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007219312A priority Critical patent/JP5230145B2/en
Publication of JP2008085313A publication Critical patent/JP2008085313A/en
Publication of JP2008085313A5 publication Critical patent/JP2008085313A5/ja
Application granted granted Critical
Publication of JP5230145B2 publication Critical patent/JP5230145B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、薄膜の積層構造を有する表示装置の作製方法に関する。詳しくは表示装置を作製する工程において、薄膜に開口を形成する工程に関する。 The present invention relates to a method for manufacturing a display device having a thin film stacked structure. Specifically, the present invention relates to a step of forming an opening in a thin film in a step of manufacturing a display device.

薄膜トランジスタ(以下、「TFT」とも記す。)及びそれを用いた電子回路は、半導体膜、絶縁膜及び導電膜などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。 A thin film transistor (hereinafter also referred to as “TFT”) and an electronic circuit using the thin film transistor are formed by laminating various thin films such as a semiconductor film, an insulating film, and a conductive film on a substrate and appropriately forming a predetermined pattern by a photolithography technique. Manufactured. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.

従来のフォトリソグラフィ技術を用いた半導体装置の製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してTFTを製造することが試みられている(例えば、特許文献1参照。)。特許文献1では、フォトリソグラフィ工程によって形成されたレジストマスクを、一回用いた後、膨潤により体積膨張をさせて異なる形状のレジストマスクとして再び用いている。
特開2000−133636号公報
In the manufacturing process of a semiconductor device using a conventional photolithography technology, a multi-step process such as exposure, development, baking, and peeling is performed only by handling a mask pattern formed using a photosensitive organic resin material called a photoresist. Is required. Therefore, the manufacturing cost inevitably increases as the number of photolithography processes increases. In order to improve such problems, attempts have been made to manufacture TFTs by reducing the photolithography process (see, for example, Patent Document 1). In Patent Document 1, after a resist mask formed by a photolithography process is used once, it is subjected to volume expansion by swelling and used again as a resist mask having a different shape.
JP 2000-133636 A

本発明は、TFT及びそれを用いる電子回路並びにTFTによって形成される表示装置の製造工程においてフォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。 The present invention reduces the number of photolithography processes in the manufacturing process of a TFT, an electronic circuit using the TFT, and a display device formed by the TFT, simplifies the manufacturing process, and a large-area substrate whose one side exceeds 1 meter. Another object of the present invention is to provide a technique that can be manufactured at a low cost and with a high yield.

本発明は、絶縁層を介して積層する薄膜(導電層、半導体層)同士を電気的に接続する場合、絶縁層に開口(いわゆるコンタクトホールとなる)を形成する。この場合、エッチング工程を用いずに絶縁層に開口を有するように選択的に絶縁層を形成する。開口となる領域にマスクを設けて、マスクの設置領域以外に絶縁層を成膜する。絶縁層を成膜後、マスクを物理的又は化学的に除去すれば、マスクの設けてあった領域は絶縁層において開口となる。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 In the present invention, when thin films (conductive layers and semiconductor layers) stacked via an insulating layer are electrically connected to each other, an opening (a so-called contact hole) is formed in the insulating layer. In this case, the insulating layer is selectively formed so as to have an opening in the insulating layer without using an etching step. A mask is provided in a region to be an opening, and an insulating layer is formed in a region other than the mask installation region. If the mask is physically or chemically removed after the insulating layer is formed, the region where the mask is provided becomes an opening in the insulating layer. Therefore, an insulating layer having an opening is formed on the conductive layer, and the conductive layer under the insulating layer is exposed on the bottom surface of the opening. A conductive film is formed in the opening so as to be in contact with the exposed conductive layer, and the conductive layer and the conductive film are electrically connected to each other in the opening provided in the insulating layer.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、蒸着法、スパッタリングなどの物理的気相成長法(PVD(Physical Vapor Deposition)法)、減圧CVD法(LPCVD法)、またはプラズマCVD法等の化学的気相成長法(CVD(Chemical Vapor Deposition、)法)などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer is formed by a vapor deposition method, a physical vapor deposition method such as sputtering (PVD (Physical Vapor Deposition) method), a low pressure CVD method (LPCVD method), or a chemical vapor deposition method such as a plasma CVD method (CVD). (Chemical Vapor Deposition) method) can be used. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく、選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be selectively formed without using a photolithography process, the number of processes and materials can be reduced.

また、導電層、半導体層などを、フォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成することもできる。導電膜や半導体膜などの光吸収膜を透光性の転置基板に形成し、転置基板側よりレーザ光を選択的に照射することによって、レーザ光の照射領域に対応する光吸収膜を被転置基板に転置し、光吸収層である導電層や半導体層を所望の形状(パターン)で形成する。本明細書において、最初の工程で光吸収膜である導電膜や半導体膜を形成し、レーザ光を照射される基板を転置基板、最終的に選択的に光吸収層である導電層や半導体層が形成される基板を被転置基板ともいう。フォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成することができるため、工程簡略化、低コスト化などが達成できる。 In addition, a conductive layer, a semiconductor layer, or the like can be selectively formed to have a desired shape without using a photolithography process. A light absorption film such as a conductive film or a semiconductor film is formed on a translucent transfer substrate, and the light absorption film corresponding to the laser light irradiation region is transferred by selectively irradiating laser light from the transfer substrate side. A conductive layer or a semiconductor layer which is a light absorption layer is formed in a desired shape (pattern) by being transferred to the substrate. In this specification, a conductive film or a semiconductor film which is a light absorption film is formed in the first step, a substrate to be irradiated with laser light is a transfer substrate, and finally a conductive layer or a semiconductor layer which is a light absorption layer selectively. The substrate on which is formed is also referred to as a transferred substrate. Since a desired shape can be selectively formed without using a photolithography process, process simplification, cost reduction, and the like can be achieved.

本発明の表示装置の作製方法の一は、導電層上にマスクを設け、マスクを設けた導電層上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成し、開口に導電層と接するように導電膜を形成する。 According to one method for manufacturing a display device of the present invention, a mask is provided over a conductive layer, an insulating film is formed over the conductive layer provided with the mask, and the insulating layer having an opening is formed by removing the mask. A conductive film is formed in contact with the conductive layer in the opening.

本発明の表示装置の作製方法の一は、ゲート電極層、ゲート絶縁層、半導体層、ソース電極層及びドレイン電極層を有する薄膜トランジスタを形成し、ソース電極層又はドレイン電極層上にマスクを設け、マスクを設けたソース電極層又はドレイン電極層を有する薄膜トランジスタ上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成し、開口にソース電極層又はドレイン電極層と接するように画素電極層を形成する。 One method for manufacturing a display device of the present invention is to form a thin film transistor having a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and provide a mask over the source electrode layer or the drain electrode layer. An insulating film is formed over the thin film transistor having the source or drain electrode layer provided with the mask, and the insulating layer having an opening is formed by removing the mask so that the opening is in contact with the source or drain electrode layer A pixel electrode layer is formed on the substrate.

本発明の表示装置の作製方法の一は、ゲート電極層、ゲート絶縁層、半導体層、ソース電極層及びドレイン電極層を有する薄膜トランジスタを形成し、ソース電極層又はドレイン電極層上にマスクを設け、マスクを設けたソース電極層又はドレイン電極層を有する薄膜トランジスタ上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成し、開口にソース電極層又はドレイン電極層と接するように第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成する。 One method for manufacturing a display device of the present invention is to form a thin film transistor having a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and provide a mask over the source electrode layer or the drain electrode layer. An insulating film is formed over the thin film transistor having the source or drain electrode layer provided with the mask, and the insulating layer having an opening is formed by removing the mask so that the opening is in contact with the source or drain electrode layer A first electrode layer is formed, an electroluminescent layer is formed on the first electrode layer, and a second electrode layer is formed on the electroluminescent layer.

上記で形成する導電層の代わりに半導体層を用いることもできる。半導体材料を用いると半導体層とすることができる。本発明は、表示装置を構成するいずれの導電層、半導体層にも用いることができる。例えば導電層としては、配線層、ゲート電極層、ソース電極層、ドレイン電極層、及び画素電極層などに用いることができる。 A semiconductor layer can also be used instead of the conductive layer formed above. When a semiconductor material is used, a semiconductor layer can be obtained. The present invention can be used for any conductive layer and semiconductor layer constituting a display device. For example, the conductive layer can be used for a wiring layer, a gate electrode layer, a source electrode layer, a drain electrode layer, a pixel electrode layer, and the like.

本発明は表示機能を有する装置である表示装置に用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とTFTとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。本発明において、表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたもの(ICや抵抗素子や容量素子やインダクタやトランジスタなど)も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライトユニット(導光板やプリズムシートや拡散シートや反射シートや光源(LEDや冷陰極管など)を含んでいても良い)を含んでいても良い。 The present invention can be used for a display device that is a device having a display function. The display device using the present invention includes an organic substance, an inorganic substance, or an organic substance that emits light called electroluminescence (hereinafter also referred to as “EL”). There are a light-emitting display device in which a light-emitting element in which a layer containing a mixture of an organic substance and an inorganic substance is interposed between electrodes and a TFT are connected, and a liquid crystal display device in which a liquid crystal element having a liquid crystal material is used as a display element. In the present invention, a display device refers to a device having a display element (such as a liquid crystal element or a light emitting element). Note that a display panel body in which a plurality of pixels including a display element such as a liquid crystal element or an EL element and a peripheral driver circuit for driving these pixels are formed over a substrate may be used. Furthermore, a device to which a flexible printed circuit (FPC) or a printed wiring board (PWB) is attached (such as an IC, a resistor, a capacitor, an inductor, or a transistor) may also be included. Furthermore, an optical sheet such as a polarizing plate or a retardation plate may be included. Furthermore, a backlight unit (which may include a light guide plate, a prism sheet, a diffusion sheet, a reflection sheet, and a light source (such as an LED or a cold cathode tube)) may be included.

なお、表示素子や表示装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、EL素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。 Note that the display element and the display device can have various forms or have various elements. For example, EL elements (organic EL elements, inorganic EL elements or EL elements including organic and inorganic substances), electron-emitting elements, liquid crystal elements, electronic ink, grating light valves (GLV), plasma displays (PDP), digital micromirror devices ( DMD), piezoelectric ceramic displays, carbon nanotubes, and the like, which can be applied to display media whose contrast is changed by an electromagnetic action. Note that a display device using an EL element is an EL display, and a display device using an electron-emitting device is a liquid crystal display such as a field emission display (FED) or a SED type flat display (SED: Surface-conduction Electron-Emitter Display). A display device using the element includes a liquid crystal display, a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, and a display device using electronic ink includes electronic paper.

また、本発明を用いて半導体素子(トランジスタ、メモリ素子やダイオードなど)を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。 Further, by using the present invention, a device having a circuit including a semiconductor element (a transistor, a memory element, a diode, or the like) or a semiconductor device such as a chip having a processor circuit can be manufactured. Note that in the present invention, a semiconductor device refers to a device that can function by utilizing semiconductor characteristics.

本発明により、表示装置等を構成する配線等の構成物、及びそれらを絶縁層を介して電気的に接続するコンタクトホールを複雑なフォトリソグラフィ工程を軽減して形成できる。従って、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a component such as a wiring constituting a display device or the like, and a contact hole for electrically connecting them through an insulating layer can be formed while reducing a complicated photolithography process. Therefore, since a display device can be manufactured through a simplified process, material loss is small and cost reduction can be achieved. A high-performance and highly reliable display device can be manufactured with high yield.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

(実施の形態1)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的としたコンタクトホールの形成方法について、図1を用いて説明する。
(Embodiment 1)
In this embodiment mode, a method for forming a contact hole, which has high reliability and is manufactured at a low cost with a simplified process, will be described with reference to FIGS.

絶縁層を介して積層する薄膜(導電層、半導体層)同士を電気的に接続する場合、絶縁層に開口(いわゆるコンタクトホールとなる)を形成する。この場合、エッチング工程を用いずに絶縁層に開口を有するように選択的に絶縁層を形成する。開口となる領域にマスクを設けて、マスクの設置領域以外に絶縁層を成膜する。絶縁層を成膜後、マスクを物理的又は化学的に除去すれば、マスクの設けてあった領域は絶縁層において開口となる。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 In the case of electrically connecting thin films (conductive layer and semiconductor layer) stacked via an insulating layer, an opening (a so-called contact hole) is formed in the insulating layer. In this case, the insulating layer is selectively formed so as to have an opening in the insulating layer without using an etching step. A mask is provided in a region to be an opening, and an insulating layer is formed in a region other than the mask installation region. If the mask is physically or chemically removed after the insulating layer is formed, the region where the mask is provided becomes an opening in the insulating layer. Therefore, an insulating layer having an opening is formed on the conductive layer, and the conductive layer under the insulating layer is exposed on the bottom surface of the opening. A conductive film is formed in the opening so as to be in contact with the exposed conductive layer, and the conductive layer and the conductive film are electrically connected to each other in the opening provided in the insulating layer.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

図1を用いて具体的に説明する。本実施の形態では、図1(A)に示すように、絶縁表面を有する基板700上に、導電層701を形成し、導電層701上の開口形成領域にマスク703を設ける。図1には、マスクを支持する手段を示していないが、マスクは導電層701上に重力や密着性により設けられても良く、密着性や付着性が弱い場合は支持基板上にマスクを設けて、マスクが導電層701と接するように支持すればよい。 This will be specifically described with reference to FIG. In this embodiment, as illustrated in FIG. 1A, a conductive layer 701 is formed over a substrate 700 having an insulating surface, and a mask 703 is provided in an opening formation region over the conductive layer 701. Although a means for supporting the mask is not shown in FIG. 1, the mask may be provided on the conductive layer 701 by gravity or adhesion, and when the adhesion or adhesion is weak, a mask is provided on the support substrate. Thus, the mask may be supported so as to be in contact with the conductive layer 701.

マスク703を選択的に設けた状態で導電層701上に絶縁膜702を成膜する(図1(B)参照。)。絶縁膜702はマスク703の設置領域以外の導電層701上に成膜され、マスク703の設置領域には成膜されない。 An insulating film 702 is formed over the conductive layer 701 with the mask 703 selectively provided (see FIG. 1B). The insulating film 702 is formed over the conductive layer 701 other than the installation region of the mask 703 and is not formed in the installation region of the mask 703.

次にマスク703を除去することによって、開口705を有する絶縁層706a、706bを形成することができる(図1(C)参照。)。図1(C)の断面図においては、絶縁層は、絶縁層706aと絶縁層706bとの間に開口705を有して形成される。導電層701が露出された開口705に導電膜707を形成し、導電層701と導電膜707とを電気的に接続することができる(図1(D)参照。)。 Next, by removing the mask 703, insulating layers 706a and 706b each having an opening 705 can be formed (see FIG. 1C). In the cross-sectional view of FIG. 1C, the insulating layer is formed with an opening 705 between the insulating layer 706a and the insulating layer 706b. A conductive film 707 can be formed in the opening 705 where the conductive layer 701 is exposed, so that the conductive layer 701 and the conductive film 707 can be electrically connected to each other (see FIG. 1D).

絶縁膜702の形成は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。特に、プラズマCVD法は反応圧力が1Pa〜数百Paと物理的成膜法と比べて、2桁以上高いので、材料の粒子の平均自由行程が小さくなり、障害物に対する回り込みがよいため好ましい。従って、成膜時に用いるマスクの遮蔽領域以外を被覆性よく成膜することができる。本明細書において被覆性がよいとは、膜の形成領域において、膜に穴などの不連続状態が少なく、連続的に形成領域に密着して形成している場合を指す。特に開口を複数接近して設ける場合、マスクも複数密接して設ける必要があるため、粒子の回り込みのよいプラズマCVD法を用いると、開口形成領域以外のマスク非設置領域には、良好な形状で被覆性よく絶縁膜を成膜することができる。従って得られる開口を有する絶縁層も確実に所望の位置に開口を有する膜に損傷、破壊などを受けていない良好な形状の絶縁層を形成することができる。 The insulating film 702 can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In particular, the plasma CVD method is preferable because the reaction pressure is 1 Pa to several hundred Pa, which is two orders of magnitude higher than that of the physical film formation method, so that the mean free path of the particles of the material is reduced and the wrap around the obstacle is good. Accordingly, it is possible to form a film with good coverage other than the masked region used for film formation. In this specification, good coverage refers to the case where the film formation region has few discontinuities such as holes and is formed in close contact with the formation region. In particular, when a plurality of openings are provided close to each other, it is necessary to provide a plurality of masks in close contact with each other. Therefore, when a plasma CVD method with good particle wraparound is used, the mask non-installation area other than the opening formation area has a good shape. An insulating film can be formed with good coverage. Therefore, an insulating layer having an opening having a good shape can be reliably formed without being damaged or broken by a film having an opening at a desired position.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

また、マスクの上面形状を、点状、円形、楕円形、矩形、または線状(厳密には細長い長方形状)と適宜設定すると、得られる絶縁層の開口の上面形状も同様にマスク形状を反映して形成することができる。 In addition, if the top surface shape of the mask is appropriately set as a dot, circle, ellipse, rectangle, or line (strictly, a long and narrow rectangle), the top surface shape of the opening of the obtained insulating layer also reflects the mask shape. Can be formed.

図2(A)乃至(D)にマスクの形状として先端が細い円錐形状の例を示す。図2(A)において、基板730上に導電層731が形成されており、マスク733が導電層731上に接して設けられている。マスク733は断面形状が導電層に向かって先端が細くなる側辺にテーパーを有する形状である。マスク733を導電層731上に設置した状態で、絶縁膜732を形成する(図2(B)参照)。絶縁膜732はマスク733の設置領域以外の導電層731上に成膜され、マスク733の設置領域には成膜されない。 2A to 2D show examples of a conical shape with a thin tip as a mask shape. In FIG. 2A, a conductive layer 731 is formed over a substrate 730 and a mask 733 is provided in contact with the conductive layer 731. The mask 733 has a shape in which the cross-sectional shape has a taper on the side where the tip becomes narrower toward the conductive layer. An insulating film 732 is formed with the mask 733 placed over the conductive layer 731 (see FIG. 2B). The insulating film 732 is formed on the conductive layer 731 other than the installation region of the mask 733 and is not formed in the installation region of the mask 733.

次にマスク733を除去することによって、開口735を有する絶縁層736a、736bを形成することができる(図2(C)参照。)。図2(C)の断面図においては、絶縁層は、絶縁層736aと絶縁層736bとの間に開口735を有して形成される。導電層731が露出された開口735に導電膜737を形成し、導電層731と導電膜737とを電気的に接続することができる(図2(D)参照。)。開口735は、マスク733の形状を反映し、開口の側辺がテーパーを有する形状となっている。 Next, by removing the mask 733, insulating layers 736a and 736b each having an opening 735 can be formed (see FIG. 2C). In the cross-sectional view of FIG. 2C, the insulating layer is formed with an opening 735 between the insulating layer 736a and the insulating layer 736b. A conductive film 737 can be formed in the opening 735 where the conductive layer 731 is exposed, so that the conductive layer 731 and the conductive film 737 can be electrically connected to each other (see FIG. 2D). The opening 735 reflects the shape of the mask 733 and has a shape in which the side of the opening is tapered.

マスクの形状において、他の例を図30(A)乃至(D)に示す。図30(A)において、異なる断面形状を有するマスク763a乃至763dが基板760上に形成された導電層761に接して設けられている。マスク763aは、凸部先端が丸みを帯びたドーム状の形状であり、マスク763bはマスク先端が尖った針状形状である。マスク763cとマスク763dは柱状形状であるが、大きさが異なっており、マスク763cの方がマスク763dより細い。 Other examples of the shape of the mask are shown in FIGS. In FIG. 30A, masks 763a to 763d having different cross-sectional shapes are provided in contact with a conductive layer 761 formed over a substrate 760. The mask 763a has a dome shape with a rounded leading end, and the mask 763b has a needle shape with a sharp tip. The mask 763c and the mask 763d have a columnar shape, but have different sizes, and the mask 763c is thinner than the mask 763d.

マスク763a乃至763dを導電層761上に設置した状態で、絶縁膜762を形成する(図30(B)参照。)。絶縁膜762はマスク763a乃至763dの設置領域以外の導電層761上に成膜され、マスク763a乃至763dの設置領域には成膜されない。 The insulating film 762 is formed with the masks 763a to 763d placed over the conductive layer 761 (see FIG. 30B). The insulating film 762 is formed over the conductive layer 761 other than the installation regions of the masks 763a to 763d, and is not formed in the installation regions of the masks 763a to 763d.

次にマスク763a乃至763dを除去することによって、開口765a乃至765dを有する絶縁層766を形成することができる(図30(C)参照)。導電層761が露出された開口765a乃至765dに導電膜767を形成し、導電層761と導電膜767とをそれぞれの開口765a乃至765dにおいて電気的に接続することができる(図30(D)参照)。開口765a乃至765dはマスク763a乃至763dの形状を反映した形状に形成され、開口765aは、開口底面に向かって丸みを帯びた形状であり、開口765bは底面に向かって開口の径が細くなり、先端が尖った針状形状である。開口765cと開口765dは、大きさが異なっており、開口765cの方が開口765dより小さな開口が形成されている。このように異なる形状の複数の開口を有する絶縁層を同一工程で簡便に作製することができる。従って、多様の開口形状が選択できるため、表示装置や半導体装置に含まれる配線等の構成の設計の自由度が向上する。 Next, the insulating layer 766 having openings 765a to 765d can be formed by removing the masks 763a to 763d (see FIG. 30C). A conductive film 767 is formed in the openings 765a to 765d from which the conductive layer 761 is exposed, and the conductive layer 761 and the conductive film 767 can be electrically connected to each of the openings 765a to 765d (see FIG. 30D). ). The openings 765a to 765d are formed in a shape reflecting the shape of the masks 763a to 763d, the opening 765a is rounded toward the bottom surface of the opening, and the diameter of the opening 765b is narrowed toward the bottom surface. It has a needle-like shape with a sharp tip. The opening 765c and the opening 765d have different sizes, and the opening 765c is smaller than the opening 765d. In this manner, an insulating layer having a plurality of openings with different shapes can be easily manufactured in the same process. Therefore, since various opening shapes can be selected, the degree of freedom in designing the configuration of wirings and the like included in the display device and the semiconductor device is improved.

また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。マスクを導電層表面より一部埋め込むように設ける例を、図14を用いて説明する。 The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. An example in which the mask is provided so as to be partially embedded from the surface of the conductive layer will be described with reference to FIGS.

図14(A)乃至(D)にマスクの形状を先端が細い円錐形状の例を示す。図14(A)において、基板740上に導電層741が形成されており、マスク743が導電層741上に導電層741に一部埋め込まれるように接して設けられている。マスク743は断面形状が導電層に向かって先端が細くなる側辺にテーパーを有する形状である。マスク743を導電層741上に埋め込んで設置した状態で、絶縁膜742を形成する(図14(B)参照。)。絶縁膜742はマスク743の設置領域以外の導電層741上に成膜され、マスク743の設置領域には成膜されない。 FIGS. 14A to 14D show examples of a mask having a conical shape with a thin tip. In FIG. 14A, a conductive layer 741 is formed over a substrate 740, and a mask 743 is provided in contact with the conductive layer 741 so as to be partially embedded in the conductive layer 741. The mask 743 has a shape in which the cross-sectional shape has a taper on the side where the tip becomes narrower toward the conductive layer. An insulating film 742 is formed in a state where the mask 743 is embedded in the conductive layer 741 (see FIG. 14B). The insulating film 742 is formed over the conductive layer 741 other than the installation region of the mask 743 and is not formed in the installation region of the mask 743.

次にマスク743を除去することによって、開口745を有する絶縁層746a、746bを形成することができる(図14(C)参照)開口745は一部導電層741にわたって形成されている。図14(C)の断面図においては、絶縁層は、絶縁層746aと絶縁層746bとの間に開口745を有して形成される。導電層741が露出された開口745に導電膜747を形成し、導電層741と導電膜747とを電気的に接続することができる(図14(D)参照)。開口745は、マスク743の形状を反映し、開口の側辺がテーパーを有する形状となっている。図14のようにマスクを導電層の一部に埋め込むように(導電層の表面に凹部を形成するように)設置することで、開口において露出する導電層の面積が増加する。従って、開口に形成される導電膜と導電層との接触面積も向上するため、抵抗が下がる、より電気的なコンタクトがとりやすいといった利点がある。 Next, by removing the mask 743, insulating layers 746a and 746b having openings 745 can be formed (see FIG. 14C). The openings 745 are partially formed over the conductive layer 741. In the cross-sectional view of FIG. 14C, the insulating layer is formed to have an opening 745 between the insulating layer 746a and the insulating layer 746b. A conductive film 747 can be formed in the opening 745 where the conductive layer 741 is exposed, so that the conductive layer 741 and the conductive film 747 can be electrically connected to each other (see FIG. 14D). The opening 745 reflects the shape of the mask 743 and has a shape in which the side of the opening has a taper. By installing the mask so as to be embedded in a part of the conductive layer as shown in FIG. 14 (so as to form a recess in the surface of the conductive layer), the area of the conductive layer exposed in the opening increases. Therefore, since the contact area between the conductive film formed in the opening and the conductive layer is also improved, there is an advantage that resistance is lowered and electrical contact can be easily made.

導電層701は蒸着法、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いて形成することができる。また、構成物を所望のパターンに転写、または描写できる方法、例えば各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ディスペンサ法、選択的な塗布法なども用いることができる。 The conductive layer 701 can be formed by a PVD method such as an evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In addition, a method capable of transferring or drawing the composition into a desired pattern, for example, various printing methods (screen (stencil) printing, offset (flat plate) printing, letterpress printing, gravure (intaglio printing), etc.) ), A dispenser method, a selective coating method, and the like can also be used.

導電層701、導電膜707としてクロム、モリブデン、ニッケル、チタン、コバルト、銅、タングステン、アルミニウム、銀、金、白金、鉛、イリジウム、ロジウム又はタンタルから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、銀、鉛及び銅からなる合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との2層構造としてもよいし、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金膜に代えてアルミニウムとチタンの合金膜を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。 As the conductive layer 701 and the conductive film 707, an element selected from chromium, molybdenum, nickel, titanium, cobalt, copper, tungsten, aluminum, silver, gold, platinum, lead, iridium, rhodium, or tantalum, or the element as a main component It may be formed of an alloy material or a compound material. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an alloy made of silver, lead, and copper may be used. Alternatively, a single-layer structure or a multi-layer structure may be used, for example, a two-layer structure of a tungsten nitride film and a molybdenum film, a tungsten film with a thickness of 50 nm, an alloy film of aluminum and silicon with a thickness of 500 nm, or a film A three-layer structure in which titanium nitride films having a thickness of 30 nm are sequentially stacked may be employed. In the case of a three-layer structure, a tungsten nitride film may be used instead of the tungsten film of the first conductive film, or an alloy of aluminum and titanium instead of the aluminum-silicon alloy film of the second conductive film. A film may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film.

導電層701、導電膜707としてまた、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化亜鉛にガリウム(Ga)をドープした導電性材料、インジウム亜鉛酸化物(IZO(indium zinc oxide))を用いても良い。また、導電層の代わりに半導体層を形成する場合は、半導体材料を用いればよく、例えば、シリコン(珪素)、ゲルマニウム、シリコンゲルマニウム、ガリウム砒素、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの無機半導体材料を用いることができる。 As the conductive layer 701 and the conductive film 707, indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), a conductive material obtained by doping zinc oxide with gallium (Ga), Indium zinc oxide (IZO (indium zinc oxide)) may be used. When a semiconductor layer is formed instead of a conductive layer, a semiconductor material may be used, for example, silicon (silicon), germanium, silicon germanium, gallium arsenide, molybdenum oxide, tin oxide, bismuth oxide, vanadium oxide, oxide Inorganic semiconductor materials such as nickel, zinc oxide, gallium arsenide, gallium nitride, indium oxide, indium phosphide, indium nitride, cadmium sulfide, cadmium telluride, and strontium titanate can be used.

開口を有する絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。 The insulating layer having an opening is made of a material including silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. It can be formed of a selected material. Further, a material containing siloxane may be used.

複数の開口を有する様に絶縁層を形成する場合、マスクは支持基板に複数の凸部を有するような形状のものを用いることができる。複数の開口を形成することのできるマスクの例を、図34を用いて説明する。 In the case where the insulating layer is formed so as to have a plurality of openings, a mask having a shape having a plurality of convex portions on the support substrate can be used. An example of a mask capable of forming a plurality of openings will be described with reference to FIGS.

図34(A)はマスクの支持基板側より見た平面図であり、図34(B)は図34(A)において線O−Pの断面図、図34(C)は図34(A)において線Q−Rの断面図である。 34A is a plan view seen from the support substrate side of the mask, FIG. 34B is a cross-sectional view taken along line OP in FIG. 34A, and FIG. 34C is FIG. FIG. 3 is a cross-sectional view taken along line QR.

図34(A)において、マスク353は支持基板350、凸部351を有している。支持手段である支持基板350上に、開口形成領域と対応している場所に複数の凸部351が設けられている。凸部351が接触するように絶縁層が形成される基板に対向してマスク353を設ければよい。図34におけるマスクは、支持基板350に複数の開口352を有する構造をしている。支持基板は必ずしも開口を有する必要はないが、CVD法などにより用いる反応ガスが、開口352より進入し基板に到達しやすいという効果がある。 In FIG. 34A, a mask 353 includes a support substrate 350 and a convex portion 351. A plurality of convex portions 351 are provided on a support substrate 350 as support means at a location corresponding to the opening formation region. A mask 353 may be provided to face the substrate over which the insulating layer is formed so that the convex portions 351 are in contact with each other. The mask in FIG. 34 has a structure having a plurality of openings 352 in the support substrate 350. The support substrate does not necessarily have an opening, but there is an effect that a reaction gas used by a CVD method or the like easily enters the opening 352 and reaches the substrate.

マスクの凸部は、回路設計図面データから、絶縁層において所望の位置に開口を有するように設定すればよい。また、マスクと絶縁層の形成される基板との位置関係は、予めマスク及び基板にマーカを形成しておき位置合わせを行えばよい。この位置あわせは成膜を行うチャンバーにマスク及び被処理基板を設置する前でも後でもよい。 The convex portion of the mask may be set so as to have an opening at a desired position in the insulating layer from the circuit design drawing data. The positional relationship between the mask and the substrate over which the insulating layer is formed may be adjusted by previously forming markers on the mask and the substrate. This alignment may be performed before or after the mask and the substrate to be processed are installed in the chamber for film formation.

開口を有する絶縁層を形成後、マスクの除去はマスクを物理的に引き抜く等して排除してもよいし、開口を有する絶縁層とエッチングの選択比が高い条件で、マスクをエッチング(ドライエッチング又はウエットエッチング)によって化学的に除去してもよい。絶縁層と導電層との密着強度が弱い場合は、エッチングによってマスクを除去するのが好ましい。また、マスクを形状変化することなく絶縁層より物理的手段により除去すると、除去作業が容易でありマスクを繰り返し再利用することができるため、コストを削減することができるという利点がある。 After the insulating layer having an opening is formed, the mask may be removed by physically pulling out the mask or the like, and the mask is etched (dry etching) under a condition where the etching selectivity with the insulating layer having the opening is high. Alternatively, it may be chemically removed by wet etching). When the adhesion strength between the insulating layer and the conductive layer is weak, the mask is preferably removed by etching. Further, when the mask is removed from the insulating layer by physical means without changing its shape, there is an advantage that the removal work is easy and the mask can be reused repeatedly, thereby reducing the cost.

マスクは真空蒸着法、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法により薄膜を成膜した後、所望の形状にエッチングして形成することができる。また、選択的にパターンを形成できる液滴吐出法や、パターンを転写または描写できる印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。また、インプリント技術、nmレベルの立体構造物を転写技術で形成できるナノインプリント技術を用いることもできる。インプリント、ナノインプリントは、フォトリソグラフィー工程を用いずに微細な立体構造物を形成できる技術である。 The mask can be formed by forming a thin film by a PVD method such as a vacuum evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method, and then etching it into a desired shape. In addition, a droplet discharge method that can selectively form a pattern, a printing method that can transfer or draw a pattern (a method that forms a pattern such as screen printing or offset printing), other coating methods such as spin coating, dipping method, A dispenser method or the like can also be used. In addition, an imprint technique and a nanoimprint technique capable of forming a three-dimensional structure at the nm level by a transfer technique can also be used. Imprinting and nanoimprinting are techniques that can form fine three-dimensional structures without using a photolithography process.

無機材料でも有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成してもよい。絶縁膜の成膜を遮蔽する手段であるので、金属などの導電材料でも、樹脂などの絶縁材料でもよい。また、繊維などを用いることもできる。装置に設置することを考慮すると、比較的軽量で加工の容易なもので形成することが好ましい。微細な開口を形成する場合は、カーボンナノチューブなどの、ナノチューブ材料を用いることもできる。カーボンナノチューブなどの極細炭素繊維は、グラファイトナノファイバ、カーボンナノファイバ、チューブ状グラファイト、カーボンナノコーン、又はコーン状グラファイトなども用いることができる。 An inorganic material or an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen may be used. Since it is a means for shielding the formation of the insulating film, it may be a conductive material such as metal or an insulating material such as resin. Moreover, a fiber etc. can also be used. In consideration of installation in the apparatus, it is preferable to form it with a relatively light weight and easy to process. In the case of forming a fine opening, a nanotube material such as a carbon nanotube can be used. As the ultrafine carbon fiber such as carbon nanotube, graphite nanofiber, carbon nanofiber, tube-like graphite, carbon nanocone, cone-like graphite, or the like can also be used.

マスクの材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料などを用いることができる。 The mask material is selected from silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. It is possible to form with a material. Further, a material containing siloxane may be used. Alternatively, an organic material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, a urethane resin, benzocyclobutene, parylene, fluorinated arylene ether, or polyimide can be used.

開口を形成した後、液体で開口付近に残存する導電性材料や絶縁性材料(導電層又は絶縁層の除去された部分の残存物)を洗浄し、残存物を除去してもよい。この場合、洗浄に水などの無反応物質を用いてもよいし、絶縁層と反応する(溶解する)エッチャントなどの薬液を用いてもよい。エッチャントを用いると開口下の導電層がオーバーエッチングされ、ゴミ等が除去され表面がより平坦化される。また開口を広げることもできる。 After the opening is formed, the conductive material or insulating material remaining in the vicinity of the opening with a liquid (residue of the removed portion of the conductive layer or the insulating layer) may be washed to remove the residue. In this case, an unreacted substance such as water may be used for cleaning, or a chemical solution such as an etchant that reacts (dissolves) with the insulating layer may be used. When an etchant is used, the conductive layer under the opening is over-etched, dust and the like are removed, and the surface is flattened. The opening can also be widened.

このように複雑なフォトリソグラフィ工程によるレジストマスク層の形成を行うことなく、導電層と導電膜とを電気的に接続する開口(コンタクトホール)を絶縁層に形成することができる。 Thus, an opening (contact hole) for electrically connecting the conductive layer and the conductive film can be formed in the insulating layer without forming a resist mask layer by a complicated photolithography process.

従って、本発明を用いて表示装置を作製すると、工程を簡略化することができるので、材料のロスが少なく、コストダウンも達成できる。よって表示装置を歩留まりよく作製することができる。 Therefore, when a display device is manufactured using the present invention, the process can be simplified, so that material loss is small and cost reduction can be achieved. Thus, a display device can be manufactured with high yield.

(実施の形態2)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした複数のコンタクトホールの形成方法について、図4を用いて説明する。
(Embodiment 2)
In this embodiment mode, a method for forming a plurality of contact holes, which has high reliability and is manufactured at a low cost through a simplified process, will be described with reference to FIGS.

絶縁層を介して積層する薄膜(導電層、半導体層)同士を電気的に接続する場合、絶縁層に開口(いわゆるコンタクトホールとなる)を形成する。この場合、エッチング工程を用いずに絶縁層に開口を有するように選択的に絶縁層を形成する。開口となる領域にマスクを設けて、マスクの設置領域以外に絶縁層を成膜する。絶縁層を成膜後、マスクを物理的又は化学的に除去すれば、マスクの設けてあった領域は絶縁層において開口となる。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 In the case of electrically connecting thin films (conductive layer and semiconductor layer) stacked via an insulating layer, an opening (a so-called contact hole) is formed in the insulating layer. In this case, the insulating layer is selectively formed so as to have an opening in the insulating layer without using an etching step. A mask is provided in a region to be an opening, and an insulating layer is formed in a region other than the mask installation region. If the mask is physically or chemically removed after the insulating layer is formed, the region where the mask is provided becomes an opening in the insulating layer. Therefore, an insulating layer having an opening is formed on the conductive layer, and the conductive layer under the insulating layer is exposed on the bottom surface of the opening. A conductive film is formed in the opening so as to be in contact with the exposed conductive layer, and the conductive layer and the conductive film are electrically connected to each other in the opening provided in the insulating layer.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

図4を用いて具体的に説明する。図4(A2)乃至(D2)は、導電層の平面図であり、図4(A1)乃至(D1)は図4(A2)乃至(D2)における線L−Mの断面図である。 This will be specifically described with reference to FIG. 4A2 to 4D2 are plan views of the conductive layer, and FIGS. 4A1 to 4D1 are cross-sectional views taken along line LM in FIGS. 4A2 to 4D2.

図4に示すように、基板300上に、導電層301a、301b、301c、301dが形成されている。本実施の形態では、図4(A)に示すように、絶縁表面を有する基板300上に、導電層301a、301b、301c、301dを形成し、導電層301a、301b、301c、301d上の開口形成領域に、凸部312(312a、312b)が位置するように、凸部312(312a、312b)及び開口310を有するマスク303を設ける。マスク303は導電層上に重力や密着性により設けられても良く、密着性や付着性が弱い場合は支持基板上にマスクを設けて、マスクが導電層と接するように支持すればよい。 As illustrated in FIG. 4, conductive layers 301 a, 301 b, 301 c, and 301 d are formed on the substrate 300. In this embodiment mode, as illustrated in FIG. 4A, conductive layers 301a, 301b, 301c, and 301d are formed over a substrate 300 having an insulating surface, and openings over the conductive layers 301a, 301b, 301c, and 301d are formed. A mask 303 having a convex portion 312 (312a, 312b) and an opening 310 is provided so that the convex portion 312 (312a, 312b) is positioned in the formation region. The mask 303 may be provided on the conductive layer by gravity or adhesiveness. If the adhesiveness or adhesion is weak, a mask may be provided on the supporting substrate and supported so that the mask is in contact with the conductive layer.

マスク303を選択的に設けた状態で導電層301a、301b、301c、301d上に絶縁膜302を成膜する(図1(B)参照)。絶縁膜302はマスク303の設置領域以外の導電層301a、301b、301c、301d上に成膜され、マスク303の設置領域には成膜されない。 An insulating film 302 is formed over the conductive layers 301a, 301b, 301c, and 301d with the mask 303 selectively provided (see FIG. 1B). The insulating film 302 is formed on the conductive layers 301 a, 301 b, 301 c, and 301 d other than the installation region of the mask 303, and is not formed on the installation region of the mask 303.

次にマスク303を除去することによって、開口305a、305b、305c、305dを有する絶縁層306(306a、306b、306c)を形成することができる(図4(C)参照。)。マスク303は支持基板上に、開口形成領域と対応している場所に複数の凸部312(312a、312b)が設けられている。図4におけるマスク303は、支持基板に複数の開口310を有する構造をしている。支持基板は必ずしも開口を有する必要はないが、CVD法などにより用いる反応ガス313が、開口310より進入し基板に到達しやすいという効果がある。 Next, by removing the mask 303, an insulating layer 306 (306a, 306b, 306c) having openings 305a, 305b, 305c, and 305d can be formed (see FIG. 4C). The mask 303 is provided with a plurality of convex portions 312 (312a, 312b) on the support substrate at locations corresponding to the opening formation regions. The mask 303 in FIG. 4 has a structure having a plurality of openings 310 in the support substrate. The support substrate does not necessarily have an opening, but there is an effect that the reaction gas 313 used by the CVD method or the like enters the opening 310 and easily reaches the substrate.

図4(C)の断面図においては、絶縁層は、絶縁層306aと絶縁層306bとの間に開口305aを、絶縁層306bと絶縁層306cとの間に開口305bを有して形成される。導電層301aが露出された開口305aに導電膜307aを形成し、導電層301aと導電膜307aとを電気的に接続することができる。同様に、導電層301bが露出された開口305bに導電膜307bを形成し、導電層301bと導電膜307bとを電気的に接続することができる(図4(D)参照。)。 4C, the insulating layer is formed to have an opening 305a between the insulating layer 306a and the insulating layer 306b and an opening 305b between the insulating layer 306b and the insulating layer 306c. . A conductive film 307a can be formed in the opening 305a from which the conductive layer 301a is exposed, so that the conductive layer 301a and the conductive film 307a can be electrically connected. Similarly, a conductive film 307b can be formed in the opening 305b from which the conductive layer 301b is exposed, so that the conductive layer 301b and the conductive film 307b can be electrically connected to each other (see FIG. 4D).

絶縁膜302の形成は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。特に、プラズマCVD法は反応圧力が1Pa〜数百Paと物理的成膜法と比べて、2桁以上高いので、材料の粒子の平均自由行程が小さくなり、障害物に対する回り込みがよいため好ましい。従って、成膜時に用いるマスクの遮蔽領域以外を被覆性よく成膜することができる。特に開口を複数接近して設ける場合、マスクも複数密接して設ける必要があるため、粒子の回り込みのよいプラズマCVD法を用いると、開口形成領域以外のマスク非設置領域には、良好な形状で被覆性よく絶縁膜を成膜することができる。従って得られる開口を有する絶縁層も確実に所望の位置に開口を有する膜に損傷、破壊などを受けていない良好な形状の絶縁層を形成することができる。 The insulating film 302 can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In particular, the plasma CVD method is preferable because the reaction pressure is 1 Pa to several hundred Pa, which is two orders of magnitude higher than that of the physical film formation method, so that the mean free path of the particles of the material is reduced and the wrap around the obstacle is good. Accordingly, it is possible to form a film with good coverage other than the masked region used for film formation. In particular, when a plurality of openings are provided close to each other, it is necessary to provide a plurality of masks in close contact with each other. Therefore, when a plasma CVD method with good particle wraparound is used, the mask non-installation area other than the opening formation area has a good shape. An insulating film can be formed with good coverage. Therefore, an insulating layer having an opening having a good shape can be reliably formed without being damaged or broken by a film having an opening at a desired position.

開口を有する絶縁層(成膜する絶縁膜)は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。 Insulating layers having openings (insulating films to be formed) are silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic materials. It can be formed of a material selected from substances including an insulating material. Further, a material containing siloxane may be used.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

マスクの凸部は、回路設計図面データから、絶縁層において所望の位置に開口を有するように設定すればよい。また、マスクと絶縁層の形成される基板との位置関係は、予めマスク及び基板にマーカを形成しておき位置合わせを行えばよい。この位置あわせは成膜を行うチャンバーにマスク及び被処理基板を設置する前でも後でもよい。 The convex portion of the mask may be set so as to have an opening at a desired position in the insulating layer from the circuit design drawing data. The positional relationship between the mask and the substrate over which the insulating layer is formed may be adjusted by previously forming markers on the mask and the substrate. This alignment may be performed before or after the mask and the substrate to be processed are installed in the chamber for film formation.

開口を有する絶縁層を形成後、マスクの除去はマスクを物理的に引き抜く等して排除してもよいし、開口を有する絶縁層とエッチングの選択比が高い条件で、マスクをエッチング(ドライエッチング又はウエットエッチング)によって化学的に除去してもよい。絶縁層と導電層との密着強度が弱い場合は、エッチングによってマスクを除去するのが好ましい。また、マスクを形状変化することなく絶縁層より物理的手段により除去すると、除去作業が容易でありマスクを繰り返し再利用することができるため、コストを削減することができるという利点がある。 After the insulating layer having an opening is formed, the mask may be removed by physically pulling out the mask or the like, and the mask is etched (dry etching) under a condition where the etching selectivity with the insulating layer having the opening is high. Alternatively, it may be chemically removed by wet etching). When the adhesion strength between the insulating layer and the conductive layer is weak, the mask is preferably removed by etching. Further, when the mask is removed from the insulating layer by physical means without changing its shape, there is an advantage that the removal work is easy and the mask can be reused repeatedly, thereby reducing the cost.

マスクは蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などにより薄膜を成膜した後、所望の形状にエッチングして形成することができる。また、選択的にパターンを形成できる液滴吐出法や、パターンを転写または描写できる印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。また、インプリント技術、nmレベルの立体構造物を転写技術で形成できるナノインプリント技術を用いることもができる。インプリント、ナノインプリントは、フォトリソグラフィー工程を用いずに微細な立体構造物を形成できる技術である。 The mask can be formed by forming a thin film by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method, and then etching it into a desired shape. In addition, a droplet discharge method that can selectively form a pattern, a printing method that can transfer or draw a pattern (a method that forms a pattern such as screen printing or offset printing), other coating methods such as spin coating, dipping method, A dispenser method or the like can also be used. In addition, an imprint technique and a nanoimprint technique capable of forming a three-dimensional structure at the nm level by a transfer technique can also be used. Imprinting and nanoimprinting are techniques that can form fine three-dimensional structures without using a photolithography process.

無機材料でも有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成してもよい。絶縁膜の成膜を遮蔽する手段であるので、金属などの導電材料でも、樹脂などの絶縁材料でもよい。また、繊維などを用いることもできる。装置に設置することを考慮すると、比較的軽量で加工の容易なもので形成することが好ましい。微細な開口を形成する場合は、カーボンナノチューブなどの、ナノチューブ材料を用いることもできる。カーボンナノチューブなどの極細炭素繊維は、グラファイトナノファイバ、カーボンナノファイバ、チューブ状グラファイト、カーボンナノコーン、又はコーン状グラファイトなども用いることができる。 An inorganic material or an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen may be used. Since it is a means for shielding the formation of the insulating film, it may be a conductive material such as metal or an insulating material such as resin. Moreover, a fiber etc. can also be used. In consideration of installation in the apparatus, it is preferable to form it with a relatively light weight and easy to process. In the case of forming a fine opening, a nanotube material such as a carbon nanotube can be used. As the ultrafine carbon fiber such as carbon nanotube, graphite nanofiber, carbon nanofiber, tube-like graphite, carbon nanocone, cone-like graphite, or the like can also be used.

マスクの材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料などを用いることができる。 The mask material is selected from silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. It is possible to form with a material. Further, a material containing siloxane may be used. Alternatively, an organic material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, a urethane resin, benzocyclobutene, parylene, fluorinated arylene ether, or polyimide can be used.

開口を形成した後、液体で開口付近に残存する導電性材料や絶縁性材料(導電層又は絶縁層の除去された部分の残存物)を洗浄し、残存物を除去してもよい。この場合、洗浄に水などの無反応物質を用いてもよいし、絶縁層と反応する(溶解する)エッチャントなどの薬液を用いてもよい。エッチャントを用いると開口下の導電層がオーバーエッチングされ、ゴミ等が除去され表面がより平坦化される。また開口を広げることもできる。 After the opening is formed, the conductive material or insulating material remaining in the vicinity of the opening with a liquid (residue of the removed portion of the conductive layer or the insulating layer) may be washed to remove the residue. In this case, an unreacted substance such as water may be used for cleaning, or a chemical solution such as an etchant that reacts (dissolves) with the insulating layer may be used. When an etchant is used, the conductive layer under the opening is over-etched, dust and the like are removed, and the surface is flattened. The opening can also be widened.

このように複雑なフォトリソグラフィ工程によるレジストマスク層の形成を行うことなく、導電層と導電膜とを電気的に接続する開口(コンタクトホール)を絶縁層に形成することができる。 Thus, an opening (contact hole) for electrically connecting the conductive layer and the conductive film can be formed in the insulating layer without forming a resist mask layer by a complicated photolithography process.

従って、本発明を用いて表示装置を作製すると、工程を簡略化することができるので、材料のロスが少なく、コストダウンも達成できる。よって表示装置を歩留まりよく作製することができる。 Therefore, when a display device is manufactured using the present invention, the process can be simplified, so that material loss is small and cost reduction can be achieved. Thus, a display device can be manufactured with high yield.

(実施の形態3)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の作製方法について、図3を用いて説明する。
(Embodiment 3)
In this embodiment, a method for manufacturing a display device, which has high reliability and is manufactured at a low cost with a simplified process, will be described with reference to FIGS.

本実施の形態では、導電層、半導体層などの構成物(パターンともいう)をフォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成する。本発明において、構成物(パターンともいう)とは、薄膜トランジスタや表示装置を構成する、配線層、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などをいい、所定の形状を有して形成される全ての構成要素を含む。 In this embodiment, a structure (also referred to as a pattern) such as a conductive layer and a semiconductor layer is selectively formed so as to have a desired shape without using a photolithography process. In the present invention, a component (also referred to as a pattern) refers to a conductive layer such as a wiring layer, a gate electrode layer, a source electrode layer, and a drain electrode layer, a semiconductor layer, a mask layer, an insulating layer, etc. that constitute a thin film transistor or a display device. Including all components formed with a predetermined shape.

本実施の形態では、導電膜や半導体膜などの光吸収膜を透光性の転置基板に形成し、転置基板側よりレーザ光を選択的に照射することによって、レーザ光の照射領域に対応する光吸収膜を、被転置基板に転置し、光吸収層である導電層や半導体層を所望の形状(パターン)で形成する。本明細書において、最初の工程で光吸収膜である導電膜や半導体膜を形成し、レーザ光を照射される基板を転置基板、最終的に選択的に光吸収層である導電層や半導体層が形成される基板を被転置基板という。フォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成することができるため、工程簡略化、低コスト化などが達成できる。 In this embodiment mode, a light-absorbing film such as a conductive film or a semiconductor film is formed over a light-transmitting transfer substrate, and laser light is selectively irradiated from the transfer substrate side, thereby corresponding to the laser light irradiation region. The light absorption film is transferred to the transfer substrate, and a conductive layer and a semiconductor layer which are light absorption layers are formed in a desired shape (pattern). In this specification, a conductive film or a semiconductor film which is a light absorption film is formed in the first step, a substrate to be irradiated with laser light is a transfer substrate, and finally a conductive layer or a semiconductor layer which is a light absorption layer selectively. A substrate on which is formed is called a transferred substrate. Since a desired shape can be selectively formed without using a photolithography process, process simplification, cost reduction, and the like can be achieved.

本実施の形態で示す薄膜の形成方法を、図3を用いて詳細に説明する。図3(A)において、転置基板である第1の基板2201上に光吸収膜2202が形成され、光吸収膜2202が内側になるように、第1の基板2201及び第2の基板2200が対向して設置されている。 A method for forming a thin film described in this embodiment will be described in detail with reference to FIGS. In FIG. 3A, a light absorption film 2202 is formed over a first substrate 2201 that is a transfer substrate, and the first substrate 2201 and the second substrate 2200 face each other so that the light absorption film 2202 is on the inside. Installed.

基板2201側より、基板2201を透過させレーザ光2203を選択的に光吸収膜2202に照射する。レーザ光2203が照射された領域の光吸収膜2202は、レーザ光2203を吸収し、その熱などのエネルギーにより第2の基板2200側に光吸収層2205として転置される。一方、レーザ光2203が照射されなかった領域は、光吸収膜2204a、2204bとして第1の基板2201側に残存する。このように、光吸収層2206である薄膜を所望のパターンに加工する際にフォトリソグラフィ工程を用いることなく、導電層、半導体層などの構成物(パターンともいう)を選択的に所望の形状を有するように形成する。 From the substrate 2201 side, the light absorption film 2202 is selectively irradiated with the laser light 2203 through the substrate 2201. The light absorption film 2202 in the region irradiated with the laser light 2203 absorbs the laser light 2203 and is transferred as a light absorption layer 2205 to the second substrate 2200 side by energy such as heat. On the other hand, the region not irradiated with the laser light 2203 remains on the first substrate 2201 side as the light absorption films 2204a and 2204b. In this manner, a structure (also referred to as a pattern) such as a conductive layer and a semiconductor layer is selectively formed into a desired shape without using a photolithography process when the thin film that is the light absorption layer 2206 is processed into a desired pattern. Form to have.

レーザ光により転置後、光吸収層に加熱処理を行ってもよく、レーザ光を照射してもよい。 After the transfer with the laser beam, the light absorption layer may be subjected to heat treatment or may be irradiated with the laser beam.

転置物である光吸収膜2202には、照射される光を吸収する材料を用い、第1の基板2201には照射される光を透過する、透光性の基板を用いる。本発明を用いると、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで表示装置を作製することができる。 A light-absorbing film 2202 that is a transposed material is formed using a material that absorbs irradiated light, and the first substrate 2201 is a light-transmitting substrate that transmits the irradiated light. When the present invention is used, the substrate can be freely transferred to various substrates, so that the range of substrate material selectivity is widened. In addition, an inexpensive material can be selected as the substrate, so that not only a wide function can be provided depending on the application, but also a display device can be manufactured at low cost.

本実施の形態の薄膜形成方法は、薄膜トランジスタや表示装置を構成する、配線層、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などの形成に用いることができ、光吸収膜として所望の材料を用いた膜を形成し、その膜が吸収する光を選択し、照射すればよい。 The thin film formation method of this embodiment is used for forming a conductive layer such as a wiring layer, a gate electrode layer, a source electrode layer, and a drain electrode layer, a semiconductor layer, a mask layer, an insulating layer, and the like which constitute a thin film transistor or a display device. A film using a desired material can be formed as the light absorption film, and light absorbed by the film can be selected and irradiated.

例えば、光吸収膜として導電性材料を用いることができ、例えば、クロム、タンタル、銀、モリブデン、ニッケル、チタン、コバルト、銅、又はアルミニウムのうち一種又は複数を用いて形成することができる。また、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化亜鉛にガリウム(Ga)をドープした導電性材料、インジウム亜鉛酸化物(IZO(indium zinc oxide))を用いても良い。また、光吸収膜として半導体材料を用いることもでき、例えば、シリコン(珪素)、ゲルマニウム、シリコンゲルマニウム、ガリウム砒素、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの無機半導体材料を用いることができる。また光吸収膜に水素や不活性気体(ヘリウム(He)、アルゴン(Ar)、クリプトン(Kr)、ネオン(Ne)、キセノン(Xe)など)を添加してもよい。 For example, a conductive material can be used for the light absorption film, and for example, one or more of chromium, tantalum, silver, molybdenum, nickel, titanium, cobalt, copper, or aluminum can be used. Indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), a conductive material in which zinc oxide is doped with gallium (Ga), indium zinc oxide (IZO (indium) zinc oxide)) may be used. A semiconductor material can also be used as the light absorption film, for example, silicon (silicon), germanium, silicon germanium, gallium arsenide, molybdenum oxide, tin oxide, bismuth oxide, vanadium oxide, nickel oxide, zinc oxide, gallium arsenide. Inorganic semiconductor materials such as gallium nitride, indium oxide, indium phosphide, indium nitride, cadmium sulfide, cadmium telluride, and strontium titanate can be used. Further, hydrogen or an inert gas (such as helium (He), argon (Ar), krypton (Kr), neon (Ne), or xenon (Xe)) may be added to the light absorption film.

本発明により、表示装置を構成する配線等の構成物を、所望の形状で形成できる。また複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a component such as a wiring constituting the display device can be formed in a desired shape. In addition, a display device can be manufactured through a simplified process by reducing complicated photolithography processes, so that material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態4) (Embodiment 4)

本発明の実施の形態について、図8乃至図13を用いて説明する。より詳しくは、本発明を適用した、逆スタガ型の薄膜トランジスタを有する表示装置の作製方法について説明する。図8乃至図12の(A)は表示装置画素部の平面図であり、図8乃至図12の(B)は、図8乃至図12の(A)における線A−Cによる断面図、(C)は線B−Dによる断面図である。図13(A)(B)も表示装置の断面図である。 An embodiment of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a display device having an inverted staggered thin film transistor to which the present invention is applied will be described. 8A to 12A are plan views of the display device pixel portion, and FIG. 8B to FIG. 12B are cross-sectional views taken along line A-C in FIG. 8A to FIG. C) is a sectional view taken along line BD. 13A and 13B are also cross-sectional views of the display device.

基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板100の表面が平坦化されるようにCMP(Chemical Mechanical Polishing)法などによって、研磨しても良い。なお、基板100上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の種々の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板100からの汚染物質などを遮断する効果がある。 As the substrate 100, a glass substrate made of barium borosilicate glass, alumino borosilicate glass, or the like, a quartz substrate, a metal substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Further, polishing may be performed by a CMP (Chemical Mechanical Polishing) method or the like so that the surface of the substrate 100 is planarized. Note that an insulating layer may be formed over the substrate 100. The insulating layer is formed as a single layer or a stacked layer using an oxide material or a nitride material containing silicon by various methods such as a CVD method, a plasma CVD method, a sputtering method, and a spin coating method. This insulating layer may not be formed, but has an effect of blocking contaminants from the substrate 100.

基板100上に、ゲート電極層103、104(104a、104b)を形成する。ゲート電極層103、104(104a、104b)は、銀、金、ニッケル、白金、鉛、イリジウム、ロジウム、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、銀、鉛及び銅からなる合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との2層構造としてもよいし、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金膜に代えてアルミニウムとチタンの合金膜を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。 Gate electrode layers 103 and 104 (104a and 104b) are formed over the substrate 100. The gate electrode layers 103 and 104 (104a and 104b) are composed of an element selected from silver, gold, nickel, platinum, lead, iridium, rhodium, tantalum, tungsten, titanium, molybdenum, aluminum, and copper, or a main component thereof. The alloy material or the compound material may be used. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an alloy made of silver, lead, and copper may be used. Alternatively, a single-layer structure or a multi-layer structure may be used, for example, a two-layer structure of a tungsten nitride film and a molybdenum film, a tungsten film with a thickness of 50 nm, an alloy film of aluminum and silicon with a thickness of 500 nm, or a film A three-layer structure in which titanium nitride films having a thickness of 30 nm are sequentially stacked may be employed. In the case of a three-layer structure, a tungsten nitride film may be used instead of the tungsten film of the first conductive film, or an alloy of aluminum and titanium instead of the aluminum-silicon alloy film of the second conductive film. A film may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film.

ゲート電極層103、104a、104bは、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いて導電膜を形成し、マスク層を用いて該導電膜を加工して形成することができる。また、構成物を所望のパターンに転写、または描写できる方法、例えば各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、液滴吐出法、ディスペンサ法、選択的な塗布法なども用いることができる。 For the gate electrode layers 103, 104a, and 104b, a conductive film is formed using a PVD method such as an evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method, and a mask layer is used. Thus, the conductive film can be processed and formed. In addition, a method capable of transferring or drawing the composition into a desired pattern, for example, various printing methods (screen (stencil) printing, offset (flat plate) printing, letterpress printing, gravure (intaglio printing), etc.) ), A droplet discharge method, a dispenser method, a selective coating method, and the like can also be used.

導電膜の加工は、ドライエッチングまたはウェットエッチングによりエッチング加工すればよい。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。 The conductive film may be processed by dry etching or wet etching. Using an ICP (Inductively Coupled Plasma) etching method, the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) are appropriately set. By adjusting, the electrode layer can be etched into a tapered shape. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4, CCl 4, etc., a fluorine-based gas typified by CF 4 , SF 6, NF 3, etc., or O 2 is appropriately used. be able to.

また、ゲート電極層の形成は、転置基板上に導電性を有する光吸収膜を形成後、レーザ光によって選択的に被転置基板へ所望の形状に加工して形成してもよい。レーザ光により転置後、光吸収層に加熱処理を行ってもよく、レーザ光を照射してもよい。 Alternatively, the gate electrode layer may be formed by forming a conductive light absorption film over the transfer substrate and then selectively processing the transfer electrode into a desired shape with a laser beam. After the transfer with the laser beam, the light absorption layer may be subjected to heat treatment or may be irradiated with the laser beam.

転置物である光吸収膜には、照射される光を吸収する材料を用い、転置基板には照射される光を透過する、透光性の基板を用いる。本発明を用いると、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで表示装置を作製することができる。 A light-absorbing film, which is a transposed object, uses a material that absorbs irradiated light, and a translucent substrate that transmits the irradiated light is used for the transposed substrate. When the present invention is used, the substrate can be freely transferred to various substrates, so that the range of substrate material selectivity is widened. In addition, an inexpensive material can be selected as the substrate, so that not only a wide function can be provided depending on the application, but also a display device can be manufactured at low cost.

次に、ゲート電極層103、104(104a、104b)の上にゲート絶縁層105を形成する(図8(A)乃至(C)参照)。ゲート絶縁層105としては、珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜の2層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、3層以上からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やNiB膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。 Next, the gate insulating layer 105 is formed over the gate electrode layers 103 and 104 (104a and 104b) (see FIGS. 8A to 8C). The gate insulating layer 105 may be formed of a material such as a silicon oxide material or a nitride material, and may be a stacked layer or a single layer. In this embodiment, a two-layer stack of a silicon nitride film and a silicon oxide film is used. Alternatively, a single layer of silicon oxynitride film or a stack of three or more layers may be used. A silicon nitride film having a dense film quality is preferably used. In addition, when silver or copper is used for a conductive layer formed by a droplet discharge method, if a silicon nitride film or a NiB film is formed thereon as a barrier film, diffusion of impurities can be prevented and the surface can be planarized. is there. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating film.

本実施の形態では、実施の形態1及び実施の形態2で示したように、ゲート絶縁層105を、ゲート電極層104aが露出する開口107を有するように形成する。ゲート電極層104a上の開口107形成領域にマスク113を設け、マスク113の設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、ゲート電極層104a上に開口107を有するゲート絶縁層105が形成され、ゲート絶縁層105下のゲート電極層104aが開口107の底面に露出する。 In this embodiment mode, as described in Embodiment Modes 1 and 2, the gate insulating layer 105 is formed so as to have the opening 107 through which the gate electrode layer 104a is exposed. A mask 113 is provided in a region where the opening 107 is formed over the gate electrode layer 104a, and an insulating film is formed in a region other than the region where the mask 113 is provided. After the insulating film is formed, the mask is physically or chemically removed, and the region where the mask is provided becomes an opening in the insulating layer. Accordingly, the gate insulating layer 105 having the opening 107 is formed over the gate electrode layer 104 a, and the gate electrode layer 104 a under the gate insulating layer 105 is exposed on the bottom surface of the opening 107.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本実施の形態では、プラズマCVD法を用いて絶縁層を形成する例を示す。プラズマCVD法は反応圧力が1Pa〜数百Paと物理的成膜法と比べて、2桁以上高いので、材料の粒子の平均自由行程が小さくなり、障害物に対する回り込みがよいため好ましい。従って、成膜時に用いるマスクの遮蔽領域以外を被覆性よく成膜することができる。特に開口を複数接近して設ける場合、マスクも複数密接して設ける必要があるため、粒子の回り込みのよいプラズマCVD法を用いると、開口形成領域以外のマスク非設置領域には、良好な形状で被覆性よく絶縁膜を成膜することができる。従って得られる開口を有する絶縁層も確実に所望の位置に開口を有する膜に損傷、破壊などを受けていない良好な形状の絶縁層を形成することができる。 In this embodiment, an example in which an insulating layer is formed using a plasma CVD method is described. The plasma CVD method is preferable because the reaction pressure is 1 Pa to several hundred Pa, which is two orders of magnitude higher than that of the physical film formation method, so that the mean free path of the particles of the material is reduced and the wrap around the obstacle is good. Accordingly, it is possible to form a film with good coverage other than the masked region used for film formation. In particular, when a plurality of openings are provided close to each other, it is necessary to provide a plurality of masks in close contact with each other. Therefore, when a plasma CVD method with good particle wraparound is used, the mask non-installation area other than the opening formation area has a good shape. An insulating film can be formed with good coverage. Therefore, an insulating layer having an opening having a good shape can be reliably formed without being damaged or broken by a film having an opening at a desired position.

図35に平行平板型のプラズマCVD装置の処理室(チャンバーとも呼ぶ)の断面図を示す。図35において、接地されたチャンバー1300内には、高周波電源1303に、制御回路1304を介して接続された第1の電極(上部電極、シャワー電極、高周波電極)1301及び接地されている第2の電極(下部電極、接地電極)1302が設けられている。第2の電極1302上に被処理基板1310が設置される。 FIG. 35 shows a cross-sectional view of a processing chamber (also called a chamber) of a parallel plate type plasma CVD apparatus. In FIG. 35, in a grounded chamber 1300, a first electrode (upper electrode, shower electrode, high-frequency electrode) 1301 connected to a high-frequency power source 1303 via a control circuit 1304 and a second grounded terminal are connected. An electrode (lower electrode, ground electrode) 1302 is provided. A substrate to be processed 1310 is provided over the second electrode 1302.

第1の電極1301により高周波電力が投入され、第1の電極1301及び第2の電極1302間の放電中での反応により膜が成膜される。原料ガスは供給系1305より供給される。ここでは供給系が1系統しか図示していないが、必要に応じて複数のガス供給系を設けることが可能である。 High-frequency power is input from the first electrode 1301, and a film is formed by a reaction during discharge between the first electrode 1301 and the second electrode 1302. The source gas is supplied from the supply system 1305. Although only one supply system is shown here, a plurality of gas supply systems can be provided as necessary.

また、チャンバー1300には、排気系1307が設けられ、反応後の排気ガスを排出する。なお、電極構造が中空構造(複数のシャワー板が重なりガスを分散する構造、いわゆるシャワーヘッド構造)となっていてもよい。また、供給系1305及び排気系1307には、バルブ(1306、1308)がそれぞれ設けられており、供給するガス圧及びチャンバー内の圧力を制御する。 Further, the chamber 1300 is provided with an exhaust system 1307 to exhaust the exhaust gas after the reaction. The electrode structure may be a hollow structure (a structure in which a plurality of shower plates overlap to disperse a gas, a so-called shower head structure). The supply system 1305 and the exhaust system 1307 are provided with valves (1306, 1308), respectively, to control the gas pressure to be supplied and the pressure in the chamber.

ヒータ1309は、第2の電極1302と接して設けられているが、この構造に限られない。また、第1の電極1301にヒータ(図示しない)を設けてもよい。また、チャンバーの外壁にヒータを設け、チャンバー内をホットウォール構造としてもよい。 The heater 1309 is provided in contact with the second electrode 1302, but is not limited to this structure. Further, a heater (not shown) may be provided for the first electrode 1301. Further, a heater may be provided on the outer wall of the chamber so that the chamber has a hot wall structure.

また、チャンバーの側面には窓(図示しない)が設けられ、この窓を開閉して基板が収納されているカセット室からロボットアーム等の搬送機構を経由して基板をチャンバー内に移送することができる。 In addition, a window (not shown) is provided on the side surface of the chamber, and the window can be opened and closed to transfer the substrate into the chamber from a cassette chamber in which the substrate is stored via a transport mechanism such as a robot arm. it can.

本発明では、被処理基板1310に絶縁層1311を形成する際、開口形成領域にマスク1312を設置し、開口を有する絶縁層を形成する。図35に示すように、被処理基板1310上にはマスク1312が設置された状態で、原料ガスを供給し絶縁層1311を形成する。 In the present invention, when the insulating layer 1311 is formed over the substrate 1310 to be processed, the mask 1312 is provided in the opening formation region, and the insulating layer having the opening is formed. As shown in FIG. 35, a source gas is supplied to form an insulating layer 1311 in a state where a mask 1312 is placed over a substrate 1310 to be processed.

本実施の形態では、マスク1312は複数の開口を有しており、反応した原料ガスがその開口から進入し、マスクを回り込んで被処理基板1310に到達できるようになっている。 In this embodiment mode, the mask 1312 has a plurality of openings, and the reacted source gas enters from the openings and can reach the target substrate 1310 by going around the mask.

マスクの凸部は、回路設計図面データから、絶縁層において所望の位置に開口を有するように設定すればよい。また、マスク1312と絶縁層の形成される被処理基板1310との位置関係は、予めマスク1312及び被処理基板1310にマーカを形成しておき位置合わせを行えばよい。マスク1312及び被処理基板1310の位置あわせを行った後、チャンバー1300にマスク1312及び被処理基板1310を挿入してもよいし、チャンバー1300にマスク1312に設置した後、被処理基板1310をチャンバー1300内に挿入し、マスク1312及び被処理基板1310の位置あわせを行ってもよい。 The convex portion of the mask may be set so as to have an opening at a desired position in the insulating layer from the circuit design drawing data. The positional relationship between the mask 1312 and the substrate to be processed 1310 on which the insulating layer is formed may be determined by forming markers on the mask 1312 and the substrate to be processed 1310 in advance. After the mask 1312 and the substrate to be processed 1310 are aligned, the mask 1312 and the substrate to be processed 1310 may be inserted into the chamber 1300. After the mask 1312 is placed in the chamber 1300, the substrate to be processed 1310 is placed in the chamber 1300. The mask 1312 and the substrate to be processed 1310 may be aligned with each other.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

エッチング加工を用いる場合はプラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF、NF、Cl、BCl、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電プラズマによるエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 When etching is used, either plasma etching (dry etching) or wet etching may be employed, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based or chlorine-based gas such as CF 4 , NF 3 , Cl 2 , or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an etching process using atmospheric discharge plasma is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

次に半導体層を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。またn型を有する半導体層を形成し、nチャネル型TFTのNMOS構造、p型を有する半導体層を形成したpチャネル型TFTのPMOS構造、nチャネル型TFTとpチャネル型TFTとのCMOS構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、nチャネル型TFT、pチャネル型TFTを形成することもできる。n型を有する半導体層を形成するかわりに、PHガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。 Next, a semiconductor layer is formed. A semiconductor layer having one conductivity type may be formed as necessary. In addition, an n-type semiconductor layer is formed, an n-channel TFT NMOS structure, a p-channel TFT PMOS structure having a p-type semiconductor layer, and an n-channel TFT and p-channel TFT CMOS structure. Can be produced. Further, in order to impart conductivity, an n-channel TFT or a p-channel TFT can be formed by adding an element imparting conductivity by doping and forming an impurity region in the semiconductor layer. Instead of forming an n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas.

半導体層を形成する材料は、スパッタリング法やシランやゲルマンに代表される半導体材料ガスを用いた気相成長法で作製されるアモルファス半導体(以下「AS」ともいう)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう)半導体などを用いることができる。半導体層は各種手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することができる。 A material for forming the semiconductor layer is an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a sputtering method or a vapor phase growth method using a semiconductor material gas typified by silane or germane. Alternatively, a polycrystalline semiconductor crystallized using heat energy or a semi-amorphous (also referred to as microcrystal or microcrystal; hereinafter also referred to as “SAS”) semiconductor can be used. The semiconductor layer can be formed by various means (such as sputtering, LPCVD, or plasma CVD).

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の終端化するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。珪素を主成分とするSASは、珪素を含む気体をグロー放電分解(プラズマCVD)して形成する。珪素を含む気体としては、SiH、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることが可能である。またF、GeFを混合させても良い。この珪素を含む気体をH、又は、HとHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm−3以下とすることが望ましく、特に、酸素濃度は5×1019cm−3以下、好ましくは1×1019cm−3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is a main component, the Raman spectrum is shifted to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. A SAS containing silicon as a main component is formed by glow discharge decomposition (plasma CVD) of a gas containing silicon. As a gas containing silicon, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, or the like can be used. Further, F 2 and GeF 4 may be mixed. The gas containing silicon may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, impurities derived from atmospheric components such as oxygen, nitrogen, and carbon are preferably 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。 A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or more as a main material, or polysilicon formed at a process temperature of 600 ° C. or less. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization. Of course, as described above, a semi-amorphous semiconductor or a semiconductor including a crystal phase in a part of the semiconductor layer can also be used.

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、各種の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used for the semiconductor layer, a method for manufacturing the crystalline semiconductor layer can be selected from various methods (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel. A crystallization method or the like may be used. In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with laser light, whereby the concentration of hydrogen contained in the amorphous silicon film is set to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because the amorphous silicon film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。 The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。 The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

また、結晶性半導体層を、直接基板にプラズマCVD法により選択的に形成しても良い。 Further, the crystalline semiconductor layer may be selectively formed directly on the substrate by a plasma CVD method.

半導体として、有機半導体材料を用い、印刷法、ディスペンサ法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料なども用いることができる。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体等の可溶性の高分子材料やペンタセンを用いることができる。 As a semiconductor, an organic semiconductor material can be used and formed by a printing method, a dispenser method, a spray method, a spin coating method, a droplet discharge method, or the like. In this case, the number of processes can be reduced because the etching process is not necessary. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and an organic dye, a conductive polymer material, or the like can also be used. The organic semiconductor material used in the present invention is preferably a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds. Typically, a soluble polymer material such as polythiophene, polyfluorene, poly (3-alkylthiophene), or a polythiophene derivative, or pentacene can be used.

その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。 In addition, as an organic semiconductor material that can be used in the present invention, there is a material that can form a semiconductor layer by processing after forming a soluble precursor. Examples of such an organic semiconductor material include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)または、THF(テトラヒドロフラン)などを適用することができる。 When converting the precursor into an organic semiconductor, a reaction catalyst such as hydrogen chloride gas is added as well as heat treatment. Typical solvents for dissolving these soluble organic semiconductor materials include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyllactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2) -Pyrrolidone), cyclohexanone, 2-butanone, dioxane, dimethylformamide (DMF), THF (tetrahydrofuran), or the like can be applied.

本実施の形態では、半導体層108、109及び一導電型を有する半導体層110、111として非晶質半導体層を形成する(図9(A)乃至(C)参照。)。本実施の形態では、一導電型を有する半導体膜として、n型を付与する不純物元素であるリン(P)を含むn型を有する半導体膜を形成する。一導電型を有する半導体膜は、ソース領域及びドレイン領域として機能する。一導電型を有する半導体膜は必要に応じて形成すればよく、n型を付与する不純物元素(P、As)を有するn型を有する半導体膜やp型を付与する不純物元素(B)を有するp型を有する半導体膜を形成することができる。 In this embodiment, amorphous semiconductor layers are formed as the semiconductor layers 108 and 109 and the semiconductor layers 110 and 111 having one conductivity type (see FIGS. 9A to 9C). In this embodiment, an n-type semiconductor film containing phosphorus (P) which is an impurity element imparting n-type conductivity is formed as the semiconductor film having one conductivity type. A semiconductor film having one conductivity type functions as a source region and a drain region. A semiconductor film having one conductivity type may be formed as necessary, and includes an n-type semiconductor film having an impurity element imparting n-type (P, As) and an impurity element imparting p-type (B). A p-type semiconductor film can be formed.

次にソース電極層又はドレイン電極層116、117、118、119を形成する。ソース電極層又はドレイン電極層116、117、118、119は、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)、Mo(モリブデン)、Ta(タンタル)、Ti(チタン)から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料等を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを用いても良い。 Next, source or drain electrode layers 116, 117, 118, and 119 are formed. The source electrode layer 116, 117, 118, and 119 are made of Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), Mo (molybdenum), and Ta (tantalum). An element selected from Ti (titanium) or an alloy material or a compound material containing the element as a main component can be used. Alternatively, light-transmitting indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organic tin, zinc oxide, titanium nitride, or the like may be used.

ソース電極層又はドレイン電極層116、117、118、119は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いて導電膜を形成し、マスク層を用いて当該導電膜を加工して形成することができる。また、構成物を所望のパターンに転写、または描写できる方法、例えば各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、液滴吐出法、ディスペンサ法、選択的な塗布法なども用いることができる。 For the source or drain electrode layers 116, 117, 118, and 119, a conductive film is formed using a PVD method such as an evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. The conductive film can be processed and formed using a mask layer. In addition, a method capable of transferring or drawing the composition into a desired pattern, for example, various printing methods (screen (stencil) printing, offset (flat plate) printing, letterpress printing, gravure (intaglio printing), etc.) ), A droplet discharge method, a dispenser method, a selective coating method, and the like can also be used.

導電膜の加工は、ドライエッチングまたはウェットエッチングによりエッチング加工すればよい。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。 The conductive film may be processed by dry etching or wet etching. Using an ICP (Inductively Coupled Plasma) etching method, the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) are appropriately set. By adjusting, the electrode layer can be etched into a tapered shape. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4, CCl 4, etc., a fluorine-based gas typified by CF 4 , SF 6, NF 3, etc., or O 2 is appropriately used. be able to.

ソース電極層又はドレイン電極層の形成は、転置基板上に導電性を有する光吸収膜を形成後、レーザ光によって選択的に被転置基板へ所望の形状に加工して形成してもよい。 The source electrode layer or the drain electrode layer may be formed by forming a light absorption film having conductivity on the transfer substrate and then selectively processing the transfer electrode into a desired shape with a laser beam.

ソース電極層又はドレイン電極層116はソース配線層又はドレイン配線層としても機能し、ソース電極層又はドレイン電極層118は電源線としても機能する。 The source or drain electrode layer 116 also functions as a source wiring layer or a drain wiring layer, and the source or drain electrode layer 118 also functions as a power supply line.

ゲート絶縁層105に形成した開口107において、ソース電極層又はドレイン電極層117とゲート電極層104とを電気的に接続させる。ソース電極層又はドレイン電極層118の一部は容量素子を形成する。ソース電極層又はドレイン電極層116、117、118、119を形成した後、半導体層108、109、一導電型を有する半導体層110、111を所望の形状に加工する。本実施の形態では、ソース電極層又はドレイン電極層116、117、118、119をマスクとして、半導体層108、109、一導電型を有する半導体層110、111をエッチングにより加工し、半導体層114、115、一導電型を有する半導体層120a、120b、121a、121bを形成する。 In the opening 107 formed in the gate insulating layer 105, the source or drain electrode layer 117 and the gate electrode layer 104 are electrically connected. A part of the source or drain electrode layer 118 forms a capacitor. After the source or drain electrode layers 116, 117, 118, and 119 are formed, the semiconductor layers 108 and 109 and the semiconductor layers 110 and 111 having one conductivity type are processed into a desired shape. In this embodiment, the semiconductor layers 108 and 109 and the semiconductor layers 110 and 111 having one conductivity type are processed by etching using the source or drain electrode layers 116, 117, 118, and 119 as masks, and the semiconductor layers 114, 115, semiconductor layers 120a, 120b, 121a, and 121b having one conductivity type are formed.

以上の工程で逆スタガ型薄膜トランジスタであるトランジスタ139a、139bを作製する(図10(A)乃至(C)参照)。 Through the above steps, transistors 139a and 139b which are inverted staggered thin film transistors are manufactured (see FIGS. 10A to 10C).

ゲート絶縁層105及びトランジスタ139a、139b上に開口125を有する絶縁層123を形成する(図11(A)乃至(C)参照)。 An insulating layer 123 having an opening 125 is formed over the gate insulating layer 105 and the transistors 139a and 139b (see FIGS. 11A to 11C).

絶縁層123は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。 The insulating layer 123 can be formed using a PVD method such as an evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method.

絶縁層123は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。 The insulating layer 123 is selected from materials including silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. Can be made of different materials. Further, a material containing siloxane may be used.

本実施の形態では、実施の形態1及び実施の形態2で示したように、絶縁層123を、ソース電極層又はドレイン電極層119が露出する開口125を有するように形成する。ソース電極層又はドレイン電極層119上の開口125形成領域にマスク124を設け、マスク124の設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスク124を物理的又は化学的に除去し、マスク124の設けてあった領域は絶縁層123において開口となる。従って、ソース電極層又はドレイン電極層119上に開口125を有する絶縁層123が形成され、絶縁層123下のソース電極層又はドレイン電極層119が開口125の底面に露出する。 In this embodiment mode, as described in Embodiment Modes 1 and 2, the insulating layer 123 is formed so as to have the opening 125 through which the source or drain electrode layer 119 is exposed. A mask 124 is provided in a region where the opening 125 is formed over the source or drain electrode layer 119, and an insulating film is formed in a region other than the region where the mask 124 is provided. After the insulating film is formed, the mask 124 is physically or chemically removed, and the region where the mask 124 is provided becomes an opening in the insulating layer 123. Accordingly, the insulating layer 123 having the opening 125 is formed over the source or drain electrode layer 119, and the source or drain electrode layer 119 under the insulating layer 123 is exposed on the bottom surface of the opening 125.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

ソース電極層又はドレイン電極層119が露出された開口125に画素電極として機能する発光素子の第1の電極層126を形成し、ソース電極層又はドレイン電極層119と第1の電極層126とは電気的に接続することができる(図12(A)乃至(C)参照。)。 A first electrode layer 126 of a light-emitting element functioning as a pixel electrode is formed in the opening 125 from which the source or drain electrode layer 119 is exposed. The source or drain electrode layer 119 and the first electrode layer 126 are They can be electrically connected (see FIGS. 12A to 12C).

第1の電極層126も実施の形態3で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。 As shown in Embodiment Mode 3, the first electrode layer 126 is selectively processed into a desired shape on the transferred substrate by irradiating the transferred substrate with a laser beam after forming a conductive light absorption film on the transferred substrate. May be formed.

本実施の形態においては、第1の電極層の形成は、導電膜を形成後、マスク層によって所望の形状に加工して形成する。 In this embodiment mode, the first electrode layer is formed by forming a conductive film and then processing it into a desired shape using a mask layer.

第1の電極層126は、蒸着法、スパッタリング法などのPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。第1の電極層126を形成する導電性材料としては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成することができる。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含むインジウム錫酸化物を用いる。この他、ZnOにガリウム(Ga)をドープした導電性材料、酸化珪素を含み酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された酸化物導電性材料であるインジウム亜鉛酸化物(IZO(indium zinc oxide))を用いても良い。 The first electrode layer 126 can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. As a conductive material for forming the first electrode layer 126, indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like can be used. More preferably, indium tin oxide containing silicon oxide is used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO. In addition, a conductive material obtained by doping ZnO with gallium (Ga), and an oxide conductive material formed using a target in which silicon oxide is included and 2 to 20 wt% zinc oxide (ZnO) is mixed with indium oxide. Indium zinc oxide (IZO (indium zinc oxide)) may be used.

マスク層は、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透光性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、ポジ型レジストやネガ型レジストなどを用いることができる。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度の調整や、界面活性剤等の添加により適宜調整する。 For the mask layer, a resin material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used. Also, a composition comprising an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, translucent polyimide, a compound material obtained by polymerization of a siloxane polymer, a water-soluble homopolymer and a water-soluble copolymer It is formed by a droplet discharge method using a material or the like. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a positive resist or a negative resist can be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

第1の電極層126の加工は、ドライエッチングまたはウェットエッチングによりエッチング加工すればよい。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。 The first electrode layer 126 may be processed by dry etching or wet etching. Using an ICP (Inductively Coupled Plasma) etching method, the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) are appropriately set. By adjusting, the electrode layer can be etched into a tapered shape. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4, CCl 4, etc., a fluorine-based gas typified by CF 4 , SF 6, NF 3, etc., or O 2 is appropriately used. be able to.

第1の電極層126は、その表面が平坦化されるように、ポリビニルアルコール系の多孔質体で拭浄し、CMP法により研磨しても良い。またCMP法を用いた研磨後に、第1の電極層126の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。 The first electrode layer 126 may be wiped with a polyvinyl alcohol-based porous material and polished by a CMP method so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the first electrode layer 126 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

以上の工程により、基板100上にボトムゲート型のTFTと第1の電極層126が接続された表示パネル用のTFT基板が完成する。また本実施の形態のTFTは逆スタガ型である。 Through the above process, a TFT substrate for a display panel in which the bottom gate TFT and the first electrode layer 126 are connected to the substrate 100 is completed. The TFT of this embodiment mode is an inverted stagger type.

次に、絶縁層131(隔壁とも呼ばれる)を選択的に形成する。絶縁層131は、第1の電極層126上に開口部を有するように形成する。本実施の形態では、絶縁層131を全面に形成し、レジスト等のマスクによって、エッチングし加工する。絶縁層131を、直接選択的に形成できる液滴吐出法、印刷法、ディスペンサ法などを用いて形成する場合は、エッチングによる加工は必ずしも必要はない。 Next, an insulating layer 131 (also referred to as a partition wall) is selectively formed. The insulating layer 131 is formed over the first electrode layer 126 so as to have an opening. In this embodiment mode, the insulating layer 131 is formed over the entire surface, and is etched and processed with a mask such as a resist. When the insulating layer 131 is formed using a droplet discharge method, a printing method, a dispenser method, or the like that can be directly and selectively formed, the processing by etching is not necessarily required.

絶縁層131は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、その他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層131は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層132、第2の電極層133の被覆性が向上する。 The insulating layer 131 is formed using silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, other inorganic insulating materials, acrylic acid, methacrylic acid, and derivatives thereof, polyimide, aromatic Inorganic siloxanes containing Si—O—Si bonds among silicon, oxygen, and hydrogen compounds formed from heat-resistant polymers such as aromatic polyamides, polybenzimidazoles, or siloxane-based materials as starting materials. The bonding hydrogen can be formed of an organic siloxane insulating material in which an organic group such as methyl or phenyl is substituted. You may form using photosensitive and non-photosensitive materials, such as an acryl and a polyimide. The insulating layer 131 preferably has a shape in which the radius of curvature continuously changes, and the coverage of the electroluminescent layer 132 and the second electrode layer 133 formed thereon is improved.

また、液滴吐出法により、絶縁層131を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査する方法、平坦な板状な物で表面を垂直にプレスする方法等により、凹凸を軽減することができる。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高精細な画像を表示することができる。 Alternatively, after the insulating layer 131 is formed by discharging a composition by a droplet discharge method, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness can be reduced by a method of scanning the surface of a roller-shaped object, a method of vertically pressing the surface with a flat plate-like object, or the like. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method. When flatness is improved by this step, display unevenness of the display panel can be prevented and a high-definition image can be displayed.

表示パネル用のTFT基板である基板100の上に、発光素子を形成する(図13(A)(B)参照。)。 A light emitting element is formed over a substrate 100 which is a TFT substrate for a display panel (see FIGS. 13A and 13B).

電界発光層132を形成する前に、大気圧中で200℃の熱処理を行い第1の電極層126、絶縁層131中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに電界発光層132を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。 Before forming the electroluminescent layer 132, heat treatment is performed at 200 ° C. under atmospheric pressure to remove moisture adsorbed in or on the first electrode layer 126 and the insulating layer 131. Further, it is preferable to perform heat treatment at 200 to 400 ° C. under reduced pressure, preferably 250 to 350 ° C., and form the electroluminescent layer 132 by vacuum deposition or droplet discharge under reduced pressure without being exposed to the air as it is. .

電界発光層132として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。電界発光層132上に第2の電極層133を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。 As the electroluminescent layer 132, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask or the like. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied. A second electrode layer 133 is stacked over the electroluminescent layer 132 to complete a display device having a display function using a light emitting element.

図示しないが、第2の電極層133を覆うようにしてパッシベーション膜を設けることは有効である。表示装置を構成する際に設けるパッシベーション(保護)膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素、酸化珪素(SiO)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素などのうちいずれかを含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素、窒化珪素のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シロキサン材料を用いてもよい。 Although not shown, it is effective to provide a passivation film so as to cover the second electrode layer 133. A passivation (protective) film provided when a display device is formed may have a single layer structure or a multilayer structure. Examples of the passivation film include silicon nitride, silicon oxide (SiO 2 ), silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum nitride (AlN), and aluminum oxynitride (AlON) having an oxygen content higher than the nitrogen content. ), An insulating film containing any one of aluminum oxynitride (AlNO) or aluminum oxide, diamond-like carbon (DLC), nitrogen-containing carbon, etc. in which the nitrogen content is higher than the oxygen content. Alternatively, a combined stack can be used. For example, a laminate such as nitrogen-containing carbon and silicon nitride, or an organic material can be used, or a polymer laminate such as a styrene polymer may be used. A siloxane material may also be used.

この際、被形成領域を連続的に被覆できる膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、窒素含有炭素膜は反応ガスとしてCガスとNガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。 At this time, a film that can continuously cover the formation region is preferably used as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The nitrogen-containing carbon film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer. Therefore, the problem that the electroluminescent layer is oxidized during the subsequent sealing process can be prevented.

シール材を形成し、封止基板を用いて封止する。その後、ゲート電極層103と電気的に接続して形成されるゲート配線層に、フレキシブル配線基板を接続し、外部との電気的な接続をしても良い。これは、ソース電極層又はドレイン電極層116と電気的に接続して形成されるソース配線層又はドレイン配線層も同様である。 A sealing material is formed and sealed using a sealing substrate. After that, a flexible wiring board may be connected to a gate wiring layer formed by being electrically connected to the gate electrode layer 103 to be electrically connected to the outside. The same applies to a source wiring layer or a drain wiring layer formed by being electrically connected to the source or drain electrode layer 116.

素子を有する基板100と封止基板の間には充填剤を封入して封止する。充填剤の封入には滴下法を用いることもできる。充填剤の代わりに、窒素などの不活性ガスを充填してもよい。また、乾燥剤を表示装置内に設置することによって、発光素子の水分による劣化を防止することができる。乾燥剤の設置場所は、封止基板側でも、素子を有する基板100側でもよく、シール材が形成される領域に基板に凹部を形成して設置してもよい。また、封止基板の駆動回路領域や配線領域など表示に寄与しない領域に対応する場所に設置すると、乾燥剤が不透明な物質であっても開口率を低下させることがない。充填剤に吸湿性の材料を含むように形成し、乾燥剤の機能を持たせても良い。以上により、発光素子を用いた表示機能を有する表示装置が完成する。 A filler is sealed between the substrate 100 having elements and the sealing substrate. A dripping method can also be used to enclose the filler. Instead of the filler, an inert gas such as nitrogen may be filled. Further, by installing the desiccant in the display device, the light emitting element can be prevented from being deteriorated by moisture. The installation place of the desiccant may be on the sealing substrate side or the substrate 100 side having elements, and may be installed with a recess formed in the substrate in the region where the sealing material is formed. In addition, when it is installed at a location corresponding to a region that does not contribute to display, such as a drive circuit region or a wiring region of a sealing substrate, the aperture ratio is not lowered even if the desiccant is an opaque substance. The filler may be formed so as to include a hygroscopic material, and may have a function of a desiccant. Thus, a display device having a display function using a light-emitting element is completed.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体層をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。 In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used. In the case where the semiconductor layer is formed using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be low-concentration impurity regions, and the outer region may be high-concentration impurity regions.

本実施の形態は実施の形態1乃至3と適宜組み合わせることができる。 This embodiment mode can be combined with any of Embodiment Modes 1 to 3 as appropriate.

本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態5)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。本実施の形態における表示装置の作製方法を、図15を用いて詳細に説明する。
(Embodiment 5)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a light-emitting display device using a light-emitting element as a display element will be described. A method for manufacturing the display device in this embodiment will be described in detail with reference to FIGS.

絶縁表面を有する基板150の上に下地膜として、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などにより窒化酸化珪素膜を用いて下地膜151aを10〜200nm(好ましくは50〜150nm)形成し、酸化窒化珪素膜を用いて下地膜151bを50〜200nm(好ましくは100〜150nm)積層する。又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。 A base film 151a is formed on a substrate 150 having an insulating surface by using a silicon nitride oxide film as a base film by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. The base film 151b is stacked by 50 to 200 nm (preferably 100 to 150 nm) using a silicon oxynitride film. Alternatively, heat-resistant polymers such as acrylic acid, methacrylic acid and derivatives thereof, polyimide, aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, epoxy resins, phenol resins, novolac resins, acrylic resins, melamine resins, and urethane resins may be used. Alternatively, an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, or polyimide, a composition material containing a water-soluble homopolymer and a water-soluble copolymer, or the like may be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used.

また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。本実施の形態では、プラズマCVD法を用いて下地膜151a、下地膜151bを形成する。基板150としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを用いれば良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはPET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルサルフォン)からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。本実施の形態で作製する表示装置は、基板150を通過させて発光素子からの光を取り出す構成であるので、基板150は透光性を有する必要がある。 Further, a droplet discharge method, a printing method (a method for forming a pattern such as screen printing or offset printing), a coating method such as a spin coating method, a dipping method, a dispenser method, or the like can also be used. In this embodiment, the base film 151a and the base film 151b are formed by a plasma CVD method. As the substrate 150, a glass substrate, a quartz substrate, a silicon substrate, a metal substrate, or a stainless steel substrate with an insulating film formed thereon may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate such as a film may be used. As the plastic substrate, a substrate made of PET (polyethylene terephthalate), PEN (polyethylene naphthalate), or PES (polyethersulfone) can be used, and as the flexible substrate, a synthetic resin such as acrylic can be used. Since the display device manufactured in this embodiment has a structure in which light from the light-emitting element is extracted through the substrate 150, the substrate 150 needs to have a light-transmitting property.

下地膜としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも2層、3層といった積層構造でもよい。 As the base film, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a laminated structure of two layers or three layers may be used.

次いで、下地膜上に半導体膜を形成する。半導体膜は25〜200nm(好ましくは30〜150nm)の厚さで各種手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。本実施の形態では、非晶質半導体膜を、レーザ結晶化し、結晶性半導体膜とするものを用いるのが好ましい。 Next, a semiconductor film is formed over the base film. The semiconductor film may be formed by various means (a sputtering method, an LPCVD method, a plasma CVD method, or the like) with a thickness of 25 to 200 nm (preferably 30 to 150 nm). In this embodiment mode, it is preferable to use a crystalline semiconductor film obtained by crystallizing an amorphous semiconductor film by laser crystallization.

このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。 In order to control the threshold voltage of the thin film transistor, the semiconductor film thus obtained may be doped with a trace amount of impurity element (boron or phosphorus). This doping of the impurity element may be performed on the amorphous semiconductor film before the crystallization step. When the impurity element is doped in the state of the amorphous semiconductor film, the impurity can be activated by heat treatment for subsequent crystallization. In addition, defects and the like generated during doping can be improved.

次に結晶性半導体膜を、所望な形状にエッチング加工し、半導体層を形成する。 Next, the crystalline semiconductor film is etched into a desired shape to form a semiconductor layer.

エッチング加工は、プラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF、NFなどのフッ素系、又はCl、BClなどの塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電プラズマによるエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process, either plasma etching (dry etching) or wet etching may be employed, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an etching process using atmospheric discharge plasma is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)は、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターン(導電層や絶縁層など)を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンを転写(転置)、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、ディスペンサ法なども用いることができる。 In the present invention, a conductive layer for forming a wiring layer or an electrode layer, a mask layer for forming a predetermined pattern, or the like may be formed by a method capable of selectively forming a pattern such as a droplet discharge method. . A droplet discharge (ejection) method (also called an ink-jet method depending on the method) is a method in which a droplet of a composition prepared for a specific purpose is selectively ejected (ejection) to form a predetermined pattern (such as a conductive layer or a conductive layer). An insulating layer or the like can be formed. At this time, a process for controlling wettability and adhesion may be performed on the formation region. Further, a method capable of transferring (transferring) or drawing a pattern, for example, a printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, or the like can also be used.

半導体層を覆うゲート絶縁層を形成する。ゲート絶縁層はプラズマCVD法またはスパッタ法などを用い、厚さを10〜150nmとして珪素を含む絶縁膜で形成する。ゲート絶縁層としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の3層の積層、酸化窒化珪素膜の単層、2層からなる積層でも良い。 A gate insulating layer is formed to cover the semiconductor layer. The gate insulating layer is formed of an insulating film containing silicon with a thickness of 10 to 150 nm using a plasma CVD method or a sputtering method. The gate insulating layer may be formed using a material such as silicon nitride, silicon oxide, silicon oxynitride, or silicon oxide or nitride material typified by silicon nitride oxide, and may be a stacked layer or a single layer. Further, the insulating layer may be a three-layer stack of a silicon nitride film, a silicon oxide film, and a silicon nitride film, or a stack of a single layer and two layers of a silicon oxynitride film.

次いで、ゲート絶縁層上にゲート電極層を形成する。ゲート電極層は、スパッタリング法、蒸着法、CVD法等の手法により形成することができる。ゲート電極層はタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジウム(Nd)から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、ゲート電極層は単層でも積層でもよい。 Next, a gate electrode layer is formed over the gate insulating layer. The gate electrode layer can be formed by a technique such as sputtering, vapor deposition, or CVD. The gate electrode layer is an element selected from tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), neodymium (Nd), or What is necessary is just to form with the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used for the gate electrode layer. The gate electrode layer may be a single layer or a stacked layer.

本実施の形態ではゲート電極層をテーパー形状を有する様に形成するが、本発明はそれに限定されず、ゲート電極層を積層構造にして、一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。本実施の形態のように、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。 In this embodiment mode, the gate electrode layer is formed to have a tapered shape; however, the present invention is not limited thereto, and the gate electrode layer has a stacked structure, and only one layer has a tapered shape, and the other is anisotropic. You may have a vertical side surface by an etching. As in this embodiment, the taper angle may be different between the stacked gate electrode layers, or may be the same. By having a tapered shape, the coverage of a film stacked thereon is improved and defects are reduced, so that reliability is improved.

ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層は多少エッチングされ、膜厚が減る(いわゆる膜減り)ことがある。 The gate insulating layer may be slightly etched by the etching process when forming the gate electrode layer, and the film thickness may be reduced (so-called film reduction).

半導体層に不純物元素を添加し、不純物領域を形成する。不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。低濃度不純物領域を有する薄膜トランジスタを、LDD(Lightly Doped Drain)構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、GOLD(Gate Overlapped LDD)構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン(P)等を用いることによりn型とする。p型とする場合は、ボロン(B)等を添加すればよい。 An impurity element is added to the semiconductor layer to form an impurity region. The impurity region can be a high concentration impurity region and a low concentration impurity region by controlling the concentration thereof. A thin film transistor having a low-concentration impurity region is referred to as an LDD (Lightly Doped Drain) structure. The low-concentration impurity region can be formed so as to overlap with the gate electrode. Such a thin film transistor is referred to as a GOLD (Gate Overlapped LDD) structure. The polarity of the thin film transistor is n-type by using phosphorus (P) or the like in the impurity region. When p-type is used, boron (B) or the like may be added.

本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をLov領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をLoff領域と示す。図15では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。 In this embodiment, a region where the impurity region overlaps with the gate electrode layer through the gate insulating layer is referred to as a Lov region, and a region where the impurity region does not overlap with the gate electrode layer through the gate insulating layer is referred to as a Loff region. In FIG. 15, hatching and white background are shown in the impurity region, but this does not indicate that the impurity element is not added to the white background portion, but the concentration distribution of the impurity element in this region is mask or doping. This is because it is possible to intuitively understand that the conditions are reflected. This also applies to other drawings in this specification.

不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。 In order to activate the impurity element, heat treatment, intense light irradiation, or laser light irradiation may be performed. Simultaneously with activation, plasma damage to the gate insulating layer and plasma damage to the interface between the gate insulating layer and the semiconductor layer can be recovered.

次いで、ゲート電極層、ゲート絶縁層を覆う第1の層間絶縁層を形成する。本実施の形態では、開口を有する絶縁膜167と開口を有する絶縁膜168との積層構造とする。絶縁膜167及び絶縁膜168は、スパッタ法、またはプラズマCVDを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜などを用いることができ、他の珪素を含む絶縁膜を単層または3層以上の積層構造として用いても良い。 Next, a first interlayer insulating layer is formed to cover the gate electrode layer and the gate insulating layer. In this embodiment, a stacked structure of an insulating film 167 having an opening and an insulating film 168 having an opening is employed. As the insulating film 167 and the insulating film 168, a silicon nitride film, a silicon nitride oxide film, a silicon oxynitride film, a silicon oxide film, or the like using a sputtering method or plasma CVD can be used, and another insulating film containing silicon can be used. A single layer or a stacked structure of three or more layers may be used.

さらに、窒素雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、400〜500℃で行う。この工程は層間絶縁層である絶縁膜167に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、410度(℃)で加熱処理を行う。 Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in a nitrogen atmosphere to perform a step of hydrogenating the semiconductor layer. Preferably, it carries out at 400-500 degreeC. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the insulating film 167 which is an interlayer insulating layer. In this embodiment, heat treatment is performed at 410 degrees (° C.).

絶縁膜167、絶縁膜168としては他に窒化アルミニウム(AlN)、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。 In addition, as the insulating films 167 and 168, aluminum nitride (AlN), aluminum oxynitride (AlON) in which the oxygen content is higher than the nitrogen content, and aluminum nitride oxide (AlNO) in which the nitrogen content is higher than the oxygen content Alternatively, it can be formed of a material selected from substances including aluminum oxide, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. Further, a material containing siloxane may be used. Further, an organic insulating material may be used, and as the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used.

本実施の形態では、実施の形態1及び実施の形態2で示したように、ゲート絶縁層157、絶縁膜167、絶縁膜168を、半導体層のソース領域及びドレイン領域が露出する開口を有するように形成する。ゲート絶縁層157、絶縁膜167、絶縁膜168形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、半導体層のソース領域及びドレイン領域上に開口を有するゲート絶縁層157、絶縁膜167、絶縁膜168が形成され、ゲート絶縁層157、絶縁膜167、絶縁膜168下の半導体層のソース領域及びドレイン領域が開口の底面に露出する。 In this embodiment mode, as described in Embodiment Modes 1 and 2, the gate insulating layer 157, the insulating film 167, and the insulating film 168 have openings through which the source region and the drain region of the semiconductor layer are exposed. To form. In the step of forming the gate insulating layer 157, the insulating film 167, and the insulating film 168, a mask is provided in the opening formation region, and the insulating film is formed in a region other than the mask installation region. After the insulating film is formed, the mask is physically or chemically removed, and the region where the mask is provided becomes an opening in the insulating layer. Accordingly, the gate insulating layer 157, the insulating film 167, and the insulating film 168 having openings over the source region and the drain region of the semiconductor layer are formed, and the source region of the semiconductor layer under the gate insulating layer 157, the insulating film 167, and the insulating film 168 is formed. The drain region is exposed at the bottom of the opening.

ゲート絶縁層157、絶縁膜167、絶縁膜168の各形成工程において半導体層のソース領域及びドレイン領域に達する開口を有するように本発明を用いて形成してもよいし、上層の絶縁膜168を半導体層のソース領域及びドレイン領域上方に開口を有するように形成し、開口を有する絶縁膜168をマスクとして絶縁膜167及びゲート絶縁層157をエッチングして、半導体層のソース領域及びドレイン領域へ達する開口を形成してもよい。 In each step of forming the gate insulating layer 157, the insulating film 167, and the insulating film 168, the gate insulating layer 157, the insulating film 168, and the insulating film 168 may be formed using the present invention so as to have openings reaching the source region and the drain region of the semiconductor layer. The semiconductor layer is formed so as to have openings above the source and drain regions of the semiconductor layer, and the insulating film 167 and the gate insulating layer 157 are etched using the insulating film 168 having the openings as a mask to reach the source and drain regions of the semiconductor layer. An opening may be formed.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

半導体層のソース領域及びドレイン領域が露出された開口にソース電極層又はドレイン電極層を形成し、半導体層のソース領域及びドレイン領域とソース電極層又はドレイン電極層とは電気的に接続することができる。 A source electrode layer or a drain electrode layer is formed in the opening in which the source region and the drain region of the semiconductor layer are exposed, and the source region and the drain region of the semiconductor layer are electrically connected to the source electrode layer or the drain electrode layer. it can.

ソース電極層又はドレイン電極層は、PVD法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状に加工して形成することができる。また、液滴吐出法、印刷法、ディスペンサ法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属又はその合金、若しくはその金属窒化物を用いて形成する。また、これらの積層構造としても良い。 The source electrode layer or the drain electrode layer can be formed by forming a conductive film by a PVD method, a CVD method, an evaporation method, or the like, and then processing it into a desired shape. In addition, a conductive layer can be selectively formed at a predetermined place by a droplet discharge method, a printing method, a dispenser method, an electrolytic plating method, or the like. Furthermore, a reflow method or a damascene method may be used. The material of the source electrode layer or the drain electrode layer is Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba Or a metal nitride thereof or a metal nitride thereof. Moreover, it is good also as these laminated structures.

本実施の形態に示す表示装置を構成するゲート電極層、半導体層、ソース電極層、ドレイン電極層も実施の形態3で示すように、転置基板に導電性材料や半導体材料を用いた光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成することができる。よってフォトリソグラフィ工程を用いないために工程が簡略化し、材料のロスも防止できるため、低コスト化が達成できる。 As shown in Embodiment Mode 3, a light-absorbing film using a conductive material or a semiconductor material for a gate electrode layer, a semiconductor layer, a source electrode layer, and a drain electrode layer included in the display device described in this embodiment mode After the film is formed, it can be selectively processed into a desired shape by being irradiated with a laser beam. Accordingly, since a photolithography process is not used, the process can be simplified and material loss can be prevented, so that cost reduction can be achieved.

以上の工程で周辺駆動回路領域204にLov領域にp型不純物領域を有するpチャネル型薄膜トランジスタである薄膜トランジスタ285、Lov領域にn型不純物領域を有するnチャネル型薄膜トランジスタである薄膜トランジスタ275を、画素領域206にLoff領域にn型不純物領域を有するマルチチャネル型のnチャネル型薄膜トランジスタである薄膜トランジスタ265、Lov領域にp型不純物領域を有するpチャネル型薄膜トランジスタである薄膜トランジスタ255を有するアクティブマトリクス基板を作製することができる。 Through the above steps, the pixel region 206 includes the thin film transistor 285 which is a p-channel thin film transistor having a p-type impurity region in the Lov region in the peripheral driver circuit region 204, the thin film transistor 275 which is an n-channel thin film transistor having an n-type impurity region in the Lov region. An active matrix substrate having a thin film transistor 265 which is a multi-channel n-channel thin film transistor having an n-type impurity region in a Loff region and a thin film transistor 255 which is a p-channel thin film transistor having a p-type impurity region in a Lov region is manufactured. it can.

本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。 Without being limited to this embodiment mode, the thin film transistor may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.

次に第2の層間絶縁層として絶縁膜181を形成する。図15において、表示装置はスクライブによる切り離しのための切り離し領域201、FPCの貼り付け部である外部端子接続領域202、周辺部の引き回し配線領域である配線領域203、周辺駆動回路領域204、画素領域206から構成されている。配線領域203には配線179a、配線179bが設けられ、外部端子接続領域202には、外部端子と接続する端子電極層178が設けられている。 Next, an insulating film 181 is formed as a second interlayer insulating layer. In FIG. 15, the display device includes a separation region 201 for separation by scribing, an external terminal connection region 202 as an FPC attachment portion, a wiring region 203 as a peripheral wiring region, a peripheral driver circuit region 204, a pixel region 206. The wiring region 203 is provided with wirings 179a and 179b, and the external terminal connection region 202 is provided with a terminal electrode layer 178 that is connected to an external terminal.

絶縁膜181としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム(AlN)、窒素を含む酸化アルミニウム(酸化窒化アルミニウムともいう)(AlON)、酸素を含む窒化アルミニウム(窒化酸化アルミニウムともいう)(AlNO)、酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザン、低誘電率(Low−k)材料を用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、絶縁膜181の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。 As the insulating film 181, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum nitride (AlN), aluminum oxide containing nitrogen (also referred to as aluminum oxynitride) (AlON), aluminum nitride containing oxygen (aluminum nitride oxide) (Also) (AlNO), aluminum oxide, diamond-like carbon (DLC), nitrogen-containing carbon, PSG (phosphorus glass), BPSG (phosphorus boron glass), alumina, materials selected from other materials including inorganic insulating materials Can be formed. A siloxane resin may also be used. Further, an organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene, polysilazane, low dielectric constant (Low− k) Materials can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used. An interlayer insulating layer provided for planarization is required to have high heat resistance and high insulation and a high planarization rate. Therefore, a method for forming the insulating film 181 is typically represented by a spin coat method. It is preferable to use a coating method.

絶縁膜181の形成には、その他ディップ法、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、CVD法、蒸着法等を採用することができる。液滴吐出法により絶縁膜181を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンを転写、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、ディスペンサ法なども用いることができる。 For the formation of the insulating film 181, other dipping methods, spray coating, doctor knife, roll coater, curtain coater, knife coater, CVD method, vapor deposition method and the like can be employed. The insulating film 181 may be formed by a droplet discharge method. When the droplet discharge method is used, the material liquid can be saved. In addition, a method capable of transferring or drawing a pattern, such as a droplet discharge method, for example, a printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, or the like can be used.

画素領域206の絶縁膜181に微細な開口、つまりコンタクトホールを形成する。ソース電極層又はドレイン電極層は絶縁膜181に形成された開口で第1の電極層185と電気的に接続している。絶縁膜181も実施の形態1及び実施の形態2で示したように、絶縁膜181形成時にソース電極層又はドレイン電極層に達する開口を有するように形成してもよい。絶縁膜181形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、ソース電極層又はドレイン電極層上に開口を有する絶縁膜181を形成することができる。 A fine opening, that is, a contact hole is formed in the insulating film 181 in the pixel region 206. The source electrode layer or the drain electrode layer is electrically connected to the first electrode layer 185 through an opening formed in the insulating film 181. As shown in Embodiment Modes 1 and 2, the insulating film 181 may also be formed to have an opening reaching the source electrode layer or the drain electrode layer when the insulating film 181 is formed. In the insulating film 181 formation step, a mask is provided in the opening formation region, and an insulating film is formed in a region other than the mask installation region. After the insulating film is formed, the mask is physically or chemically removed, and the region where the mask is provided becomes an opening in the insulating layer. Therefore, the insulating film 181 having an opening can be formed over the source electrode layer or the drain electrode layer.

ソース電極層又はドレイン電極層が露出された開口に第1の電極層185を形成し、ソース電極層又はドレイン電極層と第1の電極層185は電気的に接続することができる。 The first electrode layer 185 is formed in the opening from which the source or drain electrode layer is exposed, and the source or drain electrode layer and the first electrode layer 185 can be electrically connected.

第1の電極層185は陽極、または陰極として機能し、チタン、ニッケル、タングステン、クロム、白金、亜鉛、錫、インジウム、またはモリブデンから選ばれた元素、または窒化チタン、窒化珪化チタン、珪化タングステン、窒化タングステン、窒化珪化タングステン、窒化ニオブなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で形成すればよい。 The first electrode layer 185 functions as an anode or a cathode, and an element selected from titanium, nickel, tungsten, chromium, platinum, zinc, tin, indium, or molybdenum, or titanium nitride, titanium nitride silicide, tungsten silicide, A film mainly containing an alloy material or compound material mainly containing the above elements such as tungsten nitride, tungsten nitride silicide, or niobium nitride, or a stacked film thereof may be formed in a total film thickness of 100 nm to 800 nm.

本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第1の電極層185側から取り出す構造のため、第1の電極層185が透光性を有する。第1の電極層185として、透明導電膜を形成し、所望の形状にエッチングすることで第1の電極層185を形成する。 In this embodiment, a light-emitting element is used as a display element and light from the light-emitting element is extracted from the first electrode layer 185 side; thus, the first electrode layer 185 has a light-transmitting property. A transparent conductive film is formed as the first electrode layer 185, and the first electrode layer 185 is formed by etching into a desired shape.

本発明においては、透光性電極層である第1の電極層185に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。 In the present invention, a transparent conductive film made of a light-transmitting conductive material may be used for the first electrode layer 185 that is a light-transmitting electrode layer, indium oxide containing tungsten oxide, Indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く(好ましくは、5nm〜30nm程度の厚さ)して光を透過可能な状態としておくことで、第1の電極層185から光を放射することが可能となる。また、第1の電極層185に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。 In addition, even a material such as a metal film that does not have translucency is thinned (preferably, a thickness of about 5 nm to 30 nm) so that light can be transmitted. It becomes possible to emit light from the electrode layer 185. As the metal thin film that can be used for the first electrode layer 185, a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof is used. Can do.

第1の電極層185は、蒸着法、スパッタ法、CVD法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。本実施の形態では、第1の電極層185として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。第1の電極層185は、好ましくは総膜厚100nm〜800nmの範囲で形成すればよい。第1の電極層185も実施の形態3で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。 The first electrode layer 185 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like. In this embodiment, the first electrode layer 185 is formed by a sputtering method using indium zinc oxide containing tungsten oxide. The first electrode layer 185 is preferably formed with a total thickness of 100 nm to 800 nm. As shown in Embodiment Mode 3, the first electrode layer 185 is selectively processed into a desired shape on the transferred substrate by irradiating the transferred substrate with a laser light after forming a conductive light absorption film on the transferred substrate. May be formed.

第1の電極層185は、その表面が平坦化されるように、ポリビニルアルコール系の多孔質体で拭浄し、CMP法により研磨しても良い。またCMP法を用いた研磨後に、第1の電極層185の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。 The first electrode layer 185 may be wiped with a polyvinyl alcohol-based porous material and polished by a CMP method so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the first electrode layer 185 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

第1の電極層185を形成後、加熱処理を行ってもよい。この加熱処理により、第1の電極層185中に含まれる水分は放出される。よって、第1の電極層185は脱ガスなどを生じないため、第1の電極層185上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。 Heat treatment may be performed after the first electrode layer 185 is formed. By this heat treatment, moisture contained in the first electrode layer 185 is released. Therefore, the first electrode layer 185 does not cause degassing. Therefore, even when a light-emitting material that easily deteriorates due to moisture is formed over the first electrode layer 185, the light-emitting material is not deteriorated and the display has high reliability. A device can be made.

次に、第1の電極層185の端部、ソース電極層又はドレイン電極層を覆う絶縁層186(隔壁、障壁などと呼ばれる)を形成する。 Next, an insulating layer 186 (referred to as a partition wall, a barrier, or the like) is formed to cover the end portion of the first electrode layer 185 and the source or drain electrode layer.

絶縁層186としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも2層、3層といった積層構造でもよい。また、絶縁層186の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。 As the insulating layer 186, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a stacked structure of two layers or three layers may be used. As other materials for the insulating layer 186, aluminum nitride, aluminum oxynitride having an oxygen content higher than the nitrogen content, aluminum nitride oxide or aluminum oxide having a nitrogen content higher than the oxygen content, diamond-like carbon (DLC) ), Nitrogen-containing carbon, polysilazane, and other materials including inorganic insulating materials. A material containing siloxane may be used. Further, an organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, or polysilazane can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used.

絶縁層186は、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、ディスペンサ法、その他スピンコート法などの塗布法、ディッピング法などを用いることもできる。 The insulating layer 186 can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, a droplet discharge method that can selectively form a pattern, or a pattern can be transferred or drawn. A printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, a coating method such as a spin coating method, a dipping method, or the like can also be used.

所望の形状に加工するエッチング加工は、プラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF、NFなどのフッ素系のガス、又はCl、BClなどの塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電プラズマによるエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process for processing into a desired shape, either plasma etching (dry etching) or wet etching may be employed. Plasma etching is suitable for processing large area substrates. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an etching process using atmospheric discharge plasma is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

図15(A)に示す接続領域205において、第2の電極層と同工程、同材料で形成される配線層はゲート電極層と同工程、同材料で形成される配線層と電気的に接続する。 In the connection region 205 illustrated in FIG. 15A, the wiring layer formed of the same material and in the same process as the second electrode layer is electrically connected to the wiring layer of the same process and the same material as the gate electrode layer. To do.

第1の電極層185の上には発光層188が形成される。なお、図15(B)では一画素しか図示していないが、本実施の形態ではR(赤)、G(緑)、B(青)の各色に対応した電界発光層を作り分けている。 A light emitting layer 188 is formed over the first electrode layer 185. Although only one pixel is shown in FIG. 15B, electroluminescent layers corresponding to each color of R (red), G (green), and B (blue) are separately formed in this embodiment mode.

次に、発光層188の上に導電膜からなる第2の電極層189が設けられる。第2の電極層189としては、Al、Ag、Li、Ca、またはこれらの合金や化合物MgAg、MgIn、AlLi、CaF、または窒化カルシウムを用いればよい。こうして第1の電極層185、発光層188及び第2の電極層189からなる発光素子190が形成される(図15(B)参照。)。 Next, a second electrode layer 189 made of a conductive film is provided over the light emitting layer 188. As the second electrode layer 189, Al, Ag, Li, Ca, or an alloy or compound thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride may be used. Thus, a light-emitting element 190 including the first electrode layer 185, the light-emitting layer 188, and the second electrode layer 189 is formed (see FIG. 15B).

図15に示した本実施の形態の表示装置において、発光素子190から発した光は、第1の電極層185側から、図15(B)中の矢印の方向に透過して射出される。 In the display device of this embodiment mode illustrated in FIG. 15, light emitted from the light-emitting element 190 is transmitted through and emitted from the first electrode layer 185 side in the direction of the arrow in FIG.

本実施の形態では、第2の電極層189上にパッシベーション膜(保護膜)として絶縁層を設けてもよい。このように第2の電極層189を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素のうち少なくとも一つを含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。又はシロキサン樹脂を用いてもよい。 In this embodiment, an insulating layer may be provided as a passivation film (a protective film) over the second electrode layer 189. Thus, it is effective to provide a passivation film so as to cover the second electrode layer 189. As the passivation film, silicon nitride, silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum nitride, aluminum oxynitride having an oxygen content higher than the nitrogen content, aluminum nitride oxide having a nitrogen content higher than the oxygen content, or The insulating film includes at least one of aluminum oxide, diamond-like carbon (DLC), and nitrogen-containing carbon, and a single layer or a combination of the insulating films can be used. Alternatively, a siloxane resin may be used.

この際、被形成領域を連続的に被覆できる膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層188の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、窒素含有炭素膜は反応ガスとしてCガスとNガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、発光層188の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層188が酸化するといった問題を防止できる。 At this time, a film that can continuously cover the formation region is preferably used as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the light-emitting layer 188 having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The nitrogen-containing carbon film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the light-emitting layer 188. Therefore, the problem that the light emitting layer 188 is oxidized during the subsequent sealing process can be prevented.

このように発光素子190が形成された基板150と、封止基板195とをシール材192によって固着し、発光素子を封止する(図15参照)。シール材192としては、可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールA型液状樹脂、ビスフェノールA型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールF型樹脂、ビスフェノールAD型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材193を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。本実施の形態は、下面射出型のため、充填材193は透光性を有する必要はないが、充填材193を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。 The substrate 150 over which the light emitting element 190 is formed in this manner and the sealing substrate 195 are fixed with a sealant 192, and the light emitting element is sealed (see FIG. 15). As the sealant 192, a visible light curable resin, an ultraviolet curable resin, or a thermosetting resin is preferably used. For example, bisphenol A type liquid resin, bisphenol A type solid resin, bromine-containing epoxy resin, bisphenol F type resin, bisphenol AD type resin, phenol type resin, cresol type resin, novolac type resin, cyclic aliphatic epoxy resin, epibis type epoxy Epoxy resins such as resins, glycidyl ester resins, glycidylamine resins, heterocyclic epoxy resins, and modified epoxy resins can be used. Note that a region surrounded by the sealant may be filled with a filler 193, or nitrogen or the like may be sealed by sealing in a nitrogen atmosphere. Since this embodiment mode is a bottom emission type, the filler 193 does not need to have translucency, but in the case of a structure in which light is extracted through the filler 193, the filler 193 needs to have translucency. Typically, a visible light curable, ultraviolet curable, or thermosetting epoxy resin may be used. Through the above steps, a display device having a display function using a light-emitting element in this embodiment is completed. Further, the filler can be dropped in a liquid state and filled in the display device. When a material having hygroscopicity such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the element can be prevented.

EL表示パネル内には素子の水分による劣化を防ぐため、乾燥剤が設置される。本実施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置され、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を形成し、吸水面積を広く取ると、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成すると、光取り出し効率を低下させることもない。 A desiccant is installed in the EL display panel in order to prevent deterioration of the element due to moisture. In this embodiment mode, the desiccant is provided in a recess formed in the sealing substrate so as to surround the pixel region, and the thickness is not hindered. Moreover, if a desiccant is formed also in the area | region corresponding to a gate wiring layer and a water absorption area is taken widely, the water absorption effect will be high. Further, when a desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子からの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。 Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Either a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

また、ソース電極層又はドレイン電極層と第1の電極層が直接接して電気的な接続を行わず、配線層を介して接続してもよい。 Further, the source electrode layer or the drain electrode layer and the first electrode layer may be in direct contact with each other and may not be electrically connected but may be connected via a wiring layer.

本実施の形態では、外部端子接続領域202において、端子電極層178に異方性導電層196によってFPC194を接続し、外部と電気的に接続する構造とする。また表示装置の平面図である図15(A)で示すように、本実施の形態において作製される表示装置は信号線駆動回路を有する周辺駆動回路領域204、周辺駆動回路領域209のほかに、走査線駆動回路を有する周辺駆動回路領域207、周辺駆動回路領域208が設けられている。 In this embodiment mode, the FPC 194 is connected to the terminal electrode layer 178 with the anisotropic conductive layer 196 in the external terminal connection region 202 so as to be electrically connected to the outside. As shown in FIG. 15A, which is a plan view of the display device, the display device manufactured in this embodiment includes a peripheral driver circuit region 204 and a peripheral driver circuit region 209 each including a signal line driver circuit. A peripheral driving circuit region 207 having a scanning line driving circuit and a peripheral driving circuit region 208 are provided.

本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周辺駆動回路としてICチップを前述したCOG方式やTAB方式によって実装したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。 In this embodiment mode, the circuit is formed as described above. However, the present invention is not limited to this, and an IC chip may be mounted as a peripheral driver circuit by the above-described COG method or TAB method. Further, the gate line driver circuit and the source line driver circuit may be plural or singular.

また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。 In the display device of the present invention, the screen display driving method is not particularly limited. For example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the display device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

本実施の形態は実施の形態1乃至3と適宜組み合わせることができる。 This embodiment mode can be combined with any of Embodiment Modes 1 to 3 as appropriate.

本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態6)
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を形成することができるが、発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてnチャネル型トランジスタを用いた場合、該発光素子から発せられる光は、下方放射、上方放射、両方放射のいずれかを行う。ここでは、それぞれの場合に応じた発光素子の積層構造について、図17を用いて説明する。
(Embodiment 6)
A thin film transistor is formed by applying the present invention, and a display device can be formed using the thin film transistor. When a light-emitting element is used and an n-channel transistor is used as a transistor for driving the light-emitting element, The light emitted from the light emitting element emits either downward radiation, upward radiation, or both radiation. Here, a stacked structure of light-emitting elements corresponding to each case will be described with reference to FIGS.

また、本実施の形態では、本発明を適用したチャネル保護型の薄膜トランジスタ461、471、481を用いる。薄膜トランジスタ481は、透光性を有する基板480上に設けられ、ゲート電極層493、ゲート絶縁膜497、半導体層494、n型を有する半導体層495a、n型を有する半導体層495b、ソース電極層又はドレイン電極層487a、ソース電極層又はドレイン電極層487b、チャネル保護層496、絶縁層499、配線層498、絶縁層482により形成される。ゲート電極層、半導体層、ソース電極層、ドレイン電極層などは実施の形態3で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。工程が簡略化し、材料のロスも防止できるため、低コスト化が達成できる。 In this embodiment mode, channel protective thin film transistors 461, 471, and 481 to which the present invention is applied are used. The thin film transistor 481 is provided over a light-transmitting substrate 480, and includes a gate electrode layer 493, a gate insulating film 497, a semiconductor layer 494, an n-type semiconductor layer 495a, an n-type semiconductor layer 495b, a source electrode layer, or The drain electrode layer 487a, the source or drain electrode layer 487b, the channel protective layer 496, the insulating layer 499, the wiring layer 498, and the insulating layer 482 are formed. As shown in Embodiment Mode 3, the gate electrode layer, the semiconductor layer, the source electrode layer, the drain electrode layer, and the like are selectively formed by irradiating with a laser beam after forming a light-absorbing film having conductivity on the transfer substrate. The transfer substrate may be processed into a desired shape. Since the process is simplified and material loss can be prevented, cost reduction can be achieved.

本実施の形態で示す図17(A)乃至(C)において、絶縁層482をソース電極層又はドレイン電極層487bに達するコンタクトホール(開口)有して形成する。 In FIGS. 17A to 17C described in this embodiment, the insulating layer 482 is formed to have a contact hole (opening) reaching the source or drain electrode layer 487b.

本実施の形態では、実施の形態1及び実施の形態2で示したように、絶縁層482形成時にソース電極層又はドレイン電極層487bに達する開口を有するように形成する。絶縁層482形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去することで、マスクの設けてあった領域は絶縁層において開口となる。従って、ソース電極層又はドレイン電極層487b上に開口を有する絶縁層482を形成することができる。 In this embodiment, as shown in Embodiments 1 and 2, the insulating layer 482 is formed to have an opening reaching the source or drain electrode layer 487b when the insulating layer 482 is formed. In the insulating layer 482 formation step, a mask is provided in the opening formation region, and an insulating film is formed in a region other than the mask installation region. After the insulating film is formed, the mask is physically or chemically removed so that the region where the mask is provided becomes an opening in the insulating layer. Therefore, the insulating layer 482 having an opening can be formed over the source or drain electrode layer 487b.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、蒸着法、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

ソース電極層又はドレイン電極層487bが露出された開口に配線層498を形成し、ソース電極層又はドレイン電極層487bと配線層498とは電気的に接続することができる。配線層498は発光素子の第1の電極層484と接して形成されるため、配線層498を介して薄膜トランジスタ481と発光素子とが電気的に接続される。 A wiring layer 498 is formed in the opening from which the source or drain electrode layer 487b is exposed, and the source or drain electrode layer 487b and the wiring layer 498 can be electrically connected. Since the wiring layer 498 is formed in contact with the first electrode layer 484 of the light-emitting element, the thin film transistor 481 and the light-emitting element are electrically connected to each other through the wiring layer 498.

本実施の形態では、半導体層として非晶質半導体層を用いる。しかし本実施の形態に限定されず、半導体層として結晶性半導体層を用い、一導電型の半導体層としてn型を有する半導体層を用いることもできる。n型を有する半導体層を形成するかわりに、PHガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。ポリシリコンのような結晶性半導体層を用いる場合、一導電型の半導体層を形成せず、結晶性半導体層に不純物を導入(添加)して一導電型を有する不純物領域を形成してもよい。また、ペンタセンなどの有機半導体を用いることもでき、有機半導体を液滴吐出法などによって選択的に形成すると、加工工程を簡略化することができる。 In this embodiment mode, an amorphous semiconductor layer is used as the semiconductor layer. However, the present invention is not limited to this embodiment mode, and a crystalline semiconductor layer can be used as a semiconductor layer, and an n-type semiconductor layer can be used as a semiconductor layer of one conductivity type. Instead of forming an n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas. When a crystalline semiconductor layer such as polysilicon is used, an impurity region having one conductivity type may be formed by introducing (adding) an impurity into the crystalline semiconductor layer without forming the one conductivity type semiconductor layer. . Alternatively, an organic semiconductor such as pentacene can be used. When the organic semiconductor is selectively formed by a droplet discharge method or the like, the processing process can be simplified.

半導体層として結晶性半導体層を用いる場合を説明する。まず、非晶質半導体層を結晶化し、結晶性半導体層を形成する。結晶化工程で、非晶質半導体層に結晶化を促進する元素(触媒元素、金属元素とも示す)を添加し、熱処理(550℃〜750℃で3分〜24時間)により結晶化を行う。結晶化を助長する金属元素としては鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類を用いることができる。 The case where a crystalline semiconductor layer is used as the semiconductor layer is described. First, an amorphous semiconductor layer is crystallized to form a crystalline semiconductor layer. In the crystallization step, an element (also referred to as a catalyst element or a metal element) that promotes crystallization is added to the amorphous semiconductor layer, and crystallization is performed by heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours). Examples of metal elements that promote crystallization include iron (Fe), nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), and platinum. One or more types selected from (Pt), copper (Cu), and gold (Au) can be used.

結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、n型を付与する不純物元素、p型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン(P)、窒素(N)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、ボロン(B)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、n型を有する半導体層を形成し、熱処理(550℃〜750℃で3分〜24時間)を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、n型を有する半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。一方n型を有する半導体層は、結晶性を促進する元素である金属元素を含むn型を有する半導体層となり、その後所望の形状に加工される。このようにn型を有する半導体層は、半導体層のゲッタリングシンクとしても機能し、そのままソース領域及びドレイン領域としても機能する。 In order to remove or reduce an element that promotes crystallization from the crystalline semiconductor layer, a semiconductor layer containing an impurity element is formed in contact with the crystalline semiconductor layer and functions as a gettering sink. As the impurity element, an impurity element imparting n-type conductivity, an impurity element imparting p-type conductivity, a rare gas element, or the like can be used. For example, phosphorus (P), nitrogen (N), arsenic (As), antimony (Sb ), Bismuth (Bi), boron (B), helium (He), neon (Ne), argon (Ar), krypton (Kr), or xenon (Xe) can be used. An n-type semiconductor layer is formed over the crystalline semiconductor layer containing an element that promotes crystallization, and heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours) is performed. The element that promotes crystallization contained in the crystalline semiconductor layer moves into the n-type semiconductor layer, and the element that promotes crystallization in the crystalline semiconductor layer is removed or reduced. On the other hand, the n-type semiconductor layer becomes an n-type semiconductor layer containing a metal element which is an element that promotes crystallinity, and is then processed into a desired shape. Thus, the n-type semiconductor layer functions as a gettering sink of the semiconductor layer, and also functions as a source region and a drain region as it is.

半導体層の結晶化工程とゲッタリング工程を複数の加熱処理により行ってもよく、結晶化工程とゲッタリング工程を一度の加熱処理により行うこともできる。この場合は、非晶質半導体層を形成し、結晶化を促進する元素を添加し、ゲッタリングシンクとなる半導体層を形成した後、加熱処理を行えばよい。 The semiconductor layer crystallization step and the gettering step may be performed by a plurality of heat treatments, and the crystallization step and the gettering step may be performed by a single heat treatment. In this case, an amorphous semiconductor layer is formed, an element that promotes crystallization is added, a semiconductor layer serving as a gettering sink is formed, and then heat treatment is performed.

本実施の形態では、ゲート絶縁層を複数層の積層で形成し、ゲート絶縁膜497としてゲート電極層493側から窒化酸化珪素膜、酸化窒化珪素膜を形成し、2層の積層構造とする。積層される絶縁層は、同チャンバー内で真空を破らずに同一温度下で、反応ガスを切り変えながら連続的に形成するとよい。真空を破らずに連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。 In this embodiment, the gate insulating layer is formed by stacking a plurality of layers, and a silicon nitride oxide film and a silicon oxynitride film are formed as the gate insulating film 497 from the gate electrode layer 493 side to have a two-layer stacked structure. The insulating layers to be stacked are preferably formed continuously while switching the reaction gas at the same temperature without breaking the vacuum in the same chamber. If formed continuously without breaking the vacuum, it is possible to prevent the interface between the stacked films from being contaminated.

チャネル保護層496は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。チャネル保護層としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または非感光性の有機材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど)、低誘電率材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シロキサン材料を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、ディスペンサ法、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。塗布法で得られるSOG膜なども用いることができる。 For the channel protective layer 496, polyimide, polyvinyl alcohol, or the like may be dropped by a droplet discharge method. As a result, the exposure process can be omitted. As the channel protective layer, inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc.), photosensitive or non-photosensitive organic materials (organic resin materials) (polyimide, acrylic, polyamide, polyimide amide, resist) , Benzocyclobutene, etc.), a low dielectric constant material, or a film made of a plurality of kinds, or a stack of these films can be used. A siloxane material may also be used. As a manufacturing method, a vapor deposition method such as a plasma CVD method or a thermal CVD method, or a sputtering method can be used. Alternatively, a droplet discharge method, a dispenser method, or a printing method (a method for forming a pattern such as screen printing or offset printing) can be used. An SOG film obtained by a coating method can also be used.

まず、基板480側に放射する場合、つまり下方放射を行う場合について、図17(A)を用いて説明する。この場合、薄膜トランジスタ481に電気的に接続するように、ソース電極層又はドレイン電極層487bに接して、配線層498、第1の電極層484、電界発光層485、第2の電極層486が順に積層される。光が透過する基板480は少なくとも可視領域の光に対して透光性を有する必要がある。 First, the case where radiation is performed to the substrate 480 side, that is, the case where downward radiation is performed will be described with reference to FIG. In this case, the wiring layer 498, the first electrode layer 484, the electroluminescent layer 485, and the second electrode layer 486 are sequentially in contact with the source or drain electrode layer 487b so as to be electrically connected to the thin film transistor 481. Laminated. The substrate 480 through which light is transmitted needs to have a light-transmitting property with respect to at least light in the visible region.

次に、基板460と反対側に放射する場合、つまり上方放射を行う場合について、図17(B)を用いて説明する。薄膜トランジスタ461は、前述した薄膜トランジスタ481と同様に形成することができる。薄膜トランジスタ461に電気的に接続するソース電極層又はドレイン電極層462が第1の電極層463と接し、電気的に接続する。第1の電極層463、電界発光層464、第2の電極層465が順に積層される。ソース電極層又はドレイン電極層462は反射性を有する金属層であり、発光素子から放射される光を矢印の上面に反射する。ソース電極層又はドレイン電極層462は第1の電極層463と積層する構造となっているので、第1の電極層463に透光性の材料を用いて、光が透過しても、該光はソース電極層又はドレイン電極層462において反射され、基板460と反対側に放射する。もちろん第1の電極層463を、反射性を有する金属膜を用いて形成してもよい。発光素子から放出する光は第2の電極層465を透過して放出されるので、第2の電極層465は、少なくとも可視領域において透光性を有する材料で形成する。 Next, the case where radiation is performed on the side opposite to the substrate 460, that is, the case where upward radiation is performed will be described with reference to FIG. The thin film transistor 461 can be formed in a manner similar to that of the thin film transistor 481 described above. A source or drain electrode layer 462 which is electrically connected to the thin film transistor 461 is in contact with and electrically connected to the first electrode layer 463. A first electrode layer 463, an electroluminescent layer 464, and a second electrode layer 465 are stacked in this order. The source or drain electrode layer 462 is a reflective metal layer, and reflects light emitted from the light emitting element to the upper surface of the arrow. Since the source or drain electrode layer 462 is stacked with the first electrode layer 463, a light-transmitting material is used for the first electrode layer 463 even if light is transmitted. Is reflected by the source or drain electrode layer 462 and radiates to the side opposite to the substrate 460. Needless to say, the first electrode layer 463 may be formed using a reflective metal film. Since light emitted from the light-emitting element is emitted through the second electrode layer 465, the second electrode layer 465 is formed using a light-transmitting material at least in the visible region.

最後に、光が基板470側とその反対側の両側に放射する場合、つまり両方放射を行う場合について、図17(C)を用いて説明する。薄膜トランジスタ471もチャネル保護型の薄膜トランジスタである。薄膜トランジスタ471の半導体層に電気的に接続するソース電極層又はドレイン電極層に配線層475、第1の電極層472が電気的に接続している。第1の電極層472、電界発光層473、第2の電極層474が順に積層される。このとき、第1の電極層472と第2の電極層474のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両方放射が実現する。この場合、光が透過する絶縁層や基板470も少なくとも可視領域の光に対して透光性を有する必要がある。 Finally, a case where light is emitted to the substrate 470 side and the opposite side, that is, a case where both are emitted will be described with reference to FIG. The thin film transistor 471 is also a channel protective thin film transistor. A wiring layer 475 and a first electrode layer 472 are electrically connected to a source electrode layer or a drain electrode layer electrically connected to a semiconductor layer of the thin film transistor 471. A first electrode layer 472, an electroluminescent layer 473, and a second electrode layer 474 are stacked in this order. At this time, when both the first electrode layer 472 and the second electrode layer 474 are formed with a light-transmitting material at least in a visible region or with a thickness capable of transmitting light, both radiations are realized. In this case, the insulating layer through which light is transmitted and the substrate 470 also need to have a light-transmitting property with respect to at least light in the visible region.

本実施の形態は、実施の形態1乃至5とそれぞれ自由に組み合わせることが可能である。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 5.

本発明により、表示装置を構成する配線等の構成物を、所望の形状で形成できる。また複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a component such as a wiring constituting the display device can be formed in a desired shape. In addition, a display device can be manufactured through a simplified process by reducing complicated photolithography processes, so that material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態7)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。
(Embodiment 7)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a light-emitting display device using a light-emitting element as a display element will be described.

本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図22を用いて説明する。 In this embodiment mode, a structure of a light-emitting element that can be used as a display element of the display device of the present invention will be described with reference to FIGS.

図22は発光素子の素子構造であり、第1の電極層870と第2の電極層850との間に、有機化合物と無機化合物を混合してなる電界発光層860が挟持されている発光素子である。電界発光層860は、図示した通り、第1の層804、第2の層803、第3の層802から構成されている。 FIG. 22 shows an element structure of a light-emitting element, in which an electroluminescent layer 860 formed by mixing an organic compound and an inorganic compound is sandwiched between a first electrode layer 870 and a second electrode layer 850. It is. As illustrated, the electroluminescent layer 860 includes a first layer 804, a second layer 803, and a third layer 802.

まず、第1の層804は、第2の層803にホールを輸送する機能を担う層であり、少なくとも第1の有機化合物と、第1の有機化合物に対して電子受容性を示す第1の無機化合物とを含む構成である。重要なのは、単に第1の有機化合物と第1の無機化合物が混ざり合っているのではなく、第1の無機化合物が第1の有機化合物に対して電子受容性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第1の有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性及びホール輸送性を示す。 First, the first layer 804 is a layer that has a function of transporting holes to the second layer 803, and includes a first organic compound and a first organic electron-accepting property with respect to the first organic compound. It is a structure containing an inorganic compound. What is important is not simply that the first organic compound and the first inorganic compound are mixed, but the first inorganic compound exhibits an electron accepting property with respect to the first organic compound. By adopting such a configuration, many hole carriers are generated in the first organic compound which has essentially no intrinsic carrier, and exhibits extremely excellent hole injection and hole transport properties.

したがって第1の層804は、無機化合物を混合することによって得られると考えられている効果(耐熱性の向上など)だけでなく、優れた導電性(第1の層804においては特に、ホール注入性および輸送性)をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来のホール輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第1の層804を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。 Therefore, the first layer 804 has not only effects (such as improved heat resistance) that are considered to be obtained by mixing an inorganic compound, but also excellent conductivity (in particular, in the first layer 804, hole injection). And transportability) can also be obtained. This is an effect that cannot be obtained with a conventional hole transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. Further, since the first layer 804 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第1の有機化合物にはホールキャリアが発生するため、第1の有機化合物としてはホール輸送性の有機化合物が好ましい。ホール輸送性の有機化合物としては、例えば、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、TCTAなどに代表される芳香族アミン化合物は、ホールキャリアを発生しやすく、第1の有機化合物として好適な化合物群である。 By the way, as described above, since hole carriers are generated in the first organic compound, the first organic compound is preferably a hole-transporting organic compound. Examples of the hole transporting organic compound include phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), 4,4 ′, 4 ″ -tris (N, N -Diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3 , 5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1 ′ -Biphenyl-4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N -[4-di m-tolyl) amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenylamine (abbreviation: TCTA), and the like. It is not limited to. Among the above-mentioned compounds, aromatic amine compounds represented by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, etc. are likely to generate hole carriers and are suitable as the first organic compound. A group.

一方、第1の無機化合物は、第1の有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the first inorganic compound may be anything as long as it can easily receive electrons from the first organic compound, and various metal oxides or metal nitrides can be used. Any transition metal oxide belonging to Group 12 is preferable because it easily exhibits electron acceptability. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

なお、第1の層804は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。 Note that the first layer 804 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第3の層802について説明する。第3の層802は、第2の層803に電子を輸送する機能を担う層であり、少なくとも第3の有機化合物と、第3の有機化合物に対して電子供与性を示す第3の無機化合物とを含む構成である。重要なのは、単に第3の有機化合物と第3の無機化合物が混ざり合っているのではなく、第3の無機化合物が第3の有機化合物に対して電子供与性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第3の有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性及び電子輸送性を示す。 Next, the third layer 802 will be described. The third layer 802 is a layer having a function of transporting electrons to the second layer 803, and includes at least a third organic compound and a third inorganic compound that exhibits an electron donating property with respect to the third organic compound. It is the structure containing these. What is important is not that the third organic compound and the third inorganic compound are merely mixed, but that the third inorganic compound exhibits an electron donating property with respect to the third organic compound. By adopting such a structure, many electron carriers are generated in the third organic compound which has essentially no intrinsic carrier, and exhibits extremely excellent electron injection properties and electron transport properties.

したがって第3の層802は、無機化合物を混合することによって得られると考えられている効果(耐熱性の向上など)だけでなく、優れた導電性(第3の層802においては特に、電子注入性および輸送性)をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来の電子輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第3の層802を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。 Therefore, the third layer 802 has not only an effect (such as improvement in heat resistance) considered to be obtained by mixing an inorganic compound but also excellent conductivity (especially in the third layer 802, electron injection). And transportability) can also be obtained. This is an effect that cannot be obtained with a conventional electron transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. In addition, since the third layer 802 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第3の有機化合物には電子キャリアが発生するため、第3の有機化合物としては電子輸送性の有機化合物が好ましい。電子輸送性の有機化合物としては、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2’−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、2,2’,2’’−(1,3,5−ベンゼントリイル)−トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、Alq、Almq、BeBq、BAlq、Zn(BOX)、Zn(BTZ)などに代表される芳香環を含むキレート配位子を有するキレート金属錯体や、BPhen、BCPなどに代表されるフェナントロリン骨格を有する有機化合物や、PBD、OXD−7などに代表されるオキサジアゾール骨格を有する有機化合物は、電子キャリアを発生しやすく、第3の有機化合物として好適な化合物群である。 By the way, as described above, since an electron carrier is generated in the third organic compound, the third organic compound is preferably an electron-transporting organic compound. Examples of the electron-transporting organic compound include tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [ h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxa Zolato] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2- (4-biphenylyl) -5- (4-tert-butylphenyl)- , 3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD) -7), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl)- 4-phenyl-5- (4-tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4- tert-butylphenyl) -1,2,4-triazole (abbreviation: p-EtTAZ) and the like, but are not limited thereto. Among the compounds described above, a chelate metal complex having a chelate ligand containing an aromatic ring typified by Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , Zn (BTZ) 2 , Organic compounds having a phenanthroline skeleton typified by BPhen, BCP, etc., and organic compounds having an oxadiazole skeleton typified by PBD, OXD-7, etc., are likely to generate electron carriers and are suitable as a third organic compound. Compound group.

一方、第3の無機化合物は、第3の有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the third inorganic compound may be anything as long as it easily gives electrons to the third organic compound, and various metal oxides or metal nitrides can be used. Earth metal oxides, rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferable because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.

なお、第3の層802は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。 Note that the third layer 802 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第2の層803について説明する。第2の層803は発光機能を担う層であり、発光性の第2の有機化合物を含む。また、第2の無機化合物を含む構成であってもよい。第2の層803は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、第2の層803は、第1の層804や第3の層802に比べて電流が流れにくいと考えられるため、その膜厚は10nm〜100nm程度が好ましい。 Next, the second layer 803 will be described. The second layer 803 is a layer having a light emitting function and includes a light emitting second organic compound. Moreover, the structure containing a 2nd inorganic compound may be sufficient. The second layer 803 can be formed using various light-emitting organic compounds and inorganic compounds. However, since the second layer 803 is less likely to flow current than the first layer 804 and the third layer 802, the thickness is preferably about 10 nm to 100 nm.

第2の有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(ピコリナート)(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy))、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)(acac))、ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(btp)(acac))などの燐光を放出できる化合物用いることもできる。 The second organic compound is not particularly limited as long as it is a luminescent organic compound. For example, 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 9,10-di (2 -Naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4'-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T , Perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- ( Dicyanomethylene) -2-methyl- [p- (dimethylamino) styryl] -4H-pyran (abbreviation: DCM1), 4- (di Cyanomethylene) -2-methyl-6- [2- (julolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) ) Styryl] -4H-pyran (abbreviation: BisDCM) and the like. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′ ] iridium (picolinate) (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′ } iridium (picolinate) (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′ ) iridium (abbreviation: Ir (Ppy) 3 ), bis (2-phenylpyridinato-N, C 2 ′ ) iridium (acetylacetonate) (abbreviation: Ir (ppy) 2 (acac)), bis [2- (2′-thienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (thp) 2 (acac )), bis (2-phenylquinolinato--N, C 2') iridium (Asechirua Tonato) (abbreviation: Ir (pq) 2 (acac )), bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (btp) 2 (acac A compound capable of emitting phosphorescence such as)) can also be used.

第2の層803を一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 As the second layer 803, a triplet excited light-emitting material containing a metal complex or the like may be used in addition to a singlet excited light-emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

また、第2の層803においては、上述した発光を示す第2の有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたTDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、TCTA、Alq、Almq、BeBq、BAlq、Zn(BOX)、Zn(BTZ)、BPhen、BCP、PBD、OXD−7、TPBI、TAZ、p−EtTAZ、DNA、t−BuDNA、DPVBiなどの他、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−トリス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)などを用いることができるが、これらに限定されることはない。なお、このように第2の有機化合物以外に添加する有機化合物は、第2の有機化合物を効率良く発光させるため、第2の有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ第2の有機化合物よりも多く添加されていることが好ましい(それにより、第2の有機化合物の濃度消光を防ぐことができる)。あるいはまた、他の機能として、第2の有機化合物と共に発光を示してもよい(それにより、白色発光なども可能となる)。 Further, in the second layer 803, not only the second organic compound that emits light but also other organic compounds may be added. Examples of the organic compound that can be added include TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , and Zn (BTZ) described above. 2 , BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi, etc., 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), 1 , 3,5-tris [4- (N-carbazolyl) phenyl] benzene (abbreviation: TCPB) can be used, but is not limited thereto. In addition, the organic compound added in addition to the second organic compound in this way has an excitation energy larger than the excitation energy of the second organic compound in order to efficiently emit the second organic compound, and the second organic compound. It is preferable to add more than the organic compound (by this, concentration quenching of the second organic compound can be prevented). Or as another function, you may show light emission with a 2nd organic compound (Thereby, white light emission etc. are also attained).

第2の層803は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。 The second layer 803 may have a structure in which a light emitting layer having a different emission wavelength band is formed for each pixel to perform color display. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, it is possible to improve color purity and prevent mirror reflection (reflection) of the pixel portion by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. Can do. By providing the filter, it is possible to omit a circularly polarizing plate that has been conventionally required, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

第2の層803で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。 The material that can be used for the second layer 803 may be a low molecular weight organic light emitting material or a high molecular weight organic light emitting material. The polymer organic light emitting material has higher physical strength and higher device durability than the low molecular weight material. In addition, since the film can be formed by coating, the device can be manufactured relatively easily.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。 Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2’−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。 Examples of the polyparaphenylene vinylene include poly (paraphenylene vinylene) [PPV] derivatives, poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. Examples of polyparaphenylene include derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

前記第2の無機化合物としては、第2の有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第13族または第14族の金属酸化物は、第2の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。 The second inorganic compound may be any inorganic compound as long as it is difficult to quench the light emission of the second organic compound, and various metal oxides and metal nitrides can be used. In particular, a metal oxide of Group 13 or Group 14 of the periodic table is preferable because it is difficult to quench the light emission of the second organic compound, and specifically, aluminum oxide, gallium oxide, silicon oxide, and germanium oxide are preferable. . However, it is not limited to these.

なお、第2の層803は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。 Note that the second layer 803 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, it is possible to provide an electrode layer for electron injection or to have a light-emitting material dispersed. Can be permitted without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。 A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be delayed, and the reliability of the light-emitting display device can be improved. Further, either digital driving or analog driving can be applied.

よって、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタ(着色層)は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ(着色層)を用いると、高精細な表示を行うこともできる。カラーフィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。 Therefore, a color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can be corrected so that a broad peak becomes a sharp peak in the emission spectrum of each RGB.

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ(着色層)や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。 Full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed on, for example, a sealing substrate and attached to the element substrate.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。 Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

第1の電極層870及び第2の電極層850は仕事関数を考慮して材料を選択する必要があり、そして第1の電極層870及び第2の電極層850は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用薄膜トランジスタの極性がpチャネル型である場合、図22(A)のように第1の電極層870を陽極、第2の電極層850を陰極とするとよい。また、駆動用薄膜トランジスタの極性がnチャネル型である場合、図22(B)のように、第1の電極層870を陰極、第2の電極層850を陽極とすると好ましい。第1の電極層870および第2の電極層850に用いることのできる材料について述べる。第1の電極層870、第2の電極層850が陽極として機能する場合は仕事関数の大きい材料(具体的には4.5eV以上の材料)が好ましく、第1の電極層870、第2の電極層850が陰極として機能する場合は仕事関数の小さい材料(具体的には3.5eV以下の材料)が好ましい。しかしながら、第1の層804のホール注入、ホール輸送特性や、第3の層802の電子注入性、電子輸送特性が優れているため、第1の電極層870、第2の電極層850共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。 The materials of the first electrode layer 870 and the second electrode layer 850 need to be selected in consideration of the work function, and both the first electrode layer 870 and the second electrode layer 850 are anodes depending on the pixel structure. Or a cathode. In the case where the polarity of the driving thin film transistor is a p-channel type, the first electrode layer 870 may be an anode and the second electrode layer 850 may be a cathode as illustrated in FIG. In the case where the polarity of the driving thin film transistor is an n-channel type, it is preferable that the first electrode layer 870 be a cathode and the second electrode layer 850 be an anode as shown in FIG. Materials that can be used for the first electrode layer 870 and the second electrode layer 850 are described. In the case where the first electrode layer 870 and the second electrode layer 850 function as anodes, a material having a high work function (specifically, a material of 4.5 eV or more) is preferable, and the first electrode layer 870 and the second electrode layer 870 In the case where the electrode layer 850 functions as a cathode, a material having a low work function (specifically, a material of 3.5 eV or less) is preferable. However, since the hole injection and hole transport characteristics of the first layer 804 and the electron injection and electron transport characteristics of the third layer 802 are excellent, both the first electrode layer 870 and the second electrode layer 850 are Various materials can be used with almost no work function limitation.

図22(A)、(B)における発光素子は、第1の電極層870より光を取り出す構造のため、第2の電極層850は、必ずしも光透光性を有する必要はない。第2の電極層850としては、チタン、ニッケル、タングステン、クロム、白金、亜鉛、錫、インジウム、タンタル、アルミニウム、銅、金、銀、マグネシウム、カルシウム、リチウムまたはモリブデンから選ばれた元素、または窒化チタン、窒化珪化チタン、珪化タングステン、窒化タングステン、窒化珪化タングステン、窒化ニオブなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で形成すればよい。 22A and 22B has a structure in which light is extracted from the first electrode layer 870, the second electrode layer 850 does not necessarily have a light-transmitting property. As the second electrode layer 850, an element selected from titanium, nickel, tungsten, chromium, platinum, zinc, tin, indium, tantalum, aluminum, copper, gold, silver, magnesium, calcium, lithium, or molybdenum, or nitride A film mainly composed of an alloy material or a compound material mainly composed of the above elements such as titanium, titanium nitride silicide, tungsten silicide, tungsten nitride, tungsten nitride silicide, or niobium nitride, or a laminated film thereof has a total film thickness of 100 nm to 800 nm. What is necessary is just to form in the range.

第2の電極層850は、蒸着法、スパッタ法、CVD法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。 The second electrode layer 850 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like.

また、第2の電極層850に第1の電極層870で用いる材料のような透光性を有する導電性材料を用いると、第2の電極層850からも光を取り出す構造となり、発光素子から放射される光は、第1の電極層870と第2の電極層850との両方より放射される両面放射構造とすることができる。 In addition, when a light-transmitting conductive material such as a material used for the first electrode layer 870 is used for the second electrode layer 850, light is extracted from the second electrode layer 850, so that the light-emitting element can emit light. The emitted light may have a dual emission structure in which both the first electrode layer 870 and the second electrode layer 850 are emitted.

なお、第1の電極層870や第2の電極層850の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。 Note that the light-emitting element of the present invention has various variations by changing types of the first electrode layer 870 and the second electrode layer 850.

図22(B)は、電界発光層860が、第1の電極層870側から第3の層802、第2の層803、第1の層804の順で構成されているケースである。 FIG. 22B illustrates a case where the electroluminescent layer 860 includes the third layer 802, the second layer 803, and the first layer 804 in this order from the first electrode layer 870 side.

以上で述べたように、本発明の発光素子は、第1の電極層870と第2の電極層850との間に挟持された層が、有機化合物と無機化合物が複合された層を含む電界発光層860から成っている。そして、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層(すなわち、第1の層804および第3の層802)が設けられている有機及び無機複合型の発光素子である。また、上記第1の層804、第3の層802は、第1の電極層870側に設けられる場合、特に有機化合物と無機化合物が複合された層である必要があり、第2の電極層850側に設けられる場合、有機化合物、無機化合物のみであってもよい。 As described above, in the light-emitting element of the present invention, the electric field in which the layer sandwiched between the first electrode layer 870 and the second electrode layer 850 includes a layer in which an organic compound and an inorganic compound are combined is included. The light emitting layer 860 is formed. Then, by mixing the organic compound and the inorganic compound, there are provided layers (that is, the first layer 804 and the third layer 802) that can obtain functions of high carrier injection and carrier transport that cannot be obtained independently. This is an organic and inorganic composite light emitting element. In addition, when the first layer 804 and the third layer 802 are provided on the first electrode layer 870 side, the first layer 804 and the third layer 802 need to be a layer in which an organic compound and an inorganic compound are combined. When provided on the 850 side, only an organic compound or an inorganic compound may be used.

なお、電界発光層860は有機化合物と無機化合物が混合された層であるが、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム(EB)により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。 Note that although the electroluminescent layer 860 is a layer in which an organic compound and an inorganic compound are mixed, various methods can be used as a formation method thereof. For example, there is a technique in which both an organic compound and an inorganic compound are evaporated by resistance heating and co-evaporated. In addition, while the organic compound is evaporated by resistance heating, the inorganic compound may be evaporated by electron beam (EB) and co-evaporated. Further, there is a method of evaporating the organic compound by resistance heating and simultaneously sputtering the inorganic compound and depositing both at the same time. In addition, the film may be formed by a wet method.

また、第1の電極層870および第2の電極層850に関しても同様に、抵抗加熱による蒸着法、EB蒸着法、スパッタリング法、湿式法などを用いることができる。また、第1の電極層870および第2の電極層850も実施の形態3で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。 Similarly, for the first electrode layer 870 and the second electrode layer 850, a vapor deposition method by resistance heating, an EB vapor deposition method, a sputtering method, a wet method, or the like can be used. As shown in Embodiment Mode 3, the first electrode layer 870 and the second electrode layer 850 are selectively formed by irradiating with a laser beam after forming a conductive light absorption film on the transfer substrate. The transfer substrate may be processed into a desired shape.

図22(C)は、図22(A)において、第1の電極層870に反射性を有する電極層を用い、第2の電極層850に透光性を有する電極層を用いており、発光素子より放射された光は第1の電極層870で反射され、第2の電極層850を透過して放射される。同様に図22(D)は、図22(B)において、第1の電極層870に反射性を有する電極層を用い、第2の電極層850に透光性を有する電極層を用いており、発光素子より放射された光は第1の電極層870で反射され、第2の電極層850を透過して放射される。 FIG. 22C illustrates a structure in which a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. Light emitted from the element is reflected by the first electrode layer 870 and transmitted through the second electrode layer 850 to be emitted. Similarly, in FIG. 22D, a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. 22B. The light emitted from the light emitting element is reflected by the first electrode layer 870 and is transmitted through the second electrode layer 850 and emitted.

本実施の形態は、上記の発光素子を有する表示装置についての実施の形態と自由に組み合わせることが可能である。本実施の形態は、上記の実施の形態1乃至5それぞれと適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with the embodiment mode of the display device having the above light-emitting element. This embodiment mode can be freely combined with each of Embodiment Modes 1 to 5 as appropriate.

本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態8)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図23及び図24を用いて説明する。
(Embodiment 8)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a light-emitting display device using a light-emitting element as a display element will be described. In this embodiment mode, structures of light-emitting elements that can be used as display elements of the display device of the present invention will be described with reference to FIGS.

エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。 A light-emitting element utilizing electroluminescence is distinguished depending on whether the light-emitting material is an organic compound or an inorganic compound. Generally, the former is called an organic EL element and the latter is called an inorganic EL element.

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。 Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has an electroluminescent layer in which particles of a luminescent material are dispersed in a binder, and the latter has an electroluminescent layer made of a thin film of luminescent material, but is accelerated by a high electric field. This is common in that it requires more electrons. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In general, the dispersion-type inorganic EL often has donor-acceptor recombination light emission, and the thin-film inorganic EL element often has localized light emission.

本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。 A light-emitting material that can be used in the present invention includes a base material and an impurity element serving as a light emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。 The solid phase method is a method in which a base material and an impurity element or a compound containing the impurity element are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.

液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。 The liquid phase method (coprecipitation method) is a method in which a base material or a compound containing the base material and an impurity element or a compound containing the impurity element are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシウム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化ストロンチウム(SrS)、硫化バリウム(BaS)等を用いることができる。また、酸化物としては、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム−ガリウム(CaGa)、硫化ストロンチウム−ガリウム(SrGa)、硫化バリウム−ガリウム(BaGa)、等の3元系の混晶であってもよい。 As a base material used for the light-emitting material, sulfide, oxide, or nitride can be used. Examples of the sulfide include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), sulfide. Barium (BaS) or the like can be used. As the oxide, for example, zinc oxide (ZnO), yttrium oxide (Y 2 O 3 ), or the like can be used. As the nitride, for example, aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), or the like can be used. Furthermore, zinc selenide (ZnSe), zinc telluride (ZnTe), and the like can also be used, such as calcium sulfide-gallium sulfide (CaGa 2 S 4 ), strontium sulfide-gallium (SrGa 2 S 4 ), barium sulfide-gallium (BaGa). It may be a ternary mixed crystal such as 2 S 4 ).

局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。ハロゲン元素は電荷補償として機能することもできる。 As emission centers of localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added. The halogen element can also function as charge compensation.

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができる。 On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the emission center of donor-acceptor recombination light emission. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like can be used. For example, copper (Cu), silver (Ag), or the like can be used as the second impurity element.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム(Al)等を用いることができ、第2の不純物元素又は第2の不純物元素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(CuS)、硫化銀(AgS)等を用いることができる。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。 In the case where a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, a base material, a first impurity element or a compound containing the first impurity element, a second impurity element, or a second impurity element Each compound containing an impurity element is weighed and mixed in a mortar, and then heated and fired in an electric furnace. As the base material, the above-described base material can be used, and examples of the first impurity element or the compound containing the first impurity element include fluorine (F), chlorine (Cl), and aluminum sulfide (Al 2 S). 3 ) or the like, and examples of the second impurity element or the compound containing the second impurity element include copper (Cu), silver (Ag), copper sulfide (Cu 2 S), and silver sulfide (Ag). 2 S) or the like can be used. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.

また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅(CuCl)、塩化銀(AgCl)等を用いることができる。 In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. As the compound including the first impurity element and the second impurity element, for example, copper chloride (CuCl), silver chloride (AgCl), or the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であればよく、好ましくは0.05〜5atom%の範囲である。 Note that the concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, and is preferably in the range of 0.05 to 5 atom%.

薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子層エピタキシ法(ALE)等を用いて形成することができる。 In the case of a thin-film inorganic EL, the electroluminescent layer is a layer containing the above-described luminescent material, and is a physical vapor deposition method such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, or a sputtering method ( PVD), metal organic chemical vapor deposition (CVD), chemical vapor deposition (CVD) such as hydride transport low pressure CVD, atomic layer epitaxy (ALE), or the like.

図23(A)乃至(C)に発光素子として用いることのできる薄膜型無機EL素子の一例を示す。図23(A)乃至(C)において、発光素子は、第1の電極層50、電界発光層52、第2の電極層53を含む。 FIGS. 23A to 23C illustrate an example of a thin-film inorganic EL element that can be used as a light-emitting element. 23A to 23C, the light-emitting element includes a first electrode layer 50, an electroluminescent layer 52, and a second electrode layer 53.

図23(B)及び図23(C)に示す発光素子は、図23(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図23(B)に示す発光素子は、第1の電極層50と電界発光層52との間に絶縁層54を有し、図23(C)に示す発光素子は、第1の電極層50と電界発光層52との間に絶縁層54a、第2の電極層53と電界発光層52との間に絶縁層54bとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 The light-emitting element illustrated in FIGS. 23B and 23C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 23B includes an insulating layer 54 between the first electrode layer 50 and the electroluminescent layer 52, and the light-emitting element illustrated in FIG. 23C includes the first electrode layer 50. And an electroluminescent layer 52, and an insulating layer 54 b is provided between the second electrode layer 53 and the electroluminescent layer 52. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図23(B)では第1の電極層50に接するように絶縁層54が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層53に接するように絶縁層54を設けてもよい。 23B, the insulating layer 54 is provided so as to be in contact with the first electrode layer 50. However, the order of the insulating layer and the electroluminescent layer is reversed so as to be in contact with the second electrode layer 53. An insulating layer 54 may be provided.

分散型無機EL素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。 In the case of a dispersion-type inorganic EL element, a particulate light emitting material is dispersed in a binder to form a film-like electroluminescent layer. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. A binder is a substance for fixing a granular light emitting material in a dispersed state and maintaining the shape as an electroluminescent layer. The light emitting material is uniformly dispersed and fixed in the electroluminescent layer by the binder.

分散型無機EL素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10〜1000nmの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は50wt%以上80wt%以下にするとよい。 In the case of a dispersion-type inorganic EL element, the electroluminescent layer can be formed by a droplet discharge method capable of selectively forming an electroluminescent layer, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coating method, A dipping method, a dispenser method, or the like can also be used. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the electroluminescent layer including the light emitting material and the binder, the ratio of the light emitting material is preferably 50 wt% or more and 80 wt% or less.

図24(A)乃至(C)に発光素子として用いることのできる分散型無機EL素子の一例を示す。図24(A)における発光素子は、第1の電極層60、電界発光層62、第2の電極層63の積層構造を有し、電界発光層62中にバインダによって保持された発光材料61を含む。 24A to 24C illustrate an example of a dispersion-type inorganic EL element that can be used as a light-emitting element. A light-emitting element in FIG. 24A has a stacked structure of a first electrode layer 60, an electroluminescent layer 62, and a second electrode layer 63, and a luminescent material 61 held by a binder in the electroluminescent layer 62. Including.

また、第1の電極層50、60、第2の電極層53、63も実施の形態3で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。 Further, as shown in Embodiment Mode 3, the first electrode layers 50 and 60 and the second electrode layers 53 and 63 are also irradiated with laser light after a conductive light absorption film is formed on the transfer substrate. Alternatively, the transfer substrate may be selectively processed into a desired shape.

本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム(BaTiO)やチタン酸ストロンチウム(SrTiO)などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。 As a binder that can be used in this embodiment mode, an insulating material can be used, an organic material or an inorganic material can be used, and a mixed material of an organic material and an inorganic material can be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer such as aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. The dielectric constant can be adjusted by appropriately mixing fine particles of high dielectric constant such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ) with these resins.

バインダに含まれる無機絶縁材料としては、酸化珪素(SiOx)、窒化珪素、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム(Al)、酸化チタン(TiO)、BaTiO、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KNbO)、ニオブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリウム(BaTa)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y)、酸化ジルコニウム(ZrO)、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。バインダに無機材料と有機材料との混合層を用い、高い誘電率とすると、発光材料により大きい電荷を誘起することができる。 Examples of the inorganic insulating material contained in the binder include silicon oxide (SiOx), silicon nitride, silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen or aluminum oxide (Al 2 O 3 ), and titanium oxide. (TiO 2 ), BaTiO 3 , SrTiO 3 , lead titanate (PbTiO 3 ), potassium niobate (KNbO 3 ), lead niobate (PbNbO 3 ), tantalum oxide (Ta 2 O 5 ), barium tantalate (BaTa 2) It can be formed of a material selected from substances including O 6 ), lithium tantalate (LiTaO 3 ), yttrium oxide (Y 2 O 3 ), zirconium oxide (ZrO 2 ), and other inorganic insulating materials. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the electroluminescent layer made of the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. . When a mixed layer of an inorganic material and an organic material is used for the binder and the dielectric constant is high, a larger charge can be induced in the light emitting material.

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法(種々のウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブタノール(MMBともいう)などを用いることができる。 In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder, but as a solvent for the solution containing the binder that can be used in this embodiment, a method of forming an electroluminescent layer by dissolving the binder material (various types) The wet process) and a solvent capable of producing a solution having a viscosity suitable for a desired film thickness may be selected as appropriate. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol (also referred to as MMB) can be used. Etc. can be used.

図24(B)及び図24(C)に示す発光素子は、図24(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図24(B)に示す発光素子は、第1の電極層60と電界発光層62との間に絶縁層64を有し、図24(C)に示す発光素子は、第1の電極層60と電界発光層62との間に絶縁層64a、第2の電極層63と電界発光層62との間に絶縁層64bとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 The light-emitting element illustrated in FIGS. 24B and 24C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 24B includes an insulating layer 64 between the first electrode layer 60 and the electroluminescent layer 62, and the light-emitting element illustrated in FIG. 24C includes the first electrode layer 60. And an electroluminescent layer 62, and an insulating layer 64 b between the second electrode layer 63 and the electroluminescent layer 62. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図24(B)では第1の電極層60に接するように絶縁層64が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層63に接するように絶縁層64を設けてもよい。 In FIG. 24B, the insulating layer 64 is provided so as to be in contact with the first electrode layer 60; however, the order of the insulating layer and the electroluminescent layer is reversed so as to be in contact with the second electrode layer 63. An insulating layer 64 may be provided on the substrate.

図23における絶縁層54、図24における絶縁層64のような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン(SiO)、酸化イットリウム(Y)、酸化チタン(TiO)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、酸化タンタル(Ta)、チタン酸バリウム(BaTiO)、チタン酸ストロンチウム(SrTiO)、チタン酸鉛(PbTiO)、窒化シリコン(Si)、酸化ジルコニウム(ZrO)等やこれらの混合膜又は2種以上の積層膜を用いることができる。これらの絶縁層は、スパッタリング、蒸着、CVD等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範囲である。 Insulating layers such as the insulating layer 54 in FIG. 23 and the insulating layer 64 in FIG. 24 are not particularly limited, but preferably have a high withstand voltage, a dense film quality, and a high dielectric constant. It is preferable. For example, silicon oxide (SiO 2 ), yttrium oxide (Y 2 O 3 ), titanium oxide (TiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), Barium titanate (BaTiO 3 ), strontium titanate (SrTiO 3 ), lead titanate (PbTiO 3 ), silicon nitride (Si 3 N 4 ), zirconium oxide (ZrO 2 ), etc., a mixed film thereof, or two or more kinds thereof A laminated film can be used. These insulating layers can be formed by sputtering, vapor deposition, CVD, or the like. The insulating layer may be formed by dispersing particles of these insulating materials in a binder. The binder material may be formed using the same material and method as the binder contained in the electroluminescent layer. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm.

本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。 The light-emitting element described in this embodiment can emit light by applying a voltage between a pair of electrode layers sandwiching an electroluminescent layer, but can operate in either direct current drive or alternating current drive.

本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

本実施の形態は、上記の実施の形態1乃至5それぞれと適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with each of Embodiment Modes 1 to 5 as appropriate.

(実施の形態9)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
(Embodiment 9)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a liquid crystal display device using a liquid crystal display element as a display element will be described.

図19(A)は、液晶表示装置の平面図であり、図19(B)は図19(A)線G−Hにおける断面図である。 19A is a plan view of the liquid crystal display device, and FIG. 19B is a cross-sectional view taken along line GH in FIG. 19A.

図19(A)で示すように、画素領域606、走査線駆動回路である駆動回路領域608a、走査線駆動領域である駆動回路領域608bが、シール材692によって、基板600と対向基板695との間に封止され、基板600上にICドライバによって形成された信号線駆動回路である駆動回路領域607が設けられている。画素領域606にはトランジスタ622及び容量素子623が設けられ、駆動回路領域608bにはトランジスタ620及びトランジスタ621を有する駆動回路が設けられている。基板600には、上記実施の形態と同様の絶縁基板を適用することができる。また一般的に合成樹脂からなる基板は、他の基板と比較して耐熱温度が低いことが懸念されるが、耐熱性の高い基板を用いた作製工程の後、転置することによっても採用することが可能となる。なお、図中602は外部端子接続領域、603は封止領域である。 As shown in FIG. 19A, a pixel region 606, a driving circuit region 608a which is a scanning line driving circuit, and a driving circuit region 608b which is a scanning line driving region are formed between a substrate 600 and a counter substrate 695 by a sealant 692. A driving circuit region 607 which is a signal line driving circuit which is sealed in between and formed on the substrate 600 by an IC driver is provided. A transistor 622 and a capacitor 623 are provided in the pixel region 606, and a driver circuit including a transistor 620 and a transistor 621 is provided in the driver circuit region 608b. For the substrate 600, an insulating substrate similar to that in the above embodiment can be used. In general, substrates made of synthetic resin have a concern that the heat-resistant temperature is lower than other substrates, but they can also be adopted by transposing after a manufacturing process using a substrate with high heat resistance. Is possible. In the figure, 602 is an external terminal connection region, and 603 is a sealing region.

画素領域606には、下地膜604a、下地膜604bを介してスイッチング素子となるトランジスタ622が設けられている。本実施の形態では、トランジスタ622にマルチゲート型薄膜トランジスタ(TFT)を用い、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層、2層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層を有し、ソース電極層又はドレイン電極層は、半導体層の不純物領域と画素電極層630に接して電気的に接続している。 In the pixel region 606, a transistor 622 serving as a switching element is provided through a base film 604a and a base film 604b. In this embodiment, a multi-gate thin film transistor (TFT) is used for the transistor 622, a semiconductor layer having an impurity region functioning as a source region and a drain region, a gate insulating layer, a gate electrode layer having a two-layer structure, a source An electrode layer and a drain electrode layer are included, and the source electrode layer or the drain electrode layer is in contact with and electrically connected to the impurity region of the semiconductor layer and the pixel electrode layer 630.

ソース電極層及びドレイン電極層は積層構造となっており、ソース電極層又はドレイン電極層644a、644bは絶縁層615に形成された開口で画素電極層630と電気的に接続している。 The source and drain electrode layers have a stacked structure, and the source or drain electrode layers 644 a and 644 b are electrically connected to the pixel electrode layer 630 through openings formed in the insulating layer 615.

本実施の形態では、実施の形態1及び実施の形態2で示したように、ゲート絶縁層、絶縁膜611、絶縁膜612を、半導体層のソース領域及びドレイン領域が露出する開口を有するように形成する。ゲート絶縁層、絶縁膜611、絶縁膜612形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、半導体層のソース領域及びドレイン領域上に開口を有するゲート絶縁層、絶縁膜611、絶縁膜612が形成され、ゲート絶縁層、絶縁膜611、絶縁膜612下の半導体層のソース領域及びドレイン領域が開口の底面に露出する。 In this embodiment mode, as described in Embodiment Modes 1 and 2, the gate insulating layer, the insulating film 611, and the insulating film 612 have openings through which the source region and the drain region of the semiconductor layer are exposed. Form. In the step of forming the gate insulating layer, the insulating film 611, and the insulating film 612, a mask is provided in the opening formation region, and the insulating film is formed in a region other than the mask installation region. After the insulating film is formed, the mask is physically or chemically removed, and the region where the mask is provided becomes an opening in the insulating layer. Accordingly, the gate insulating layer, the insulating film 611, and the insulating film 612 having openings over the source region and the drain region of the semiconductor layer are formed, and the source region and the drain of the semiconductor layer under the gate insulating layer, the insulating film 611, and the insulating film 612 are formed. A region is exposed at the bottom of the opening.

ゲート絶縁層、絶縁膜611、絶縁膜612の各形成工程において半導体層のソース領域及びドレイン領域に達する開口を有するように本発明を用いて形成してもよいし、上層の絶縁膜612を半導体層のソース領域及びドレイン領域上方に開口を有するように形成し、開口を有する絶縁膜612をマスクとして絶縁膜611及びゲート絶縁層をエッチングして、半導体層のソース領域及びドレイン領域へ達する開口を形成してもよい。 The gate insulating layer, the insulating film 611, and the insulating film 612 may be formed using the present invention so as to have openings reaching the source region and the drain region of the semiconductor layer in each step of forming the gate insulating layer, the insulating film 611, and the insulating film 612. The insulating film 611 and the gate insulating layer are etched using the insulating film 612 having the opening as a mask, and openings reaching the source and drain regions of the semiconductor layer are formed. It may be formed.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

図19において、画素電極層630とソース電極層又はドレイン電極層644a、644bとを電気的に接続する開口にも本発明を適用することができる。開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層(図19(B)においてはソース電極層又はドレイン電極層644a、644b)の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。図19(B)の表示装置は、開口が積層するソース電極層又はドレイン電極層644bを貫通し、ソース電極層又はドレイン電極層644aが開口底面に露出している例である。 In FIG. 19, the present invention can also be applied to an opening for electrically connecting the pixel electrode layer 630 and the source or drain electrode layers 644a and 644b. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer (source electrode layer or drain electrode layer 644a and 644b in FIG. 19B) where the mask is provided. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. The display device in FIG. 19B is an example in which the opening passes through the source or drain electrode layer 644b stacked and the source or drain electrode layer 644a is exposed on the bottom surface of the opening.

絶縁層(ゲート絶縁層、絶縁膜611、絶縁膜612などの)の形成は、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layers (eg, the gate insulating layer, the insulating film 611, and the insulating film 612) can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. . In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

半導体層のソース領域又はドレイン領域が露出された開口にソース電極層又はドレイン電極層を形成し、半導体層のソース領域又はドレイン領域とソース電極層又はドレイン電極層とは電気的に接続することができる。 A source electrode layer or a drain electrode layer is formed in an opening in which the source region or the drain region of the semiconductor layer is exposed, and the source region or the drain region of the semiconductor layer and the source electrode layer or the drain electrode layer can be electrically connected. it can.

薄膜トランジスタは、多くの方法で作製することができる。例えば、活性層として、結晶性半導体膜を適用する。結晶性半導体膜上には、ゲート絶縁膜を介してゲート電極が設けられる。該ゲート電極をマスクとして用いて該活性層へ不純物元素を添加することができる。このようにゲート電極を用いた不純物元素の添加により、不純物元素添加のためのマスクを形成する必要はない。ゲート電極は、単層構造、又は積層構造を有することができる。不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。このように低濃度不純物領域を有する薄膜トランジスタを、LDD(Lightly Doped Drain)構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、GOLD(Gate Overlapped LDD)構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン(P)等を用いることによりn型とする。p型とする場合は、ボロン(B)等を添加すればよい。その後、ゲート電極等を覆う絶縁膜611及び絶縁膜612を形成する。絶縁膜611(及び絶縁膜612)に混入された水素元素により、結晶性半導体膜のダングリングボンドを終端することができる。 Thin film transistors can be manufactured by a number of methods. For example, a crystalline semiconductor film is applied as the active layer. A gate electrode is provided over the crystalline semiconductor film with a gate insulating film interposed therebetween. An impurity element can be added to the active layer using the gate electrode as a mask. Thus, it is not necessary to form a mask for adding the impurity element by adding the impurity element using the gate electrode. The gate electrode can have a single-layer structure or a stacked structure. The impurity region can be a high concentration impurity region and a low concentration impurity region by controlling the concentration thereof. A thin film transistor having such a low concentration impurity region is referred to as an LDD (Lightly Doped Drain) structure. The low-concentration impurity region can be formed so as to overlap with the gate electrode. Such a thin film transistor is referred to as a GOLD (Gate Overlapped LDD) structure. The polarity of the thin film transistor is n-type by using phosphorus (P) or the like in the impurity region. When p-type is used, boron (B) or the like may be added. After that, an insulating film 611 and an insulating film 612 that cover the gate electrode and the like are formed. A dangling bond in the crystalline semiconductor film can be terminated by a hydrogen element mixed in the insulating film 611 (and the insulating film 612).

さらに平坦性を高めるため、層間絶縁層として絶縁層615を形成してもよい。絶縁層615には、有機材料、又は無機材料、若しくはそれらの積層構造を用いることができる。例えば酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、ポリシラザン、窒素含有炭素、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン樹脂などを用いることができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。 In order to further improve the flatness, an insulating layer 615 may be formed as an interlayer insulating layer. For the insulating layer 615, an organic material, an inorganic material, or a stacked structure thereof can be used. For example, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum nitride, aluminum oxynitride with an oxygen content higher than the nitrogen content, aluminum nitride oxide or aluminum oxide with a nitrogen content higher than the oxygen content, diamond It can be formed of a material selected from substances including like carbon (DLC), polysilazane, nitrogen-containing carbon, PSG (phosphorus glass), BPSG (phosphorus boron glass), alumina, and other inorganic insulating materials. An organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane resin, or the like can be used. . Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

また結晶性半導体膜を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素部のトランジスタと、駆動回路領域608bのトランジスタとは同時に形成される。駆動回路領域608bに用いるトランジスタは、CMOS回路を構成する。CMOS回路を構成する薄膜トランジスタは、GOLD構造であるが、トランジスタ622のようなLDD構造を用いることもできる。 In addition, by using a crystalline semiconductor film, the pixel region and the driver circuit region can be formed over the same substrate. In that case, the transistor in the pixel portion and the transistor in the driver circuit region 608b are formed at the same time. Transistors used for the driver circuit region 608b constitute a CMOS circuit. Although the thin film transistor included in the CMOS circuit has a GOLD structure, an LDD structure such as the transistor 622 can also be used.

本実施の形態に限定されず、画素領域の薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。 Without being limited to this embodiment mode, the thin film transistor in the pixel region may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. . The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.

なお、本実施の形態で示した薄膜トランジスタの構造に限らず、トップゲート型(例えば順スタガ型)、ボトムゲート型(例えば、逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。 Note that not only the structure of the thin film transistor described in this embodiment mode, but a top gate type (eg, a forward stagger type), a bottom gate type (eg, an inverted stagger type), or a gate insulating film above and below a channel region is provided. The present invention can also be applied to a dual gate type or other structure having two gate electrode layers formed.

次に、画素電極層630を覆うように、印刷法や液滴吐出法により、配向膜と呼ばれる絶縁層631を形成する。なお、絶縁層631は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばVAモードのときには処理を行わないときがある。配向膜として機能する絶縁層633も絶縁層631と同様である。続いて、シール材692を液滴吐出法により画素を形成した周辺の領域に形成する。 Next, an insulating layer 631 called an alignment film is formed by a printing method or a droplet discharge method so as to cover the pixel electrode layer 630. Note that the insulating layer 631 can be selectively formed by a screen printing method or an offset printing method. Thereafter, a rubbing process is performed. This rubbing process may not be performed in the liquid crystal mode, for example, the VA mode. The insulating layer 633 functioning as an alignment film is similar to the insulating layer 631. Subsequently, a sealant 692 is formed in a peripheral region where pixels are formed by a droplet discharge method.

その後、配向膜として機能する絶縁層633、対向電極として機能する導電層634、カラーフィルタとして機能する着色層635及び偏光子641(偏光板ともいう)が設けられた対向基板695と、TFT基板である基板600とをスペーサ637を介して貼り合わせ、その空隙に液晶層632を設ける。本実施の形態の液晶表示装置は透過型であるため、基板600の素子を有する面と反対側にも偏光子(偏光板)643を設ける。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板695には、遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色(R)、緑色(G)、青色(B)を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。 After that, a counter substrate 695 provided with an insulating layer 633 functioning as an alignment film, a conductive layer 634 functioning as a counter electrode, a colored layer 635 functioning as a color filter, and a polarizer 641 (also referred to as a polarizing plate), and a TFT substrate A certain substrate 600 is bonded to each other through a spacer 637, and a liquid crystal layer 632 is provided in the gap. Since the liquid crystal display device in this embodiment is a transmissive type, a polarizer (polarizing plate) 643 is provided on the side opposite to the surface of the substrate 600 having elements. The polarizer can be provided on the substrate by an adhesive layer. A filler may be mixed in the sealing material, and a shielding film (black matrix) or the like may be formed on the counter substrate 695. Note that the color filter or the like may be formed from a material exhibiting red (R), green (G), and blue (B) when the liquid crystal display device is set to full color display. It may be formed of a material that eliminates or exhibits at least one color.

なお、バックライトにRGBの発光ダイオード(LED)等を配置し、時分割によりカラー表示する継時加法混色法(フィールドシーケンシャル法)を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやCMOS回路の配線による外光の反射を低減するため、トランジスタやCMOS回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。 Note that a color filter may not be provided when an RGB light emitting diode (LED) or the like is arranged in the backlight and a continuous additive color mixing method (field sequential method) in which color display is performed by time division is adopted. The black matrix is preferably provided so as to overlap with the transistor or the CMOS circuit in order to reduce reflection of external light due to the wiring of the transistor or the CMOS circuit. Note that the black matrix may be formed so as to overlap with the capacitor. This is because reflection by the metal film constituting the capacitor element can be prevented.

液晶層を形成する方法として、ディスペンサ式(滴下式)や、素子を有する基板600と対向基板695とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。 As a method for forming the liquid crystal layer, a dispenser method (a dropping method) or an injection method in which liquid crystal is injected using a capillary phenomenon after the substrate 600 having an element and the counter substrate 695 are bonded to each other can be used. The dropping method is preferably applied when handling a large substrate to which the injection method is difficult to apply.

スペーサは数μmの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法を採用した。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150〜200℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。 The spacer may be provided by spraying particles of several μm, but in this embodiment, a method of forming a resin film on the entire surface of the substrate and then etching it is employed. After applying such a spacer material with a spinner, it is formed into a predetermined pattern by exposure and development processing. Further, it is cured by heating at 150 to 200 ° C. in a clean oven or the like. The spacers produced in this way can have different shapes depending on the conditions of exposure and development processing, but preferably, the spacers are columnar and the top is flat, so that the opposite substrate is When combined, the mechanical strength of the liquid crystal display device can be ensured. The shape can be a conical shape, a pyramid shape, or the like, and there is no particular limitation.

続いて、画素領域と電気的に接続されている端子電極層678a、678bに、異方性導電体層696を介して、接続用の配線基板であるFPC694を設ける。FPC694は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。 Subsequently, an FPC 694 which is a wiring board for connection is provided on the terminal electrode layers 678a and 678b electrically connected to the pixel region with an anisotropic conductive layer 696 interposed therebetween. The FPC 694 plays a role of transmitting an external signal or potential. Through the above steps, a liquid crystal display device having a display function can be manufactured.

なおトランジスタが有する配線、ゲート電極層、画素電極層630、対向電極層である導電層634は、インジウム錫酸化物(ITO)、酸化インジウムに酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに酸化珪素(SiO)を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属又はその合金、若しくはその金属窒化物から選ぶことができる。 Note that a wiring included in the transistor, a gate electrode layer, a pixel electrode layer 630, and a conductive layer 634 which is a counter electrode layer include indium tin oxide (ITO), indium oxide and zinc oxide (ZnO) mixed in IZO (indium zinc oxide). Indium oxide mixed with silicon oxide (SiO 2 ), indium oxide, organic tin, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, titanium oxide Indium tin oxide containing, tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), cobalt (Co) Nickel (Ni), Titanium (Ti), Platinum (Pt), Aluminum It can be selected from metals such as luminium (Al), copper (Cu), silver (Ag), alloys thereof, or metal nitrides thereof.

偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。 You may laminate | stack in the state which had the phase difference plate between the polarizing plate and the liquid-crystal layer.

なお、本実施の形態ではTN型の液晶パネルについて示しているが、上記のプロセスは他の方式の液晶パネルに対しても同様に適用することができる。例えば、ガラス基板と平行に電界を印加して液晶を配向させる横電界方式の液晶パネルに本実施の形態を適用することができる。また、VA(Vertical Alignment)方式の液晶パネルに本実施の形態を適用することができる。 Note that although a TN liquid crystal panel is described in this embodiment mode, the above process can be similarly applied to other types of liquid crystal panels. For example, the present embodiment can be applied to a horizontal electric field type liquid crystal panel in which an electric field is applied in parallel with a glass substrate to align liquid crystals. Further, the present embodiment can be applied to a VA (Vertical Alignment) liquid crystal panel.

図5と図6は、VA型液晶パネルの画素構造を示している。図5は平面図であり、図中に示す切断線I−Jに対応する断面構造を図6に表している。以下の説明ではこの両図を参照して説明する。 5 and 6 show the pixel structure of the VA liquid crystal panel. FIG. 5 is a plan view, and FIG. 6 shows a cross-sectional structure corresponding to the cutting line I-J shown in the drawing. The following description will be given with reference to both the drawings.

この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。 In this pixel structure, a single pixel has a plurality of pixel electrodes, and a TFT is connected to each pixel electrode. Each TFT is configured to be driven by a different gate signal. In other words, a multi-domain designed pixel has a configuration in which signals applied to individual pixel electrodes are controlled independently.

画素電極層1624は開口(コンタクトホール)1623により、配線層1618でTFT1628と接続している。また、画素電極層1626は開口(コンタクトホール)1627により、配線層1619でTFT1629と接続している。TFT1628のゲート配線層1602と、TFT1629のゲート電極層1603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線層1616は、TFT1628とTFT1629で共通に用いられている。 The pixel electrode layer 1624 is connected to the TFT 1628 through a wiring layer 1618 through an opening (contact hole) 1623. The pixel electrode layer 1626 is connected to the TFT 1629 through an opening (contact hole) 1627 through a wiring layer 1619. The gate wiring layer 1602 of the TFT 1628 and the gate electrode layer 1603 of the TFT 1629 are separated so that different gate signals can be given. On the other hand, the wiring layer 1616 functioning as a data line is used in common by the TFT 1628 and the TFT 1629.

画素電極層1624と画素電極層1626は、実施の形態3で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。このように本発明を用いると、工程が簡略化し、材料のロスが防げるので、低コストで生産性良く表示装置を作製することができる。 As shown in Embodiment Mode 3, the pixel electrode layer 1624 and the pixel electrode layer 1626 are selectively formed on the transfer substrate by selectively irradiating the transfer substrate with a laser light after forming a conductive light absorption film on the transfer substrate. It may be formed by processing into the shape. In this manner, when the present invention is used, the process can be simplified and material loss can be prevented; thus, a display device can be manufactured at low cost with high productivity.

画素電極層1624と画素電極層1626の形状は異なっており、スリット1625によって分離されている。V字型に広がる画素電極層1624の外側を囲むように画素電極層1626が形成されている。画素電極層1624と画素電極層1626に印加する電圧のタイミングを、TFT1628及びTFT1629により異ならせることで、液晶1650の配向を制御している。対向基板1601には、遮光膜1632、着色層1636、対向電極層1640が形成されている。また、着色層1636と対向電極層1640の間には平坦化膜1637が形成され、液晶1650の配向乱れを防いでいる。 The pixel electrode layer 1624 and the pixel electrode layer 1626 have different shapes and are separated by a slit 1625. A pixel electrode layer 1626 is formed so as to surround the outside of the V-shaped pixel electrode layer 1624. The timing of the voltage applied to the pixel electrode layer 1624 and the pixel electrode layer 1626 is varied depending on the TFT 1628 and the TFT 1629, whereby the orientation of the liquid crystal 1650 is controlled. A counter substrate 1601 is provided with a light-blocking film 1632, a coloring layer 1636, and a counter electrode layer 1640. In addition, a planarization film 1637 is formed between the colored layer 1636 and the counter electrode layer 1640 to prevent alignment disorder of the liquid crystal 1650.

なお、図6において、1600は基板、1606はゲート絶縁層、1610及び1611は一導電型を有する半導体層、1620及び1622は絶縁層、1646及び1648は配向膜をそれぞれ表す。 In FIG. 6, 1600 is a substrate, 1606 is a gate insulating layer, 1610 and 1611 are semiconductor layers having one conductivity type, 1620 and 1622 are insulating layers, and 1646 and 1648 are alignment films.

図7に対向基板側の構造を示す。対向電極層1640は異なる画素間で共通化されている電極であるが、スリット1641が形成されている。このスリット1641と、画素電極層1624及び画素電極層1626側のスリット1625とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。   FIG. 7 shows a structure on the counter substrate side. The counter electrode layer 1640 is a common electrode between different pixels, but a slit 1641 is formed. By arranging the slits 1641 and the slits 1625 on the pixel electrode layer 1624 side and the pixel electrode layer 1626 side to alternately engage with each other, an oblique electric field can be effectively generated to control the alignment of the liquid crystal. Thereby, the direction in which the liquid crystal is aligned can be varied depending on the location, and the viewing angle is widened.

このように、画素電極層として有機化合物と無機化合物を複合化させた複合材料を用いて液晶パネルを製造することができる。このような画素電極を用いることにより、インジウムを主成分とする透明導電膜を使う必要がなく、原材料面でのボトルネックを解消することができる。 Thus, a liquid crystal panel can be manufactured using a composite material in which an organic compound and an inorganic compound are combined as the pixel electrode layer. By using such a pixel electrode, it is not necessary to use a transparent conductive film containing indium as a main component, and a bottleneck in terms of raw materials can be eliminated.

本実施の形態は、上記の実施の形態1乃至3と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 3 as appropriate.

本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態10)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
(Embodiment 10)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a liquid crystal display device using a liquid crystal display element as a display element will be described.

図18に示す表示装置は、基板250上に、画素領域に逆スタガ型薄膜トランジスタであるトランジスタ220、画素電極層251、絶縁層252、絶縁層253、液晶層254、スペーサ281、絶縁層235、対向電極層256、カラーフィルタ258、ブラックマトリクス257、対向基板210、偏光板(偏光子)231、偏光板(偏光子)233、封止領域にシール材282、端子電極層287、異方性導電層288、FPC286が設けられている。 In the display device illustrated in FIG. 18, a transistor 220 which is an inverted staggered thin film transistor, a pixel electrode layer 251, an insulating layer 252, an insulating layer 253, a liquid crystal layer 254, a spacer 281, an insulating layer 235, a counter region, Electrode layer 256, color filter 258, black matrix 257, counter substrate 210, polarizing plate (polarizer) 231, polarizing plate (polarizer) 233, sealing material 282 in sealing region, terminal electrode layer 287, anisotropic conductive layer 288 and FPC 286 are provided.

本実施の形態で作製される逆スタガ型薄膜トランジスタであるトランジスタ220のゲート電極層、半導体層、ソース電極層、ドレイン電極層、及び画素電極層251は実施の形態3で示すように、転置基板に導電性材料又は半導体材料を用いた光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。このように本発明を用いると、工程が簡略化し、材料のロスが防げるので、低コストで生産性良く表示装置を作製することができる。 The gate electrode layer, the semiconductor layer, the source electrode layer, the drain electrode layer, and the pixel electrode layer 251 of the transistor 220 that is an inverted staggered thin film transistor manufactured in this embodiment are formed over the transfer substrate as described in Embodiment 3. After the light absorption film using a conductive material or a semiconductor material is formed, it may be formed by selectively processing the transferred substrate into a desired shape by irradiation with laser light. In this manner, when the present invention is used, the process can be simplified and material loss can be prevented; thus, a display device can be manufactured at low cost with high productivity.

本実施の形態では、半導体層として非晶質半導体層を用いており、一導電性型を有する半導体層は必要に応じて形成すればよい。本実施の形態では、半導体層と一導電型を有する半導体層として非晶質n型半導体層を積層する。またn型半導体層を形成し、nチャネル型薄膜トランジスタのNMOS構造、p型半導体層を形成したpチャネル型薄膜トランジスタのPMOS構造、nチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとのCMOS構造を作製することができる。 In this embodiment mode, an amorphous semiconductor layer is used as a semiconductor layer, and a semiconductor layer having one conductivity type may be formed as needed. In this embodiment mode, an amorphous n-type semiconductor layer is stacked as a semiconductor layer and a semiconductor layer having one conductivity type. In addition, an n-type semiconductor layer is formed, an NMOS structure of an n-channel thin film transistor, a PMOS structure of a p-channel thin film transistor in which a p-type semiconductor layer is formed, and a CMOS structure of an n-channel thin film transistor and a p-channel thin film transistor. it can.

また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、nチャネル型薄膜トランジスタ、pチャネル型薄膜トランジスタを形成することもできる。n型半導体層を形成するかわりに、PHガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。 In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an n-channel thin film transistor or a p-channel thin film transistor can be formed. Instead of forming the n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with PH 3 gas.

本実施の形態では、トランジスタ220はnチャネル型の逆スタガ型薄膜トランジスタとなっている。また、半導体層のチャネル領域上に保護層を設けたチャネル保護型の逆スタガ型薄膜トランジスタを用いることもできる。 In this embodiment, the transistor 220 is an n-channel inverted staggered thin film transistor. Alternatively, a channel-protective inverted staggered thin film transistor in which a protective layer is provided over the channel region of the semiconductor layer can be used.

次いで、バックライトユニット360の構成について説明する。バックライトユニット360は、蛍光を発する光源361として冷陰極管、熱陰極管、発光ダイオード、無機EL素子、有機EL素子が、蛍光を効率よく導光板365に導くためのランプリフレクタ362、蛍光が全反射しながら全面に光を導くための導光板365、明度のムラを低減するための拡散板366、導光板365の下に漏れた光を再利用するための反射板364を有するように構成されている。 Next, the configuration of the backlight unit 360 will be described. The backlight unit 360 includes a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL element, and an organic EL element as a light source 361 that emits fluorescence, a lamp reflector 362 for efficiently guiding the fluorescence to the light guide plate 365, A light guide plate 365 for guiding light to the entire surface while reflecting, a diffusion plate 366 for reducing unevenness in brightness, and a reflection plate 364 for reusing light leaked under the light guide plate 365 are configured. ing.

バックライトユニット360には、光源361の輝度を調整するための制御回路が接続されている。制御回路からの信号供給により、光源361の輝度を制御することができる。 A control circuit for adjusting the luminance of the light source 361 is connected to the backlight unit 360. The luminance of the light source 361 can be controlled by supplying a signal from the control circuit.

本実施の形態では、実施の形態1及び実施の形態2で示したように、絶縁層252形成時にソース電極層又はドレイン電極層232に達する開口を有するように形成する。絶縁層252形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去することで、マスクの設けてあった領域は絶縁層において開口となる。従って、ソース電極層又はドレイン電極層232上に開口を有する絶縁層252を形成することができる。 In this embodiment mode, as shown in Embodiment Modes 1 and 2, the insulating layer 252 is formed so as to have an opening reaching the source or drain electrode layer 232 when the insulating layer 252 is formed. In the insulating layer 252 formation step, a mask is provided in the opening formation region, and an insulating film is formed in a region other than the mask installation region. After the insulating film is formed, the mask is physically or chemically removed so that the region where the mask is provided becomes an opening in the insulating layer. Therefore, the insulating layer 252 having an opening can be formed over the source or drain electrode layer 232.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

ソース電極層又はドレイン電極層が露出された開口に画素電極層251を形成し、ソース電極層又はドレイン電極層と画素電極層251とを電気的に接続することができる。 The pixel electrode layer 251 can be formed in the opening from which the source or drain electrode layer is exposed, and the source or drain electrode layer and the pixel electrode layer 251 can be electrically connected.

本実施の形態は実施の形態1乃至3と適宜組み合わせることができる。 This embodiment mode can be combined with any of Embodiment Modes 1 to 3 as appropriate.

本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態11)
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の一例について説明する。
(Embodiment 11)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described.

図21は、本発明を適用したアクティブマトリクス型の電子ペーパーを示す。図21ではアクティブマトリクス型を示すが、本発明はパッシブマトリクス型にも適用することができる。 FIG. 21 shows active matrix electronic paper to which the present invention is applied. Although an active matrix type is shown in FIG. 21, the present invention can also be applied to a passive matrix type.

電子ペーパーとしてツイストボール表示方式を用いることができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。 A twist ball display system can be used as the electronic paper. In the twist ball display system, spherical particles that are separately painted in white and black are arranged between the first electrode layer and the second electrode layer, and a potential difference is generated between the first electrode layer and the second electrode layer. In this method, display is performed by controlling the orientation of the spherical particles.

トランジスタ581は逆コプラナ型の薄膜トランジスタであり、ゲート電極層582、ゲート絶縁層584、配線層585a、配線層585b、半導体層586を含む。また配線層585bは第1の電極層587a、587bは絶縁層583及び絶縁層598に形成する開口で接しており電気的に接続している。第1の電極層587aと第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている(図21参照。)。なお、図中、580及び596は基板を表している。 The transistor 581 is a reverse coplanar thin film transistor and includes a gate electrode layer 582, a gate insulating layer 584, a wiring layer 585 a, a wiring layer 585 b, and a semiconductor layer 586. The wiring layer 585b is in contact with and electrically connected to the first electrode layers 587a and 587b through openings formed in the insulating layer 583 and the insulating layer 598. Between the first electrode layer 587a and the second electrode layer 588, there are provided spherical particles 589 having a black region 590a and a white region 590b and including a cavity 594 that is filled with a liquid around it. The periphery of the spherical particles 589 is filled with a filler 595 such as a resin (see FIG. 21). In the figure, 580 and 596 represent substrates.

本実施の形態において、ゲート電極層、半導体層、ソース電極層、ドレイン電極層、電極層などは実施の形態3で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。本発明を用いると、工程が簡略化し、材料のロスも防止できるため、低コスト化が達成できる。 In this embodiment mode, as shown in Embodiment Mode 3, the gate electrode layer, the semiconductor layer, the source electrode layer, the drain electrode layer, the electrode layer, and the like are subjected to laser light after forming a conductive light absorption film over the transfer substrate. May be formed by selectively processing the transferred substrate into a desired shape. When the present invention is used, the process can be simplified and material loss can be prevented, so that cost reduction can be achieved.

本実施の形態では、実施の形態1及び実施の形態2で示したように、絶縁層583形成時に配線層585bに達する開口を有するように形成する。絶縁層583形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去することで、マスクの設けてあった領域は絶縁層において開口となる。従って、配線層585b上に開口を有する絶縁層583を形成することができる。 In this embodiment mode, as shown in Embodiment Modes 1 and 2, the insulating layer 583 is formed so as to have an opening reaching the wiring layer 585b. In the insulating layer 583 formation step, a mask is provided in the opening formation region, and an insulating film is formed in a region other than the mask installation region. After the insulating film is formed, the mask is physically or chemically removed so that the region where the mask is provided becomes an opening in the insulating layer. Accordingly, the insulating layer 583 having an opening can be formed over the wiring layer 585b.

開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状(角柱、円柱、三角柱など)、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.

絶縁層の形成は、スパッタリング法等のPVD法、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.

本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.

配線層585bが露出された開口に第1の電極層587aを形成し、配線層585bと第1の電極層587aは電気的に接続することができる。 A first electrode layer 587a is formed in the opening from which the wiring layer 585b is exposed, and the wiring layer 585b and the first electrode layer 587a can be electrically connected.

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き表示装置を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。 Further, instead of the twisting ball, an electrophoretic element can be used. A microcapsule having a diameter of about 10 μm to 200 μm in which transparent liquid, positively charged white microparticles, and negatively charged black microparticles are enclosed is used. In the microcapsule provided between the first electrode layer and the second electrode layer, when an electric field is applied by the first electrode layer and the second electrode layer, the white particles and the black particles are in opposite directions. And can display white or black. A display element using this principle is an electrophoretic display element, and is generally called electronic paper. Since the electrophoretic display element has higher reflectance than the liquid crystal display element, an auxiliary light is unnecessary, power consumption is small, and the display portion can be recognized even in a dim place. In addition, even when power is not supplied to the display unit, it is possible to retain the image once displayed. Therefore, even when the display device with a display function is moved away from the radio wave source, it is displayed. The image can be stored.

トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。 The transistor may have any structure as long as it can function as a switching element. As the semiconductor layer, various semiconductors such as an amorphous semiconductor, a crystalline semiconductor, a polycrystalline semiconductor, and a microcrystalline semiconductor can be used, and an organic transistor may be formed using an organic compound.

本実施の形態では、具体的には、表示装置の構成がアクティブマトリクス型の場合に関して示すが、勿論本発明はパッシブマトリクス型の表示装置にも適用できる。パッシブマトリクス型の表示装置においても実施の形態3で示すように配線層、電極層などを転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成すればよい。 In this embodiment mode, specifically, the case where the structure of the display device is an active matrix type is shown; however, the present invention can also be applied to a passive matrix type display device. Even in a passive matrix display device, as shown in Embodiment Mode 3, a conductive light-absorbing film is formed on a transfer substrate on a transfer substrate, and then selectively transferred by irradiation with laser light. What is necessary is just to process and form in a desired shape in a board | substrate.

本実施の形態は、上記の実施の形態1乃至3と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 3 as appropriate.

本発明により、また複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態12)
次に、実施の形態4乃至11によって作製される表示パネルに駆動用のドライバ回路を実装する態様について説明する。
(Embodiment 12)
Next, a mode in which a driver circuit for driving is mounted on the display panel manufactured according to Embodiment Modes 4 to 11 will be described.

まず、COG方式を採用した表示装置について、図26(A)を用いて説明する。基板2700上には、画素2702をマトリクス状に配列させた画素部2701が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路(ドライバICとも表記)2751は、基板2700上に実装される。図26(A)は複数のドライバIC2751、ドライバIC2751の先にFPC2750を実装する形態を示す。また、画素部の信号線側の辺の長さとほぼ同じ長さの単数のドライバICを設け、該ドライバICの先にテープを実装してもよい。 First, a display device employing a COG method is described with reference to FIG. A pixel portion 2701 in which pixels 2702 are arranged in a matrix is provided over the substrate 2700. A substrate provided with a plurality of drive circuits is divided into a rectangular shape, and a divided drive circuit (also referred to as a driver IC) 2751 is mounted on the substrate 2700. FIG. 26A illustrates a mode in which an FPC 2750 is mounted on the tip of a plurality of driver ICs 2751 and driver ICs 2751. Alternatively, a single driver IC having a length substantially the same as the length of the side of the pixel portion on the signal line side may be provided, and a tape may be mounted on the tip of the driver IC.

また、TAB方式を採用してもよく、その場合は、図26(B)で示すように複数のテープを貼り付けて、該テープにドライバICを実装すればよい。COG方式の場合と同様に、単数のテープに単数のドライバICを実装してもよく、この場合には、強度の問題から、ドライバICを固定する金属片等を一緒に貼り付けるとよい。 Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and driver ICs may be mounted on the tapes as shown in FIG. As in the case of the COG method, a single driver IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the driver IC may be attached together due to strength problems.

これらの表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mm〜1000mm以上の矩形状の基板上に複数個作り込むとよい。 A plurality of driver ICs mounted on these display panels may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.

つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素部の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。 That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit may be formed on the substrate, and finally divided and taken out. The long side of the driver IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel unit and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.

ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成されたドライバICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。 The advantage of the external dimensions of the driver IC over the IC chip lies in the length of the long side. When a driver IC formed with a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is as follows. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、図25(B)のように走査線側駆動回路3702が基板上に一体形成される場合、画素部3701の外側の領域には、信号線側の駆動回路が形成されたドライバICが実装される。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素部3701の端部で数ブロック毎に区分して引出線を形成し、ドライバICの出力端子のピッチに合わせて集められる。 In the case where the scan line side driver circuit 3702 is formed over the substrate as shown in FIG. 25B, a driver IC in which a signal line side driver circuit is formed is mounted in an area outside the pixel portion 3701. Is done. In order to form a pixel region corresponding to RGB full color, the number of signal lines in the XGA class is 3072 and the number in the UXGA class is 4800. The signal lines formed in such a number are divided into several blocks at the end of the pixel portion 3701 to form lead lines, and are collected according to the pitch of the output terminals of the driver IC.

ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発振のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発振の固体レーザ又は気体レーザを用いる。連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね平行(好ましくは−30度以上30度以下)であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。 The driver IC is preferably formed of a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiating continuous oscillation laser light. Therefore, a continuous wave solid-state laser or a gas laser is used as an oscillator for generating the laser light. When a continuous wave laser is used, a transistor can be formed using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser light are preferably matched. This is because the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably -30 degrees or more and 30 degrees or less) in the laser crystallization process using a continuous-wave laser. Is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor thus fabricated has an active layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのレーザ光の形状(ビームスポット)の幅は、ドライバICの短辺と同じ幅の1mm以上3mm以下程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上(好ましくは10以上10000以下)のものを指す。このように、レーザ光の形状(ビームスポット)の幅をドライバICの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。 In order to perform laser crystallization, it is preferable to significantly narrow down the laser beam, and the width of the laser beam shape (beam spot) should be about 1 mm to 3 mm which is the same width as the short side of the driver IC. Is good. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser light irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. For example, the aspect ratio is 2 or more (preferably 10 or more and 10,000 or less). In this manner, a method for manufacturing a display device with improved productivity can be provided by setting the width of the laser beam shape (beam spot) to the same length as the short side of the driver IC.

図26(A)、(B)のように走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。 As shown in FIGS. 26A and 26B, driver ICs may be mounted as both the scanning line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different.

画素領域は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャネル形成領域を構成することにより2〜10cm/V・secの電界効果移動度を得ることができる。また本発明を用いると、パターンを所望の形状に制御性よく形成することができるので、微細な配線もショート等の不良が生じることなく安定的に形成することができる。このように、システムオンパネル化を実現した表示パネルを作製することができる。 In the pixel region, signal lines and scanning lines intersect to form a matrix, and transistors are arranged corresponding to the respective intersections. The present invention is characterized in that a TFT having an amorphous semiconductor or semi-amorphous semiconductor as a channel portion is used as a transistor arranged in a pixel region. The amorphous semiconductor is formed by a method such as a plasma CVD method or a sputtering method. A semi-amorphous semiconductor can be formed by a plasma CVD method at a temperature of 300 ° C. or lower. For example, even a non-alkali glass substrate having an outer dimension of 550 × 650 mm has a film thickness necessary for forming a transistor. Is formed in a short time. Such a feature of the manufacturing technique is effective in manufacturing a large-screen display device. In addition, a semi-amorphous TFT can obtain a field effect mobility of 2 to 10 cm 2 / V · sec by forming a channel formation region with SAS. Further, when the present invention is used, a pattern can be formed in a desired shape with good controllability, so that fine wiring can be stably formed without causing defects such as a short circuit. Thus, a display panel that realizes system-on-panel can be manufactured.

半導体層をSASで形成したTFTを用いることにより、走査線側駆動回路も基板上に一体形成することができ、半導体層をASで形成したTFTを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方にドライバICを実装するとよい。 By using TFTs in which the semiconductor layer is formed of SAS, the scanning line side driver circuit can also be integrally formed on the substrate. In the case of using TFTs in which the semiconductor layer is formed of AS, the scanning line side driver circuit and the signal A driver IC may be mounted on both the line side drive circuits.

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにすることが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバICを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバをIC構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。 In that case, it is preferable that the specifications of the driver ICs used on the scanning line side and the signal line side are different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors included in the driver IC on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. For this reason, it is preferable to set the channel length of the transistors constituting the driver IC by the micron rule.

ドライバICの実装方法は、特に限定されるものではなく、COG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。 The method for mounting the driver IC is not particularly limited, and a COG method, a wire bonding method, or a TAB method can be used.

ドライバICの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすことができる。 By setting the thickness of the driver IC to be the same as that of the counter substrate, the height between the two becomes substantially the same, which contributes to the reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, the number of driver ICs to be mounted in one pixel region can be reduced by mounting the drive circuit with a driver IC that is longer than the IC chip as shown in this embodiment.

以上のようにして、表示パネルに駆動回路を組み入れることができる。 As described above, a driver circuit can be incorporated in the display panel.

(実施の形態13)
実施の形態4乃至11によって作製される表示パネル(EL表示パネル、液晶表示パネル)において、半導体層を非晶質半導体、又はSASで形成し、走査線側の駆動回路を基板上に形成する例を示す。
(Embodiment 13)
Examples of display panels (EL display panels and liquid crystal display panels) manufactured according to Embodiment Modes 4 to 11 in which a semiconductor layer is formed using an amorphous semiconductor or SAS and a driver circuit on the scan line side is formed over a substrate. Indicates.

図31は、1〜15cm/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 FIG. 31 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS capable of obtaining a field effect mobility of 1 to 15 cm 2 / V · sec.

図31において8500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。8501はバッファ回路であり、その先に画素8502が接続される。 In FIG. 31, a block denoted by reference numeral 8500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 8501 denotes a buffer circuit to which a pixel 8502 is connected.

図32は、パルス出力回路8500の具体的な構成を示したものであり、nチャネル型のTFT8601〜8613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。 FIG. 32 shows a specific structure of the pulse output circuit 8500, and the circuit is composed of n-channel TFTs 8601-8613. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路8501の具体的な構成を図33に示す。バッファ回路も同様にnチャネル型のTFT8620〜8635で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。 A specific configuration of the buffer circuit 8501 is shown in FIG. Similarly, the buffer circuit includes n-channel TFTs 8620 to 8635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm.

このような回路を実現するには、TFT相互を配線によって接続する必要がある。 In order to realize such a circuit, it is necessary to connect the TFTs by wiring.

以上のようにして、表示パネルに駆動回路を組み入れることができる。 As described above, a driver circuit can be incorporated in the display panel.

(実施の形態14)
本実施の形態を図16を用いて説明する。図16は、本発明を適用して作製されるTFT基板2800を用いてEL表示モジュールを構成する一例を示している。図16において、TFT基板2800上には、画素により構成された画素部が形成されている。
(Embodiment 14)
This embodiment will be described with reference to FIG. FIG. 16 shows an example in which an EL display module is formed using a TFT substrate 2800 manufactured by applying the present invention. In FIG. 16, a pixel portion including pixels is formed over the TFT substrate 2800.

図16では、画素部の外側であって、駆動回路と画素との間に、画素に形成されたものと同様なTFT又はそのTFTのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部2801が備えられている。駆動回路2809は、単結晶半導体で形成されたドライバIC、ガラス基板上に多結晶半導体膜で形成されたスティックドライバIC、若しくはSASで形成された駆動回路などが適用されている。 In FIG. 16, the same TFT as that formed in the pixel or the gate of the TFT and one of the source and the drain is connected between the driving circuit and the pixel outside the pixel portion, and similar to the diode. The protection circuit portion 2801 operated in the above is provided. As the driver circuit 2809, a driver IC formed of a single crystal semiconductor, a stick driver IC formed of a polycrystalline semiconductor film over a glass substrate, a driver circuit formed of SAS, or the like is applied.

TFT基板2800は、液滴吐出法で形成されたスペーサ2806a、スペーサ2806bを介して封止基板2820と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、2枚の基板の間隔を一定に保つために設けておくことが好ましい。TFT2802、TFT2803とそれぞれ接続する発光素子2804、発光素子2805上であって、TFT基板2800と封止基板2820との間にある空隙には少なくとも可視領域の光に対して透光性を有する樹脂材料を充填して固定化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。 The TFT substrate 2800 is fixed to the sealing substrate 2820 through spacers 2806a and 2806b formed by a droplet discharge method. The spacer is preferably provided to keep the distance between the two substrates constant even when the substrate is thin and the area of the pixel portion is increased. Resin material having light-transmitting property at least in the visible region in the gap between the TFT substrate 2800 and the sealing substrate 2820 on the light-emitting element 2804 and the light-emitting element 2805 connected to the TFT 2802 and the TFT 2803, respectively. And may be fixed, or may be filled with dehydrated nitrogen or inert gas.

図16では発光素子2804、発光素子2805を上方放射型(トップエミッション型)の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素を赤色、緑色、青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板2820側に各色に対応した着色層2807a、着色層2807b、着色層2807cを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素を白色発光素子として着色層2807a、着色層2807b、着色層2807cと組み合わせても良い。 FIG. 16 shows a case where the light-emitting element 2804 and the light-emitting element 2805 are configured as an upward emission type (top emission type), in which light is emitted in the direction of the arrow shown in the drawing. Each pixel can perform multicolor display by changing the emission color of the pixels to red, green, and blue. At this time, by forming the colored layer 2807a, the colored layer 2807b, and the colored layer 2807c corresponding to each color on the sealing substrate 2820 side, the color purity of the emitted light can be increased. Alternatively, the pixel may be combined with a colored layer 2807a, a colored layer 2807b, or a colored layer 2807c as a white light emitting element.

外部回路である駆動回路2809は、外部回路基板2811の一端に設けられた走査線若しくは信号線接続端子と、配線基板2810で接続される。また、TFT基板2800に接して若しくは近接させて、熱を機器の外部へ伝えるために使われる、パイプ状の高効率な熱伝導デバイスであるヒートパイプ2813と放熱板2812を設け、放熱効果を高める構成としても良い。 A driver circuit 2809 which is an external circuit is connected to a scanning line or a signal line connection terminal provided at one end of the external circuit board 2811 through a wiring board 2810. Further, a heat pipe 2813 and a heat radiating plate 2812 which are pipe-like high-efficiency heat conduction devices used for transferring heat to the outside of the device in contact with or close to the TFT substrate 2800 are provided to enhance the heat radiation effect. It is good also as a structure.

なお、図16では、トップエミッションのEL表示モジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造、もちろん上面、下面両方から光が放射する両方放射構造としても良い。 Although the top emission EL display module is shown in FIG. 16, the configuration of the light emitting element and the arrangement of the external circuit board may be changed to have a bottom emission structure, of course, a dual emission structure in which light is emitted from both the upper and lower surfaces.

また、EL表示モジュールは、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上方放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ/4板とλ/2板とを用い、光を制御できるように設計すればよい。構成としては、TFT基板側から順に、発光素子、封止基板(封止材)、位相差板(λ/4板、λ/2板)、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両方放射される両方放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高精細で精密な画像を表示することができる。 In addition, the EL display module may block reflected light of light incident from the outside using a retardation plate or a polarizing plate. In the case of an upward emission display device, an insulating layer serving as a partition wall may be colored and used as a black matrix. This partition wall can also be formed by a droplet discharge method or the like. Carbon black or the like may be mixed with a pigment-based black resin or a resin material such as polyimide, or may be laminated. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. As the phase difference plate, a λ / 4 plate and a λ / 2 plate may be used and designed so as to control light. As a structure, it became a structure of a light emitting element, a sealing substrate (sealing material), a phase difference plate (λ / 4 plate, λ / 2 plate), and a polarizing plate in order from the TFT substrate side, and was emitted from the light emitting element. The light passes through these and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both in the case of a dual emission type display device that emits both. Further, an antireflection film may be provided outside the polarizing plate. Thereby, it is possible to display a higher-definition and precise image.

TFT基板2800において、画素部が形成された側にシール材や接着性の樹脂を用いて樹脂フィルムを貼り付けて封止構造を形成してもよい。本実施の形態では、ガラス基板を用いるガラス封止を示したが、樹脂による樹脂封止、プラスチックによるプラスチック封止、フィルムによるフィルム封止、など様々な封止方法を用いることができる。樹脂フィルムの表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。 In the TFT substrate 2800, a sealing structure may be formed by attaching a resin film to the side where the pixel portion is formed using a sealing material or an adhesive resin. Although glass sealing using a glass substrate is described in this embodiment mode, various sealing methods such as resin sealing using a resin, plastic sealing using a plastic, and film sealing using a film can be used. A gas barrier film for preventing the permeation of water vapor may be provided on the surface of the resin film. By adopting a film sealing structure, further reduction in thickness and weight can be achieved.

本実施の形態は、実施の形態1乃至8、実施の形態12、実施の形態13とそれぞれ組み合わせて用いることが可能である。 This embodiment mode can be used in combination with each of Embodiment Modes 1 to 8, Embodiment 12, and Embodiment 13.

(実施の形態15)
本実施の形態を図20(A)及び図20(B)を用いて説明する。図20(A)、図20(B)は、本発明を適用して作製されるTFT基板2600を用いて液晶表示モジュールを構成する一例を示している。
(Embodiment 15)
This embodiment will be described with reference to FIGS. 20A and 20B. 20A and 20B illustrate an example in which a liquid crystal display module is formed using a TFT substrate 2600 manufactured by applying the present invention.

図20(A)は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシール材2602により固着され、その間に画素部2603と液晶層2604が設けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の外側には偏光板2606、2607、拡散板2613が配設されている。光源は冷陰極管2610と反射板2611により構成され、外部回路基板2612は、フレキシブル配線基板2609によりTFT基板2600と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。外部回路である駆動回路2608は、外部回路基板2612の一端に設けられた走査線若しくは信号線接続端子と、フレキシブル配線基板2609で接続される。 FIG. 20A illustrates an example of a liquid crystal display module, in which a TFT substrate 2600 and a counter substrate 2601 are fixed to each other with a sealant 2602, and a pixel portion 2603 and a liquid crystal layer 2604 are provided therebetween to form a display region. The colored layer 2605 is necessary for color display. In the case of the RGB method, a colored layer corresponding to each color of red, green, and blue is provided corresponding to each pixel. Polarizing plates 2606 and 2607 and a diffusion plate 2613 are disposed outside the TFT substrate 2600 and the counter substrate 2601. The light source is composed of a cold cathode tube 2610 and a reflection plate 2611. The external circuit board 2612 is connected to the TFT substrate 2600 by a flexible wiring board 2609, and external circuits such as a control circuit and a power supply circuit are incorporated. Moreover, you may laminate | stack in the state which had the phase difference plate between the polarizing plate and the liquid-crystal layer. A driver circuit 2608 which is an external circuit is connected to a scanning line or a signal line connection terminal provided at one end of the external circuit board 2612 by a flexible wiring board 2609.

液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi−domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)などを用いることができる。 The liquid crystal display module includes a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an MVA (Multi-domain Vertical Alignment) mode, and a PVA (SMB). Axial Symmetrical Aligned Micro-cell (OCB) mode, OCB (Optical Compensated Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (Anti-Ferroelectric Liquid) Kill.

図20(B)は図20(A)の液晶表示モジュールにOCBモードを適用した一例であり、FS−LCD(Field sequential−LCD)となっている。FS−LCDは、1フレーム期間に赤色発光と緑色発光と青色発光をそれぞれ行うものであり、時間分割を用いて画像を合成しカラー表示を行うことが可能である。また、各発光を発光ダイオードまたは冷陰極管等で行うので、カラーフィルタが不要である。よって、3原色のカラーフィルタを並べ、各色の表示領域を限定する必要がなく、どの領域でも3色全ての表示を行うことができる。一方、1フレーム期間に3色の発光を行うため、液晶の高速な応答が求められる。本発明の表示装置に、FS方式を用いたFLCモード、及びOCBモードを適用し、高性能で高画質な表示装置、また液晶テレビジョン装置を完成させることができる。 FIG. 20B is an example in which the OCB mode is applied to the liquid crystal display module of FIG. 20A, and is an FS-LCD (Field sequential-LCD). The FS-LCD emits red light, green light, and blue light in one frame period, and can perform color display by combining images using time division. Further, since each light emission is performed by a light emitting diode or a cold cathode tube, a color filter is unnecessary. Therefore, it is not necessary to arrange the color filters of the three primary colors and limit the display area of each color, and it is possible to display all three colors in any area. On the other hand, since the three colors emit light in one frame period, a high-speed response of the liquid crystal is required. By applying the FLC mode using the FS method and the OCB mode to the display device of the present invention, a high-performance and high-quality display device and a liquid crystal television device can be completed.

OCBモードの液晶層は、いわゆるπセル構造を有している。πセル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。このベンド配向が白表示となる。さらに電圧を印加するとベンド配向の液晶分子が両基板と垂直に配向し、光が透過しない状態となる。なお、OCBモードにすると、従来のTNモードより約10倍速い高速応答性を実現できる。 The liquid crystal layer in the OCB mode has a so-called π cell structure. The π cell structure is a structure in which the pretilt angles of liquid crystal molecules are aligned in a plane-symmetric relationship with respect to the center plane between the active matrix substrate and the counter substrate. The alignment state of the π cell structure is splay alignment when no voltage is applied between the substrates, and shifts to bend alignment when a voltage is applied. This bend orientation is white. When a voltage is further applied, the bend-aligned liquid crystal molecules are aligned perpendicularly to both substrates, and light is not transmitted. In the OCB mode, high-speed response that is about 10 times faster than the conventional TN mode can be realized.

また、FS方式に対応するモードとして、高速動作が可能な強誘電性液晶(FLC:Ferroelectric Liquid Crystal)を用いたHV(Half V)−FLC、SS(Surface Stabilized)−FLCなども用いることができる。OCBモードは粘度の比較的低いネマチック液晶を用い、HV−FLC、SS−FLCには、強誘電相を有するスメクチック液晶を用いることができる。 Further, as a mode corresponding to the FS method, HV (Half V) -FLC using a ferroelectric liquid crystal (FLC) capable of high-speed operation, SS (Surface Stabilized) -FLC, or the like can be used. . A nematic liquid crystal having a relatively low viscosity is used for the OCB mode, and a smectic liquid crystal having a ferroelectric phase can be used for HV-FLC and SS-FLC.

また、液晶表示モジュールの光学応答速度は、液晶表示モジュールのセルギャップを狭くすることで高速化する。また液晶材料の粘度を下げることでも高速化できる。上記高速化は、TNモードの液晶表示モジュールの画素領域の画素ピッチが30μm以下の場合に、より効果的である。また、印加電圧を一瞬だけ高く(または低く)するオーバードライブ法により、より高速化が可能である。 The optical response speed of the liquid crystal display module is increased by narrowing the cell gap of the liquid crystal display module. The speed can also be increased by reducing the viscosity of the liquid crystal material. The increase in speed is more effective when the pixel pitch of the pixel region of the TN mode liquid crystal display module is 30 μm or less. Further, the speed can be further increased by the overdrive method in which the applied voltage is increased (or decreased) for a moment.

図20(B)の液晶表示モジュールは透過型の液晶表示モジュールを示しており、光源として赤色光源2910a、緑色光源2910b、青色光源2910cが設けられている。光源は赤色光源2910a、緑色光源2910b、青色光源2910cのそれぞれオンオフを制御するために、制御部2912が設置されている。制御部2912によって、各色の発光は制御され、液晶に光は入射し、時間分割を用いて画像を合成し、カラー表示が行われる。 The liquid crystal display module in FIG. 20B is a transmissive liquid crystal display module, and a red light source 2910a, a green light source 2910b, and a blue light source 2910c are provided as light sources. The light source is provided with a controller 2912 for controlling on / off of the red light source 2910a, the green light source 2910b, and the blue light source 2910c. The light emission of each color is controlled by the control unit 2912, light enters the liquid crystal, an image is synthesized using time division, and color display is performed.

以上のように本発明を用いると、高精細細、高信頼性の液晶表示モジュールを作製することができる。 As described above, by using the present invention, a high-definition thin and highly reliable liquid crystal display module can be manufactured.

本実施の形態は、実施の形態1乃至3、実施の形態9乃至13とそれぞれ組み合わせて用いることが可能である。 This embodiment mode can be used in combination with each of Embodiment Modes 1 to 3 and Embodiments 9 to 13.

(実施の形態16)
本発明によって形成される表示装置によって、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)を完成させることができる。図27はテレビジョン装置の主要な構成を示すブロック図を示している。
(Embodiment 16)
With the display device formed according to the present invention, a television device (also simply referred to as a television or a television receiver) can be completed. FIG. 27 is a block diagram showing a main configuration of the television device.

図25(A)は本発明に係る表示パネルの構成を示す平面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであってRGBを用いたフルカラー表示であれば1024×768×3(RGB)、UXGAであってRGBを用いたフルカラー表示であれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させ、RGBを用いたフルカラー表示であれば1920×1080×3(RGB)とすれば良い。 FIG. 25A is a plan view showing a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scanning line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For full color display using XGA and RGB, 1024 × 768 × 3 (RGB), and for full color display using UXGA and RGB, 1600 × 1200. If it corresponds to x3 (RGB) and full spec high vision and is full color display using RGB, it may be 1920 x 1080 x 3 (RGB).

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素部2701の画素それぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極層側が走査線と、ソース若しくはドレイン電極層側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。 The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each pixel of the pixel portion 2701 is provided with a switching element and a pixel electrode layer connected to the switching element. A typical example of the switching element is a TFT, and the gate electrode layer side of the TFT is connected to the scanning line, and the source or drain electrode layer side is connected to the signal line, so that each pixel is independently input by a signal input from the outside. It can be controlled.

図25(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図26(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図26(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図26において、ドライバIC2751は、FPC(Flexible printed circuit)2750と接続している。 FIG. 25A shows the structure of a display panel in which signals input to the scan lines and signal lines are controlled by an external driver circuit. As shown in FIG. 26A, COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by a glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 26B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 26, the driver IC 2751 is connected to an FPC (Flexible Printed Circuit) 2750.

また、画素に設けるTFTを結晶性を有する半導体で形成する場合には、図25(B)に示すように走査線側駆動回路3702を基板3700上に形成することもできる。図25(B)において、画素部3701は、信号線側入力端子2704と接続した図25(A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図25(C)に示すように、画素部4701、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形成することもできる。 In the case where a TFT provided for a pixel is formed using a crystalline semiconductor, the scan line driver circuit 3702 can be formed over the substrate 3700 as shown in FIG. In FIG. 25B, the pixel portion 3701 is controlled by an external driver circuit as in FIG. 25A connected to the signal line side input terminal 2704. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, as illustrated in FIG. 25C, a pixel portion 4701, a scan line driver circuit 4702, and a signal The line driver circuit 4704 can be formed over the substrate 4700 integrally.

表示パネルには、図25(A)で示すような構成として、図27において、画素部901のみが基板上に形成されて走査線側駆動回路903と信号線側駆動回路902とが、図26(B)のようなTAB方式により実装される場合と、図26(A)のようなCOG方式により実装される場合と、図25(B)に示すようにTFTを形成し、画素部901と走査線側駆動回路903を基板上に形成し信号線側駆動回路902を別途ドライバICとして実装する場合、また図26(C)で示すように画素部901と信号線側駆動回路902と走査線側駆動回路903を基板上に一体形成する場合などがあるが、どのような形態としても良い。 The display panel has a structure as shown in FIG. 25A. In FIG. 27, only the pixel portion 901 is formed over the substrate, and the scan line side driver circuit 903 and the signal line side driver circuit 902 are shown in FIG. A TFT is formed as shown in FIG. 25B when mounted by the TAB method as shown in FIG. 26A, when mounted by the COG method as shown in FIG. In the case where the scan line side driver circuit 903 is formed over the substrate and the signal line side driver circuit 902 is separately mounted as a driver IC, as shown in FIG. 26C, the pixel portion 901, the signal line side driver circuit 902, and the scan line The side drive circuit 903 may be integrally formed on the substrate, but any form is possible.

図27において、その他の外部回路の構成として、映像信号の入力側では、チューナ904で受信した信号のうち、映像信号を増幅する映像信号増幅回路905と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路906と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路907などからなっている。コントロール回路907は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路908を設け、入力デジタル信号をm個に分割して画素部901に供給する構成としても良い。 27, as other external circuit configurations, on the video signal input side, among the signals received by the tuner 904, the video signal amplification circuit 905 that amplifies the video signal and the signal output therefrom are red, green, and so on. , A video signal processing circuit 906 for converting into a color signal corresponding to each color of blue, a control circuit 907 for converting the video signal into an input specification of the driver IC, and the like. The control circuit 907 outputs a signal to each of the scanning line side and the signal line side. In the case of digital driving, a signal dividing circuit 908 may be provided on the signal line side so that an input digital signal is divided into m pieces and supplied to the pixel portion 901.

チューナ904で受信した信号のうち、音声信号は、音声信号増幅回路909に送られ、その出力は音声信号処理回路910を経てスピーカー913に供給される。制御回路911は受信局(受信周波数)や音量の制御情報を入力部912から受け、チューナ904や音声信号処理回路910に信号を送出する。 Of the signals received by the tuner 904, the audio signal is sent to the audio signal amplifier circuit 909, and the output is supplied to the speaker 913 via the audio signal processing circuit 910. The control circuit 911 receives control information on the receiving station (reception frequency) and volume from the input unit 912 and sends a signal to the tuner 904 and the audio signal processing circuit 910.

これらの表示モジュールを、図28(A)、(B)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示モジュールとして液晶表示モジュールを用いれば液晶テレビジョン装置、ELモジュールを用いればELテレビジョン装置、またプラズマテレビジョン、電子ぺーパーなども作製することができる。図28(A)において、表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。 As shown in FIGS. 28A and 28B, these display modules can be incorporated into a housing to complete a television device. If a liquid crystal display module is used as the display module, a liquid crystal television device can be manufactured. If an EL module is used, an EL television device, a plasma television, an electronic paper, or the like can be manufactured. In FIG. 28A, a main screen 2003 is formed using a display module, and a speaker portion 2009, operation switches, and the like are provided as accessory equipment. Thus, a television device can be completed according to the present invention.

筐体2001に表示用パネル2002が組みこまれ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより、受信機2005により一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置2006にも出力する情報を表示する表示部2007が設けられていても良い。 A display panel 2002 is incorporated in the housing 2001, and connected to a wired or wireless communication network via a modem 2004, so that the receiver 2005 can be unidirectional (sender to receiver) or bidirectional (sender and sender). Information communication between recipients or between recipients) can also be performed. The television device can be operated by a switch incorporated in the housing or a separate remote control device 2006. The remote control device 2006 is also provided with a display portion 2007 for displaying information to be output. Also good.

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003及びサブ画面2008を本発明の液晶表示用パネルで形成することができるが、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用パネルで形成し、サブ画面2008をEL表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とすることができる。 In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 and the sub screen 2008 can be formed using the liquid crystal display panel of the present invention. However, the main screen 2003 is formed using an EL display panel with an excellent viewing angle, and the sub screen has low power consumption. It may be formed of a liquid crystal display panel that can be displayed with In order to prioritize low power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen 2008 may be formed using an EL display panel, and the sub screen may be blinkable. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.

図28(B)は例えば20〜80インチの大型の表示部を有するテレビジョン装置であり、筐体2010、表示部2011、操作部であるリモコン装置2012、スピーカー部2013等を含む。本発明は、表示部2011の作製に適用される。図28(B)のテレビジョン装置は、壁かけ型となっており、設置するスペースを広く必要としない。 FIG. 28B illustrates a television device having a large display portion of 20 to 80 inches, for example, which includes a housing 2010, a display portion 2011, a remote control device 2012 that is an operation portion, a speaker portion 2013, and the like. The present invention is applied to manufacture of the display portion 2011. The television device in FIG. 28B is a wall-hanging type and does not require a large installation space.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television device, but can be applied to various uses such as a monitor for a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

本実施の形態は、上記の実施の形態1乃至15と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 15 as appropriate.

(実施の形態17)
本発明に係る電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図29を参照して説明する。
(Embodiment 17)
As electronic devices according to the present invention, portable information such as a television device (also simply referred to as a television or a television receiver), a digital camera, a digital video camera, a cellular phone device (also simply referred to as a cellular phone or a cellular phone), a PDA, etc. Examples include a terminal, a portable game machine, a computer monitor, a computer, an audio playback device such as a car audio, and an image playback device including a recording medium such as a home game machine. A specific example will be described with reference to FIG.

図29(A)に示す携帯情報端末機器は、本体9201、表示部9202等を含んでいる。表示部9202は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性の携帯情報端末機器を低価格で提供することができる。 A portable information terminal device illustrated in FIG. 29A includes a main body 9201, a display portion 9202, and the like. The display device of the present invention can be applied to the display portion 9202. As a result, since it can be manufactured at a low cost with a simplified process, a highly reliable portable information terminal device can be provided at a low price.

図29(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701及び表示部9702は本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性のデジタルビデオカメラを低価格で提供することができる。 A digital video camera shown in FIG. 29B includes a display portion 9701, a display portion 9702, and the like. The display device of the present invention can be applied to the display portion 9701 and the display portion 9702. As a result, a highly reliable digital video camera can be provided at a low price because it can be manufactured at a low cost with a simplified process.

図29(C)に示す携帯電話機は、本体9101、表示部9102等を含んでいる。表示部9102は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性の携帯電話機を低価格で提供することができる。 A cellular phone shown in FIG. 29C includes a main body 9101, a display portion 9102, and the like. The display device of the present invention can be applied to the display portion 9102. As a result, a highly reliable mobile phone can be provided at a low price because it can be manufactured at a low cost with a simplified process.

図29(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性のテレビジョン装置を低価格で提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広いものに、本発明の表示装置を適用することができる。 A portable television device illustrated in FIG. 29D includes a main body 9301, a display portion 9302, and the like. The display device of the present invention can be applied to the display portion 9302. As a result, a highly reliable television device can be provided at a low price because it can be manufactured at a low cost with a simplified process. In addition, the present invention can be applied to a wide variety of television devices, from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). The display device can be applied.

図29(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性のコンピュータを低価格で提供することができる。 A portable computer shown in FIG. 29E includes a main body 9401, a display portion 9402, and the like. The display device of the present invention can be applied to the display portion 9402. As a result, a highly reliable computer can be provided at a low price because it can be manufactured at a low cost with a simplified process.

このように、本発明の表示装置により、高信頼性及び高性能な電子機器を低価格で提供することができる。 As described above, the display device of the present invention can provide a highly reliable and high-performance electronic device at a low price.

本実施の形態は、上記の実施の形態1乃至16と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 16 as appropriate.

本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置法を説明する図。4A and 4B illustrate a display device method of the invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of the display module of this invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of the display module of this invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明の表示装置の平面図。The top view of the display apparatus of this invention. 本発明の表示装置の平面図。The top view of the display apparatus of this invention. 本発明が適用される電子機器の主要な構成を示すブロック図。1 is a block diagram illustrating a main configuration of an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図。4A and 4B each illustrate a circuit structure in the case where a scan line side driver circuit is formed using TFTs in a display panel of the present invention; 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(シフトレジスタ回路)。4A and 4B illustrate a circuit structure in the case where a scan line driver circuit is formed using TFTs in a display panel of the present invention (shift register circuit). 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(バッファ回路)。4A and 4B illustrate a circuit configuration in the case where a scan line side driver circuit is formed using TFTs in a display panel of the present invention (buffer circuit). 本発明に適用できるマスクを説明する図。The figure explaining the mask applicable to this invention. 本発明に適用できる成膜装置を説明する図。1A and 1B illustrate a film formation apparatus that can be applied to the present invention.

符号の説明Explanation of symbols

50 第1の電極層
52 電界発光層
53 第2の電極層
54 絶縁層
54a 絶縁層
54b 絶縁層
60 第1の電極層
61 発光材料
62 電界発光層
63 第2の電極層
64 絶縁層
64a 絶縁層
64b 絶縁層
100 基板
101 基板
103 ゲート電極層
104 ゲート電極層
104a ゲート電極層
104b ゲート電極層
105 ゲート絶縁層
107 開口
108 半導体層
109 半導体層
110 半導体層
111 半導体層
113 マスク
114 半導体層
115 半導体層
116 ドレイン電極層
117 ドレイン電極層
118 ドレイン電極層
119 ドレイン電極層
120a 半導体層
120b 半導体層
121a 半導体層
121b 半導体層
123 絶縁層
124 マスク
125 開口
126 第1の電極層
131 絶縁層
132 電界発光層
133 第2の電極層
139a トランジスタ
139b トランジスタ
150 基板
151a 下地膜
151b 下地膜
157 ゲート絶縁層
167 絶縁膜
168 絶縁膜
178 端子電極層
179a 配線
179b 配線
181 絶縁膜
185 第1の電極層
186 絶縁層
188 発光層
189 第2の電極層
190 発光素子
192 シール材
193 充填材
194 FPC
195 封止基板
196 異方性導電層
201 領域
202 外部端子接続領域
203 配線領域
204 周辺駆動回路領域
205 接続領域
206 画素領域
207 周辺駆動回路領域
208 周辺駆動回路領域
209 周辺駆動回路領域
210 対向基板
220 トランジスタ
231 偏光板(偏光子)
232 ドレイン電極層
233 偏光板(偏光子)
235 絶縁層
250 基板
251 画素電極層
252 絶縁層
253 絶縁層
254 液晶層
255 薄膜トランジスタ
256 対向電極層
257 ブラックマトリクス
258 カラーフィルタ
265 薄膜トランジスタ
275 薄膜トランジスタ
281 スペーサ
282 シール材
285 薄膜トランジスタ
286 FPC
287 端子電極層
288 異方性導電層
300 基板
301a 導電層
301b 導電層
301c 導電層
301d 導電層
302 絶縁膜
303 マスク
305a 開口
305b 開口
305c 開口
305d 開口
306 絶縁層
306a 絶縁層
306b 絶縁層
306c 絶縁層
307a 導電膜
307b 導電膜
310 開口
312 凸部
312a 凸部
312b 凸部
313 反応ガス
350 支持基板
351 凸部
352 開口
353 マスク
360 バックライトユニット
361 光源
362 ランプリフレクタ
364 反射板
365 導光板
366 拡散板
460 基板
461 薄膜トランジスタ
462 ドレイン電極層
463 第1の電極層
464 電界発光層
465 第2の電極層
470 基板
471 薄膜トランジスタ
472 第1の電極層
473 電界発光層
474 第2の電極層
475 配線層
480 基板
481 薄膜トランジスタ
482 絶縁層
484 第1の電極層
485 電界発光層
486 電極層
487a ドレイン電極層
487b ドレイン電極層
493 ゲート電極層
494 半導体層
495a 半導体層
495b 半導体層
496 チャネル保護層
497 ゲート絶縁膜
498 配線層
499 絶縁層
580 基板
581 トランジスタ
582 ゲート電極層
583 絶縁層
584 ゲート絶縁層
585a 配線層
585b 配線層
586 半導体層
587a 第1の電極層
587b 第1の電極層
588 第2の電極層
589 球形粒子
594 キャビティ
595 充填材
596 基板
590a 黒色領域
590b 白色領域
598 絶縁層
600 基板
602 外部端子接続領域
603 封止領域
604a 下地膜
604b 下地膜
606 画素領域
607 駆動回路領域
608a 駆動回路領域
608b 駆動回路領域
611 絶縁膜
612 絶縁膜
615 絶縁層
620 トランジスタ
621 トランジスタ
622 トランジスタ
623 容量素子
630 画素電極層
631 絶縁層
632 液晶層
633 絶縁層
634 導電層
635 着色層
637 スペーサ
641 偏光子
642 偏光子
643 偏光子(偏光板)
644a ドレイン電極層
644b ドレイン電極層
678a 端子電極層
692 シール材
694 FPC
695 対向基板
696 異方性導電体層
700 基板
701 導電層
702 絶縁膜
703 マスク
705 開口
706a 絶縁層
706b 絶縁層
707 導電膜
730 基板
731 導電層
732 絶縁膜
733 マスク
735 開口
736a 絶縁層
736b 絶縁層
737 導電膜
740 基板
741 導電層
742 絶縁膜
743 マスク
745 開口
746a 絶縁層
746b 絶縁層
747 導電膜
760 基板
761 導電層
762 絶縁膜
763 マスク
763a マスク
763b マスク
763c マスク
763d マスク
765 開口
766 絶縁層
767 導電膜
802 層
803 層
804 層
850 第2の電極層
860 電界発光層
765a 開口
765b 開口
765c 開口
765d 開口
870 第1の電極層
901 画素部
902 信号線側駆動回路
903 走査線側駆動回路
904 チューナ
905 映像信号増幅回路
906 映像信号処理回路
907 コントロール回路
908 信号分割回路
909 音声信号増幅回路
910 音声信号処理回路
911 制御回路
912 入力部
913 スピーカー
1300 チャンバー
1301 電極
1302 電極
1303 高周波電源
1304 制御回路
1305 供給系
1306 バルブ
1307 排気系
1308 バルブ
1309 ヒータ
1310 被処理基板
1311 絶縁層
1312 マスク
1600 基板
1601 対向基板
1602 ゲート配線層
1603 ゲート電極層
1606 ゲート絶縁層
1609 半導体層
1610 半導体層
1611 半導体層
1616 配線層
1618 配線層
1619 配線層
1623 開口(コンタクトホール)
1624 画素電極層
1625 スリット
1626 画素電極層
1627 開口(コンタクトホール)
1628 TFT
1629 TFT
1632 遮光膜
1636 着色層
1637 平坦化膜
1640 対向電極層
1641 スリット
1646 配向膜
1648 配向膜
1650 液晶
2001 筐体
2002 表示用パネル
2003 主画面
2004 モデム
2005 受信機
2006 リモコン装置
2007 表示部
2008 サブ画面
2009 スピーカー部
2010 筐体
2011 表示部
2012 リモコン装置
2013 スピーカー部
2200 基板
2201 基板
2202 光吸収膜
2203 レーザ光
2204a 光吸収膜
2205 光吸収層
2206 光吸収層
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 液晶層
2605 着色層
2606 偏光板
2607 偏光板
2608 駆動回路
2609 配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2700 基板
2701 画素部
2702 画素
2703 走査線側入力端子
2704 信号線側入力端子
2750 FPC
2751 ドライバIC
2800 TFT基板
2801 保護回路部
2802 TFT
2803 TFT
2804 発光素子
2805 発光素子
2806a スペーサ
2806b スペーサ
2807a 着色層
2807b 着色層
2807c 着色層
2809 駆動回路
2810 配線基板
2811 外部回路基板
2812 放熱板
2813 ヒートパイプ
2820 封止基板
2910a 赤色光源
2910b 緑色光源
2910c 青色光源
2912 制御部
3700 基板
3701 画素部
3702 走査線側駆動回路
3704 信号線側入力端子
4700 基板
4701 画素部
4702 走査線駆動回路
4704 信号線駆動回路
8500 パルス出力回路
8501 バッファ回路
8502 画素
8601〜8613 TFT
8620〜8635 TFT
9101 本体
9102 表示部
9201 本体
9202 表示部
9301 本体
9302 表示部
9401 本体
9402 表示部
9701 表示部
9702 表示部
50 first electrode layer 52 electroluminescent layer 53 second electrode layer 54 insulating layer 54a insulating layer 54b insulating layer 60 first electrode layer 61 luminescent material 62 electroluminescent layer 63 second electrode layer 64 insulating layer 64a insulating layer 64b Insulating layer 100 Substrate 101 Substrate 103 Gate electrode layer 104 Gate electrode layer 104a Gate electrode layer 104b Gate electrode layer 105 Gate insulating layer 107 Opening 108 Semiconductor layer 109 Semiconductor layer 110 Semiconductor layer 111 Semiconductor layer 113 Mask 114 Semiconductor layer 115 Semiconductor layer 116 Drain electrode layer 117 Drain electrode layer 118 Drain electrode layer 119 Drain electrode layer 120a Semiconductor layer 120b Semiconductor layer 121a Semiconductor layer 121b Semiconductor layer 123 Insulating layer 124 Mask 125 Opening 126 First electrode layer 131 Insulating layer 132 Electroluminescent layer 133 Second Electrode layer 13 9a transistor 139b transistor 150 substrate 151a base film 151b base film 157 gate insulating layer 167 insulating film 168 insulating film 178 terminal electrode layer 179a wiring 179b wiring 181 insulating film 185 first electrode layer 186 insulating layer 188 light emitting layer 189 second electrode Layer 190 Light-emitting element 192 Sealant 193 Filler 194 FPC
195 Sealing substrate 196 Anisotropic conductive layer 201 Region 202 External terminal connection region 203 Wiring region 204 Peripheral drive circuit region 205 Connection region 206 Pixel region 207 Peripheral drive circuit region 208 Peripheral drive circuit region 209 Peripheral drive circuit region 210 Counter substrate 220 Transistor 231 Polarizing plate (polarizer)
232 Drain electrode layer 233 Polarizing plate (polarizer)
235 Insulating layer 250 Substrate 251 Pixel electrode layer 252 Insulating layer 253 Insulating layer 254 Liquid crystal layer 255 Thin film transistor 256 Counter electrode layer 257 Black matrix 258 Color filter 265 Thin film transistor 275 Thin film transistor 281 Spacer 282 Sealing material 285 Thin film transistor 286 FPC
287 Terminal electrode layer 288 Anisotropic conductive layer 300 Substrate 301a Conductive layer 301b Conductive layer 301c Conductive layer 301d Conductive layer 302 Insulating film 303 Mask 305a Opening 305b Opening 305c Opening 305d Opening 306 Insulating layer 306a Insulating layer 306b Insulating layer 306c Insulating layer 307a Conductive film 307b Conductive film 310 Opening 312 Convex part 312a Convex part 312b Convex part 313 Reaction gas 350 Support substrate 351 Convex part 352 Opening 353 Mask 360 Backlight unit 361 Light source 362 Lamp reflector 364 Reflecting plate 365 Light guiding plate 366 Diffusing plate 460 Substrate 461 Thin film transistor 462 Drain electrode layer 463 First electrode layer 464 Electroluminescent layer 465 Second electrode layer 470 Substrate 471 Thin film transistor 472 First electrode layer 473 Electroluminescent layer 474 Second electrode Layer 475 wiring layer 480 substrate 481 thin film transistor 482 insulating layer 484 first electrode layer 485 electroluminescent layer 486 electrode layer 487a drain electrode layer 487b drain electrode layer 493 gate electrode layer 494 semiconductor layer 495a semiconductor layer 495b semiconductor layer 496 channel protective layer 497 Gate insulating film 498 Wiring layer 499 Insulating layer 580 Substrate 581 Transistor 582 Gate electrode layer 583 Insulating layer 584 Gate insulating layer 585a Wiring layer 585b Wiring layer 586 Semiconductor layer 587a First electrode layer 587b First electrode layer 588 Second electrode Layer 589 Spherical particle 594 Cavity 595 Filler 596 Substrate 590a Black region 590b White region 598 Insulating layer 600 Substrate 602 External terminal connection region 603 Sealing region 604a Base film 604b Base film 606 Pixel region 60 7 driving circuit region 608a driving circuit region 608b driving circuit region 611 insulating film 612 insulating film 615 insulating layer 620 transistor 621 transistor 622 transistor 623 capacitor 630 pixel electrode layer 631 insulating layer 632 liquid crystal layer 633 insulating layer 634 conductive layer 635 coloring layer 637 Spacer 641 Polarizer 642 Polarizer 643 Polarizer (polarizing plate)
644a Drain electrode layer 644b Drain electrode layer 678a Terminal electrode layer 692 Seal material 694 FPC
695 Counter substrate 696 Anisotropic conductor layer 700 Substrate 701 Conductive layer 702 Insulating film 703 Mask 705 Opening 706a Insulating layer 706b Insulating layer 707 Conductive film 730 Substrate 731 Conductive layer 732 Insulating film 733 Mask 735 Opening 736a Insulating layer 736b Insulating layer 737 Conductive film 740 Substrate 741 Conductive layer 742 Insulating film 743 Mask 745 Opening 746a Insulating layer 746b Insulating layer 747 Conductive film 760 Substrate 761 Conductive layer 762 Insulating film 763 Mask 763a Mask 763b Mask 763c Mask 763d Mask 765 Opening 766 Insulating layer 767 Conductive film 802 Layer 803 Layer 804 Layer 850 Second electrode layer 860 Electroluminescent layer 765a Opening 765b Opening 765c Opening 765d Opening 870 First electrode layer 901 Pixel portion 902 Signal line side driver circuit 903 Scanning line side driver Circuit 904 Tuner 905 Video signal amplification circuit 906 Video signal processing circuit 907 Control circuit 908 Signal division circuit 909 Audio signal amplification circuit 910 Audio signal processing circuit 911 Control circuit 912 Input unit 913 Speaker 1300 Chamber 1301 Electrode 1302 Electrode 1303 High frequency power supply 1304 Control circuit 1305 Supply system 1306 Valve 1307 Exhaust system 1308 Valve 1309 Heater 1310 Substrate 1311 Insulating layer 1312 Mask 1600 Substrate 1601 Counter substrate 1602 Gate wiring layer 1603 Gate electrode layer 1606 Gate insulating layer 1609 Semiconductor layer 1610 Semiconductor layer 1611 Semiconductor layer 1616 Wiring layer 1618 Wiring layer 1619 Wiring layer 1623 Opening (contact hole)
1624 Pixel electrode layer 1625 Slit 1626 Pixel electrode layer 1627 Opening (contact hole)
1628 TFT
1629 TFT
1632 Light-shielding film 1636 Colored layer 1637 Flattening film 1640 Counter electrode layer 1641 Slit 1646 Alignment film 1648 Alignment film 1650 Liquid crystal 2001 Case panel Display panel 2003 Main screen 2004 Modem 2005 Receiver 2006 Remote control device 2007 Display unit 2008 Sub screen 2009 Speaker Unit 2010 housing 2011 display unit 2012 remote control device 2013 speaker unit 2200 substrate 2201 substrate 2202 light absorption film 2203 laser light 2204a light absorption film 2205 light absorption layer 2206 light absorption layer 2600 TFT substrate 2601 counter substrate 2602 sealant 2603 pixel portion 2604 liquid crystal Layer 2605 Colored layer 2606 Polarizing plate 2607 Polarizing plate 2608 Driving circuit 2609 Wiring board 2610 Cold cathode tube 2611 Reflecting plate 2612 Circuit board 261 Diffuser 2700 substrate 2701 pixel portion 2702 pixels 2703 scanning line input terminal 2704 signal line input terminal 2750 FPC
2751 Driver IC
2800 TFT substrate 2801 Protection circuit part 2802 TFT
2803 TFT
2804 Light emitting element 2805 Light emitting element 2806a Spacer 2806b Spacer 2807a Colored layer 2807b Colored layer 2807c Colored layer 2809 Drive circuit 2810 Wiring board 2811 External circuit board 2812 Heat sink 2813 Heat pipe 2820 Sealing board 2910a Red light source 2910b Green light source 2910c Part 3700 substrate 3701 pixel part 3702 scanning line side drive circuit 3704 signal line side input terminal 4700 substrate 4701 pixel part 4702 scanning line drive circuit 4704 signal line driver circuit 8500 pulse output circuit 8501 buffer circuit 8502 pixel 8601-8613 TFT
8620-8635 TFT
9101 Main unit 9102 Display unit 9201 Main unit 9202 Display unit 9301 Main unit 9302 Display unit 9401 Main unit 9402 Display unit 9701 Display unit 9702 Display unit

Claims (6)

基板上に第1の導電膜を形成し、
前記第1の導電膜上に、前記基板に向かって突出した凸部が形成されている支持基板からなるマスクを設け
前記第1の導電膜上で、前記マスクが形成されていない領域にプラズマCVD法により絶縁膜を形成し、
前記マスクを除去し、前記絶縁膜に開口を形成し、
前記開口に第2の導電膜を形成することを特徴とする表示装置の作製方法。
Forming a first conductive film on the substrate;
On the first conductive film, a mask made of a support substrate projected portion that projects toward the substrate is formed is provided,
An insulating film is formed on the first conductive film in a region where the mask is not formed by a plasma CVD method ,
Removing the mask, forming an opening in the insulating film;
A manufacturing method of a display device, wherein a second conductive film is formed in the opening.
基板上に、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極を有する薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に、前記基板に向かって突出した凸部が形成されている支持基板からなるマスクを設け
前記ソース電極又は前記ドレイン電極上で前記マスクが形成されていない領域にプラズマCVD法により絶縁膜を形成し、
前記マスクを除去し、前記絶縁膜に開口を形成し、
前記開口に画素電極を形成することを特徴とする表示装置の作製方法。
A thin film transistor having a gate electrode, a gate insulating film, a semiconductor film, a source electrode, and a drain electrode is formed over the substrate,
On the source electrode or the drain electrode, provided is a mask made of a support substrate in which convex portions protruding toward the substrate are formed ,
Wherein an insulating film is formed by plasma CVD to a source electrode or said mask on the drain electrode is not formed region,
Removing the mask, forming an opening in the insulating film;
A manufacturing method of a display device, wherein a pixel electrode is formed in the opening.
基板上に、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極を有する薄膜トランジスタを形成し、
前記ソース電極又は前記ドレイン電極上に、前記基板に向かって突出した凸部が形成されている支持基板からなるマスクを設け
前記ソース電極又は前記ドレイン電極上で前記マスクが形成されていない領域にプラズマCVD法により絶縁膜を形成し、
前記マスクを除去し、前記絶縁膜に開口を形成し、
前記開口に第1の電極を形成し、
前記第1の電極上に電界発光層を形成し、
前記電界発光層上に第2の電極を形成することを特徴とする表示装置の作製方法。
A thin film transistor having a gate electrode, a gate insulating film, a semiconductor film, a source electrode, and a drain electrode is formed over the substrate,
On the source electrode or the drain electrode, provided is a mask made of a support substrate in which convex portions protruding toward the substrate are formed ,
Wherein an insulating film formed by plasma CVD method to a source electrode or said mask on the drain electrode is not formed region,
Removing the mask, forming an opening in the insulating film;
Forming a first electrode in the opening;
Forming an electroluminescent layer on the first electrode;
A method for manufacturing a display device, comprising forming a second electrode over the electroluminescent layer.
請求項1乃至3のいずれか一項において、In any one of Claims 1 thru | or 3,
前記支持基板に開口が設けられていることを特徴とする表示装置の作製方法。A method for manufacturing a display device, wherein an opening is provided in the support substrate.
請求項1乃至4のいずれか一項において、
前記マスクの凸部は針状であることを特徴とする表示装置の作製方法。
In any one of Claims 1 thru | or 4,
The method for manufacturing a display device, wherein the convex portion of the mask has a needle shape.
請求項1乃至5のいずれか一項において、
前記マスクの除去をエッチングによって行うことを特徴とする表示装置の作製方法。
In any one of Claims 1 thru | or 5,
A method for manufacturing a display device, wherein the mask is removed by etching.
JP2007219312A 2006-08-29 2007-08-27 Method for manufacturing display device Expired - Fee Related JP5230145B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007219312A JP5230145B2 (en) 2006-08-29 2007-08-27 Method for manufacturing display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006231956 2006-08-29
JP2006231956 2006-08-29
JP2007219312A JP5230145B2 (en) 2006-08-29 2007-08-27 Method for manufacturing display device

Publications (3)

Publication Number Publication Date
JP2008085313A JP2008085313A (en) 2008-04-10
JP2008085313A5 JP2008085313A5 (en) 2010-09-24
JP5230145B2 true JP5230145B2 (en) 2013-07-10

Family

ID=39355783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007219312A Expired - Fee Related JP5230145B2 (en) 2006-08-29 2007-08-27 Method for manufacturing display device

Country Status (1)

Country Link
JP (1) JP5230145B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102275487B1 (en) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
TW202404099A (en) 2008-11-07 2024-01-16 日商半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
KR102326104B1 (en) 2009-12-25 2021-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP2012186455A (en) * 2011-02-16 2012-09-27 Ricoh Co Ltd Hole formation method and multilayer interconnection, semiconductor device, display element, image display device, and system that form via holes using the method
JP6396382B2 (en) * 2011-02-16 2018-09-26 株式会社リコー Hole forming method, multilayer wiring manufacturing method, semiconductor device manufacturing method, display element manufacturing method, image display device manufacturing method, and system manufacturing method
JP6654466B2 (en) * 2015-08-31 2020-02-26 株式会社Joled Semiconductor device, display device, method of manufacturing display device, and electronic apparatus
CN113690289B (en) * 2021-08-25 2024-05-14 京东方科技集团股份有限公司 Display substrate, preparation method thereof and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304162A (en) * 2003-03-17 2004-10-28 Seiko Epson Corp Method of forming contact hole, method of manufacturing thin film semiconductor device, electronic device and method of manufacturing the same
JP4879541B2 (en) * 2004-09-29 2012-02-22 株式会社半導体エネルギー研究所 Method for manufacturing display device

Also Published As

Publication number Publication date
JP2008085313A (en) 2008-04-10

Similar Documents

Publication Publication Date Title
JP5268304B2 (en) Method for manufacturing semiconductor device
KR101407371B1 (en) Method of fabricating display device
US7943287B2 (en) Method for manufacturing display device
TWI427702B (en) Method for manufacturing display device
JP5110830B2 (en) Method for manufacturing semiconductor device
KR101414125B1 (en) A method for manufacturing a semiconductor device, and an etching apparatus
TWI412079B (en) Method for manufacturing display device
TWI427682B (en) Method for manufacturing display device
JP5634569B2 (en) Display device
JP5147290B2 (en) Display device
JP2008033284A (en) Manufacturing method of display device
JP2008135731A (en) Method for manufacturing semiconductor device, and the semiconductor device
JP5148170B2 (en) Display device
JP5230145B2 (en) Method for manufacturing display device
JP5371143B2 (en) Method for manufacturing semiconductor device
JP5127338B2 (en) Method for manufacturing display device
JP5041903B2 (en) Method for manufacturing display device
JP2008034832A (en) Process for fabricating display
JP2008052268A (en) Method for manufacturing display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100623

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5230145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees