JP5228188B2 - 半導体基板上の積層構造 - Google Patents

Description

本発明は、強誘電体薄膜を用いた半導体基板上の積層構造に関するものである。

近年、強誘電体の有する焦電特性、圧電特性を用いた各種デバイスの研究開発が行なわれている。これらは、強誘電体の特性を応用したものであり、例えば、超音波センサや赤外線センサが挙げられる。強誘電体の材料としては、Ｐｂを含有するペロブスカイト型の強誘電体、特にＰｂＺｒ_１−ｘＴｉ_ｘＯ_３（ＰＺＴ）、ＰｂＬａＯ_３（ＰＬＴ）等の材料が、圧電特性、焦電特性の点で優れており、各種センサへの応用が期待されている。

これらの強誘電体を各種センサに利用する場合、システムとしての小型化や低ノイズ性を実現するために、強誘電体と信号処理回路の一体化（スマート化）が必要となる。強誘電体と信号処理回路の一体化を実現するためには、シリコン基板等の半導体基板上に強誘電体薄膜と信号処理回路を形成することが必要となる。

このように、シリコン基板上に強誘電体薄膜を形成する場合、シリコン上にバッファ層を形成することが知られている。シリコン上にバッファ層を形成することで、シリコンと強誘電体の格子のミスマッチを低減することができるのである。また、バッファ層は、強誘電体のＰｂがシリコン基板中へ拡散するのを防止するバリア層として、また、強誘電体薄膜直下に形成される下部電極薄膜とシリコン基板との電気的絶縁と確保する絶縁膜としての役割も有している。

本出願の発明者らは、上記の知見に基づき、後述する特許文献１に記載されているように、シリコン基板上にバッファ層であるγ−Ａｌ_２Ｏ_３単結晶膜を形成し、その上に下部電極としてのＰｔ層を形成し、Ｐｔ層の上に強誘電体薄膜を形成して素子を構成した。下部電極としては、従来より、ＰＺＴ等の強誘電体薄膜の電極材料として用いられてきたプラチナ（Ｐｔ）膜を用いた。Ｐｔは、最密充填構造である面心立方格子（ＦＣＣ）構造をとるため、（１１１）面への自己配向性が強く、ＳｉＯ_２のようなアモルファス上にも（１１１）面へ配向し、Ｐｔの上の強誘電体膜も配向性が良い。しかし、Ｐｔは配向性が強いため柱状結晶が成長し、粒界に沿ってＰｂなどが下地に拡散し易くなるという問題があった。また、下部電極にＰｔを用いた場合、ＰＺＴ焼成時のストレスにより、下部電極ＰｔとＳｉＯ_２、γ−Ａｌ_２Ｏ_３単結晶膜、ＰＺＴ等の酸化物との界面において、剥離が生じるといった問題があった。このため、下部電極Ｐｔに代わる電極材料として導電性酸化物を用いる試みが行なわれている。これを特許文献２から６に示す。
特開２００４−２８１７４２号公報 特開平１１−２７４４３３号公報 特表２０００−５０９２００号公報 特開平８−３４００８７号公報 特開平８−３３５６７２号公報 特開平８−３３０５４０号公報

特許文献２は、シリコン基板上の不純物拡散層および下部バリア金属層（（Ｔｉ、Ａｌ）Ｎ）の上に、下部電極薄膜としてＳｒＲｕＯ_３を形成し、その上に強誘電体薄膜としてＢＳＴＯ薄膜を形成したものである。また、特許文献３は、シリコン上の絶縁層の上にＴｉＮ層およびＰｔ層を形成し、導電性酸化物である酸化ランタンストロンチウムコバルト（ＬＳＣＯ）などのペロブスカイト層を形成したものである。

また、特許文献４、５および６は、シリコン基板上に、バッファ層であるＭｇＡｌ_２Ｏ_４（マグネシウム・アルミニウム・スピネル）を用い、電極としてＳｒＲｕＯ薄膜を用いたものである。

上述の特許文献２から６においては、強誘電体薄膜の電極材料として導電性酸化物を用いたものであるが、シリコン基板上に直接、導電性酸化物を配向性良く成長させることは困難であり、シリコン上に適切なバッファ層を用いる必要があるが、現時点では適切なバッファ層は特定されていない。本出願の発明者らは、単結晶シリコン基板上にγ−Ａｌ_２Ｏ_３単結晶膜をエピタキシャル成長させることに成功している。したがって、強誘電体薄膜の下部電極としての導電性酸化物薄膜を、γ−Ａｌ_２Ｏ_３単結晶膜をバッファ層として用い、成膜条件を最適化することにより、下部電極としてＰｔを用いた場合の弊害を解消した強誘電体薄膜素子の作製が期待される。

そこで、本発明は上記課題を解決するためになされたものであり、シリコン基板上にバッファ層としてγ−Ａｌ_２Ｏ_３単結晶膜を用いることにより、優れた特性の強誘電体素子を得ることを目的とする。

本発明は上記目的を達成するために創案されたものであり、請求項１に係る発明は、シリコン単結晶基板上にエピタキシャル成長されたγ−Ａｌ_２Ｏ_３単結晶膜と、前記γ−Ａｌ_２Ｏ_３単結晶膜上に形成された、ペロブスカイト構造の擬立方晶の金属酸化物層ＬａＮｉＯ _３ 又はＳｒＲｕＯ _３ を有する酸化物電極薄膜と、前記酸化物電極薄膜上に形成された、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ _３ からなる配向性の強誘電体薄膜と、を備え、前記強誘電体薄膜、前記酸化物電極薄膜、前記γ−Ａｌ _２ Ｏ _３ 単結晶膜、及び前記シリコン単結晶基板の配向がともに（００１）配向であることを特徴とする半導体基板上の積層構造によって構成される。この構成によれば、シリコン単結晶基板上にエピタキシャル成長されたγ−Ａｌ_２Ｏ_３単結晶膜の上に酸化物電極薄膜を形成するため、酸化物電極薄膜の結晶性を良好なものとすることができる。また、γ−Ａｌ_２Ｏ_３単結晶膜の上に酸化物電極薄膜を形成するため、γ−Ａｌ_２Ｏ_３単結晶膜と酸化物電極薄膜との密着性を向上させることができる。なお、擬立方晶とは、斜方晶の中に立方晶を２つ重ねた構造をもつ結晶構造のことである。

また、本発明は、前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、強誘電体薄膜を用いた検出素子を構成することができる。

また、本発明は、前記強誘電体薄膜、前記酸化物電極薄膜、γ−Ａｌ_２Ｏ_３単結晶膜、およびシリコン単結晶基板の配向がともに（００１）配向であることを特徴とする半導体基板上の積層構造によって構成することもできる。この構成によれば、それぞれの薄膜の配向を（００１）配向とすることにより、強誘電体薄膜の配向が（００１）となり、優れた特性の強誘電体薄膜を得ることができる。

本発明は、シリコン単結晶基板上に、バッファ層としてγ−Ａｌ_２Ｏ_３単結晶膜を用い、その上に各薄膜を形成する構成であるため、各薄膜の結晶性を向上させることができる。また、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ _３ からなる配向性の強誘電体薄膜の下部電極の酸化物電極薄膜の結晶性を向上させることにより、優れた特性を持つ強誘電体薄膜を得ることができる。

本発明を実施するための第１の実施形態について説明する。図１は第１の実施形態のＭＦＭＩＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造薄膜２の構成を示す断面図である。

図１において、ＭＦＭＩＳ構造薄膜２の最下部はシリコン基板４である。シリコン基板４は（００１）配向の単結晶基板である。シリコン基板４の直上には、γ−Ａｌ_２Ｏ_３単結晶膜６が形成されている。γ−Ａｌ_２Ｏ_３単結晶膜６はシリコン基板４にエピタキシャル成長されるものであり、γ−Ａｌ_２Ｏ_３単結晶膜６の配向は（００１）である。γ−Ａｌ_２Ｏ_３単結晶膜６は、ＭＦＭＩＳ構造薄膜２の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。

このγ−Ａｌ_２Ｏ_３単結晶膜６は、サファイア（α−Ａｌ_２Ｏ_３）と同様の組成非を有するが、サファイアが六方晶であるのに対し、シリコン基板４上に形成されるγ−Ａｌ_２Ｏ_３単結晶膜６は立方晶で欠損スピネル構造を持つγ相である。ＭＥＦＩＳ構造薄膜２に用いられるγ−Ａｌ_２Ｏ_３単結晶膜６は、優れた拡散バリア性を有し、物理的、化学的に安定な薄膜である。また、γ−Ａｌ_２Ｏ_３単結晶膜６はシリコンとの実効格子不整合率が小さく（２．４パーセント）、比較的高い比誘電率を持ち（ε_ｒ〜７．３６）、絶縁性に優れている。

したがって、γ−Ａｌ_２Ｏ_３単結晶膜６は、他のエピタキシャル成長可能な絶縁材料と比較して優れているといえる。例えば、ＭｇＡｌ_２Ｏ_４は、高温で安定する材料であり、耐薬品性に優れているが、高温でないと結晶性良く成長させることができない。また、ＣａＦ_２は一部の薬品に弱いため、デバイスの構造や作製プロセスに制限を受けるという欠点がある。

γ−Ａｌ_２Ｏ_３単結晶膜６は、例えば、ＵＨＶ−ＣＶＤ（ＵｌｔｒａＨｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することができる。ＵＨＶ−ＣＶＤ法では、排気系にターボ分子ポンプを用いることで、背圧１０^−７Ｐａを達成し、Ｈ_２Ｏなどのコンタミネーションガスを低減することができる。また、加熱方式は、ヒーターを使用して基板のみを加熱するＣｏｌｄ−Ｗａｌｌ型を採用しており、昇温時におけるチャンバー側壁からの脱離ガスを防止している。γ−Ａｌ_２Ｏ_３単結晶膜６の成長におけるＡｌ源としては、ＴＭＡ（Ｔｒｉ−Ｍｅｔｙｈｌ Ａｌｕｍｉｎｕｍ：Ａｌ（Ｃｈ_３）_３）、酸素源としてＯ_２ガスを用いている。

γ−Ａｌ_２Ｏ_３単結晶膜６の直上には、ＬａＮｉＯ_３（ＬＮＯ）膜８が形成されている。ＬＮＯ膜８は、導電性酸化物の一種であり、強誘電体薄膜の下部電極として利用される。ＬＮＯ膜８の配向は（００１）である。ＬＮＯ膜８を形成するＬＮＯの結晶構造を図２に示す。図２は、ＬＮＯ膜８のＬＮＯの結晶構造を示す図であり、図２（ａ）は、結晶構造を菱面体晶で見た場合を示し、図２（ｂ）は、結晶構造を擬立方晶で見た場合を示すものである。

ＬＮＯ膜８を形成するＬＮＯの結晶構造は、図２（ａ）に示すようなペロブスカイト構造で、格子定数はａ_０＝５．４６Å（０．５４６ｎｍ）、α＝６０．４１°である。この結晶構造は立方晶系として考えることもでき、この場合の結晶構造は擬立方晶系のペロブスカイト構造という。擬立方晶で見ると、図２（ｂ）に示すようになり、格子定数はａ_１＝３．８３Å（０．３８３ｎｍ）となる。

ＬＮＯ膜８を強誘電体薄膜の下部電極として用いる場合、ＬＮＯ膜８と直下の膜であるγ−Ａｌ_２Ｏ_３単結晶膜６、およびＬＮＯ膜８と直上の膜であるＰＺＴ薄膜１０との相性が問題となる。

ＬＮＯ膜８とγ−Ａｌ_２Ｏ_３単結晶膜６については、両者の格子不整合率は、−３．８パーセントである。このミスマッチは小さくはないが、過去の研究においては、γ−Ａｌ_２Ｏ_３単結晶膜とのミスマッチが−３．６パーセントであるＰｔ膜が、γ−Ａｌ_２Ｏ_３単結晶膜上にエピタキシャル成長していることを考えると、ＬＮＯ膜８はγ−Ａｌ_２Ｏ_３単結晶膜６上にエピタキシャル成長することが可能であると考えられる。

また、ＬＮＯ膜８とＰＺＴ薄膜１０の格子不整合率は４．８パーセントであり、やや大きいミスマッチである。しかしながら、ＬＮＯ膜８のＬＮＯと薄膜１０のＰＺＴは、結晶構造がともにペロブスカイト構造であることから、ＬＮＯ膜８上にＰＺＴ薄膜１０はエピタキシャル成長するものと考えられる。

ＬＮＯ膜８の成膜方法は、物理的手法としてはＲＦスパッタリング、パルスレーザーデポジション（ＰＬＤ）、化学的手法としては有機金属化学気相蒸着（ＭＯＣＶＤ）、溶液法、ゾルゲル法などである。

ＰＺＴ薄膜１０は、ＬＮＯ膜８の直上に形成される。ＰＺＴ１０の材料であるＰＺＴは、ジルコン酸チタン酸鉛Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３であり、反強誘電体であるジルコン酸鉛（ＰｂＺｒＯ_３）と強誘電体であるチタン酸鉛（ＰｂＴｉＯ_３）とを両成分とするＰｂＺｒＯ_３−ＰｂＴｉＯ_３系全率固溶体である。

ＰＺＴ薄膜１０を構成するＰＺＴの結晶性ついては、多結晶ＰＺＴよりもエピタキシャルＰＺＴの方が優れた焦電性を示すことがわかっている。また、ＰＺＴの面方位については、正方晶組成の場合はＰＺＴ（００１）、菱面体組成の場合はＰＺＴ（１１１）が優れた焦電性を示し、また、ＰＺＴの組成比については、Ｚｒ／Ｔｉ＝４０／６０のＰＺＴ（００１）が最も優れた焦電性を示すことがわかっている。したがって、本実施形態では、ＰＺＴ薄膜１０を構成するＰＺＴとしては、組成比Ｚｒ／Ｔｉ＝４０／６０、（００１）方向の配向とした。

ＰＺＴ薄膜１０の直上にはＰｔ膜１２が形成されている。Ｐｔ膜１２は上部電極の役割を担うものである。

上述したように、本発明の第１の実施形態のＭＦＭＩＳ構造薄膜２は、シリコン基板４上にγ−Ａｌ_２Ｏ_３単結晶膜６、ＬＮＯ膜８、ＰＺＴ薄膜１０およびＰｔ膜１２を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性を利用したセンサ素子を構成することができる。

また、本実施形態のＭＦＭＩＳ構造薄膜２は、シリコン基板４の直上にγ−Ａｌ_２Ｏ_３単結晶膜６をバッファ層として用いたため、γ−Ａｌ_２Ｏ_３単結晶膜６の直上に形成されるＬＮＯ膜８をエピタキシャル成長させることが期待できる。単結晶シリコン基板上にγ−Ａｌ_２Ｏ_３単結晶膜６をエピタキシャル成長させることが可能であり、これにより、γ−Ａｌ_２Ｏ_３単結晶膜６直上のＬＮＯ膜８もエピタキシャル成長することが可能となるのである。

また、本実施形態のＭＦＭＩＳ構造薄膜２は、シリコン基板４の直上にγ−Ａｌ_２Ｏ_３単結晶膜６をバリア層として用いたため、ＰＺＴ薄膜１０とシリコン基板４の間のＰｂ、Ｓｉの相互拡散を防止することができる。

また、本実施形態のＭＦＭＩＳ構造薄膜２は、絶縁膜として結晶性の良いγ−Ａｌ_２Ｏ_３単結晶膜６を用いたため、ＰＺＴ薄膜１０の配向制御を行なうことが可能である。したがって、γ−Ａｌ_２Ｏ_３単結晶膜６を（００１）配向した場合、上部のＰＺＴ薄膜１０を（００１）配向とすることができ、優れた焦電性を有するＰＺＴ薄膜１０を得ることができる。

また、本実施形態のＭＦＭＩＳ構造薄膜２は、γ−Ａｌ_２Ｏ_３単結晶膜６の直上に下部電極としてＬＮＯ膜８を用いたため、ＬＮＯ膜８とγ−Ａｌ_２Ｏ_３単結晶膜６の密着性を向上させることができる。下部電極にＰｔ膜を用いた場合は、ＰＺＴ薄膜１０の焼成時のストレスによって、下部電極Ｐｔとγ−Ａｌ_２Ｏ_３単結晶膜６の界面に剥離が生じる場合があるが、下部電極にＬＮＯ膜８を用いることにより、ＬＮＯ膜８とγ−Ａｌ_２Ｏ_３単結晶膜６の界面の剥離を防ぐことができる。これは、γ−Ａｌ_２Ｏ_３単結晶膜６とＬＮＯ膜８がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。

また、本実施形態のＭＦＭＩＳ構造薄膜２は、下部電極としてＬＮＯ膜８を用いたため、ＬＮＯ膜８とＰＺＴ薄膜１０の間の密着性を向上させることができる。これは、ＬＮＯ膜８とＰＺＴ薄膜１０がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。

また、本実施形態のＭＦＭＩＳ構造薄膜２は、下部電極としてＬＮＯ膜８を用いており、ＬＮＯ膜８はＰＺＴ薄膜１０と同じペロブスカイト構造を有しているため、ＰＺＴ薄膜１０のエピタキシャル成長を実現し易いという利点もある。

次に、本発明の第２の実施形態について説明する。図３は、第２の実施形態のＭＦＭＩＳ構造薄膜１４の構成を示す断面図である。図３に示すように、ＭＦＭＩＳ構造薄膜１４の最下部は、シリコン基板１６である。シリコン基板１６は、単結晶膜であり、（００１）または（１１１）配向のものが用いられる。

シリコン基板１６の直上には、γ−Ａｌ_２Ｏ_３単結晶膜１８が形成されている。γ−Ａｌ_２Ｏ_３単結晶膜１８は、ＭＦＭＩＳ構造薄膜２の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。

また、γ−Ａｌ_２Ｏ_３単結晶膜１８の直上には、下部電極であるＳｒＲｕＯ_３（ＳＲＯ）膜２０が形成されている。ＳＲＯ膜２０を構成するＳｒＲｕＯ_３は、導電性酸化物のルテニウム酸ストロンチウムである。ＳＲＯの結晶構造を図４に示す。図４（ａ）は、ＳＲＯの結晶構造を示す図であり、図４（ａ）にあるように、ＳＲＯの結晶構造は３軸の長さがそれぞれ異なる斜方晶である。しかしながら、図４（ｂ）に示すように、ＳＲＯの結晶構造は、斜方晶の中に立方晶を２つ重ねた構造と考えることができる。このように、斜方晶の中に立方晶を２つ重ねた構造を擬立方晶と定義する。ＳＲＯを擬立方晶の結晶構造と考えた場合、ＳＲＯの結晶構造はペロブスカイト構造とみなすことができる。

ＳＲＯ膜２０は、γ−Ａｌ_２Ｏ_３単結晶膜１８の直上に形成されるものであるが、ＳＲＯ膜２０とγ−Ａｌ_２Ｏ_３単結晶膜１８の間の格子不整合率は、約−１パーセントと小さいため、ＳＲＯ膜２０は、γ−Ａｌ_２Ｏ_３単結晶膜１８の上にエピタキシャル成長することが期待できる。

ＳＲＯ膜２０の直上には、ＰＺＴ薄膜２２が形成されている。ＰＺＴ薄膜２２は、ペロブスカイト構造のジルコン酸チタン酸鉛Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３であり、反強誘電体であるジルコン酸鉛（ＰｂＺｒＯ_３）と強誘電体であるチタン酸鉛（ＰｂＴｉＯ_３）とを両成分とするＰｂＺｒＯ_３−ＰｂＴｉＯ_３系全率固溶体である。また、ＰＺＴ薄膜２２の直上には上部電極であるＰｔ膜２４が形成されている。

上述したように、本発明の第２の実施形態のＭＦＭＩＳ構造薄膜１４は、シリコン基板１６上にγ−Ａｌ_２Ｏ_３単結晶膜１８、ＳＲＯ膜２０、ＰＺＴ薄膜２２およびＰｔ膜２４を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性を利用したセンサ素子を構成することができる。

また、本実施形態のＭＦＭＩＳ構造薄膜１４は、バッファ層としてγ−Ａｌ_２Ｏ_３単結晶膜１８を用いたため、上部に形成されるＳＲＯ膜２０およびＰＺＴ薄膜２２をエピタキシャル成長させることが可能となる。これにより、優れた特性のＰＺＴ薄膜２２を得ることができる。

また、本実施形態のＭＦＭＩＳ構造薄膜１４は、γ−Ａｌ_２Ｏ_３単結晶膜１８上に、下部電極としてのＳＲＯ膜２０を用いたため、ＳＲＯ膜２０とγ−Ａｌ_２Ｏ_３単結晶膜１８との間の密着性を向上させることができる。

また、本実施形態のＭＦＭＩＳ構造薄膜１４は、下部電極としてＳＲＯ膜２０を用いたため、ＳＲＯ膜２０の直上に形成されるＰＺＴ薄膜２２との密着性を向上させることができる。また、ＳＲＯ膜２０は、ＰＺＴ薄膜２２との界面の特性が良好であり、ＰＺＴの特性を劣化させないという利点もある。また、ＳＲＯ膜２０は、ＰＺＴ薄膜２２のＰｂの拡散に対して、高いバリア性を有しており、優れた特性のＰＺＴ薄膜２２を得ることができる。

次に、本発明の第３の実施形態について説明する。図５は、第３の実施形態のＭＦＭＩＳ構造薄膜２６の構成を示す断面図である。図５に示すように、ＭＦＭＩＳ構造薄膜２６の最下部はシリコン基板２８である。シリコン基板２８の直上には、γ−Ａｌ_２Ｏ_３単結晶膜３０が形成されている。γ−Ａｌ_２Ｏ_３単結晶膜３０の直上には、Ｐｔ膜３２が形成されている。Ｐｔ膜３２の直上には、下部電極であるＳｒＲｕＯ_３（ＳＲＯ）膜３４が形成されている。ＳＲＯ膜３４の直上にはＰＺＴ薄膜３６が形成されており、ＰＺＴ薄膜３６の直上には、上部電極であるＰｔ膜３８が形成されている。

上述した本発明の第３の実施形態のＭＦＭＩＳ構造薄膜２６は、γ−Ａｌ_２Ｏ_３単結晶膜３０の直上にＰｔ膜３２を形成することにより、Ｐｔ膜３２の直上のＳＲＯ膜３４の配向性を向上させることが期待できる。これにより、ＳＲＯ膜３４の直上のＰＺＴ薄膜３６の特性を向上させることができる。

また、本実施形態のＭＦＭＩＳ構造薄膜２６は、Ｐｔ膜３２を用いたため、下部電極であるＳＲＯ膜３４の抵抗値を低くすることができ、適切にＰＺＴ薄膜３６の特性を測定することができる。

本発明の第１の実施形態に対応する実施例１について説明する。
（γ−Ａｌ_２Ｏ_３膜の成膜）
シリコン基板（００１）上にγ−Ａｌ_２Ｏ_３膜をエピタキシャル成膜させた。Ｃｏｌｄ−Ｗａｌｌ ＣＶＤ装置における成長条件は、基板温度が９３０℃、圧力が７５０Ｐａ、成長時間が３０分であり、膜厚は５０ｎｍであった。形成されたγ−Ａｌ_２Ｏ_３膜のＲＨＥＥＤパターンを図６に示す。図６によれば、リングがかかったスポットパターンのようなものを確認することができる。また、入射方向によってはパターンが変化していることがわかる。

（ＬＮＯ膜の成膜）
次に、γ−Ａｌ_２Ｏ_３膜上にＬＮＯ膜を成膜させた。ＬＮＯ膜はゾルゲル法によって成膜させた。ゾルゲル法によるＬＮＯ膜のプロセスを図７に示す。図７のフローチャートに示すように、ゾルゲル法とは、前躯体溶液を目的基板上に塗布してコーティング膜を形成し、熱処理による乾燥、有機成分の分解、除去工程を経て、最終的には目的の物質へと結晶化させて薄膜を得る方法である。なお、今回は、コーティング膜の形成方法としては、使用溶液量が少ないスピンコーティング法を利用した。また、今回は濃度０．３Ｍの前躯体溶液を使用し、スピンコーティングは図８に示すような条件で行なった。この場合、一層のＬＮＯ膜の膜厚は、約２０ｎｍであった。

（アニーリング温度依存性）
図７に示したゾルゲル法のフローチャートの中で、ＬＮＯ膜の結晶化が起こるのはアニーリング時である。したがって、アニーリングの条件がＬＮＯ膜の結晶性に影響を与えると考えられるため、アニーリング時の試料温度およびアニーリング時間の２つのパラメータを変化させた。

アニーリング温度を６００℃から８００℃の範囲で変化させた場合のＸＲＤパターンの測定結果を図９（ａ）に、ロッキングカーブを図９（ｂ）に示す。図９（ａ）に示されているように、すべてのアニーリング温度において、（１１０）面などの（００１）面以外のピークはほとんど観測されず、（００１）配向していることがわかった。ピーク強度を比較すると、６００℃の場合の（００１）面のピーク強度は、他の温度のそれに比べて小さいことがわかった。７００℃から８００℃の間では、ピーク強度に大きな差は無いが、７５０℃の場合に最も大きくなった。

また、図９（ｂ）のロッキングカーブを見ると、７５０℃において、半値幅が４．０４°と最も小さくなった。また、６００℃の場合にピーク強度が弱く、半値幅も小さかった理由としては、アニーリング温度が低いため、ＬＮＯ膜が完全に結晶化していないことが考えられる。また、アニーリング温度の増加とともにピーク強度が強くなり、半値幅が小さくなる傾向が８００℃において見られなくなった。これは、アニーリング温度が高すぎて、ＬａＮｉＯ_３の分解が始まり、組成ずれの傾向が現れていると考えられる。以上の結果より、７５０℃のアニーリング温度において、最も強く（００１）配向したＬＮＯ膜が得られることが分かった。

また、ＬＮＯ膜のアニーリング温度を６００℃から８００℃の範囲で変化させた場合のＬＮＯ膜の抵抗率の測定結果を図１０に示す。図１０に示すように、アニーリング温度が７５０℃までは、アニーリング温度の上昇に従って抵抗率は減少するが、７５０℃で抵抗率が最小値を示した後、アニーリング温度の上昇にともなって抵抗率は増加傾向を示している。したがって、アニーリング温度が７５０℃の場合において、最も低い抵抗率のＬＮＯ膜を得ることができた。以上の配向性および抵抗率の結果より、ＬＮＯ膜のアニーリング温度は７５０℃が最適であった。

（アニーリング時間依存性）
ＬＮＯ膜のアニーリング時間を５分から３０分の範囲で変化させた場合のＸＲＤパターンの測定結果を図１１（ａ）に、ロッキングカーブを図１１（ｂ）に示す。図１１（ａ）にあるように、すべてのアニーリング時間において（００１）配向していることがわかった。ピーク強度に関しては、１０分の場合に最も大きくなっている。また、図１１（ｂ）のロッキングカーブを見ると、１０分の場合において、半値幅が４．０４°と最も小さくなった。したがって、ＬＮＯ膜のアニーリング時間は、１０分の場合に最も強く（００１）配向したＬＮＯ膜が得られることがわかった。

また、ＬＮＯ膜のアニーリング時間を５分から３０分の範囲で変化させた場合のＬＮＯ膜の抵抗率の測定結果を図１２に示す。図１２によれば、ＬＮＯ膜のアニーリング時間が長くなるにつれて抵抗率は減少していき、アニーリング時間が１５分の場合に抵抗率は最も小さくなっている。したがって、アニーリング時間が１０分から１５分の場合に、抵抗率の低いＬＮＯ膜が得られることがわかった。以上の配向性および抵抗率の結果より、ＬＮＯ膜のアニーリング時間は１０分が最適であった。

（ＰＺＴ薄膜の成膜）
γ−Ａｌ_２Ｏ_３膜上で（００１）に強く配向したＬＮＯ膜の上に、ＰＺＴ薄膜を成膜した。ＰＺＴ薄膜の成膜方法はゾルゲル法を用いた。図１３にＰＺＴ薄膜を成膜した際のゾルゲル法のプロセスフローチャートを示す。使用したＰＺＴの組成比（Ｚｒ／Ｔｉ比）は、上述したように、（００１）配向のＰＺＴ薄膜を得るために、Ｚｒ／Ｔｉ＝４０／６０のものを使用した。図１３に示すスピンコート条件において、一層のＰＺＴ膜厚は約８０ｎｍとなった。これを三層成膜するので、ＰＺＴ薄膜の膜厚は約２４０ｎｍとなった。

（ＰＺＴ薄膜の評価）
ＬＮＯ／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）基板上のＰＺＴ薄膜のＸＲＤパターンの測定結果を図１４に示す。図１４に示されているように、得られたＰＺＴ薄膜は（００１）方向に強く配向していることが分かった。これより、ＬＮＯ／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）基板によって、ＰＺＴ（００１）の配向制御が実現できた。

（上部Ｐｔ膜の成膜）
得られた薄膜の電気的特性を評価するために、ＰＺＴ／ＬＮＯ／γ−Ａｌ_２Ｏ_３／Ｓｉ上に上部電極としてＰｔを成膜した。Ｐｔ膜はスパッタ法により成膜したが、成膜条件は、基板温度が室温、ＲＦパワーが５０Ｗ、スパッタリング時間は６分であった。なお、Ｐｔ膜の膜厚は約１００ｎｍであった。

（ＰＺＴ薄膜のリーク電流特性）
ＰＺＴ薄膜のリーク電流特性は、半導体パラメータアナライザ（Ａｇｉｌｅｎｔ製、ＨＰ４１４０Ｂ）のＩ−Ｖ測定モードを使用して測定した。測定条件は、印加電圧を０から２Ｖ（ｓｔｅｐ：５０ｍＶ）とした。電極サイズが直径１０００μｍの場合の測定結果を図１５に示す。図１５に示されているように、ＰＺＴ薄膜の抵抗率を読み取ると、数十ＭΩ程度となった。この抵抗値は、一般的なＰＺＴの抵抗値がギガ（Ｇ）Ωオーダーであることを考慮すると、かなり小さい値であった。この理由は、今回得られたＰＺＴ薄膜の膜質があまり良好でなかったことが原因であると考えられる。

（ＰＺＴ薄膜の比誘電率および誘電損失）
ＰＺＴ薄膜の比誘電率および誘電損失は、インピーダンスアナライザ（Ａｇｉｌｅｎｔ製、ＨＰ４２９４Ａ）によって誘電損失を測定し、また静電容量を測定して得られた容量値から比誘電率を算出した。測定条件は、周波数が１ｋＨｚ、ＯＳＣ ｌｅｖｅｌが１０ｍＶ、ＤＣ ｂｉａｓが０Ｖ、電極サイズが直径１００μｍであった。測定の結果、比誘電率は１１７０、誘電損失は３パーセントであった。

（ＰＺＴ薄膜の焦電特性）
試料温度を変化させた際の焦電流の測定を行なった。測定に使用した試料は、上部電極Ｐｔのスパッタ後、６５０℃、９０秒の回復アニールを行なったものである。具体的な測定方法は、恒温槽内のシールドボックスの中に試料をセットした後、恒温槽温度を１００℃まで上昇させた。これにより、試料温度がゆっくり上昇し、その温度上昇によって流れる焦電流を１０秒間隔で測定した。

図１６（ａ）に試料温度の時間変化を、図１６（ｂ）に測定時の試料の温度勾配波形を、図１６（ｃ）にその際に得られた電流波形を示す。焦電流は試料の温度勾配に比例して流れる。したがって、試料の温度勾配波形と得られた電流波形を重ねた結果、図１６（ｄ）に示すように、両者がほぼ一致した。このことから、今回得られた電流波形は焦電流によるものであると考えられる。

次に、得られた２つの波形から、最大焦電流および最大温度勾配を読み取り、これらの値と、λ＝（Ｉｍａｘ）／（（ｄＴ／ｄｔ）×Ｓ）の式を用いて焦電係数を求めた。ここで、Ｉｍａｘは最大焦電流、ｄＴ／ｄｔは最大温度勾配、Ｓは電極面積である。計算の結果、焦電係数は、０．１４×１０^−８[Ｃ／ｃｍ^２／Ｋ]
となった。この値は、報告されているＰＺＴ薄膜の焦電係数３．０×１０^−８[
Ｃ／ｃｍ^２／Ｋ]と比較すると一桁程度低かった。

次に、本発明の第２の実施形態に対応する実施例２について説明する。
（γ−Ａｌ_２Ｏ_３膜の成膜）
シリコン基板は２インチのＳｉ（００１）と２インチのＳｉ（１１１）を使用した。２インチＳｉ（００１）基板は、ＣＶＤ法によりＳｉ上にγ−Ａｌ_２Ｏ_３膜を成膜した。成膜条件は、基板温度は１１６０℃、成膜時間は３０分、ＴＭＡの流量は２．５ｓｃｃｍ、Ｏ_２の流量は２０ｓｃｃｍであった。また、２インチのＳｉ（１１１）基板は、ＭＢＥ法によりＳｉ上にγ−Ａｌ_２Ｏ_３膜を成膜した。成膜条件は、基板温度は７５０℃、Ａｌ分子線圧力はＢ．Ｇ．＋１×１０^−６Ｐａ、Ｏ_２の流量は１．０ｓｃｃｍ、成長圧力は３．３×１０^−３Ｐａ、成長時間は６０分であった。それぞれの製法で形成されたγ−Ａｌ_２Ｏ_３／Ｓｉ基板のγ−Ａｌ_２Ｏ_３膜の膜厚は４ｎｍであった。

（ＳＲＯ膜の成膜）
次に、それそれの製法で形成されたγ−Ａｌ_２Ｏ_３／Ｓｉ基板を２センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトンで１０分間、メタノールで１０間行なった。その後、２センチ角γ−Ａｌ_２Ｏ_３／Ｓｉ基板をスパッタ装置にセットし、チャンパーの圧力を１０^−５Ｐａまで真空引きを行なった。その後、５００℃、７００℃、８００℃の各温度まで基板温度を上昇させた。Ａｒガス、Ｏ_２ガス流入後、ゲートバルブの開閉により、所望のスパッタ圧になるように調整し、プラズマを発生させた。プラズマを発生させた後、プリスパッタを５分間行い、所望のＲＦ電力に調整し、成膜を行なった。成膜条件は、ＲＦ電力は１５Ｗ、成膜時間は６０分、ＡｒとＯ２の比は４：１、スパッタ圧は１Ｐａであった。成膜されたＳＲＯ膜の膜厚は約４０から６０ｎｍであった。

（ＳＲＯ膜の評価）
図１７にＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）膜のＲＨＥＥＤパターンの測定結果を示す。図１７の左端の２つの写真は、今回ＳｒＲｕＯ_３膜に使用したγ−Ａｌ_２Ｏ_３／Ｓｉ（００１）のＲＨＥＥＤパターンである。これ以外の６つの写真がＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）のＲＨＥＥＤパターンである。各基板温度のＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）は、入射方向に応じてパターンの変化を確認することができなかった。また、パターンはリングパターンであったため、今回得られたγ−Ａｌ_２Ｏ_３／Ｓｉ（００１）上のＳｒＲｕＯ_３は多結晶膜であると考えられる。

また、図１８にＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）膜のＲＨＥＥＤパターンの測定結果を示す。図１８の左端の２つの写真は、今回ＳｒＲｕＯ_３膜に使用したγ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のＲＨＥＥＤパターンである。これ以外の３つの写真がＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のＲＨＥＥＤパターンである。基板温度７５０℃のＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のパターンは入射方位に応じてパターンの変化を確認することができ、スポットパターンも確認することができた。また、リングパターンも確認することができたため、今回得られたγ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）基板上のＳｒＲｕＯ_３膜は完全にエピタキシャル成長していないと考えられる。また、基板温度を８００℃とすると、ハローパターンとなった。

次に、今回得られたＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）のＸＲＤ測定結果を図１９に示す。図１９より、今回得られたＳｒＲｕＯ_３膜は多結晶膜であると考えられる。また、ＳｒＲｕＯ_３／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のＸＲＤ測定結果を図２０に示す。図２０より、今回得られたＳｒＲｕＯ_３膜は完全にはエピタキシャル成長していないものと考えられる。

次に、本発明の第３の実施形態に対応する実施例３について説明する。
（Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ基板上へのＳｒＲｕＯ_３の成膜）
シリコン基板は２インチのＳｉ（００１）と２インチのＳｉ（１１１）を使用した。２インチＳｉ（００１）基板は、ＣＶＤ法によりＳｉ上にγ−Ａｌ_２Ｏ_３膜を成膜した。成膜条件は、基板温度は１１６０℃、成膜時間は３０分、ＴＭＡの流量は２．５ｓｃｃｍ、Ｏ_２の流量は２０ｓｃｃｍであった。また、２インチのＳｉ（１１１）基板は、ＭＢＥ法によりＳｉ上にγ−Ａｌ_２Ｏ_３膜を成膜した。成膜条件は、基板温度は７５０℃、Ａｌ分子線圧力はＢ．Ｇ．＋１×１０^−６Ｐａ、Ｏ_２の流量は１．０ｓｃｃｍ、成長圧力は３．３×１０^−３Ｐａ、成長時間は６０分であった。それぞれの製法で形成されたγ−Ａｌ_２Ｏ_３／Ｓｉ基板のγ−Ａｌ_２Ｏ_３膜の膜厚は４ｎｍであった。

次に、２インチγ−Ａｌ_２Ｏ_３／Ｓｉ基板を２センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトン１０分間、メタノール１０分間行なった。その後、２センチ角γ−Ａｌ_２Ｏ_３／Ｓｉ基板をスパッタ法によりＰｔ膜を成膜した。Ｐｔ膜の成膜条件は、ＲＦ電力は７５Ｗ、基板温度は５５０℃、成膜時間は１０分間、Ａｒの流量は７２ｓｃｃｍとした。成膜されたＰｔ膜の膜厚は１００ｎｍであった。

その後、２センチ角のＰｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ基板を１センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトンで１０分間、メタノールで１０間行なった。その後、１センチ角Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ基板をスパッタ装置にセットし、チャンパーの圧力を１０^−５Ｐａまで真空引きを行なった。その後、５００℃、７００℃、７５０℃、８００℃の各温度まで基板温度を上昇させた。Ａｒガス、Ｏ_２ガス流入後、ゲートバルブの開閉により、所望のスパッタ圧になるように調整し、プラズマを発生させた。プラズマを発生させた後、プリスパッタを５分間行い、所望のＲＦ電力に調整し、成膜を行なった。成膜条件は、ＲＦ電力は１５Ｗ、成膜時間は６０分、ＡｒとＯ_２の比は４：１、スパッタ圧は１Ｐａであった。成膜されたＳＲＯ膜の膜厚は約４０から６０ｎｍであった。

（ＳＲＯ膜の評価）
図２１に今回得られた薄膜のＲＨＥＥＤパターンの測定結果を示す。図２１の左端の２つの写真は、Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）のＲＨＥＥＤパターンであり、右端の２つの写真が基板温度７００℃で成膜したＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）のＲＨＥＥＤパターンである。ＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）のＲＨＥＥＤパターンより、入射方位に応じてパターンの変化を確認することができ、またスポットパターンも確認することができた。しかしながら、リングパターンも観測することができることから、今回成膜したＳｒＲｕＯ_３は完全にエピタキシャル成長していないと考えられる。また、抵抗率を測定したところ、９．７[μΩ・ｃｍ]であった。この値はバルクのＳｒＲｕＯ_３の抵抗率１５０[μΩ・ｃｍ]より低い値となった。これは、Ｐｔを挟んだことにより抵抗率が低下したためであると考えられる。

次に、図２２に、ＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のＲＨＥＥＤパターンの測定結果を示す。図２２の左端の２つの写真は、Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のＲＨＥＥＤパターンであり、他の６つの写真が各基板温度におけるＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のＲＨＥＥＤパターンである。これによれば、入射方位に応じてパターンの変化を確認することができ、スポットパターンも確認することができた。また、基板温度を上昇させていくことにより、スポットパターンがストリークパターンに変化していることを確認することができた。このことから、基板温度を上昇させることにより、ＳｒＲｕＯ_３膜の表面状態は平坦になっていくことがわかった。また、抵抗率を測定したところ、２６．４[μΩ・ｃｍ]であった。この値はバルクのＳｒＲｕＯ_３の抵抗率１５０[μΩ・ｃｍ]より低い値となった。これは、Ｐｔを挟んだことにより抵抗率が低下したためであると考えられる。

次に、図２３にＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（００１）のＸＲＤパターンの測定結果を示す。図２３より、ＳｒＲｕＯ_３のピークはＰｔのピークに埋もれてしまっており、確認することができなかった。

次に、図２４にＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）のＸＲＤパターンの測定結果を示す。図２４より、Ｐｔ（１１１）のピークとＳｒＲｕＯ_３（１１１）_ｃのピークの位置が近く、また、Ｐｔ（１１１）のピークが強いため、ＳｒＲｕＯ_３（１１１）_ｃのピークはＰｔ（１１１）のピークに埋もれてしまっているが、ＲＨＥＥＤの測定結果より、ＳｒＲｕＯ_３はＰｔ上にエピタキシャル成長したと考えられる。

（ＰＺＴ薄膜の成膜）
ＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）基板上にＰＺＴ薄膜（Ｐｂ（Ｚｒ_０．５２、Ｔｉ_０．４８）Ｏ_３）を成膜した。比較用の基板としては、Ｐｔ（１１１）／Ｔｉ／ＳｉＯ２／Ｓｉ（００１）、Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）を用いた。ＰＺＴ薄膜の成膜にはゾルゲル法を用いた。ゾルゲル法のプロセスは、図２５に示すものとし、このプロセスを１３回行い、膜厚１．３μｍのＰＺＴ薄膜を成膜した。基板のサイズは２センチ角である。

Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）基板上にＰＺＴ薄膜を成膜したものは、１層目のＲＴＡプロセス中にＰＺＴ−Ｐｔ界面で剥離が発生した。その他の基板では、剥離やクラックは見られなかった。図２６にＰＺＴ薄膜のＸＲＤパターンの測定結果を示す。図２３（ａ）に示すＰｔ（１１１）／Ｔｉ／ＳｉＯ_２／Ｓｉ（００１）基板上のＰＺＴ薄膜は、ＰＺＴ（１１１）に優勢配向しているが、その他のペロブスカイト相のピークが観測され、多結晶膜であった。これに対し、ＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）基板上のＰＺＴ薄膜は、ＰＺＴ（１１１）のピークが観測され、ＰＺＴ｛２２０｝のΦスキャンから面内に６回の対称性をもつエピタキシャル膜であることがわかった。また、ＰＺＴ（１１１）ピークのロッキングカーブの測定結果より、Ｐｔ（１１１）／Ｔｉ／ＳｉＯ２／Ｓｉ（００１）基板上で約１６°、ＳｒＲｕＯ_３／Ｐｔ／γ−Ａｌ_２Ｏ_３／Ｓｉ（１１１）基板上で約１０°であった。

本発明に係る第１実施形態の全体構成を示す断面図である。 本発明に係る第１実施形態のＬａＮｉＯ_３の結晶構造を説明するための図である。 本発明に係る第２実施形態の全体構成を示す断面図である。 本発明に係る第１実施形態のＳｒＲｕＯ_３の結晶構造を説明するための図である。 本発明に係る第３実施形態の全体構成を示す断面図である。 本発明に係る実施例１のγ−Ａｌ_２Ｏ_３膜のＲＨＥＥＤパターンである。 本発明に係る実施例１のゾルゲル法によるＬＮＯ膜のプロセスを説明するためのフローチャートである。 本発明に係る実施例１のスピンコーティング条件を示す図である。 本発明に係る実施例１のＸＲＤパターンおよびロッキングカーブを示す図である。 本発明に係る実施例１のＬＮＯ膜の抵抗率の測定結果である。 本発明に係る実施例１のＸＲＤパターンおよびロッキングカーブを示す図である。 本発明に係る実施例１のＬＮＯ膜の抵抗率の測定結果である。 本発明に係る実施例１のゾルゲル法によるＰＺＴ薄膜のプロセスを説明するためのフローチャートである。 本発明に係る実施例１のＸＲＤパターンを示す図である。 本発明に係る実施例１のリーク電流特性をの測定結果である。 本発明に係る実施例１の焦電特性の測定結果である。 本発明に係る実施例２のＳｒＲｕＯ_３膜のＲＨＥＥＤパターンである。 本発明に係る実施例２のＳｒＲｕＯ_３膜のＲＨＥＥＤパターンである。 本発明に係る実施例２のＸＲＤパターンを示す図である。 本発明に係る実施例２のＸＲＤパターンを示す図である。 本発明に係る実施例３のＳｒＲｕＯ_３のＲＨＥＥＤパターンである。 本発明に係る実施例３のＳｒＲｕＯ_３のＲＨＥＥＤパターンである。 本発明に係る実施例３のＸＲＤパターンを示す図である。 本発明に係る実施例３のＸＲＤパターンを示す図である。 本発明に係る実施例３のゾルゲル法によるＰＺＴ薄膜のプロセスを説明するためのフローチャートである。 本発明に係る実施例３のＸＲＤパターンを説明するための図である。

符号の説明

２ ＭＦＭＩＳ構造薄膜
４ シリコン基板
６ γ−Ａｌ_２Ｏ_３単結晶膜
８ ＬａＮｉＯ_３膜
１０ ＰＺＴ薄膜
１２ Ｐｔ膜
１４ ＭＦＭＩＳ構造薄膜
１６ シリコン基板
１８ γ−Ａｌ_２Ｏ_３単結晶膜
２０ ＳｒＲｕＯ_３膜
２２ ＰＺＴ薄膜
２４ Ｐｔ膜
２６ ＭＦＭＩＳ構造薄膜
２８ シリコン基板
３０ γ−Ａｌ_２Ｏ_３単結晶膜
３２ Ｐｔ膜
３４ ＳｒＲｕＯ_３膜
３６ ＰＺＴ薄膜
３８ Ｐｔ膜

Claims (3)

1. シリコン単結晶基板上にエピタキシャル成長されたγ−Ａｌ_２Ｏ_３単結晶膜と、
   前記γ−Ａｌ_２Ｏ_３単結晶膜上に形成された、ペロブスカイト構造の擬立方晶の金属酸化物層ＬａＮｉＯ _３ 又はＳｒＲｕＯ _３ を有する酸化物電極薄膜と、
   前記酸化物電極薄膜上に形成された、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ _３ からなる配向性の強誘電体薄膜と、を備え、
   前記強誘電体薄膜、前記酸化物電極薄膜、前記γ−Ａｌ _２ Ｏ _３ 単結晶膜、及び前記シリコン単結晶基板の配向がともに（００１）配向であることを特徴とする半導体基板上の積層構造。
2. 前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする請求項１に記載の半導体基板上の積層構造。
   
3. 前記酸化物電極薄膜がＳｕＲｕＯ _３ である場合、ＳｕＲｕＯ _３ 膜はＰｔ層を介してγ−Ａｌ_２Ｏ_３単結晶膜上に形成されることを特徴とする請求項１又は２に記載の半導体基板上の積層構造。