Nothing Special   »   [go: up one dir, main page]

JP5213429B2 - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ Download PDF

Info

Publication number
JP5213429B2
JP5213429B2 JP2007322148A JP2007322148A JP5213429B2 JP 5213429 B2 JP5213429 B2 JP 5213429B2 JP 2007322148 A JP2007322148 A JP 2007322148A JP 2007322148 A JP2007322148 A JP 2007322148A JP 5213429 B2 JP5213429 B2 JP 5213429B2
Authority
JP
Japan
Prior art keywords
film
channel layer
field effect
transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007322148A
Other languages
English (en)
Other versions
JP2009147069A (ja
Inventor
達哉 岩崎
奈穂 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007322148A priority Critical patent/JP5213429B2/ja
Priority to CN200880120014XA priority patent/CN101897030B/zh
Priority to US12/681,793 priority patent/US20100224870A1/en
Priority to CN2011103748171A priority patent/CN102394248A/zh
Priority to PCT/JP2008/072222 priority patent/WO2009075242A1/en
Priority to TW097147834A priority patent/TWI385807B/zh
Publication of JP2009147069A publication Critical patent/JP2009147069A/ja
Application granted granted Critical
Publication of JP5213429B2 publication Critical patent/JP5213429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

本発明は、アモルファス酸化物を用いた電界効果型トランジスタに関する。より詳しくは、チャンネル層としてアモルファス酸化物を用いた電界効果型トランジスタに関する。
電界効果型トランジスタ(FET)は、ゲート電極、ソース電極、及びドレイン電極を備えており、ゲート電極に電圧を印加することでチャンネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流を制御する電子アクティブ素子である。特に、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を、チャンネル層として用いるFETは、薄膜トランジスタ(TFT)と呼ばれている。
上記TFTは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点を有しており、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使用されている。アクティブ液晶表示素子(ALCD)では、ガラス基板上に作成したTFTを用いて、個々の画像ピクセルのオン・オフが行われている。また、将来の高性能有機LEDディスプレイ(OLED)では、TFTによるピクセルの電流駆動が有効であると考えられている。さらに、画像全体を駆動・制御する機能を有するTFT回路を画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現している。
現在、以上のようなTFTとして最も広く使われているのは、チャンネル層として、多結晶シリコン膜又はアモルファスシリコン膜を用いているものである。ピクセル駆動用にはアモルファスシリコンTFTが、画像全体の駆動・制御用には高性能な多結晶シリコンTFTが実用化されている。
しかしながら、アモルファスシリコンTFTやポリシリコンTFTをはじめ、これまで開発されてきたTFTは、デバイス作成に高温プロセスが求められ、プラスチック板やフィルムなどの基板上に作成することが困難である。
一方、近年では、ポリマー板やフィルムなどの基板上に、TFTを形成し、LCDやOLEDの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。そして、プラスチックフィルム上などに成膜可能な材料として、低温で成膜でき、かつ電気伝導性を示す有機半導体膜が注目されている。
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。そのキャリア移動度は約0.5cm/Vs程度であり、アモルファスSi−MOSFETと同等であることが報告されている。
しかし、ペンタセンなどの有機半導体は、熱的安定性が低く(<150℃)、かつ毒性(発癌性)があるという問題があり、実用的なデバイスは実現していない。
また、最近では、TFTのチャンネル層に適用し得る他の材料として、酸化物材料が注目されている。
例えば、ZnOを主成分として用いた透明導電性酸化物多結晶薄膜をチャンネル層に用いたTFTの開発が活発に行われており、該薄膜は、比較的低温でプラスチック板やフィルムなどの基板上に形成することが可能である。しかし、ZnOを主成分とする化合物は、室温で安定なアモルファス相を形成することができず多結晶相になるために多結晶粒子界面の散乱が生じ、電子移動度を大きくすることが難しい。また、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、TFT素子の特性にばらつきが生じてしまう。
最近では、In−Ga−Zn−O系のアモルファス酸化物を用いたTFTが報告されている(非特許文献1)。このトランジスタは、室温でプラスチックやガラス基板上へ作成することが可能である。さらには、電界効果移動度が6〜9程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴も有している。上記非特許文献1では、具体的には、In:Ga:Zn=1.1:1.1:0.9の組成比を有するアモルファス酸化物をTFTのチャンネル層に用いる技術が記載されている。
前述したように非特許文献1では、In、Ga、Znの3つの金属元素を用いたアモルファス酸化物を用いているが、使用される金属元素の数は少ない方が組成制御や材料調整の容易性の観点から好ましい。しかしながら、1種類の金属元素を用いたZnOやInといった酸化物では、スパッタリング法などの手法で成膜すると、一般的に、多結晶薄膜であるために前述したようなTFT素子の特性のばらつきが生じる。
非特許文献2には、2種類の金属元素を用いた例として、In−Zn−O系のアモルファス酸化物が記載されている(非特許文献2)。これは、2つの金属元素を用いたものであるので、前記問題を解決することが可能である。また、In−Zn−O系のアモルファス酸化物を用いたTFTは、可視域の短波長領域(波長380、450、550nm)において光感度を有することが知られている(非特許文献3)。
K.Nomura et. al, Nature VOL. 432, P. 488−492 (2004−11) Applied Physics Letters 89,062103(2006) Journal of Non−Crystalline Solids Volume 352, Issues 9−20, 15 June 2006, Pages 1756−1760
しかしながら、前記非特許文献3に記載のIn−Zn−O系のアモルファス酸化物を用いたTFTを明所にて安定的に利用するには、その光感度がより低くなることが望ましい。なぜなら、TFTが用いられた表示装置は可視光照射のもとでの使用される場合があるからである。例えば、画像表示に用いる光や外部から入射する光がTFTに照射される場合がありうる。このような光の影響を回避する方法としては、表示装置に遮光層を設けることが考えられるが、迷光を完全になくすためには表示装置の構成上に大きな制約が生じる。よって、なるべく少ない元素よりなるアモルファス酸化物を用いたTFTを用いて、さらに光感度をより低くすることで遮光層の設計をより容易にし、光の影響に起因する問題を解決することが求められている。
また、本発明者らが検討したところ、In−Zn−O系のアモルファス酸化物は、大気中保管において抵抗率が変化する場合があるので、環境安定性の向上も望まれる。
本発明は、上記課題に鑑みてなされたものであり、少ない元素数から構成されるアモルファス酸化物を用い、大気中保管などの環境安定性に優れ、かつ可視光に対する感度が小さい薄膜トランジスタを提供することを目的とする。
本発明は、基板上にチャンネル層、ゲート絶縁層、ソース電極、ドレイン電極、ゲート電極が少なくとも形成されてなる電界効果型トランジスタであって、該チャンネル層は、少なくともInとMgとを含むアモルファス酸化物材料より構成され、該アモルファス酸化物材料の元素比率Mg/(In+Mg)は0.1以上0.48以下であることを特徴とする。また、前記アモルファス酸化物材料の元素比率Mg/(In+Mg)は、0.2以上0.48以下であることを特徴とする。また、前記アモルファス酸化物材料の元素比率Mg/(In+Mg)は、0.3以上0.42以下であることを特徴とする。また、前記チャンネル層を構成するアモルファス酸化物材料はZnを含み、該アモルファス酸化物材料の元素比率Mg/(In+Zn+Mg)は0.1以上0.48以下であることを特徴とする。
また、本発明は、基板上にチャンネル層、ゲート絶縁層、ソース電極、ドレイン電極、ゲート電極が少なくとも形成されている電界効果型トランジスタであって、該チャンネル層は、少なくともInとAlとを含むアモルファス酸化物材料より構成され、該アモルファス酸化物材料の元素比率Al/(In+Al)は0.15以上0.45以下であることを特徴とする。また、前記アモルファス酸化物材料の元素比率Al/(In+Al)は、0.19以上0.40以下であることを特徴とする。また、前記アモルファス酸化物材料の元素比率Al/(In+Al)は、0.25以上0.3以下であることを特徴とする。
また、前記ゲート絶縁層は、酸化シリコンであることを特徴とする。また、前記チャンネル層及び前記ゲート絶縁層は、スパッタリング法により成膜されたことを特徴とする。
本発明によれば、InとMg(若しくはAl)とを含むアモルファス酸化物でチャンネル層を構成することで、良好な特性を示す電界効果型トランジスタを実現することが可能である。特に、可視光に対する感度が小さい、すなわち、光に対する安定性が良好なトランジスタを得ることが可能である。これにより、表示装置に適用した際に、明所環境で動作させた場合でも安定した動作が可能となる。
また、本発明のトランジスタは、大気中保管などにおいて経過時間にともなう特性変化がほとんどないので、環境安定性に優れている。
以下に、本発明の電界効果型トランジスタの実施形態について説明する。
本発明者らは電界効果型トランジスタのチャンネル層の材料として、InとMgとからなる酸化物や、InとAlとからなる酸化物などの2種類の金属元素からなる酸化物材料を鋭意検討した。
図11は、スパッタリング法で形成した薄膜の光吸収の波長依存性を示す。図11のそれぞれの酸化物において、Inと他の金属元素Mの元素比率M/(In+M)は、約0.3である。吸収係数は、J.A.Woollam社製の分光エリプソメトリーを用い、tauc−Lorentzモデルのフィッティング解析により求めた。
図11に示されているように、InとZnとからなる酸化物(In−Zn−O)に比べて、InとMgとからなる酸化物(In−Mg−O)やInとAlとからなる酸化物(In−Al−O)は、短い波長まで光吸収が小さいことがわかる。
また、図3に、スパッタリング法で形成した薄膜の抵抗率の経過時間変化を示す。図3のそれぞれの酸化物において、Inと他の金属元素Mの元素比率M/(In+M)は、約0.25である。図3に示すように、InとZnとからなる酸化物(In−Zn−O)、InとSnとからなる酸化物(In−Sn−O)は抵抗率の経時変化が大きい。一方、InとMgとからなる酸化物(In−Mg−O)、InとAlとからなる酸化物(In−Al−O)は経時変化がほとんどないことがわかる。このように、In−Mg−O及びIn−Al−Oは、抵抗の安定性に優れるため好ましい。
次に、上記の各材料をチャンネル層として用いて薄膜トランジスタを試作したところ、In−Zn−O及びIn−Sn−Oでは、オン・オフ比が5桁以上のトランジスタを実現することが難しかった。一方で、In−Al−O及びIn−Mg−Oにおいては、オン・オフ比が6桁以上のトランジスタを実現することができた(図4及び図5のトランスファ特性(Id−Vgグラフ)を参照)。ここで、図4及び図5においては、金属元素比の異なる5種類のトランジスタの特性が記されている。
次に、薄膜トランジスタの光応答特性について説明する。図2は、アモルファス酸化物TFT(In−Mg−O TFT、In−Al−O TFT、In−Ga−O TFTなど)の暗所及び光照射下のトランジスタ特性(Id−Vg)の差異を説明する図である。図に示されているように、暗所においてはオフ電流が非常に小さい値(a)を示すが、500nm及び350nmの単色光を照射下で特性を評価するとオフ電流が(b)、(c)のように増加する。すなわち、光照射下ではオフ電流が増加し、オン・オフ比が小さくなる。図1には、暗所下、500nm単色光を照射下、及び350nmの単色光を照射下のオフ電流を比較したグラフを示す。ここでは、チャンネル層に、In−Mg−O、In―Al−O、In−Ga−Oを用いたときのオフ電流の値を比較している。グラフからわかるように、In−Mg−O及びIn−Al−Oは、In−Ga−Oに比べて、光照射下でのオフ電流増加が小さいことがわかる。特に、In−Mg−Oは、光照射において、最もオフ電流が変化しないことがわかる。これにより、In−Mg−O及びIn−Al−Oといったアモルファス酸化物材料をチャンネル層に適用した薄膜トランジスタは、光照射に対する安定性に優れていることがわかる。
このようにして、本発明者らは、InとMg(若しくはAl)とからなる酸化物が、チャンネル層として好適な材料であることを見出した。
次に、本発明の電界効果型トランジスタの構造について詳細に説明する。
本発明の電界効果型トランジスタは、ゲート電極、ソース電極、及びドレイン電極の3端子よりなる電子アクティブ素子である。それは、ゲート電極に電圧Vgを印加して、チャンネル層に流れる電流Idを制御し、ソース電極とドレイン電極間の電流Idをスイッチングする機能を有している。
図8は、本発明の薄膜トランジスタの構成例を示す断面図であり、図8(a)は、基板10の上に設けられたチャンネル層11の上にゲート絶縁層12とゲート電極15とを順に形成するトップゲート構造の例である。また、図11(b)は、ゲート電極15の上にゲート絶縁層12とチャンネル層11を順に形成するボトムゲート構造の例である。ここで、符号13はソース電極、符号14はドレイン電極を指示している。
また、図8(c)は、別のボトムゲート型トランジスタの例である。ここで、符号21は基板(nのSi基板:ゲート電極を兼ねる)、符号22はゲート絶縁層(SiO)、25はチャンネル層(酸化物)、符号23はソース電極、符号24はドレイン電極を指示している。
本発明において、薄膜トランジスタの構成はこれらに限定されるものでなく、任意のトップ/ボトムゲート構造、スタガ/逆スタガ構造を用いることができる。
次に、本発明の電界効果型トランジスタを構成する各部材について詳細に説明する。
(チャンネル層)
まず、チャンネル層について説明する。
本発明の電界効果型トランジスタは、チャンネル層に、InとMg(若しくはAl)とを少なくとも含有するアモルファス酸化物を用いている。その理由は、前述した通りである。特に、InとMgとからなるアモルファス酸化物(In−Mg−O)や、InとMgとZnとからなるアモルファス酸化物(In−Zn−Mg−O)が好ましい材料である。他にも、InとSnとMgとを含有したアモルファス酸化物などを用いることも可能である。
また、チャンネル層として、InとAlとからなるアモルファス酸化物(In−Al−O)や、InとAlとZnとからなるアモルファス酸化物(In−Zn−Al−O)を用いることも好ましい。他にも、InとSnとAlを含有したアモルファス酸化物などを用いることができる。
(1)少なくともInとMgとからなるアモルファス酸化物から構成されたチャンネル層
まず、チャンネル層として、少なくともInとMgとからなるアモルファス酸化物(In−Mg−O)を用いた場合について説明する。ここで、In−Mg−Oをチャンネルに適用する場合には、好ましいInとMgとの元素比率が存在する。元素比率Mg/(In+Mg)が0.1以上であると、基板温度を室温に保持してスパッタ成膜した際に、アモルファスの薄膜が得られるので好ましい。前述したように、多結晶相では、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、TFT素子の特性がばらついてしまうからである。
さらに、InとMgとからなるアモルファス酸化物をチャンネル層に適用した薄膜トランジスタを検討したところ、そのトランジスタ特性に関して、チャンネル層に適用する際に好適な元素比率Mg/(In+Mg)があることがわかった。図6(a)に、薄膜トランジスタを作製した際の、電界効果移動度とIn−Mg組成依存性の一例を示す。この図より、Mgの含有量を少なくすることにつれて、電界効果移動度が大きくなることがわかる。電界効果移動度の要求値は、その用途に依存するが、例えば液晶表示装置では0.1cm/Vs以上、有機EL表示装置では1cm/Vs以上であることが好ましい。このような観点から、InとMgとの元素比率Mg/(In+Mg)は0.48以下であることが好ましく、さらには0.42以下であることがより好ましい。
一方、薄膜トランジスタの閾値電圧Vthは0V以上であると、回路を構成しやすい。図6(b)はIn−Mg−O系薄膜トランジスタの閾値の組成依存性を検討した結果である。そこに示されているように、元素比率Mg/(In+Mg)は0.2以上であることがより好ましい。さらには、元素比率Mg/(In+Mg)は、Vthが正となるので、0.3以上であることがより好ましい。
以上を踏まえて、In−Mg−Oを薄膜トランジスタのチャンネル層に適用する際には、InとMgとの元素比率Mg/(In+Mg)は、0.1以上0.48以下であることが好ましい。さらには、0.2以上0.48以下であることがより好ましく、特には、0.3以上0.42以下であることが最も好ましい(下記の実施例を参照)。
本発明においては、アモルファス酸化物に含まれる元素として、InとMgとOの他にも、不可避的に含まれる元素、又は特性に悪影響を与えない範囲で含まれる元素は許容され得る。
(2)少なくともInとAlとからなるアモルファス酸化物から構成されたチャンネル層
次に、チャンネル層として、少なくともInとAlとからなるアモルファス酸化物(In−Al−O)を用いる場合について説明する。ここでも、好ましいInとAlとの元素比率が存在する。元素比率Al/(In+Al)は0.15以上であると、基板温度を室温に保持してスパッタ成膜した際に、アモルファスの薄膜が得られるので好ましい。前述したように、多結晶相では、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、TFT素子の特性がばらついてしまうからである。
さらに、InとAlとからなるアモルファス酸化物(In−Al−O)をチャンネル層に適用した薄膜トランジスタを検討したところ、チャンネル層に適用する際に好適な元素比率Al/(In+Al)があることを見出した。
図7(a)に、薄膜トランジスタを作製した際の、電界効果移動度とIn−Al組成比依存性の一例を示す。そこに示すように、Alの含有量が少なくなるにつれて、電界効果移動度が大きくなることがわかる。電界効果移動度の要求値は、例えば液晶表示装置では0.1cm/Vs以上、有機EL表示装置では1cm/Vs以上であることが好ましい。このような観点から、InとAlとの元素比率Al/(In+Al)は0.45以下であることが好ましく、さらには0.40以下であることがより好ましい。特には、0.3以下であることが最も好ましい。
一方、薄膜トランジスタの閾値電圧Vthは、0V以上であると回路を構成しやすい。図7(b)はIn−Al−O系薄膜トランジスタの閾値の組成依存性を検討した結果である。そこに示すように、元素比率Al/(In+Al)は、0.19以上が好ましく、Vthが正となることから0.25以上であることがより好ましい。
以上を踏まえて、In−Al−Oを薄膜トランジスタのチャンネル層に適用する際には、InとAlとの元素比率Al/(In+Al)は、0.15以上0.45以下であることが好ましい。さらには、0.19以上0.40以下であることがより好ましく、特には、0.25以上0.3以下であることが最も好ましい(下記の実施例を参照)。
本発明においては、前記酸化物に含まれる元素としては、InとAlとOの他にも、不可避的に含まれる元素、又は特性に悪影響を与えない範囲で含まれる元素は許容され得る。
また、チャンネル層は、10nm以上200nm以下の範囲が好ましく、さらには、20nm以上100nm以下の範囲がより好ましく、特には、25nm以上70nm以下の範囲が最も好ましい。
また、良好なTFT特性を得るためには、チャンネル層として用いられるアモルファス酸化物膜の電気伝導度を、0.000001S/cm以上10S/cm以下の範囲にすることが好ましい。電気伝導度が10S/cmより大きい場合、ノーマリーオフ・トランジスタを構成することができないし、また、オン・オフ比を大きくすることができない。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。一方で、絶縁体、すなわち電気伝導度が0.000001S/cm以下となると、オン電流を大きくすることができなくなる。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
上記範囲の電気伝導度を得るためには、チャンネル層の材料組成にも依存するが、1014〜1018/cm程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。それは、金属元素の元素比率や、成膜時の酸素分圧、薄膜形成後のアニール条件などを制御することで行うことが可能である。特に、成膜時の酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御することができる。
(ゲート絶縁層)
次に、ゲート絶縁層について説明する。
ゲート絶縁層の材料は良好な絶縁性を有するものであれば、特にこだわらない。例えば、酸化シリコンSiO、窒素化シリコンSiN、酸窒化シリコンSiOなどが好適である。本発明においては、SiO組成がストイキオメトリーからずれていても用いることが可能であるため、酸化シリコンをSiOと表記する。また、本発明においては、Siの組成がストイキオメトリーからずれていても用いることが可能であるため、窒素化シリコンをSiNと表記する。同様に、酸窒化シリコンをSiOと表記する。
特に、チャンネル層にAlを含有した場合を用いる場合には、ゲート絶縁層としてAlを主成分として含有する薄膜を用いると、薄膜トランジスタの特性が良好となるので好ましい。
このような絶縁性の良好な薄膜を適用することで、ソース・ゲート電極間及びドレイン・ゲート電極間のリーク電流を、約7〜10アンペアとすることができる。
また、ゲート絶縁層の厚さは、一般に使用される厚さ、例えば50〜300nmの程度がよい。
(電極)
次に、ソース電極、ドレイン電極、ゲート電極について説明する。
ソース電極、ドレイン電極、ゲート電極の材料は、良好な電気伝導性とチャンネル層への電気接続を可能とするものであれば、特にこだわらない。例えば、In:Sn、ZnOなどの透明導電膜や、Au、Ni、W、Mo、Ag、Ptなどの金属電極を用いることができる。また、AuとTiの積層構造をはじめとした任意の積層構造を用いてもよい。
(基板)
次に、基板について説明する。
基板としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。上記のチャンネル層、ゲート絶縁層は可視光に対して透明であるので、上記の電極及び基板の材料として透明な材料を持ちいれば、透明な薄膜トランジスタとすることができる。
これより、本発明の電界効果型トランジスタの製造方法について詳細に説明する
酸化物薄膜の成膜法としては、スパッタ法(SP法)、パルスレーザー蒸着法(PLD法)及び電子ビーム蒸着法などの気相法が挙げられる。なお、気相法の中でも、量産性の点から、SP法が適している。しかし、成膜はこれらの方法に限られるのものではない。
また、成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。また、上記の方法は低温プロセスでの実施が可能であるため、薄膜トランジスタをプラスチック板やフィルムなどの基板上に作成することができる。また、作成された酸化物半導体に対して、N中や大気中などで熱処理を行うことも好ましい形態である。これにより、TFT特性の改善を図ることができる場合がある。
以上の方法によって製造された本発明の電界効果型トランジスタを配した半導体装置(アクティブマトリックス基板)は、透明な基板とアモルファス酸化物TFTを用いているため、表示装置に適用した際に、開口率を増やすことができる。特に、有機ELディスプレイに用いる際には、基板側からも光を取り出す構成(ボトムエミッション)を採用することが可能となる。また、本実施形態の半導体装置は、IDタグ又はICタグなどのさまざまな用途に用いることが可能である。
次に、本発明の電界効果型トランジスタの諸特性について、図9を参照しながら説明する。
図9(a)はさまざまなVgにおけるId−Vd特性の例、図7(b)はVd=6VにおけるId−Vg特性(トランスファ特性)の例を示している。活性層の元素比率が異なることによる特性の違いは、例えば、電界効果移動度μ、閾値電圧(Vth)、On/Off比、S値などの違いとして表現することができる。
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。例えば、トランスファ特性の結果から、√Id−Vgのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特に断りのない限り、この手法で評価している。
閾値電圧の求め方はいくつかの方法があるが、例えば、√Id−Vgのグラフのx切片から閾値電圧Vthを導くことが可能である。
On/Off比は、トランスファ特性における最も大きなIdと、最も小さなIdの値の比から求めることができる。
S値は、トランスファ特性の結果から、Log(Id)−Vdのグラフを作製し、この傾きの逆数から導出することができる。
トランジスタ特性の違いは、上記に限られるものでなく、ほかにも各種パラメータで示すことが可能である。
これより、本発明の実施例について説明するが、本発明は以下の例に限定されることはない。
(実施例1)
本実施例では、チャンネル層としてIn−Mg−O系のアモルファス酸化物を用いて、図8(a)に示すトップゲート型TFT素子を作製した。
まず、ガラス基板(コーニング社製1737)上にチャンネル層としてIn−Mg−O系アモルファス酸化物膜を形成する。ここで、成膜は、図10に示されている装置を用いて、アルゴンガスと酸素ガスの混合雰囲気中で高周波スパッタ法によりなされた。図10において、符号51は試料、符号52はターゲット、符号53は真空ポンプ、符号54は真空計、符号55は基板保持手段、符号56はそれぞれのガス導入系に対して設けられたガス流量制御手段、符号57は圧力制御手段、符号58は成膜室を指示している。真空ポンプ53は成膜室58内を排気するための排気手段である。基板保持手段55は、酸化物膜を形成する基板を成膜室内に保持するための手段である。ターゲット52は、固体材料源であり、基板保持手段に対向して配置されている。さらに、ターゲット52から材料を蒸発させるためのエネルギー源(不図示の高周波電源)と、成膜室内にガスを供給する手段が設けられている。
ガス導入系としては、アルゴン、アルゴンと酸素の混合ガス(Ar:O=95:5)の2系統を有している。それぞれのガス流量を独立に制御可能とするガス流量制御手段56と、排気速度を制御するための圧力制御手段57により、成膜室内に所定のガス雰囲気を得ることができる。
本実施例では、2インチサイズのInとMgOのターゲット(純度99.9%)を用い、同時スパッタによりIn−Mg−O膜を形成した。その際、投入RFパワーはそれぞれ40W、180Wとした。成膜時の雰囲気は、全圧0.4Paとし、その際のガス流量比はAr:O=200:1とした。また、成膜レートは9nm/分であり、基板温度は25℃とした。成膜の後、大気中で280℃、30分のアニール処理を施した。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されなかったので、作製したIn−Mg−O系膜はアモルファス膜であることがわかった。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、該膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約40nmであることがわかった。蛍光X線(XRF)分析の結果、該膜の金属組成比はIn:Mg=6:4であった。また、電気伝導度は10−3S/cm程度であり、電子キャリア濃度は3×1016/cm、電子移動度は約2cm/Vs程度と見積もられた。
次に、フォトリゾグラフィー法とリフトオフ法により、ドレイン電極14及びソース電極13をパターニング形成した。それぞれ電極材質はAuとTiの積層膜であり、それぞれ厚さは40nmと5nmであった。
次に、フォトリゾグラフィー法とリフトオフ法により、ゲート絶縁層12をパターニング形成した。ゲート絶縁層は、SiO膜をスパッタ成膜法により成膜し、厚さは150nmであった。またSiO膜の比誘電率は約3.7であった。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極15を形成した。チャネル長は50μmで、チャネル幅は200μmであった。電極材質はAuであり、厚さは30nmであった。以上のようにしてTFT素子を作製した。
次に、以上のようにして作製されたTFT素子の特性評価を行った。
図9に、室温下で測定したTFT素子の電流−電圧特性の一例を示す。図9(a)はId−Vd特性であり、図9(b)はId−Vg特性である。図9(a)に示すように、一定のゲート電圧Vgを印加し、Vdの変化に伴うソース−ドレイン間電流のIdのドレイン電圧Vd依存性を測定すると、Vd=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、Vd=6V印加時における閾値電圧は約2Vであった。また、Vg=10V時には、Id=1.0×10−4A程度の電流が流れた。
トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約2cm/Vsの電界効果移動度が得られた。
また、本実施例においては再現良くTFTを作成することができ、複数の素子を作成した際の特性ばらつきが小さかった。
このように、In−Mg−Oという新規なアモルファス酸化物をチャンネル層に適用することで、良好なトランジスタ特性を実現することができた。
(比較例1)
本比較例では、In−Ga−Oをチャンネル層として用いたトップゲート型TFT素子を、実施例1と同様に作成した。薄膜の金属組成比はIn:Ga=7:3であった。
次に、実施例1のIn−Mg−Oをチャンネルに適用したTFT素子と、比較例1のIn−Ga−Oをチャンネルに適用したTFT素子の光応答性を評価した。
まず、実施例1のTFT素子の暗所及び光照射下のトランジスタ特性(Id−Vg)を評価した。図2に示すように、暗所下においてはオフ電流が非常に小さい値(a)を示すが、500nm及び350nmの単色光を照射下で特性を評価するとオフ電流が(b)、(c)のように増加した。すなわち光照射下では、オフ電流が増加し、オン・オフ比が小さくなる。
続いて、図1に示すように、実施例1のTFT素子と比較例1のTFT素子とで、暗所下、500nm単色光を照射下、及び350nmの単色光を照射下でのオフ電流を比較した。グラフからわかるように、In−Mg−Oは、In−Ga−Oに比べて、光照射下でのオフ電流増加が小さかった。これにより、In−Mg−Oをチャンネルに適用した実施例1のTFT素子は、In−Ga−Oをチャンネルに適用した比較例1のTFT素子と比べて、光照射に対する安定性に優れることがわかる。
以上のような、光に対する安定性が良好な本発明のTFT素子は、有機発光ダイオードを動作回路への利用などが期待できる。
(実施例2)
本実施例では、InとMgとを主成分として含有するチャンネル層を用いた薄膜トランジスタにおいて、InとMgの組成依存性を検討した。
なお、本実施例においては、チャンネル層の材料組成依存性を検討するために、成膜にコンビナトリアル法を用いた。すなわち、スパッタ法により様々な組成を有する酸化物の薄膜を一度に一枚の基板上に作製する手法を用いて検討した。ただし、この手法を必ずしも用いる必要はなく、所定の組成のターゲットを用意して成膜してもよいし、複数のターゲットのそれぞれへの投入パワーを制御することで所望の組成の薄膜を形成してもよい。
In−Mg−O膜の成膜は、3元斜入射スパッタ装置を用いて行った。ターゲットは基板に対し斜め方向に配置されているため、基板面上の膜の組成がターゲットからの距離の差により変化するため、基板面内にわたり2元で広い組成分布がついた薄膜を得ることができた。In−Mg−O膜の製膜には、Inのターゲットを2つと、MgOのターゲット一つを同時スパッタした。投入RFパワーは、それぞれ20Wと180Wとした。成膜時の雰囲気は全圧0.35Paであり、その際ガス流量比としてAr:O=200:1とした。また、基板温度は25℃とした。
以上のようにして作製された膜の物性を、蛍光X線分析、分光エリプソメトリー、X線回折及び4探針測定により評価した。また、n型チャンネル層にIn−Mg−O組成傾斜膜を用いたボトムゲート・トップコンタクト型TFTの試作も行い、室温にて動作特性を評価した。
この組成傾斜膜の膜厚を分光エリプソメトリーにより測定したところ、アモルファス酸化物膜の厚さは約50nmであり、面内膜厚分布は±10%以内であった。
また、X線回折(XRD)測定により、作製したIn−Mg−O膜は元素比率Mg/(In+Mg)が0.1以上の範囲においてアモルファスであることを確認した。さらに、元素比率Mg/(In+Mg)が0.1より小さい膜においては、結晶の回折ピークが観測される場合があった。以上の結果より、In−Mg−O膜において元素比率Mg/(In+Mg)を0.1以上とすることで、アモルファス薄膜を得られることがわかった。
また、In−Mg−O組成傾斜膜のシート抵抗を4探針法により、膜厚を分光エリプソメトリーにより測定し、膜の抵抗率を求めた。すると、In−Mg組成比に応じて抵抗率の変化が確認され、In−rich側(元素比率Mg/(In+Mg)が小さい側)で低抵抗、Mg−rich側で高抵抗となることが分かった。
次に、成膜雰囲気中の酸素流量を変化させたときのIn−Mg−O組成傾斜膜の抵抗率を求めると、酸素流量の増加に従い、In−Mg−O膜が高抵抗化していることがわかった。これは、酸素欠損の減少とそれに伴う電子キャリア密度の低下に起因するものと考えられる。また、TFT活性層に適した抵抗値を示す組成範囲が酸素流量に対し変化していることがわかった。
抵抗率の経時変化の測定結果を図3に示す。In−Mg−O系薄膜は、広い組成範囲(元素比率Mg/(In+Mg)が0.2〜0.6の範囲)にわたり、抵抗率の経時変化は認められなかった。一方で、同様にして作製したIn−Zn−O膜やIn−Sn−O膜は時間とともに、抵抗率が減少する傾向が見られた。これにより、In−Mg−O膜は環境安定性に優れることがわかった。
次に、In−Mg−O膜をn型チャンネル層とした薄膜トランジスタの特性及びその組成依存性を調べた。トランジスタの構成は、図8(c)に示すボトムゲート型の構成である。具体的には、熱酸化膜付Si基板上にIn−Mg−O組成傾斜膜を製膜した後、パターニング、電極形成等を行い、それぞれ組成の異なる活性層を有する素子を一枚の基板上に形成した。3インチウェーハ上に形成された多くの薄膜トランジスタを作製し、それぞれ特性を評価した。薄膜トランジスタの構造としては、ボトムゲート・トップコンタクト型で、ゲート電極にn−Si、絶縁層にSiO、ソース・ドレイン電極にAu/Tiを使用した。また、チャンネル層幅及びチャンネル層長は、それぞれ150μm、10μmであった。FET評価において用いたソース・ドレイン電圧は6Vであった。
TFT特性評価において、電子移動度はゲート電圧(Vg)に対する√Id(Id:ドレイン電流)の傾きにより、電流ON/OFF比はIdの最大値と最小値の比により求めた。また、Vgに対して√IdをプロットしたときのVg軸との切片を閾値電圧とし、dVg/d(logId)の最小値をS値(電流を一桁上昇させるのに必要な電圧の値)とした。
基板上のさまざまな位置のTFT特性を評価することで、In−Mg組成比に応じたTFT特性の変化を調べた。これにより、基板上の位置、すなわち、In−Mg組成比に応じて、TFT特性が変化することがわかった。
In−richな領域では、ON電流もOFF電流も大きく、閾値が負になることがわかった。一方、Mg−richな領域では、OFF電流が小さいが、ON電流も小さい傾向をしており、ON閾値電圧は正の値をとり、「ノーマリーオフ特性」が得られた。しかし、ON時のドレイン電流が小さく、電界効果移動度は小さかった。
元素比率Mg/(In+Mg)が0.42の素子Cでは、ON/OFF比が6桁を越える比較的良好な特性が得られた。
上記TFT素子を、大気中で300℃のアニール処理を施すと、特性の改善がなされた。アニール後のTFT(Id−Vg)特性を、図4に示す。特性の組成依存性に関しては、アニール前と同様な傾向を示している。ただし、良好な特性を示す組成範囲が広がっていることがわかる。例えば、B)Mg/(In+Mg)=0.3や、C)Mg/(In+Mg)=0.42の元素比率において、良好な特性を示した。
図6(a)に、電界効果移動度のIn:Mg組成依存性を示した。Mgの含有量を少なくすることにつれて、電界効果移動度が大きくなることがわかる。InとMgとの元素比率Mg/(In+Mg)が0.48以下で、0.1cm/Vs以上の電界効果移動度が得られた。また、元素比率Mg/(In+Mg)が0.4以下で、1cm/Vs以上の電界効果移動度が得られた。
図6(b)に、閾値電圧の組成依存性を示す。薄膜トランジスタの閾値電圧Vthは0V以上であると回路を構成しやすい。図に示すように、元素比率Mg/(In+Mg)が0.2以上であるとVthが正となり好ましい。
良好なトランジスタ特性が得られた素子の電子移動度、電流ON/OFF比、閾値、S値は、それぞれ2cm/Vs、1×10、4V、1.5V/decであった。
(実施例3)
本実施例では、In−Al−O系のアモルファス酸化物からなるチャンネル層を用いて、実施例1と同様の方法により、図8(a)に示すトップゲート型TFT素子を作製、評価した。
2インチサイズのInとAlのターゲット(純度99.9%)を用い、同時スパッタによりIn−Al−O膜を形成した。投入RFパワーは、それぞれ60W、180Wとした。成膜時の雰囲気は、全圧0.4Paであり、ガス流量比はAr:O=150:1とした。成膜レートは、11nm/分、基板温度は25℃とした。引き続き、大気中で280℃、30分のアニール処理を施した。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されなかったので、作製したIn−Al−O系膜はアモルファス膜であることがわかった。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約40nmであることがわかった。蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Al=7:3であった。
また、電気伝導度で10−3S/cm程度であり、電子キャリア濃度は5×1016/cm、電子移動度は、約3cm/Vs程度と見積もられた。
この後は、実施例1と同様にしてトップゲート型TFTを作製した。
次に、以上のようにして作製されたTFT素子の特性評価を行った。
図9(a)に示すように、一定のゲート電圧Vgを印加し、Vdの変化に伴うソース−ドレイン間電流のIdのドレイン電圧Vd依存性を測定すると、Vd=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、Vd=6V印加時におけるゲート電圧VGの閾値は約4Vであった。また、Vg=10V時には、Id=1.0×10−4A程度の電流が流れた。
トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約1.5cm/Vsの電界効果移動度が得られた。
また 本実施例においては再現良くTFTを作成することができ、複数の素子を作成した際の特性ばらつきが小さかった。
このように、In−Al−Oという新規なアモルファス酸化物をチャンネル層に適用することで、良好なトランジスタ特性を実現することができた。
次に、本実施例のIn−Al−Oをチャンネル層に適用したTFT素子の光応答性を評価した。暗所及び光照射でのトランジスタ特性(Id−Vg)を評価したところ、図2に示すように、暗所下においてはオフ電流が非常に小さい値aを示すが、500nm及び350nmの単色光を照射下で特性を評価するとオフ電流がb、cのように増加した。すなわち、光照射下では、オフ電流が増加し、オン・オフ比が小さくなってしまう。
図1には、暗所下、500nm単色光を照射下、及び350nmの単色光を照射下のオフ電流を比較した。グラフからわかるように、In−Al−OはIn−Ga−Oに比べて、光照射下でのオフ電流増加が小さかった。これにより、In−Al−Oをチャンネルに適用したTFT素子は、In−Ga−Oをチャンネルに適用したTFT素子と比較して、光照射に対する安定性に優れることがわかる。
本発明の光に対しする安定性が良好なTFT素子は、有機発光ダイオードの動作回路への利用などが期待できる。
(実施例4)
本実施例は、InとAlとを主成分として含有するチャンネル層を用いた薄膜トランジスタにおいて、実施例2と同様の方法により、InとAlとの組成依存性を検討した。
In−Al−O膜の成膜は3元斜入射スパッタ装置を用いて行った。In−Al−O膜の製膜には、Inのターゲットを2つと、Alのターゲット1つを同時スパッタした。投入RFパワーは、それぞれ30Wと180Wとした。成膜時の雰囲気は全圧0.35Paであり、流量比はAr:O=150:1であった。また、基板温度は25℃とした。
作製した膜の物性は、蛍光X線分析、分光エリプソメトリー、X線回折及び4探針測定により評価した。また、n型チャンネル層にIn−Al−O組成傾斜膜を用いたボトムゲート・トップコンタクト型TFTの試作も行い、室温にて動作特性を評価した。
この組成傾斜膜の膜厚を分光エリプソメトリーにより測定したところ、アモルファス酸化物膜の厚さは約50nmであり、面内膜厚分布は±10%以内であった。
X線回折(XRD)測定により、作製したIn−Al−O膜は、元素比率Al/(In+Al)が0.15以上の範囲においてアモルファスであることを確認した。
また、In−Al−O組成傾斜膜のシート抵抗を4探針法によって、その膜厚を分光エリプソメトリーにより測定し、膜の抵抗率を求めた。すると、In−Al組成比に応じて抵抗率の変化が確認された。In−rich側で低抵抗、Al−rich側で高抵抗となることがわかった。
次に、成膜雰囲気中の酸素流量を変化させたときのIn−Al−O組成傾斜膜の抵抗率を求めると、酸素流量の増加に従い、In−Al−O膜が高抵抗化していることがわかった。これは、酸素欠損の減少とそれに伴う電子キャリア密度の低下に起因するものと考えられる。また、TFT活性層に適した抵抗値を示す組成範囲が酸素流量に対し変化していることがわかった。
抵抗率の経時変化の測定結果を、図3に示す。In−Al−O系薄膜は、広い組成範囲にわたり、抵抗率の経時変化は認められなかった。一方で、同様にして作製したIn−Zn−O膜やIn−Sn−O膜は、時間とともに抵抗率が減少する傾向が見られた。これにより、In−Al−O膜は環境安定性に優れることがわかった。
次に、In−Al−O膜をn型チャンネル層とした薄膜トランジスタの特性及びその組成依存性を調べた。
実施例2と同様に、基板上のさまざまな位置のTFT特性を評価することで、In−Al組成比に応じたTFT特性の変化を調べた。これにより、基板上の位置、すなわち、In−Al組成比に応じて、TFT特性が変化することがわかった。
In−richな領域では、ON電流もOFF電流が大きく、閾値が負になることがわかった。一方、Al−richな領域では、OFF電流が小さいが、ON電流も小さい傾向を示し、ON閾値電圧は正の値をとり、「ノーマリーオフ特性」が得られた。しかし、ON時のドレイン電流が小さく、電界効果移動度は小さかった。
また、元素比率Al/(In+Al)が0.36の素子では、ON/OFF比が6桁を越える比較的良好な特性が得られた。
上記素子を、大気中で300℃のアニール処理を施すと、特性の改善がなされた。アニール後のTFT(Id−Vg)特性を、図5に示す。特性の組成依存性に関しては、アニール前と同様な傾向を示している。ただし、良好な特性を示す組成範囲が広がっていることがわかる。例えば、b)Al/(In+Al)=0.3や、c)Al/(In+Al)=0.36の元素比率において、良好な特性を示した。
図7(a)に、電界効果移動度のIn:Al組成依存性を示した。Alの含有量を少なくすることにつれて、電界効果移動度が大きくなることがわかる。InとAlとの元素比率Al/(In+Al)が0.4以下で、0.1cm/Vs以上の電界効果移動度が得られた。また、Al/(In+Al)が0.3以下で、1cm/Vs以上の電界効果移動度が得られた。
図6(b)に、閾値電圧の組成依存性を示す。薄膜トランジスタの閾値電圧Vthは、0V以上であると回路を構成しやすい。図に示すように、元素比率Al/(In+Al)が0.25以上であるとVthが正となり好ましいことがわかる。
良好なトランジスタ特性が得られた本実施例の素子の電子移動度、電流ON/OFF比、閾値、S値は、それぞれ1cm/Vs、1×10、4V、1.6V/decである。
(実施例5)
本実施例では、In−Zn−Mg−O系のアモルファス酸化物をチャンネル層として用いて、プラスチック基板上に図8(b)に示すボトムゲート型TFT素子を作製した。
まず、基板として、ポリエチレン・テレフタレート(PET)フィルムを用意した。該PET基板上に、フォトリゾグラフィー法とリフトオフ法により、ゲート電極と、ゲート絶縁層をパターニング形成した。ゲート電極は、厚さ50nmのTa膜からなる。ゲート絶縁層は、SiO膜(酸窒化シリコン膜)をスパッタ法により成膜し、厚さは150nmであった。また、SiO膜の比誘電率は約6であった。
次に、フォトリゾグラフィー法とリフトオフ法により、トランジスタのチャンネル層をパターニング形成した。チャンネル層は、In−Zn−Mg−O系のアモルファス酸化物からなり、その組成比はIn:Zn:Mg=4:6:1であった。トランジスタのチャネル長は60μmで、チャネル幅は180μmであった。また、In−Mg−O系アモルファス酸化物膜は、アルゴンガスと酸素ガスと混合雰囲気中で高周波スパッタ法により形成された。
本実施例では、3つのターゲット(材料源)を用いて同時成膜を行った。3つのターゲットとして、それぞれ2インチサイズのIn、MgO、ZnOの焼結体(純度99.9%)を用いた。それぞれのターゲットへの投入RFパワーを制御することで、所望のIn:Zn:Mg組成比の酸化物薄膜を得ることができた。雰囲気は、全圧0.5Paであり、ガス流量比はAr:O=100:1とした。また、基板温度は25℃とした。
以上のようにして作製された酸化物膜は、X線回折(薄膜法、入射角0.5度)において明瞭な回折ピークは検出されなかったので、アモルファス膜であることがわかった。アモルファス酸化物膜の厚さは、約30nmであった。また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3eVであり、可視光に対して透明であった。また、ソース電極、ドレイン電極、ゲート電極はIn:Snからなる透明導電膜とし、その厚さは100nmであった。このようにして、ボトムゲート型TFT素子を作製した。
次に、以上のようにして作製されたTFT素子の特性評価を行った。
本実施例のTFTを室温下で測定したところ、トランジスタのオン・オフ比は、10超であった。また、電界効果移動度を算出したところ、約7cm/Vsの電界効果移動度であった。アモルファス酸化物材料の元素比率Mg/(In+Zn+Mg)については、0.1以上0.48以下の範囲において、良好なトランジスタ動作が可能である。
また、本実施例のIn−Zn−Mg−O系酸化物半導体をチャンネルとして適用した薄膜トランジスタは、Mgを含有しないIn−Znをチャンネルとして適用した薄膜トランジスタと比べて光安定性が高かった。また、Mgを含有することで環境に対する安定性も向上していた。
本発明の電界効果型トランジスタは、低温で薄膜形成を行うことが可能で、かつアモルファス状態であるため、PETフィルムをはじめとするフレキシブル素材上に形成することができる。したがって、LCDや有機ELディスプレイのスイッチング素子として応用することができる。また、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ICカードやIDタグなどにも幅広く応用できる。
In−Mg−O系薄膜トランジスタ、In−Al−O系薄膜トランジスタ、In−Ga−O系薄膜トランジスタの光照射下におけるオフ電流値を比較するグラフである。 本発明の薄膜トランジスタの光照射に伴うトランスファ特性の変化を説明するためのグラフである。 In−Mg−O薄膜、In−Al−O薄膜、In−Zn−O薄膜、In−Sn−O薄膜の抵抗率の経時変化を示すグラフである。 In−Mg−O系薄膜トランジスタの組成依存性を示すグラフであり、トランジスタのトランスファ特性の一例を示している。 In−Al−O系薄膜トランジスタの組成依存性を示すグラフであり、トランジスタのトランスファ特性の一例を示している。 In−Mg−O系薄膜トランジスタ特性((a)電界効果移動度、(b)閾値Vth)の組成依存性を示すグラフである。 In−Al−O系薄膜トランジスタ特性((a)電界効果移動度、(b)閾値Vth)の組成依存性を示すグラフである。 本発明の薄膜トランジスタの構造の例を示す断面図である。 本発明の薄膜トランジスタの特性の一例を示すグラフである。 本発明の薄膜トランジスタを作製するための薄膜形成装置の構成を示す図である。 In−Mg−O薄膜、In−Al−O薄膜、In−Zn−O薄膜の光吸収スペクトラムを示すグラフである。
符号の説明
10 基板
11 チャンネル層
12 ゲート絶縁層
13 ソース電極
14 ドレイン電極
15 ゲート電極
21 基板
22 ゲート絶縁層
23 ソース電極
24 ドレイン電極
25 チャンネル層
51 試料
52 ターゲット
53 真空ポンプ
54 真空計
55 基板保持手段
56 ガス流量制御手段
57 圧力制御手段
58 成膜室

Claims (8)

  1. 基板上にチャンネル層、ゲート絶縁層、ソース電極、ドレイン電極、ゲート電極が少なくとも形成されてなる電界効果型トランジスタであって、
    該チャンネル層は、2種の金属元素InとMgとを含むIn−Mg−O系アモルファス酸化物材料より構成され、該アモルファス酸化物材料の元素比率Mg/(In+Mg)は0.1以上0.48以下であることを特徴とする電界効果型トランジスタ。
  2. 前記アモルファス酸化物材料の元素比率Mg/(In+Mg)は、0.2以上0.48以下であることを特徴とする請求項1に記載の電界効果型トランジスタ。
  3. 前記アモルファス酸化物材料の元素比率Mg/(In+Mg)は、0.3以上0.42以下であることを特徴とする請求項2に記載の電界効果型トランジスタ。
  4. 基板上にチャンネル層、ゲート絶縁層、ソース電極、ドレイン電極、ゲート電極が少なくとも形成されている電界効果型トランジスタであって、
    該チャンネル層は、2種の金属元素InとAlとを含むIn−Al−O系アモルファス酸化物材料より構成され、該アモルファス酸化物材料の元素比率Al/(In+Al)は0.15以上0.45以下であることを特徴とする電界効果型トランジスタ。
  5. 前記アモルファス酸化物材料の元素比率Al/(In+Al)は、0.19以上0.40以下であることを特徴とする請求項4に記載の電界効果型トランジスタ。
  6. 前記アモルファス酸化物材料の元素比率Al/(In+Al)は、0.25以上0.3以下であることを特徴とする請求項5に記載の電界効果型トランジスタ。
  7. 前記ゲート絶縁層は、酸化シリコンであることを特徴とする請求項1から6のいずれか1項に記載の電界効果型トランジスタ。
  8. 前記チャンネル層及び前記ゲート絶縁層は、スパッタリング法により成膜されたことを特徴とする請求項1から7のいずれか1項に記載の電界効果型トランジスタ。
JP2007322148A 2007-12-13 2007-12-13 電界効果型トランジスタ Expired - Fee Related JP5213429B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007322148A JP5213429B2 (ja) 2007-12-13 2007-12-13 電界効果型トランジスタ
CN200880120014XA CN101897030B (zh) 2007-12-13 2008-12-02 场效应晶体管和显示器
US12/681,793 US20100224870A1 (en) 2007-12-13 2008-12-02 Field effect transistor
CN2011103748171A CN102394248A (zh) 2007-12-13 2008-12-02 场效应晶体管和显示器
PCT/JP2008/072222 WO2009075242A1 (en) 2007-12-13 2008-12-02 Oxide field effect transistor
TW097147834A TWI385807B (zh) 2007-12-13 2008-12-09 場效電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007322148A JP5213429B2 (ja) 2007-12-13 2007-12-13 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2009147069A JP2009147069A (ja) 2009-07-02
JP5213429B2 true JP5213429B2 (ja) 2013-06-19

Family

ID=40478123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007322148A Expired - Fee Related JP5213429B2 (ja) 2007-12-13 2007-12-13 電界効果型トランジスタ

Country Status (5)

Country Link
US (1) US20100224870A1 (ja)
JP (1) JP5213429B2 (ja)
CN (2) CN102394248A (ja)
TW (1) TWI385807B (ja)
WO (1) WO2009075242A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR101662359B1 (ko) * 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101434948B1 (ko) * 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120120388A (ko) * 2010-02-01 2012-11-01 닛본 덴끼 가부시끼가이샤 아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법
JP5680916B2 (ja) * 2010-09-15 2015-03-04 国立大学法人名古屋大学 電界効果トランジスタ及び電界効果トランジスタの製造方法
JP2012234864A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 半導体装置及びその製造方法
CN102290443B (zh) * 2011-07-28 2016-03-30 京东方科技集团股份有限公司 一种非晶薄膜晶体管及其制备方法
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
KR101661016B1 (ko) * 2013-12-03 2016-09-29 엘지디스플레이 주식회사 유기발광 표시장치와 그의 화질 보상방법
US9105526B2 (en) * 2013-12-19 2015-08-11 Intermolecular, Inc. High productivity combinatorial material screening for metal oxide films
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL152707B (nl) * 1967-06-08 1977-03-15 Philips Nv Halfgeleiderinrichting bevattende een veldeffecttransistor van het type met geisoleerde poortelektrode en werkwijze ter vervaardiging daarvan.
US5493335A (en) * 1993-06-30 1996-02-20 Eastman Kodak Company Single sensor color camera with user selectable image record size
JP2946189B2 (ja) * 1994-10-17 1999-09-06 キヤノン株式会社 電子源及び画像形成装置、並びにこれらの活性化方法
US6231412B1 (en) * 1996-09-18 2001-05-15 Canon Kabushiki Kaisha Method of manufacturing and adjusting electron source array
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4544518B2 (ja) * 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5294565B2 (ja) * 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP2009147069A (ja) 2009-07-02
WO2009075242A1 (en) 2009-06-18
TW200939483A (en) 2009-09-16
TWI385807B (zh) 2013-02-11
CN102394248A (zh) 2012-03-28
CN101897030A (zh) 2010-11-24
CN101897030B (zh) 2012-08-15
US20100224870A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5213429B2 (ja) 電界効果型トランジスタ
JP5393058B2 (ja) 電界効果型トランジスタ
JP5219529B2 (ja) 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP5710041B2 (ja) 液晶表示装置
US8742412B2 (en) Thin film transistor using an oxide semiconductor and display
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5241143B2 (ja) 電界効果型トランジスタ
JP4560502B2 (ja) 電界効果型トランジスタ
KR100973124B1 (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120727

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120730

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120731

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130226

R151 Written notification of patent or utility model registration

Ref document number: 5213429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees