JP5297104B2

JP5297104B2 - 半導体装置

Info

Publication number: JP5297104B2
Application number: JP2008172165A
Authority: JP
Inventors: 貴之橋本; 高志平尾; 秋山　　登
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-07-01
Filing date: 2008-07-01
Publication date: 2013-09-25
Anticipated expiration: 2028-07-01
Also published as: US20100001790A1; JP2010016035A; CN101621061A; CN101621061B; US8203380B2; CN102522405A

Description

本発明は、電源などの電力変換器に用いられる半導体装置に関し、特に、非絶縁型ＤＣ−ＤＣコンバータに適用して有効な技術に関する。

例えば、電源などの電力変換器に関して本発明者が検討したところによれば、コンピュータなどのＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）に使用される電源が低電圧化されるに伴い、同期整流方式による電源が多用されている。また、ＣＰＵ用の電源に要求される電流変化率（ｄｉ／ｄｔ）はますます大きくなり、電源の出力電圧のリップルを抑制するために、電源の高速化が重要となっている。

一般的な直流電圧を変圧する非絶縁型ＤＣ−ＤＣコンバータの回路図を図１に示す。入力電源Ｖｉｎと並列に、入力コンデンサＣｉｎが配置される。ハイサイドスイッチＱ１及びローサイドスイッチＱ２を駆動するドライブ電源Ｖｄｒｉｖｅと並列にドライブコンデンサＣｄｒｉｖｅが挿入され、ローサイドドライバ３３に電力を供給する。ハイサイドスイッチＱ１の駆動回路はブートストラップの構成をとり、ハイサイドスイッチＱ１がオフの時、ドライブ電源Ｖｄｒｉｖｅから、ブートストラップダイオードＤｂｏｏｔを介して、ブートストラップコンデンサＣｂｏｏｔに電流が供給され、ハイサイドドライバ３２の電源となる。

電源制御コントローラ３１からのＰＷＭ信号を受け、ハイサイドスイッチＱ１とローサイドスイッチＱ２を交互にオン・オフすることで、端子Ｖｘに方形波を出力し、これを出力インダクタＬと出力コンデンサＣｏｕｔからなる出力フィルタにより直流電圧に平滑し、負荷となるＣＰＵ３４に電力を供給する。ハイサイドスイッチＱ１及びローサイドスイッチＱ２には逆並列にダイオードＤ１とＤ２が接続されるが、ダイオードＤ１は出力インダクタＬの一方の端子となるＶｘの電位が上昇した場合、入力電源Ｖｉｎへの電流の経路を確保する役割がある。また、ダイオードＤ２はハイサイドスイッチＱ１がオフの時、出力インダクタＬの還流電流の経路を確保する役割がある。同期整流とは、ダイオードＤ２に還流電流が流れている際、ローサイドスイッチＱ２をオンして、電流の経路をダイオードＤ２からローサイドスイッチＱ２へ変える動作で、ダイオードＤ２と比べてローサイドスイッチＱ２のオン抵抗は大幅に低いことから、導通損失を低減することができる。ローサイドスイッチＱ２として、図１にあるようにＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｓｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を用いた場合、同一の半導体基板に内蔵のダイオードがあることから、外付けのダイオードは不要となる。

従来、非絶縁型ＤＣ−ＤＣコンバータのハイサイドスイッチＱ１及びローサイドスイッチＱ２には、ディスクリートパッケージのパワーＭＯＳＦＥＴが用いられ、これらを駆動するハイサイドドライバ３２及びローサイドドライバ３３を含むドライバＩＣは、上記ディスクリートパッケージとは異なるパッケージに入っており、それぞれがプリント基板上で接続されている。

しかしながら、電源の電流変化率（ｄｉ／ｄｔ）が大きくなるにつれて、プリント基板上の寄生インダクタンス、及びパッケージ内のワイヤボンディングによる寄生インダクタンスの影響による変換効率の低下が無視できなくなっている。

また、ディスクリートパッケージに存在するゲート抵抗とドライバ抵抗も同様に、電源の高速化に伴いＤＣ−ＤＣコンバータの変換効率を低下させる原因となっている。この問題を解決するため、同一の半導体基板に、ハイサイドスイッチＱ１及びローサイドスイッチＱ２と、これらを駆動するハイサイドドライバ３２及びローサイドドライバ３３を搭載したモノリシック構造が提案されている（例えば特許文献１）。同一の半導体基板に、ハイサイドスイッチＱ１及びローサイドスイッチＱ２と、これらを駆動するハイサイドドライバ３２及びローサイドドライバ３３を搭載することで、寄生インダクタンスを低減し、電源の変換効率を向上できる。
特開２００５−２０３７６６号公報

しかしながら、前記特許文献１などの従来構造では、半導体基板の中心領域にハイサイドドライバ３２及びローサイドドライバ３３が配置されているため、半導体装置を取り囲むように配置される入力コンデンサＣｉｎとドライブコンデンサＣｄｒｉｖｅとブートストラップコンデンサＣｂｏｏｔとの間の経路の長さが問題となる。すなわち、入力コンデンサＣｉｎの正端子からハイサイドスイッチＱ１とローサイドスイッチＱ２を経由して、入力コンデンサＣｉｎの負端子に至る経路が長く、かつドライブコンデンサＣｄｒｉｖｅの正端子からローサイドスイッチＱ２のローサイドドライバ３３を経由して、ドライブコンデンサＣｄｒｉｖｅの負端子に至る経路が長く、かつブートストラップコンデンサＣｂｏｏｔの正端子からハイサイドスイッチＱ１のハイサイドドライバ３２を経由して、ブートストラップコンデンサＣｂｏｏｔの負端子に至る経路が長いため、寄生インダクタンスが大きく、変換効率が低いという問題があった。

そこで、本発明は前記従来構造の問題を解決するためになされたもので、本発明の目的は、寄生インダクタンスを低減し、変換効率の高い非絶縁型ＤＣ−ＤＣコンバータの半導体装置を提供することである。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、代表的なものの概要は、ハイサイドスイッチとハイサイドドライバとローサイドスイッチとローサイドドライバとを有し、これらが同一の半導体基板上に形成された半導体装置において、ハイサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域にあり、ローサイドドライバがローサイドスイッチより、半導体基板の周辺に近い領域にあることを特徴とする。あるいは、ハイサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域と半導体基板の中心に近い領域にあり、ローサイドドライバがローサイドスイッチより、半導体基板の周辺に近い領域と半導体基板の中心に近い領域にあることを特徴とする。

また、ハイサイドスイッチとハイサイドドライバとローサイドドライバとが、ローサイドスイッチが形成された半導体基板とは異なる半導体基板上に形成された半導体装置においては、ハイサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域にあり、ローサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域にあることを特徴とする。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、代表的なものによって得られる効果は、ハイサイドスイッチとハイサイドドライバとローサイドスイッチとローサイドドライバとを有する半導体装置において、この半導体装置を取り囲むように配置される入力コンデンサとドライブコンデンサとブートストラップコンデンサとの間において、入力コンデンサの正端子からハイサイドスイッチとローサイドスイッチを経由して、入力コンデンサの負端子に至る経路が短く、かつドライブコンデンサの正端子からローサイドスイッチのローサイドドライバを経由して、ドライブコンデンサの負端子に至る経路が短く、かつブートストラップコンデンサの正端子からハイサイドスイッチのハイサイドドライバを経由して、ブートストラップコンデンサの負端子に至る経路が短いため、寄生インダクタンスが小さくなり、変換効率を向上することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の構成要素には原則として同一の符号を付し、その繰り返しの説明は省略する。

＜第１の実施の形態＞
まず、図２を用いて、本発明の第１の実施の形態の半導体装置について説明する。図２は、本実施の形態の半導体装置を示すレイアウト図である。この図２は、半導体装置を接続部側から見た図である。

本実施の形態の半導体装置は、前述した図１に示すような非絶縁型ＤＣ−ＤＣコンバータに適用される。すなわち、非絶縁型ＤＣ−ＤＣコンバータの半導体装置は、ハイサイドスイッチＱ１とハイサイドドライバ３２とローサイドスイッチＱ２とローサイドドライバ３３とを有する。ハイサイドスイッチＱ１は、横型ＭＯＳＦＥＴからなり、ドレインが入力電源Ｖｉｎに接続され、ソースが出力インダクタＬに接続されている。ハイサイドドライバ３２は、ハイサイドスイッチＱ１を駆動するドライバであり、ハイサイドスイッチＱ１の横型ＭＯＳＦＥＴのゲートに接続されている。ローサイドスイッチＱ２は、横型ＭＯＳＦＥＴからなり、ドレインが出力インダクタＬに接続され、ソースが基準電位ＧＮＤに接続されている。ローサイドドライバ３３は、ローサイドスイッチＱ２を駆動するドライバであり、ローサイドスイッチＱ２の横型ＭＯＳＦＥＴのゲートに接続されている。

本実施の形態の半導体装置では、ハイサイドスイッチＱ１とローサイドスイッチＱ２には、横型ＭＯＳＦＥＴが用いられているが、この利点などは縦型ＭＯＳＦＥＴとの違いも含めて、後述する第３の実施の形態において詳しく説明する。

なお、本実施の形態の半導体装置を示す図２のレイアウト図において、前述した図１の回路図と対応させた場合に、ハイサイドスイッチ２はハイサイドスイッチＱ１（ダイオードＤ１：ハイサイド内蔵ＭＯＳＦＥＴ）、ハイサイドドライバ４ａはハイサイドドライバ３２、ローサイドスイッチ３はローサイドスイッチＱ２（ダイオードＤ２：ローサイド内蔵ＭＯＳＦＥＴ）、ローサイドドライバ４ｂはローサイドドライバ３３、制御回路５は電源制御コントローラ３１にそれぞれ対応し、同じ構成要素を表すものである。

本実施の形態の半導体装置は、図２に示すように、半導体基板１に、ハイサイドスイッチ２とローサイドスイッチ３、ハイサイドスイッチ２を駆動するハイサイドドライバ４ａとローサイドスイッチ３を駆動するローサイドドライバ４ｂ、及びハイサイドドライバ４ａとローサイドドライバ４ｂを制御する制御回路５が搭載されている。特に、本実施の形態の半導体装置では、半導体基板１において、ハイサイドドライバ４ａがハイサイドスイッチ２より周辺に近い領域にあり、かつ、半導体基板１において、ローサイドドライバ４ｂがローサイドスイッチ３より周辺に近い領域に配置されている。ハイサイドスイッチ２として、ｎ型ＭＯＳＦＥＴまたはｐ型ＭＯＳＦＥＴが用いられ、ローサイドスイッチ３としてｎ型ＭＯＳＦＥＴが用いられる。ハイサイドスイッチ２としてｐ型ＭＯＳＦＥＴを用いた方が、図１で示したブートストラップコンデンサＣｂｏｏｔやブートストラップダイオードＤｂｏｏｔが不要となるので回路が簡素化されるが、ｐ型ＭＯＳＦＥＴはオン抵抗が大きいという問題があり、大電流を要求されるＣＰＵ電源には、ハイサイドスイッチ２としてｎ型ＭＯＳＦＥＴが用いられることが多い。

図２のＡ領域を拡大したレイアウト図を図３に示す。ハイサイドドライバ４ａから、アルミニウム配線７のゲート電極が右方向に延び、このアルミニウム配線７のゲート電極から枝分かれする形でポリシリコン配線８のゲート電極が延び、このポリシリコン配線８のゲート電極を挟んでソース領域とドレイン領域が配置される。このゲート電極とこれを挟んだソース領域とドレイン領域などで、ハイサイドスイッチ２のＭＯＳＦＥＴが構成される。ゲート電極の配線において、長い配線はアルミニウム配線を用い、短い配線はポリシリコン配線を用いる理由はアルミニウム配線の方が抵抗が低く、配線が長くなった場合もゲート抵抗の増加を抑制することができるためである。

次に、図４を用いて、本実施の形態の半導体装置により寄生インダクタンスを低減できる理由について説明する。図４は、本実施の形態の半導体装置を実装したプリント基板を示すレイアウト図である。

図４では、半導体基板１が半導体パッケージ１８に収納され、プリント基板１１にフリップチップ実装された状態を示しており、半導体基板１はフリップチップ実装されているため、図２とは左右が反転されている。

半導体パッケージ１８を取り囲むように、入力コンデンサ１２、ブートストラップコンデンサ１３、ドライブコンデンサ１４が配置されている。入力コンデンサ１２はハイサイドスイッチ２とローサイドスイッチ３の近くに配置され、入力コンデンサ１２の一方の端子から、ハイサイドスイッチ２とローサイドスイッチ３を経由して、入力コンデンサ１２の他端に至る経路が短くなり、寄生インダクタンスを低減することができる。さらに、ブートストラップコンデンサ１３はハイサイドドライバ４ａの近くに配置され、ブートストラップコンデンサ１３の一方の端子からハイサイドドライバ４ａを経由して、ブートストラップコンデンサ１３の他端に至る経路が短くなり、寄生インダクタンスを低減することができる。さらに、ドライブコンデンサ１４はローサイドドライバ４ｂの近くに配置され、ドライブコンデンサ１４の一方の端子からローサイドドライバ４ｂを経由して、ドライブコンデンサ１４の他端に至る経路が短くなり、寄生インダクタンスを低減することができる。この結果、電力変換効率の向上に繋がる。

なお、図４のレイアウト図を前述した図１の回路図と対応させた場合に、入力コンデンサ１２は入力コンデンサＣｉｎ、ブートストラップコンデンサ１３はブートストラップコンデンサＣｂｏｏｔ、ドライブコンデンサ１４はドライブコンデンサＣｄｒｉｖｅにそれぞれ対応する。

図５は、図４のプリント基板１１に、入力電源Ｖｉｎの正端子からハイサイドスイッチＱ１（２）及びローサイドスイッチＱ２（３）を経由して入力電源Ｖｉｎの負端子に至る経路の配線を追記したレイアウト図である。図５に示すように、入力電源Ｖｉｎの正端子に繋がる電源配線１５と入力電源Ｖｉｎの負端子に繋がる基準電位配線（ＧＮＤ配線）１６は近接して配置される。これは、電源配線１５と基準電位配線１６を近接させることで、ハイサイドスイッチ２のスイッチングの際に発生する磁束をキャンセルし、実効的な寄生インダクタンスを低減することを狙ったものである。一方、出力インダクタＬに接続される出力配線１７は、寄生インダクタンスに配慮する必要はないが、配線抵抗による変換効率の低下が懸念されるので、十分広い配線幅を確保する必要がある。

図６は、ハイサイドスイッチ２、ローサイドスイッチ３及び制御回路５が形成された半導体基板１と半導体パッケージ１８またはプリント基板１１との接続部を説明したレイアウト図である。図６では、ハイサイドスイッチ２、ローサイドスイッチ３及び制御回路５が形成された半導体基板１の接続にバンプ６を使用した例を示している。半導体基板１は、このバンプ６を通じてプリント基板１１に接続される。また、この半導体基板１を半導体パッケージ１８に収納してプリント基板１１に搭載する場合でも、半導体パッケージ１８は、バンプ６を通じてプリント基板１１に接続される。このように、本実施の形態では、半導体基板１の状態の半導体装置、半導体基板１が半導体パッケージ１８に収納された半導体装置のどちらも、接続部にバンプ６が使われている。

従来から、半導体基板１と半導体パッケージ１８との接続に用いられているワイヤボンディングは、半導体基板１の周辺部にボンディングパッドを設ける必要があるので、ピン数の上限が低い、また半導体基板１の周辺にあるパッドまで配線を引き回す必要があるので配線抵抗が高いといった問題がある。これに対し、バンプ６は半導体基板１全体を接続部とすることができるので、多くのピンを設けることができる。また、半導体基板１の中心領域からバンプ６を介して、半導体パッケージ１８またはプリント基板１１に接続されるので、半導体基板１の配線引き回しに伴う配線抵抗の増加を抑制することができる。

このバンプ６の配置については、例えば、後述する図７に示すような電位に着目したレイアウト例や、図８に示すような電極に着目したレイアウト例が考えられる。

図７は、ハイサイドスイッチ２とローサイドスイッチ３のバンプの電位に着目して配置したレイアウト図である。図７に示すように、ハイサイドスイッチ２のドレイン電位に相当するバンプ２１は入力電源Ｖｉｎの正端子に接続され、ハイサイドスイッチ２のソース電位、及びローサイドスイッチ３のドレイン電位に相当するバンプ２３は出力インダクタＬの一方の端子に接続され、ローサイドスイッチ３のソース電位に相当するバンプ２２は入力電源Ｖｉｎの負端子に接続される。この場合に、ハイサイドスイッチ２では、ドレイン電位に相当するバンプ２１とソース電位に相当するバンプ２３を縦方向に交互に配置し、また、ローサイドスイッチ３では、ソース電位に相当するバンプ２２とドレイン電位に相当するバンプ２３を縦方向に交互に配置する。この配置では、ハイサイドスイッチ２とローサイドスイッチ３において、バンプ２３は縦方向で同じ位置になる。このように、ソースとドレインのバンプを交互に配置することで、半導体基板１の配線の引き回しを短くすることができ、変換効率の向上が可能となる。

図８は、ハイサイドスイッチ２とローサイドスイッチ３のバンプのソース電極とドレイン電極に着目して配置したレイアウト図である。図８において、Ｓはソースを、Ｄはドレインをそれぞれ表す。図８に示すように、ハイサイドスイッチ２では、ソースＳのバンプとドレインＤのバンプを横方向に交互に配置し、かつ、縦方向でも、ソースＳのバンプとドレインＤのバンプを交互に配置する。同様に、ローサイドスイッチ３でも、横方向と縦方向でソースＳのバンプとドレインＤのバンプを交互に配置する。このように、ソースＳとドレインＤのバンプを交互に配置することで、半導体基板１の配線の引き回しを短くすることができ、変換効率の向上が可能となる。

以上説明したように、本実施の形態によれば、ハイサイドスイッチ２、ハイサイドドライバ４ａ、ローサイドスイッチ３、ローサイドドライバ４ｂなどを有し、これらが同一の半導体基板１上に形成された半導体装置において、ハイサイドドライバ４ａがハイサイドスイッチ２より半導体基板１の周辺に近い領域にあり、かつローサイドドライバ４ｂがローサイドスイッチ３より半導体基板１の周辺に近い領域に配置されているので、入力コンデンサ１２、ブートストラップコンデンサ１３、ドライブコンデンサ１４との間の経路が短くなる。その結果、寄生インダクタンスが小さくなり、変換効率を向上することができる。

さらに、本実施の形態の半導体装置によれば、電源配線１５と基準電位配線１６の配置や出力配線１７の配置を工夫したり、接続部にバンプ６を使用したり、さらにバンプの配置を工夫することで、より一層の変換効率の向上が可能となる。

＜第２の実施の形態＞
図９は、本発明の第２の実施の形態の半導体装置を示すレイアウト図である。

本実施の形態の半導体装置において、前記第１の実施の形態と異なる点は、ハイサイドスイッチ２とローサイドスイッチ３のドライバが、半導体基板１の周辺に近い領域に配置されたハイサイドドライバ４ａ及びローサイドドライバ４ｂに加えて、半導体基板１の中心に近い領域にもハイサイドドライバ４ｃ及びローサイドドライバ４ｄとして配置されていることである。このように、ドライバを周辺領域と中心領域に配置することで、ハイサイドドライバ４ａと４ｃからハイサイドスイッチ２までの距離が短くなり、また、ローサイドドライバ４ｂと４ｄからローサイドスイッチ３までの距離が短くなり、前記第１の実施の形態と比べて、更なる変換効率の向上が期待できる。

例えば、前述した図１において、入力電源Ｖｉｎの電圧は１２Ｖ、出力電圧はＣＰＵ３４の動作電圧となる１Ｖ程度なので、ハイサイドスイッチＱ１のオン比率は１２分の１程度と低い。よって、ローサイドスイッチＱ２の損失成分は大部分が導通損失であり、変換効率の向上にはローサイドスイッチＱ２のオン抵抗の低減が有効である。

以上説明したように、本実施の形態によれば、ハイサイドスイッチ２、ハイサイドドライバ４ａ，４ｃ、ローサイドスイッチ３、ローサイドドライバ４ｂ，４ｄなどを有し、これらが同一の半導体基板１上に形成された半導体装置において、ハイサイドドライバ４ａ，４ｃがハイサイドスイッチ２より半導体基板１の周辺に近い領域と半導体基板１の中心に近い領域にあり、かつローサイドドライバ４ｂ，４ｄがローサイドスイッチ３より半導体基板１の周辺に近い領域と半導体基板１の中心に近い領域に配置されているので、前記第１の実施の形態に比べてさらに、寄生インダクタンスが小さくなり、変換効率を向上することができる。

さらに、本実施の形態の半導体装置においても、前記第１の実施の形態と同様に、電源配線と基準電位配線の配置や出力配線の配置を工夫したり、接続部にバンプを使用したり、さらにバンプの配置を工夫することで、より一層の変換効率の向上が可能となる。

＜第３の実施の形態＞
前記第１及び第２の実施の形態のように、同一の半導体基板に、スイッチとそれを駆動するドライバを搭載した場合、スイッチとして用いられる半導体デバイスは横型ＭＯＳＦＥＴとなる。横型ＭＯＳＦＥＴは半導体基板表面にソース領域及びドレイン領域を形成したもので、ソース電極及びドレイン電極も半導体基板表面に形成する（前記特許文献１に横型ＭＯＳＦＥＴの一例が記載されている）。低耐圧で横型ＭＯＳＦＥＴは、半導体基板の単位面積当たりの電流容量を大きくできるが、耐圧が高くなると、ソースとドレイン間の横方向の距離を長くする必要があるので、電流容量が小さくなる。

これに対し、縦型ＭＯＳＦＥＴは、ソースとドレイン間の電圧を保持する領域を半導体基板の縦方向に配置したもので、耐圧が高くなっても半導体基板の横方向の距離を長くする必要が無いので、３０Ｖを越えるような高耐圧デバイスでは、横型ＭＯＳＦＥＴと比べて、半導体基板の単位面積当たりの電流容量を大きくすることができ、オン抵抗を低減することができる（縦型ＭＯＳＦＥＴについては、例えば特開２００５−５７０５０号公報に記載されている）。

そこで、ハイサイドスイッチＱ１と、ハイサイドスイッチＱ１を駆動するハイサイドドライバ４ａと、ローサイドスイッチＱ２を駆動するローサイドドライバ４ｂを搭載した半導体基板とは異なる半導体基板に、縦型ＭＯＳＦＥＴのローサイドスイッチＱ２を搭載することが、変換効率の向上に有効である。

図１０は、本発明の第３の実施の形態の半導体装置を示すレイアウト図である。図１０では、ローサイドスイッチ３を異なる半導体基板に搭載した場合の、ハイサイドスイッチ２と、ハイサイドスイッチ２を駆動するハイサイドドライバ４ａ及びローサイドスイッチ３を駆動するローサイドドライバ４ｂと、このハイサイドドライバ４ａ及びローサイドドライバ４ｂを制御する制御回路５を搭載した半導体基板１を示す。

本実施の形態においても、ハイサイドドライバ４ａ及びローサイドドライバ４ｂが、ハイサイドスイッチ２より半導体基板１の周辺に近い領域に配置されている。これにより、前記第１の実施の形態と同様に、半導体装置を取り囲むように配置される入力コンデンサ１２、ブートストラップコンデンサ１３、ドライブコンデンサ１４との間の経路が短くなり、寄生インダクタンスを低減することができる。

さらに、ローサイドスイッチ３を縦型ＭＯＳＦＥＴとし、図１０に示した半導体基板１とは異なる半導体基板に搭載することで、ローサイドスイッチ３のオン抵抗を低減し、変換効率を向上することができる。また、ハイサイドスイッチ２に横型ＭＯＳＦＥＴを用いるメリットとして、横型ＭＯＳＦＥＴは縦型ＭＯＳＦＥＴと比べて、ソースとドレイン間の帰還容量が小さいので、スイッチング損失を低減できる利点がある。

なお、本実施の形態の半導体装置は、ハイサイドスイッチ２とハイサイドドライバ４ａ及びローサイドドライバ４ｂと制御回路５を搭載した半導体基板１と、ローサイドスイッチ３を搭載した半導体基板とが、同一の半導体パッケージに収納されたものとなる。

以上説明したように、本実施の形態によれば、ハイサイドスイッチ２、ハイサイドドライバ４ａ、ローサイドスイッチ３、ローサイドドライバ４ｂなどを有し、ハイサイドスイッチ２とハイサイドドライバ４ａとローサイドドライバ４ｂが、ローサイドスイッチ３が形成された半導体基板とは異なる半導体基板１上に形成された半導体装置において、ハイサイドドライバ４ａがハイサイドスイッチ２より半導体基板１の周辺に近い領域にあり、かつローサイドドライバ４ｂがハイサイドスイッチ２より半導体基板１の周辺に近い領域に配置され、かつローサイドスイッチ３が縦型ＭＯＳＦＥＴとして異なる半導体基板に搭載されているので、前記第１の実施の形態に比べてさらに、寄生インダクタンスが小さくなり、変換効率を向上することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の半導体装置は、電源などの電力変換器に用いられる半導体装置に利用可能であり、特に、非絶縁型ＤＣ−ＤＣコンバータに適用して有効である。

一般的な非絶縁型ＤＣ−ＤＣコンバータの構成を示す回路図である。本発明の第１の実施の形態の半導体装置を示すレイアウト図である。図２のＡ領域を拡大したレイアウト図である。本発明の第１の実施の形態の半導体装置を実装したプリント基板を示すレイアウト図である。図４のプリント基板に配線を追記したレイアウト図である。本発明の第１の実施の形態の半導体装置において、半導体パッケージまたはプリント基板との接続部を説明したレイアウト図である。図６の接続部のバンプの電位に着目して配置したレイアウト図である。図６の接続部のバンプのソース電極とドレイン電極に着目して配置したレイアウト図である。本発明の第２の実施の形態の半導体装置を示すレイアウト図である。本発明の第３の実施の形態の半導体装置を示すレイアウト図である。

符号の説明

１…半導体基板、２…ハイサイドスイッチ、３…ローサイドスイッチ、４ａ，４ｃ…ハイサイドドライバ、４ｂ，４ｄ…ローサイドドライバ、５…制御回路、６…バンプ、７…アルミニウム配線、８…ポリシリコン配線、
１１…プリント基板、１２…入力コンデンサ、１３…ブートストラップコンデンサ、１４…ドライブコンデンサ、１５…電源配線、１６…基準電位配線、１７…出力配線、１８…半導体パッケージ、
２１…バンプ、２２…バンプ、２３…バンプ、
３１…電源制御コントローラ、３２…ハイサイドドライバ、３３…ローサイドドライバ、３４…ＣＰＵ、
Ｖｉｎ…入力電源、Ｃｉｎ…入力コンデンサ、Ｖｄｒｉｖｅ…ドライブ電源、Ｃｄｒｉｖｅ…ドライブコンデンサ、Ｃｂｏｏｔ…ブートストラップコンデンサ、Ｄｂｏｏｔ…ブートストラップダイオード、Ｑ１…ハイサイドスイッチ、Ｑ２…ローサイドスイッチ、Ｄ１…ダイオード、Ｄ２…ダイオード、Ｌ…出力インダクタ、Ｃｏｕｔ…出力コンデンサ。

Claims

第１ドレインが第１外部端子と電気的に接続され、第１ソースが第２外部端子と電気的に接続されたハイサイドスイッチと、
第２ドレインが前記第２外部端子と電気的に接続されていることにより、前記ハイサイドスイッチの前記第１ソースと電気的に直列接続され、第２ソースが第３外部端子と電気的に接続されたローサイドスイッチと、
前記ハイサイドスイッチの第１ゲートを駆動する第１ハイサイドドライバと、
前記ローサイドスイッチの第２ゲートを駆動する第１ローサイドドライバと、を有し、
前記ハイサイドスイッチ、前記ローサイドスイッチ、前記第１ハイサイドドライバ、および前記第１ローサイドドライバが同一の半導体基板上に形成された半導体装置であって、
前記半導体基板は第１辺と前記第１辺と対向する第２辺とを有し、
平面視において、前記第１ハイサイドドライバは、前記ハイサイドスイッチより、前記半導体基板の前記第１辺に近い領域に配置され、
平面視において、前記第１ローサイドドライバは、前記ローサイドスイッチより、前記半導体基板の前記第２辺に近い領域に配置され、
平面視において、前記ハイサイドスイッチは、前記ローサイドスイッチより、前記半導体基板の前記第１辺に近い領域に配置され、
平面視において、前記ローサイドスイッチは、前記ハイサイドスイッチより、前記半導体基板の前記第２辺に近い領域に配置されている半導体装置。
請求項１に記載の半導体装置において、
平面視において、前記第１ハイサイドドライバは、前記半導体基板の前記第１辺と前記ハイサイドスイッチとの間の領域に配置され、
平面視において、前記第１ローサイドドライバは、前記半導体基板の前記第２辺と前記ローサイドスイッチとの間の領域に配置されている半導体装置。
請求項２に記載の半導体装置において、
前記第１、第２、および第３外部端子はそれぞれ複数のバンプ電極であって、前記半導体基板の主面上に配置され、
平面視において、前記第１外部端子は、前記ハイサイドスイッチが配置された領域と重なるように配置され、
平面視において、前記第３外部端子は、前記ローサイドスイッチが配置された領域と重なるように配置されている半導体装置。
請求項３に記載の半導体装置において、
平面視において、前記第２外部端子は、前記ハイサイドスイッチが配置された領域と前記ローサイドスイッチが配置された領域とに重なるように配置されている半導体装置。
請求項４に記載の半導体装置において、
前記第１ハイサイドドライバ、前記ハイサイドスイッチ、前記ローサイドスイッチ、および前記第１ローサイドドライバは第１方向に沿って配置されており、
前記第１方向とは直交する第２方向に沿って、前記第１外部端子と前記第２外部端子は交互に配置され、さらに、前記第３外部端子と前記第２外部端子は交互に配置されている半導体装置。
請求項５に記載の半導体装置において、
平面視において、前記ハイサイドスイッチが配置された領域上に配置された前記第２外部端子と、前記ローサイドスイッチが配置された領域上に配置された前記第２外部端子と、は前記第２方向において同じ位置にある半導体装置。
請求項１に記載の半導体装置において、
平面視において、前記ハイサイドスイッチと前記ローサイドスイッチとの間に第２ハイサイドドライバおよび第２ローサイドドライバが配置されている半導体装置。
請求項７に記載の半導体装置において、
平面視において、前記第２ハイサイドドライバは前記第２ローサイドドライバよりも前記ハイサイドスイッチに近い領域に配置され、
平面視において、前記第２ローサイドドライバは前記第２ハイサイドドライバよりも前記ローサイドスイッチに近い領域に配置されている半導体装置。
請求項１に記載の半導体装置において、
前記第１外部端子は、外部から正の入力電源が供給可能な端子であり、
前記第３外部端子は、外部から負の入力電源が供給可能な端子であり、
前記第２外部端子は、外部に電圧を出力可能な端子である半導体装置。
請求項１に記載の半導体装置において、
前記ハイサイドスイッチは横型ＭＯＳＦＥＴからなる半導体装置。
請求項１に記載の半導体装置において、
前記ローサイドスイッチは横型ＭＯＳＦＥＴからなる半導体装置。
請求項３に記載の半導体装置において、
前記半導体装置は、プリント基板に実装する際、前記半導体基板の前記主面を前記プリント基板に対向させて実装することが可能な半導体装置。
請求項１に記載の半導体装置において、
前記ハイサイドスイッチおよび前記ローサイドスイッチは、ｎ型ＭＯＳＦＥＴで構成されている半導体装置。
請求項１に記載の半導体装置において、
前記ハイサイドスイッチはｐ型ＭＯＳＦＥＴで構成され、前記ローサイドスイッチはｎ型ＭＯＳＦＥＴで構成されている半導体装置。
請求項１に記載の半導体装置において、
前記半導体基板は、前記第１ハイサイドドライバと前記第１ローサイドドライバとを制御する制御回路をさらに有する半導体装置。