Nothing Special   »   [go: up one dir, main page]

JP5292728B2 - Antistatic parts - Google Patents

Antistatic parts Download PDF

Info

Publication number
JP5292728B2
JP5292728B2 JP2007162077A JP2007162077A JP5292728B2 JP 5292728 B2 JP5292728 B2 JP 5292728B2 JP 2007162077 A JP2007162077 A JP 2007162077A JP 2007162077 A JP2007162077 A JP 2007162077A JP 5292728 B2 JP5292728 B2 JP 5292728B2
Authority
JP
Japan
Prior art keywords
external electrode
varistor
resistor
output
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007162077A
Other languages
Japanese (ja)
Other versions
JP2009004465A (en
JP2009004465A5 (en
Inventor
英一 古賀
典子 沢田
匡智 北田
晋 谷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007162077A priority Critical patent/JP5292728B2/en
Publication of JP2009004465A publication Critical patent/JP2009004465A/en
Publication of JP2009004465A5 publication Critical patent/JP2009004465A5/ja
Application granted granted Critical
Publication of JP5292728B2 publication Critical patent/JP5292728B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrostatic countermeasure component suitable for electrostatic countermeasure in a high-speed differential transmission circuit. <P>SOLUTION: This electrostatic countermeasure component comprises a sintered ceramic body 200 formed with a first resistor 205a electrically connected to a first input external electrode and a first output external electrode, a first varistor 204a electrically connected to the first output external electrode and a ground external electrode, a second resistor 205b electrically connected to a second input external electrode and a second output external electrode, and a second varistor 204b electrically connected to the second output external electrode and the ground external electrode. Thereby, the electrostatic countermeasure component suitable for electrostatic countermeasure in the high-speed differential transmission circuit is obtained which can reduce variation in the differential impedance and which has a favorable transmission characteristic in the high-speed differential transmission circuit and a favorable absorption suppressing effect for an electrostatic pulse. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は電子機器を静電気から保護する静電気対策部品に関するものである。   The present invention relates to a static electricity countermeasure component for protecting an electronic device from static electricity.

ICやLSI等の半導体デバイスは、静電気により破壊や特性劣化が起こる。特に最近の半導体デバイスは高速動作化に伴う配線パターンの微細化のため、静電気に対して脆弱になってきており、静電気対策の重要性がクローズアップされてきている。従来、このような静電気対策には、静電気が入るラインとグランド間にバリスタ等の非直線抵抗体を設けて静電気をバイパスさせ、被保護機器に印加される電圧を抑制する方法が行われている。   Semiconductor devices such as ICs and LSIs are destroyed or deteriorated due to static electricity. In particular, recent semiconductor devices have become vulnerable to static electricity due to miniaturization of wiring patterns accompanying high-speed operation, and the importance of countermeasures against static electricity has been highlighted. Conventionally, as a countermeasure against such static electricity, a method has been used in which a non-linear resistor such as a varistor is provided between a line where static electricity enters and the ground to bypass the static electricity and suppress the voltage applied to the protected device. .

また、最近のHDMI(High Definition Multimedia Interface)等、高速インターフェースの搭載に伴い、信号ラインでは高い伝送品質への要求が強まっている。このような高速信号の伝送においては、インピーダンス整合が非常に重要となる。信号ラインに接続されるバリスタの静電容量成分は、高速差動伝送回路に使用した場合にこの搭載部位におけるインピーダンスを急激に低下させ、立ち上がり特性などの差動信号の波形歪みを引き起こす原因となる。このため、高速信号ラインでは、その伝送速度でのインピーダンスへの影響を小さくする必要性から、極めて小さい静電容量のバリスタを使用して静電気対策がなされているが、その静電気対策機能は不十分なものであった。それは、一般に、バリスタの静電容量は、静電気対策機能と密接に関係し、静電容量の値が小さいと、静電気吸収特性と静電気に対する耐性が低下してしまうためである。   In addition, with the recent installation of high-speed interfaces such as High Definition Multimedia Interface (HDMI), there is an increasing demand for high transmission quality in signal lines. In such high-speed signal transmission, impedance matching is very important. The capacitance component of the varistor connected to the signal line, when used in a high-speed differential transmission circuit, causes the impedance at this mounting site to drop sharply, causing differential signal waveform distortion such as rise characteristics. . For this reason, in high-speed signal lines, countermeasures against static electricity have been taken using varistors with extremely low capacitance because of the need to reduce the effect on impedance at the transmission speed, but the electrostatic countermeasure function is insufficient. It was something. This is because, generally, the electrostatic capacity of a varistor is closely related to a static electricity countermeasure function, and if the value of the electrostatic capacity is small, electrostatic absorption characteristics and resistance to static electricity are reduced.

そこで、これらを改善する高速伝送用の静電気対策部品が提案されている。例えば、特許文献1には、内部電極の幅を所定値に設定することにより、静電気耐量を維持しつつ低静電容量化した積層型チップバリスタが提案されている。
特開2006−41058号公報
Therefore, antistatic parts for high-speed transmission that improve these have been proposed. For example, Patent Document 1 proposes a multilayer chip varistor in which the internal electrode width is set to a predetermined value so that the electrostatic capacity is maintained and the electrostatic capacity is reduced.
JP 2006-41058 A

しかしながら、上記積層型チップバリスタは、内部電極の端部に集中する電界分布を緩和することにより静電気耐量を改善したものであり、ある程度は改善可能であるが、バリスタの静電気耐量を大幅に改善することは困難である。すなわち、バリスタの静電容量と静電気耐量とのトレードオフの関係以上の改善効果が得られるものではなく、改善効果はこの関係範囲内に限定されるものである。   However, the above-mentioned multilayer chip varistor has improved static electricity resistance by relaxing the electric field distribution concentrated on the end of the internal electrode. Although it can be improved to some extent, it greatly improves the static electricity resistance of the varistor. It is difficult. That is, an improvement effect that exceeds the trade-off relationship between the electrostatic capacity of the varistor and the electrostatic withstand capability cannot be obtained, and the improvement effect is limited within this relationship range.

以上のように、高速伝送系での静電気対策では、静電気吸収特性および静電気耐量と伝送特性の両立が極めて難しいという問題があり、高速伝送回路の半導体デバイス等を静電気による破壊から保護する静電気対策が不十分であるという課題がある。   As described above, static electricity countermeasures in high-speed transmission systems have the problem that it is extremely difficult to achieve both electrostatic absorption characteristics and static electricity resistance and transmission characteristics, and there are static electricity countermeasures that protect semiconductor devices, etc. in high-speed transmission circuits from damage due to static electricity. There is a problem that it is insufficient.

本発明は、上記課題を解決するもので、高速差動伝送回路における伝送特性と静電気に対する吸収抑制効果がともに良好な静電気対策部品を提供することを目的とするものである。   SUMMARY OF THE INVENTION The present invention solves the above-described problems, and an object of the present invention is to provide a static electricity countermeasure component that has both good transmission characteristics and high static absorption suppression effect in a high-speed differential transmission circuit.

上記目的を達成するため、本発明は、第1および第2の2つの入力用外部電極と第1および第2の2つの出力用外部電極とグランド用外部電極とを設けたセラミック焼結体であって、前記セラミック焼結体に、前記第1の入力用外部電極と前記第1の出力用外部電極とに電気的に接続する第1の抵抗体を形成し前記第1の出力用外部電極と前記グランド用外部電極とに電気的に接続する第1のバリスタを形成し、前記第2の入力用外部電極と前記第2の出力用外部電極とに電気的に接続する第2の抵抗体を形成し前記第2の出力用外部電極と前記グランド用外部電極とに電気的に接続する第2のバリスタを形成した静電気対策部品であり、これにより、差動インピーダンスの変動を小さくすることができ伝送特性が向上するので、高速差動伝送回路における伝送特性と静電気パルスに対する吸収抑制効果がともに良好で、特に、高速差動伝送回路における静電気対策に適した静電気対策部品が実現できる。また、小型で高信頼性の静電気対策部品が実現できる。   In order to achieve the above object, the present invention provides a ceramic sintered body provided with first and second input external electrodes, first and second output external electrodes, and a ground external electrode. A first resistor that is electrically connected to the first input external electrode and the first output external electrode is formed in the ceramic sintered body, and the first output external electrode is formed. A first varistor electrically connected to the ground external electrode and a second resistor electrically connected to the second input external electrode and the second output external electrode Forming a second varistor that is electrically connected to the second output external electrode and the ground external electrode, thereby reducing fluctuations in differential impedance. Transmission characteristics are improved. Absorption inhibitory effect on the transmission characteristics and electrostatic pulse in the circuit is both good, in particular, the protection component can be realized suitable for ESD protection in high-speed differential transmission circuit. In addition, a small and highly reliable antistatic component can be realized.

本発明の静電気対策部品によれば、小型で高信頼性の静電気対策部品が実現できるとともに、高速差動伝送回路における伝送特性と静電気パルスに対する吸収抑制効果がともに良好で、特に、高速差動伝送回路における静電気対策に適した静電気対策部品となる。   According to the anti-static component of the present invention, a small and highly reliable anti-static component can be realized, and both the transmission characteristics in the high-speed differential transmission circuit and the absorption suppression effect against the electrostatic pulse are good. It is an anti-static component suitable for static electricity countermeasures in circuits.

以下、本発明を実施するための最良の形態について、図面に基づき詳細に説明する。   The best mode for carrying out the present invention will be described below in detail with reference to the drawings.

(実施の形態)
以下、一実施の形態を用いて、本発明の静電気対策部品について説明する。図1は本発明の一実施の形態におけるセラミック焼結体の模式的分解斜視図、図2は本発明の一実施の形態における静電気対策部品の外観斜視図である。
(Embodiment)
Hereinafter, the anti-static component of the present invention will be described using an embodiment. FIG. 1 is a schematic exploded perspective view of a ceramic sintered body in an embodiment of the present invention, and FIG. 2 is an external perspective view of an antistatic component in an embodiment of the present invention.

図1および図2において、200はセラミック焼結体、201aは第1の入力用外部電極、201bは第2の入力用外部電極、202aは第1の出力用外部電極、202bは第2の出力用外部電極、203はグランド用外部電極、204aは第1のバリスタ、204bは第2のバリスタ、205aは第1の抵抗体、205bは第2の抵抗体である。   1 and 2, 200 is a ceramic sintered body, 201a is a first input external electrode, 201b is a second input external electrode, 202a is a first output external electrode, and 202b is a second output. An external electrode 203, a ground external electrode 204a, a first varistor 204a, a second varistor 204b, a first resistor 205a, and a second resistor 205b.

図1および図2に示すように、本実施の形態における静電気対策部品は、バリスタ材料よりなるセラミック層210を積層一体化した構造のセラミック焼結体200に、第1の入力用外部電極201aおよび第2の入力用外部電極201bと第1の出力用外部電極202aおよび第2の出力用外部電極202bとグランド用外部電極203とを設けたものである。   As shown in FIGS. 1 and 2, the antistatic component in the present embodiment includes a first sintered external electrode 201a and a ceramic input body 201 having a structure in which a ceramic layer 210 made of a varistor material is laminated and integrated. A second input external electrode 201b, a first output external electrode 202a, a second output external electrode 202b, and a ground external electrode 203 are provided.

そして、セラミック焼結体200の内部に、第1の入力用外部電極201aと第1の出力用外部電極202aとに電気的に接続する第1の抵抗体205aを形成し、第1の出力用外部電極202aとグランド用外部電極203とに電気的に接続する第1のバリスタ204aを形成し、第2の入力用外部電極201bと第2の出力用外部電極202bとに電気的に接続する第2の抵抗体205bを形成し,第2の出力用外部電極202bとグランド用外部電極203とに電気的に接続する第2のバリスタ204bを形成している。   Then, a first resistor 205a electrically connected to the first input external electrode 201a and the first output external electrode 202a is formed inside the ceramic sintered body 200, and the first output output electrode 201a is formed. A first varistor 204a electrically connected to the external electrode 202a and the ground external electrode 203 is formed, and a first varistor electrically connected to the second input external electrode 201b and the second output external electrode 202b is formed. The second resistor 205b is formed, and the second varistor 204b electrically connected to the second output external electrode 202b and the ground external electrode 203 is formed.

そして、第1の抵抗体205aは、セラミック層210に形成した配線導体215aをセラミック層210のビア部に形成したビア導体225aで接続してセラミック焼結体200の内部に形成し、この第1の抵抗体205aの両端をセラミック焼結体200の両側面部に引き出して形成している。また、第2の抵抗体205bも同様に、セラミック層210に形成した配線導体215bをセラミック層210のビア部に形成したビア導体225bで接続してセラミック焼結体200の内部に形成し、この第2の抵抗体205bの両端をセラミック焼結体200の両側面部に引き出して形成している。また、第1のバリスタ204aは、内部電極214aと内部電極224とをセラミック層210を介して交互に積層して形成し、内部電極224をセラミック焼結体200の一方の側面の中央部に引き出し、内部電極214aをセラミック焼結体200の他方の側面部に引き出している。また、第2のバリスタ204bは、内部電極214bと内部電極224とをセラミック層210を介して交互に積層して形成し、内部電極214bをセラミック焼結体200の他方の側面部に引き出している。   The first resistor 205a is formed inside the ceramic sintered body 200 by connecting the wiring conductor 215a formed in the ceramic layer 210 with the via conductor 225a formed in the via portion of the ceramic layer 210. Both ends of the resistor 205a are drawn out to both side portions of the ceramic sintered body 200. Similarly, the second resistor 205b is formed inside the ceramic sintered body 200 by connecting the wiring conductor 215b formed in the ceramic layer 210 with the via conductor 225b formed in the via portion of the ceramic layer 210. Both ends of the second resistor 205b are formed by being drawn out to both side portions of the ceramic sintered body 200. The first varistor 204a is formed by alternately laminating internal electrodes 214a and internal electrodes 224 with the ceramic layer 210 interposed therebetween, and the internal electrodes 224 are drawn out to the central portion of one side surface of the ceramic sintered body 200. The internal electrode 214a is drawn out to the other side surface portion of the ceramic sintered body 200. The second varistor 204b is formed by alternately laminating internal electrodes 214b and internal electrodes 224 with the ceramic layer 210 interposed therebetween, and the internal electrodes 214b are drawn out to the other side surface portion of the ceramic sintered body 200. .

さらに、このセラミック焼結体200の一方の側面部に、第1の抵抗体205aの一方に電気的に接続するよう形成した第1の入力用外部電極201aと、第2の抵抗体205bの一方に電気的に接続するよう形成した第2の入力用外部電極201bと、内部電極224の一方に電気的に接続するよう形成したグランド用外部電極203とを有し、セラミック焼結体200の他方の側面部に、第1の抵抗体205aの他方および第1のバリスタ204aの内部電極214aに電気的に接続するよう形成した第1の出力用外部電極202aと、第2の抵抗体205bの他方および第2のバリスタ204bの内部電極214bに電気的に接続するよう形成した第2の出力用外部電極202bとを、有する構成としている。   Further, one of the first input external electrode 201a and the second resistor 205b formed on one side surface of the ceramic sintered body 200 so as to be electrically connected to one of the first resistors 205a. A second input external electrode 201b formed so as to be electrically connected to the second electrode, and a ground external electrode 203 formed so as to be electrically connected to one of the internal electrodes 224, and the other of the ceramic sintered body 200. The first output external electrode 202a formed to be electrically connected to the other of the first resistor 205a and the internal electrode 214a of the first varistor 204a, and the other of the second resistor 205b And a second output external electrode 202b formed so as to be electrically connected to the internal electrode 214b of the second varistor 204b.

そして、本実施の形態における静電気対策部品の回路は図3に示す等価回路図となる。図3において、101aは第1の入力用外部電極、101bは第2の入力用外部電極、102aは第1の出力用外部電極、102bは第2の出力用外部電極、103はグランド用外部電極、104aは第1のバリスタ、104bは第2のバリスタ、105aは第1の抵抗体、105bは第2の抵抗体である。   The circuit of the static electricity countermeasure component in the present embodiment is an equivalent circuit diagram shown in FIG. In FIG. 3, 101a is a first input external electrode, 101b is a second input external electrode, 102a is a first output external electrode, 102b is a second output external electrode, and 103 is a ground external electrode. , 104a are first varistors, 104b is a second varistor, 105a is a first resistor, and 105b is a second resistor.

続いて、本発明の一実施の形態における静電気対策部品の製造方法について図1および図2を用いて説明する。   Next, a method for manufacturing an antistatic component in one embodiment of the present invention will be described with reference to FIGS.

まず、バリスタ材料として酸化亜鉛を主成分とし添加物としてBi23等を含有するセラミック粉末と有機バインダからなる酸化亜鉛生シートを作製し準備した。この時、生シートの厚みは約30μmとした。なお、この生シートは焼成後にセラミック層210となるものである。 First, a zinc oxide raw sheet comprising a ceramic powder containing zinc oxide as a main component as a varistor material and Bi 2 O 3 as an additive and an organic binder was prepared and prepared. At this time, the thickness of the raw sheet was about 30 μm. This raw sheet becomes the ceramic layer 210 after firing.

次に、上記酸化亜鉛生シートを図1に示すように複数枚準備し、まず、図1に示す第1の抵抗体205aおよび第2の抵抗体205bを形成するために、ビア導体225aおよびビア導体225bを設ける層についてそれぞれの酸化亜鉛生シートの所定の位置に金型パンチングによりφ100μmのビアホールを設けた。この後、このビアホール内にビア導体225aおよびビア導体225bとなるAgを主成分とするAgPd合金ペーストを充填した。またこの後、これらの酸化亜鉛生シートを含めて図1に示すように複数枚の酸化亜鉛生シート上のそれぞれに、AgPd合金ペーストを用いスクリーン印刷法で配線導体215aおよび配線導体215bとなる導体層を形成した。   Next, a plurality of the zinc oxide raw sheets are prepared as shown in FIG. 1, and first, via conductors 225a and vias are formed in order to form the first resistor 205a and the second resistor 205b shown in FIG. With respect to the layer on which the conductor 225b is to be provided, a via hole having a diameter of 100 μm was provided by die punching at a predetermined position of each raw zinc oxide sheet. Thereafter, the via hole was filled with an AgPd alloy paste mainly composed of Ag to be the via conductor 225a and the via conductor 225b. After that, as shown in FIG. 1 including these zinc oxide raw sheets, conductors that become the wiring conductors 215a and the wiring conductors 215b by screen printing using AgPd alloy paste on each of the plurality of zinc oxide raw sheets. A layer was formed.

なお、図1に示すように、配線導体215aおよび配線導体215bとなる導体層は、積層方向を軸にしたメアンド配置の構成とし電流方向が積層方向上下で互いに逆相になるように構成して、相互インダクタンスが相殺されて低減し周波数依存性が小さい抵抗体の構成としている。導体層は、乾燥後で幅約130μmと厚み約2μmであった。また、印刷した導体層のパターンは、切断した後に図1に示した形状となるよう図示した形状を多数個縦横に配列したパターン形状とした。   As shown in FIG. 1, the conductor layers to be the wiring conductor 215a and the wiring conductor 215b have a meander arrangement with the lamination direction as an axis, and the current directions are opposite to each other up and down in the lamination direction. Therefore, the mutual inductance is offset and reduced, and the resistor structure has a small frequency dependency. The conductor layer had a width of about 130 μm and a thickness of about 2 μm after drying. Further, the printed pattern of the conductor layer was a pattern shape in which a large number of the illustrated shapes were arranged vertically and horizontally so as to have the shape shown in FIG.

また、図1に示す第1のバリスタ204aおよび第2のバリスタ204bを形成するために、図1に示すように複数枚の酸化亜鉛生シート上のそれぞれに、AgPd合金ペーストを用いスクリーン印刷法で内部電極214a、内部電極214bおよび内部電極224となる導体層を形成した。なお、印刷した導体層のパターンは、切断した後に図1に示した形状となるよう図示した形状を多数個縦横に配列したパターン形状とした。   Further, in order to form the first varistor 204a and the second varistor 204b shown in FIG. 1, a screen printing method using an AgPd alloy paste on each of a plurality of zinc oxide raw sheets as shown in FIG. Conductive layers to be the internal electrode 214a, the internal electrode 214b, and the internal electrode 224 were formed. Note that the printed pattern of the conductor layer was a pattern shape in which a large number of the illustrated shapes were arranged vertically and horizontally so as to have the shape shown in FIG.

次に、上記の配線導体215aおよび配線導体215bとなる導体層を形成した酸化亜鉛生シート、および上記の内部電極214a、内部電極214bおよび内部電極224となる導体層を形成した酸化亜鉛生シートを積層し加圧して、積層体ブロックを得た。   Next, a zinc oxide raw sheet on which a conductor layer to be the wiring conductor 215a and the wiring conductor 215b is formed, and a zinc oxide raw sheet on which the conductor layer to be the internal electrode 214a, the internal electrode 214b and the internal electrode 224 is formed Lamination and pressurization were performed to obtain a laminate block.

次に、上記積層体ブロックを所望の寸法に切断分離して、個片の生チップとした。この生チップを大気中で約500℃に加熱して脱バインダ処理した後、大気中で約1100℃まで加熱して焼成し焼結体を得た。   Next, the laminated body block was cut and separated into a desired size to obtain individual raw chips. This raw chip was heated to about 500 ° C. in the atmosphere to remove the binder, and then heated to about 1100 ° C. in the atmosphere and fired to obtain a sintered body.

次に、上記焼結体をバレル研磨して焼結体の両側面に、2つの抵抗体の配線導体および2つのバリスタの内部電極を露出させ図1のセラミック焼結体200を得た。続いて、セラミック焼結体200の両側面に、Agと樹脂を主成分とする加熱硬化型の電極ペーストを塗布し約300℃で硬化させて、第1の抵抗体205aの配線導体215aに接続する第1の入力用外部電極201a、第2の抵抗体205bの配線導体215bに接続する第2の入力用外部電極201b、第1の抵抗体205aの配線導体215aと第1のバリスタ204aの内部電極214aとに接続する第1の出力用外部電極202a、第2の抵抗体205bの配線導体215bと第2のバリスタ204bの内部電極214bとに接続する第2の出力用外部電極202b、および、第1のバリスタ204aおよび第2のバリスタ204bの内部電極224に接続するグランド用外部電極203とを形成した。さらに、この上にニッケル、すずのめっきをそれぞれ約2μmの厚みで施し、図2に示した本実施の形態における静電気対策部品を作製した。作製した本実施の形態における静電気対策部品は、長手方向寸法が1.6mm、幅方向寸法が0.8mm、厚み方向寸法が0.45mmであった。   Next, the sintered body was barrel-polished to expose the wiring conductors of the two resistors and the internal electrodes of the two varistors on both side surfaces of the sintered body to obtain the ceramic sintered body 200 of FIG. Subsequently, a thermosetting electrode paste mainly composed of Ag and resin is applied to both side surfaces of the ceramic sintered body 200 and cured at about 300 ° C. to be connected to the wiring conductor 215a of the first resistor 205a. The first input external electrode 201a, the second input external electrode 201b connected to the wiring conductor 215b of the second resistor 205b, the wiring conductor 215a of the first resistor 205a and the inside of the first varistor 204a. A first output external electrode 202a connected to the electrode 214a, a second output external electrode 202b connected to the wiring conductor 215b of the second resistor 205b and the internal electrode 214b of the second varistor 204b, and A ground external electrode 203 connected to the internal electrode 224 of the first varistor 204a and the second varistor 204b was formed. Furthermore, nickel and tin were plated on each with a thickness of about 2 μm, and the antistatic component in the present embodiment shown in FIG. 2 was produced. The produced antistatic component in the present embodiment had a longitudinal dimension of 1.6 mm, a width dimension of 0.8 mm, and a thickness direction dimension of 0.45 mm.

なお、本実施の形態における静電気対策部品としては、第1の抵抗体205aおよび第2の抵抗体205bの抵抗値を変化させたものを得るために、配線導体の層数およびビア導体の接続数を変化させて配線導体の長さを変化させたものを3種類、またこれに加えて、第1の抵抗体205aと第1のバリスタ204aとの接続距離および第2の抵抗体205bと第2のバリスタ204bとの接続距離を変化させたものを得るために、内部電極214aおよび内部電極214bのパターン形状を変え、内部電極214aおよび内部電極214bの内部電極224との対向部からセラミック焼結体側面の引き出し部までの長さを、上記の3種類において0.1mmとしたもののほかに、0.25mm、1.25mm、および2.5mmと変化させたものを3種類、計6種類を作製した。   In addition, as the anti-static component in the present embodiment, the number of wiring conductor layers and the number of via conductor connections are obtained in order to obtain the resistance values of the first resistor 205a and the second resistor 205b. In addition to this, the connection distance between the first resistor 205a and the first varistor 204a and the second resistor 205b and the second resistor are changed. In order to obtain a varistor 204b whose connection distance is changed, the pattern shape of the internal electrode 214a and the internal electrode 214b is changed, and the ceramic sintered body is formed from the portion of the internal electrode 214a and the internal electrode 214b facing the internal electrode 224. The length to the side drawer is changed to 0.25 mm, 1.25 mm, and 2.5 mm in addition to the above three types with 0.1 mm. 3 kinds of things, to produce a total of six types.

これら上記の6種類の本実施の形態における静電気対策部品について、電気特性を評価した結果を(表1)に示す。   The results of evaluating the electrical characteristics of these six types of anti-static parts in the present embodiment are shown in (Table 1).

Figure 0005292728
Figure 0005292728

なお、静電容量(C)および誘電正接(tanδ)は、デジタルLCRメータを用い、測定周波数1MHz、測定電圧1.0Vrmsで測定した。(表1)において、C1およびtanδ1は、第1のバリスタ204aの測定値であり、第1の出力用外部電極202aとグランド用外部電極203との間を測定した値であり、C2およびtanδ2は、第2のバリスタ204bの測定値であり、第2の出力用外部電極202bとグランド用外部電極203との間を測定した値である。   The capacitance (C) and dielectric loss tangent (tan δ) were measured using a digital LCR meter at a measurement frequency of 1 MHz and a measurement voltage of 1.0 Vrms. In Table 1, C1 and tan δ1 are measured values of the first varistor 204a, are values measured between the first output external electrode 202a and the ground external electrode 203, and C2 and tan δ2 are The measured value of the second varistor 204b is a value measured between the second output external electrode 202b and the ground external electrode 203.

また、バリスタ電圧(V1mA)は、バリスタにおける1mAの電流が流れる時の電圧であり、(表1)において、V1mA1は、第1のバリスタ204aの測定値であり、第1の出力用外部電極202aとグランド用外部電極203との間を測定した値であり、V1mA2は、第2のバリスタ204bの測定値であり、第2の出力用外部電極202bとグランド用外部電極203との間を測定した値である。   The varistor voltage (V1 mA) is a voltage when a current of 1 mA flows in the varistor. In (Table 1), V1mA1 is a measured value of the first varistor 204a, and the first output external electrode 202a. V1mA2 is a measured value of the second varistor 204b, and is measured between the second output external electrode 202b and the ground external electrode 203. Value.

また、抵抗値(Rdc)は、デジタルLCRメータを用い測定した。(表1)において、Rdc1は、第1の抵抗体205aの測定値であり、第1の入力用外部電極201aと第1の出力用外部電極202aとの間を測定した値であり、Rdc2は、第2の抵抗体205bの測定値であり、第2の入力用外部電極201bと第2の出力用外部電極202bとの間を測定した値である。   The resistance value (Rdc) was measured using a digital LCR meter. In Table 1, Rdc1 is a measured value of the first resistor 205a, a value measured between the first input external electrode 201a and the first output external electrode 202a, and Rdc2 is The measured value of the second resistor 205b is a value measured between the second input external electrode 201b and the second output external electrode 202b.

また、電気長(EL)は、抵抗体とバリスタとの接続距離を電気長に換算したもので、(電気長)=(物理長)/(光速)×(媒質の誘電率)1/2の式に基づき算出した値であり、本実施の形態における静電気対策部品は酸化亜鉛バリスタ材料であるので媒質の誘電率は150とし、上記したように物理長は、内部電極214aおよび内部電極214bの内部電極224との対向部からセラミック焼結体側面の引き出し部までの長さを0.25mm、1.25mm、および2.5mmとしたものであるので、これらの値から上記式により算出した。(表1)において、EL1は、第1の抵抗体205aと第1のバリスタ204aとの接続の電気長であり、EL2は、第2の抵抗体205bと第2のバリスタ204bとの接続の電気長である。 In addition, the electrical length (EL) is obtained by converting the connection distance between the resistor and the varistor into an electrical length, and (electric length) = (physical length) / (velocity of light) × (dielectric constant of medium) 1/2 Since the static electricity prevention component in this embodiment is a zinc oxide varistor material, the dielectric constant of the medium is 150, and the physical length is the internal length of the internal electrode 214a and the internal electrode 214b as described above. Since the length from the part facing the electrode 224 to the lead part on the side surface of the ceramic sintered body was 0.25 mm, 1.25 mm, and 2.5 mm, it was calculated from these values by the above formula. In Table 1, EL1 is the electrical length of the connection between the first resistor 205a and the first varistor 204a, and EL2 is the electrical length of the connection between the second resistor 205b and the second varistor 204b. It is long.

(表1)に示すように、本実施の形態の静電気対策部品の試料No.1〜6の全てにおいて、静電容量(C)は約1.7pF、誘電正接(tanδ)は約0.001、バリスタ電圧(V1mA)は約40Vであった。そして、電気長(EL)を4psecで一定とし抵抗体の抵抗値(Rdc)を変化させた試料の抵抗値(Rdc1およびRdc2)は、試料No.1はともに10Ω、試料No.2はともに15Ω、試料No.3はともに21Ωであった。また、抵抗値(Rdc)を21Ωで一定とし抵抗体とバリスタとの接続の電気長(EL)を変化させた試料の電気長(EL1およびEL2)は、試料No.4はともに10psec、試料No.5はともに50psec、試料No.6はともに100psecであった。   As shown in (Table 1), sample No. In all of 1 to 6, the capacitance (C) was about 1.7 pF, the dielectric loss tangent (tan δ) was about 0.001, and the varistor voltage (V1 mA) was about 40V. The resistance values (Rdc1 and Rdc2) of the samples in which the electrical length (EL) is constant at 4 psec and the resistance value (Rdc) of the resistor is changed are the same as the sample Nos. 1 is 10Ω, and sample No. 1 2 is 15Ω, sample No. Both 3 were 21Ω. Further, the electrical lengths (EL1 and EL2) of the samples in which the resistance value (Rdc) is constant at 21Ω and the electrical length (EL) of the connection between the resistor and the varistor is changed are the same as the sample No. 4 is 10 psec. 5 is 50 psec. Both 6 were 100 psec.

また、(表1)には、本実施の形態の静電気対策部品と比較するために用いた比較例1および比較例2について電気特性を評価した結果もあわせて示した。比較例1および比較例2はともに従来の酸化亜鉛系の1005サイズのチップ形積層バリスタであり、比較例1はバリスタ電圧(V1mA)が約40Vで静電容量(C)が約0.7pFのものであり、比較例2はバリスタ電圧(V1mA)が約40Vで静電容量(C)が約1.7pFのものである。   Table 1 also shows the results of evaluating the electrical characteristics of Comparative Example 1 and Comparative Example 2 used for comparison with the antistatic component of the present embodiment. Comparative Example 1 and Comparative Example 2 are both conventional zinc oxide-based 1005 size chip-type laminated varistors. Comparative Example 1 has a varistor voltage (V1 mA) of about 40 V and a capacitance (C) of about 0.7 pF. Comparative Example 2 has a varistor voltage (V1 mA) of about 40 V and a capacitance (C) of about 1.7 pF.

次に、高速差動伝送回路における静電気対策で特に重要となるのは、伝送特性と静電気パルスに対する吸収抑制効果の関係であるので、本実施の形態の静電気対策部品、および比較例1、比較例2を用いた場合の伝送特性と静電気パルスに対する吸収抑制効果を評価した。   Next, since the relationship between the transmission characteristics and the effect of suppressing the absorption of electrostatic pulses is particularly important in the countermeasure against static electricity in the high-speed differential transmission circuit, the electrostatic countermeasure component of this embodiment, Comparative Example 1, and Comparative Example The transmission characteristics and the absorption suppression effect against electrostatic pulses when 2 was used were evaluated.

まず、(表1)に示した本実施の形態の試料No.1〜6の静電気対策部品、および比較例1、比較例2について、差動伝送回路に使用した場合の伝送特性について評価した。   First, the sample No. of the present embodiment shown in (Table 1). About the static electricity countermeasure components of 1-6, and the comparative example 1 and the comparative example 2, the transmission characteristic at the time of using for a differential transmission circuit was evaluated.

伝送特性は、差動伝送線路のインピーダンス整合評価として差動TDR(Time Domain Reflectmetry)の評価をした。この評価は、TDRオシロスコープを使用し、波形立上り時間(Tr)200psecで評価基板を伝送するときの差動インピーダンスを時間軸観測し、差動インピーダンスの変動(ΔZ)を測定することにより行った。差動インピーダンスの変動(ΔZ)は、基板線路の平均差動インピーダンスの値からの変動の最大値とした。差動インピーダンスの変動(ΔZ)の測定結果の例を図4に示す。図4に示すように、約16〜17nsecの位置すなわちバリスタの搭載位置で差動インピーダンスの低下が起こり、このような差動インピーダンスの変動(ΔZ)は信号の伝送品質悪化の原因となる。   The transmission characteristics were evaluated by differential TDR (Time Domain Reflectmetry) as impedance matching evaluation of the differential transmission line. This evaluation was performed by using a TDR oscilloscope, observing the differential impedance when transmitting the evaluation substrate with a waveform rise time (Tr) of 200 psec on the time axis, and measuring the fluctuation (ΔZ) of the differential impedance. The variation (ΔZ) in the differential impedance was the maximum variation from the value of the average differential impedance of the substrate line. An example of the measurement result of the differential impedance variation (ΔZ) is shown in FIG. As shown in FIG. 4, the differential impedance is lowered at a position of about 16 to 17 nsec, that is, a varistor mounting position, and such a fluctuation (ΔZ) of the differential impedance causes a deterioration in signal transmission quality.

なお、使用した評価基板は、樹脂基板上に、特性インピーダンス50Ωの線路が2本、これらが結合した差動インピーダンスが100Ωになるよう形成され、この2本の線路の間にGNDパターンが形成されたものである。   In addition, the used evaluation board is formed on a resin board so that two lines with a characteristic impedance of 50Ω are combined so that a differential impedance obtained by combining these lines is 100Ω, and a GND pattern is formed between the two lines. It is a thing.

そして、評価試料として、(表1)の本実施の形態の試料No.1〜6の静電気対策部品、および比較例1、比較例2のそれぞれを、上記評価基板上にはんだ付けし実装して評価した。実装接続状態は以下のようにした。本実施の形態の静電気対策部品については、評価基板の2本の線路のそれぞれの一部を切断し、この切断部分の、一方の線路上に第1の入力用外部電極201aと第1の出力用外部電極202aとを接続し、他方の線路上に第2の入力用外部電極201bと第2の出力用外部電極202bとを接続し、グランド用外部電極203をGNDパターンに接続した。また、比較例1、比較例2の従来のチップ形積層バリスタについては、それぞれ2個のチップ形積層バリスタを用い、うち1個のチップ形積層バリスタの一方の外部電極を評価基板の一方の線路上に接続するとともに他方の外部電極をGNDパターンに接続し、他の1個のチップ形積層バリスタの一方の外部電極を評価基板の他方の線路上に接続するとともに他方の外部電極をGNDパターンに接続した。   And as an evaluation sample, sample No. of this embodiment of (Table 1). Each of the antistatic parts 1 to 6 and Comparative Examples 1 and 2 were soldered and mounted on the evaluation board for evaluation. The mounting connection state was as follows. For the static electricity countermeasure component of the present embodiment, a part of each of the two lines of the evaluation board is cut, and the first input external electrode 201a and the first output are provided on one line of the cut part. The external external electrode 202a was connected, the second external input electrode 201b and the second external output electrode 202b were connected on the other line, and the external ground electrode 203 was connected to the GND pattern. Further, as for the conventional chip-type multilayer varistors of Comparative Example 1 and Comparative Example 2, two chip-type multilayer varistors are used, and one of the external electrodes of one chip-type multilayer varistor is connected to one line of the evaluation board. The other external electrode is connected to the GND pattern, and one external electrode of the other chip-type multilayer varistor is connected to the other line of the evaluation substrate and the other external electrode is connected to the GND pattern. Connected.

評価結果として、本実施の形態の試料No.1〜6の静電気対策部品、および比較例1、比較例2の差動インピーダンスの変動(ΔZ)の測定値を(表2)に示す。   As an evaluation result, sample No. The measured values of the differential impedance fluctuation (ΔZ) of the antistatic components 1 to 6 and Comparative Examples 1 and 2 are shown in Table 2.

Figure 0005292728
Figure 0005292728

続いて、(表1)に示した本実施の形態の試料No.1〜6の静電気対策部品、および比較例1、比較例2について、静電気試験を行い評価した。   Subsequently, the sample No. of the present embodiment shown in (Table 1). The static electricity countermeasure parts 1 to 6 and Comparative Examples 1 and 2 were evaluated by conducting an electrostatic test.

静電気試験は、図5に示す回路で行った。スイッチ403を接続した状態で電源401により所定電圧を印加することで、抵抗402を介して静電容量150pFの容量ボックス404に電荷がチャージされる。この後、スイッチ403を開放してスイッチ405を接続する。容量ボックス404にチャージされた電荷は、静電気パルスとして抵抗406から信号ライン408を通じて被保護機器410に印加するというものである。   The static electricity test was performed with the circuit shown in FIG. When a predetermined voltage is applied by the power supply 401 with the switch 403 connected, the capacitor box 404 having a capacitance of 150 pF is charged through the resistor 402. Thereafter, the switch 403 is opened and the switch 405 is connected. The charge charged in the capacitor box 404 is applied to the protected device 410 from the resistor 406 through the signal line 408 as an electrostatic pulse.

そして、図5に示すように、本実施の形態の静電気対策部品について、評価試料409として、第1の入力用外部電極201a(または第2の入力用外部電極201b)を信号ライン408の入力側つまり抵抗406側に接続し、第1の出力用外部電極202a(または第2の出力用外部電極202b)を信号ライン408の出力側つまり被保護機器410側に接続し、そしてグランド用外部電極203をグランドライン407に接続した。なお、比較例1および比較例2のチップ形積層バリスタについては、評価試料409として、一方の外部電極を信号ライン408の入力側および出力側に接続し、他方の外部電極をグランドライン407に接続した。   Then, as shown in FIG. 5, the first input external electrode 201 a (or the second input external electrode 201 b) is connected to the input side of the signal line 408 as the evaluation sample 409 for the antistatic component of this embodiment. That is, the first output external electrode 202a (or the second output external electrode 202b) is connected to the output side of the signal line 408, that is, the protected device 410 side, and the ground external electrode 203 is connected to the resistor 406 side. Was connected to the ground line 407. For the chip-type multilayer varistors of Comparative Example 1 and Comparative Example 2, as an evaluation sample 409, one external electrode is connected to the input side and the output side of the signal line 408, and the other external electrode is connected to the ground line 407. did.

そして、図5に示す回路により電圧8kVの静電気パルスを印加した時の、被保護機器410直前の信号ライン408とグランドライン407間の電圧波形を測定し、そのピーク電圧値(Vs)を測定することにより、静電気パルスをバイパスさせて被保護機器410に印加される電圧を抑制する効果、つまり、評価試料409である本実施の形態の静電気対策部品および比較例1、比較例2についての静電気パルスに対する吸収抑制効果を評価した。すなわち、この静電気試験による評価では、ピーク電圧値(Vs)が小さいほど、評価試料の静電気パルスに対する吸収抑制効果が大であると言える。   Then, the voltage waveform between the signal line 408 immediately before the protected device 410 and the ground line 407 when an electrostatic pulse of 8 kV is applied by the circuit shown in FIG. 5 is measured, and the peak voltage value (Vs) is measured. Accordingly, the effect of suppressing the voltage applied to the protected device 410 by bypassing the electrostatic pulse, that is, the electrostatic countermeasure component of the present embodiment which is the evaluation sample 409 and the electrostatic pulse for the comparative example 1 and the comparative example 2 The absorption inhibitory effect on was evaluated. That is, in the evaluation by this electrostatic test, it can be said that the smaller the peak voltage value (Vs), the greater the absorption suppression effect of the evaluation sample with respect to the electrostatic pulse.

上記静電気試験による評価結果として、各評価試料についての被保護機器直前の信号ラインのピーク電圧値(Vs)の測定結果を(表2)に示す。(表2)において、Vs1は、信号ライン408に第1の入力用外部電極201aおよび第1の出力用外部電極202aを接続し評価した測定値であり、Vs2は、信号ライン408に第2の入力用外部電極201bおよび第2の出力用外部電極202bを接続し評価した測定値である。上記静電気試験による被保護機器直前の信号ラインのピーク電圧値(Vs)の測定結果の例を図6に示す。図6は本実施の形態の静電気対策部品の試料No.1のVs1の測定結果の例である。   As an evaluation result by the electrostatic test, the measurement result of the peak voltage value (Vs) of the signal line immediately before the protected device for each evaluation sample is shown in (Table 2). In Table 2, Vs1 is a measured value obtained by connecting and evaluating the first input external electrode 201a and the first output external electrode 202a to the signal line 408, and Vs2 The measured values are obtained by connecting and evaluating the input external electrode 201b and the second output external electrode 202b. FIG. 6 shows an example of the measurement result of the peak voltage value (Vs) of the signal line immediately before the protected device by the static electricity test. FIG. 6 shows a sample No. of the antistatic component of this embodiment. 2 is an example of a measurement result of Vs1 of 1.

また、上記静電気試験において、バリスタの静電気パルスに対する耐性を評価するため、8kVの静電気パルスを5回印加し試験前後のバリスタのバリスタ電圧(V1mA)の変化率(ΔV1mA)を評価した。この評価結果を併せて(表2)に示す。(表2)において、ΔV1mA1は、第1のバリスタ204aの評価結果であり、ΔV1mA2は、第2のバリスタ204bの評価結果である。   Further, in the electrostatic test, in order to evaluate the resistance of the varistor to the electrostatic pulse, an 8 kV electrostatic pulse was applied five times to evaluate the rate of change (ΔV1 mA) of the varistor voltage (V1 mA) before and after the test. The evaluation results are also shown in (Table 2). In Table 2, ΔV1mA1 is the evaluation result of the first varistor 204a, and ΔV1mA2 is the evaluation result of the second varistor 204b.

(表2)に示した評価結果から明らかなように、比較例1の静電容量(C)が約0.7pFの従来の積層バリスタは、差動インピーダンスの変動(ΔZ)が−11Ωで差動伝送回路に使用した場合の伝送特性は良好であるものの、ピーク電圧値(Vs)が620Vと極めて大きく静電気パルスに対する吸収抑制効果が不十分であり、バリスタ電圧(V1mA)の変化率(ΔV1mA)も−21%と大きく静電気パルスに対する耐性も不十分であった。また、比較例2の静電容量(C)が約1.7pFの従来の積層バリスタは、ピーク電圧値(Vs)が345Vで、バリスタ電圧(V1mA)の変化率(ΔV1mA)が−5%と静電気パルスに対する吸収抑制効果および静電気パルスに対する耐性は良好であるものの、差動インピーダンスの変動(ΔZ)が−32Ωと極めて大きく差動伝送回路に使用した場合の伝送特性が不十分であった。   As is clear from the evaluation results shown in Table 2, the conventional laminated varistor having a capacitance (C) of Comparative Example 1 of about 0.7 pF has a differential impedance variation (ΔZ) of −11Ω. Although the transmission characteristics when used in a dynamic transmission circuit are good, the peak voltage value (Vs) is very large at 620 V, and the effect of suppressing absorption against electrostatic pulses is insufficient, and the rate of change of the varistor voltage (V1 mA) (ΔV1 mA) However, the resistance to electrostatic pulses was as large as -21% and was insufficient. Further, the conventional laminated varistor having a capacitance (C) of Comparative Example 2 of about 1.7 pF has a peak voltage value (Vs) of 345 V and a rate of change (ΔV1 mA) of the varistor voltage (V1 mA) of −5%. Although the absorption suppressing effect against electrostatic pulses and the resistance to electrostatic pulses are good, the differential impedance fluctuation (ΔZ) is as extremely large as −32Ω, and the transmission characteristics when used in a differential transmission circuit are insufficient.

一方これに対して、本実施の形態の試料No.1〜6の静電気対策部品は、いずれも、差動インピーダンスの変動(ΔZ)が−21Ωと差動伝送回路に使用した場合の伝送特性が良好であり、ピーク電圧値(Vs)が約350V以下で、バリスタ電圧(V1mA)の変化率(ΔV1mA)が−6%以下と静電気パルスに対する吸収抑制効果および静電気パルスに対する耐性も十分であった。これらの評価結果から、本実施の形態の静電気対策部品は、伝送特性と静電気パルスに対する吸収抑制効果がともに良好で、特に、高速差動伝送回路における静電気対策に適した静電気対策部品であることが確認できた。また特に、抵抗体とバリスタとの接続距離を電気長に換算して50psec以下とし、抵抗体の抵抗値を15Ω以上とした本実施の形態の試料No.2、3、4および5の静電気対策部品は、いずれも、差動インピーダンスの変動(ΔZ)が−15Ω以下と極めて小さく、差動伝送回路に使用した場合の伝送特性が特に良好であり、最近のデジタルTVなどの高速インターフェースとして用いられるHDMI(High Definition Multimedia Interface、1080Pでの伝送レート1.5Gbps)で要求される厳しい伝送規格であるTDRでの差動インピーダンスが100Ω±15Ω以内の規格を満たすものであった。 On the other hand, the sample No. 1 to 6 have good transmission characteristics when used in a differential transmission circuit with a differential impedance fluctuation (ΔZ) of −21Ω and a peak voltage value (Vs) of about 350 V or less. Thus, the rate of change (ΔV1 mA) of the varistor voltage (V1 mA) was −6% or less, and the absorption suppression effect against electrostatic pulses and the resistance against electrostatic pulses were sufficient. From these evaluation results, the ESD protection component of the present embodiment has both good transmission characteristics and absorption suppression effect against electrostatic pulses, and is particularly suitable for ESD protection in high-speed differential transmission circuits. It could be confirmed. Particularly, the connection distance between the resistor and the varistor in terms of electrical length the 50psec below, sample No. of the embodiment the resistance value of the resistor was set to more than 15Ω The 2, 3, 4 and 5 anti-static parts all have a very small differential impedance fluctuation (ΔZ) of −15Ω or less, and the transmission characteristics when used in a differential transmission circuit are particularly good. Differential impedance at TDR, which is a strict transmission standard required for HDMI (High Definition Multimedia Interface, transmission rate of 1.5 Gbps at 1080P) used as a high-speed interface for digital TVs, etc., satisfies a standard within 100Ω ± 15Ω It was a thing.

以上説明したように、本発明の静電気対策部品は、第1および第2の2つの入力用外部電極と第1および第2の2つの出力用外部電極とグランド用外部電極とを設けたセラミック焼結体であって、前記セラミック焼結体に、前記第1の入力用外部電極と前記第1の出力用外部電極とに電気的に接続する第1の抵抗体を形成し前記第1の出力用外部電極と前記グランド用外部電極とに電気的に接続する第1のバリスタを形成し、前記第2の入力用外部電極と前記第2の出力用外部電極とに電気的に接続する第2の抵抗体を形成し前記第2の出力用外部電極と前記グランド用外部電極とに電気的に接続する第2のバリスタを形成した静電気対策部品であり、伝送線路の入力用外部電極側に抵抗体を設けてバリスタに接続することにより、差動インピーダンスの変動(ΔZ)を小さくすることができ伝送特性が向上するので、高速差動伝送回路における伝送特性と静電気パルスに対する吸収抑制効果がともに良好で、特に、高速差動伝送回路における静電気対策に適した静電気対策部品が実現できる。   As described above, the anti-static component of the present invention is provided with ceramic firing provided with the first and second input external electrodes, the first and second output external electrodes, and the ground external electrode. A first resistor that is electrically connected to the first input external electrode and the first output external electrode is formed on the ceramic sintered body to form the first output; Forming a first varistor electrically connected to the external electrode for ground and the external electrode for ground, and a second electrically connected to the second external electrode for input and the second external electrode for output. And a second varistor which is electrically connected to the second output external electrode and the ground external electrode, and has a resistance on the input external electrode side of the transmission line. By connecting the body to a varistor, Since the fluctuation (ΔZ) of the impedance can be reduced and the transmission characteristics are improved, both the transmission characteristics in the high-speed differential transmission circuit and the absorption suppression effect against electrostatic pulses are both good, especially as a countermeasure against static electricity in the high-speed differential transmission circuit. Suitable anti-static parts can be realized.

また、本発明の静電気対策部品は、バリスタ材料よりなるセラミック焼結体の内部に、抵抗体とバリスタとを積層一体化して設けたものであるので、小型化できる。そして、セラミック焼結体は単一のバリスタ材料で構成するので、異種のセラミック材料で積層焼結体を構成した場合に生ずる異種材料の組成の影響による特性劣化の問題がなく、抵抗体およびバリスタとして、所望の特性のものを容易に得ることできる。また、異種のセラミック材料の接合面では、熱膨張率の違いや焼成過程での収縮挙動の差異による機械的強度や信頼性の問題も生じやすいが、本発明の静電気対策部品は、上記の異種セラミック材料の接合による問題は有しない。   The antistatic component of the present invention can be reduced in size because a resistor and a varistor are laminated and integrated inside a ceramic sintered body made of a varistor material. Since the ceramic sintered body is composed of a single varistor material, there is no problem of deterioration of characteristics due to the influence of the composition of the dissimilar materials generated when the laminated sintered body is composed of dissimilar ceramic materials. As described above, it is possible to easily obtain the desired characteristics. In addition, on the joint surfaces of different ceramic materials, mechanical strength and reliability problems are likely to occur due to differences in thermal expansion coefficient and shrinkage behavior during the firing process. There is no problem with joining ceramic materials.

なお、上記一実施の形態における静電気対策部品においては、セラミック焼結体に第1および第2の2つの入力用外部電極と第1および第2の2つの出力用外部電極とグランド用外部電極とを設け、2ラインの信号ラインすなわち2つの抵抗体および2つのバリスタとグランドとを有する構成とし、1対の差動伝送回路に用いる例を示したが、HDMIのように4対の差動伝送回路を使用する複数対のアプリケーションの場合もある。このような複数対の差動伝送回路の適用する場合には、セラミック焼結体に第1および第2の2つの入力用外部電極と第1および第2の2つの出力用外部電極とグランド用外部電極とを複数対設け、複数対の信号ラインを有し一体化した構成としてもよい。このように複数対の信号ラインを一体化した構成の静電気対策部品は、個別素子の特性やその実装状態の差異で生じる差動伝送対ごとの信号のズレが改善される。したがって、小型化とともに伝送特性全体の高品質化も図られる静電気対策部品が実現できる。   In the anti-static component in the one embodiment, the ceramic sintered body includes the first and second input external electrodes, the first and second output external electrodes, and the ground external electrode. In this example, two signal lines, that is, two resistors, two varistors, and a ground are used for a pair of differential transmission circuits. There may be multiple pairs of applications that use the circuit. When such a plurality of pairs of differential transmission circuits are applied, the first and second input external electrodes, the first and second output external electrodes, and the ground are applied to the ceramic sintered body. A plurality of pairs of external electrodes may be provided, and a plurality of pairs of signal lines may be integrated. In this way, the antistatic component having a configuration in which a plurality of pairs of signal lines are integrated can improve the signal shift for each differential transmission pair caused by the difference in the characteristics of individual elements and their mounting states. Therefore, it is possible to realize an anti-static component that can be miniaturized and improve the quality of the entire transmission characteristics.

なお、上記一実施の形態における静電気対策部品の製造方法においては、バリスタ材料として酸化亜鉛を主成分とし添加物としてBi23等を含有するセラミック粉末を用いたが、Pr酸化物を添加した酸化亜鉛系のバリスタ材料、あるいは、SrTiO3系やBaTiO3系等のバリスタ特性を有するセラミックス材料を用いてもよい。 In the method of manufacturing an antistatic component in the above embodiment, ceramic powder containing zinc oxide as a main component and Bi 2 O 3 as an additive is used as a varistor material, but Pr oxide is added. A zinc oxide varistor material or a ceramic material having varistor characteristics such as SrTiO 3 or BaTiO 3 may be used.

本発明に係る静電気対策部品は、セラミック焼結体内に抵抗体とバリスタとを積層一体化したものであるので小型化、高信頼化できるとともに、差動インピーダンスの変動を小さくすることができ伝送特性が向上するので、高速差動伝送回路における伝送特性と静電気パルスに対する吸収抑制効果がともに良好で、高速差動伝送回路における静電気対策に適した静電気対策部品として特に有用である。   The anti-static component according to the present invention is a ceramic sintered body in which a resistor and a varistor are laminated and integrated, so that it can be miniaturized and highly reliable, and can reduce fluctuations in differential impedance and transmission characteristics. Therefore, both the transmission characteristics in the high-speed differential transmission circuit and the absorption suppression effect against electrostatic pulses are good, and it is particularly useful as a static electricity countermeasure component suitable for static electricity countermeasures in the high-speed differential transmission circuit.

本発明の一実施の形態におけるセラミック焼結体の模式的分解斜視図The schematic exploded perspective view of the ceramic sintered compact in one embodiment of this invention 本発明の一実施の形態における静電気対策部品の外観斜視図1 is an external perspective view of an anti-static component according to an embodiment of the present invention. 同静電気対策部品の等価回路図Equivalent circuit diagram of the static electricity countermeasure parts 本発明の一実施の形態における差動インピーダンスの変動(ΔZ)の測定結果の例を示すグラフThe graph which shows the example of the measurement result of the fluctuation | variation ((DELTA) Z) of the differential impedance in one embodiment of this invention 本発明の一実施の形態における静電気試験の回路図Circuit diagram of electrostatic test in one embodiment of the present invention 本発明の一実施の形態における静電気試験におけるピーク電圧値(Vs)の測定結果の例を示すグラフThe graph which shows the example of the measurement result of the peak voltage value (Vs) in the electrostatic test in one embodiment of this invention

符号の説明Explanation of symbols

101a、201a 第1の入力用外部電極
101b、201b 第2の入力用外部電極
102a、202a 第1の出力用外部電極
102b、202b 第2の出力用外部電極
103、203 グランド用外部電極
104a、204a 第1のバリスタ
104b、204b 第2のバリスタ
105a、205a 第1の抵抗体
105b、205b 第2の抵抗体
200 セラミック焼結体
210 セラミック層
214a、214b、224 内部電極
215a、215b 配線導体
225a、225b ビア導体
401 電源
402、406 抵抗
403、405 スイッチ
404 容量ボックス
407 グランドライン
408 信号ライン
409 評価試料
410 被保護機器
101a, 201a First input external electrode 101b, 201b Second input external electrode 102a, 202a First output external electrode 102b, 202b Second output external electrode 103, 203 Ground external electrode 104a, 204a First varistor 104b, 204b Second varistor 105a, 205a First resistor 105b, 205b Second resistor 200 Ceramic sintered body 210 Ceramic layer 214a, 214b, 224 Internal electrode 215a, 215b Wiring conductor 225a, 225b Via conductor 401 Power supply 402, 406 Resistor 403, 405 Switch 404 Capacitance box 407 Ground line 408 Signal line 409 Evaluation sample 410 Protected device

Claims (2)

差動伝送回路に用いられる静電気対策部品であって、第1および第2の2つの入力用外部電極と第1および第2の2つの出力用外部電極とグランド用外部電極とを設けたセラミック焼結体であって、前記セラミック焼結体に、前記第1の入力用外部電極と前記第1の出力用外部電極とに電気的に接続する第1の抵抗体を形成し前記第1の出力用外部電極と前記グランド用外部電極とに電気的に接続する第1のバリスタを形成し、前記第2の入力用外部電極と前記第2の出力用外部電極とに電気的に接続する第2の抵抗体を形成し前記第2の出力用外部電極と前記グランド用外部電極とに電気的に接続する第2のバリスタを形成するとともに、前記第1の抵抗体と前記第1のバリスタとの接続距離および前記第2の抵抗体と前記第2のバリスタとの接続距離を、電気長に換算して50psec以下とし、前記第1の抵抗体および前記第2の抵抗体の抵抗値を、15Ω以上とした静電気対策部品。 An anti-static component for use in a differential transmission circuit, comprising ceramic firing provided with first and second input external electrodes, first and second output external electrodes, and a ground external electrode. A first resistor that is electrically connected to the first input external electrode and the first output external electrode is formed on the ceramic sintered body to form the first output; Forming a first varistor electrically connected to the external electrode for ground and the external electrode for ground, and a second electrically connected to the second external electrode for input and the second external electrode for output. And forming a second varistor electrically connected to the second output external electrode and the ground external electrode, and the first resistor and the first varistor. Connection distance and the second resistor and the second varistor The connection distance, to a 50psec less in terms of electrical length, the resistance value of said first resistor and said second resistor, ESD protector has a higher 15 [Omega]. 第1および第2の2つの入力用外部電極と第1および第2の2つの出力用外部電極とグランド用外部電極とを複数対設けた請求項1に記載の静電気対策部品。 2. The antistatic component according to claim 1, wherein a plurality of pairs of first and second input external electrodes, first and second output external electrodes, and ground external electrodes are provided.
JP2007162077A 2007-06-20 2007-06-20 Antistatic parts Active JP5292728B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007162077A JP5292728B2 (en) 2007-06-20 2007-06-20 Antistatic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007162077A JP5292728B2 (en) 2007-06-20 2007-06-20 Antistatic parts

Publications (3)

Publication Number Publication Date
JP2009004465A JP2009004465A (en) 2009-01-08
JP2009004465A5 JP2009004465A5 (en) 2010-07-15
JP5292728B2 true JP5292728B2 (en) 2013-09-18

Family

ID=40320554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007162077A Active JP5292728B2 (en) 2007-06-20 2007-06-20 Antistatic parts

Country Status (1)

Country Link
JP (1) JP5292728B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180025067A (en) 2016-08-30 2018-03-08 삼성전기주식회사 Resistor element and resistor element assembly
US9953749B2 (en) 2016-08-30 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Resistor element and resistor element assembly

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100434U (en) * 1981-12-25 1983-07-08 松下電器産業株式会社 absorber
JPH04277601A (en) * 1991-03-06 1992-10-02 Murata Mfg Co Ltd Varistor component
JP2006269876A (en) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd Anti-electrrostatic component
JP4150394B2 (en) * 2005-09-29 2008-09-17 Tdk株式会社 Manufacturing method of multilayer filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180025067A (en) 2016-08-30 2018-03-08 삼성전기주식회사 Resistor element and resistor element assembly
US9953749B2 (en) 2016-08-30 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Resistor element and resistor element assembly

Also Published As

Publication number Publication date
JP2009004465A (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5093345B2 (en) Board with built-in ESD protection function
US7633735B2 (en) ESD protection device
US8847726B2 (en) Method for manufacturing ESD protection device and ESD protection device
KR101153769B1 (en) Esd protection device and composite electronic component of the same
KR101663510B1 (en) Electro-static protection component
KR101813407B1 (en) Composite electronic component and board for mounting the same
JP2010146779A (en) Overvoltage protection component
JP2004311877A (en) Static electricity countermeasure component
KR102029500B1 (en) Composite electronic component and board for mounting the same
US10504655B2 (en) Composite electronic component and board having the same
JP2021022588A (en) Capacitor element
JP2011135035A (en) Laminated ceramic capacitor and method of manufacturing the same
KR100848194B1 (en) Chip type surge absorber
JP5292728B2 (en) Antistatic parts
JP2006269876A (en) Anti-electrrostatic component
US10192682B1 (en) Composite electronic component and board having the same
KR100981037B1 (en) Laminating filter
US9814124B2 (en) Surge protection device, method for manufacturing the same, and electronic component including the same
JP3959091B2 (en) Surge absorption circuit
JP5079632B2 (en) ESD protection element
KR101963294B1 (en) Composite electronic component and board for mounting the same
JP2006313877A (en) Static electricity countermeasure component
KR200408406Y1 (en) Chip Varistor
JP2010182560A (en) Manufacturing method of electronic component
JP2009004466A (en) Manufacturing method of multilayer varistor, and selecting device thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R151 Written notification of patent or utility model registration

Ref document number: 5292728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151