Nothing Special   »   [go: up one dir, main page]

JP5292456B2 - Ｉｉｉ族窒化物半導体素子およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
JP5292456B2
JP5292456B2 JP2011288920A JP2011288920A JP5292456B2 JP 5292456 B2 JP5292456 B2 JP 5292456B2 JP 2011288920 A JP2011288920 A JP 2011288920A JP 2011288920 A JP2011288920 A JP 2011288920A JP 5292456 B2 JP5292456 B2 JP 5292456B2
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011288920A
Other languages
English (en)
Other versions
JP2013138139A (ja
Inventor
嘉孝 門脇
達憲 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2011288920A priority Critical patent/JP5292456B2/ja
Priority to US14/369,584 priority patent/US9287366B2/en
Priority to PCT/JP2012/082855 priority patent/WO2013099716A1/ja
Priority to CN201280065179.8A priority patent/CN104040736B/zh
Priority to EP12861839.4A priority patent/EP2800152A4/en
Priority to TW101147404A priority patent/TWI528589B/zh
Publication of JP2013138139A publication Critical patent/JP2013138139A/ja
Application granted granted Critical
Publication of JP5292456B2 publication Critical patent/JP5292456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、III族窒化物半導体素子およびその製造方法に関する。
III族元素としてＡｌ，Ｇａ，Ｉｎ等を用い、Ｖ族元素としてＮを用いたIII族窒化物半導体により素子部分を形成した電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）などのIII族窒化物半導体素子が研究されている。
ＧａＮ，ＡｌＧａＮなどのIII族窒化物半導体は、通常六方晶系のウルツ鉱型結晶構造を有している。そして、サファイア等の異種基板上に例えばＧａＮのようなIII族窒化物半導体をエピタキシャル成長させる場合、通常、層はｃ軸方向に成長させ、成長する層の表面がいわゆるＧａ面と呼ばれる（０００１）面となり、反対側（基板と接する側）がいわゆるＮ面を呼ばれる（０００−１）面となる。また、ＧａＮ基板のようなIII族窒化物半導体基板も、片側の表面が（０００１）面で、反対側の表面が（０００−１）面となるのが通常である。
ここで、特許文献１には、ｎ型ＧａＮ基板の（０００１）面上にIII族窒化物半導体層からなる能動素子部を形成し、能動素子部上にｐ電極を、ｎ型ＧａＮ基板の（０００−１）面側にｎ電極を形成するIII族窒化物半導体素子において、ｎ型ＧａＮ基板の（０００−１）面側にウェットエッチングなどで、特定のファセット面を表面に有する多角錐形の突起部を形成し、その突起部を覆うようにＴｉ／ＡｌやＴｉ／Ａｕなどのｎ電極を形成することで、良好なオーミック接触を得る技術が記載されている。
ところで、ＧａＮ基板やＳｉＣ基板は依然として高価であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させるのが一般的である。
しかし、サファイア基板は絶縁性であって電流が流れない。このため、従来の素子では、サファイア基板上に順に成長させたｎ型のIII族窒化物半導体層、活性層およびｐ型のIII族窒化物半導体層からなる半導体積層体の一部を除去してｎ型のIII族窒化物半導体層を露出させる。そして、この露出させたｎ型のIII族窒化物半導体層およびｐ型のIII族窒化物半導体層の上にｎ側電極およびｐ側電極をそれぞれ配置して、電流を横方向に流す横型構造を採用していた。
これに対し、近年、以下のようにして縦型構造の素子を得る技術が研究されている。まず、サファイア基板上に例えばレーザー照射やエッチング等により除去するためのバッファ層を形成後、ｎ型III族窒化物半導体層、活性層およびｐ型III族窒化物半導体層を含む半導体積層体を形成する。次に、この半導体積層体上に、これを支持する導電性のサポート体を形成した後、バッファ層をレーザー照射により分解またはエッチングにより選択的に溶解して、サファイア基板を剥離（リフトオフ）する。そして、これらサポート体と半導体積層体を一対の電極で挟むことで、素子を形成する。なお、ここで言うバッファ層は、半導体積層体のエピタキシャル成長のためのバッファ層であるとともに、サファイア基板から半導体積層体を剥離するためのリフトオフ層の役割も兼ねるものである。このようにIII族窒化物半導体素子を作製する方法を、レーザーリフトオフ法やケミカルリフトオフ法と呼ぶ。
特開２００４−７１６５７号公報
上記横型構造の素子では、ｎ側電極およびｐ側電極はともに、それぞれｎ型III族窒化物半導体層およびｐ型III族窒化物半導体層の（０００１）面側に形成される。しかし、上記縦型構造の素子では、ｐ側電極はｐ型III族窒化物半導体層の（０００１）面側に形成されるが、ｎ側電極はｎ型III族窒化物半導体層の（０００−１）面側に形成される。
本発明者らの検討によれば、特許文献１のようなIII族窒化物半導体基板の場合だけでなく、III族窒化物半導体層上に電極を形成する場合にも、（０００１）面側に形成するか、（０００−１）面側に形成するかによって、得られるオーミック接触性が異なることが明らかになった。すなわち、上記縦型構造の場合には、（０００−１）面側のｎ型III族窒化物半導体層とｎ側電極とのオーミック接触が十分に得られず、ｎ側電極が高抵抗すなわち高電圧をなってしまうという問題があった。
さらに本発明者らが検討したところ、リフトオフ層の除去に伴い露出したｎ型III族窒化物半導体層の（０００−１）面にウェットエッチングを施して、特定のファセット面を表面に有する多角錐形の突起部を多数形成し、その上にｎ側電極を形成したところ、ｎ型III族窒化物半導体層とｎ側電極とのオーミック接触が十分に得られず、むしろ、突起部を形成しない場合よりも高抵抗となってしまうことが判明した。
そこで本発明は、上記課題に鑑み、III族窒化物半導体の（０００−１）面側に電極を形成するIII族窒化物半導体素子において、III族窒化物半導体層の（０００−１）面側と電極との良好なオーミック接触を実現し、より低電圧で動作可能なIII族窒化物半導体素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）III族窒化物半導体層を有するIII族窒化物半導体素子であって、前記III族窒化物半導体層の（０００−１）面側の所定領域に、ドーム型形状の丸みを有し、表面が（０００−１）面以外の面からなる複数の凸部を有し、前記複数の凸部のうちの隣接する２以上を覆う電極を有することを特徴とするIII族窒化物半導体素子。
（２）隣接する前記凸部により形成される谷の底部が角になっている上記（１）に記載のIII族窒化物半導体素子。
（３）前記凸部の表面は、ファセット面が特定できないランダム面である上記（１）または（２）に記載のIII族窒化物半導体素子。
（４）サポート体と、該サポート体上に順次位置する第１導電型III族窒化物半導体層、活性層および第２導電型III族窒化物半導体層と、を有するIII族窒化物半導体素子であって、前記第２導電型III族窒化物半導体層の、前記サポート体と反対側が（０００−１）面側であり、前記第２導電型III族窒化物半導体層の（０００−１）面側の所定領域に、ドーム型形状の丸みを有し、表面が（０００−１）面以外の面からなる複数の凸部を有し、前記複数の凸部のうちの隣接する２以上を覆う電極を有することを特徴とするIII族窒化物半導体素子。
（５）前記第２導電型がｎ型である上記（４）に記載のIII族窒化物半導体素子。
（６）前記電極がＴｉ／Ａｌ電極である上記（４）または（５）に記載のIII族窒化物半導体素子。
（７）III族窒化物半導体層を有するIII族窒化物半導体素子の製造方法であって、前記III族窒化物半導体層の（０００−１）面側の所定領域に異方性エッチングを施し、多角錐形の突起を複数形成する工程と、前記所定領域に等方性エッチングを施し、前記突起をドーム型形状の丸みを有する複数の凸部へと変化させる工程と、前記凸部を有する所定領域の上面に電極を形成する工程と、を有することを特徴とするIII族窒化物半導体素子の製造方法。
（８）前記異方性エッチングは、前記突起の表面を（０００−１）面以外のファセット面とするウェットエッチングである上記（７）に記載のIII族窒化物半導体素子の製造方法。
（９）前記ファセット面は（１０−１−１）面、（１０−１−２）面、および（１０−１−３）面のいずれかである上記（８）に記載のIII族窒化物半導体素子の製造方法。
（１０）前記異方性エッチングには、アルカリ性の溶液を用いる上記（８）または（９）に記載のIII族窒化物半導体素子の製造方法。
（１１）前記等方性エッチングは、前記凸部の表面をファセット面が特定できないランダム面とするドライエッチングである上記（８）〜（１０）のいずれか１項に記載のIII族窒化物半導体素子の製造方法。
（１２）前記電極を形成する工程は、前記所定領域の上面に保護膜を形成する工程と、前記保護膜上にレジストを塗布し、フォトリソグラフィー法によって電極形成部位のレジストを除去する工程と、前記電極形成部位の前記保護膜を除去する工程と、前記電極形成部位に電極を形成する工程と、を有する上記（７）〜（１１）のいずれか１項に記載のIII族窒化物半導体素子の製造方法。
（１３）成長用基板上にリフトオフ層、第２導電型III族窒化物半導体層、活性層および第１導電型III族窒化物半導体層をこの順に形成する工程と、前記第１導電型III族窒化物半導体層上に、サポート体を形成する工程と、前記リフトオフ層を除去することで、前記成長用基板を前記第２導電型III族窒化物半導体層から剥離する工程と、（０００−１）面側である、露出した前記第２導電型III族窒化物半導体層の所定領域に異方性エッチングを施し、多角錐形の突起を複数形成する工程と、前記所定領域に等方性エッチングを施し、前記突起をドーム型形状の丸みを有する複数の凸部へと変化させる工程と、前記凸部を有する所定領域の上面に電極を形成する工程と、を有することを特徴とするIII族窒化物半導体素子の製造方法。
本発明のIII族窒化物半導体素子によれば、III族窒化物半導体層の（０００−１）面側の所定領域に、ドーム型形状の丸みを有し、表面が（０００−１）面以外の面からなる複数の凸部を設け、この複数の凸部のうちの隣接する２以上を覆う電極を設けた。これにより、III族窒化物半導体層の（０００−１）面側と電極との良好なオーミック接触を実現し、より低電圧で動作可能なIII族窒化物半導体素子を得ることが可能となった。
また、本発明のIII族窒化物半導体素子の製造方法によれば、異方性エッチングおよびそれに続く等方性エッチングをIII族窒化物半導体層の（０００−１）面側の所定領域に施すことによって、上記凸部表面を有効に形成することができる。よって、III族窒化物半導体層の（０００−１）面側と電極との良好なオーミック接触を実現し、より低電圧で動作可能なIII族窒化物半導体素子を得ることが可能となった。
本発明の一実施形態によるIII族窒化物半導体素子１００の模式断面図である。 （Ａ）〜（Ｇ）は、本発明の一実施形態によるIII族窒化物半導体素子の製造方法の各工程を模式断面図で示す。 （Ａ），（Ｂ）は、それぞれ図２（Ｅ），（Ｆ）に示す工程におけるｎ型III族窒化物層１１０の表面形状を模式的に示す断面図であり、（Ｃ）は、（Ｂ）の凸部の測定方法を示す概念図である。 （Ａ），（Ｂ）は、それぞれ従来のIII族窒化物半導体素子におけるｎ型III族窒化物層１１０の表面形状を模式的に示す。 （Ａ）〜（Ｆ）は、図２（Ｇ）に示す電極形成工程の一例を示す模式断面図である。 実施例１のＳＥＭ画像であり、（Ａ）は、ｎ側電極形成前のｎ型III族窒化物層の表面を斜め視野で撮影したもの、（Ｂ）は、ｎ側電極形成後の電極形成面付近の断面を撮影したものである。 比較例３のＳＥＭ画像であり、（Ａ）は、ｎ側電極形成前のｎ型III族窒化物層の表面を斜め視野で撮影したもの、（Ｂ）は、ｎ側電極形成後の電極形成面付近の断面を撮影したものである。 比較例４のＳＥＭ画像であり、（Ａ）は、ｎ側電極形成前のｎ型III族窒化物層の表面を斜め視野で撮影したもの、（Ｂ）は、ｎ側電極形成後の電極形成面付近の断面を撮影したものである。 実施例６のＳＥＭ画像であり、（Ａ）は、ｎ側電極形成前のｎ型III族窒化物層の表面を斜め視野で撮影したもの、（Ｂ）は、ｎ側電極形成後の電極形成面付近の断面を撮影したものである。 実施例７のＳＥＭ画像であり、（Ａ）は、ｎ側電極形成前のｎ型III族窒化物層の表面を斜め視野で撮影したもの、（Ｂ）は、ｎ側電極形成後の電極形成面付近の断面を撮影したものである。 比較例５のＳＥＭ画像であり、ｎ側電極形成前のｎ型III族窒化物層の表面を斜め視野で撮影したものである。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、半導体素子の模式断面図においては、説明の便宜上、サポート体に対してその他の層を実状とは異なる比率で厚み方向に誇張して示す。
（III族窒化物半導体素子）
図１を用いて、本発明の一実施形態によるIII族窒化物半導体素子１００（以下、単に「素子」１００ともいう。）を説明する。素子１００は、サポート体１１６と、このサポート体１１６上に順次位置するｐ型III族窒化物半導体層１１４（以下、単に「ｐ層」という。）、活性層１１２およびｎ型III族窒化物半導体層１１０（以下、単に「ｎ層」という。）と、を有する。ｎ層１１０上にはｎ側電極１２８が位置し、ｎ層と電気的に接続している。また、サポート体１１６は導電性を有し、ｐ層１１４と電気的に接続するｐ側電極を兼ねている。なお、ｎ層１１０の外周上に位置する超格子バッファ層１０８およびＡｌＮバッファ層１０６、ならびに各半導体層の周囲およびサポート体１１６の表面の周縁部を覆うマスク１１８の詳細は後述する。
ここで、ｎ層１１０は一対の表面のうち、サポート体１１６側が（０００１）面であり、サポート体１１６と反対側が（０００−１）面となっている。そして、ｎ層１１０の（０００−１）面側の所定領域１２０に、ドーム型形状の丸みを有する複数の凸部１２４を有し、この所定領域の上面にｎ側電極１２８を有している。
本発明者らは、この構成によれば、後述の図４（Ｂ）に示す、ｎ層１１０の（０００−１）面側が平坦で（０００−１）面が露出している場合や、後述の図４（Ａ）に示す、ｎ層１１０の（０００−１）面側に多角錐の突起があり（０００−１）面以外のファセット面が露出している場合よりも、ｎ層１１０とｎ側電極１２８とのオーミック接触を向上させ、素子をより低電圧で動作させることができることを見出した。
（III族窒化物半導体素子の製造方法）
上記素子１００を好適に製造する、本発明の一実施形態によるIII族窒化物半導体素子の製造方法を、図２および図３により説明する。まず、図２（Ａ）に示すように、成長用基板１０２上にリフトオフ層１０４を形成し、その上にＡｌＮバッファ層１０６、超格子バッファ層１０８を順次形成し、さらにその上に、ｎ型III族窒化物半導体層１１０、活性層１１２およびｐ型III族窒化物半導体層１１４をこの順に形成する。また、超格子バッファ層１０８は、その上に形成するｎ層１１０との格子不整合を緩和し、ｎ層１１０の結晶品質を向上させるために形成する。
次に、積層した半導体層１０６〜１１４に対して成長用基板１０２が底面で露出する格子状の溝を形成し、互いに独立した半導体構造部を形成する。図２（Ｂ）には、溝で区画した１つの半導体構造部のみを示している。そして、図２（Ｂ）に示すように、ｐ層１１４上にサポート体１１６を形成する。サポート体１１６は、次に述べる成長用基板１０２の剥離後に、積層した半導体層を支持する。
次に、図２（Ｃ）に示すように、ケミカルリフトオフ法によってリフトオフ層１０４を除去することで、成長用基板１０２をｎ層１１０、超格子バッファ層１０８、ＡｌＮバッファ層１０６などから剥離する。
次に、図２（Ｄ）に示すように、マスク１１８を形成して、ＡｌＮバッファ層１０６表面の周縁部、各半導体層の周囲およびサポート体１１６の表面の周縁部を覆う。マスク１１８は、ＳｉＯ２、ＳｉＮなどの絶縁膜からなり、後述の異方性エッチングおよび等方性エッチングから被覆部分を保護する。
次に、図２（Ｅ）に示すように、異方性エッチング、例えば２．３８質量％水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液のようなアルカリ溶液によるウェットエッチングを、マスク１１８に被覆されず露出した所定領域１２０のＡｌＮバッファ層１０６に施す。エッチングが進行すると、ＡｌＮバッファ層１０６および超格子バッファ層１０８が除去され、ｎ層１１０が露出する。
このとき露出するのは、ｎ層１１０の（０００−１）面側である。III族窒化物半導体をエピタキシャル成長させる場合、既述のとおり、層はｃ軸方向に成長し、成長する層の表面がいわゆるＧａ面と呼ばれる（０００１）面となり、反対側（サポート体と接する側）がいわゆるＮ面を呼ばれる（０００−１）面となる。そのため、図２（Ａ）の層形成段階では、ｎ層１１０のうち超格子バッファ層１０８と接する面が（０００−１）面となり、活性層１１２が成長する面が（０００１）面となるからである。
図２（Ｅ）では、（０００−１）面側である、露出したｎ層１１０の所定領域１２０に対して引き続き異方性エッチングを施す。ｎ層１１０の（０００−１）面側に異方性エッチングを施すと、図３（Ａ）にも示すように、ｎ層１１０の表面には多角錐形の突起１２２が複数形成される。III族窒化物半導体は六方晶系であるため、通常六角錐形の突起が形成される。そして、この異方性エッチングは、突起１２２の表面を（０００−１）面以外のファセット面とするウェットエッチングである。本実施形態のようにエッチング液をアルカリ溶液とした場合、突起１２２の表面に露出するファセット面は（１０−１−１）面またはこれと等価な面となることがこれまで報告されている。
次に、図２（Ｆ）に示すように、所定領域１２０に等方性エッチングを施す。すると、図３（Ｂ）に示すように、複数の突起１２２は、ドーム型形状の丸みを有する複数の凸部１２４へと変化する。等方性エッチングは、例えば反応性イオンエッチング（ＲＩＥ）のようなドライエッチングである。等方性エッチングの結果、図３（Ｂ）に示す凸部１２４の表面は、ファセット面が特定できないランダム面となる。
ｎ層１１０が（０００−１）面側に図３（Ｂ）の凸部１２４を有する状態で、図２（Ｇ）に示すように、ｎ層１１０の所定領域１２０の上面にｎ側電極１２８を形成する。以上の工程を経て、本実施形態の素子１００が完成する。
このような素子１００およびその製造方法の実施形態に内在する本発明の特徴的構成を、その作用効果とともに説明する。
本発明のIII族窒化物半導体素子の製造方法は、図２（Ｅ）〜（Ｇ）および図３（Ａ），（Ｂ）に示したように、III族窒化物半導体層の（０００−１）面側の所定領域に異方性エッチングを施し、多角錐形の突起を複数形成する工程と、前記所定領域に等方性エッチングを施し、前記突起をドーム型形状の丸みを有する複数の凸部へと変化させる工程と、前記凸部を有する所定領域の上面に電極を形成する工程と、を有することを特徴とする。そして、本発明のIII族窒化物半導体素子は、例えば上記の製造方法により得ることができ、III族窒化物半導体層の（０００−１）面側の所定領域に、ドーム型形状の丸みを有する複数の凸部を有し、前記所定領域の上面に電極を有することを特徴とする。
図２（Ｅ）に示すｎ層１１０の表面を露出させる工程を、等方性エッチングのみで行った場合、図４（Ｂ）に示すように、ｎ層１１０の表面は平坦となり、（０００−１）面が露出する。また、同工程を異方性エッチングのみで行った場合、図４（Ａ）に示すように、ｎ層１１０の表面は多角錐形（六角錐形）の突起１２２となる。この突起１２２の表面は、（１０−１−１）面またはそれと等価な面となることが報告されている。本発明者らの検討によれば、上記２通りのｎ層１１０表面上にそれぞれｎ側電極を形成した場合、いずれも十分なオーミック接触が得られず、ｎ側電極２点間の電圧を測定したところ、高電圧となった。これは、素子が動作可能な電圧も高電圧となることを意味する。
一方、この素子１００のように（０００−１）面側にドーム型形状の丸みを有する複数の凸部１２４を有するｎ層１１０の表面上にｎ側電極を配置した場合、良好なオーミック接触が得られ、ｎ側電極２点間の電圧が上記２通りの場合に比べて十分に低くなった。そして、このような凸部表面は、異方性エッチングおよびそれに続く等方性エッチングをIII族窒化物半導体層の（０００−１）面側の所定領域に施すことによって有効に形成することができた。このような素子１００およびその製造方法によって、III族窒化物半導体層の（０００−１）面側と電極との良好なオーミック接触を実現し、より低電圧で素子が動作可能となった。
なお、上記特徴的構成によりｎ側電極２点間の電圧が低下する作用は完全に解明できていないが、少なくともｎ層のｎ側電極との接触面積とは関連性が低いと思われる。図４（Ａ）の場合と本発明である図３（Ｂ）の場合とで、ｎ層の表面積はそこまで大差がないと思われるが、ｎ側電極２点間の電圧の差は顕著であるためである。
また、本製造方法では、異方性エッチングおよびそれに続く等方性エッチングの前に、ＡｌＮ層１０６および超格子バッファ層１０８の全部または一部を除去する目的で、等方性エッチングを行ってもよい。
成長用基板１０２は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる半導体積層体のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層１０４は、エッチング液で溶解できる材料であれば特に限定されず、ＣｒＮなどのIII族以外の金属や金属窒化物バッファ層を挙げることができる。
ＡｌＮバッファ層１０６、超格子バッファ層１０８、ｎ層１１０、活性層１１２およびｐ層１１４は、例えばＭＯＣＶＤ法によりリフトオフ層１０４上に順次エピタキシャル成長させることができる。超格子バッファ層１０８は、Ａｌ組成ｘが異なる２つのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を交互に積層してなる。ｎ層１１０およびｐ層１１４は、ＡｌＩｎＧａＮ系など任意のIII族窒化物半導体からなり、活性層を挟むクラッド層や、それぞれｎ側電極およびｐ側電極と接触するコンタクト層からなる。活性層１１２は、III族窒化物半導体により多重量子井戸（ＭＱＷ）構造を形成した発光層とすることができる。この場合、素子１００はＬＥＤとなる。通常、ＡｌＮバッファ層１０６、超格子バッファ層１０８、ｎ層１１０、活性層１１２およびｐ層１１４のそれぞれの膜厚は０．６〜２μｍ、０．６〜３μｍ、１〜４μｍ、１〜１００ｎｍ、０．１〜１μｍ程度とする。
サポート体１１６は導電性シリコン基板やＣｕＷ合金基板、Ｍｏ基板などを接合法により形成してもよいし、湿式あるいは乾式めっきにより形成することもできる。たとえばＣｕまたはＡｕの電気めっきでは、接続層としてＣｕ，Ｎｉ，Ａｕなどを用いることができる。サポート体１１６はｐ側電極を兼ねることができる。
ケミカルリフトオフ法に使用可能なエッチング液は特に限定されない。リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液や過マンガン酸カリウム系の溶液などのＣｒＮに対して選択性のあるエッチング液を用いることができる。リフトオフ層がＳｃＮやＨｆ、Ｚｒの場合、選択性のある酸性のエッチング液を用いることができる。
マスク１１８は、例えばＳｉＯ２やＳｉＮを用いることができる。形成方法は、特に限定されないが、例えばＡｌＮバッファ層１０６の全面、各半導体層の周囲およびサポート体１１６の表面の周縁部に対してＣＶＤ法でＳｉＯ２を成膜後、所定領域１２０のみ露出させる金属マスク（例えばＮｉ）を形成し、ＲＩＥにより所定領域１２０のＳｉＯ２をエッチングすることで、図２（Ｄ）に示す状態とすることができる。
異方性エッチングはIII族窒化物半導体層の（０００−１）面側に多角錐形の凸部を形成可能であれば特に限定されないが、例えば２．３８質量％水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液、ＮａＯＨ溶液やＫＯＨ溶液のようなアルカリ溶液によるウェットエッチングとすることができる。この場合、凸部は六角錐形となり、凸部の表面（六角錐の六つの側面）は平面状となり、この表面は主に（１０−１−１）面である。なお、他のエッチング液（リン酸など）によっては（１０−１−２）面、および（１０−１−３）面が出ると記載する文献（Appl.Phys.Lett.,Vol.73, No. 18, 2 November 1998）もある。ただし、（１０−１−１）面の方が、凸部の角度が大きく谷が深くなるためより好ましい。
異方性エッチングの処理条件もIII族窒化物半導体層の（０００−１）面側に多角錐形の凸部を形成可能であれば特に限定されない。本実施形態において、ＡｌＮバッファ層１０６および超格子バッファ層１０８を除去し、かつ、ｎ層１１０に凸部を形成する必要がある。ＡｌＮバッファ層１０６および超格子バッファ層１０８の厚みにも依存するが、２．３８質量％ＴＭＡＨ溶液の場合、異方性エッチングの処理時間が１分以上であることが好ましく、５〜６０分の範囲がより好ましい。
等方性エッチングは平坦な表面に対して施す場合、表面内の位置に依らず均一な速度でエッチングが進行する。しかし、本製造方法のように、図３（Ａ）の多角錐形の凸部のある表面に対して施す場合、凸部の底部に比べて物理的吸着と離脱が容易な頂部でエッチングの進行が早い傾向がある。そのため、本製造方法では異方性エッチングに続いて等方性エッチングを行うことで、突起１２２を頂部が丸みを有する凸部１２４へと変化させることができる。
凸部の寸法は、高さが０．１〜３μｍであるが、必ずしも均一ではない。また、凸部は異方性エッチングおよび等方性エッチング処理を施した領域の全体に分布するが、局所的に見れば、必ずしも均一に分布しない領域も存在する。ただし、丸み形状には均一性があり、すなわち、異方性エッチングおよび等方性エッチング処理を施した領域の全体に分布する丸みを有する凸部は、いずれも同様にドーム型形状であり、かつ、図３（Ｂ）のように、隣接する凸部１２４により形成される谷の底部１２６が角になっている。
このように谷の底部１２６が角になるのは、２段階エッチングの１段階目に異方性エッチングを行うためである。すなわち、マスクパターン等を用いて凸部を形成する場合にくらべ、本発明では異方性エッチングと等方性エッチングの組み合わせにより、最大で３μｍにもなる深さで形成される谷の底部は、異方性エッチングにより形成された角となり、より微細で複雑なランダム面を形成することができる。そのためオーミック電極と接触するランダム面の面積も大きく、オーミックコンタクト性の向上効果が高い。
凸部１２４は異方性エッチングによる形状の規則性を一部引き継いで谷の底部１２６が角であるため、図３（Ｃ）に示すように、凸部断面には、谷の底部１２６を繋いで底辺とし、底辺から凸部の頂点までの高さ（ｈ）の３分の1の高さ（ｈ／３）に底辺と水平な線を引き、凸部との交点と谷の底部１２６との直線を辺とする三角形を描くことができる。そのため、本明細書中における「ドーム型形状の丸み」とは、外接させた三角形の底辺から頂点までの高さに対して該底辺から凸部の頂部までの高さが低く、すなわち、外接する三角形の底辺から頂点に向けた角度θ１に対し、三角形の底辺から凸部の頂部に向けた角度θ２が小さく、さらに底辺から凸部の頂部にかけて非直線的に形成されることをいう。上記２つの角度（平均値）の差（θ１−θ２）は、例えば３〜３０度である。なお、凸部断面は該底辺から該凸部の頂部にかけて凸部の外方に向かって凸な丸みを帯びている形状が好ましい。
等方性エッチングは、例えば反応性イオンエッチング（ＲＩＥ）のようなドライエッチングを用いることができる。ＲＩＥの場合、窒化物半導体をエッチングする際には、塩素、４塩化ケイ素、３塩化ホウ素などのガスを用いることができる。
上記のようなドーム型形状の凸部を確実に形成する観点から、時間以外の条件にも拠るが等方性エッチングの処理時間は３分以上であることが好ましく、５分以上がより好ましい。
ｎ側電極１２８の電極材としてはＡｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ａｕなどが用いられるが、安定したオーミック特性を得やすいため、Ｔｉ／Ａｌ電極とすることが好ましく、例えばスパッタ法により形成することができる。
なお、本実施形態では、第１導電型をｐ型とし、第２導電型をｎ型とした。これは、ｐ型層の抵抗が高く電流が広がりにくいため、より抵抗が低いｎ型層を光取出し側とすることで発光効率を高めやすいからである。
図２（Ｇ）に示すｎ側電極１２８の形成方法は特に限定されないが、レジストをマスクとしたリフトオフ法により形成することができる。このリフトオフ法を用いる場合、特に図５に示す方法が好ましい。図５は、ｎ層１１０上の電極形成部位を拡大した断面図である。
まず、図５（Ａ）に示すように、ｎ層１１０の少なくとも所定領域１２０の上面に保護膜１３０を形成する。保護膜１３０は、マスク１１８と同様にＳｉＯ２やＳｉＮの絶縁膜をＣＶＤ法で成膜して形成する。
次に、図５（Ｂ）に示すように、保護膜１３０上にレジスト１３２を塗布し、図５（Ｃ）に示すように、フォトリソグラフィー法によって電極形成部位１３４のレジストを除去する。このとき、ｎ層１１０表面が保護膜１３０に覆われているため、レジストを除去するために用いる、２．３８質量％ＴＭＡＨなどのアルカリ溶液がｎ層１１０に接触しない。このため、ｎ層１１０の表面状態、すなわち凸部１２４の表面が等方性エッチングにより形成されたランダム面である状態を維持できるため好ましい。
次に、図５（Ｄ）に示すように、電極形成部位１３４の保護膜１３０を除去する。この除去は、ＢＨＦ、ＨＦなど保護膜のエッチング性はあるが、ｎ層１１０を侵食しない任意のエッチング液を用いて行うことができる。
次に、図５（Ｅ）に示すように、スパッタ法により電極形成部位１３４にＴｉ／Ａｌ電極などのｎ側電極１２８を形成する。なお、レジスト１３２上に堆積した電極材料は、図５（Ｆ）に示すようにアセトンなどによりレジスト１３２を除去するとともに除去可能である。
最後に、ｎ層とｎ側電極との良好なオーミック接触形成のため、真空中で、４００〜６００℃程度の温度でアニール処理を行う。
以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
（実施例１）
図２および図３に示す製造方法で、図１に示すIII族窒化物半導体ＬＥＤ素子を作製した。具体的には、まず、成長用のサファイア基板上に、ＭＯＣＶＤ法を用いてＡｌＮ単結晶層（厚さ：１μｍ）を成長させて、ＡｌＮ（０００１）テンプレートを作製した。この成長用基板上に、スパッタ法を用いて、Ｓｃ（厚さ：８ｎｍ）で成膜し、その後、ＭＯＣＶＤ装置内で窒化処理を施し、リフトオフ層としてのＳｃＮ層を形成した。
その後、リフトオフ層上に半導体層として、ＡｌＮ層（厚さ：１μｍ）、超格子バッファ層（ＡｌＮ／ＧａＮの積層体、厚さ：１μｍ）、ｎ型III族窒化物半導体層（Ａｌ０．３Ｇａ０．７Ｎ層、厚さ：２μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚さ：０．２μｍ）、ｐ型III族窒化物半導体層（Ａｌ０．３Ｇａ０．７Ｎ層、厚さ：０．４μｍ）、ｐ型ＧａＮコンタクト層（厚さ：０．０５μｍ）を順次積層した。
その後、サファイア基板の一部が露出するよう、半導体層の一部をＲＩＥにより除去して格子状の溝を形成することで、横断面の形状が正方形の互いに独立した複数個の半導体構造部を形成した。
ｐ型コンタクト層上にｐ型オーミック電極（Ｎｉ／Ａｕ、厚さ：２００／３０００Å）を形成した。その上に、接合層（Ｔｉ／Ｐｔ／Ａｕ、厚さ：１００／２０００／７０００Å）層を形成した。その後、接合層としてＴｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕ、厚さ：１００／２０００／１０００／２０００／７０００Åを形成したサポート体のＳｉ基板と接合層同士を合わせて熱圧着することで、Ｓｉ基板と半導体構造部とを接合した。
その後、ケミカルリフトオフ法を用いて成長用のサファイア基板を剥離した。エッチング液は、ＳｃＮ層に選択性のある硝酸第二セリウムアンモン溶液とした。
次に、ＡｌＮバッファ層の全面、各半導体層の周囲およびサポート体の表面の周縁部に対してプラズマＣＶＤ法でＳｉＯ２（厚さ：３μｍ）を成膜後、さらにスパッタ法によりＮｉマスクを形成した。Ｎｉマスクは、フォトリソグラフィー法により、レジストパターンを形成し、ｎ層を露出させる部位のみＮｉ膜をウェットエッチングで除去して形成した。その後、ＲＩＥにより露出したＳｉＯ２をエッチング・除去した。
次に、ｎ層表面の形成プロセスを説明する。形成したＳｉＯ２をマスクとして、表１に示す条件でエッチング処理を行い、ＡｌＮバッファ層および超格子バッファ層を除去するとともに、ｎ層表面を露出させた。表１の異方性エッチングは、２．３８質量％ＴＭＡＨ溶液を用いた。また、表１の等方性エッチングはＲＩＥとし、具体的な条件は圧力０．１Ｐａ、ＩＣＰおよびＢＩＡＳの出力４００Ｗ、Ｃｌ２ガス７．５ｓｃｃｍ、ＢＣｌ３ガス７．５ｓｃｃｍとした。表１に記載のとおり、実施例１では異方性エッチングを４０℃で１０分間行い、その後ＲＩＥを２０分間行った。その後、純水での洗浄を行った。なお、上記のエッチングは成長用基板を剥離した側に行っており、露出するｎ層はｎ層の（０００−１）面側となる。
その後、以下の方法で露出したｎ層上にＴｉ／Ａｌ電極を形成した。まず、露出したｎ層上にプラズマＣＶＤ法でＳｉＯ２（厚さ：０．１μｍ）を成膜した。その後、ＳｉＯ２上にフォトレジストを塗布し、フォトリソグラフィー法により電極形成部位のレジストを除去した。レジストの除去には、２．３８質量％ＴＭＡＨ溶液を用いた。その後、ＢＨＦ溶液で１分間処理することにより、電極形成部位のＳｉＯ２を除去した。その後、スパッタ法によりＴｉ／Ａｌ（厚さ：２０ｎｍ／６００ｎｍ）の電極を形成した。アセトンでフォトレジストとその上に堆積したＴｉ／Ａｌを除去した。最後に、４００℃、真空中でアニール処理した。実施例１では、保護膜としてのＳｉＯ２があるため、レジスト除去時にｎ層にＴＭＡＨ溶液による異方性エッチングが施されることはない。
（実施例２〜７，比較例１〜４）
ｎ層表面の形成プロセスを表１に記載のものとした以外は実施例１と同様にして、III族窒化物半導体ＬＥＤ素子を作製した。
（比較例５）
ｎ層表面の形成プロセスを表１に記載のものとし、Ｔｉ／Ａｌ電極の形成時に、ＳｉＯ２の形成および除去を行わなかった以外は、実施例１と同様にして、III族窒化物半導体ＬＥＤ素子を作製した。この場合、電極形成部位のレジスト除去時に２．３８質量％ＴＭＡＨ溶液がｎ層に接触するため、ｎ層形成プロセスの後さらに電極形成部位のｎ層表面に異方性エッチングが施される。
＜ＳＥＭによる観察＞
各試験例について、走査型電子顕微鏡（ＳＥＭ）により、ｎ層表面の形成プロセスの後ｎ側電極形成前に、ｎ層表面を斜め視野から観察した。また、ｎ側電極形成さらに熱処理後に、ｎ側電極形成面付近の断面を撮影した。図６〜１０に、それぞれ実施例１、比較例３、比較例４、実施例６、実施例７のＳＥＭ画像を代表して示す。（Ａ）がｎ側電極形成前の斜め視野の画像、（Ｂ）がｎ側電極形成後、熱処理後の断面の画像である。図１１には、比較例５のｎ側電極形成前の斜め視野の画像を示す。
実施例１では、図６（Ａ），（Ｂ）に示すように、ｎ層表面にドーム型形状の丸みを有する複数の凸部が観察できた。また、図６（Ｂ）から明らかなように、隣接する凸部により形成される谷の底部は角になっていた。丸みの程度を測定するため、この凸部に図３（Ｃ）で説明した三角形を描き、三角形の底辺から三角形の頂点に向けた角度θ１と、三角形の底辺から凸部の頂部に向けて直線をひいた角度θ２とを計１０箇所測定し、その平均値を計算した。実施例１ではθ１が６２度であり、θ２は５１度であった。実施例６ではθ１が６４度であり、θ２は５０度であった。実施例２〜５，７も同程度の角度を有しており、θ１はおよそ６０度であり、θ２はおよそ５０度であった。
また、等方性エッチングの処理時間が１分の実施例７では、図１０に示すように、ドーム型形状の丸みを有する凸部と、断面形状が三角形のままの凸部（図１０（Ａ）中の比較的大きな凸部であって、割合としては約１／３）とが混在していた。処理時間が1分では形状変化は不十分ではあるものの、ドーム型形状の丸みを有する凸部が作られることにより、電圧の低減効果があることは比較例２との比較から明らかである。一方、等方性エッチングの処理時間が５分以上の実施例１〜６では、ほぼ全てがドーム型形状の丸みを有していた。そして、これら実施例１〜７の形状のドーム型形状の丸みを有する凸部の表面は、異方性エッチングで報告されるような極性面や半極性面のファセット面とは考えられず、ファセット面が特定できないランダム面となっていることは明らかである。
比較例３では、異方性エッチングの後等方性エッチングを行わないため、図７（Ａ），（Ｂ）に示すように、ｎ層表面に六角錐の突起が複数形成された。これまでにウェットエッチングで（１０−１−１）面が露出するという報告があり、図７から突起の側面は底辺に対しおよそ６０度の角度を有し、突起の表面は（１０−１−１）面であると推定できる。比較例１，２も同様であった。
比較例４では、等方性エッチングのみを行ったため、図８（Ａ），（Ｂ）に示すように、ｎ層の表面は平坦となり（０００−１）面が露出した。
なお、比較例５ではｎ層形成プロセスの後、フォトリソグラフィー法により、Ｔｉ／Ａｌ電極を形成する部位のレジストを除去する際に、ｎ層表面の電極形成部位が２．３８質量％ＴＭＡＨ溶液に接触し、異方性エッチングが施される。その結果、図１１に示すように電極形成部位のレジスト除去後のｎ層表面には凸部の頂部にさらに微小な凸部が形成されており、ドーム型形状の丸みを有する凸部ではなくなっていた。この微小な凸部は、等方性エッチングにより露出したランダム面のうち、原子間の繋がりが弱く異方性エッチング液によりエッチングされやすい部分が優先的にエッチングされたために発生したと考えられる。電極形成部位のレジスト除去にかかる時間（異方性エッチングの時間）は９０秒と短いが、実施例５に比べｎ−ｎ間電圧が大きくなったことから、コンタクト抵抗を下げる効果のあったランダム面が異方性エッチングにより変化して、表面に主に異方性エッチングにより形成される面が再生されたことが確認された。
＜ｎ側電極２点間の電圧測定＞
１辺が１００μmの正方形の電極を、５０μmの間隔をあけて配置した。その電極間に２０ｍＡの電流を流した際の電圧値を測定した。結果を表１に示す。
各実施例では、比較例よりもｎ電極間の電圧を顕著に低減することができた。特に、ほぼ全ての凸部がドーム型形状になっている実施例１〜６は、実施例７よりもさらに低減していた。
本発明によれば、III族窒化物半導体層の（０００−１）面側と電極との良好なオーミック接触を実現し、より低電圧で動作可能なIII族窒化物半導体素子およびその製造方法を提供することができる。
１００ III族窒化物半導体素子
１０２ 成長用基板
１０４ リフトオフ層
１０６ ＡｌＮバッファ層
１０８ 超格子バッファ層
１１０ ｎ型（第２導電型）III族窒化物半導体層
１１２ 活性層
１１４ ｐ型（第１導電型）III族窒化物半導体層
１１６ サポート体（ｐ側電極）
１１８ マスク
１２０ 所定領域
１２２ 多角錐の突起
１２４ 凸部
１２６ 谷の底部
１２８ ｎ側電極
１３０ 保護膜
１３２ レジスト
１３４ 電極形成部位

Claims (6)

  1. III族窒化物半導体層を有するIII族窒化物半導体素子であって、
    前記III族窒化物半導体層の（０００−１）面側の所定領域に、ドーム型形状の丸みを有し、表面が（０００−１）面以外の面からなる複数の凸部を有し、
    前記複数の凸部のうちの隣接する２以上を覆う電極を有することを特徴とするIII族窒化物半導体素子。
  2. 隣接する前記凸部により形成される谷の底部が角になっている請求項１に記載のIII族窒化物半導体素子。
  3. 前記凸部の表面は、ファセット面が特定できないランダム面である請求項１または２に記載のIII族窒化物半導体素子。
  4. サポート体と、
    該サポート体上に順次位置する第１導電型III族窒化物半導体層、活性層および第２導電型III族窒化物半導体層と、
    を有するIII族窒化物半導体素子であって、
    前記第２導電型III族窒化物半導体層の、前記サポート体と反対側が（０００−１）面側であり、
    前記第２導電型III族窒化物半導体層の（０００−１）面側の所定領域に、ドーム型形状の丸みを有し、表面が（０００−１）面以外の面からなる複数の凸部を有し、
    前記複数の凸部のうちの隣接する２以上を覆う電極を有することを特徴とするIII族窒化物半導体素子。
  5. 前記第２導電型がｎ型である請求項４に記載のIII族窒化物半導体素子。
  6. 前記電極がＴｉ／Ａｌ電極である請求項４または５に記載のIII族窒化物半導体素子。
JP2011288920A 2011-12-28 2011-12-28 Ｉｉｉ族窒化物半導体素子およびその製造方法 Active JP5292456B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011288920A JP5292456B2 (ja) 2011-12-28 2011-12-28 Ｉｉｉ族窒化物半導体素子およびその製造方法
US14/369,584 US9287366B2 (en) 2011-12-28 2012-12-12 III nitride semiconductor device and method of producing the same
PCT/JP2012/082855 WO2013099716A1 (ja) 2011-12-28 2012-12-12 Iii族窒化物半導体素子およびその製造方法
CN201280065179.8A CN104040736B (zh) 2011-12-28 2012-12-12 第iii族氮化物半导体器件及其制造方法
EP12861839.4A EP2800152A4 (en) 2011-12-28 2012-12-12 GROUP III NITRIDE SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THEREOF
TW101147404A TWI528589B (zh) 2011-12-28 2012-12-14 Group III nitride semiconductor element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288920A JP5292456B2 (ja) 2011-12-28 2011-12-28 Ｉｉｉ族窒化物半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013049538A Division JP5514341B2 (ja) 2013-03-12 2013-03-12 Ｉｉｉ族窒化物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013138139A JP2013138139A (ja) 2013-07-11
JP5292456B2 true JP5292456B2 (ja) 2013-09-18

Family

ID=48697208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288920A Active JP5292456B2 (ja) 2011-12-28 2011-12-28 Ｉｉｉ族窒化物半導体素子およびその製造方法

Country Status (6)

Country Link
US (1) US9287366B2 (ja)
EP (1) EP2800152A4 (ja)
JP (1) JP5292456B2 (ja)
CN (1) CN104040736B (ja)
TW (1) TWI528589B (ja)
WO (1) WO2013099716A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102108196B1 (ko) * 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
WO2015016246A1 (ja) * 2013-07-30 2015-02-05 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子の製造方法、および半導体発光素子
JP6160501B2 (ja) 2014-02-12 2017-07-12 豊田合成株式会社 半導体装置の製造方法
JP6731590B2 (ja) * 2016-05-02 2020-07-29 国立大学法人大阪大学 窒化物結晶基板の製造方法
WO2018222938A1 (en) * 2017-06-02 2018-12-06 Corning Incorporated Fluidic assembly substrates and methods for making such
CN111681946B (zh) * 2020-05-21 2022-08-26 东莞市中镓半导体科技有限公司 氮化镓单晶衬底的制备方法
DE102021204214A1 (de) 2021-04-28 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales GaN-Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen GaN-Leistungshalbleiterbauelements

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP4154731B2 (ja) 2004-04-27 2008-09-24 信越半導体株式会社 発光素子の製造方法及び発光素子
WO2005106972A1 (de) 2004-04-29 2005-11-10 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips
JP2006179511A (ja) 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP2006324324A (ja) 2005-05-17 2006-11-30 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2007103891A (ja) 2005-09-06 2007-04-19 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2008130799A (ja) 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
EP2234182B1 (en) 2007-12-28 2016-11-09 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
JP5282503B2 (ja) 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
JP5343225B2 (ja) * 2008-12-16 2013-11-13 スタンレー電気株式会社 Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法
JP2011192880A (ja) * 2010-03-16 2011-09-29 Toshiba Corp 半導体発光素子及び液晶表示装置
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
WO2012058535A1 (en) * 2010-10-28 2012-05-03 The Regents Of The University Of California Method for fabrication of (al, in, ga) nitride based vertical light emitting diodes with enhanced current spreading of n-type electrode
JP5702165B2 (ja) * 2011-01-26 2015-04-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 表面粗化による高効率窒化ガリウムベースの発光ダイオード
TWI422068B (zh) * 2011-02-18 2014-01-01 Univ Nat Cheng Kung 粗化方法及具粗化表面之發光二極體製備方法

Also Published As

Publication number Publication date
CN104040736B (zh) 2017-03-29
CN104040736A (zh) 2014-09-10
EP2800152A1 (en) 2014-11-05
JP2013138139A (ja) 2013-07-11
TW201330324A (zh) 2013-07-16
TWI528589B (zh) 2016-04-01
US9287366B2 (en) 2016-03-15
US20150069583A1 (en) 2015-03-12
WO2013099716A1 (ja) 2013-07-04
EP2800152A4 (en) 2015-05-27

Similar Documents

Publication Publication Date Title
JP5292456B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP5840294B2 (ja) ナノ構造層を有する発光ダイオードならびに製造方法および使用方法
JP5313651B2 (ja) 半導体素子の製造方法
US20070221927A1 (en) Light-emitting diode and method for manufacturing the same
US9172000B2 (en) Semiconductor light emitting device and method of manufacturing the same
US9647183B2 (en) Vertical light emitting diode with photonic nanostructures and method of fabrication thereof
US9048086B2 (en) Substrate recycling method
CN104011885A (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
JP5792922B2 (ja) ショットキバリアダイオードおよびその製造方法
TW201838204A (zh) 具有氮化銦鎵模板層的紅色發光二極體及其製造方法
JP5881865B2 (ja) 半導体表面の粗面化方法
JP2006261659A (ja) 半導体発光素子の製造方法
KR101354491B1 (ko) 고효율 발광다이오드 제조방법
US9048381B1 (en) Method for fabricating light-emitting diode device
JP5040721B2 (ja) 窒化物半導体装置およびその製造方法
JP5514341B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
JP4644947B2 (ja) 窒化物半導体素子及びその製造方法
JP5918367B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR101701041B1 (ko) 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법
KR101005301B1 (ko) 발광소자 및 이의 제조 방법
JP7575022B2 (ja) 発光ダイオード装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Ref document number: 5292456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250