Nothing Special   »   [go: up one dir, main page]

JP5288852B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5288852B2
JP5288852B2 JP2008074055A JP2008074055A JP5288852B2 JP 5288852 B2 JP5288852 B2 JP 5288852B2 JP 2008074055 A JP2008074055 A JP 2008074055A JP 2008074055 A JP2008074055 A JP 2008074055A JP 5288852 B2 JP5288852 B2 JP 5288852B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor element
semiconductor
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008074055A
Other languages
English (en)
Other versions
JP2009231478A (ja
Inventor
崇子 千野根
進一 田中
章 岩山
裕介 横林
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008074055A priority Critical patent/JP5288852B2/ja
Priority to US12/407,290 priority patent/US8338202B2/en
Publication of JP2009231478A publication Critical patent/JP2009231478A/ja
Application granted granted Critical
Publication of JP5288852B2 publication Critical patent/JP5288852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体素子の製造方法に関するものである。
近年、半導体素子は、半導体装置(パッケージ)の小型化や、回路基板及び集積回路への直接搭載等を実現するために、薄型であることが要求されている。
従来、薄型の半導体素子の一種として、成長基板に半導体層をエピタキシャル成長させ、得られた半導体層を該成長基板から剥離し、該半導体層の発光に寄与する部分に電極を形成した、エピフィルムLEDが提案されている。エピフィルムLEDは、成長基板が剥離され、半導体層のみからなるので、厚さが3〜10μm程度と非常に薄型に形成することができる。
前記エピフィルムLEDの製造方法として、成長基板の上に、該成長基板と半導体層とを分離可能とする下地層を形成する方法が提案されている。この方法では、まず、光透過性を有するサファイア基板からなる成長基板の表面の上に、MOCVD等の手法により、前記下地層を形成する。次に、前記成長基板の前記下地層の上に半導体層を形成する。次に、反応性イオンエッチング等のドライエッチングにより、半導体層の表面に、前記下地層に到達する深さを有するとともに半導体素子ごとに区画する素子区画溝を形成する。次に、成長基板の裏面にレーザー照射を行う。これにより、下地層と半導体層との界面で、半導体層が成長基板から分離され、該半導体層が露出される。次に、蒸着方法により、前記半導体層の表面及び裏面に電極を形成する。以上により、エピフィルムLEDが形成されるというものである(例えば特許文献1参照)。
また、前記エピフィルムLEDの別の製造方法として、成長基板の上に、該成長基板と半導体層とを分離可能とする剥離層を形成する方法も提案されている。この方法では、前記下地層を用いた製造方法において、下地層に代えて、所定のエッチャントにより除去可能な剥離層を形成する。そして、前記成長基板の裏面にレーザー照射を行う代わりに、該裏面を前記所定のエッチャントに浸漬し前記剥離層を除去することにより、半導体層が成長基板から分離されるというものである(例えば特許文献2参照)。
しかしながら、前記方法によれば、分離された半導体層は、3〜10μm程度と非常に薄型であるため、後工程の電極形成工程において、電極形成装置への移送や取り付け、半導体層へのレジスト塗布、パターニング等の際に破損しやすく、この結果、半導体素子を製造する際の歩留まりを低下させるという不都合がある。
特開2003−51611号公報 特開2004−172351号公報
本発明は、かかる事情に鑑み、半導体素子を歩留まりよく製造することができる製造方法を提供することを目的とする。
発明は、第1の導電型層及び該第1の導電型層の上に形成された第2の導電型層を有する半導体層と、該第2の導電型層の上に形成された第1の電極と、該第1の電極の上に積層された支持基体とを備える半導体素子構造体を介して、該半導体層と該第1の電極とを備える半導体素子を製造する方法において、
成長基板の上に該第1の導電型層を成長させ、該第1の導電型層の上に該第2の導電型層を成長させることにより、該半導体層を形成する工程と、
該第2の導電型層の上に、最表面がAuからなる該第1の電極を形成する工程と、
該第1の電極の上に、該第1の電極に剥離可能に接着されるTiW、TiN、NbN、VN、ZrNのいずれかの金属からなる接着層を積層する工程と、
該接着層の上に該支持基体を積層する工程と、
前記成長基板の少なくとも一部を除去して該半導体素子構造体を形成する工程と
該半導体素子構造体に超音波、熱、振動、物理的衝撃のいずれかを加えることにより、該半導体素子構造体を該第1の電極と該接着層との界面で分割して前記半導体素子を得る工程とを備えることを特徴とする。
本発明によれば、まず、成長基板の上に第1の導電型層を成長させ、続いて該第1の導電型層の上に第2の導電型層を成長させることにより、半導体層を形成する。次に、得られた半導体層の第2の導電型層の上に、最表面がAuからなる第1の電極を形成する。次に、該第1の電極の上に、該第1の電極に剥離可能に接着されるTiW、TiN、NbN、VN、ZrNのいずれかの金属からなる接着層を積層する。次に、積層された接着層の上に支持基体を積層する。次に、成長基板の少なくとも一部を除去することにより、半導体素子構造体が形成される。次に、該半導体素子構造体に超音波、熱、振動、物理的衝撃のいずれかを加えることにより、該半導体素子構造体を該第1の電極と該接着層との界面で分割して、前記半導体層と第1の電極とを備える半導体素子が得られる。
前記第1の電極は、該第1の電極の上に積層された接着層を介して前記支持基体に支持されているので、前記半導体素子構造体は、種々の加工に耐え得る大きさの機械的強度を有する。これにより、前記半導体素子構造体の第1の導電型層の上に種々の加工を施す際に半導体素子が破損することが防止される。したがって、本発明によれば、半導体素子を歩留まりよく製造することができる。
また、接着層は、TiW、TiN、NbN、VN、ZrNのいずれかの金属からなるので、第1の電極の最表面のAuと反応せず、第1の電極から容易に剥離可能である。このため、前記半導体素子構造体に超音波、熱、振動、物理的衝撃のいずれかを加えることで該半導体素子構造体の第1の電極から接着層が剥離しやすく、それによって半導体素子構造体が第1の電極と接着層との界面で容易に分割される。従って、前記半導体層と第1の電極とを備える半導体素子を歩留まりよく製造することができる。
前記成長基板の少なくとも一部を除去する際、該成長基板全体を除去して、前記半導体素子構造体の表面に前記第1の導電型層を露出させてもよい。また、前記成長基板を厚さ方向に一部除去して、光の取り出しを妨げない範囲で前記半導体素子構造体の表面に該成長基板を残してもよい。
本発明では、前記第1の電極に加えて第2の電極を備える半導体素子を製造することができる。第2の電極は、例えば、前記第2の導電型層の側に形成されていてもよく、前記第1の導電型層の側に形成されていてもよい。
第2の電極を前記第2の導電型層の側に形成する場合には、前記第2の導電型層側の一部を除去して、前記第1の導電型層の一部を露出させる工程と、露出された該第1の導電型層の上に第2の電極を形成する工程と、前記第1の電極及び該第2の電極の上に、該第1の電極及び該第2の電極に剥離可能に接着される接着層を積層する工程とを行う。
また、第2の電極を前記第1の導電型層の側に形成する場合には、前記成長基板の少なくとも一部を除去して露出した前記半導体素子構造体の面に第2の電極を形成する工程を行う。前記半導体素子構造体の露出した表面が前記第1の導電型層である場合には、該第1の導電型層の上に前記第2の電極を形成することができ、また、前記半導体素子構造体の露出した表面が前記成長基板である場合には、該成長基板の上に該第2の電極を形成することができる。
本発明において、前記成長基板の少なくとも一部を除去して露出した前記半導体素子構造体の面に、前記接着層に到達する深さを有するとともに該半導体素子構造体を前記半導体素子ごとに区画する素子区画溝を形成する工程と、区画された該半導体素子構造体を、前記第1の電極と該接着層との界面で分割することにより、個々の該半導体素子を得る工程とを備えることが好ましい。
この方法では、まず、前記成長基板の少なくとも一部を除去して露出した前記半導体素子構造体の面に、前記素子区画溝を形成することにより、該半導体素子構造体を前記半導体素子ごとに区画する。次に、区画された前記半導体素子構造体を前記第1の電極と該接着層との界面で分割する。このとき、前記接着層前記第1の電極に剥離可能に接着されているので、前記支持基体を積層した接着層から、前記第1の電極を積層した半導体層を容易に剥離することができる。以上により、前記半導体素子構造体を分割して、前記半導体層と前記第1の電極とを備える個々の半導体素子を完成させることができる。
また、上記方法において、前記第1の電極の上に、所定のエッチャントにより除去可能である補助接着層を形成する工程と、該補助接着層及び該第1の電極の上に該第1の電極に剥離可能に接着される接着層を積層する工程と、前記所定のエッチャントにより該補助接着層を除去する工程とを備えることが好ましい。
この方法では、まず、前記第2の導電型層の上に形成した前記第1の電極の上に、所定のエッチャントにより除去可能な補助接着層を形成する。次に、前記補助接着層及び前記第1の電極の上に、該第1の電極に剥離可能に接着される接着層を積層する。次に、前記接着層の上に前記支持基体を積層して前記半導体素子構造体を形成する。
このとき、前記第1の電極は、該第1の電極の上に積層された前記補助接着層と、該補助接着層及び該第1の電極の上に積層された前記接着層とを介して前記支持基体に支持されている。したがって、前記第1の電極と前記接着層との界面における接着力が低下した場合であっても、該第1の電極は、該第1の電極の上に積層された前記補助接着層と該補助接着層の上に積層された前記接着層を介して前記支持基体に支持されることとなる。この結果、半導体素子の製造工程において、前記第1の電極が形成された前記半導体層が前記支持基体から脱落することが防止されるので、歩留まりの低下を抑制することができる。
次に、前記成長基板の少なくとも一部を除去して露出した前記半導体素子構造体の面に、該接着層に到達する深さを有するとともに該半導体素子構造体を前記半導体素子ごとに区画する素子区画溝を形成する。次に、前記所定のエッチャントにより前記補助接着層を除去する。このとき、前記所定のエッチャントが、前記素子区画溝を通って前記補助接着層に到達することにより、該補助接着層は確実に除去される。
次に、区画された前記半導体素子構造体を、前記第1の電極と前記接着層との界面で分割する。前記接着層は前記第1の電極に剥離可能に接着されているので、前記支持基体を積層した接着層から、前記第1の電極を積層した半導体層を容易に剥離することができる。以上により、前記半導体素子構造体を分割して、前記半導体層と前記第1の電極とを備える個々の前記半導体素子を完成させることができる。
また、この方法において、前記第1の電極の一部を被覆する絶縁体層を備える半導体素子を製造することができる。この半導体素子は、例えば、前記第2の導電型層の上に前記第1の電極を形成する工程と、該第1の電極の上に、該第1の電極の一部を被覆する絶縁体層を形成する工程と、該絶縁体層の上に所定のエッチャントにより除去可能な前記補助接着層を形成する工程とを行うことにより、製造することができる。前記絶縁体層を備える半導体素子によれば、該半導体素子の短絡を防止することができる。
次に、添付の図面を参照しながら本発明の実施形態についてさらに詳しく説明する。図1は本実施形態の半導体素子の構成を示す説明的断面図であり、図2〜図4は、図1示の半導体素子の製造方法を説明する説明的断面図であり、図5は図1示の半導体素子の製造方法を説明する説明的斜視図である。
図1に示す半導体素子1は、例えばIII−V族窒化物系化合物からなる半導体層2の両面に第1の電極3及び第2の電極4を備え、例えば青色LEDとして用いられる。半導体層2は、第1の導電型層としてのn型半導体層2aと、該n型半導体層2aの上に積層された活性層2bと、該活性層2bの上に積層された第2の導電型層としてのp型半導体層2cとで構成されている。p型半導体層2cの上には第1の電極3が形成され、n型半導体層2aの上には第2の電極4が形成されている。さらに、第1の電極3の上には、絶縁体層5が形成されている。
次に、図2〜5を参照して、本実施形態の半導体素子1の製造方法について説明する。
まず、図2(a)に示すように、厚さが300〜400μmであるGaNからなる成長基板6の上に、MOCVD(有機金属気相成長法)等の既存の手法により、厚さが3μmでありIII−V族窒化物系化合物からなるn型半導体層2aと、厚さが0.1μmでありIII−V族窒化物系化合物からなる活性層2bと、厚さが0.1μmでありIII−V族窒化物系化合物からなるp型半導体層2cとをこの順にエピタキシャル成長させて、半導体層2を形成する。
成長基板6は、半導体層2の成長に適したものであればよく、GaNからなる成長基板6に代えて、サファイア、Si,SiCのいずれかからなる成長基板を用いてもよい。
また、半導体層2は、n型半導体層2aと活性層2bとp型半導体層2cとで構成されるとしたが、成長基板6との格子整合性、発光効率の向上等を考慮して、バッファ層、歪み緩和層、超格子層、クラッド層、コンタクト層等をさらに積層することとしてもよく、また、活性層2bを多重量子井戸構造とすることも可能である。また、p型半導体層2cの上に、フォトリソグラフィーによりパターンを形成した後に、塩素ガスを用いた反応性エッチング等により、光取り出し構造を形成してもよい。
次に、図2(b)に示すように、電子ビーム蒸着(EB)により、半導体層2のp型半導体層2cの上に、厚さが0.3〜100nmの範囲であるPt層と、厚さが50〜300nmの範囲であるAg層と、厚さが50〜100nmの範囲であるTi層と、厚さが200nm以上であるPt層と、厚さが200nmであるAu層とをこの順に積層することにより、第1の電極3を形成する。第1の電極3は、例えば、80%程度の反射率と、1×e−3Ω/cm程度のp型半導体層2cに対する接触抵抗率とを有するように形成される。
第1の電極3は、共晶の形成や、該第1の電極3上でのAuSnバンプ又はAuバンプによる実装を考慮すると、本実施例のように最表面層がAu層であることが好ましい。また、p型半導体層2cの上に積層された前記Pt層はオーミック接触を確保するために積層され、前記Agは反射率を確保するために積層され、前記Ti層は接着のために積層され、該Ti層の上に積層された前記Pt層はSnの拡散防止のために積層されている。また、第1の電極3は、前記構成に限定されず、Ag層に代えてRh層を積層するようにすることもできる。
次に、図2(c)に示すように、第1の電極3の上に、EBにより、厚さが10nmであるTi層と、厚さが100〜500nmの範囲であるSiO層とをこの順に積層することにより、第1の電極3の一部を被覆する絶縁体層5を形成する。次に、フォトリソグラフィーにより、絶縁体層5の表面にレジストマスクを形成する。続いて、バッファードフッ酸を用いたウエットエッチングにより、絶縁体層5のSiO層の一部を取り除きTi層を露出させる。続いて、フッ酸を用いたウエットエッチングにより、露出されたTi層を、除去されたSiO層と同じ幅となるように取り除き、第1の電極3を露出させる。次に、フォトリソグラフィーにより、残された絶縁体層5のSiO層にパターンを形成し、EBにより、厚さが100nmであるTi層を積層する。そして、積層されたTi層の一部をリフトオフすることにより、補助接着層7を形成する。補助接着層7は、図2(d)に示す接着層8に剥離可能に接着されるとともに、エッチャントとしてのフッ酸により除去可能に構成されたものである。以上により、図2(c)に示すように、半導体層2の第1の電極3の上に絶縁体層5が部分的に形成され、絶縁体層5の上に補助接着層7が形成される。
ここで、絶縁体層5のTi層は、第1の電極3の最表面のAuと該絶縁体層5のSiO層との密着性を向上させるための層となっている。絶縁体層5のTi層は、Ti層に代えて、Al,Co,Cr,Fe,Mg,Mo,Ni,V,Ta,Ti,Zrのいずれかの金属からなる層としてもよく、特に、Zr,W等のウエットエッチングが困難な金属からなる層の場合には、予めフォトリソグラフィーによりパターンを形成した後に、リフトオフを行ってもよい。
また、絶縁体層5のSiO層は、半導体素子1の短絡防止のための層となっている。絶縁体層5のSiO層は、SiO層に代えて、TiO,Al,ZrO,HfOのいずれかの絶縁体からなる層としてもよい。また、絶縁体層5のSiO層へのパターン形成は、フォトリソグラフィー後にウエットエッチングすることに代えて、フォトリソグラフィーによりパターンを形成し、その後リフトオフを行ってもよい。
また、補助接着層7のTi層は、絶縁体層5のSiO層に対する密着性を有するとともに、接着層8に対する密着性を有する材料からなる層であればよく、Ti層に代えて、Al,Co,Cr,Fe,Mg,Mo,Ni,V,Ta,Zrのいずれかの金属からなる層を積層してもよい。このとき、Al,Cr,Mo,Ta,Vのいずれかの金属からなる層を積層した場合には、酸又はアルカリを用いたウエットエッチングにより該層を除去する際に、半導体層2への負担を小さくすることができる。
次に、図2(d)に示すように、補助接着層7の上と、絶縁体層5に被覆されずに露出された第1の電極3の上とに、反応性スパッタリングにより、厚さが200nmであるTaN層と、厚さが100nmであるTiW層と、厚さが100nmであるTaN層とをこの順に積層することにより、導電性を有する接着層8を形成する。接着層8は、第1の電極3の上に、該第1の電極3に剥離可能に接着されている。
ここで、接着層8は、第1の電極3の最表面のAu層と該Au層上に付着している酸素等と反応しないような安定な材料であればよく、TiN,NbN,VN,ZrNのいずれかの金属からなる層としてもよい。また、接着層8は、全体の厚さが200〜500nmであればよく、本実施形態では400nmとなっている。
また、接着層8は、反応性スパッタリング時に使用されたガスが該接着層8内に吸蔵されて、該接着層8内に圧縮応力が生じている。接着層8は、前記圧縮応力により、その後の工程で剥離可能となっている。
次に、図3(a)に示すように、EBにより、接着層8の上に、厚さが300nmであるNi層と、厚さが30nmであるAu層とをこの順に積層することにより、支持基板用接着層9を形成する。支持基板用接着層9は、図3(b)に示す支持基体10を、接着層8に接着するための層である。
ここで、前記Ni層は、支持基体10に対する前記Au層及び接着層8の密着性を高めるために積層され、前記Au層は、共晶を得るために積層されている。前記Ni層は、積層により該Ni層内に内部応力が生じている。Ni層は、厚さが150nm未満であるとNi層内の内部応力が大きくなりすぎ剥離しやすくなってしまうので、所望の内部応力となるように厚さが150〜450nmに調節されている。
また、接着層8はNi層とAu層とからなるとしたが、Au層との密着性がよい材料であればよく、Ni層に代えて、Al,Co,Cr,Fe,Mg,Mo,Ni,V,Ta,Ti,Zr,W,Mo,Pdのいずれかの金属からなる層を用いることもできるが、NiはAuとの熱膨張率の差が小さいので特に好ましい。
次に、Si基板(図示せず)の上に、Pt層と、Ti層と、Ni層と、Au層と、AuSn層とを、この順に積層することにより形成された支持基体10を用意する。そして、支持基体10のAuSn層側の面を支持基板用接着層9に積層し、50Pa以下の真空下で10MPaの荷重をかけ320℃の温度に所定時間保持することにより熱圧着する。前記熱圧着の際、接着層8により、支持基体10のAuSn層中のSnの拡散が防止される。
ここで、前記Pt層は、前記熱圧着後に白金シリサイドを得るための層である。前記白金シリサイドは、前記Pt層が積層されたSi基板と通電するため、得られた半導体素子1に対して点灯試験を行うことが可能となる。また、前記Ti層は、前記白金シリサイドと支持基板用接着層9との密着性を向上させるための層である。また、前記Ni層は、前記AuSu層の濡れ性を向上させるための層である。また、前記Au層は、前記Ni層の酸化を防止するための層である。また、前記AuSn層は、共晶のための層である。
また、前記Si基板に積層される材料は任意に変更することができる。また、前記熱圧着は、真空下で行う代わりに、窒素ガス等の不活性ガス雰囲気下で行ってもよい。
次に、成長基板6を、半導体層2が積層された面とは反対側の面から、研削、研磨することにより、10〜20μmの厚さに形成する。次に、ドライエッチングを行うことにより、図3(c)に示すように、成長基板6を全て除去して半導体層2のn型半導体層2aの表面を露出させて、半導体層2を3〜10μmの厚さに形成する。このとき、研削、研磨とドライエッチングとを併用することにより、所望の厚さを有する半導体層2を短時間で精度よく得ることができる。以上により、半導体層2と、該半導体層2の上に所定のパターンに形成された第1の電極3と、該第1の電極3の上に積層された支持基体10とを備える半導体素子構造体Sが形成される。
本実施形態では、成長基板6を全て除去して半導体層2のn型半導体層2aの表面を露出させるとしたが、成長基板6が導電性材料からなる場合には、成長基板6の一部を除去して該成長基板6を部分的に残してもよい。特に、本実施形態のGaN基板のように半導体層2と同系材料の成長基板6である場合には、該成長基板6と半導体層2とにおいて屈折率の差がほとんどないので、成長基板6を部分的に残した場合でも、半導体素子1は光取り出し効率を損なうことなく機械的強度を向上させることができる。
次に、図3(d)に示すように、EBにより、半導体素子構造体Sのn型半導体層2aの上に、Ti層とAl層とを順に積層し、第2の電極4を形成する。第2の電極4は、例えば、1×e−4Ω/cm以下のn型半導体層2aに対する接触抵抗率を有するように形成される。続いて、第2の電極4の上に、耐酸性を有するAu層(図示せず)を形成する。
第2の電極4は、Ti及びAlからなる層であるとしたが、Al及びRhからなる層、Al及びIrからなる層、Al及びPt層からなる層とすることも可能である。
次に、図4(a)に示すように、フォトリソグラフィーにより、半導体素子構造体Sのn型半導体層2aの上にパターンを形成する。続いて、反応性エッチングにより、半導体層2と絶縁体層5と補助接着層7との一部を除去して、素子区画溝11を形成する。素子区画溝11は、接着層8に到達する深さを有するとともに、半導体素子構造体Sを半導体素子1aごとに区画するように形成される。
本実施形態では、フォトリソグラフィー及び反応エッチングにより素子区画溝11を形成するとしたが、ダイシング装置を用いて、半導体素子構造体Sをn型半導体層2側から接着層8に到達する深さまで切削することにより、素子区画溝11を形成してもよい。
次に、図4(b)に示すように、半導体素子構造体Sの露出された第2の電極4に、耐酸性を有する接着テープ12を貼り付け、素子区画溝11により区画された個々の半導体素子1aを固定する。接着テープ12は、第2の電極4に剥離可能に接着されるとともに、該第2の電極4との接着力が、第1の電極3と接着層8との間の接着力よりも大きいものである。接着テープ12は、厚さ方向に貫通する複数の貫通孔(図示せず)を有していることが好ましい。
接着テープ12は、例えば、古河電気工業株式会社製の半導体用テープ(商品名:バックグライディング&エッチング用テープ SPシリーズ)を用いることができる。前記半導体用テープは、耐酸性を有するとともに、紫外線照射により粘着力を失う性質を有するものである。
次に、図4(c)に示すように、フッ酸を用いたウエットエッチングにより、接着テープ12で固定された半導体素子1aの補助接着層7を除去する。このとき、フッ酸が、接着テープ12の前記貫通孔及び素子区画溝11を通って補助接着層7に到達することにより、補助接着層7は確実に除去される。前記ウエットウエッチングは、補助接着層7だけを除去可能な時間だけ行うこととする。なお、第1の電極3の表面近くに形成されたTi層は、接着層8のTaN層で覆われているので、ウエットエッチングの際に除去されることはない。また、接着テープ12は耐酸性を有しているので、ウエットエッチングの際に除去されることはない。
次に、図4(d)に示すように、支持基体10を保持して接着テープ12を剥離する。接着テープ12は、第2の電極4との接着力が、第1の電極3と接着層8との間の接着力よりも大きいので、該接着テープ12を剥離するだけで、半導体素子構造体Sが第1の電極3と接着層8との界面で分割されることとなる。この結果、剥離された接着テープ12に接着された、半導体層2の両面に第1の電極3及び第2の電極4を備える半導体素子1aを得ることができる。続いて、接着テープ12に紫外線を照射することにより、該接着テープ12の粘着力を弱めた後に、該接着テープ12を第2の電極4から剥離する。以上により、半導体層2の両面に第1の電極3と第2の電極4とを備えるとともに、p型半導体層2cの上に絶縁体層5を備える半導体素子1を製造することができる。
本実施形態では、半導体素子構造体Sを介して半導体素子1を製造する。そして、図3(b)に示すように、第1の電極3が、第1の電極3の上に絶縁体層5を介して積層された補助接着層7と、補助接着層7及び第1の電極3の上に積層された接着層8とを介して、支持基体10に支持されているので、半導体素子構造体Sは種々の加工に耐え得る大きさの機械的強度を備える。したがって、成長基板6を研削、研磨して除去する工程や、n型半導体層2aの上に第2の電極4を形成する工程等で、半導体素子1が破損することが防止され、半導体素子1を歩留まりよく製造することができる。
また、本実施形態の製造方法では、半導体素子構造体Sが種々の加工に耐え得る大きさの機械的強度を備え、成長基板6を研削、研磨により除去することができるので、従来のレーザー照射又はエッチングにより成長基板を除去する方法と比較して、成長基板6を短時間で除去することができる。また、従来の方法では、レーザー照射又はエッチングにより除去可能な成長基板を選択する必要があるが、本実施形態の製造方法では、成長基板6は研削、研磨により除去可能であればよく、良好な半導体層2を形成可能な成長基板6を選択することができ、これにより良好な半導体素子1を得ることができる。
また、本実施形態の製造方法では、接着テープ12を用いて、半導体素子構造体Sを第1の電極3と接着層8との界面で分割し、半導体素子1を得ているが、接着テープ12に代えて、超音波、加熱、振動、物理的衝撃等によって、半導体素子構造体Sを第1の電極3と接着層8との界面で分割して半導体素子1を得ることもできる。
また、本実施形態の製造方法では、半導体素子構造体Sに素子区画溝11を形成した後に、接着テープ12の貼り付け、ウエットエッチングによる補助接着層7の除去を行っているが、半導体素子構造体Sに素子区画溝11を形成した後に、超音波、加熱、振動、物理的衝撃等によって、半導体素子構造体Sを第1の電極3と接着層8との界面で分割して半導体素子1を得ることもできる。
また、本実施形態の製造方法では、個々の半導体素子1の絶縁体層5の上に補助接着層7を形成するとしたが、図5(a)に示すように、複数の半導体素子1の集合体としてのワークシートWの境界部のみに補助接着層7を形成してもよく、図5(b)に示すようにワークシートWの集合体の周縁部のみに補助接着層7を形成してもよい。また、本実施形態では、p型半導体層2cの上に形成された絶縁体層5の上に補助接着層7を形成するとしたが、絶縁体層5を備えない半導体素子を製造する場合には、p型半導体層2cの上に補助接着層7を形成することができる。
また、本実施形態では、青色LEDとして用いられるIII−V族窒化物系化合物からなる半導体素子1を製造する方法について説明したが、半導体素子の種類はこれに限定されない。本発明の方法は、例えばその他の色の発光色を実現するAlInGaP系化合物からなる半導体素子についても適用可能である。
また、本実施形態の製造方法では、III−V族窒化物系化合物からなる半導体層2との格子整合性がよく、良質の結晶からなる半導体層2を形成することができる上に、加工が容易であることから、GaNからなる成長基板6を用いた例を示したが、サファイア、SiC等の半導体層2とは異種の材料からなる成長基板を用いてもよい。また、サファイア、SiCのいずれかからなる成長基板を用いた場合には、該成長基板を除去する際に、研削、研磨に代えて、従来技術のように、レーザー照射、エッチング等を行ってもよい。
本実施形態の半導体素子の構成を示す説明的断面図。 図1示の半導体素子の製造方法を説明する説明的断面図。 図1示の半導体素子の製造方法を説明する説明的断面図。 図1示の半導体素子の製造方法を説明する説明的断面図。 図1示の半導体素子の製造方法を説明する説明的斜視図。
符号の説明
1…半導体素子、 2…半導体層、 2a…第2の導電型層、 2c…第1の導電型層、 3…第1の電極、 4…第2の電極、 5…絶縁体層、 6…成長基板、 7…補助接着層、 8…接着層、 10…支持基体、 11…素子区画溝、 S…半導体素子構造体。

Claims (6)

  1. 第1の導電型層及び該第1の導電型層の上に形成された第2の導電型層を有する半導体層と、該第2の導電型層の上に形成された第1の電極と、該第1の電極の上に積層された支持基体とを備える半導体素子構造体を介して、該半導体層と該第1の電極とを備える半導体素子を製造する方法において、
    成長基板の上に該第1の導電型層を成長させ、該第1の導電型層の上に該第2の導電型層を成長させることにより、該半導体層を形成する工程と、
    該第2の導電型層の上に、最表面がAuからなる該第1の電極を形成する工程と、
    該第1の電極の上に、該第1の電極に剥離可能に接着されるTiW、TiN、NbN、VN、ZrNのいずれかの金属からなる接着層を積層する工程と、
    該接着層の上に該支持基体を積層する工程と、
    該成長基板の少なくとも一部を除去して該半導体素子構造体を形成する工程と、
    該半導体素子構造体に超音波、熱、振動、物理的衝撃のいずれかを加えることにより、該半導体素子構造体を該第1の電極と該接着層の界面で分割して前記半導体素子を得る工程とを備えることを特徴とする半導体素子の製造方法。
  2. 請求項1記載の半導体素子の製造方法において、
    前記第2の導電型層側の一部を除去して、前記第1の導電型層の一部を露出させる工程と、
    露出された該第1の導電型層の上に第2の電極を形成する工程と
    前記第1の電極及び該第2の電極の上に、該第1の電極及び該第2の電極に剥離可能に接着される接着層を積層する工程と
    を備えることを特徴とする製造方法。
  3. 請求項1記載の半導体素子の製造方法において、
    前記成長基板の少なくとも一部を除去して露出した前記半導体素子構造体の面に第2の電極を形成する工程を備えることを特徴とする製造方法。
  4. 請求項1〜3のいずれか1項に記載の半導体素子において、
    前記成長基板の少なくとも一部を除去して露出した前記半導体素子構造体の面に、前記接着層に到達する深さを有するとともに該半導体素子構造体を前記半導体素子ごとに区画する素子区画溝を形成する工程と、
    区画された該半導体素子構造体を、前記第1の電極と前記接着層との界面で分割することにより、個々の該半導体素子を得る工程と
    を備えることを特徴とする製造方法。
  5. 請求項4記載の半導体素子の製造方法において、
    前記第1の電極の上に、所定のエッチャントにより除去可能な補助接着層を形成する工程と、
    該補助接着層及び該第1の電極の上に前記接着層を積層する工程と、
    前記所定のエッチャントにより該補助接着層を除去する工程と
    を備えることを特徴とする製造方法。
  6. 請求項5記載の半導体素子の製造方法において、
    前記第1の電極の上に、該第1の電極の一部を被覆する絶縁体層を形成する工程と、
    該絶縁体層の上に前記補助接着層を形成する工程と
    を備えることを特徴とする製造方法。
JP2008074055A 2008-03-21 2008-03-21 半導体素子の製造方法 Expired - Fee Related JP5288852B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008074055A JP5288852B2 (ja) 2008-03-21 2008-03-21 半導体素子の製造方法
US12/407,290 US8338202B2 (en) 2008-03-21 2009-03-19 Method for manufacturing semiconductor device using separable support body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008074055A JP5288852B2 (ja) 2008-03-21 2008-03-21 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009231478A JP2009231478A (ja) 2009-10-08
JP5288852B2 true JP5288852B2 (ja) 2013-09-11

Family

ID=41089302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008074055A Expired - Fee Related JP5288852B2 (ja) 2008-03-21 2008-03-21 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US8338202B2 (ja)
JP (1) JP5288852B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
EP2729569B1 (en) 2011-07-06 2019-12-11 The Regents of The University of California Multiple-enzyme nanocomplexes
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
EP2912685B1 (en) * 2012-10-26 2020-04-08 RFHIC Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
CN104393137B (zh) * 2014-09-30 2017-08-25 厦门市三安光电科技有限公司 一种倒装发光器件及其制作方法
CN104993031B (zh) * 2015-06-12 2018-03-06 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
JP6501970B2 (ja) * 2015-09-09 2019-04-17 ゴルテック インコーポレイテッド マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
KR101946166B1 (ko) * 2017-11-20 2019-02-08 한국광기술원 3-5족 화합물 반도체 기반 광소자 제조방법
DE102018104785A1 (de) * 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von transferierbaren Bauteilen und Bauteilverbund aus Bauteilen
JP7331833B2 (ja) * 2018-03-19 2023-08-23 ソニーグループ株式会社 半導体発光素子および半導体発光素子の製造方法
JP7165858B2 (ja) 2020-06-30 2022-11-07 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959493B2 (ja) * 1996-10-25 1999-10-06 サンケン電気株式会社 半導体発光素子
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP4899266B2 (ja) 2001-08-03 2012-03-21 ソニー株式会社 半導体素子の製造方法
JP2003188412A (ja) * 2001-12-19 2003-07-04 Sony Corp 半導体素子の製造方法及び半導体素子
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
JP2004031669A (ja) * 2002-06-26 2004-01-29 Seiko Epson Corp 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP2004207479A (ja) * 2002-12-25 2004-07-22 Pioneer Electronic Corp 半導体レーザ装置及びその製造方法
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
US6806112B1 (en) * 2003-09-22 2004-10-19 National Chung-Hsing University High brightness light emitting diode
JP2005109208A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005210066A (ja) * 2003-12-25 2005-08-04 Kyocera Corp 薄膜発光素子およびその製造方法
JP4729896B2 (ja) * 2004-09-17 2011-07-20 ソニー株式会社 半導体薄膜の表面処理方法
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
WO2007032546A1 (en) * 2005-09-16 2007-03-22 Showa Denko K.K. Production method for nitride semiconductor light emitting device
JP5255759B2 (ja) 2005-11-14 2013-08-07 パロ・アルト・リサーチ・センター・インコーポレーテッド 半導体デバイス用超格子歪緩衝層
JP2011517851A (ja) * 2008-03-25 2011-06-16 ラティス パワー (チアンシ) コーポレイション 両側パッシベーションを有する半導体発光デバイス

Also Published As

Publication number Publication date
US8338202B2 (en) 2012-12-25
JP2009231478A (ja) 2009-10-08
US20090239324A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5288852B2 (ja) 半導体素子の製造方法
JP4996706B2 (ja) 半導体発光素子およびその製造方法
US7741632B2 (en) InGaAIN light-emitting device containing carbon-based substrate and method for making the same
JP6221926B2 (ja) 半導体発光素子およびその製造方法
JP5883118B2 (ja) オプトエレクトロニクス半導体チップ
EP1748499B1 (en) Light emitting devices and method for fabricating the same
JP4211329B2 (ja) 窒化物半導体発光素子および発光素子の製造方法
JP3896044B2 (ja) 窒化物系半導体発光素子の製造方法およびその製品
JP4886869B2 (ja) 半導体発光素子およびその製造方法
JP5146817B2 (ja) 半導体発光素子の製造方法
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
JP5658604B2 (ja) 半導体発光素子の製造方法
US8470625B2 (en) Method of fabricating semiconductor light emitting device and semiconductor light emitting device
WO2013046267A1 (ja) 半導体素子およびその製造方法
JP2010225852A (ja) 半導体素子及びその製造方法
JP2012248807A (ja) 発光素子およびその製造方法
JP2013058707A (ja) 半導体発光素子の製造方法
JP2009212357A (ja) 窒化物系半導体発光素子とその製造方法
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP5592904B2 (ja) 半導体発光素子
JP5023229B1 (ja) 半導体発光素子の製造方法
JP2009094108A (ja) GaN系LED素子の製造方法
JP5214175B2 (ja) 窒化物半導体発光素子および発光素子の製造方法
JP2012510724A (ja) 3族窒化物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130604

R150 Certificate of patent or registration of utility model

Ref document number: 5288852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees