JP5270575B2 - 高い静電気放電に耐性を有する発光ダイオード及びその製造方法 - Google Patents

Description

本発明は、高い静電気放電に耐性を有する発光ダイオード及びその製造方法に関する。より詳細には、第１半導体層の上面と第２半導体層の上面とに渡って形成される第１電極層と、前記第１電極層と離隔されて前記第２半導体層の上面に形成される透明電極層、及び前記透明電極層の上面に形成される第２電極層とを包含する発光ダイオードに関する。また、本発明はこれらを順次的に形成して、第１電極層と第２電極層との間に離隔されて露出された第２半導体層をプラズマ処理又は酸化処理する発光ダイオードの製造方法に関する。

現在、発光ダイオード（以下、ＬＥＤと略記する）は、表示用光源において携帯用フォーンのバックライトユニット（ＢＬＵ）、ＬＣＤ ＴＶ用バックライトユニット、光学治療用などに使用されているか、又は、その活用が活発になっている。また、将来に向けて白熱電球や蛍光灯のような一般の照明分野にも徐々にその応用分野を広げながら近いうちに半導体照明時代の到来を予想することもできる。

一般的にＬＥＤは、単層又は多層のチップに電流を印加すると、半導体層とこれらの半導体層との間に形成される活性層のような発光層において励起された電子−正孔対が結合されながら電気エネルギーを光エネルギーにして放出する。

したがって、ＬＥＤの積層構造は、基板上に互に異なる類型の不純物がドーピングされる半導体層を順次的に積層して、その間に活性層を積層する構造であるが、各類型の半導体層の領域にその類型と同一類型の電極層を形成して電源を連結している形態である。
基板は主にサファイア基板が使用され、互に異なる類型の半導体層はｐｎ接合を形成するが、ｐ型半導体層とｎ型半導体層との間には発光層が存在することができる。
一方、ｐ型半導体層の抵抗が高いので、電流の流れを円滑にするためには、伝導性の優秀な透明電極層をｐ型半導体層の上部に積層して使用することができる。

このような従来技術の１実施形態によるＬＥＤの積層構造と、これらのＬＥＤを上から見た平面図を図１に示した。
図１ａを参照するとき、基板１００上に、ｎ−ＧａＮなどのような物質からなるｎ型半導体層１０１、発光層１０２、ｐ−ＧａＮなどのような物質からなるｐ型半導体層１０３が順次的に積層されており、ｎ型半導体層１０１の領域には同一のｎ型電極層１０５が形成され、ｐ型半導体層１０３の領域には透明電極層１０４を形成して、その上に同一のｐ型半導体層１０６が形成された形態である。

一般的にｎ型電極層１０５には、マイナス電源が、ｐ型電極層にはプラス電源が印加されてＬＥＤに順方向の電圧を印加することによって光を放出するようになる。
これらの構造を上部から見た平面図は、図１ｂのようであるが、普通ｎ型電極層１０５とｐ型電極層１０６とが対角線で対称状にされるか、一列に配置された形態でそれぞれ同一類型の半導体層の内部に電極層が形成されている。
通常の発光ダイオードの回路図は、図３ａに図示されているように、普通の場合、ダイオードは電流が流れるとき、抵抗体Ｒ１としての役割を行うとともに、順方向の電源が印加される場合には、抵抗体として弱く作用してｐ型半導体からｎ型半導体に電流が流れるようにする。一方、逆方向の電源が印加される場合には、電流がｎ型半導体からｐ型半導体に逆に流れることになり強い抵抗体として作用する。

発光ダイオードの構造及び形態は、ボンディング方式によって順次的に積層されて回路基板に設けられるワイヤボンディング構造の発光ダイオードであるか、図６に図示されたようにフリップチップボンディング構造の発光ダイオードであることができる。
図６を参照するとき、フリップチップボンディング発光ダイオードも、その積層構造は一般的な発光ダイオードと同様である。ただ、積層された発光ダイオードを逆に覆して各電極層６０５、６０６と補助基板との間はソルダボール６０７を使用して補助基板６０８に接着させる。

通常的なＬＥＤは、ＬＥＤそれ自体が、１つの抵抗体として作用する他はないので、ＬＥＤに印加される電源のサイズが大きい場合、電気的衝撃に敏感で高静電圧に耐える能力が劣るので、動作特性において信頼度が低下する問題がある。

本発明の目的は、前記のような従来の発光ダイオードにおいて静電気放電のサイズによって敏感に駆動する動作特性を改善して信頼度の低下する問題を解決するために、高い静電気放電に対して耐性があり、動作特性に高い信頼性のある発光ダイオードを提供する。

本発明の他の目的は、簡単な電極層の配置構造を改善することによって、簡単でかつ経済的な工程を使用して、高い静電気放電に対する耐性特性のある高い信頼性を有するＬＥＤを製造する方法を提供する。

前記の目的を達成するために、本発明の高い静電気放電に耐性を有する発光ダイオードは、第１半導体層の上面と第２半導体層の上面とに渡って形成される第１電極と、前記第１電極と離隔されて前記第２半導体層の上面に形成される透明電極層と、前記透明電極層の上面に形成される第２電極とを包含することができる。

本発明において、前記第１半導体層及び第２半導体層は、互に異なる類型の不純物がドーピングされた異形半導体層であることを特徴とする。
前記第１電極は、前記第１半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極であることができる。
また、前記第２電極は、前記第２半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極であることができる。

本発明において、前記第１電極の形状は、特に限定する必要がなく多様に構成することができるが、好ましくは、前記第２半導体層に渡る第１電極における所定の部位を屈折部にすることができる。
本発明において、前記ＬＥＤはフリップチップ構造であることができる。すなわち、本発明のＬＥＤはフリップチップ構造として補助基板に接続することができる。

本発明において、前記第１電極及びこれと離隔された透明電極層との間に露出された第２半導体層の部位は、プラズマ処理又は酸化処理によって相対的に電気抵抗の高い部位に形成することができる。これによって第１電極と第２電極との間に逆電圧特性が改善される効果を期待することができる。
前記目的を達成するために、本発明の高い静電気放電に耐性を有する発光ダイオードの製造方法は、第１半導体層の上面及び前記第１半導体層の上部に積層された第２半導体層の上面に渡って第１電極を形成する段階と、前記第１電極と離隔して前記第２半導体層の上面に透明電極層を形成する段階、及び前記透明電極層の上面に第２電極を形成する段階とを包含することができる。
本発明において、前記第１電極及びこれと離隔された透明電極層との間に露出された第２半導体層にプラズマ処理又は酸化処理などを行う段階をさらに追加することができる。
これは、第２半導体層を通じて流れる可能性のある弱い漏洩電流を極少化するために、第１電極と第２電極との間に露出された第２半導体層の部分をプラズマ処理又は酸化処理して電気抵抗を高めることによって、逆電圧特性を改善するためである。

本発明において、前記第１半導体層及び第２半導体層は、互に異なる類型の不純物がドーピングされた異形半導体層であることができる。すなわち、第１半導体層がｐ型半導体層である場合、第２半導体層はｎ型半導体層であり、その逆も可能である。
本発明において、前記第１電極は、前記第１半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極である。
また、前記第２電極は、前記第２半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極であることができる。
前記第１電極の形状は、特に限定されないが、前記第２半導体層に渡る第１電極の所定の部位を屈折部にすることが好ましい。
本発明において、前記第１半導体層及び前記第１半導体層の上部に積層された第２半導体層との間に発光層をさらに積層することができる。
本発明において、前記第２電極を形成する段階の後に、前記第１電極及び第２電極を補助基板にフリップチップ方式によってボンディングする段階をさらに追加することができる。

上述のように、本発明によれば、高い静電気放電に対して強い耐性を有することによって、高い静電圧下においても動作特性に信頼性の優れたＬＥＤを提供することができる。

また、このような発光ダイオードが装入された電子製品などの静電気放電に対する耐性特性が改善されることにより、高品質と高性能の電子製品などを供給することができる。
また、このようなＬＥＤの製造方法は、従来の一般的な製造方法と特別に異なることなく、ただ、電極層の配置形態を変更するだけであるため、簡単な工程を通じて静電気放電に対する耐性の特性が向上されたＬＥＤを提供することができるため、経済的な付加価値の向上効果を期待することができる。

従来技術の１実施形態によるＬＥＤの積層構造を示す断面図（ａ）及び平面図（ｂ）である。 本発明の１実施形態によるＬＥＤの積層構造を示す断面図（ａ）及び平面図（ｂ）である。 従来技術の１実施形態によるＬＥＤの回路図（ａ）及び本発明の１実施形態によるＬＥＤの回路図（ｂ）である。 本発明の１実施形態によるＬＥＤの電極の形状を示す平面図である。 本発明の１実施形態によるＬＥＤの電極の形状を示す平面図である。 従来技術の１実施形態によるフリップチップ方式の発光ダイオードの側断面模式図である。 本発明の１実施形態によるフリップチップ方式の発光ダイオードの側断面模式図である。

以下、本発明の好ましい実施例を添付図面を参照して説明する。なお、下記の各図面の構成要素に参照符号を付加するにおいて、同一の構成要素に対しては、他の図面上に表示される場合でもできる限り同一の符号を付するようにし、本発明の要旨を混同すると判断される公知機能及び構成に対する詳細な説明は省略する。

図２は、本発明の１実施形態による発光ダイオードの積層構造を示した断面図（ａ）及び平面図（ｂ）である。特に、図２ａを参照するとき、基板２００上にｎ型半導体層２０１、発光層２０２、ｐ型半導体層２０３が順次的に積層されている。これらのｐｎ接合ダイオードは、回路において１つの抵抗体Ｒ１として作用することができる。

半導体層の構成物質は、混合型化合物の半導体を構成する物質であればいずれも可能であり、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）などの物質が好ましいが、必ずしもこれに限定するものではない。
ｎ型半導体層２０１の領域には、同じｎ型である電極層２０５が形成され、ｐ型半導体層２０３の領域には、電流の流れを円滑にするため、ｐ型半導体層の接触抵抗を低めることのできる透明電極層２０４が形成される。前記透明電極層の上にｐ型半導体層と同じｐ型電極層２０６が形成される。本発明において、ｎ型電極層２０５は半導体層２０１の領域に形成されているが、ｎ型半導体層２０１、発光層２０２、及びｐ型半導体層２０３の積層された側断面部を包含してｐ型半導体層２０３の領域の一部にまで渡って形成されている。

また、ｐ型半導体層２０３の上面に形成される透明電極層２０４は、前記ｐ型半導体層２０３の一部に渡って形成されたｎ型電極層２０５とは所定の間隔を置いて積層されるが、ｐ型半導体層２０３はｐ型電極層２０６と透明電極層２０４を通じて電流が流れるとき、バルク抵抗体Ｒ２として作用する。このバルク抵抗体Ｒ２をプラズマ処理又は酸化処理する場合、Ｒ２の値が大きくなって逆方向に流れる電流を最少化することができ、これによって逆電圧の特性が改善されることができる。前記のプラズマ処理は、イオン化された粒子を加速させて物体表面に衝突させることによって、表面をエッチングする方法を包含することができる。このような方法によってエッチングされた半導体表面は電気的に抵抗が増加する傾向を示す。
また、前記の酸化処理を通じても表面の電気的抵抗を増加させることができるため、これによって逆電圧の特性が改善されることができる。

前記本発明の１実施形態において、前記第１電極と第２電極との間に露出された第２半導体層の領域に対して前記のようなプラズマ処理又は酸化処理を行うことにより、電気抵抗が他の部位の第２半導体層より相対的に高くなるようにして、逆電圧の特性を改善することにしているが、必ずしもこのような処理方法に限定されるのではなく、当業者であれば当該分野の公知の技術によって電気抵抗を高めることのできる他の方法を採択することもできる。
前記ｐ型半導体層２０３のバルク抵抗Ｒ２とｐｎ接合ダイオードの自体抵抗体Ｒ１とが回路においてどのような機能を行うかに対しては、以下回路図を通じて説明する。

本発明において、前記ｐ型半導体層２０３の領域の一部にまで渡って形成されるｎ型電極層２０５の形状は、直線又は曲線の形態であるが、必ず特定の形態に限定するのではなく、ｎ型電極層がｎ型半導体層とｐ型半導体層に渡って形成されることにより連結されれば良い。

図２ｂは、前記本発明の１実施形態において発光ダイオードを上部から見下ろした平面図である。図２ｂを参照するとき、一般的にｎ型電極層２０５とｐ型電極層２０６が対角線上に対称されている。ただ、必ずこのような構造に限定されるものではない。
図３ｂは前記本発明の１実施形態によるＬＥＤの構造による回路図である。
図３ａは前記で説明したように、従来技術のＬＥＤの回路図である。

一般的にｎ型電極層２０５にはマイナス（−）電源が、ｐ型電極層２０６にはプラス（＋）電源が印加される場合、ＬＥＤに順方向の電圧を印加することになるが、このとき、電流がｐ型半導体からｎ型半導体に流れるので、ダイオード自体の抵抗Ｒ１は低くなる。しかし、逆にｎ型電極層２０５にプラス電源を印加し、ｐ型電極層２０６にマイナス電源を印加する場合、逆方向の電圧になって電流が反対側に流れるので抵抗Ｒ１が非常に大きくなる。

しかし、本発明による発光ダイオードは、ｎ型半導体と透明電極層２０４との間に所定の間隙を置いてｐ型半導体上に形成されるので、電流が流れるとき、ｐ型半導体層のバルク抵抗Ｒ２とｐｎ接合ダイオードの自体抵抗Ｒ１が並列に連結された回路図を構成する。

一般的に、ｐ型半導体の抵抗は、ｎ型半導体の抵抗より非常に高い。
ｐ型半導体層のバルク抵抗Ｒ２は、プラス、マイナス電源の方向に関係なく、一定の値を有する。
ｐｎ接合ダイオードの自体抵抗Ｒ１は、順方向（ｐ型半導体層のｐ型電極層にプラス、ｎ型半導体層のｎ型電極層にマイナス）の電流が印加される場合、発光層を介して電流がｐ型半導体層からｎ型半導体層に無理なく移動する。
このとき、抵抗Ｒ１がＲ２よりはるかに低いので（Ｒ２＞＞Ｒ１）、大部分の電流はＲ１を通じて流れるので、ＬＥＤの作動に何らの問題がなく、高い電圧がかかると電流の一部がＲ２を通じて流れるので、Ｒ１にかかる電気的衝撃が若干減少されて高い静電気放電に対してもＬＥＤが耐性を有するようになる。

一方、逆方向（ｐ型半導体層のｐ型電極層にマイナス、ｎ型半導体層のｎ型電極層にプラス）の電流が印加される場合、発光層を中心にして空乏層（ｄｅｐｌｅｔｉｏｎ ｌａｙｅｒ）が形成されて発光層自体が非常に大きい抵抗体として作用し、全体のｐｎ接合ダイオードの抵抗であるＲ１はＲ２よりはるかに大きい値を有するようになる（Ｒ２＜＜Ｒ１）。この場合、大部分の電流はＲ２を通じて流れることになり、従って逆方向に高電圧が流れてもＬＥＤには大きい電圧が掛からないので良く耐えることができるのである。

本発明は、高い静電気放電において電流の流れを回避することのできる抵抗経路をＬＥＤ上に形成する構造を有するので、別途の装置を付加しなくても大きな電圧に耐性を有する信頼度の高い発光素子を提供することができる。

図４及び図５は、本発明の１実施形態によるＬＥＤにおいて、ｐ型半導体層の領域にまで渡るｎ型電極層４０５、５０５の形態を図示した平面図である。
前記図面を参照するとき、本発明のｎ型電極層４０５、５０５において、ｐ型半導体層に渡る面の形状が直線又は曲線である場合もあるが、好ましくは凹凸部を包含する形状が良い。
前記凹凸部は直角形態であるか、曲線形態であることができる。
図４の形態は、ｎ型電極層４０５が正四角形であって、ｐ型半導体層の領域に渡って２つの辺が凹凸部を形成する。
一方、図５の形態は、ｎ型電極層５０５が羽根型であって、ｐ型半導体層の領域に渡る部分の長い羽根の面に凹凸部を形成している。
これらの凹凸部を有するｎ型電極層は、１つ以上の多数個によって形成することができる。
図７は、本発明の１実施形態によるフリップチップボンディング構造を有するＬＥＤの断面模式図である。
図６は、一般的な従来のＬＥＤのフリップチップボンディング構造を示す断面模式図である。図６と図７を対比してみるとき、本発明の１実施形態であるｎ型電極層７０５は、ｎ型半導体層７０１の領域に包含されて、発光層７０２、ｐ型半導体層７０３の側断面に渡って形成されている。ｎ型電極層７０５とｐ型電極層７０６はソルダボール７０７を介して基板７０８と連結されている。

上述のように、本発明の好ましい実施形態を図面を参照して説明したが、該当技術分野の当業者であれば、特許請求の範囲に記載の本発明の思想及び領域の範囲内で本発明を多様に修正又は変更させることができる。

以上のように、高い静電気放電に対して強い耐性を有することによって、高い静電圧下においても動作特性に信頼性の優れたＬＥＤを提供することができる。
また、このようなＬＥＤが装入された電子製品などの静電気放電に対する耐性特性が改善されることにより高品質と高性能の電子製品などを供給することができる効果がある。
このようなＬＥＤの製造方法は、従来の通常的な製造方法と特に異なることなく、ただ、電極層の配置形態だけを変更することによって簡単な工程を通じて静電気放電に対する耐性の特性が向上されたＬＥＤを提供するとともに経済的な付加価値の向上効果を期待することができる。

１００、２００、６００、７００：基板
１０１、２０１、６０１、７０１：ｎ型半導体層
１０２、２０２、６０２、７０２：発光層
１０３、２０３、６０３、７０３：ｐ型半導体層
１０４、２０４、４０４、５０４：透明電極層
６０４、７０４：反射膜
１０５、２０５、４０５、５０５、６０５、７０５：ｎ型電極層
１０６、２０６、４０６、５０６、６０６、７０６：ｐ型電極層
６０７、７０７：ソルダボール
６０８、７０８：補助基板

Claims (17)

1. 第１半導体層の上面と第２半導体層の上面とに渡って形成されており、平面視において、前記第２半導体層の上面に渡る面が凹凸部を形成している第１電極と、
   前記第１電極と離隔されて前記第２半導体層の上面に形成される透明電極層と、
   前記透明電極層の上面に形成される第２電極とを包含し静電気放電に対する高い耐性を有する発光ダイオード。
2. 前記凸部は前記第２半導体層の上面に渡っており、前記凹部は前記第１半導体層の上面に渡っている請求項１に記載の静電気放電に対する高い耐性を有する発光ダイオード。
3. 前記第１半導体層及び第２半導体層は、互に異なる類型の不純物がドーピングされた異形半導体層であることを特徴とする請求項１又は２に記載の静電気放電に対する高い耐性を有する発光ダイオード。
4. 前記第１電極は、前記第１半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極であることを特徴とする請求項１〜３のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオード。
5. 前記第２電極は、前記第２半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極であることを特徴とする請求項１〜４のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオード。
6. 前記第１電極の形状は、前記第２半導体層に渡る第１電極の所定の部位を屈折部にすることを特徴とする請求項１〜５のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオード。
7. 前記発光ダイオードは、フリップチップ構造であることを特徴とする請求項１〜６のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオード。
8. 前記第１電極及びこれと離隔された透明電極層との間に露出された第２半導体層の部位は、プラズマ処理又は酸化処理によって相対的に電気抵抗が高いことを特徴とする請求項１〜７のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオード。
9. 第１半導体層の上面及び前記第１半導体層の上部に積層された第２半導体層の上面に渡って第１電極を形成する段階と、
   前記第１電極と離隔して前記第２半導体層の上面に透明電極層を形成する段階と、
   前記透明電極層の上面に第２電極を形成する段階とを包含し、前記第１電極を形成する段階を、平面視において、前記第２半導体層の上面に渡る面が凹凸部を形成するようにして行う、静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
10. 前記凸部が前記第２半導体層の上面に渡り、且つ、前記凹部が前記第１半導体層の上面に渡るように前記第１電極を形成する請求項９に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
11. 前記第１電極及びこれと離隔された透明電極層との間に露出された第２半導体層にプラズマ処理又は酸化処理を行う段階をさらに追加することを特徴とする請求項９又は１０に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
12. 前記第１半導体層及び第２半導体層は、互に異なる類型の不純物がドーピングされた異形半導体層であることを特徴とする請求項９〜１１のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
13. 前記第１電極は、前記第１半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極であることを特徴とする請求項９〜１２のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
14. 前記第２電極は、前記第２半導体層がｐ型半導体層又はｎ型半導体層によってそれぞれｐ型電極又はｎ型電極であることを特徴とする請求項９〜１３のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
15. 前記第１電極の形状は、前記第２半導体層に渡って第１電極の所定の部位を屈折部にすることを特徴とする請求項９〜１４のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
16. 前記第１半導体層及び前記第１半導体層の上部に積層された第２半導体層との間に発光層をさらに積層することを特徴とする請求項９〜１５のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。
17. 前記第２電極を形成する段階の後に、前記第１電極及び第２電極を基板にフリップチップ方式によってボンディングする段階をさらに追加することを特徴とする請求項９〜１６のいずれか１項に記載の静電気放電に対する高い耐性を有する発光ダイオードの製造方法。